JP2009509346A

JP2009509346A - スピン依存トンネルセルおよびその形成方法

Info

Publication number: JP2009509346A
Application number: JP2008531543A
Authority: JP
Inventors: ブテット、デコム; オン、ミシェル; ゾル、ステファーヌ
Original assignee: Centre National de la Recherche Scientifique CNRS
Current assignee: Centre National de la Recherche Scientifique CNRS
Priority date: 2005-09-20
Filing date: 2005-09-20
Publication date: 2009-03-05
Also published as: US20090243007A1; US7867788B2; WO2007038971A1

Abstract

スピン依存トンネリング（ＳＤＴ）セル（５）は、第１の材料の第１の障壁層（１６）と第２の材料の第２の障壁層（１８）とを備え、これらは第１の強磁性層（１４）と第２の強磁性層（２０）との間に挟まれている。第１および第２の障壁層（１６，１８）は、セル（５）のトンネリング磁気抵抗対電圧特性（２４）が非ゼロ・バイアス電圧において最大値（２８）を有するような合成厚みに形成される。

Description

本発明は、スピン依存トンネルセルを形成する方法であって、例えば、第１の障壁層と第２の障壁層とを備え、これらを第１の強磁性体層と第２の強磁性体層との間に挟持した種類のスピン依存トンネルセルを形成する方法に関する。また、本発明は、スピン依存トンネルセルであって、例えば、第１の障壁層と第２の障壁層とを備え、これらを第１の強磁性体層と第２の強磁性体層との間に挟持した種類のスピン依存トンネルセルに関する。

メモリ・デバイスの分野では、種々のメモリ技術が存在しており、揮発性および不揮発性メモリとして機能している。磁気ランダム・アクセス・メモリ（ＭＲＡＭ）として知られるある特定のメモリ技術は、現在開発中であって、既存の不揮発性メモリ技術のうちの幾つかよりも速いアクセス時間を有している。

ＭＲＡＭデバイスは、通常、ＭＲＡＭセルのマトリックスを備え、各セルは、磁気トンネル接合（ＭＴＪ）を備えている。磁気トンネル接合は、第１の強磁性層と第２の強磁性層との間に配置された絶縁材料からなる障壁層を有している。ＭＲＡＭセルは、いわゆるスピン輸送現象を利用しており、特に、第１の強磁性層から第２の強磁性層への電子のトンネリングを利用している。この点において、第１および第２の強磁性層間の相対的な磁気分極が、第１および第２の強磁性層間をトンネルする（通り抜ける）電子の量に影響を及ぼす。

前述のトンネリング電流は、第１および第２の強磁性層の相対磁化に起因するものであり、「トンネル磁気抵抗」（ＴＭＲ）として知られるパラメータによって特徴付けられている。例えば、第１の強磁性層の磁化が第２の強磁性層の磁化と平行である場合、このような平行な構成に関する抵抗は、互いに平行でない場合の第１および第２の強磁性層の間の磁化に関する抵抗よりも小さい。ＴＭＲによって、前述の２つの状態にそれぞれ関する２つの抵抗の間の差が定量化される。

その結果、所定のＭＲＡＭセルの全域に亘り電位差を印加し、結果として生じる電流と参照ＭＲＡＭセルからの既知電流とを比較することによって、データ・ビットを所定のＭＲＡＭセルに記憶してそこから取り出すことが可能になる。抵抗の比較は、抵抗の比較に対応する。

実際には、２つの状態間の抵抗差としてできるだけ大きな値を利用し、その結果、ＭＲＡＭセルの性能、特にアクセス時間を向上させるため、ＭＲＡＭセルの動作時にできるだけ高いＴＭＲ値を得ることが望ましい。

最大ＴＭＲを実現する試みが、非特許文献１記載の「Ａｌ_２Ｏ_３、ＭｇＯ、ＮｉＯ、およびハイブリッド構造を伴う磁気トンネル接合におけるスピン依存トンネリング」に開示されている。この文献は、とりわけ、３つのサブ・ナノメータ層から形成されるハイブリッド障壁に関連するものの、単に、ハイブリッド障壁の厚みがＴＭＲの量子に影響を及ぼすことを開示しているだけである。

さらに、非特許文献２記載の「酸化亜鉛−酸化コバルト複合物トンネル障壁を伴う磁気トンネル接合」には、スピン依存トンネリング（ＳＤＴ）セルを整流用ダイオードとして用いることが開示されている。単一の障壁層の代わりに、ＳＤＴセルはハイブリッド障壁を備えているが、この障壁は、異なる２つの絶縁材料層から形成されている。この引用文献の著者によれば、ハイブリッド障壁層の使用によって、非対称の電位障壁プロファイルだけでなく、非対称の電流対電圧特性、並びに、非対称およびシフトされたＴＭＲ対電圧特性を有するＳＤＴセルが得られる。

加えて、ＭＲＡＭセルでは、電流の変化と共に性能を最大にするため、電圧バイアスを作用させる必要がある。しかしながら、前述した２つのセル構造に関して、最大ＴＭＲは、通常、ゼロ・バイアス電圧において得られ、その後、印加電圧が増加または減少した場合に減少する。したがって、ＭＲＡＭセルの動作に必要なバイアス電圧とＭＲＡＭセルのＴＭＲ特性の最大値との一致は不十分であるため、ＭＲＡＭセルの最適な性能は実現されていない。
Ｌ．ギャビレット、Ｂ．ディオウフ、Ｊ．Ｆ．ボボ、Ｄ．セラッテ、Ｊ．Ｍ．デ・テレッサ著、ＪＭＭＭ、第２７２〜２７６巻、Ｅ１５２５〜２６ページ、２００４年５月Ｌ．レ・ブリゾウアル、Ｍ．ヘーン、Ｅ．スノエック、Ｆ．モンテーニュ、Ｍ．アルノット、Ａ．シュール、Ｐ．アルノット著、アプライド・フィジックス・レターズ８６、１１２５０５、２００５年

本発明によれば、添付の請求項で述べたように、スピン依存トンネルセルを形成する方法とスピン依存トンネルセルとが提供される。

次に、本発明の少なくとも一実施形態について、添付の図面を参照して、単に一例として説明する。

以下の説明の全体を通して、同一の部材番号を用いて同様の部品を特定する。
図１を参照すれば、スピン依存トンネル（ＳＤＴ）セル５（磁気トンネル接合（ＭＴＪ）デバイスと称されることもある）を、電界効果トランジスタ（ＦＥＴ）などの半導体スイッチング素子のマトリックスの配線層（図示せず）上に形成する。金属ワイヤ（図示せず）を配線層の一部として形成し、このワイヤ上に誘電体材料層１０を形成する。金属のバッファ層１２を、誘電体材料層１０に隣接して形成する。この形成は、例えば、タンタルなどの金属を誘電体材料層１０上にスパッタリングして行なわれる。

例えば、コバルト（Ｃｏ）などの第１の強磁性体層１４を、金属のバッファ層１２上に形成する。この形成は、物理蒸着（ＰＶＤ）プロセスによって行なわれる。通常、ＰＶＤプロセスの操作圧力は約１０^−２〜約１０^−４ｍＢａｒである。ＳＤＴセル５の基板（図示せず）を、約−４０℃〜約３００℃の温度に維持する。この例では、アルゴンをスパッタリング・ガスとして用いる。第１の強磁性体層１４は、数ナノメータ〜約１０００ナノメータの厚みにまで堆積される。

代わりに、分子線エピタキシ（ＭＢＥ）、パルス・レーザ堆積（ＰＬＤ）、またはイオン・ビーム堆積（ＩＢＤ）プロセスなどを用いることもできる。第１の強磁性体層１４は、動作時にリファレンス層として機能する。

その後（図２）、例えば、Ａｌ_２Ｏ_３などのアルミニウムの非化学量論的酸化物（Ａｌ_ｘＯ_ｙ）の第１の絶縁性材料からなる第１の障壁層１６を、第１の強磁性体１４からなる第１の層において第１の厚みｔ_１にまで堆積させる。この堆積もやはりＰＶＤプロセスを用いて行なわれる。第１の強磁性体１４からなる第１の層に関する場合と同様に、ＰＶＤプロセスに代えて、ＭＢＥ、ＰＬＤ、またはＩＢＤプロセスを用いることができる。

本例では、アルミニウムを第１の障壁層１６としてＰＶＤプロセスを用いて堆積した後、堆積後のアルミニウムを酸化させる。この酸化は、第１の障壁層１６を酸素ＤＣプラズマにさらすことによって行なわれる。

例えば、酸化マグネシウム（ＭｇＯ）などの第２の絶縁性材料からなる第２の障壁層１８を、第１の障壁層１６上において第２の厚みｔ_２にまで堆積させる。この堆積は、ＰＶＤプロセスによって行なれるが、これに代えて、ＭＢＥ、ＰＬＤ、またはＩＢＤプロセスを用いることもできる。この場合もやはり、マグネシウムを第１の障壁層１６上にＰＶＤプロセスを用いて堆積させ、堆積後のマグネシウムを酸化させる。この酸化は、第２の障壁層１８を酸素ＤＣプラズマにさらすことによって行なわれる。通常、アルミニウムおよびマグネシウム層の両方に対するスパッタリング・プロセスでは、操作圧力が約１０^−２〜約１０^−４ｍＢａｒの範囲である。ＳＤＴセル５の基板（図示せず）は、再び、約−４０℃〜約３００℃の範囲の温度に維持される。この例でも、アルゴンをスパッタリング・ガスとして用いる。アルミニウムおよびマグネシウム層のそれぞれを酸素ＤＣプラズマにさらす場合、酸素（Ｏ_２）を室温２５℃で、かつ１０^−１ｍＢａｒの圧力で供給する。

別の堆積技術を第１および第２の障壁層１６，１８に使用できることを理解すべきである。例えば、アルミニウムおよびマグネシウムを堆積させた後に一緒に酸化させる。この酸化もやはり酸素ＤＣプラズマを用いて行なわれる。あるいは、複数の堆積−酸化ステップを、障壁層ごとに用いることができる。例えば、アルミニウムをスパッタリングして第１の障壁層１６の半分を形成した後、堆積後のアルミニウムを酸化させることもできる。その後、アルミニウムをさらにスパッタリングすることによって、第１の障壁層１６の第２の半分（残りの半分）を形成した後、第１の障壁層１６の第２の半分を酸化させる。マグネシウムを用いてこの多段階の障壁層堆積技術を繰り返すことにより、第２の障壁層１８を形成する。この典型的な技術を用いることで、均質な障壁層が実現される。更に別の例として、酸化アルミニウムおよび／または酸化マグネシウムを、例えば、酸化マグネシウム・ターゲットや酸化アルミニウム・ターゲットなどの金属酸化物ターゲットからのスパッタリングによって堆積させることもできる。その結果、１または複数の酸素ＤＣプラズマ段階の必要性が回避される。当然のことながら、当業者であれば、例えば、自然酸化および／またはいわゆる「ラディカル・シャワー」酸化技術など、堆積させた金属を酸化性雰囲気にさらす技術といったＤＣ酸化技術に加えて、またはＤＣ酸化技術に代えて多くの酸化技術を使用できることは明らかである。

図３を参照すれば、次に、例えば、コバルトなどの第２の強磁性体層２０を、第２の障壁層１８上にＰＶＤプロセスを用いて堆積させる。この場合もやはり、ＰＶＤプロセスは、通常、約１０^−２〜約１０^−４ｍＢａｒの操作圧力を用いる。また、同様に、ＳＤＴセル５の基板（図示せず）を、約−４０℃〜約３００℃の温度に維持する。この例においても、アルゴンをスパッタリング・ガスとして用いる。第２の強磁性体層２０は、数ナノメータ〜約１０００ナノメータの厚みにまで堆積される。

さらにこの場合もやはり、当業者であれば、ＭＢＥ、ＰＬＤ、またはＩＢＤプロセスを、ＰＶＤプロセスに代えて使用できることは明らかである。第２の強磁性体層２０は、動作時において、いわゆる「ソフト」または「フリー」層として機能する。

最後に（図４）、コンタクト層２２を、第２の強磁性体２０からなる第２の層上に堆積させる。この堆積は、ＳＤＴセル上にコンタクトをパターニングする既知のメタライゼーション・プロセスの一部として行なわれる。

この例では、前述したＳＤＴセルは、磁気ランダム・アクセス・メモリ（ＭＲＡＭ）セルである。ＭＲＡＭセルの繰り返しパターンをＭＲＡＭセルのマトリックスとして配置し、既知の他の駆動回路構成をＭＲＡＭセルのマトリックスにそれぞれ結合させることにより読み出しおよび書き込み機能を実現する。こうして形成したＭＲＡＭセルのマトリックスは、ＭＲＡＭデバイスを構成する。

図５を参照すれば、動作時に、前述のように形成したＳＤＴセルは、非対称の電位プロファイルを有する。この例では、第１の強磁性層１４を接地し、０ボルトの電位にして、バイアス電圧を第２の強磁性層２０に印加する。その結果、正の電位差（バイアス電圧）を第１および第２の強磁性層１４、２０の全域に亘り印加したとき、電子が第１および第２の障壁層１６，１８をトンネルして（通り抜けて）、第１の強磁性層１４の第１のフェルミ・レベルＥ_ｆ１から、第２の強磁性層２０の第２のフェルミ・レベルＥ_ｆ２に至る。負の電位差を第１および第２の強磁性層１４、２０の全域に亘り印加したとき、電子が第２および第１の障壁層１８および１６をトンネルして（通り抜けて）、第２の強磁性層２０の第２のフェルミ・レベルＥ_ｆ２から第１の強磁性層１４の第１のフェルミ・レベルＥ_ｆ１に至る。

実測値を用いてプロットしたトンネル磁気抵抗（ＴＭＲ）対電圧特性２４（図６）によれば、ＴＭＲ特性曲線２６の最大値２８は、ゼロ・ボルトの電位に中心を有していない。すなわち、最大値２８は非ゼロ電位に対応しており、そのため、特性曲線２６は０ボルトに対して非対称である。

ＴＭＲ特性曲線２６の最大値２８の位置が現れる電圧は、第１および第２の障壁層１６，１８の合成厚み、すなわち第１の厚みｔ_１および第２の厚みｔ_２の和を変更すれば移動させることができる。

この例では、第１および第２の障壁層１６，１８の合成厚み（ｔ_１＋ｔ_２）は約０．６ｎｍ〜約２．１ｎｍであり、組成（ｔ_１／ｔ_１＋ｔ_２）としては約０．１〜０．９である。組成は、第１および第２の障壁層１６、１８間の相対厚さを反映している。例えば、ｔ_１／ｔ_１＋ｔ_２＝０．６である場合、第１の障壁層の厚み（ｔ_１）が全体の厚み（ｔ_１＋ｔ_２）の６０％を占め、第２の障壁層の厚み（ｔ_２）は全体の厚みの４０％であることを意味している。

図７を参照すれば、第１の量子障壁Φ_１（２．５ｅＶ）が第１の障壁層１６によって与えられ、第２の量子障壁Φ_２（０．４ｅＶ）が第２の障壁層１８によって与えられる。第１および第２の量子障壁Φ_１、Φ_２は材料に固有であり、既存の単一トンネル接合から分かる。例えば、量子障壁２．５ｅＶはＡｌＯに対して普通に見られ、障壁０．４、０．７、１ｅＶはＭｇＯに対して知られ、ＴＭＲの最大値は、第１および第２の障壁層１６，１８の種々の合成厚みに応じてシフトする。図８及び図９は、第１の量子障壁Φ_１が２．５ｅＶで、かつ第２の量子障壁Φ_２が０．７ｅＶである場合と、第１の量子障壁Φ_１が２．５ｅＶで、かつ第２の量子障壁Φ_２が１ｅＶである場合とにそれぞれ対応している。前述の例によれば、例えば、約３００〜約４００ｍＶなど、数１００ミリボルトまでのシフトを実現することができる。

ＴＭＲ特性曲線２６の最大値２８が位置する電圧の特定の制御は、第１および第２の量子障壁間の障壁高さの差、すなわちΦ_１−Φ_２を変更した結果、第１および／または第２の障壁層１６，１８の形成に用いられる材料の電気特性を変更することによって実現される。第１および第２の障壁層１６、１８を形成する材料の物理的な制約内において、量子障壁高さ間の差の絶対値はできるだけ大きい方が望ましい。この例では、量子障壁高さ間の差の絶対値は、約０ｅＶ〜約１０ｅＶである。

前述の例は、ＳＤＴセルをＭＲＡＭの用途に用いるとの状況下で説明してきたが、当業者であれば、例えば、読み出しヘッドまたはセンサなど、ＳＤＴセル用の他の応用例が存在することは明らかである。

前述の例では、第１および第２の障壁層１６，１８を酸化アルミニウムおよび酸化マグネシウムから形成することについて説明してきたが、当業者であれば、例えば、ＢＮ、Ｚｒ_１−ｘＯ_ｘ、Ｈｆ_１−ｘＯ_ｘ、ＡｌＮ、Ｔａ_１−ｘＯ_ｘ、ＺｎＳ、ＺｎＳｅなど、他の絶縁材料の組み合わせを使用できることは明らかである。

前述の例では、第１および第２の強磁性層１４、２０がコバルトから形成されている。しかしながら、当業者であれば、例えば、Ｎｉ_１−ｘＦｅ_ｘ、Ｃ_１−ｘＦｅ、またはＣｏ_ｘＦｅ_ｙＢ_ｚなどの別の材料を使用できることは明らかである。さらに、第１および第２の強磁性層は同じ材料から形成する必要はない。また、例えば、Ｎｉ_１−ｘＦｅ_ｘ／Ｃｏ_ｘＦｅ_ｙＢ_ｚ、Ｎｉ_１−ｘＦｅ_ｘ／Ｃｏ_１−ｘＦｅ、またはＣｏ_ｘＦｅ_ｙＢ_ｚ／Ｃ_１−ｘＦｅなど、磁性半導体を含む強磁性体材料の種々の組み合わせを用いることができる。

前述の例では、ハイブリッド障壁は２つの障壁層のみを備えると説明してきたが、当業者であれば、２つを超える障壁層を使用できることは明らかであり、２つ以上の障壁層の合成厚みがＴＭＲ特性曲線２６のシフトに影響を及ぼすことも明らかである。

このようにして、既知のＳＤＴセルよりも性能が向上したＳＤＴセル、それゆえに優れたアクセス時間を示すＳＤＴセルを実現することができる。さらに、ＣＭＯＳミスマッチに対する許容範囲の改善も実現することができる。これは、ＳＤＴセルの示す信号対雑音比（ＳＮＲ）が向上し、またいわゆる「限界に近い」ビット（ビットに対応する平均の抵抗値よりもかなり低いか高い抵抗値を有するビット）に対するマージンが改善されるためである。以上、ＭＲＡＭセルおよびデバイスに関して、バイアス電圧の利用が可能になり、その結果、ＴＭＲ特性曲線の範囲を最大限に用いることができる。

本発明の一実施形態を構成するスピン依存トンネルセルを形成する第１の段階を示す概略図。図１のスピン依存トンネルセルを形成する第２の段階を示す概略図。図１および図２のスピン依存トンネルセルを形成する第３の段階を示す概略図。図１、図２、および図３のスピン依存トンネルセルを形成する第４の段階を示す概略図。本発明の実施形態のスピン依存トンネルセルのバンド構造を示す概略図。トンネリング磁気抵抗対図１〜図４のスピン依存トンネルセルの電圧特性を示すグラフ。図１〜図４のスピン依存トンネルセルの障壁層の合成厚みと共に、トンネリング磁気抵抗が最大になる電位のプロットを示す図。図１〜図４のスピン依存トンネルセルの障壁層の合体厚みと共に、トンネリング磁気抵抗が最大になる電位のプロットを示す図。図１〜図４のスピン依存トンネルセルの障壁層の合体厚みと共に、トンネリング磁気抵抗が最大になる電位のプロットを示す図。

Claims

スピン依存トンネルセル（５）を形成する方法であって、
第１の強磁性体層（１４）を形成するステップと、
ハイブリッド障壁を形成するステップであって、第１の強磁性層（１４）に隣接する第１の障壁層（１６）と第１の障壁層（１６）に隣接する第２の障壁層（１８）とを形成するステップと、
第２の障壁層（１８）に隣接する第２の強磁性体層（２０）を形成するステップとを含み、
前記第１及び第２の障壁層（１６，１８）は、セル（５）のトンネリング磁気抵抗対電圧特性（２４）が、使用時に、実質的に非ゼロ・バイアス電圧において最大値（２８）を有するような合成厚みに形成される方法。
請求項１記載の方法において、
トンネリング磁気抵抗対電圧特性（２４）の最大値（２８）に関連する非ゼロ電圧は、実質的に、前記障壁層の合成厚みに対応している方法。
請求項１又は２記載の方法において、
第１の強磁性体層（１４）は第２の強磁性体層（２０）とは異なる材料からなる方法。
請求項１〜３のうちいずれか一項に記載の方法において、
第１の障壁層（１６）はＡｌ_ｘＯ_ｙから形成される方法。
請求項１〜４のうちいずれか一項に記載の方法において、
第２の障壁層（１８）はＭｇＯから形成される方法。
請求項１〜４のうちいずれか一項に記載の方法において、
第２の障壁層（１８）はＡｌ_ｘＯ_ｙから形成される方法。
請求項１〜４のうちいずれか一項に記載の方法において、
第２の障壁層（１８）はＡｌ_２Ｏ_３から形成される方法。
請求項１〜４のうちいずれか一項に記載の方法において、
第１の障壁層（１６）はＭｇＯから形成される方法。
請求項１〜８のうちいずれか一項に記載のスピン依存トンネルセル（５）を形成する方法を含む磁気ランダム・アクセス・メモリ・セルを形成する方法。
請求項１〜８のうちいずれか一項に記載のスピン依存トンネルセル（５）を形成する方法を含むランダム・アクセス・メモリ・デバイスを形成する方法。
請求項１〜１０のうちいずれか一項に記載の方法において、
第１の障壁層（１６）は第１の量子障壁を提供し、第２の障壁層は第２の量子障壁を提供し、非ゼロ・バイアス電圧は、第１および第２の量子障壁間の高さの電位差に依存する方法。
請求項１１記載の方法において、
第１および第２の量子障壁間の高さの電位差の絶対値は、約０ｅＶ〜約１０ｅＶである方法。
第１の強磁性体層（１４）と、
第１の強磁性層（１４）に隣接して配置される第１の障壁層（１６）と第１の障壁層（１６）に隣接して配置される第２の障壁層（１８）とを備えるハイブリッド障壁と、
第２の障壁層（１８）に隣接して配置される第２の強磁性体層（２０）とを備えるスピン依存トンネルセル（５）であって、
前記第１及び第２の障壁層（１６，１８）は、セルのトンネリング磁気抵抗対電圧特性（２４）が、使用時に、実質的に非ゼロ・バイアス電圧において最大値（２８）を有するような合成厚みを有するスピン依存トンネルセル（５）。
請求項１３記載のスピン依存トンネルセルのアレイを備えるメモリ・デバイス。