JP2009505390A - 分離及び不動態の層用の支持構造を有する半導体装置 - Google Patents

分離及び不動態の層用の支持構造を有する半導体装置 Download PDF

Info

Publication number
JP2009505390A
JP2009505390A JP2008525676A JP2008525676A JP2009505390A JP 2009505390 A JP2009505390 A JP 2009505390A JP 2008525676 A JP2008525676 A JP 2008525676A JP 2008525676 A JP2008525676 A JP 2008525676A JP 2009505390 A JP2009505390 A JP 2009505390A
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
support structure
substructure
separation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008525676A
Other languages
English (en)
Inventor
ハベニヒト ゾンケ
ソーンズ アンツガー
ツァイレ ハインリヒ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
NXP BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP BV filed Critical NXP BV
Publication of JP2009505390A publication Critical patent/JP2009505390A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02125—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

半導体装置の異なる、積み重ねられる金属性層の間の導通及びビアが、機械的な歪によって機械的に損傷されることがある。本発明の模範的な具体例によれば、この機械的な歪が基材に対する構造を通じて基礎構造の格子並びに基礎構造によって接続される分離の及び不動態の層によって移され得る。これは半導体装置の寿命の増大を提供し得る。

Description

本発明は、半導体装置の分野に関する。とりわけ、本発明は、分離及び不動態の層が半導体装置において支持されるための支持構造、支持構造を有する半導体装置に、及び分離及び不動態の層を半導体装置において支持する方法に関する。
半導体装置(デバイス)の異なる、積み重ねられる金属性層の間の導通/ビアは、分離の及び不動態(保護)の層、及びとりわけ、結合パッドによって分けられ、好ましくは、分離の及び不動態の層における亀裂(クラック)について置かれ、それは、機械的な応力の層構造への挿入が装置の頂部分上でのプラスチック(塑性)成形によって導かれるからである。機械的な応力、それは有意なせん断力につながり得、異なる層の互いに、又は亀裂、短絡、又は装置の他の損傷、欠陥、不具合又は破壊さえもの発生に関しての機械的転移(シフト)を招き得る。
分離の及び不動態の層のための優れた支持を半導体装置において持つことが望ましいことがある。
本発明の模範的な具体例によれば、分離及び不動態の層が、半導体装置において支持されるための支持構造を提供することができ、支持構造は、半導体装置の第1層が金属層を介して半導体装置のより一層低い第2層に接続されるために適合する第1の基礎(grounding、接地)構造を備える。
したがって、本発明のこの模範的な具体例に従い、分離の及び不動態の層のための支持体が提供され、それは、第1層中への応力誘導を減少させ得、及び従って亀裂の危険性を層構造において低下させ得る。したがって、支持構造は、それが第1の基礎構造を備え、上部の(より一層上の)第1層が挟装される金属層を通じて下部の(より一層低い)第2層に接続される。これは、半導体表面中への応力誘導の衝撃を、例は、導通及び結合パッドの近くにおいて減少させ得、及び半導体装置の寿命を増大させるのに役立ち得る。
本発明の別の模範的な具体例によれば、第1層は第1の分離の及び不動態の層であり、及び第2層は第2の分離の及び不動態の層又は基材(基板)である。
このようにして、基礎構造は上部の分離の及び不動態の層を、より一層低い分離の及び不動態の層に、又は基材に対しても、機械的に接合し得る。任意の場合において、金属層を2種の分離の及び不動態の層の間に、又は上部の分離の及び不動態の層及び基材の間に並べられる。これは、上部の分離の及び不動態の層のより一層低い横たわる基盤(lying basis)に対する機械的な固定を招き得る。
本発明の別の模範的な具体例によれば、第1の基礎構造は、第1の硬度を有する物質を備え、及び金属層は第2の硬度を有する物質を備え、そこでは、第1の硬度が第2の硬度よりも十分に大きい。
これは、支持構造を提供し得、それは、著しくより一層安定であり、及び近隣の伝導性(導電性)層よりも硬質である。
本発明の別の模範的な具体化によれば、第1の基礎構造は、機械的に硬質及び安定であり、及び熱酸化物、二酸化ケイ素、窒化ケイ素、及びチタンからなる群より選ばれる物質を備える。
したがって、本発明のこの模範的な具体例によれば、支持構造は良好な安定化特性を持ち得る。さらに、熱酸化物又は二酸化ケイ素は、基材上に、酸化処理(プロセス)によって直接成長させ得る。これは容易な製作を提供し得る。
本発明の別の模範的な具体例によれば、半導体装置は、少なくとも1種の金属性ビア及び結合パッドを備え、そこで、第1の基礎構造は、金属性ビアの縁部区分において、又は結合パッドの縁部区分において並べられる。
基礎構造を、結合パッドの近くにおいて、又は金属性ビアに近接して位置付けることにより、半導体装置の生涯期間が増加され得、それは、分離の及び不動態の層が、金属化の領域、結合パッドのようなものの近くにおいて、又は異なる金属層(ビア群)の間の電気的接続が、機械的応力を被ることが多いからである。
本発明の別の模範的な具体例によれば、支持構造は更に、半導体装置の第1層が金属層を介して、半導体装置のより一層低い第2層に接続されるのに適合される第2の基礎構造を備え、そこで、第1の基礎構造及び第2の基礎構造が装置の頂部分上でのプラスチック成形により導かれる熱機械的歪(thermo mechanical strain)の方向に沿って並べられる。
このようにして、複数の基礎構造が提供され得、それらは、機械的な歪、温度勾配によって、又は異なる層の異なる膨張率によって導かれるせん断力のようなものが、効率的に、支持構造によって吸収され、又は弱められ(damped)るようなやり方で並べられ得る。
本発明の別の模範的な具体例によれば、支持構造は更に、第1層又は第2層の1種が半導体装置のより一層低い第3層に接続されるために適合される第3の基礎構造を備え、そこで、半導体装置の第3層は基材の部分である。
したがって、本発明のこの模範的な具体例によれば、複数の基礎構造が提供され、それらは複数の分離の及び不動態の層を基材が達成されるまで接続し得る。このようにして、上部の分離の及び不動態の層は、より一層低い分離の及び不動態の層に第1の基礎構造によって接続され、及びより一層低い分離の及び不動態の層は基材に更なる基礎構造によって接続され、分離の及び不動態の層及び基礎構造の格子(grid)をもたらす。これは、高い機械的安定性を提供し、それは高い機械的歪に耐え得る。
本発明の別の模範的な具体例によれば、第1層は誘電性層である。
本発明の更なる模範的な具体例によれば、分離の及び不動態の層が半導体装置において支持されるための支持構造を有する半導体装置が提供され得、支持構造は、半導体装置の第1層が金属層を介して半導体装置のより一層低い第2層に接続されるために適合される第1の基礎構造を備える。
これは、長い生涯期間を有する機械的に安定な半導体装置を、高温変化又は別の方法で導かれる機械的な力の場合においてさえにも提供し得る。
本発明の別の模範的な具体例によれば、分離の及び不動態の層を、半導体装置において支える方法を提供し得、その方法は、半導体装置の第1層が金属層を介して半導体装置のより一層低い第2層に接続されるために適合される第1の基礎構造を提供する工程を備える。
異なる層を、半導体装置において、並べられる金属層の間に、接続する基礎構造の供給が、優れた機械的安定性を温度変化に関して持つ装置を製作する方法のために提供し得る。
本発明の別の模範的な具体例によれば、その方法は、本質的に、半導体装置の基材物質の熱酸化物を直接基材上に成長させる工程を備える。しかる後、酸化物層を、例えば、エッチング工程の助けを用いて、構造化し得、複数の1つの(single、単一の)基礎構造群をもたらす。
これは、製作手法を実施するための容易さを提供し得る。
本発明の模範的な具体例の要旨として、分離の及び不動態の層は半導体装置において、機械的歪が装置中に導かれ得る領域における基礎構造群によって接続される。したがって、分離の及び不動態の層は、機械的に、互いに接合され得、及び基材に接合され得、機械的歪の基材中への移し(transfer、移行)をもたらす。これは半導体装置の寿命を著しく増加させ得る。
本発明のこれらの及び他の局面は、以後に記載する具体例から明らかになり、及びそれらを参照して解明される。
本発明の模範的な具体例を次に、以降の図面を(図面の簡単な説明)に移すが、参照して、説明する。
実例は図面において図式的である。異なる図面において、同様又は同一の要素は同じ参照番号を提供され得る。
図1は、半導体装置の2種の伝導性金属層を接続する導通又はビアの平面図の図式的な表示を示す。参照番号103は上部(upper)の金属層を示す。上部の金属層103の下は、分離の及び不動態の層102であり(図2に描く)、それは区分104で開口し、より一層低い(lower、下部)金属層101にまで下がる金属層103の段差(ステップ)をもたらす(図2で描く)。さらに、頂部分の金属層103の構造化は、金属層103の開口部105を金属層103において屈し(yield to)得る。開口部105 が横たわる分離の及び不動態の層102に到達するので、半導体装置の蓋(キャッピング)は分離の及び不動態の層102中に直接、せん断力及び他の機械的応力を誘導し得る。
半導体装置は蓋をされることが多く、又は最終処理工程中に包装(casing)を設けられ、それは、プラスチック包装又は合成樹脂の包装でよく、外的な効果、湿気又は汚れ(dirt、土)のようなものに対する保護を提供するためである。半導体結晶の上部側は、それは、例えば、ケイ素又は任意の他の半導体性の基材、例えば、ゲルマニウム、ガリウムヒ素又は窒化ガリウムのようなものから構成され得、種々の構造化層を支え得る。これらの構造化層は、通常、1種又はそれよりも多い導電性層(金属リード)から構成され、例えば、アルミニウム、アルミニウムケイ素、アルミニウムケイ素銅又は金からなる。さらに、複数の電気的な、分離され、及び不動態化される層を提供し得る。
これらの分離の及び不動態の層についての例として、二酸化ケイ素(それは熱処理において成長されてよく、又はそれは基材上に堆積し得)、窒化ケイ素及びオキシ窒化ケイ素が指名され得る。
さらに、伝導性層は接続面を備え、それは、電気的に、外界に接続され、例えばいわゆる結合パッドによる。
包装の組立て(アセンブリ)中、又は蓋(付け)の処理中に、半導体(結晶又は小片(チップ))が媒体(carrier、担体)板(プレート)に装着され、及び電気的リード(リード線)が結合パッド及びアクセス口(ポート)(リード枠)の間に設けられ、例えば、結合線(ワイヤボンディング)によってである。次のものにおいて、小片は、密閉又は成形し得、蓋をもたらし、それは、例えば、合成樹脂から、若干の充填材又はプラスチックと共に構成される。しかし、蓋は、半導体装置の内部を、湿気又は機械的な事象又は汚れに対して保護するものであり、薄い層に付着し、及びそれ故、環境及び半導体装置の電気的に活性な領域の間の水分及び汚れに対する障壁を提供する。
完成した半導体装置は温度変化を被り、それは、正常な操作中又は生涯期間の試験手法中に生じ得る。これらの温度変化は、異なる物質の異なる温度膨張率と共に、半導体の構造、薄層及びプラスチック成形において、有意な機械的歪を導き得る。これらの機械的歪は、機械的せん断力を、薄層(不動態層、分離層及び伝導性層、後者は大抵金属を備え、又は1種又は多重の層の電気回路網(circuitry))において招き得る。
プラスチックの蓋及び層物質の異なる膨張率のため、物質の熱並進(thermal translations)における相違は、半導体結晶の中間からその縁部分にまで増加し得る。そのようにして、得られるせん断力は結晶の縁部分近くで最大である。せん断力は、伝導性リード(パターン転位(シフト))の横向きの(sideways)並進又は金属性層の異なる活性領域の間の電気的近道(electrical shortcuts)さえをも招き得る。さらに、せん断力は亀裂を電気的に分離される層において招き得る。これらの亀裂は、短絡を互いの上に並べられる導体路(conductor paths)の間に招き得、亀裂に侵入する金属のためである。このようにして、湿気及び汚れ(ナトリウムイオンのようなもの)に対する障壁は破壊され得る。
プラスチック型(成形型)からの半導体装置の層構造への力及び歪の移しは、及び従って分離の及び不動態の層における亀裂生成の機会は、プラスチック型の分離の及び不動態の層102の表面上への付着によって増加さえし得る。概して、プラスチック型は分離の及び不動態の層102上に強く付着し(領域105において)、せん断又は他の機械的な力の蓋層から分離の及び不動態の層にまでの効果的な伝達を招く。したがって、亀裂の生成は起こり得る。
図2は図1において描くビアの線A-Bに沿った断面図を示す。装置は半導体の基材100を備え、その上に、金属層101が並べられる。次の層として、分離の及び不動態の層102が設けられ、それは、領域104において、金属層101にまで開口する。そのような分離の及び不動態の層102の厚さは0.3-3μmの範囲にある。金属層101の厚さは0.2-3μmの範囲にある。分離の及び不動態の層102の頂部分上に、およそ0.2-5μmの厚さを持ち得る第2金属層103がある。上部分の金属層103は、下部分の金属層101から、分離の及び不動態の層102によって分離される。しかし、領域104において、そこでは分離の及び不動態の層102が開口し、上部の金属層103 は下部の金属層101との電気的接触(接点)を持つ。
図2から見られるように、分離の及び不動態の層102は、基材100への機械的接続を、その領域又は開口104の近くの領域において持たない。これは、このような構造の典型的な弱さであり、それは、せん断力又は他の機械的な力が亀裂又は他の損傷を分離層102に生じさせることができるかもしれないからである。さらに、更なる処理工程が、開口、開口105のようなものを、頂部分の金属層103中に生じさせ得る。これらの開口105は、蓋層(図2には描いていない)及び分離の及び不動態の層102の間に機械的な接触を招き、外部の力の蓋層からの分離の及び不動態の層102中への効果的な伝達を招く(それは層102の損傷を招き得る)。
分離の及び不動態の層102のそのような損傷を防ぐために、及び従って半導体装置の寿命を変動する熱条件の下で延長するために、分離の及び不動態の層を支持するための支持構造を、本発明の模範的な具体例に従って設け得る。
装置の異なる層、並びにプラスチック蓋又は成形型は、十分に異なる膨張率を持つ。このようにして、温度での変化の間、その温度は摂氏100から150までの度数、及び摂氏-35から-65までの度数の間で変動し得、せん断力は半導体装置の層構造中に伝達され得る。硬質の、脆い分離の及び不動態の層は、そのような温度での変化に、損傷を伴わずに続くことができないかもしれない(それらの機械的な特性から)。これは、亀裂の生成を、分離の及び不動態の層において招き得る。そのような層が金属層を覆うか、又は互いから2種の金属層を分ける場合、これは、短絡又は系(システム)の不具合の他の種類を招き得る。
そのような不動態層102の熱機械的な応力に関する持続可能性(sustainability)は、概して、次のような種々の変数に左右される。
1. 周囲のプラスチック蓋の熱膨張率。周囲プラスチック蓋がより一層大きな熱膨張率であるほど、亀裂又は他の損傷の創作についての可能性がより一層大きい。
2. プラスチック蓋及び装置の層構造の間のより一層広い層が、分離の及び不動態の層又は金属層であるかどうか。金属層の場合に、亀裂を生成する可能性が減少し得る。
3. 下部の金属層の厚さ及び上部の分離の及び不動態の層の間の画分(fraction、割合)。より一層薄い金属層及びより一層厚い分離の及び不動態の層ほど、より一層小さい亀裂の機会になり得る。
4. 金属層の分離の及び不動態の層下での熱機械的な力方向に沿った横への膨張。
損傷に関し、温度での変化のため、分離の及び不動態の層は、装置を外界(結合パッドのようなもの)に接続するために適合される金属化領域に極めて接近して設置され、又は異なる金属層(導通又はビアのようなもの)の間の電気的な接続に極めて接近して設置され、特に影響を受け易いかもしれない。
それらの領域において、分離の及び不動態の層は、下部の金属層を除覆する(uncover)ために、又は異なる金属層を接続するために開口され得る。これらの領域において、分離の及び不動態の層が自然な機械的な支持を持たないので、それらはせん断力によって容易に破壊され得る。さらに、金属の頂部分層はそのような領域において構造化され得、下の分離の及び不動態の層の除覆を招く。このようにして、プラスチック蓋は、機械的に又は物理的に除覆した分離の及び不動態の層102に接続され得る。これは更に、亀裂構築(building)又は装置の他の不具合の危険性を増加させ得る。
分離の及び不動態の層の支持体を半導体装置において設けるために、支持構造を用い得る。この支持構造は、本発明の模範的な具体例に従い、基礎構造106又は複数の基礎構造106、108、109、110さえをも備え、第1の分離の及び不動態の層102(図5参照)を下部の第2の分離の及び不動態の層にか、又は基材100(図5参照)に接続するのに適合される。
基礎構造106、108、109、110は、機械的に硬質、そして安定であってよく、及び熱酸化物、二酸化ケイ素、窒化ケイ素又はチタンのような物質を備え得る。基礎構造106、108、109、110は、金属性ビアの縁部区分において、図3に描くもののようなもので、例えば、熱機械的な力の方向に沿って並べられ得、及び分離の及び不動態の層102を、基材と、又は下部の分離の及び不動態の層と共に接続し得る。
この情況において、機械的に硬質、及び安定な手段は、基礎構造の特定のナノ硬度(nanohardness)は、典型的な金属層、アルミニウム、金、又は他の伝導性物質のようなものの硬度よりも十分に大きい。例えば、支持構造の硬度は1GPaよりも大きい。
半導体装置の基材が達成されるまで、各々の分離の及び不動態の層は、下部の横たわる分離の及び不動態の層に、それぞれの基礎構造によって接続される。このようにして、複数の基礎構造からなる格子、及び分離の及び不動態の層を提供し得、それは機械的に強固であり、及び蓋の層から基材中にまで、力を、層を損なわずに伝えることができ得る。
図4は、本発明の別の模範的な具体例を示し、そこでは、八種の基礎構造、基礎構造106、108のようなものを、金属性ビア104の周りに並べる。典型的なせん断力の方向は、矢印111及び112によって描かれ、それに沿って基礎構造が並べられる。
図5は図3及び4の線A-Bに沿う断面の図式的な表示を示す。図5から見られ得るように、分離の及び不動態の層102は、下部の金属層101を除覆する開口104のような窓を備える。分離の及び不動態の層102の頂部分上に、更なる金属層103を設け、それは、電気的に下部の金属層101と開口104の領域において接触する。開口した区分104(それがビアである)の縁部領域において、上述の基礎構造106、108があり、それらは、周期的に、互いから一定の距離107を伴って並べられる(図4参照)。しかしながら、一定距離又は周期的な基礎構造106、108の並びは必要でないが、金属性層の伝導性を確保し得ることが注目されるべきである。
基礎構造はおよそ0.1-20μmの直径を持ち得、及び互いからおよそ1-200μmの距離で並べられ得る。周期的な並びは横の導通との干渉を伴わない支持構造、又は望ましい横の導通さえも設け得る。
例えば、これらの基礎構造は、およそ0.1-2μmの間の高さを持ち得る。
このようにして、支持は、分離の及び不動態の層に対し、ビア又は結合パッドの近隣において提供され得、分離の及び不動態の層の機械的な強化(strengthening)を招く。分離の及び不動態の層及び基礎構造を備える格子を提供することによって、せん断力の基材中への直接の伝達が提供され得、せん断力の吸収が基材において招かれる。そのようにして、機械的な支持が提供され、それは導入された応力を吸収し、及び金属層101上の分離の及び不動態の層の横の膨張又は転位を減少させる。
図5から見られ得るように、基礎構造106、108は、結合パッド104の縁部分の近くで並べられ、及び分離の及び不動態の層102に接続され、それにより、分離の及び不動態の層102を支える。さらに、基礎構造106、108は、半導体の基材100に接続され、それは半導体の物質の活性領域であり得る。
本発明の模範的な具体例に従い、基礎構造を、半導体の基材100から、本質的に基材物質の熱酸化によって、次いで熱成長した酸化物層の構造化によって、例えば選択的なエッチングによって成長させる。
本発明では、プラスチック又は合成の樹脂の蓋又は容器(ハウジング)を備え、その物質が半導体物質とは異なる温度膨張率を持つ半導体装置の分野において用い得る。半導体装置は、例えば、小さな信号又は出力トランジスタのような、集積回路又は別個の半導体でよい。半導体装置の層系への機械的エネルギ及びせん断力の移しの減少によって、装置の寿命安定性は改善され得る。
このようにして、本発明の局面によれば、分離の及び不動態の層の機械的な安定性は本質的に増加し得、分離の及び不動態の層の構造又は組立ての非本質的(extrinsically)変化を伴わず(例えば、二重層構造を用いることによる)、及び装置それ自体の構造の変化を伴わない(例えば、金属の蓋層を用いることによる)。
本発明の局面によれば、金属の蓋の層を用いなければならないことはないので、その蓋層の構造化を実行しなければならないことはなく(それは金属性の蓋層がないからであり)、それは、さもなければ、分離の及び不動態の層の下の曝露を招く。このようにして、層中に導入される歪の危険性は、著しく減少され得る。
基礎構造の容易な処理のために、本発明に従う支持構造は、ウェファ被覆(コーティング)、小片被覆、二重層の分離、又は延性(ductile)保護環と共に組合せて、更に装置の熱機械的な寿命を増加させるために、容易に用い得る。
本発明が、装置の蓋又は密閉のための高-応力の成形化合物の使用を許すので、装置の処理費用が減少し得、高-応力の成形化合物の硬化速度が低-応力の成形化合物の硬化速度より著しく高くなり得るので、より一層速い処理がもたらされる。
用語“備える”が他の要素又は工程を排除せず、及び“1つの(a)”又は“an”が複数のものを排除せず、及び単一の処理機(プロセッサ)又は系が請求の範囲に記載のいくつかの(5又は6つくらいの)手段の機能を満たし得ることは注目されるべきである。また、異なる具体例に関連して記載する要素も組合せ得る。
請求の範囲における任意の参照符号はまた、請求の範囲の余地を制限すると解釈されないことに注目すべきである。
2種の伝導性金属層の間のビアの平面(上面)図の図式的な表示を示す。 図1において線A-Bに沿って描くビアの断面の図式的な表示を示す。 本発明の模範的な具体例に従う基礎構造を有する2種の金属層間のビアの平面図の図式的な表示を示す。 本発明の別の模範的な具体例に従う基礎構造を有する別のビアを示す。 図3及び4の線A-Bに沿う断面の図式的な表示を示す。

Claims (19)

  1. 分離及び不動態の層を半導体装置において支持するための支持構造であって、半導体装置の第1層が金属層を介して半導体装置のより一層低い第2層に接続されるのに適合する第1の基礎構造を備える、支持構造。
  2. 第1層が第1の分離及び不動態の層であり、及び第2層が第2の分離及び不動態の層及び基材の1種である、請求項1記載の支持構造。
  3. 第1の基礎構造が第1の硬度を有する物質を備え、金属層が第2の硬度を有する物質を備え、及び第1の硬度が第2の硬度よりも十分に大きい、請求項1記載の支持構造。
  4. 第1の基礎構造が、機械的に硬質及び安定であり、及び熱酸化物、二酸化ケイ素、窒化ケイ素、及びチタンからなる群より選ばれる物質を備える、請求項1記載の支持構造。
  5. 半導体装置が少なくとも1種の金属性ビア及び結合パッドを備え、及び第1の基礎構造が金属性ビアの縁部区分において又は結合パッドの縁部区分において並べられる、請求項1記載の支持構造。
  6. さらに、半導体装置の第1層が金属層を介して半導体装置のより一層低い第2層に接続されるのに適合する第2の基礎構造を備え、そこで、第1の基礎構造及び第2の基礎構造が、装置の頂部分上のプラスチック成形によって導かれる熱機械的歪の方向に沿って並べられる、請求項1記載の支持構造。
  7. さらに、第1層及び第2層の1種が半導体装置のより一層低い第3層に接続されるのに適合する第3の基礎構造を備え、そこで、半導体装置の第3層が基材の部分である、請求項1記載の支持構造。
  8. 第1層が誘電性層である、請求項1記載の支持構造。
  9. 分離及び不動態の層が半導体装置において支持されるための支持構造を有する半導体装置であって、支持構造が、半導体装置の第1層が金属層を介して半導体装置のより一層低い第2層に接続されるのに適合する第1の基礎構造を備える、半導体装置。
  10. 第1層が第1の分離及び不動態の層であり、及び第2層が第2の分離及び不動態の層及び基材の1種である、請求項9記載の半導体装置。
  11. 分離及び不動態の層を半導体装置において支持する方法であって、半導体装置の第1層が金属層を介して半導体装置のより一層低い第2層に接続されるのに適合する第1の基礎構造を提供する工程を備える、方法。
  12. 第1層が第1の分離及び不動態の層であり、及び第2層が第2の分離及び不動態の層及び基材の1種である、請求項11記載の方法。
  13. 第1の基礎構造の供給が次の工程、すなわち、本質的に、基材上に、半導体装置の基材物質の熱酸化物を成長させる工程を備える、請求項11記載の方法。
  14. 熱酸化物の成長工程が基材の表面を熱酸化することによって実行され、酸化層を招き、及び酸化層を構造化し、複数の1つの基礎構造を招く、請求項12記載の方法。
  15. 酸化層の構造化工程がエッチング工程を備える、請求項14記載の方法。
  16. 1つの基礎構造が金属性ビアの縁部区分又は結合パッドの縁部区分に沿って並べられる、請求項14記載の支持構造。
  17. 1つの基礎構造が熱機械的歪の方向に沿って並べられる、請求項14記載の方法。
  18. 1つの基礎構造が周期的なやり方において並べられる、請求項14記載の方法。
  19. さらに、第1層及び第2層の1種が半導体装置のより一層低い第3層に接続されるのに適合する第3の基礎構造を提供する工程を備え、そこで、半導体装置の第3層が基材の部分である、請求項12記載の方法。
JP2008525676A 2005-08-09 2006-07-31 分離及び不動態の層用の支持構造を有する半導体装置 Withdrawn JP2009505390A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP05107307 2005-08-09
PCT/IB2006/052607 WO2007017786A2 (en) 2005-08-09 2006-07-31 Semiconductor device with supporting structure for isolation and passivation layers

Publications (1)

Publication Number Publication Date
JP2009505390A true JP2009505390A (ja) 2009-02-05

Family

ID=37727692

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008525676A Withdrawn JP2009505390A (ja) 2005-08-09 2006-07-31 分離及び不動態の層用の支持構造を有する半導体装置

Country Status (5)

Country Link
US (1) US8062974B2 (ja)
EP (1) EP1922754A2 (ja)
JP (1) JP2009505390A (ja)
CN (1) CN101238574B (ja)
WO (1) WO2007017786A2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8809695B2 (en) 2007-11-27 2014-08-19 Nxp B.V. Contact structure for an electronic circuit substrate and electronic circuit comprising said contact structure
US8125042B2 (en) * 2008-11-13 2012-02-28 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the same
CN102656670A (zh) 2009-12-21 2012-09-05 Nxp股份有限公司 具有多层接触的半导体器件
CN115548110B (zh) * 2022-11-28 2023-03-21 深圳市威兆半导体股份有限公司 半导体器件及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2940432B2 (ja) * 1995-04-27 1999-08-25 ヤマハ株式会社 半導体装置とその製造方法
US5880529A (en) * 1996-10-22 1999-03-09 Intel Corporation Silicon metal-pillar conductors under stagger bond pads
EP0924762A3 (en) * 1997-12-22 2002-04-24 Siemens Aktiengesellschaft Interconnections in integrated circuit devices
JP4192348B2 (ja) 1999-08-09 2008-12-10 株式会社デンソー 半導体装置
US7067902B2 (en) 2003-12-02 2006-06-27 International Business Machines Corporation Building metal pillars in a chip for structure support

Also Published As

Publication number Publication date
CN101238574B (zh) 2012-01-11
US8062974B2 (en) 2011-11-22
US20080217785A1 (en) 2008-09-11
CN101238574A (zh) 2008-08-06
WO2007017786A3 (en) 2007-07-05
WO2007017786A2 (en) 2007-02-15
EP1922754A2 (en) 2008-05-21

Similar Documents

Publication Publication Date Title
US9887166B2 (en) Integrated circuit assemblies with reinforcement frames, and methods of manufacture
US9899281B2 (en) Integrated circuits protected by substrates with cavities, and methods of manufacture
CA2356938C (en) Semiconductor device and method of manufacturing the same
CN100552928C (zh) 半导体晶片及在集成电路芯片上形成边缘密封结构的方法
US8981532B2 (en) Semiconductor device and manufacturing method thereof
US6670719B2 (en) Microelectronic device package filled with liquid or pressurized gas and associated method of manufacture
US6181016B1 (en) Bond-pad with a single anchoring structure
CN102468247B (zh) 附着聚酰亚胺层的密封环结构
US20080169548A1 (en) Semiconductor package having a semiconductor chip in a substrate and method of fabricating the same
US8207617B2 (en) Electrical connections for multichip modules
JP2008091852A (ja) 積層パッケージおよびその製造方法
JP2009529804A (ja) 半導体デバイスのパッケージング
US9401343B2 (en) Method of processing a semiconductor wafer
KR100594716B1 (ko) 공동부를 구비한 캡 웨이퍼, 이를 이용한 반도체 칩, 및그 제조방법
US20110124157A1 (en) Method for encapsulating electronic components on a wafer
TW201921532A (zh) 半導體裝置
JP2009505390A (ja) 分離及び不動態の層用の支持構造を有する半導体装置
JP4637761B2 (ja) 半導体装置およびその製造方法
TWI565008B (zh) 半導體元件封裝結構及其形成方法
US6459154B2 (en) Bonding pad structure of a semiconductor device and method of fabricating the same
US7390697B2 (en) Enhanced adhesion strength between mold resin and polyimide
TWM610828U (zh) 半導體元件封裝結構
RU207482U1 (ru) Кремниевая коммутационная плата для многокристальных интегральных модулей
US20240128227A1 (en) Sip-type electronic device and method for making such a device
CN209880581U (zh) 一种基于玻璃通孔的芯片扇出封装结构

Legal Events

Date Code Title Description
A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090901