JP2009302364A - 低インピーダンス損失線路部品 - Google Patents

低インピーダンス損失線路部品 Download PDF

Info

Publication number
JP2009302364A
JP2009302364A JP2008156341A JP2008156341A JP2009302364A JP 2009302364 A JP2009302364 A JP 2009302364A JP 2008156341 A JP2008156341 A JP 2008156341A JP 2008156341 A JP2008156341 A JP 2008156341A JP 2009302364 A JP2009302364 A JP 2009302364A
Authority
JP
Japan
Prior art keywords
impedance loss
loss line
low impedance
low
line component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008156341A
Other languages
English (en)
Inventor
Hirokazu Toya
弘和 遠矢
Norihisa Tooya
紀尚 遠矢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cast Kk I
I Cast Inc
Original Assignee
Cast Kk I
I Cast Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cast Kk I, I Cast Inc filed Critical Cast Kk I
Priority to JP2008156341A priority Critical patent/JP2009302364A/ja
Publication of JP2009302364A publication Critical patent/JP2009302364A/ja
Pending legal-status Critical Current

Links

Abstract

【課題】1[GHz]を超える帯域まで非常に低いインピーダンス値と非常に小さい透過係数値を有する、コンデンサでは実現出来ない、理想電源の機能を実現する。
【解決手段】
陽極箔28と陽極端子部29を有する第1の陰極箔24と陰極端子部30を有する第2の陰極箔25と、陽極箔28と第1の陰極箔24および第2の陰極箔25との間に形成される固体電解質層とから低インピーダンス損失線路が形成され、該低インピーダンス線路を外装樹脂で封止して、陽極端子部29と陰極端子部30を折り曲げて、陽極端子37と陰極端子38を備える低インピーダンス損失線路部品43を形成する。低インピーダンス損失線路部品43は、印刷配線基板39上に搭載され、電源端子35はビア41によって電源配線40に直列に挿入され、グランド端子34はビア41によってグランドプレーン39に並列に接続される。
【選択図】 図10

Description

本発明は、回路または回路部品に関し、特に、高速スイッチング素子を使用する、情報技術装置やディジタルデータ通信機器の直流電源分配回路、並びに高周波DC−DCコンバータ等の電力変換器に使用し、小型軽量化が可能で、変換効率、信号品位(シグナルインテグリティ)、および電磁環境適合性(EMC)を向上させることが出来る低インピーダンス損失線路部品に関する。
近年、情報技術装置やマルチメディア機器のさらなる高性能化、高機能化のために、トランジスタの高速化が進んでいる。情報技術装置やマルチメディア機器、並びに電力変換器には、また、省エネルギー化や小型軽量化の要求も強い。
しかし、高速スイッチング素子を使用する回路や機器においては、高いレベルの電磁ノイズが発生するという問題があり、コンデンサ等の従来の部品を使用する回路設計技術では、EMC対策部品やシールド材を使用してもシグナルインテグリティやEMCの向上が困難で、省エネルギー化や小型軽量化への要求に応えることも難しかった。
回路設計技術の理論を支配するのは物理学であり、より直接的には電磁気学である。電磁気学によると、回路の状態には活性状態(exited states)、定常状態(stationary states)および、実用上は定常状態と見なせる準定常状態(quasi
stationary states)が存在する。活性状態とは、回路上の電界と磁界が変化または振動している状態であり交流回路はその一例である。振動する電界と磁界は電磁波となって絶縁体中を進行する。該絶縁体が真空空間の場合は、電磁波は光速で進行する。
定常状態とは、回路上の電界と磁界が静止している状態であり直流回路はその一例である。準定常状態とは、電界と磁界が電磁波となって回路上を進行するが、電磁波の波長が回路長に対して非常に長く回路内での電磁波の挙動が強弱振動だけと見なしても実用上不都合が生じない状態である。低周波アナログ回路や、およそ1[ns]以上の立ち上がり時間を有するスイッチング素子を10[cm]以上の配線を有する回路で使用する場合は、準定常状態と見なすことが出来る一例である。
電磁気学によると、活性状態にある回路の電流はアンペールの法則として定義され次式で示される。
電磁気学によると、電位Vは、電界の及ばない無限遠から導線の一点までの電界の積分値と定義されるが実用的にはグランド面から導線の一点までの電界の積分値として、また、電界Eは電位Vの傾きとしてそれぞれ次式から求められる。
マックスウエルは、磁界に関する理論と電界に関する理論を融合したマックスウエルの方程式を1873年に発表し、続いてこの式をダランベールの波動方程式の形式に変形し、ベクトル波動方程式を導出した。マックスウエルは、1862年頃から主張していた、電磁波と光はともに光速で伝搬することをこの式を用いて理論的に証明し、線形電磁波理論(以下電磁波理論)を完成させ、これにより電磁気学が完成した。ヘルツは、1887年に、実験によって電磁波の存在を実証し、マックスウエルの電磁波理論の正しさを証明した。
電磁気学によると、時間的に変化する電界と磁界は相互に作用しつつ横波となって空間または誘電体中を伝搬する。真空中を伝搬する電磁波の速度は光速である。伝搬する電磁波はポインチングベクトル理論に従って電力を伝搬する。空間を伝搬する電磁波は、周期および極性が一致し振幅ベクトルが進行方向に対して直交する電界波と磁界波とから構成される。この状態の電磁波はTEM(transverse electromagnetic)波と呼ばれる。TEM波を構成する電界波の振幅を磁界波の振幅で割った値は波動インピーダンス(surge
impedanceまたはwave impedance)と呼ばれる。
電磁気学によると、電磁波は空間だけでなく媒体中も進行する。損失のない誘電体中を進行する電磁波の速度は、光速に対して比誘電率の平方根だけ遅くなり、波長は比誘電率の平方根だけ短くなる。後者は、波長圧縮と呼ばれる。
電磁気学によると、損失のある媒体中を進行する電磁波は、次式で示される減衰定数γに従い、進行に伴って振幅が減少し位相が変化する。γの実数項であるαは減衰定数、γの虚数項であるβは位相定数と呼ばれる。αは、nep/m(ネパー/メートル)の単位で表される。1 [nep/m]は、1メートル進行して振幅がexp-1または0.368倍に減衰することを意味する。
電磁気学によると、式(3)中のγ 2を変形して得られる次式の括弧の項は、損失のある誘電体に関する複素誘電率と定義され、虚数部(σ/ε0ω)を実数部(εr)で割った値を誘電体損失の正接と呼び、tanδで表す。但し、tanδは、電磁気学上、深い意味を持たない。
電磁波が導体中を進行する場合は、導体中では電磁波に作用する電荷は存在せず導電率σは
ωεに比べて非常に大きいので、γは次式で表される。次式中における減衰定数α の逆数であるδは、表皮厚さと呼ばれる。
電磁気学によると、導体中を進行する電磁波の電界と磁界の比である固有インピーダンスZ0は、損失のある媒体中の固有インピーダンスにおいて導電率σがωεに比べて非常に大きいとして、次式で与えられる。
回路上の電界と磁界が変化または振動している活性状態または準定常状態においては電磁波理論が回路を支配し、この場合は導体中を電磁波が進むことは困難である。しかし回路上の電界と磁界が静止している定常状態においては導体中を電流が比較的容易に移動することが出来る。
物理学によると、導体中には無尽蔵に近い自由電子すなわち電荷が存在する。しかし、導体中の総電荷量は物性に依存して決まり定常的にはその値は一定である。直流電源に静的負荷が接続されている場合は導体中の電荷の移動による電流が流れるが、一般に、電荷の移動軸にはわずかな電界しか印加出来ないので電荷の平均移動速度は極めて遅い。
例えば、1平方ミリメートルの断面を有する銅線中を導体中の電荷の速度(dq/dt)で定義される10アンペアの電流が進行しているときの電流の進行速度は、物理学に従って計算すると常温で0.368[mm/s]となる。導体中の電荷は、遅いながらも移動は可能であるので、導体の他端で定常的に電荷が消費される際に導体の一端から同量の電荷が定常的に供給されれば、導体の他端に接続される抵抗器等の定常負荷へのエネルギー供給が支障なく行われる。
伝送線路上の電気信号の進行を扱うのが電気通信工学である。電気通信工学によると、直流的に絶縁された2本の導体間に電気信号を与えると、電気信号は電流波と電圧波となって伝送線路を進行するとしている。
電気通信工学では、交流回路理論と同様に、電流を導体中の電荷の平均速度(dq/dt)すなわち導体電流としている。しかし、電磁気学の基礎を成すマックスウエルの方程式においては、導体電流は、時間の関数ではない電流密度Jに対応させている。
交流回路理論や電気通信工学が電流をdq/dtと定義しているのは以下の理由によると考えられる。交流回路理論を支える重要な法則の一つであるキルヒホッフの法則が発表されたのが1845年で、マックスウエルが電磁波の存在を理論的に証明しヘルツによって実験で電磁波の存在が確認される42年前である。また、電気通信工学を支える重要な理論の一つである電信方程式が開発されたのが1874年で、同様に電磁波の存在が確認される13年前である。従って、交流回路理論および電気通信工学が実用化された当時は、回路の作用を電磁波の作用とする考え方がそもそも存在していなかった。さらに、その後も理論の修正が行われなかった。
電気通信工学の基礎を成す電信方程式において、導体電流が光速で流れることが出来るとしている根拠となっているのはダランベールの波動方程式である。ダランベールの波動方程式では波動の主体を、スカラー量のラプラシアンとするベクトル関数で表現し、特定していない。導体電流が導体間電圧とともに波となることがは、電気回路を支配する電磁気学と整合していなので、電圧と電流に関する回路方程式をダランベールの波動方程式に対比させて得られる電信方程式は、電磁気学とは無関係であり、また電磁気学に反していることになる。
電流の定義が電磁気学に反すると、線路の電圧や、インピーダンス、電磁波との関係、さらには伝送損失に関しても電磁気学と矛盾する考え方が生じる。電気通信工学にはこの矛盾が散見されるが、歴史が古く現在でも伝送線路設計への豊富な適用実績があることから、従来通りの連続波を対象とする伝送線路設計では電磁気学との矛盾は顕在化していない。
スイッチング波またはディジタル波のような間欠波を対象とする伝送線路設計においても電気通信工学に基づくと効率的であると言う考え方が支配的である。しかし電気通信工学のディジタル回路への実用実績が少ないため電磁気学と対比しつつ慎重に設計や解析を行わないと、電磁気学との前記矛盾が顕在化する可能性がある。
電磁気学によれば伝送線路を構成する2本の導体に挟まれる絶縁体が真空である場合は、TEM波の電磁波は光速で真空中を進行する。つまり、この場合の電流や電圧は、伝送線路の導体ではなくて絶縁体中を進み、それぞれ式(1)および式(2)から求められる値となる。実際の電流や電圧は磁界や電界であるので絶縁体中を波となって準光速で進むことが可能となる。伝送線路上のTEM波を構成する電界波の振幅を磁界波の振幅で割った値が、特性インピーダンスである。
電気通信工学によると、伝送線路上を進行する信号の挙動は、伝送線路の特性インピーダンスと伝搬定数によって決まる。理想的な平板導体が理想的な絶縁体を挟んで平行に対向している平行板線路の特性インピーダンスZ0は、伝送線路の物理定数によって次式から求められる。平板導体や絶縁体の材料特性は、伝送線路の特性インピーダンスに対して実用上大きな影響を及ぼさない。
電気通信工学によると、既知の特性インピーダンス(Z0)を有する伝送線路を通して未知の特性インピーダンス(Z1)を有する伝送線路に電磁波を注入したときの、
前記二つの伝送線路の接続点における反射係数(S11)は、次式で表される。
電気通信工学によると、損失を有する伝送線路すなわち損失線路の透過係数(S21α)は、次式で表される。
電磁気学によると、実用的な伝送線路の減衰定数は、電磁波が損失のある誘電体内を進行するときの減衰と、電磁波が誘電体内を進行する過程でその一部が導体内に侵入して熱になる導体損と、伝送線路外に漏れ出る放射損との和となると考えることが出来る。
高速ディジタルデータ通信機器の配線設計は電気通信工学に従って行われている。しかし、電気通信工学は正弦波等の連続波を扱う伝送線路設計には適するが、前述のようにディジタル信号のような間欠波を扱う伝送線路設計には、電磁気学との矛盾があり適さない。
情報技術装置や高速ディジタルデータ通信機器等に使用される直流電源は、回路に電荷を供給すると考えられている。
電磁気学によると、マックスウエルは、単位(試験)点電荷に働く力の原因は、単位点電荷の存在する場所における電界にあるとし、クーロンの法則を修正した。この事実はあまり知られていない。
修正された電磁気学によると、電界に関する静電(electrostatic)エネルギーwEは、次式で表される。
このように、静電エネルギー(wE)は電荷が持っているのではなくて電界Eと電束密度Dの積または電界Eとして媒質に蓄積していることになる。
なお、電圧Vが印加された容量Cのコンデンサに蓄積されている静電エネルギーwCは、電極距離をd、電極面積をSとすると、次式で表される。
数メガヘルツ以上の帯域におけるコンデンサのインピーダンス特性の測定には、ネットワークアナライザまたはネットワークアナライザの原理を応用した4端子のインピーダンスアナライザが使用されている。IT機器を支えるディジタル回路において、コンデンサは、圧倒的に電源分配回路のデカップリングコンデンサとして使われることが多いこともあって、DUT(device under test)としてのコンデンサは測定系の線路に並列に接続されて測定される。
測定法によるコンデンサの端子インピーダンス(ZC)は散乱行列(scattering matrix)を構成する透過係数(S21)から次式によって求めることが出来る。
測定系のケーブルの特性インピーダンス(Z0)が50[Ω]であって、S21が1よりかなり小さい場合は、次式のようにZCとS21の関係はさらに簡略化される。この方法は無損失線路またはコンデンサのような線路長がゼロと見なせる素子に使用できるが、一般の伝送線路の場合は、式(8)の関係から反射係数(S11)の測定結果から推定しなければならない。
コンデンサの場合のように測定系のケーブルの特性インピーダンスに比べて端子インピーダンスが非常に小さい場合は、式(12)から求める方が、誤差が小さくなる。但し、式(12)はコンデンサを、電磁波の作用を無視した集中要素回路の素子と見なす場合に成立する式であるので、一般の大きさの回路で電磁波の作用が無視できなくなる1MHz前後以上では成立しないことに注意が必要である。
式(12)に透過係数(S21)の測定値を代入してインピーダンス特性を求めると、市販されているコンデンサは、共振点と呼ばれるインピーダンスが最小となる周波数を有するとされている。共振点以下の周波数帯域においては周波数に比例してインピーダンス値が減少するほぼ理想的なインピーダンス特性を示すが、共振周波数以上ではインピーダンスが周波数に比例して増加するリアクタンス特性を示すことが確認される。この理由は、コンデンサにはリード線、端子、および電極がありこの部分は等価直列インダクタンス(ESL)として作用するためと考えられている。さらに前記共振点のインピーダンスは等価直列抵抗(ESR)によって決まると考えられている。
電磁気学に従って式(12)から求められるインピーダンス特性の共振点を検討すると、共振点が、コンデンサを集中要素モデルと見なせる上限であって、共振点以上の特性はコンデンサと測定回路の物理的な配置や大きさの関係する電磁波の挙動を示す特性であることが判る。
電気電子回路の設計や解析においては、電源は電気電子回路が扱う周波数帯域において端子インピーダンスおよび透過係数がゼロである理想電源として扱われている。しかし現実の電源は、商用電源、バッテリ、またはインダクタンスの作用を利用する電力変換器であるため、理想電源と見なすことができない。このため、コンデンサが現実の電源を理想電源化するために使用されている。しかし、コンデンサは集中要素モデルの素子であるため、コンデンサ単体としては、前述のように一般の大きさの回路で電磁波の作用が無視できなくなる1MHz前後以上での作用は考慮されていない。
以上にもかかわらず、前述の従来の考え方に基づいてコンデンサメーカや、情報技術装置関連メーカではコンデンサの使用法を種々工夫している。印刷配線基板の電源層とグランド層は、直流電圧低下を最小にするとともにコンデンサでは不可能なギガヘルツ以上の帯域での低インピーダンス化を実現するために平行板構造が採用されている。しかし、板上に数百個以上のコンデンサを搭載する場合の、個々のコンデンサの最適な容量値やサイズと最適な配置を決定する方法は高性能コンピュータを使用しても不可能なほど複雑であり現在に至っても確立されていない。
コンデンサメーカでは、ESLやESRを小さくするためのコンデンサ自身の改良を進めている。しかし、電解コンデンサにおいては大容量化と低ESR化に焦点が置かれ、セラミックコンデンサにおいては小型化とESRをやや高くすることに焦点が置かれており、電磁波の挙動を考慮した改良には至っていない。
非特許文献1および非特許文献2に示される孤立電磁波コンセプトによると、スイッチング素子は、スイッチングの瞬間に、非線形波動またはソリトンの一種である孤立電磁波を励起する。一般のスイッチング機器のスイッチング素子も、同様のメカニズムで、スイッチングの瞬間に非線形波動またはソリトンの一種である孤立電磁波を励起する。
スイッチング素子のスイッチング動作時の孤立電磁波の励起メカニズムは、1834年にJohn Scott Russell がソリトンを発見する際に行った種々の実験の内の水を貯めた水門(ゲート)を急に開くことによって生じたソリトンの発生メカニズムや、ソリトンの一種であると確認されている津波の生成過程に極めて類似している。
非特許文献1および非特許文献2に示される孤立電磁波コンセプトによると、スイッチング素子がオフからオンにスイッチングする瞬間に、スイッチング素子が電源線路と信号線路を接続する点の電位は、前記直流電源の電圧を電源線路と信号線路の特性インピーダンス分割した値になる。従って、電源線路には電圧を分割電圧まで下げる極性の孤立電磁波が、信号線路には電圧を分割電圧まで上げる極性の孤立電磁波がそれぞれ同時に励起され、電磁波理論に従い、互いにその振幅ベクトルが直交する孤立電界波と孤立磁界波を伴って伝送線路上を進行する。
図1は、孤立電磁波の挙動を説明するためのインバータまたはプッシュプル回路(以下プッシュプル回路)1に関する等価回路の一例である。図1において、特性インピーダンスZ0の伝送線路の途中にプッシュプル回路1が接続されており、特性インピーダンスZ0の電源線路5は直流電源4とプッシュプル回路1との間に接続されて電源線路を構成し、特性インピーダンスZ0の信号線路6はプッシュプル回路1と整合終端抵抗7との間に接続されて信号線路を構成している。プッシュプル回路1は、PチャネルMOS
FET2とNチャネルMOS FET3によって構成されている。
図1において、プッシュプル回路1のオン状態とは、PチャネルMOS FET2がオンでNチャネルMOS FET3がオフの状態であり、プッシュプル回路1のオフ状態はその逆である。伝送線路を進行するTEM波に関する磁界と電流の関係および電界と電位の関係は、電磁気学においてそれぞれアンペアの法則および電位の定義として示される。
図2に、プッシュプル回路1がオフからオンに変化する時の信号線路6上の電位波形9と、電磁気学に示される電位の定義から逆算して求められる信号線路6上を進む電界波形8とを示す。図3は、プッシュプル回路1がオフからオンに変化する時の電源線路5上の電位波形11と、電磁気学に示される電位の定義から逆算して求められる電源線路5上を進む電界波形10とを示す。
図2および図3に示すように、プッシュプル回路1のスイッチングによって生じる電界の波形は、スイッチング素子の立ち上がり波形の最大傾斜部の接線を立ち上がり波形と見なして求める立ち上がり時間と円周率との積の逆数として求められる周波数で定義される実効周波数(significant frequency)を有する正弦波の半波形に近似している。実効周波数の考え方を引用すると、前記近似の確かさ(accuracy)は、92%以上と見込まれる。従って、設計だけに限ると実用上実効周波数で行うことが出来る。
図1から図3において、プッシュプル回路1がオフからオンに変化すると、図1中のB点とC点の電位は等しくE/2[V]となる。プッシュプル回路1によって励起された、お互い逆極性を有する信号線路6上を進む孤立電界波8と電源線路5上を進む孤立電界波10は、それぞれプッシュプル回路1を背にして反対方向に進む。信号線路6上を進む孤立電界波8は、信号線路6の電位を0[V]からE/2[V]に上昇させつつ進み、整合終端抵抗7で消滅する。一方、電源線路5上を進む孤立電界波10は、電源線路5の電位をE[V]からE/2[V]に降下させつつ直流電源4に向かって、それぞれの伝送線路を構成する絶縁体中を準光速で進行する。
直流電源4が端子インピーダンスゼロの理想電源である場合は、電源線路5上を進行する孤立電磁波は直流電源4で、反射し、信号線路6上に励起された孤立電磁波と同極性となり、電源線路5および信号線路6の電位をE/2[V]からE[V]に上昇させつつ進行し、整合終端抵抗7で消滅する。
非特許文献1および非特許文献2によると、伝送線路上を進行する孤立電磁波の波長は次式で定義される。
従来の電源デカップリング回路または回路部品については、下記の特許文献や非特許文献に記載されている。その要点は後述される。
特開2002−260965(P2002−260965A) 特開2005−294449(P2005−294499A) 特開2007−42732(P2007−42732A) 特開2002−164760(P2002−164760A) 特開2004−048650(P2004−048650A) Hirokazu Tohya and Noritaka Toya著 「A Novel Design Methodology of theOn - Chip Power Distribution Network Enhancing the Performance and SuppressingEMI of the SoC」、IEEE International Symposium on Circuits and Systems 2007、 pp.889-892、 May 2007. 遠矢弘和、遠矢紀尚 著 「SoCの性能とEMCを大きく改善するオンチップ電源分配回路の新しい設計法」、電子情報通信学会 信学技報、Vol.107、No. 149、 EE2007-20、pp.73-78、2007年7月.
解決しようとする問題点の第1は、特許文献1に関する。特許文献1は、簡便な製造工程で、良好な特性を有する固体電解コンデンサを得ることができる固体電解コンデンサの製造方法を提供するために、固体電解質層に関する詳細な製法を開示している。しかし、改良の目的がESRの低減であり、開示されている技術によって、コンデンサに期待されている理想電源の機能に近づけることは不可能であった。
解決しようとする問題点の第2は、特許文献2に関する。特許文献2は、静電容量及び耐圧の向上と、小型大容量化を可能とした固体電解コンデンサの製造方法を提供するために、固体電解質層に関する詳細な製法を開示している。しかし、改良の目的が静電容量及び耐圧の向上と、小型大容量化であり、開示されている技術によって、コンデンサに期待されている理想電源の機能に近づけることは不可能であった。
解決しようとする問題点の第3は、特許文献3に関する。特許文献3は、大容量、低ESR、高信頼性である固体電解コンデンサを提供するために、セパレータを含む固体電解質層に関する詳細な製法を開示している。しかし、改良の目的が大容量、低ESR、高信頼性であり、開示されている技術によって、コンデンサに期待されている理想電源の機能に近づけることは不可能であった。
解決しようとする問題点の第4は、特許文献4に関する。特許文献4は、10KHzから1GHz間での帯域で使用する分布定数型ノイズフィルタの形成法を示している。該分布定数型ノイズフィルタの長さは、電子部品から発生する高周波の1/4波長以上の長さとなるように設定するとしているが、たとえば100[MHz]の高調波すなわち正弦波の1/4波長は大気中で75[cm]、この文献で絶縁体として使用している酸化アルミニウムの場合は、比誘電率が約8.5であるので26[cm]となり、通常の電子・電気機器に使用するには長すぎる。また、線路の入力インピーダンス特性は、反射係数(S11)の測定値または同等の電磁界シミュレーション値から求めるべきところを透過係数(S21)から求める理論的な誤りを犯しているのでデータの信頼性が無い。従って、開示されている技術によって、コンデンサに期待されている理想電源の機能に近づけることは不可能であった。
解決しようとする問題点の第5は、特許文献5に関する。特許文献7は、高速化、高周波数化に適した平行平板線路型素子を提供するために、電極の構造を詳細に示しているが、使用する材料の物理定数や固体電解質層に関する製法が示されていない。従って期待する透過係数(S21)の特性の裏付けが無い。開示されている技術によって、コンデンサに期待されている理想電源の機能に近づけることは不可能であった。
アナログ回路は、回路状態の変化が比較的緩やかで始まりと終わりが明確でないことが多い。アナログ回路の歴史は古く、特に工学においては経験則等の適用によって、電磁気学に戻らなくても、従来の交流回路理論や電気通信工学に従う回路設計において、実用上、問題が生じることはほとんど無かった。
一方、アナログ回路の場合と異なり、スイッチング回路における状態の変化の始まりと終わりは明確である。スイッチング回路の状態の変化は非常に急激であり、急激な電界または磁界の変化は当然ながら大きなレベルの電磁波を励起する。スイッチング回路における電界または磁界の変化は間歇的である。さらに、半導体集積回路中の約9割を占めるデータ処理回路においては、一般にスイッチングの周期は不定である。
以上のようにアナログ回路とスイッチング回路は、電磁気学の観点からは大きく異なっている。しかし、従来の電気通信工学や交流回路理論では、間欠的な回路動作を想定した回路すなわちパルス回路の設計は、電磁気学とは関係のない前述のような手法で行われ、解析は、スイッチング波をひずみ波の一種と考えるフーリエ変換法が適用されてきた。
フーリエ変換法によると、ひずみ波は正弦波である多数の高調波から構成されている。これらの高調波は始まりと終わりが無い多数の正弦波である。回路上の信号を高調波毎に解析してその結果を加算すれば、スイッチング回路の解析が可能となる。しかし、フーリエ変換法は数学の一手法であり、上位理論である電磁気学との整合性を確認した上で電気電子回路の設計や解析に採用されている訳ではないため、ディジタル回路で発生する瞬時現象の解析は、現実との乖離が甚だしく、不可能である。
たとえばデューティが1/10で繰り返し周波数が1[GHz]のスイッチング波をフーリエ変換すると振幅の1/10の値の直流成分と1[GHz]を基本波とする高調波とに分解できる。直流電流はほとんど流さないCMOS回路を使用する半導体集積回路内のある長さの配線または伝送線路が、1[GHz]の振幅を1/2に低下させる損失を有しているとすると、配線または伝送線路の終端でのスイッチング波の振幅は、解析結果ではほぼ1/2以下に低下する。
しかし、電磁気学に従うと、スイッチング波の振幅は直流電源から供給される静電エネルギーによって維持される。静電エネルギーは波ではないので配線または伝送線路の損失の作用は受けない。従って、伝送線路の終端で観測されるスイッチング波の振幅は減衰しないはずである。
以上の現象は電源線路上を進行する電磁波についても同様である。電源線路上を進行する電磁波はディジタル回路の設計者が全く意図していないものであって、この電磁波による電源線路上での作用は好ましいものではない。スイッチング素子またはスイッチング素子を内蔵する回路を搭載する回路システムの電源線路上の、スイッチング素子またはスイッチング素子を内蔵する回路に近接して、理想電源の機能を有する素子が接続されていれば、スイッチング電源が励起する電磁波が回路システムの電源線路上に漏洩することは無く、シグナルインテグリティを劣化されることも無い。
しかし、この機能が期待されている従来のコンデンサを始めとする素子は、非特許文献1および非特許文献2に示される孤立電磁波コンセプトに従っていないばかりか、マックスウエルによって確立された電磁波理論にも従っていないため、理想電源の機能を果たすことが不可能であった。
本発明は、上記問題を根本的に解決する手段を提供することを目的の一つとしている。
上記課題を解決するため、請求項1記載の発明は、低インピーダンス損失線路部品に係り、少なくとも、弁作用金属から成り両面にエッチング部が形成され該エッチング部の表面に誘電体酸化被膜が形成された陽極箔と、前記陽極箔の両面の誘電体酸化皮膜上に形成される導電性ポリマーからなる第1の固体電解質層および第2の固体電解質層と、前記第1の固体電解質層および前記第2の固体電解質層の表面に形成される第1第1の陰極層および第2の陰極層とから形成される低インピーダンス損失線路において、前記第1の陰極層の長さ方向の両端部に電源端子が前記第2の陰極層の長さ方向の両端部よりやや内側にグランド端子がそれぞれ装着され、前記低インピーダンス損失線路が少なくとも該電源端子および該グランド端子を残して外装樹脂で封止されて形成されることを特徴としている。
また、請求項2記載の発明は、低インピーダンス損失線路部品に係り、請求項1記載の低インピーダンス損失線路において、前記固体電解質層が、100 [S/m]以上の導電率を有することを特徴としている。
また、請求項3記載の発明は、低インピーダンス損失線路部品に係り、請求項1から請求項2記載の低インピーダンス損失線路において、該低インピーダンス損失線路が、少なくとも10[MHz]から1[GHz]の帯域において前記回路システム中の前記電源線路を除く全ての線路の特性インピーダンスに対して1/100以下または10[mΩ] 以下の特性インピーダンスと100 [nep/m](ネパー/メートル)以上の減衰定数を有することを特徴としている。
また、請求項4記載の発明は、低インピーダンス損失線路部品に係り、請求項1から請求項3記載の低インピーダンス損失線路部品において、前記低インピーダンス線路が、弁作用金属から成り両面に誘電体酸化被膜を有する陽極箔と、前記陽極箔の両面に配置される第1のセパレータおよび第2のセパレータと、前記第1のセパレータ上に配置され電源端子部を有する第1の陰極箔と、前記第2のセパレータ上に配置されグランド端子部を有する第2の陰極箔とで積層構造体が構成され、該積層構造体を最大長径の平均値が100ナノメートル以下の導電性ポリマー粒子を溶媒中に希釈して得られる導電性ポリマー溶液中に浸漬することによって前記第1のセパレータを核とする第1の固体電解質層と前記第2のセパレータを核とする第2の固体電解質層が形成されることを特徴としている。
また、請求項5記載の発明は、低インピーダンス損失線路部品に係り、請求項1から請求項4記載の低インピーダンス損失線路部品において、前記低インピーダンス線路が、弁作用金属から成り両面にエッチング部が形成され該エッチング部の表面に誘電体酸化被膜が形成された陽極箔と、該陽極箔を前記導電性ポリマー溶液中に含浸して形成される第1の固体電解質層および第2の固体電解質層と、前記第1の固体電解質層および前記第2の固体電解質層の表面に形成される第1の導電性カーボンペースト層および第2の導電性カーボンペースト層と、前記第1の導電性カーボンペースト層および前記第2の導電性カーボンペースト層の表面に形成される第1の導電性金属粉ペースト層および第2の導電性金属粉ペースト層と、前記導電性金属粉ペースト層上に接着される電源端子部を有する第1の陰極箔と、前記第2の導電性金属粉ペースト層上に接着されるグランド端子部を有する第2の陰極箔から形成されることを特徴としている。
また、請求項6記載の発明は、低インピーダンス損失線路部品に係り、請求項1から請求項5記載の低インピーダンス損失線路部品において、前記低インピーダンス損失線路が外装樹脂で封止され、前記第1の陰極箔の前記電源端子部および前記第2の陰極箔の前記グランド端子部を残して切断されることを特徴としている。
また、請求項7記載の発明は、低インピーダンス損失線路部品に係り、請求項1から請求項6記載の低インピーダンス損失線路部品において前記電源端子および前記グランド端子が、前記第1の陰極箔の前記電源端子部および前記第2の陰極箔の前記グランド端子部をそれぞれの対向面側に前記外装樹脂の表面に沿って折り曲げることによって形成されることを特徴としている。
また、請求項8記載の発明は、低インピーダンス損失線路部品に係り、請求項1から請求項7記載の低インピーダンス損失線路部品において、該低インピーダンス損失線路部品が、スイッチング素子またはスイッチング回路に直流電源を分配するために設けられた電源線路上の前記スイッチング素子またはスイッチング回路の近傍に搭載され、前記第1の陰極層が前記電源端子を介して前記電源線路を構成する電源線に直列に挿入され、前記第2の陰極層が前記グランド端子を介して前記電源線路を構成するグランド線またはグランド板に並列に接続されて使用されることを特徴している。
また、請求項9記載の発明は、回路または低インピーダンス損失線路部品に係り、請求項1から請求項8記載の低インピーダンス損失線路部品において、前記導電性ポリマーが、ポリ(3,4−エチレンジオキシチオフェン)または、ポリ(3,4−エチレンジオキシチオフェン)を含む錯体であることを特徴としている。
また、請求項10記載の発明は、回路または低インピーダンス損失線路部品に係り、請求項1から請求項9記載の低インピーダンス損失線路部品において、前記陽極箔が、エッチング加工および誘電体酸化皮膜形成済の前記弁金属の箔膜を穿孔して陽極格子箔を形成し、格子の梁の部分を使用して形成されることを特徴としている。
また、請求項11記載の発明は、回路または低インピーダンス損失線路部品に係り、請求項1から請求項10記載の低インピーダンス損失線路部品において、前記セパレータと前記第1の陰極箔と前記第2の陰極または、前記第1の陰極箔と前記第2の陰極が、少なくとも前記陽極格子箔の梁の幅と等しくなるように穿孔加工して重ね合わせることにより、前記積層構造体が構成されることを特徴としている。
また、請求項12記載の発明は、回路または低インピーダンス損失線路部品に係り、請求項1から請求項11記載の低インピーダンス損失線路部品において、前記導電性ポリマーが、ポリ(3,4−エチレンジオキシチオフェン)または、ポリ(3,4−エチレンジオキシチオフェン)を含む錯体であることを特徴としている。
また、請求項13記載の発明は、回路または低インピーダンス損失線路部品に係り、請求項1から請求項12記載の低インピーダンス損失線路部品において、前記円筒積層構造体を減圧槽内の前記導電性ポリマーとエタノールまたはブタノールの溶液に常温で1分から3時間浸漬した後、減圧槽から取り出して250°C以下で乾燥させることによって前記固体電解質層が形成されることを特徴としている。
また、請求項14記載の発明は、低インピーダンス損失線路部品に係り、請求項1から請求項13記載の低インピーダンス損失線路部品において、前記陽極格子箔が、60〜90℃の温度、および20〜60%の相対湿度の雰囲気中で前記誘電体酸化皮膜層を修復するための再化成を施されて成ることを特徴としている。
また、請求項15記載の発明は、低インピーダンス損失線路部品に係り、請求項1から請求項14記載の低インピーダンス損失線路部品において、前記低インピーダンス損失線路の断面が、シリコン樹脂、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリエステル樹脂、ポリフェニレンスルフィド樹脂、ポリフェニレンスルホン樹脂、ポリエーテルスルホン樹脂、シアン酸エステル樹脂、フッ素樹脂またはこれらの混合物もしくは変性物から選択される1種以上の耐熱性樹脂によってマスキングされてことを特徴としている。
また、請求項16記載の発明は、低インピーダンス損失線路部品に係り、請求項1から請求項15記載の低インピーダンス損失線路において、前記溶媒が、エタノールまたはブタノールであることを特徴としている。
また、請求項17記載の発明は、低インピーダンス損失線路部品に係り、請求項1から請求項16記載の低インピーダンス損失線路において、前記セパレータが、ビニロン、脂肪族ポリアミド、芳香族ポリアミド(アラミド)、半芳香族ポリアミド、ポリエチレンナフタレート、ポリアクリルニトリル、全芳香族ポリエステル、全芳香族ポリエステルアミド、全芳香族ポリエーテル、全芳香族ポリカーボネート、全芳香族ポリアゾメチン、ポリフェニレンスルフィド(
P P S) 、ポリ−p−フェニレンベンゾビスチアゾール( P B Z T ) 、ポリ−p−フェニレンベンゾビスオキサゾール( P B O ) 、ポリベンゾイミダゾール(
P B I ) 、ポリエーテルエーテルケトン( P E E K ) 、ポリアミドイミド( P A I ) 、ポリイミド、ポリテトラフルオロエチレン( P T F
E )、またはセルロース原料とする繊維から1種類以上を選択して100[μm]以下の厚さに形成される不織布から成ることを特徴としている。
また、請求項18記載の発明は、低インピーダンス損失線路部品に係り、請求項1から請求項17記載の低インピーダンス損失線路において、前記セパレータのバインダーとして、湿熱融着樹脂であるポバールまたは熱融着樹脂であるポリエステルを用いることを特徴としている。
また、請求項19記載の発明は、低インピーダンス損失線路部品に係り、請求項1から請求項18記載の低インピーダンス損失線路において、前記弁作用金属がアルミニウム、タンタル、ニオブ、チタン、ジルコニウム、またはそれらの合金であることを特徴としている。
また、請求項20記載の発明は、低インピーダンス損失線路部品に係り、請求項1から請求項19記載の低インピーダンス損失線路部品において、前記第1の陰極箔および前記第2の陰極箔が、銅、ニッケル、またはこれらを含む任意の合金から成ることを特徴としている。
また、請求項21記載の発明は、低インピーダンス損失線路部品に係り、請求項1から請求項20記載の低インピーダンス損失線路において、前記陰極箔が、少なくとも前記陽極箔との対向面に陰極アークプラズマ蒸着法を含む方法によって蒸着されるTiN、ZrN、TaN、NbNのいずれかの窒化金属皮膜が形成されて成ることを特徴としている。
また、請求項22記載の発明は、低インピーダンス損失線路部品に係り、請求項1から請求項21記載の低インピーダンス損失線路部品において、前記導電性金属粉ペーストが、10[μm]以下の長径を有する、金粒子、銀粒子、銅粒子、錫粒子、インジウム粒子、パラジウム粒子、ニッケル粒子、およびこれらの任意の合金粒子から選ばれる少なくとも1種の金属粒子を含むことを特徴としている。
また、請求項23記載の発明は、低インピーダンス損失線路部品に係り、請求項1から請求項22記載の低インピーダンス損失線路部品において、前記マスキングが、シリコン樹脂、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリエステル樹脂、ポリフェニレンスルフィド樹脂、ポリフェニレンスルホン樹脂、ポリエーテルスルホン樹脂、シアン酸エステル樹脂、フッ素樹脂またはこれらの混合物もしくは変性物から選択される1種以上の耐熱性樹脂を使用して行われることを特徴としている。
また、請求項24記載の発明は、低インピーダンス損失線路部品に係り、請求項1から請求項23記載の低インピーダンス損失線路部品において、前記外装樹脂が、脱水凝縮材として作用するカルボジイミド基を含む化合物とエポキシ樹脂とを主成分とすることを特徴としている。
孤立電磁波コンセプトに基づく本発明を印刷配線基板または回路システムに適用すると、スイッチング素子によって励起される電磁波の漏洩が大幅に抑圧されるために、スイッチング素子が使用されている機器の電磁環境適合性(EMC)を大幅に向上させることが可能となる。
孤立電磁波コンセプトに基づく本発明を印刷配線基板または回路システムに適用すると、スイッチング素子によって励起される電磁波の漏洩が大幅に抑圧されるために、アナログ回路とディジタル回路の混在設計が容易になる。
孤立電磁波コンセプトに基づく本発明を印刷配線基板または回路システムに適用すると、高速スイッチング素子を使用する情報技術装置、ディジタルデータ通信機器、並びに高周波DC−DCコンバータの直流電源分配回路に使用し、小型軽量化、低コスト化、高変換効率化、高信号品位(シグナルインテグリティ)化、および高電磁環境適合性(EMC)化を両立させることが可能となる。
以下、本発明に係る 最良の実施形態について、図面を参照して詳細に説明する。
図4は、低インピーダンス損失線路の一例である。
図4において、低インピーダンス損失線路は、陽極箔19、陰極箔15、誘電体酸化皮膜16、18、およびセパレータに含浸されたモノマー又はモノマー溶液を酸化剤で重合してなる導電性ポリマーからなる固体電解質層17によって構成されている。耐圧の確保と漏れ電流の低減のために、低インピーダンス損失線路の端部は耐熱性樹脂によってマスキングされている。
図4において、低インピーダンス損失線路は整流作用を有している。従って、陰極箔23にグランド線またはグランド板が接続され陰極箔15に正の電圧を有する電源線が接続された場合は陽極箔19と陰極箔23で構成される線路が機能を発揮し、陰極箔15にグランド線またはグランド板が接続され陰極箔23に正の電圧を有する電源線が接続された場合は陽極箔19と陰極箔15で構成される線路が機能を発揮する。
図5は、低インピーダンス損失線路を使用するディジタル基本回路の等価回路の一例である。
図5において、低インピーダンス損失線を使用するディジタル基本回路の等価回路は、直流電源4、プッシュプル回路1および14、プッシュプル回路1を構成するPチャネルMOS FET2およびNチャネルMOS FET3、電源線路5および12、低インピーダンス損失線路13、ならびに信号線路6から構成されている。図10において、電源線路5と信号線路6の特性インピーダンスは等しいと仮定する。
図5において、プッシュプル回路1のオン状態とオフ状態の定義は前述と同様であり、伝送線路上の電界と伝送線路の電位との関係は電磁気学に従う。
プッシュプル回路1がオフからオンに変化する時の信号線路6の電位波形と、信号線路6上を進む孤立電界波形、並びに電源線路5の電位波形と電源線路5上を進む孤立電界波形は、前述と同様である。従って、図5の回路の動作説明には図2と図3の波形を使用する。
図2、図3、および図5において、プッシュプル回路1がオフからオンに変化したときの孤立電界波の伝送線路上の進行の様子と伝送線路の電位変化は前述の通りである。
図5において、低インピーダンス損失線路13が信号線路6に対して1/1000の特性インピーダンスを有しているとすると、電源線路5の電源側の端部に理想電源である直流電源4が接続されている図1の場合とほぼ同様に、電源線路5上を進行する孤立電磁波は低インピーダンス損失線路13の端部で、反射し、信号線路6上に励起された孤立電磁波と同極性となり、電源線路5および信号線路6の電位をE/2[V]からほぼE[V]に上昇させつつ進行し、整合終端抵抗7で消滅する。
このとき、プッシュプル回路1がオンする瞬間にB点またはC点の電位は、直流電源4の電圧(E[V])の1000/1001であるので、通信を行うのにほぼ充分な値となる。従って、電源分配回路の影響によるシグナルインテグリティの劣化は生じない。
図5において、低インピーダンス損失線路13の特性インピーダンスは実際にはゼロではないので、電源線路5を進行する孤立電磁波の一部が低インピーダンス損失線路13に侵入する。
放射電力Pを有する線形電磁波がアンテナから放射されたときのr[m]の距離での電界強度Eは、IEC CISPR16−2−3に示されている次式から求めることが出来る。
例えば家庭内使用を目的とするクラスB情報技術装置から10[m]の距離での妨害波電界強度の許容値は、VCCI(CISPR22)で決められており、30[MHz]から230[MHz]で30[dBμV/m]、230[MHz]から1[GHz]で37[dBμV/m]である。式(14)から、例えば230[MHz]での許容放射電力値を求めると、2[nW]となる。
図5の低インピーダンス損失線路を使用するディジタル基本回路の等価回路において、プッシュプル回路1が100[W]の消費電力を有する半導体集積回路に20個の電源端子が設けられており1個の電源端子で5Wの電力を分担しているとする。
低インピーダンス損失線路13の特性インピーダンスは電源線路の特性インピーダンスの1/1000であると仮定しているので、このときの孤立電界波8が信号線路6の電位を0[V]から(1000E/1001)[V]まで上昇させるエネルギーと、電源線路5に向かう孤立電界波が電源線路の電位をE[V]から(1000E/1001)[V]まで降下させるエネルギーの比は0.00201であって、特性インピーダンスの比の約2倍となる。なお、信号線路に向かう孤立電界波の振幅と電源線路に向かう孤立電界波の振幅との比は、前記電力の比の平方根であるので約0.014となる。従って、低インピーダンス損失線路13には10[mW]の電磁エネルギーが侵入することになる。
ここで、低インピーダンス損失線路13が損失を有していない場合について放射電力量を試算する。10[mW]の電磁エネルギーの0.1%が大気中に放され、放射するまでの過程で多くの箇所で反射を繰り返すことによってその0.1%のエネルギーが230[MHz]から1[GHz]の間の1つの周波数に存在すると過程した場合の電磁エネルギーは10[nW]であり、クラスB情報技術装置の前記許容放射電力値2[nW]を上回る。
(実施の形態2)
図6は、積層構造体の一例である。図7は、積層構造体の他の一例である。図8は、外装樹脂によって封止された状態の積層構造体の一例である。図9は、端子面側から見た低インピーダンス損失線路部品の一例である。
図6において、弁作用金属から成り両面に誘電体酸化被膜を有する陽極箔28と、陽極箔28の両面に配置される第1のセパレータ26および第2のセパレータ27と、第1のセパレータ26上に配置され電源端子部29を有する第1の陰極箔24と、第2のセパレータ27上に配置されグランド端子部30を有する第2の陰極箔25とで積層構造体が構成され、該積層構造体を最大長径の平均値が100ナノメートル以下の導電性ポリマー粒子を溶媒中に希釈して得られる導電性ポリマー溶液中に浸漬することによって第1のセパレータ26を核とする第1の固体電解質層と第2のセパレータ27を核とする第2の固体電解質層が形成されることによって、低インピーダンス損失線路が形成される。
(実施の形態3)
図7において、弁作用金属から成り両面にエッチング部が形成され該エッチング部の表面に誘電体酸化被膜が形成された陽極箔28と、陽極箔28を前記導電性ポリマー溶液中に含浸して形成される第1の固体電解質層33および第2の固体電解質層34と、前記第1の固体電解質層および前記第2の固体電解質層の表面に形成される第1の導電性カーボンペーストおよび導電性金属粉ペースト層31および第2の導電性カーボンペーストおよび導電性金属粉ペースト層32と、第1の導電性カーボンペーストおよび導電性金属粉ペースト層31上に接着される電源端子部を有する第1の陰極箔24と、第2の導電性カーボンペーストおよび導電性金属粉ペースト層32上に接着されるグランド端子部を有する第2の陰極箔25から、低インピーダンス損失線路が形成される。なお、前記導電性カーボンペースト層は前記固体電解質層と前記導電性金属粉ペースト層の間に形成される。
(実施の形態4)
図8において、第1の陰極箔24および第2の陰極箔25はリードフレーム構造となっており、内蔵チップ35が第1の陰極箔24および第2の陰極箔25に挟まれて固定されて低インピーダンス損失線路が構成される。該低インピーダンス損失線路が外装樹脂36によって封止さる。図9において、第1の陰極箔24電源端子部29がリードフレームから切り離され、折り曲げられて電源端子37を形成し、第2の陰極箔25のグランド陰極端子部30がリードフレームから切り離され、折り曲げられてグランド端子38を形成する。
(実施の形態5)
図10は、低インピーダンス損失線路部品を印刷配線基板に搭載した状態の一例である。
図10において、低インピーダンス損失線路部品43は、印刷配線基板39に搭載され、電源端子37はビア42によって電源配線41に直列に挿入されている。低インピーダンス損失線路部品38のグランド端子38はビア41によってグランドプレーン40に並列に接続されている。また、低インピーダンス損失線路部品43は、印刷配線基板39上の半導体集積回路の電源端子の近傍に、低インピーダンス損失線路部品43の直流電流容量に見合う数の電源端子毎に接続される。
このような状態の印刷配線基板を内蔵する情報装置からの放射電界強度を試算する。本実施の形態においては、低インピーダンス損失線路の陽極箔の両面に約50[μm]の厚さのスポンジ状のエッチング加工が施されエッチング表面には約10[nm]の厚さの酸化アルミニウム被膜が化成処理によって形成され、エッチング部に固体電解質であるポリチオフェンが含浸されている。低インピーダンス損失線路の幅は1[mm]であって、固体電解質の実効導電率を1.5×104[S/m]、絶縁体として使用する酸化アルミニウムの比誘電率を8.5とする。
低インピーダンス損失線路を構成する平行板の静電容量をCとすると、エッチングによる対向面積の拡大率kは、次式から得られる。
周波数をf、静電容量をC[F]とするとコンデンサのインピーダンスZCは、
(2πfC)−1[Ω]であって、コンデンサが、特性インピーダンスが50[Ω] の測定系の線路に並列に接続されたときの透過係数(S21C)は、次式から求めることが出来る。
低インピーダンス損失線路の特性インピーダンスをZ1とすると、測定系の50[Ω]のケーブルに接続したときの反射の影響による低インピーダンス損失線路への透過係数(S21R)は、次式から求めることが出来る。
低インピーダンス損失線路部品43の電源端子37間の距離をzとしたときの電源端子間の静電容量CをCT0/zとし、周波数がfのときのCのインピーダンスをZとすると、周波から1[GHz]以上の高周波に亘る透過係数(S21T)は、次式から求めることが出来る。
Z1の特性インピーダンスを有する損失線路を構成する絶縁体の導電率が無限大、半導体の導電率がσPである場合、絶縁体中を進行するインピーダンスZ1を有する電磁波の一部が固有インピーダンスZPを有する半導体中に侵入する。該半導体中に進行中にした電磁波はTEM波以外の通信に役立たない電磁波であって全てが損失となる。半導体の導電率を実際に損失に関わる割合で修正した値を半導体の実効導電率と定義すると、実効導電率σP1は次式から求めることができる。
実効導電率がσP1のときの減衰定数αP1は次式から求めることが出来る。
低インピーダンス損失線路部品の低周波から1[GHz]以上の高周波に亘るおおよその透過係数(S21A)は、S21αに式(23)から求めたαP1を代入して、次式から求めることが出来る。
電源端子間静電容量を構成するCT0を3×10−17[F/m]とした場合の、試作した低インピーダンス損失線路部品43の透過係数(S21)は以下のように求められる。
低インピーダンス損失線路の有効長が4[mm]の場合は、100[kHz]で−35dB、1[MHz] で−48dB、10[MHz] で−55dB、100[MHz] で−63dB、1[GHz]
で−47dBとなる。低インピーダンス損失線路の有効長が8[mm]の場合は、100[kHz]で−40dB、1[MHz] で−51dB、10[MHz] で−61dB、100[MHz]
で−72dB、230[MHz] で−71dB、1[GHz] で−53dBとなる。低インピーダンス損失線路の有効長が16[mm]の場合は、100[kHz]で−44dB、1[MHz]
で−55dB、10[MHz] で−72dB、100[MHz] で−89dB、1[GHz] で−59dBとなる。低インピーダンス損失線路の有効長が24[mm]の場合は、100[kHz]で−47dB、1[MHz]
で−58dB、10[MHz] で−83dB、100[MHz] で−82dB、1[GHz] で−62dBとなる。
本実施の形態において、低インピーダンス損失線路部品43が半導体集積回路の近傍に搭載され、半導体集積回路のパッケージ内電源配線の特性インピーダンスを50[Ω]とする。低インピーダンス損失線路部品43が内蔵する低インピーダンス損失線路の特性インピーダンスは、式(7)中のwの代わりに拡大率kを考慮したwを使用して求められ、kを133とすると0.11[mΩ]となる。低インピーダンス損失線路部品43の内蔵線路の長さは8[mm]とし透過係数(S21)は前記計算値を使用する。
低インピーダンス損失線路の透過係数(S21)の計算値は、想定した半導体集積回路のパッケージ内電源配線の特性インピーダンスと同じ値の50[Ω]である。前記低インピーダンス損失線路の透過係数(S21)の計算値は電力の平方根に対する値であるので電力に対しては6dB加えた値となる。従って、印刷配線基板に搭載されたときに合計で5Wの電力を分担する半導体集積回路の電源端子に接続されたときの低インピーダンス損失線路部品33から漏れ出る電磁波の電力は、0.7[mW]となる。
この電磁エネルギーのネルギーの0.1%が大気中に放され、放射するまでの過程で多くの箇所で反射を繰り返すことによってその0.1%のエネルギーが230[MHz]から1[GHz]の間の1つの周波数に存在すると仮定した場合の電磁放射エネルギーは0.7[nW]となる。この値は、クラスB情報技術装置の前記許容放射電力値2[nW]を大きく下回る。
市販の高周波用チップセラミックコンデンサの230[MHz]での透過係数(S21)はほぼ−30dBであり、本実施の形態における低インピーダンス損失線路部品33の透過係数(S21)より48dB大きく、チップセラミックコンデンサ1個が合計で5Wの電力を分担する半導体集積回路の電源端子に接続されたときのチップセラミックコンデンサを通り抜ける230[MHz]の電磁波の電力は79[mW]であり、同じ条件での電磁放射エネルギーは79[nW]である。これはクラスB情報技術装置の前記許容放射電力値2[nW]を上回る値である。従って、従来のように、大量かつ多数のコンデンサを使用してもディジタル機器にEMC対策部品や電磁シールド材を使用する必要があるが、実施の形態の場合は、これらを全く使用しなくても、EMC問題は生じないと考えられる。
(実施の形態6)
図11は、試作した低インピーダンス損失線路の一例である。図12は、試作した低インピーダンス損失線路の透過係数(S21)の周波数特性の一例である。
図11において、試作した低インピーダンス損失線路は、陰極層50、弁作用金属を使用した陽極箔51、誘電体酸化皮膜52、固体電解質層53、および導電性カーボンペースト層54とで構成され、弁陽極箔51は線路長方向に引き出されている。引き出された陽極箔51の線路長方向の両端が陽極端子となり、陰極層50の線路長方向の両端が陰極端子となる。
試作した低インピーダンス損失線路の幅は1[mm]または1.5[mm]で長さが4[mm]から24[mm]であり。エッチング処理が施されたアルミニウム箔が陽極箔51として使用されている。陽極箔51は235[μm]の厚さを有し、両面に約50[μm]の厚さのスポンジ状のエッチング加工が施され、エッチング表面には約10[nm]の厚さの酸化アルミニウム被膜が化成処理によって形成され、エッチング部に固体電解質であるポリピロールが含浸されている。
ポリピロールの上に約30[μm]の厚さに導電性カーボンペースト層が形成され、その上に約50[μm]の銀ペーストが塗布されて陰極層が形成されている。ポリピロールの実効導電率を1.5×104[S/m]、絶縁体として使用する酸化アルミニウムの比誘電率を8.5と見なしている。
図13は、試作した低インピーダンス損失線路部品の一例である。図14は、試作した低インピーダンス損失線路部品の透過係数(S21)の周波数特性の一例である。
図14には、長さが4[mm]、8[mm]、16[mm]、 および24[mm]の低インピーダンス損失線路を内蔵する低インピーダンス損失線路部品の透過係数(S21)の周波数特性を示す。図14には、従来の2種類のチップセラミックコンデンサの特性も示されている。およそ10[MHz]以上で、ほぼ直線的に透過係数(S21)が増加しているのは、低インピーダンス損失線路部品に使用されている電源端子間の電磁結合が原因であり、式(18)中のZを支配する前述の単位長当たりの電源端子間静電容量CT0を3×10−17[F/m]とすると、ほぼ図14中の曲線となる。従って特性改善のためには、電源端子間の電磁結合を低減することが必要である。
電源端子間の電磁波による結合を減らすためには、電源端子間の静電容量を減らす、すなわち電源端子間距離を長くするか電源端子の対向面積を減じることや、電磁波の結合が疎となるように放射の指向性を調整することが有効である。この観点からは、試作した試作した低インピーダンス損失線路部品の端子構造よりも、実施の形態3中の図6と図7に示した形状の低インピーダンス損失線路部品の端子構造が優れていると考えられる。
図12および図14に示した透過係数(S21)の周波数特性は、実施の形態5で示した計算法による結果と大略一致する。実測と計算結果との間に生じる主な差異は、アルミニウム薄膜のエッチング部の構造が非常に複雑であるためである。電磁界シミュレーションを試みたが、エッチング部の構造のモデル化が非常に困難であるため、現在の技術水準では、シミュレーションによって正確な特性インピーダンスや透過係数(S21)の特性を得ることは不可能である。従って、低インピーダンス損失線路部品の設計においては、式(21)を使用することが実用的であると考えられる。
本発明はスイッチング回路を内蔵する半導体集積回路並びに、半導体集積回路を内蔵する情報技術機器、マルチメディア機器、電力変換機器の高性能化、設計容易化と設計期間の短縮化、小型軽量化、低消費電力化、低コスト化、電磁干渉問題の解消又は低減、電磁のノイズによる誤動作の低減、および品質・信頼性向上を実現することが出来る。
図1は、ディジタル基本回路の等価回路の一例である。 図2は、信号線路の電位波形と信号線路上を進行する孤立電界波形である。 図3は、電源線路の電位波形と電源線路上を進行する孤立電界波形である。 図4は、低インピーダンス損失線路の一例である。 図5は、低インピーダンス損失線を使用するディジタル基本回路の等価回路の一例である。 図6は、積層構造体の一例である。 図7は、積層構造体の他の一例である。 図8は、外装樹脂によって封止された状態の積層構造体の一例である。 図9は、端子面側から見た低インピーダンス損失線路部品の一例である。 図10は、低インピーダンス損失線路部品を印刷配線基板に搭載した状態の一例である。 図11は、試作した低インピーダンス損失線路の一例である。 図12は、試作した低インピーダンス損失線路の透過係数(S21)の周波数特性の一例である。 図13は、試作した低インピーダンス損失線路部品の一例である。 図14は、試作した低インピーダンス損失線路部品の透過係数(S21)の周波数特性の一例である。
符号の説明
1、14 インバータまたはプッシュプル回路
2
PチャネルMOS トランジスタ
3
NチャネルMOS トランジスタ
4
直流電源
5、12 電源線路
6
信号線路
7
抵抗器
8
信号線路上の孤立電界波
9
信号線路の電位波形
10 電源線路上の孤立電界波
11 電源線路の電位波形
13 低インピーダンス損失線路
15、23、50 陰極層
16、18、20、22、52 誘電体酸化皮膜
17、21、53 固体電解質層
19、28、51 陽極箔
24 第1の陰極箔
25 第2の陰極箔
26 第1のセパレータ
27 第2のセパレータ
29 電源端子部
30 グランド端子部
31 第1の導電性カーボンペーストおよび導電性金属粉ペースト層
32 第2の導電性カーボンペーストおよび導電性金属粉ペースト層
33 第1の固体電解質層
34 第2の固体電解質層
35 内蔵チップ
36 外装樹脂
37 電源端子
38 グランド端子
39 印刷配線基板
40 グランドプレーン
41 電源配線
42 ビア
43 低インピーダンス損失線路部品
54 導電性カーボンペースト層

Claims (24)

  1. 少なくとも、弁作用金属から成り両面にエッチング部が形成され該エッチング部の表面に誘電体酸化被膜が形成された陽極箔と、前記陽極箔の両面の誘電体酸化皮膜上に形成される導電性ポリマーからなる第1の固体電解質層および第2の固体電解質層と、前記第1の固体電解質層および前記第2の固体電解質層の表面に形成される第1第1の陰極層および第2の陰極層とから形成される低インピーダンス損失線路において、前記第1の陰極層の長さ方向の両端部に電源端子が前記第2の陰極層の長さ方向の両端部よりやや内側にグランド端子がそれぞれ装着され、前記低インピーダンス損失線路が少なくとも該電源端子および該グランド端子を残して外装樹脂で封止されて形成されることを特徴とする、低インピーダンス損失線路部品
  2. 請求項1記載の低インピーダンス損失線路において、前記固体電解質層が、100 [S/m]以上の導電率を有することを特徴とする、低インピーダンス損失線路
  3. 請求項1から請求項2記載の低インピーダンス損失線路において、該低インピーダンス損失線路が、少なくとも10[MHz]から1[GHz]の帯域において前記回路システム中の前記電源線路を除く全ての線路の特性インピーダンスに対して1/100以下または10[mΩ] 以下の特性インピーダンスと100 [nep/m](ネパー/メートル)以上の減衰定数を有することを特徴とする、低インピーダンス損失線路
  4. 請求項1から請求項3記載の低インピーダンス損失線路部品において、前記低インピーダンス線路が、弁作用金属から成り両面に誘電体酸化被膜を有する陽極箔と、前記陽極箔の両面に配置される第1のセパレータおよび第2のセパレータと、前記第1のセパレータ上に配置され電源端子部を有する第1の陰極箔と、前記第2のセパレータ上に配置されグランド端子部を有する第2の陰極箔とで積層構造体が構成され、該積層構造体を最大長径の平均値が100ナノメートル以下の導電性ポリマー粒子を溶媒中に希釈して得られる導電性ポリマー溶液中に浸漬することによって前記第1のセパレータを核とする第1の固体電解質層と前記第2のセパレータを核とする第2の固体電解質層が形成されることを特徴とする、低インピーダンス損失線路
  5. 請求項1から請求項4記載の低インピーダンス損失線路部品において、前記低インピーダンス線路が、弁作用金属から成り両面にエッチング部が形成され該エッチング部の表面に誘電体酸化被膜が形成された陽極箔と、該陽極箔を前記導電性ポリマー溶液中に含浸して形成される第1の固体電解質層および第2の固体電解質層と、前記第1の固体電解質層および前記第2の固体電解質層の表面に形成される第1の導電性カーボンペースト層および第2の導電性カーボンペースト層と、前記第1の導電性カーボンペースト層および前記第2の導電性カーボンペースト層の表面に形成される第1の導電性金属粉ペースト層および第2の導電性金属粉ペースト層と、前記導電性金属粉ペースト層上に接着される電源端子部を有する第1の陰極箔と、前記第2の導電性金属粉ペースト層上に接着されるグランド端子部を有する第2の陰極箔から形成されることを特徴とする、低インピーダンス損失線路
  6. 請求項1から請求項5記載の低インピーダンス損失線路部品において、前記低インピーダンス損失線路が外装樹脂で封止され、前記第1の陰極箔の前記電源端子部および前記第2の陰極箔の前記グランド端子部を残して切断されることを特徴とする、低インピーダンス損失線路部品
  7. 請求項1から請求項6記載の低インピーダンス損失線路部品において前記電源端子および前記グランド端子が、前記第1の陰極箔の前記電源端子部および前記第2の陰極箔の前記グランド端子部をそれぞれの対向面側に前記外装樹脂の表面に沿って折り曲げることによって形成されることを特徴とする、低インピーダンス損失線路部品
  8. 請求項1から請求項7記載の低インピーダンス損失線路部品において、該低インピーダンス損失線路部品が、スイッチング素子またはスイッチング回路に直流電源を分配するために設けられた電源線路上の前記スイッチング素子またはスイッチング回路の近傍に搭載され、前記第1の陰極層が前記電源端子を介して前記電源線路を構成する電源線に直列に挿入され、前記第2の陰極層が前記グランド端子を介して前記電源線路を構成するグランド線またはグランド板に並列に接続されて使用されることを特徴とする、低インピーダンス損失線路部品
  9. 請求項1から請求項8記載の低インピーダンス損失線路部品において、前記導電性ポリマーが、ポリ(3,4−エチレンジオキシチオフェン)または、ポリ(3,4−エチレンジオキシチオフェン)を含む錯体であることを特徴とする、低インピーダンス損失線路部品
  10. 請求項1から請求項9記載の低インピーダンス損失線路部品において、前記陽極箔が、エッチング加工および誘電体酸化皮膜形成済の前記弁金属の箔膜を穿孔して陽極格子箔を形成し、格子の梁の部分を使用して形成されることを特徴とする、低インピーダンス損失線路部品
  11. 請求項1から請求項10記載の低インピーダンス損失線路部品において、前記セパレータと前記第1の陰極箔と前記第2の陰極または、前記第1の陰極箔と前記第2の陰極が、少なくとも前記陽極格子箔の梁の幅と等しくなるように穿孔加工して重ね合わせることにより、前記積層構造体が構成されることを特徴とする、低インピーダンス損失線路部品
  12. 請求項1から請求項11記載の低インピーダンス損失線路部品において、前記導電性ポリマーが、ポリ(3,4−エチレンジオキシチオフェン)または、ポリ(3,4−エチレンジオキシチオフェン)を含む錯体であることを特徴とする、低インピーダンス損失線路部品
  13. 請求項1から請求項12記載の低インピーダンス損失線路部品において、前記円筒積層構造体を減圧槽内の前記導電性ポリマーとエタノールまたはブタノールの溶液に常温で1分から3時間浸漬した後、減圧槽から取り出して250°C以下で乾燥させることによって前記固体電解質層が形成されることを特徴とする、低インピーダンス損失線路部品
  14. 請求項1から請求項13記載の低インピーダンス損失線路部品において、前記陽極格子箔が、60〜90℃の温度、および20〜60%の相対湿度の雰囲気中で前記誘電体酸化皮膜層を修復するための再化成を施されて成ることを特徴とする、低インピーダンス損失線路部品
  15. 請求項1から請求項14記載の低インピーダンス損失線路部品において、前記低インピーダンス損失線路の断面が、シリコン樹脂、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリエステル樹脂、ポリフェニレンスルフィド樹脂、ポリフェニレンスルホン樹脂、ポリエーテルスルホン樹脂、シアン酸エステル樹脂、フッ素樹脂またはこれらの混合物もしくは変性物から選択される1種以上の耐熱性樹脂によってマスキングされてことを特徴とする、インピーダンス損失線路部品
  16. 請求項1から請求項15記載の低インピーダンス損失線路において、前記溶媒が、エタノールまたはブタノールであることを特徴とする、低インピーダンス損失線路
  17. 請求項1から請求項16記載の低インピーダンス損失線路において、前記セパレータが、ビニロン、脂肪族ポリアミド、芳香族ポリアミド(アラミド)、半芳香族ポリアミド、ポリエチレンナフタレート、ポリアクリルニトリル、全芳香族ポリエステル、全芳香族ポリエステルアミド、全芳香族ポリエーテル、全芳香族ポリカーボネート、全芳香族ポリアゾメチン、ポリフェニレンスルフィド(
    P P S) 、ポリ−p−フェニレンベンゾビスチアゾール( P B Z T ) 、ポリ−p−フェニレンベンゾビスオキサゾール( P B O ) 、ポリベンゾイミダゾール(
    P B I ) 、ポリエーテルエーテルケトン( P E E K ) 、ポリアミドイミド( P A I ) 、ポリイミド、ポリテトラフルオロエチレン( P T F
    E )、またはセルロース原料とする繊維から1種類以上を選択して100[μm]以下の厚さに形成される不織布から成ることを特徴とする、低インピーダンス損失線路
  18. 請求項1から請求項17記載の低インピーダンス損失線路において、前記セパレータのバインダーとして、湿熱融着樹脂であるポバールまたは熱融着樹脂であるポリエステルを用いることを特徴とする、低インピーダンス損失線路
  19. 請求項1から請求項18記載の低インピーダンス損失線路において、前記弁作用金属がアルミニウム、タンタル、ニオブ、チタン、ジルコニウム、またはそれらの合金であることを特徴とする、低インピーダンス損失線路
  20. 請求項1から請求項19記載の低インピーダンス損失線路部品において、前記第1の陰極箔および前記第2の陰極箔が、銅、ニッケル、またはこれらを含む任意の合金から成ることを特徴とする、低インピーダンス損失線路部品
  21. 請求項1から請求項20記載の低インピーダンス損失線路において、前記陰極箔が、少なくとも前記陽極箔との対向面に陰極アークプラズマ蒸着法を含む方法によって蒸着されるTiN、ZrN、TaN、NbNのいずれかの窒化金属皮膜が形成されて成ることを特徴とする、低インピーダンス損失線路
  22. 請求項1から請求項21記載の低インピーダンス損失線路部品において、前記導電性金属粉ペーストが、10[μm]以下の長径を有する、金粒子、銀粒子、銅粒子、錫粒子、インジウム粒子、パラジウム粒子、ニッケル粒子、およびこれらの任意の合金粒子から選ばれる少なくとも1種の金属粒子を含むことを特徴とする、低インピーダンス損失線路部品
  23. 請求項1から請求項22記載の低インピーダンス損失線路部品において、前記マスキングが、シリコン樹脂、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリエステル樹脂、ポリフェニレンスルフィド樹脂、ポリフェニレンスルホン樹脂、ポリエーテルスルホン樹脂、シアン酸エステル樹脂、フッ素樹脂またはこれらの混合物もしくは変性物から選択される1種以上の耐熱性樹脂を使用して行われることを特徴とする、低インピーダンス損失線路部品
  24. 請求項1から請求項23記載の低インピーダンス損失線路部品において、前記外装樹脂が、脱水凝縮材として作用するカルボジイミド基を含む化合物とエポキシ樹脂とを主成分とすることを特徴とする、低インピーダンス損失線路部品
JP2008156341A 2008-06-16 2008-06-16 低インピーダンス損失線路部品 Pending JP2009302364A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008156341A JP2009302364A (ja) 2008-06-16 2008-06-16 低インピーダンス損失線路部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008156341A JP2009302364A (ja) 2008-06-16 2008-06-16 低インピーダンス損失線路部品

Publications (1)

Publication Number Publication Date
JP2009302364A true JP2009302364A (ja) 2009-12-24

Family

ID=41548946

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008156341A Pending JP2009302364A (ja) 2008-06-16 2008-06-16 低インピーダンス損失線路部品

Country Status (1)

Country Link
JP (1) JP2009302364A (ja)

Similar Documents

Publication Publication Date Title
JP2010045471A (ja) 低インピーダンス損失線路
US20080053692A1 (en) Strip line device, printed wiring board mounting member, circuit board, semiconductor package, and method of forming same
CN101627450B (zh) 电容元件、印刷布线板、半导体封装以及半导体电路
JP2010171601A (ja) 低インピーダンス損失線路構造
JP2009283748A (ja) 低インピーダンス損失線路
JP2009254002A (ja) スイッチング電源装置
JP2009252754A (ja) 回路、回路設計方法、および回路構成素子
JP2009260088A (ja) パルストランス
JP2009272582A (ja) 低インピーダンス損失線路部品
US7242265B2 (en) Element of parallel flat plate line type, a circuit board
JP2009302364A (ja) 低インピーダンス損失線路部品
JP2009273068A (ja) 低インピーダンス損失線路
JP2009253125A (ja) 印刷配線基板
JP2009302908A (ja) 低インピーダンス損失線路
JP2009302907A (ja) 低インピーダンス損失線路
JP2009284293A (ja) 低インピーダンス損失線路
JP2011176558A (ja) ロウパスフィルタ
JP2009284294A (ja) 低インピーダンス損失線路部品
JP2009302909A (ja) 低インピーダンス損失線路部品
JP2009284296A (ja) 低インピーダンス損失線路部品
JP2010074209A (ja) 減衰伝送線路構造
JP2009253991A (ja) スイッチング電源装置
JP2009284295A (ja) 低インピーダンス損失線路部品
JP2010193190A (ja) 低インピーダンス損失線路構造
JP2010028520A (ja) 損失線路部品