JP2009301754A

JP2009301754A - Display and its method for manufacturing

Info

Publication number: JP2009301754A
Application number: JP2008152093A
Authority: JP
Inventors: Hirokazu Kobayashi; 啓和小林; Tomoyuki Shirasaki; 友之白嵜
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 2008-06-10
Filing date: 2008-06-10
Publication date: 2009-12-24

Abstract

<P>PROBLEM TO BE SOLVED: To provide a display and its method for manufacturing capable of making a frame of the display narrow. <P>SOLUTION: A display 10 is equipped with a first display portion 11, a second display portion 12, a substrate 13, a counter substrate 14, a sealing portion 18, a scanning driver SD, and a data driver DD. The first display portion 11 is formed on the substrate 13 and the second display portion 12 is formed on the counter substrate 14. The scanning driver SD and the data driver DD are common to the first display portion 11 and the second display portion 12. The scanning driver SD and the data driver DD are connected to the second display portion 12 at conduction portions SP and conduction portions DP, respectively, formed in a region where the sealing portion 18 is formed. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、有機ＥＬ（electroluminescence）素子を用いた表示装置及び表示装置の製造方法に関する。 The present invention relates to a display device using an organic EL (electroluminescence) element and a method for manufacturing the display device.

近年、液晶表示装置（ＬＣＤ）に続く次世代の表示デバイスとして、有機発光材料を用いたエレクトロルミネッセンス素子（以下、「有機ＥＬ素子」と略記する）等の自発光素子を２次元配列した発光素子型の表示パネルを備えた表示装置の本格的な実用化、普及に向けた研究開発が盛んに行われている。 In recent years, as a next-generation display device following a liquid crystal display (LCD), a light-emitting element in which self-light-emitting elements such as electroluminescence elements using organic light-emitting materials (hereinafter abbreviated as “organic EL elements”) are two-dimensionally arranged. Research and development aimed at full-scale practical application and popularization of display devices equipped with a display panel of the type are actively conducted.

このような有機ＥＬ素子は、例えば、アノード電極と、カソード電極と、これらの電極間に形成された電子注入層、正孔注入層、発光層等の有機ＥＬ層を備える。ＥＬ素子では、発光層において正孔注入層、電子注入層からそれぞれ供給された正孔と電子とが再結合することによって発生するエネルギーによって発光する。 Such an organic EL element includes, for example, an anode electrode, a cathode electrode, and an organic EL layer such as an electron injection layer, a hole injection layer, and a light emitting layer formed between these electrodes. In the EL element, light is emitted by energy generated by recombination of holes and electrons respectively supplied from the hole injection layer and the electron injection layer in the light emitting layer.

また、このような有機ＥＬ素子を用いた表示装置では、基板上に有機ＥＬ素子を配列して表示領域を形成し、基板上の表示領域を囲む領域に有機ＥＬ素子の配線を形成している。さらに表示領域の周辺の基板上には、例えば特許文献１に開示されているように有機ＥＬ素子を駆動するためのドライバとして半導体チップが設置されている。
特開２００３−２７１０６９号公報 Further, in such a display device using organic EL elements, organic EL elements are arranged on a substrate to form a display region, and organic EL element wiring is formed in a region surrounding the display region on the substrate. . Further, on the substrate around the display region, a semiconductor chip is installed as a driver for driving the organic EL element as disclosed in, for example, Patent Document 1.
JP 2003-271069 A

ところで、携帯電話等に用いられるディスプレイパネルのように、２枚の表示パネルを重ね合わせ一対の面の上面及び下面のそれぞれから光を取り出すディスプレイパネルがある。 By the way, there is a display panel that takes out light from each of the upper surface and the lower surface of a pair of surfaces such as a display panel used for a mobile phone or the like by superimposing two display panels.

特許文献１に開示されているような基板上に発光素子と共にドライバが設置された表示装置を、上述したディスプレイパネルのように２枚重ねると、ドライバが接触することを防ぐため、ドライバが同じ領域に位置しないように、基板をずらして貼り合わせる必要がある。このため、表示領域外のスペースを広く設けなければならず、いわゆる額縁と呼ばれる表示領域外の周辺領域の寸法が大きくなる問題があった。 When two display devices in which a driver is installed together with a light emitting element on a substrate as disclosed in Patent Document 1 are stacked like the above-described display panel, the driver is in the same region in order to prevent the driver from contacting the display device. It is necessary to paste the substrates together so that they are not positioned at the positions. For this reason, a large space outside the display area has to be provided, and there is a problem that the size of the peripheral area outside the display area called a frame is increased.

本発明は上述した実情に鑑みてなされたものであって、対向する二つの面それぞれから光を取り出す表示装置において、狭額縁化が可能な表示装置及び表示装置の製造方法を提供することを目的とする。 The present invention has been made in view of the above-described circumstances, and an object of the present invention is to provide a display device capable of narrowing a frame and a method for manufacturing the display device in a display device that extracts light from two opposing surfaces. And

上記目的を達成するため、本発明の第１の観点に係る表示装置は、
第１の基板と、
前記第１の基板の一方の面に形成され、発光素子を有する第１の表示部と、
前記第１の基板の一方の面と対向するように設置された第２の基板と、
前記第２の基板の前記第１の基板と対向する面上に形成され、発光素子を有する第２の表示部と、
前記第１の基板と前記第２の基板との間に形成され、前記第１の表示部と前記第２の表示部とを封止する封止部と、
前記第１の表示部と前記第２の表示部とを駆動するドライバと、を備え、
前記ドライバは、前記第１の基板上に設置され、
前記第２の表示部と前記ドライバとは、前記封止部が形成された領域に設けられた導通部によって接続されることを特徴とする。 In order to achieve the above object, a display device according to the first aspect of the present invention provides:
A first substrate;
A first display portion formed on one surface of the first substrate and having a light emitting element;
A second substrate installed to face one surface of the first substrate;
A second display portion formed on a surface of the second substrate facing the first substrate and having a light emitting element;
A sealing portion that is formed between the first substrate and the second substrate and seals the first display portion and the second display portion;
A driver for driving the first display unit and the second display unit,
The driver is installed on the first substrate;
The second display portion and the driver are connected by a conduction portion provided in a region where the sealing portion is formed.

前記導通部は、前記第１の基板上に形成された第１コンタクト部と、前記第２の基板上に形成された第２コンタクト部と、前記第１コンタクト部と前記第２コンタクト部を導通する導通材と、を備えてもよい。 The conducting portion conducts the first contact portion formed on the first substrate, the second contact portion formed on the second substrate, and the first contact portion and the second contact portion. And a conducting material to be provided.

前記導通材は、前記封止部中に分散されてもよい。 The conductive material may be dispersed in the sealing portion.

前記第１の基板上には、前記第１の表示部の前記発光素子を動作するトランジスタを有する画素回路が設けられ、
前記第２の基板上には、前記第２の表示部の前記発光素子を動作するトランジスタを有する画素回路が設けられ、
前記ドライバは、前記第１の表示部と前記第２の表示部の画素回路を駆動するための信号を出力してもよい。 A pixel circuit having a transistor that operates the light emitting element of the first display portion is provided over the first substrate,
A pixel circuit including a transistor that operates the light emitting element of the second display portion is provided over the second substrate,
The driver may output a signal for driving the pixel circuits of the first display unit and the second display unit.

前記導通部は、前記第１の基板上に形成された第１コンタクト部と、前記第２の基板上に形成された第２コンタクト部と、前記第１コンタクト部と前記第２コンタクト部を導通する導通材と、を備え、
前記第１の表示部の前記トランジスタは、ゲート電極、ソース電極、ドレイン電極を備え、
前記第１コンタクト部は、前記ゲート電極となる導電層及び前記ソース電極及び前記ドレイン電極となる導電層のうち少なくとも一方の導電層をパターニングしてなる層を含み、
前記第２の表示部の前記トランジスタは、ゲート電極、ソース電極、ドレイン電極を備え、
前記第２コンタクト部は、前記ゲート電極となる導電層及び前記ソース電極及び前記ドレイン電極となる導電層をパターニングしてなる層を含んでもよい。 The conducting portion conducts the first contact portion formed on the first substrate, the second contact portion formed on the second substrate, and the first contact portion and the second contact portion. And a conducting material
The transistor of the first display portion includes a gate electrode, a source electrode, and a drain electrode,
The first contact portion includes a layer formed by patterning at least one of a conductive layer to be the gate electrode and a conductive layer to be the source electrode and the drain electrode,
The transistor of the second display portion includes a gate electrode, a source electrode, and a drain electrode,
The second contact portion may include a layer formed by patterning a conductive layer to be the gate electrode and a conductive layer to be the source electrode and the drain electrode.

上記目的を達成するため、本発明の第２の観点に係る表示装置の製造方法は、
配線と、発光素子を有する第２の表示部が設けられた対向基板と、
発光素子を有する第１の表示部と、前記配線に信号を出力するドライバと、前記ドライバに接続された出力配線と、が設けられた基板とを、
前記配線と前記出力配線とを接続する導通部を有する封止部を介して挟んで封止する工程、
を備えることを特徴とする。 In order to achieve the above object, a method for manufacturing a display device according to the second aspect of the present invention includes:
A counter substrate provided with a wiring and a second display portion having a light emitting element;
A substrate provided with a first display portion having a light emitting element, a driver for outputting a signal to the wiring, and an output wiring connected to the driver,
Sealing with a sealing portion having a conductive portion connecting the wiring and the output wiring,
It is characterized by providing.

本発明によれば、一方の表示部を導通部を用いてドライバと接続することによって狭額縁化が可能な表示装置及び表示装置の製造方法を提供することができる。 According to the present invention, it is possible to provide a display device capable of narrowing the frame by connecting one display portion to a driver using a conduction portion, and a method for manufacturing the display device.

本発明の実施形態に係る表示装置及び表示装置の製造方法について図を用いて説明する。 A display device and a method for manufacturing the display device according to an embodiment of the present invention will be described with reference to the drawings.

本実施形態の表示装置１０の構成例を図１に示し、表示装置１０の断面図を図２に示す。更に、表示装置１０の基板１３を図３に示し、対向基板１４を図４に示す。また、走査ドライバＳＤの導通部ＳＰの図１に示すＶＡ−ＶＡ線断面図を図５（ａ）に示し、データドライバＤＤの導通部ＤＰの図１に示すＶＢ−ＶＢ線断面図を図５（ｂ）に示す。また、図６は、第１表示部１１の構成例を示す図である。図７は、画素３０の画素回路ＤＳを示す図である。図８は、画素３０の平面図であり、図９は図８に示すＩＸ−ＩＸ線断面図である。なお、第１表示部１１と第２表示部１２とは、各画素、及び画素を駆動する回路についてはほぼ同一であるため、第１表示部１１を例に挙げて説明し、第２表示部１２については詳細な説明を省略する。 A configuration example of the display device 10 of the present embodiment is shown in FIG. 1, and a cross-sectional view of the display device 10 is shown in FIG. Further, the substrate 13 of the display device 10 is shown in FIG. 3, and the counter substrate 14 is shown in FIG. 1 is a sectional view taken along the line VA-VA shown in FIG. 1 of the conduction part SP of the scan driver SD, and FIG. 5 is a sectional view taken along the line VB-VB shown in FIG. 1 of the conduction part DP of the data driver DD. Shown in (b). FIG. 6 is a diagram illustrating a configuration example of the first display unit 11. FIG. 7 is a diagram illustrating the pixel circuit DS of the pixel 30. FIG. 8 is a plan view of the pixel 30, and FIG. 9 is a cross-sectional view taken along the line IX-IX shown in FIG. Note that the first display unit 11 and the second display unit 12 are substantially the same in terms of each pixel and the circuit that drives the pixels. Therefore, the first display unit 11 will be described as an example, and the second display unit will be described. Detailed description of 12 is omitted.

本実施形態の表示装置１０は、図１〜図４に示すように、第１表示部１１と、第２表示部１２と、基板１３と、対向基板１４と、封止部１８と、を備える。また、基板１３上には第１表示部１１と第２表示部１２との共通のデータドライバＤＤと、第１表示部１１と第２表示部１２との共通の走査ドライバＳＤと、が設置されている。 As shown in FIGS. 1 to 4, the display device 10 of the present embodiment includes a first display unit 11, a second display unit 12, a substrate 13, a counter substrate 14, and a sealing unit 18. . A common data driver DD for the first display unit 11 and the second display unit 12 and a common scanning driver SD for the first display unit 11 and the second display unit 12 are installed on the substrate 13. ing.

基板１３と対向基板１４との間の距離は、基板１３に実装されている走査ドライバＳＤの高さの２倍未満であり、且つ基板１３に実装されているデータドライバＤＤの高さの２倍未満である。このため、仮に対向基板１４に、基板１３と同様に走査ドライバＳＤやデータドライバＤＤを配置すると、且つ走査ドライバＳＤ同士を重ねるように配置すると走査ドライバＳＤ同士が接触してしまい、且つデータドライバＤＤ同士を重ねるように配置するとデータドライバＤＤ同士が接触してしまうことになる。 The distance between the substrate 13 and the counter substrate 14 is less than twice the height of the scanning driver SD mounted on the substrate 13 and twice the height of the data driver DD mounted on the substrate 13. Is less than. For this reason, if the scanning driver SD and the data driver DD are arranged on the counter substrate 14 similarly to the substrate 13, and the scanning drivers SD are arranged so as to overlap each other, the scanning drivers SD come into contact with each other, and the data driver DD. If it arrange | positions so that it may mutually overlap, data drivers DD will contact.

第１表示部１１は、基板１３上に形成され、複数の画素３０を有する。赤（Ｒ）、緑（Ｇ）、青（Ｂ）それぞれの光を発するＲＧＢの３つの画素３０で一組の画素ユニットが構成される。この画素ユニットは、基板１３上に、行方向に繰り返し複数配列されるとともに、列方向に同一色の画素が複数配列されているストライプ配列でもよいし、ＲＧＢの各画素３０が互いに隣接することによって略三角形の配置となるデルタ配列であってもよい。ＲＧＢそれぞれの画素３０は有機ＥＬ素子３０ａと、有機ＥＬ素子３０ａの発光を制御するためのスイッチング素子を有する画素回路ＤＳを備える。本実施形態では有機ＥＬ素子３０ａはボトムエミッション型であり、有機ＥＬ素子３０ａが形成された基板１３側から光を取り出す構成である。なお、第１表示部１１は単色発光表示でもよいし、ＲＧＢに加え、Ｗ（白）を加えた４つの画素を画素ユニットとしてもよい。また、第１表示部１１の有機ＥＬ素子３０ａのカソード電極４０は複数の画素３０にわたって共通に形成されている。 The first display unit 11 is formed on the substrate 13 and has a plurality of pixels 30. A set of pixel units is constituted by three pixels 30 of RGB that emit light of red (R), green (G), and blue (B). The pixel unit may be a stripe arrangement in which a plurality of pixel units are repeatedly arranged in the row direction on the substrate 13 and a plurality of pixels of the same color are arranged in the column direction, and the RGB pixels 30 are adjacent to each other. It may be a delta arrangement having a substantially triangular arrangement. Each of the RGB pixels 30 includes an organic EL element 30a and a pixel circuit DS having a switching element for controlling light emission of the organic EL element 30a. In the present embodiment, the organic EL element 30a is a bottom emission type, and is configured to extract light from the substrate 13 side on which the organic EL element 30a is formed. The first display unit 11 may be a monochromatic light emitting display, or may be four pixels including W (white) in addition to RGB as a pixel unit. Further, the cathode electrode 40 of the organic EL element 30 a of the first display unit 11 is formed in common over the plurality of pixels 30.

第２表示部１２は、対向基板１４上に形成され、複数の画素を有する。第１表示部１１の画素３０と同様に赤（Ｒ）、緑（Ｇ）、青（Ｂ）それぞれの光を発するＲＧＢの３つの画素で一組の画素ユニットが構成される。この画素ユニットは、対向基板１４上に、行方向に繰り返し複数配列されるとともに、列方向に同一色の画素が複数配列されているストライプ配列でもよいし、ＲＧＢの各画素が互いに隣接することによって略三角形の配置となるデルタ配列であってもよい。第２表示部１２のＲＧＢそれぞれの画素は有機ＥＬ素子と、有機ＥＬ素子の発光を制御するためのスイッチング素子を有する画素回路を備える。本実施形態では第２表示部１２の画素の有機ＥＬ素子もボトムエミッション型であり、対向基板１４側から光を取り出す構成である。なお、第２表示部１２は単色発光表示でもよいし、ＲＧＢに加え、Ｗ（白）を加えた４つの画素を画素ユニットとしてもよい。また、第２表示部１２の有機ＥＬ素子３０ａのカソード電極４０は複数の画素３０にわたって共通に形成されている。 The second display unit 12 is formed on the counter substrate 14 and has a plurality of pixels. Similar to the pixels 30 of the first display unit 11, a set of pixel units is formed by three pixels of RGB that emit light of red (R), green (G), and blue (B). This pixel unit may be a stripe arrangement in which a plurality of pixels are repeatedly arranged in the row direction on the counter substrate 14 and a plurality of pixels of the same color are arranged in the column direction, and RGB pixels are adjacent to each other. It may be a delta arrangement having a substantially triangular arrangement. Each of the RGB pixels of the second display unit 12 includes an organic EL element and a pixel circuit having a switching element for controlling light emission of the organic EL element. In the present embodiment, the organic EL element of the pixel of the second display unit 12 is also a bottom emission type, and is configured to extract light from the counter substrate 14 side. Note that the second display unit 12 may be a monochromatic light emitting display, or four pixels including W (white) in addition to RGB may be used as a pixel unit. Further, the cathode electrode 40 of the organic EL element 30 a of the second display unit 12 is formed in common over the plurality of pixels 30.

基板１３は、透光性を備える材料から形成され、例えば基板１３としてガラス基板を用いる。基板１３上には図２に示すように第１表示部１１が形成され、基板１３の第１表示部１１が形成された面と対向する面から、第１表示部１１からの光を出射する。また、基板１３には、それぞれ所定行に配列された複数の画素回路ＤＳに接続された複数のアノードラインＬａ１と、それぞれ所定列に配列された複数の画素回路に接続された複数のデータ配線Ｌｄ１と、それぞれ所定行に配列された複数の画素回路のトランジスタＴｒ１１を選択する複数の走査配線Ｌｓ１と、が形成されている。 The substrate 13 is formed from a material having translucency, and for example, a glass substrate is used as the substrate 13. As shown in FIG. 2, the first display unit 11 is formed on the substrate 13, and light from the first display unit 11 is emitted from the surface of the substrate 13 that faces the surface on which the first display unit 11 is formed. . The substrate 13 has a plurality of anode lines La1 connected to a plurality of pixel circuits DS arranged in a predetermined row and a plurality of data lines Ld1 connected to a plurality of pixel circuits arranged in a predetermined column. And a plurality of scanning lines Ls1 for selecting the transistors Tr11 of the plurality of pixel circuits arranged in predetermined rows, respectively.

また、基板１３上には、第１表示部１１の走査配線群Ｌｓ１（Ｌｓ１１、Ｌｓ１２、……、Ｌｓ１ｍ）と第２表示部１２の走査配線群Ｌｓ２（Ｌｓ２１、Ｌｓ２２、……、Ｌｓ２ｍ）への複数の出力配線１５が設けられ、第１表示部１１の走査配線群Ｌｓ１の各端子上及び出力配線１５の各端子上にＩＣチップからなる走査ドライバＳＤの各出力端子が接続されるように走査ドライバＳＤがチップオングラスによって実装されている。同様に基板１３上には、第１表示部１１のデータ配線群Ｌｄ１（Ｌｄ１１、Ｌｄ１２、……、Ｌｄ１ｎ）と、第２表示部１２のデータ配線群Ｌｄ２（Ｌｄ２１、Ｌｄ２２、……、Ｌｄ２ｎ）の出力配線１６が設けられ、第１表示部１１のデータ配線群Ｌｄ１の各端子上及び出力配線１６の各端子上にＩＣチップからなるデータドライバＤＤの各出力端子が接続されるようにデータドライバＤＤがチップオングラスによって実装されている。上記ｍ、ｎはいずれも任意の正の整数である。なお、基板１３上には、走査ドライバＳＤ及びデータドライバＤＤを駆動するためのクロック信号やデータ信号等の外部信号及び基準電圧を出力する信号配線群が設けられ、信号配線群の各出力端子は、適宜走査ドライバＳＤの各入力端子、データドライバＤＤの各入力端子と接続され、信号配線群の各入力端子は、図示しないフレキシブルプリント基板の配線群に接続され、フレキシブルプリント基板の配線群は、外部信号及び基準電圧を出力する外部回路に接続されている。 Further, on the substrate 13, the scanning line group Ls1 (Ls11, Ls12,..., Ls1m) of the first display unit 11 and the scanning line group Ls2 (Ls21, Ls22,..., Ls2m) of the second display unit 12 are arranged. The plurality of output wirings 15 are provided, and the output terminals of the scanning driver SD formed of an IC chip are connected to the terminals of the scanning wiring group Ls1 of the first display unit 11 and the terminals of the output wiring 15. A scanning driver SD is mounted by chip-on-glass. Similarly, on the substrate 13, the data line group Ld1 (Ld11, Ld12,..., Ld1n) of the first display unit 11 and the data line group Ld2 (Ld21, Ld22,..., Ld2n) of the second display unit 12 are arranged. The output wiring 16 is provided, and the data driver is connected so that each output terminal of the data driver DD formed of an IC chip is connected to each terminal of the data wiring group Ld1 of the first display unit 11 and each terminal of the output wiring 16. DD is mounted by chip on glass. M and n are both arbitrary positive integers. A signal wiring group for outputting an external signal such as a clock signal and a data signal for driving the scanning driver SD and the data driver DD and a reference voltage is provided on the substrate 13, and each output terminal of the signal wiring group is As appropriate, each input terminal of the scan driver SD and each input terminal of the data driver DD are connected, and each input terminal of the signal wiring group is connected to a wiring group of a flexible printed circuit board (not shown). It is connected to an external circuit that outputs an external signal and a reference voltage.

対向基板１４は、透光性を備える材料から形成され、例えば対向基板１４としてガラス基板を用いる。対向基板１４上には図２に示すように第２表示部１２が形成され、対向基板１４の第２表示部１２が形成された面と対向する面から、第２表示部１２からの光を出射する。対向基板１４上には、第１表示部１１と同様に、それぞれ所定行に配列された複数の画素回路ＤＳに接続された複数のアノードラインＬａ２と、それぞれ所定列に配列された複数の画素回路に接続された複数のデータ配線Ｌｄ２と、それぞれ所定行に配列された複数の画素回路の選択トランジスタを選択する複数の走査配線Ｌｓ２と、が形成されている。なお、対向基板１４は、基板１３のように走査ドライバＳＤ及びデータドライバＤＤが実装される領域が設けられていない。 The counter substrate 14 is formed from a material having translucency, and for example, a glass substrate is used as the counter substrate 14. As shown in FIG. 2, the second display unit 12 is formed on the counter substrate 14, and light from the second display unit 12 is transmitted from the surface of the counter substrate 14 facing the surface where the second display unit 12 is formed. Exit. On the counter substrate 14, similarly to the first display unit 11, a plurality of anode lines La <b> 2 connected to a plurality of pixel circuits DS arranged in predetermined rows, and a plurality of pixel circuits arranged in predetermined columns, respectively. A plurality of data lines Ld2 connected to each other and a plurality of scanning lines Ls2 for selecting selection transistors of a plurality of pixel circuits arranged in a predetermined row are formed. The counter substrate 14 is not provided with a region where the scan driver SD and the data driver DD are mounted unlike the substrate 13.

なお、本実施形態では特に対向基板１４上に形成された走査配線Ｌｓ２（Ｌｓ２１、Ｌｓ２２、……Ｌｓ２ｍ）は、封止部１８が形成される領域に設けられた導通部ＳＰ（ＳＰ１、ＳＰ２、……ＳＰｍ）を介して、基板１３上に設置された走査ドライバＳＤと接続されている。走査配線Ｌｓ２の導通部ＳＰは、図１に示すように走査配線Ｌｓ２の本数に応じ、ＳＰ１〜ＳＰｍのｍ個設けられる。 In the present embodiment, the scanning lines Ls2 (Ls21, Ls22,... Ls2m) formed on the counter substrate 14 in particular are conductive portions SP (SP1, SP2, SP2) provided in the region where the sealing portion 18 is formed. ... is connected to the scanning driver SD installed on the substrate 13 via SPm). As shown in FIG. 1, m conductive portions SP of SP1 to SPm are provided in the scanning line Ls2 according to the number of the scanning lines Ls2.

導通部ＳＰ１〜ＳＰｍは、いずれも同一の構成である。具体的には、導通部ＳＰ１の断面図である図５（ａ）に示すように、導通部ＳＰ１は、出力配線１５の一端部８１と、出力配線１５の一端部８１上に堆積され、後述するソース−ドレインメタル層をパターニングすることによってその一部が形成されている下側コンタクト部８２と、導電性ギャップ材８８と、走査配線Ｌｓ２１の他端にて走査配線Ｌｓ２１と一体的に形成された上側コンタクト部８３と、を備える。このように導通部ＳＰ１〜ＳＰｍは、それぞれ走査配線Ｌｓ２１〜Ｌｓ２ｍに接続されている。 The conduction parts SP1 to SPm all have the same configuration. Specifically, as shown in FIG. 5A, which is a cross-sectional view of the conduction portion SP1, the conduction portion SP1 is deposited on one end portion 81 of the output wiring 15 and one end portion 81 of the output wiring 15, and will be described later. The source-drain metal layer to be patterned is integrally formed with the scanning line Ls21 at the other end of the lower side contact part 82, the conductive gap material 88, and the scanning line Ls21. An upper contact portion 83. Thus, the conduction parts SP1 to SPm are connected to the scanning lines Ls21 to Ls2m, respectively.

下側コンタクト部８２と、上側コンタクト部８３とは、導電性を備える材料から形成され、図１、図３及び図４に示すように平面的に方形状に形成される。各下側コンタクト部８２は、それぞれ各出力配線１５に接続されており、各上側コンタクト部８３は、それぞれ各走査配線Ｌｓ２に接続されている。導電性ギャップ材８８は、導電性を備える材料から形成された微粒子であり、基板１３上に形成された第１表示部１１と、対向基板１４上に形成された第２表示部１２とが電気的に短絡しないように、両基板１３、１４間の距離が所定の間隔となるような径を有し、例えばＡｕ（金）から形成される。導電性ギャップ材８８は例えば球形に形成されており、接着剤を固化してなる封止部１８中に分散されている。封止部１８に分散された導電性ギャップ材８８は、下側コンタクト部８２と上側コンタクト部８３とに挟まれ、プレスされる。これにより、導電性ギャップ材８８が下側コンタクト部８２と上側コンタクト部８３と接触して導通を図ることが可能となる。 The lower contact portion 82 and the upper contact portion 83 are formed of a conductive material, and are formed in a square shape in plan view as shown in FIGS. 1, 3, and 4. Each lower contact portion 82 is connected to each output wiring 15, and each upper contact portion 83 is connected to each scanning wiring Ls 2. The conductive gap material 88 is fine particles formed of a material having conductivity, and the first display unit 11 formed on the substrate 13 and the second display unit 12 formed on the counter substrate 14 are electrically connected. In order to prevent short circuit, the distance between the substrates 13 and 14 is such that the distance between the substrates 13 and 14 is a predetermined distance, and is made of, for example, Au (gold). The conductive gap material 88 is formed in a spherical shape, for example, and is dispersed in the sealing portion 18 formed by solidifying the adhesive. The conductive gap material 88 dispersed in the sealing portion 18 is sandwiched between the lower contact portion 82 and the upper contact portion 83 and pressed. As a result, the conductive gap member 88 can be brought into contact with the lower contact portion 82 and the upper contact portion 83 to achieve conduction.

また、走査ドライバＳＤと同様に、対向基板１４上に形成されたデータ配線群Ｌｄ２（Ｌｄ２１、Ｌｄ２２、……Ｌｄ２ｎ）は、それぞれ封止部１８が形成される領域に設けられた導通部ＤＰ（ＤＰ１、ＤＰ２、……ＤＰｎ）を介して、基板１３上に設置されたデータドライバＤＤと接続されている。データ配線群Ｌｄ２と接続される導通部ＤＰは、図１に示すようにデータ配線群Ｌｄ２の本数に応じ、ＤＰ１〜ＤＰｎのｎ個設けられる。 Similarly to the scan driver SD, the data wiring group Ld2 (Ld21, Ld22,... Ld2n) formed on the counter substrate 14 is connected to a conductive portion DP (provided in the region where the sealing portion 18 is formed). DP1, DP2,... DPn) are connected to a data driver DD installed on the substrate 13. As shown in FIG. 1, n conduction portions DP of DP1 to DPn are provided according to the number of data wiring groups Ld2 as shown in FIG.

導通部ＤＰ１〜ＤＰｎは、いずれも同一の構成である。具体的には、導通部ＤＰ１の断面図である図５（ｂ）に示すように、各導通部ＤＰ１は、出力配線１６の一端部８５と、出力配線１６の一端部８５上に堆積され、後述するソース−ドレインメタル層をパターニングすることによってその一部が形成されている下側コンタクト部８６と、導電性ギャップ材８８と、データ配線Ｌｄ２１の他端にてデータ配線Ｌｄ２１と一体的に形成された上側コンタクト部８７と、を備える。このように導通部ＤＰ１〜ＤＰｎは、それぞれデータ配線群Ｌｄ２１〜Ｌｄ２ｎに接続されている。 The conduction parts DP1 to DPn all have the same configuration. Specifically, as shown in FIG. 5B, which is a cross-sectional view of the conduction portion DP1, each conduction portion DP1 is deposited on one end portion 85 of the output wiring 16 and one end portion 85 of the output wiring 16, A source-drain metal layer, which will be described later, is patterned to form a lower contact portion 86, a part of which is formed, a conductive gap material 88, and the other end of the data wiring Ld21, and the data wiring Ld21 is formed integrally. An upper contact portion 87. Thus, the conduction parts DP1 to DPn are connected to the data wiring groups Ld21 to Ld2n, respectively.

下側コンタクト部８６と、上側コンタクト部８７とは、導電性を備える材料から形成され、図１、図３及び図４に示すように平面的に方形状に形成される。各下側コンタクト部８６は、それぞれ各出力配線１６に接続されており、各上側コンタクト部８７は、各データ配線Ｌｄ２１に接続されている。導電性ギャップ材８８は導電性を備える材料から形成された微粒子であり、接着剤を固化してなる封止部１８中に分散されている。封止部１８に分散された導電性ギャップ材８８は、下側コンタクト部８６と上側コンタクト部８７とに挟まれ、プレスされる。これにより、導電性ギャップ材８８が下側コンタクト部８６と上側コンタクト部８７と接触して導通を図ることが可能となる。 The lower contact portion 86 and the upper contact portion 87 are made of a conductive material, and are formed in a square shape in a plan view as shown in FIGS. Each lower contact portion 86 is connected to each output wiring 16, and each upper contact portion 87 is connected to each data wiring Ld21. The conductive gap material 88 is fine particles formed from a material having conductivity, and is dispersed in the sealing portion 18 formed by solidifying the adhesive. The conductive gap material 88 dispersed in the sealing portion 18 is sandwiched between the lower contact portion 86 and the upper contact portion 87 and pressed. As a result, the conductive gap material 88 can be brought into contact with the lower contact portion 86 and the upper contact portion 87 to achieve conduction.

このように導通部ＳＰによって、走査ドライバＳＤと走査配線Ｌｓ２とを電気的に結び、導通部ＤＰによってデータドライバＤＤとデータ配線Ｌｄ２とを電気的に結ぶ。これにより第２表示部１２の走査ドライバとデータドライバとを対向基板１４上に形成する必要がなく、更に基板１３上の第１表示部１１の走査ドライバとデータドライバと共通のチップとすることが可能である。これにより、従来、表示部が形成された基板を重ね合わせる際、それぞれのドライバが接触しないよう、ドライバの位置が重ならないように基板をずらして重ね合わせる必要があったが、本実施形態では対向する基板上の表示部のドライバを他方の基板上に形成することからこのように基板をずらして重ね合わせる必要がなく、表示領域周辺のエリアを減らすことができ、狭額縁化が可能となる。
なお、第１表示部１１及び第２表示部１２は表示光の出射方向が互いに反対側のため第１表示部１１及び第２表示部１２ともに同一の画像を表示した場合、一方向から表示装置１０を俯瞰すると、第１表示部１１の画像と第２表示部１２の画像とは左右が反対になる。したがって、走査配線Ｌｓ１１、Ｌｓ１２、……、Ｌｓ１ｍは、それぞれ走査配線Ｌｓ２１、Ｌｓ２２、……、Ｌｓ２ｍと互いに対向して配置されるが、データ配線Ｌｄ１１、Ｌｄ１２、……、Ｌｄ１ｎは、それぞれデータ配線Ｌｄ２ｎ、Ｌｄ２（ｎ−１）、……、Ｌｄ２１と互いに対向して配置される。 In this way, the scanning driver SD and the scanning wiring Ls2 are electrically connected by the conduction portion SP, and the data driver DD and the data wiring Ld2 are electrically connected by the conduction portion DP. Thereby, it is not necessary to form the scanning driver and the data driver of the second display unit 12 on the counter substrate 14, and the scanning driver and the data driver of the first display unit 11 on the substrate 13 can be made a common chip. Is possible. Thus, conventionally, when the substrates on which the display unit is formed are overlapped, it has been necessary to shift the substrates so that the respective drivers do not come in contact with each other so that the positions of the drivers do not overlap. Since the driver of the display portion on the substrate to be formed is formed on the other substrate, it is not necessary to shift and superimpose the substrates in this way, the area around the display region can be reduced, and the frame can be narrowed.
In addition, since the 1st display part 11 and the 2nd display part 12 have the emission direction of display light on the other side, when the same image is displayed on both the 1st display part 11 and the 2nd display part 12, it is a display apparatus from one direction. When 10 is looked down, the image of the 1st display part 11 and the image of the 2nd display part 12 are opposite. Therefore, the scanning lines Ls11, Ls12,..., Ls1m are arranged opposite to the scanning lines Ls21, Ls22,..., Ls2m, respectively. Ld2n, Ld2 (n−1),..., Ld21 are arranged opposite to each other.

次に、表示装置１０の第１表示部１１の画素３０について説明する。第２表示部１２の画素については、画素３０とほぼ同一の構成であるため、詳細な説明は省略する。 Next, the pixel 30 of the first display unit 11 of the display device 10 will be described. Since the pixel of the second display unit 12 has almost the same configuration as the pixel 30, detailed description thereof is omitted.

各画素３０は、それぞれ、有機ＥＬ素子３０ａと、有機ＥＬ素子３０ａをアクティブ動作する画素回路ＤＳとを備えている。各画素回路ＤＳは、それぞれ、トランジスタ（選択トランジスタ）Ｔｒ１１と、トランジスタ（発光駆動トランジスタ）Ｔｒ１２と、キャパシタＣｓと、を備える。図７に示すトランジスタＴｒ１１及びトランジスタＴｒ１２は、いずれもｎチャネル型アモルファスシリコン薄膜トランジスタであるが、これに限らず、少なくとも一方がｐチャネル型でもよく、ポリシリコン薄膜トランジスタであってもよい。 Each pixel 30 includes an organic EL element 30a and a pixel circuit DS that actively operates the organic EL element 30a. Each pixel circuit DS includes a transistor (selection transistor) Tr11, a transistor (light emission drive transistor) Tr12, and a capacitor Cs. Each of the transistor Tr11 and the transistor Tr12 illustrated in FIG. 7 is an n-channel amorphous silicon thin film transistor, but is not limited thereto, and at least one of them may be a p-channel type or a polysilicon thin film transistor.

第１表示部１１には、図６及び図７に示すようにそれぞれ所定行に配列された複数の画素回路ＤＳに接続された複数のアノードラインＬａ１と、それぞれ所定列に配列された複数の画素回路ＤＳに接続されたデータ配線Ｌｄ１と、それぞれ所定行に配列された複数の画素回路ＤＳのトランジスタＴｒ１１を選択する複数の走査配線Ｌｓ１と、が形成されている。 As shown in FIGS. 6 and 7, the first display unit 11 includes a plurality of anode lines La1 connected to a plurality of pixel circuits DS arranged in predetermined rows, and a plurality of pixels arranged in predetermined columns, respectively. A data line Ld1 connected to the circuit DS and a plurality of scanning lines Ls1 for selecting the transistors Tr11 of the plurality of pixel circuits DS arranged in a predetermined row are formed.

図７に示すように、選択トランジスタＴｒ１１のゲート端子は走査配線Ｌｓに、ドレイン端子が画素基板２１の列方向に配設されたデータ配線Ｌｄに、ソース端子が接点Ｎ１１にそれぞれ接続される。また、発光駆動トランジスタＴｒ１２のゲート端子は接点Ｎ１１に接続されており、ドレイン端子は、供給電圧Ｖｄｄが印加されている供給電圧ラインＬａ１に、ソース端子は接点Ｎ１２にそれぞれ接続されている。キャパシタＣｓは、トランジスタＴｒ１２のゲート端子及びソース端子に接続されている。なお、キャパシタＣｓは、トランジスタＴｒ１２のゲート−ソース間に付加的に設けられた補助容量、もしくはこれらの寄生容量と補助容量からなる容量成分である。また、有機ＥＬ素子３０ａは、アノード端子（画素電極３４）が接点Ｎ１２に接続され、カソード端子（対向電極４０）に供給電圧Ｖｄｄより低電位の基準電圧Ｖｓｓが印加されている。なお、トランジスタＴｒ１１及びトランジスタＴｒ１２がｐチャネル型の電界効果型トランジスタの場合は、それぞれソース端子及びドレイン端子が図２とは逆に接続され、キャパシタＣｓの一端は、アノードラインＬａ１に接続される。 As shown in FIG. 7, the gate terminal of the selection transistor Tr11 is connected to the scanning wiring Ls, the drain terminal is connected to the data wiring Ld arranged in the column direction of the pixel substrate 21, and the source terminal is connected to the contact N11. The gate terminal of the light emission drive transistor Tr12 is connected to the contact N11, the drain terminal is connected to the supply voltage line La1 to which the supply voltage Vdd is applied, and the source terminal is connected to the contact N12. The capacitor Cs is connected to the gate terminal and the source terminal of the transistor Tr12. Note that the capacitor Cs is an auxiliary capacitance additionally provided between the gate and the source of the transistor Tr12 or a capacitance component composed of these parasitic capacitance and auxiliary capacitance. In the organic EL element 30a, the anode terminal (pixel electrode 34) is connected to the contact N12, and the reference voltage Vss lower than the supply voltage Vdd is applied to the cathode terminal (counter electrode 40). Note that in the case where the transistors Tr11 and Tr12 are p-channel field effect transistors, the source terminal and the drain terminal are connected in the opposite direction to that in FIG. 2, and one end of the capacitor Cs is connected to the anode line La1.

走査配線群Ｌｓ１は走査ドライバＳＤに接続されており、所定のタイミングで走査配線Ｌｓ１１、Ｌｓ１２、……、Ｌｓ１ｍの順に、表示パネルの行方向に配列された複数の画素３０を選択状態に設定するための選択電圧信号（走査信号）Ｓｓｅｌが印加され、走査配線群Ｌｓ２は導通部ＳＰ１、ＳＰ２、……、ＳＰｍを介して走査ドライバＳＤに接続されており、所定のタイミングで走査配線Ｌｓ２１、Ｌｓ２２、……、Ｌｓ２ｍの順に、表示パネルの行方向に配列された複数の画素３０を選択状態に設定するための選択電圧信号（走査信号）Ｓｓｅｌが印加される。また、データ配線群Ｌｄ１はデータドライバＤＤに接続され、上記画素３０の選択状態に同期するタイミングで表示データに応じたデータ電圧（階調信号）Ｖｐｉｘが印加される。データ配線群Ｌｄ２は導通部ＤＰ１、ＤＰ２、……、ＤＰｎを介してデータドライバＤＤに接続されており、上記画素３０の選択状態に同期するタイミングで表示データに応じたデータ電圧（階調信号）Ｖｐｉｘが印加される。 The scan line group Ls1 is connected to the scan driver SD, and sets a plurality of pixels 30 arranged in the row direction of the display panel in a selected order in the order of the scan lines Ls11, Ls12,..., Ls1m at a predetermined timing. A selection voltage signal (scanning signal) Ssel is applied, and the scanning wiring group Ls2 is connected to the scanning driver SD via the conduction parts SP1, SP2,..., SPm, and the scanning wirings Ls21, Ls22 are provided at a predetermined timing. A selection voltage signal (scanning signal) Ssel for setting a plurality of pixels 30 arranged in the row direction of the display panel to a selected state is applied in the order of Ls2m. The data line group Ld1 is connected to the data driver DD, and a data voltage (gradation signal) Vpix corresponding to display data is applied at a timing synchronized with the selection state of the pixel 30. The data line group Ld2 is connected to the data driver DD via the conducting portions DP1, DP2,..., DPn, and the data voltage (gradation signal) corresponding to the display data is synchronized with the selection state of the pixel 30. Vpix is applied.

各行ごとに配列された複数のトランジスタＴｒ１２が、当該トランジスタＴｒ１２に接続された有機ＥＬ素子３０ａの画素電極（例えばアノード電極）に表示データに応じた発光駆動電流を流す状態に設定するように、複数のアノードラインＬａ（供給電圧ライン）は、いずれも所定の高電位電源に直接又は間接的に接続されている。つまり、アノードラインＬａは、有機ＥＬ素子３０ａの対向電極４０に印加される基準電圧Ｖｓｓより十分電位の高い所定の高電位（供給電圧Ｖｄｄ）が印加される。また、対向電極４０は、例えば、所定の低電位電源に直接又は間接的に接続され、絶縁性基板１１上に２次元配列された全ての画素（有機ＥＬ素子）に対して単一の電極層により形成されており、所定の低電圧（基準電圧Ｖｓｓ，例えば接地電位ＧＮＤ）が共通に印加されるように設定されている。 A plurality of transistors Tr12 arranged for each row are set so that a light emission drive current corresponding to display data flows through the pixel electrode (for example, an anode electrode) of the organic EL element 30a connected to the transistor Tr12. Each of the anode lines La (supply voltage line) is directly or indirectly connected to a predetermined high potential power source. That is, a predetermined high potential (supply voltage Vdd) that is sufficiently higher than the reference voltage Vss applied to the counter electrode 40 of the organic EL element 30a is applied to the anode line La. The counter electrode 40 is directly or indirectly connected to a predetermined low potential power source, for example, and is a single electrode layer for all the pixels (organic EL elements) arranged two-dimensionally on the insulating substrate 11. And is set so that a predetermined low voltage (reference voltage Vss, for example, ground potential GND) is applied in common.

すなわち、各画素３０において、直列に接続されたトランジスタＴｒ１２と有機ＥＬ素子３０ａの組の両端（トランジスタＴｒ１２のドレイン端子と有機ＥＬ素子３０ａのカソード端子）にそれぞれ、供給電圧Ｖｄｄと基準電圧Ｖｓｓを印加して有機ＥＬ素子３０ａに順バイアスを付与して有機ＥＬ素子３０ａが発光できる状態にし、更に階調信号Ｖｐｉｘに応じて有機ＥＬ素子３０ａに流れる発光駆動電流の電流値を画素回路ＤＳにより制御している。 That is, in each pixel 30, the supply voltage Vdd and the reference voltage Vss are applied to both ends (the drain terminal of the transistor Tr12 and the cathode terminal of the organic EL element 30a) of the pair of the transistor Tr12 and the organic EL element 30a connected in series. Then, a forward bias is applied to the organic EL element 30a so that the organic EL element 30a can emit light, and the current value of the light emission driving current flowing through the organic EL element 30a is controlled by the pixel circuit DS in accordance with the gradation signal Vpix. ing.

次に、基板１３は透光性を備える材料から形成され、例えば基板１３としてガラス基板を用いる。また、基板１３上には図示するように、データ配線Ｌｄ１、ゲート電極１１ｇ，１２ｇ及び絶縁膜３２が形成される。 Next, the substrate 13 is formed from a material having translucency. For example, a glass substrate is used as the substrate 13. Further, as shown in the figure, the data line Ld1, the gate electrodes 11g and 12g, and the insulating film 32 are formed on the substrate 13.

絶縁膜３２は、絶縁性材料、例えばシリコン酸化膜、シリコン窒化膜等から構成されており、ゲート電極１１ｇ，１２ｇを覆うように画素基板３１上に形成される。また、絶縁膜３２はゲート電極１１ｇ，１２ｇが形成された領域においてトランジスタＴｒ１１及びＴｒ１２のゲート絶縁膜として機能する。 The insulating film 32 is made of an insulating material such as a silicon oxide film or a silicon nitride film, and is formed on the pixel substrate 31 so as to cover the gate electrodes 11g and 12g. The insulating film 32 functions as a gate insulating film for the transistors Tr11 and Tr12 in the region where the gate electrodes 11g and 12g are formed.

トランジスタＴｒ１１及びＴｒ１２は、それぞれｎチャネル型の薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）である。トランジスタＴｒ１１及びＴｒ１２は、それぞれ画素基板２１上に形成される。また、トランジスタＴｒ１２は、図８及び図９に示すように、半導体層１２１と、保護絶縁膜１２２と、ドレイン電極１２ｄと、ソース電極１２ｓと、オーミックコンタクト層１２３，１２４と、ゲート電極１２ｇと、を備える。また、Ｔｒ１２のソース電極１２ｓは画素電極３４に接続される。トランジスタＴｒ１１は半導体層（図示せず）と、ソース電極１１ｓと、ドレイン電極１１ｄと、オーミックコンタクト層（図示せず）と、ゲート電極１１ｇと、保護絶縁膜（図示せず）と、を備える。 The transistors Tr11 and Tr12 are each an n-channel thin film transistor (TFT). The transistors Tr11 and Tr12 are formed on the pixel substrate 21, respectively. As shown in FIGS. 8 and 9, the transistor Tr12 includes a semiconductor layer 121, a protective insulating film 122, a drain electrode 12d, a source electrode 12s, ohmic contact layers 123 and 124, a gate electrode 12g, Is provided. The source electrode 12s of Tr12 is connected to the pixel electrode 34. The transistor Tr11 includes a semiconductor layer (not shown), a source electrode 11s, a drain electrode 11d, an ohmic contact layer (not shown), a gate electrode 11g, and a protective insulating film (not shown).

トランジスタＴｒ１１、Ｔｒ１２において、ゲート電極１１ｇ，１２ｇは、例えば、アルミニウム−ネオジウム−チタン（ＡｌＮｄＴｉ）またはクロム（Ｃｒ）から形成される。また、ドレイン電極１１ｄ，１２ｄ、ソース電極１１ｓ，１２ｓはそれぞれ例えばアルミニウム−チタン（ＡｌＴｉ）／Ｃｒ、ＡｌＮｄＴｉ／ＣｒまたはＣｒから形成されている。また、それぞれのドレイン電極及びソース電極と半導体層との間には低抵抗性接触のため、不純物を含むアモルファスシリコンを有するオーミックコンタクト層が形成される。 In the transistors Tr11 and Tr12, the gate electrodes 11g and 12g are made of, for example, aluminum-neodymium-titanium (AlNdTi) or chromium (Cr). The drain electrodes 11d and 12d and the source electrodes 11s and 12s are made of, for example, aluminum-titanium (AlTi) / Cr, AlNdTi / Cr, or Cr. Further, an ohmic contact layer having amorphous silicon containing impurities is formed between each drain electrode and the source electrode and the semiconductor layer for low resistance contact.

また、配線Ｌｄ１は、絶縁膜３２に設けられた開口部であるコンタクトホール６１を介して下方のデータラインＬｄに接続されている。
走査ラインＬｓは、各画素３０におけるトランジスタＴｒ１１のゲート電極１１ｇの形成領域において断線しており、その端部は、絶縁膜３２に設けられた開口部であるコンタクトホール６２、６３を介して下方のゲート電極１１ｇに接続されている。
トランジスタＴｒ１１のソース電極１１ｓは、絶縁膜３２に設けられた開口部であるコンタクトホール６４を介して下方のトランジスタＴｒ１２のゲート電極１２ｇに接続されている。 The wiring Ld1 is connected to the lower data line Ld through a contact hole 61 which is an opening provided in the insulating film 32.
The scanning line Ls is disconnected in the formation region of the gate electrode 11g of the transistor Tr11 in each pixel 30, and the end thereof is provided below the contact holes 62 and 63 which are openings provided in the insulating film 32. It is connected to the gate electrode 11g.
The source electrode 11s of the transistor Tr11 is connected to the gate electrode 12g of the lower transistor Tr12 through a contact hole 64 which is an opening provided in the insulating film 32.

絶縁膜３２上に形成される画素電極（アノード電極）３４は、表示装置１０がボトムエミッション型なので、透光性を備える導電材料、例えばＩＴＯ（Indium Tin Oxide）、ＺｎＯ等から構成される。また、各画素電極３４は隣接する他の画素３０の画素電極３４との間に層間絶縁膜３３に介在している。 The pixel electrode (anode electrode) 34 formed on the insulating film 32 is made of a light-transmitting conductive material such as ITO (Indium Tin Oxide) or ZnO because the display device 10 is a bottom emission type. Each pixel electrode 34 is interposed in the interlayer insulating film 33 between the pixel electrode 34 of another adjacent pixel 30.

層間絶縁膜３３は、絶縁材料、例えばＳｉＮ等から形成される。層間絶縁膜３３は、トランジスタＴｒ１１及びＴｒ１２を保護し、発光領域に対応する領域となる各画素電極３４上を開口する複数の開口部３３ａを有している。各開口部３３ａは、上述したストライプ配列の場合、列方向に沿って同一色の複数の画素３０をまとめて開口するようにストライプ状に形成され、デルタ配列の場合、各画素３０毎に設けられている。このように隔壁３５の開口３３ａによって露出された画素電極３４上に、後述する正孔注入層３６、発光層３７等の有機ＥＬ層が成膜される。なお、第１表示部１１が単色発光表示の場合、隔壁３５がなく、層間絶縁膜３３上に保護膜４０が形成され、層間絶縁膜３３の開口部３３ａ内のみならず、層間絶縁膜３３上にも連続して有機ＥＬ層が堆積される。 The interlayer insulating film 33 is formed from an insulating material such as SiN. The interlayer insulating film 33 has a plurality of openings 33a that protect the transistors Tr11 and Tr12 and open on each pixel electrode 34 that is a region corresponding to the light emitting region. In the case of the stripe arrangement described above, each opening 33a is formed in a stripe shape so as to collectively open a plurality of pixels 30 of the same color along the column direction. In the case of the delta arrangement, each opening 33a is provided for each pixel 30. ing. Thus, organic EL layers such as a hole injection layer 36 and a light emitting layer 37 described later are formed on the pixel electrode 34 exposed through the opening 33 a of the partition wall 35. When the first display unit 11 is a monochromatic light emitting display, the partition wall 35 is not provided and the protective film 40 is formed on the interlayer insulating film 33, and not only in the opening 33 a of the interlayer insulating film 33 but also on the interlayer insulating film 33. In addition, an organic EL layer is continuously deposited.

隔壁３５は、絶縁材料、例えばポリイミド、アクリル樹脂を硬化してなり、層間絶縁膜３３の上面に設けられている。隔壁３５は、層間絶縁膜３３の開口部３３ａの形状に応じて形成された開口部３３ａよりやや幅広の開口部を有していてもよい。隔壁３５の開口部は、層間絶縁膜３３の開口部３３ａがストライプ状であれば、ストライプ状に形成され、層間絶縁膜３３の開口部３３ａが個々の画素３０毎に形成されていれば個々の画素３０毎に形成されている。 The partition wall 35 is formed by curing an insulating material such as polyimide or acrylic resin, and is provided on the upper surface of the interlayer insulating film 33. The partition wall 35 may have an opening portion that is slightly wider than the opening portion 33 a formed according to the shape of the opening portion 33 a of the interlayer insulating film 33. The opening of the partition wall 35 is formed in a stripe shape if the opening 33 a of the interlayer insulating film 33 is in a stripe shape, and the opening of the interlayer insulating film 33 is formed in each pixel 30 if the opening 33 a in the interlayer insulating film 33 is formed for each pixel 30. Each pixel 30 is formed.

正孔注入層３６は、画素電極３４上に形成され、発光層３７に正孔を供給する機能を有する。正孔注入層３６は正孔（ホール）注入、輸送が可能な有機高分子系の材料から構成される。また、本実施形態では正孔注入層３６を成膜する際に、正孔注入層３６となる有機高分子系のホール注入・輸送材料を含む有機化合物含有液として、導電性ポリマーであるポリエチレンジオキシチオフェン（ＰＥＤＯＴ）とドーパントであるポリスチレンスルホン酸（ＰＳＳ）を水系溶媒に分散させた分散液であるＰＥＤＯＴ／ＰＳＳ水溶液を用いている。 The hole injection layer 36 is formed on the pixel electrode 34 and has a function of supplying holes to the light emitting layer 37. The hole injection layer 36 is made of an organic polymer material that can inject and transport holes. In the present embodiment, when forming the hole injection layer 36, a polyethylene polymer which is a conductive polymer is used as an organic compound-containing liquid containing an organic polymer-based hole injection / transport material to be the hole injection layer 36. A PEDOT / PSS aqueous solution, which is a dispersion obtained by dispersing oxythiophene (PEDOT) and polystyrene sulfonate (PSS) as a dopant in an aqueous solvent, is used.

発光層３７は、正孔注入層３６上に形成されている。発光層３７は、アノード電極とカソード電極との間に所定の電圧を印加することにより光を発生する機能を有する。発光層３７は、蛍光あるいは燐光を発光することが可能な公知の高分子発光材料、例えばポリパラフェニレンビニレン系やポリフルオレン系等の共役二重結合ポリマーを含む赤（Ｒ）、緑（Ｇ）、青（Ｂ）色の発光材料から構成される。また、これらの発光材料は、適宜水系溶媒あるいはテトラリン、テトラメチルベンゼン、メシチレン、キシレン等の有機溶媒に溶解（又は分散）した溶液（分散液）を、連続した液流を流し出すノズルコート法や分離した複数の液滴を吐出するインクジェット法等により塗布し、溶媒を揮発させることによって形成する。 The light emitting layer 37 is formed on the hole injection layer 36. The light emitting layer 37 has a function of generating light by applying a predetermined voltage between the anode electrode and the cathode electrode. The light emitting layer 37 is a known polymer light emitting material capable of emitting fluorescence or phosphorescence, for example, red (R) or green (G) containing a conjugated double bond polymer such as polyparaphenylene vinylene or polyfluorene. And a blue (B) light emitting material. In addition, these light-emitting materials are appropriately coated with an aqueous solvent or a nozzle coating method in which a solution (dispersion) dissolved (or dispersed) in an organic solvent such as tetralin, tetramethylbenzene, mesitylene, xylene, etc. It forms by apply | coating by the inkjet method etc. which discharge the isolate | separated several droplet, and volatilizing a solvent.

対向電極（カソード電極）４０は、電子注入層と低抵抗化層との２層構造である。本実施形態では、対向電極４０は、複数の画素３０に跨って形成される単一の電極層であり、基板１３上に全面形成されている。対向電極４０の電子注入層は、仕事関数の低い材料、例えばＢａ、Ｃａ、Ｍｇ、Ｌｉ等又はこれらの少なくとも１つを含む化合物から形成された１０ｎｍ程度の膜厚の層である。低抵抗化層は、導電性材料、例えばＡｌまたはＡｌ合金等から形成され、対向電極４０のシート抵抗を低くするため、２００ｎｍ程度の膜厚の層である。電子注入層はＢａ、Ｃａ等から形成され、これらの膜は仕事関数が低いため酸化しやすく、低抵抗化層はこれらの膜を酸化から保護する機能も有する。 The counter electrode (cathode electrode) 40 has a two-layer structure of an electron injection layer and a low resistance layer. In the present embodiment, the counter electrode 40 is a single electrode layer formed across the plurality of pixels 30 and is formed on the entire surface of the substrate 13. The electron injection layer of the counter electrode 40 is a layer having a thickness of about 10 nm formed from a material having a low work function, such as Ba, Ca, Mg, Li, or a compound containing at least one of them. The low resistance layer is formed of a conductive material such as Al or Al alloy, and is a layer having a thickness of about 200 nm in order to reduce the sheet resistance of the counter electrode 40. The electron injection layer is made of Ba, Ca, or the like, and these films have a low work function so that they are easily oxidized. The low resistance layer also has a function of protecting these films from oxidation.

本実施形態の表示装置は、下側コンタクト部８２と導電性ギャップ材８８と上側コンタクト部８３とを有する導通部ＳＰと、下側コンタクト部８６と導電性ギャップ材８８と上側コンタクト部８７とを有する導通部ＤＰを形成し、基板１４上に設置される走査ドライバＳＤ及びデータドライバＤＤと第２表示部１２との導通を図ることができる。従来、ドライバは各表示部が形成された基板上に設置されていたため、表示部が形成された基板を貼り合わせる場合は、例えば図１４に示すように、ドライバが接触しないように、基板をずらして重ね合わせる必要があった。このため、従来は表示領域の周辺に各ドライバを設置するための領域が必要であった。これに対し、本実施形態の表示装置１０では、導通部ＳＰ，ＤＰによって走査配線Ｌｓ２と走査ドライバＳＤと、データ配線Ｌｄ２とデータドライバＤＤとの導通を図ることができ、第２表示部１２のドライバを基板１３上に設置することができるので、２つの表示部のドライバを共用化することができる。これにより、基板１３と対向基板１４との間の距離は、基板１３に実装されている走査ドライバＳＤの高さの２倍未満であり、且つ基板１３に実装されているデータドライバＤＤの高さの２倍未満であるように薄型構造であっても、従来、基板の表示領域周辺にドライバを重ならせないために拡張された領域を削減することができ、表示装置１０を狭額縁化することが可能である。 The display device of this embodiment includes a conduction part SP having a lower contact part 82, a conductive gap material 88, and an upper contact part 83, a lower contact part 86, a conductive gap material 88, and an upper contact part 87. The conduction part DP is formed, and the second display part 12 can be electrically connected to the scanning driver SD and the data driver DD installed on the substrate 14. Conventionally, since the driver is installed on the substrate on which each display unit is formed, when the substrates on which the display unit is formed are bonded, the substrate is shifted so that the driver does not come into contact, for example, as shown in FIG. Needed to overlap. For this reason, conventionally, an area for installing each driver is required around the display area. On the other hand, in the display device 10 according to the present embodiment, the conduction between the scanning line Ls2 and the scanning driver SD and the data line Ld2 and the data driver DD can be achieved by the conduction parts SP and DP. Since the driver can be installed on the substrate 13, the driver of the two display units can be shared. Thus, the distance between the substrate 13 and the counter substrate 14 is less than twice the height of the scanning driver SD mounted on the substrate 13 and the height of the data driver DD mounted on the substrate 13. Even if it has a thin structure such that it is less than twice the conventional area, the expanded area can be reduced so that the driver does not overlap with the periphery of the display area of the substrate, and the display device 10 is narrowed. It is possible.

次に、本発明の実施形態に係る表示装置１０の製造方法について図１０〜１２を用いて説明する。 Next, a method for manufacturing the display device 10 according to the embodiment of the present invention will be described with reference to FIGS.

まず、第１表示部１１を基板１３上に形成するため、ガラス基板等からなる基板１３を用意する。次にこの基板１３上に、スパッタ法、真空蒸着法等によりゲートメタル層を形成し、これを図１０（ａ）に示すようにデータ配線Ｌｄ１、ゲート電極１１ｇ，１２ｇ、及び出力配線１５，１６の形状にパターニングする。 First, in order to form the 1st display part 11 on the board | substrate 13, the board | substrate 13 which consists of a glass substrate etc. is prepared. Next, a gate metal layer is formed on the substrate 13 by a sputtering method, a vacuum deposition method, or the like, and as shown in FIG. 10A, the data wiring Ld1, the gate electrodes 11g and 12g, and the output wirings 15 and 16 are formed. Patterned into a shape.

続いて、ＣＶＤ（Chemical Vapor Deposition）法等によりゲート電極１１ｇ，１２ｇ上にＳｉＮ、ＳｉＯ等からなる絶縁膜３２を形成する。次に絶縁膜３２上に、半導体層１２１となるアモルファスシリコン層を形成し、アモルファスシリコン層の上に保護絶縁膜１２２となる絶縁膜を連続成膜する。次に、アモルファスシリコン層上の絶縁膜をパターニングすることによって、保護絶縁膜１２２を形成する。続いて、アモルファスシリコン層及び保護絶縁膜１２２上に、アモルファスシリコンにｎ型不純物が含まれたオーミックコンタクト層を形成する。続いて、オーミックコンタクト層及びアモルファスシリコン層をパターニングすることにより、トランジスタＴｒ１１のオーミックコンタクト層、トランジスタＴｒ１２のオーミックコンタクト層１２３，１２４と、半導体層１２１を形成する。 Subsequently, an insulating film 32 made of SiN, SiO or the like is formed on the gate electrodes 11g and 12g by a CVD (Chemical Vapor Deposition) method or the like. Next, an amorphous silicon layer to be the semiconductor layer 121 is formed on the insulating film 32, and an insulating film to be the protective insulating film 122 is continuously formed on the amorphous silicon layer. Next, the protective insulating film 122 is formed by patterning the insulating film on the amorphous silicon layer. Subsequently, an ohmic contact layer in which n-type impurities are contained in amorphous silicon is formed on the amorphous silicon layer and the protective insulating film 122. Subsequently, the ohmic contact layer and the amorphous silicon layer are patterned to form the ohmic contact layer of the transistor Tr11, the ohmic contact layers 123 and 124 of the transistor Tr12, and the semiconductor layer 121.

次に、図１０（ｂ）に示すように、スパッタ法、蒸着等により、絶縁膜３２上に画素電極３４を形成する。 Next, as shown in FIG. 10B, the pixel electrode 34 is formed on the insulating film 32 by sputtering, vapor deposition, or the like.

続いて、絶縁膜３２をフォトリソグラフィによりエッチングしてコンタクトホール６１〜６４を形成する。更に、スパッタ法、真空蒸着法等により、ソース−ドレインメタル層を形成し、これをパターニングすることにより、ドレイン電極１１ｄ，１２ｄ及びソース電極１１ｓ，１２ｓ、走査配線Ｌｓ１、導通部ＳＰの下側コンタクト部８２及び導通部ＤＰの下側コンタクト部８６を形成する。導通部ＳＰの下側コンタクト部８２及び導通部ＤＰの下側コンタクト部８６は、図３に示すように平面形状は略方形に形成される。 Subsequently, the insulating film 32 is etched by photolithography to form contact holes 61 to 64. Further, a source-drain metal layer is formed by sputtering, vacuum deposition, or the like, and is patterned, thereby drain electrode 11d, 12d and source electrode 11s, 12s, scanning wiring Ls1, and lower contact of conduction portion SP. The lower contact part 86 of the part 82 and the conduction part DP is formed. The lower contact portion 82 of the conduction portion SP and the lower contact portion 86 of the conduction portion DP are formed in a substantially square shape as shown in FIG.

続いて、形成されたトランジスタＴｒ１１，Ｔｒ１２等を覆うように窒化シリコン等からなる層間絶縁膜３３を、ＣＶＤ法等により形成する。更に、フォトリソグラフィ等により画素３０の発光領域に対応する領域に開口３３ａを形成し、図１０（ｃ）に示すように画素電極３４を露出させる。 Subsequently, an interlayer insulating film 33 made of silicon nitride or the like is formed by a CVD method or the like so as to cover the formed transistors Tr11 and Tr12. Further, an opening 33a is formed in a region corresponding to the light emitting region of the pixel 30 by photolithography or the like, and the pixel electrode 34 is exposed as shown in FIG.

次に、例えばポリイミド等の感光性樹脂からなる隔壁３５を層間絶縁膜３３上に、図１１（ａ）に示すように形成する。隔壁３５は、データ配線Ｌｄ１や走査配線Ｌｓ１のような信号線と対向電極４０との間の寄生容量を低下される効果をもたらす。 Next, partition walls 35 made of a photosensitive resin such as polyimide are formed on the interlayer insulating film 33 as shown in FIG. The partition wall 35 has an effect of reducing the parasitic capacitance between the signal line such as the data line Ld1 and the scanning line Ls1 and the counter electrode 40.

このようにして、基板１３上にはＴＦＴ回路、画素電極３４、層間絶縁膜３３、隔壁３５が形成される。 In this manner, the TFT circuit, the pixel electrode 34, the interlayer insulating film 33, and the partition wall 35 are formed on the substrate 13.

続いて、正孔注入材料（導電性高分子であるＰＥＤＯＴ及びドーパントとなるＰＳＳ）を分散した水を主成分とする含有液（以下、ＰＥＤＯＴ含有液）を、複数の液滴を吐出するインクジェットや連続する液体を流すノズルコータ等の方法で画素基板２１上に塗布する。このとき、隔壁３５は、液体が画素の外に漏れ出ないように仕切っている。ＰＥＤＯＴの塗布後、１００℃以上の温度にて乾燥を行う。単色発光表示の表示装置の場合、いずれも同一の発光材料で形成できるため各発光層毎に或いは各同一色列の発光層毎に仕切られるなくてもよく、隔壁３５を省略することが可能である。このため、上述するインクジェット等以外にもスピンコータ、スプレー、印刷、ディップによって正孔注入材料含有液を塗布することができる。多色発光表示の場合でも、正孔注入層３６が異なる色の画素で共通している場合、スピンコータ、スプレー、印刷、ディップによって正孔注入材料含有液を塗布し、隔壁３５上に正孔注入層３６が形成されていてもよい。 Subsequently, a liquid containing water as a main component (hereinafter referred to as PEDOT-containing liquid) in which a hole injection material (PEDOT that is a conductive polymer and PSS that is a dopant) is dispersed is used as an ink jet, It is applied on the pixel substrate 21 by a method such as a nozzle coater for flowing a continuous liquid. At this time, the partition 35 partitions the liquid so that it does not leak out of the pixel. After application of PEDOT, drying is performed at a temperature of 100 ° C. or higher. In the case of a display device for monochromatic light-emitting display, all can be formed of the same light-emitting material, so that it is not necessary to partition for each light-emitting layer or for each light-emitting layer of the same color row, and the partition 35 can be omitted. is there. For this reason, the hole injection material-containing liquid can be applied by spin coater, spraying, printing, dipping in addition to the above-described ink jet. Even in the case of multi-color light emitting display, when the hole injection layer 36 is common to pixels of different colors, a hole injection material-containing liquid is applied by spin coater, spraying, printing, dip, and hole injection is performed on the partition wall 35. A layer 36 may be formed.

次に、赤・緑・青色の発光材料（ポリフルオレン系）をテトラリン、テトラメチルベンゼン、メシチレン等の有機溶剤に溶かした発光材料含有液を、インクジェットやノズルコータ等の方法により、層間絶縁膜３３の開口部３３ａ及び隔壁３５の開口部で囲まれた正孔注入層３６上にそれぞれ成膜する。発光材料を成膜後、窒素雰囲気中の加熱乾燥、或いは真空中での加熱乾燥を行い、残留溶媒の除去を行う。これにより、発光層３７を形成する。第１表示部１１が単色発光表示の場合、層間絶縁膜３３の開口部３３ａ内のみならず、層間絶縁膜３３上にも連続して正孔注入層３６及び発光層３７が堆積されてよい。また、単色発光表示の表示装置では、上述するインクジェット等以外にもスピンコータ、スプレー、印刷、ディップによって発光材料含有液を塗布することができる。 Next, a light-emitting material-containing liquid obtained by dissolving red, green, and blue light-emitting materials (polyfluorene-based) in an organic solvent such as tetralin, tetramethylbenzene, and mesitylene is used to form the interlayer insulating film 33 by a method such as inkjet or nozzle coater. A film is formed on each of the hole injection layers 36 surrounded by the openings 33 a and the openings of the partition walls 35. After forming the light emitting material, the residual solvent is removed by heat drying in a nitrogen atmosphere or heat drying in a vacuum. Thereby, the light emitting layer 37 is formed. When the first display unit 11 performs monochromatic light emission display, the hole injection layer 36 and the light emitting layer 37 may be continuously deposited not only in the opening 33 a of the interlayer insulating film 33 but also on the interlayer insulating film 33. In addition, in a display device for monochromatic light emission display, the light emitting material-containing liquid can be applied by spin coater, spraying, printing, or dipping in addition to the above-described inkjet or the like.

図１１（ａ）に示すように発光層３７まで形成した画素基板２１に、真空蒸着やスパッタリングで、Ｃａ，Ｂａ等からなる電子注入層を形成する。上述したように電子注入層は複数の画素３０間に共通して形成されるため、基板１３上に全面に形成される。更に電子注入層上に、真空蒸着やスパッタリングによって基板１３上の全面に、低抵抗化層を形成する。これにより図１１（ｂ）に示すように対向電極４０が形成される。
以上の工程から、基板１３上に第１表示部１１が形成される。 As shown in FIG. 11A, an electron injection layer made of Ca, Ba or the like is formed on the pixel substrate 21 formed up to the light emitting layer 37 by vacuum deposition or sputtering. As described above, since the electron injection layer is formed in common between the plurality of pixels 30, it is formed on the entire surface of the substrate 13. Further, a low resistance layer is formed on the entire surface of the substrate 13 by vacuum deposition or sputtering on the electron injection layer. As a result, the counter electrode 40 is formed as shown in FIG.
From the above steps, the first display unit 11 is formed on the substrate 13.

次に、対向基板１４上に、上述した第１表示部１１の製造方法と同様に、第２表示部１２を形成する。ただし、対向基板１４は、基板１３のように走査ドライバＳＤ及びデータドライバＤＤが実装される領域が設けられていない。 Next, the second display unit 12 is formed on the counter substrate 14 in the same manner as the method for manufacturing the first display unit 11 described above. However, unlike the substrate 13, the counter substrate 14 is not provided with a region where the scan driver SD and the data driver DD are mounted.

まず、ガラス基板等からなる対向基板１４を用意し、この対向基板１４上に上述した第１表示部１１の製造方法と同様に、スパッタ法、真空蒸着法等によりゲートメタル層を形成し、これをデータ配線Ｌｄ２、ゲート電極の形状にパターニングし、更に絶縁膜、トランジスタの半導体層、保護絶縁膜、オーミックコンタクト層、画素電極を形成する。 First, a counter substrate 14 made of a glass substrate or the like is prepared, and a gate metal layer is formed on the counter substrate 14 by a sputtering method, a vacuum evaporation method, or the like, similar to the manufacturing method of the first display unit 11 described above. Are patterned into the shape of the data line Ld2 and the gate electrode, and further, an insulating film, a semiconductor layer of the transistor, a protective insulating film, an ohmic contact layer, and a pixel electrode are formed.

続いて、更に、スパッタ法、真空蒸着法等により、ソース−ドレインメタル層を形成し、これをパターニングすることにより、ドレイン電極及びソース電極を形成し、この際、走査配線Ｌｓ２を形成し、更に導通部ＳＰの上側コンタクト部８３及び導通部ＤＰの上側コンタクト部８７を図５（ａ）及び（ｂ）に示すように形成する。導通部ＳＰの上側コンタクト部８３及び導通部ＤＰの上側コンタクト部８７は、図４に示すように平面的に略方形状に形成される。 Subsequently, a source-drain metal layer is formed by sputtering, vacuum deposition, or the like, and this is patterned to form a drain electrode and a source electrode. At this time, a scanning line Ls2 is formed, The upper contact part 83 of the conduction part SP and the upper contact part 87 of the conduction part DP are formed as shown in FIGS. The upper contact portion 83 of the conduction portion SP and the upper contact portion 87 of the conduction portion DP are formed in a substantially rectangular shape in plan view as shown in FIG.

続いて、上述した第１表示部１１の製造方法と同様に、層間絶縁膜、隔壁、正孔注入層、発光層、対向電極の順に形成し、第２表示部１２を対向基板１４上に形成する。 Subsequently, in the same manner as the manufacturing method of the first display unit 11 described above, an interlayer insulating film, a partition, a hole injection layer, a light emitting layer, and a counter electrode are formed in this order, and the second display unit 12 is formed on the counter substrate 14. To do.

次に、図１２（ａ）に示すように、例えば金（Ａｕ）からなるミクロパール等の導電性ギャップ材が分散された紫外線硬化樹脂又は熱硬化樹脂を硬化してなる封止樹脂を、不活性ガス雰囲気下でディスペンサを用いて、又はスクリーン印刷法によって、基板１３上の所定の領域に塗布する。なお、対向基板１４側に封止樹脂を塗布しても良い。また、両基板間のギャップを保つためのスペーサを混入させることも可能である。この際、スペーサは、封止樹脂が形成される領域下の配線が交差する部分にダメージを与えないような変形率を有するものを用いると良い。 Next, as shown in FIG. 12A, a sealing resin formed by curing an ultraviolet curable resin or a thermosetting resin in which a conductive gap material such as micropearl made of gold (Au) is dispersed is used. It is applied to a predetermined region on the substrate 13 using a dispenser under an active gas atmosphere or by a screen printing method. Note that a sealing resin may be applied to the counter substrate 14 side. It is also possible to mix a spacer for maintaining a gap between the two substrates. At this time, it is preferable to use a spacer having a deformation rate that does not damage the portion where the wiring under the region where the sealing resin is formed intersects.

次に、図１２（ａ）に示すように基板１３と対向基板１４とを重ね合わせ、圧力を加えて密着させ、圧力を徐々に常圧に戻す。常圧に戻した後で、ＵＶを照射し、又は熱を加え、樹脂を硬化させ封止を完了させる。これにより出力配線１５と導通部ＳＰと走査配線Ｌｓ２とを導通させ、更に出力配線１６と導通部ＤＰとデータ配線Ｌｄ２とを導通させることができる。なお、基板間には吸湿・吸酸素作用を有するゲッター剤を設けると良い。 Next, as shown in FIG. 12A, the substrate 13 and the counter substrate 14 are superposed, brought into close contact with pressure, and the pressure is gradually returned to normal pressure. After returning to normal pressure, UV irradiation or heat is applied to cure the resin and complete sealing. As a result, the output wiring 15, the conduction portion SP, and the scanning wiring Ls2 can be conducted, and the output wiring 16, the conduction portion DP, and the data wiring Ld2 can be conducted. Note that a getter agent having a moisture absorption and oxygen absorption function may be provided between the substrates.

続いて、基板１３の走査配線Ｌｓ１と出力配線１５上に走査ドライバＤＳをボンディングし、更にデータ配線Ｌｄ１と出力配線１６との上にデータドライバＤＤをボンディングする。
以上の工程から、図１２（ｂ）に示すように表示装置１０が製造される。 Subsequently, the scanning driver DS is bonded onto the scanning wiring Ls1 and the output wiring 15 of the substrate 13, and further the data driver DD is bonded onto the data wiring Ld1 and the output wiring 16.
From the above steps, the display device 10 is manufactured as shown in FIG.

上述したように、本実施形態の表示装置の製造方法では、導通部ＳＰ，ＤＰを形成し、基板１４上に設置される走査ドライバＳＤ及びデータドライバＤＤと第２表示部１２との導通を図ることができる。これにより、従来、対向する基板上にそれぞれ設置されていたドライバを一方の基板のみに設置することが可能となり、対向する基板をドライバが接触しないようずらして重ねる必要がなくなり、表示領域の周辺に必要とされる領域が削減される。これにより、表示装置１０を狭額縁化することが可能である。 As described above, in the method for manufacturing the display device according to the present embodiment, the conduction portions SP and DP are formed, and the scanning driver SD and the data driver DD installed on the substrate 14 are electrically connected to the second display portion 12. be able to. As a result, it is possible to install the driver, which has been conventionally installed on the opposite substrate, only on one substrate, and it is not necessary to shift the opposite substrate so that the driver does not contact, and around the display area. The required area is reduced. Thereby, the display device 10 can be narrowed.

本発明は上述した実施形態に限られず、様々な変形及び応用が可能である。
上述した実施形態では、導通部ＳＰ，ＤＰにおいて、上側コンタクト部８３及び下側コンタクト部８１を走査配線Ｌｓ１，Ｌｓ２と同じ材料（ソース−ドレインメタル層）で形成したが、上側コンタクト部８３及び下側コンタクト部８１がクロムを含む材料で形成される場合、接触抵抗がばらつくので、図１３（ａ）に示すように、下側コンタクト部８１と導電性ギャップ材８８との間にＩＴＯ等の導電層９１を介在させ、同様に上側コンタクト部８３と導電性ギャップ材８８との間にＩＴＯ等の導電層９２を介在させることによって接触抵抗のばらつきを改善することができる。この場合、画素電極３４をＩＴＯ等で形成するのであれば、トランジスタＴｒ１２のドレイン電極１２ｄ及びソース電極１２ｓをパターニング形成した後、ＩＴＯ等のクロムを含まない導電膜を堆積しフォトリソグラフィによってパターニングして画素電極３４及び導電層９１，９２を一括して形成することが好ましい。また、導通部ＤＰについても同様に、図１３（ｂ）に示すように下側コンタクト部８５と導電性ギャップ材８８との間にＩＴＯ等の導電層９３を介在させ、同様に上側コンタクト部８７と導電性ギャップ材８８との間にＩＴＯ等の導電層９４を介在させることによって接触抵抗のばらつきを改善することができる。 The present invention is not limited to the above-described embodiments, and various modifications and applications are possible.
In the above-described embodiment, in the conductive portions SP and DP, the upper contact portion 83 and the lower contact portion 81 are formed of the same material (source-drain metal layer) as the scanning lines Ls1 and Ls2, but the upper contact portion 83 and the lower contact portion 81 are formed. When the side contact portion 81 is formed of a material containing chromium, the contact resistance varies, so that a conductive material such as ITO is provided between the lower contact portion 81 and the conductive gap material 88 as shown in FIG. The variation in contact resistance can be improved by interposing the layer 91 and similarly interposing the conductive layer 92 such as ITO between the upper contact portion 83 and the conductive gap member 88. In this case, if the pixel electrode 34 is formed of ITO or the like, after the drain electrode 12d and the source electrode 12s of the transistor Tr12 are formed by patterning, a conductive film not containing chromium such as ITO is deposited and patterned by photolithography. It is preferable to form the pixel electrode 34 and the conductive layers 91 and 92 at once. Similarly, for the conduction portion DP, a conductive layer 93 such as ITO is interposed between the lower contact portion 85 and the conductive gap member 88 as shown in FIG. By interposing a conductive layer 94 such as ITO between the conductive gap material 88 and the conductive gap material 88, the variation in contact resistance can be improved.

また、上記実施形態及び各変形例において、ソース−ドレインメタル層で形成された上側コンタクト部８３と対向基板１４との間に、データ配線Ｌｄ２を形成するためのゲートメタル層を介在させて形成して低抵抗化してもよい。 In the above-described embodiment and each modification, the gate metal layer for forming the data wiring Ld2 is interposed between the upper contact portion 83 formed of the source-drain metal layer and the counter substrate 14. The resistance may be lowered.

また、上述した実施形態では、走査ドライバ及びデータドライバは同一のＩＣチップでもよい。 In the above-described embodiment, the scan driver and the data driver may be the same IC chip.

更に、上述した実施形態では、第１表示部１１及び第２表示部１２が、ほぼ同じ面積の表示領域を備える構成を例に挙げて説明したが、これに限られず、一方の表示領域は他方の表示領域と比較して狭いものであってもよい。 Furthermore, in the above-described embodiment, the first display unit 11 and the second display unit 12 have been described by taking as an example a configuration including a display area having substantially the same area. However, the present invention is not limited to this, and one display area is the other. It may be narrower than the display area.

また、上述した実施形態では、ＲＧＢの３色を発光するフルカラーのボトムエミッション型の有機ＥＬ素子を例に挙げて説明したが、これに限られず、ＲＧＢのいずれか１色のモノカラーであっても良い。この場合、発光層３７の塗り分けが不要となるため隔壁３５を省略することが可能である。 In the above-described embodiment, a full-color bottom emission organic EL element that emits three colors of RGB has been described as an example. However, the present invention is not limited to this, and any one of RGB monocolors may be used. Also good. In this case, it is not necessary to coat the light emitting layer 37 separately, so that the partition wall 35 can be omitted.

更に上述した実施形態では、画素３０の画素回路ＤＳが、２つのトランジスタを備える構成を例に挙げて説明したが、これに限られず３つ以上のトランジスタによって駆動されても良く、１つであっても良い。図７に示すトランジスタＴｒ１１及びトランジスタＴｒ１２は、いずれもｎチャネル型アモルファスシリコン薄膜トランジスタであるが、これに限らず、少なくとも一方がｐチャネル型でもよく、ポリシリコン薄膜トランジスタであってもよい。なお、トランジスタＴｒ１１及びトランジスタＴｒ１２がｐチャネル型の電界効果型トランジスタの場合は、それぞれソース端子及びドレイン端子が図３とは逆に接続される。 Furthermore, in the above-described embodiment, the pixel circuit DS of the pixel 30 has been described by taking as an example a configuration including two transistors, but is not limited thereto, and may be driven by three or more transistors. May be. Each of the transistor Tr11 and the transistor Tr12 illustrated in FIG. 7 is an n-channel amorphous silicon thin film transistor, but is not limited thereto, and at least one of them may be a p-channel type or a polysilicon thin film transistor. Note that in the case where the transistor Tr11 and the transistor Tr12 are p-channel field effect transistors, the source terminal and the drain terminal are respectively connected in the opposite manner to FIG.

本発明の実施形態に係る表示装置の構成例を示す図である。It is a figure which shows the structural example of the display apparatus which concerns on embodiment of this invention. 表示装置の断面図である。It is sectional drawing of a display apparatus. 基板を示す図である。It is a figure which shows a board | substrate. 対向基板を示す図である。It is a figure which shows a counter substrate. （ａ）は、走査ドライバ側の導通部の断面図であり、（ｂ）はデータドライバ側の導通部の断面図である。(A) is sectional drawing of the conduction | electrical_connection part by the side of a scanning driver, (b) is sectional drawing of the conduction | electrical_connection part by the side of a data driver. 表示部の構成例を示す図である。It is a figure which shows the structural example of a display part. 画素の画素回路を示す図である。It is a figure which shows the pixel circuit of a pixel. 画素の平面図である。It is a top view of a pixel. 図８に示すＩＸ−ＩＸ線断面図である。It is the IX-IX sectional view taken on the line shown in FIG. 表示装置の製造方法を示す図である。It is a figure which shows the manufacturing method of a display apparatus. 表示装置の製造方法を示す図である。It is a figure which shows the manufacturing method of a display apparatus. 表示装置の製造方法を示す図である。It is a figure which shows the manufacturing method of a display apparatus. 変形例を示す図である。It is a figure which shows a modification. 従来の表示装置を示す図である。It is a figure which shows the conventional display apparatus.

Explanation of symbols

１０・・・表示装置、１１・・・第１表示部、１２・・・第２表示部、１３・・・基板、１４・・・対向基板、１５，１６・・・出力配線、１８・・・封止部、３０・・・画素、３２・・・絶縁膜、３３・・・層間絶縁膜、３４・・・画素電極、３５・・・隔壁、３６・・・正孔注入層、３７・・・発光層、４０・・・対向電極、Ｃｓ・・・キャパシタ、ＤＤ・・・データドライバ、ＳＤ・・・走査ドライバ、Ｌａ１・・・アノードライン、Ｌｄ１，Ｌｄ２・・・データ配線、Ｌｓ１，Ｌｓ２・・・セレクトライン、Ｔｒ１１，Ｔｒ１２・・・トランジスタ DESCRIPTION OF SYMBOLS 10 ... Display apparatus, 11 ... 1st display part, 12 ... 2nd display part, 13 ... Board | substrate, 14 ... Counter board | substrate, 15, 16 ... Output wiring, 18 ... -Sealing part, 30 ... pixel, 32 ... insulating film, 33 ... interlayer insulating film, 34 ... pixel electrode, 35 ... partition, 36 ... hole injection layer, 37 ..Light emitting layer, 40... Counter electrode, Cs .. Capacitor, DD... Data driver, SD... Scan driver, La1 .. Anode line, Ld1, Ld2. Ls2 ... select line, Tr11, Tr12 ... transistor

Claims

A first substrate;
A first display portion formed on one surface of the first substrate and having a light emitting element;
A second substrate installed to face one surface of the first substrate;
A second display portion formed on a surface of the second substrate facing the first substrate and having a light emitting element;
A sealing portion that is formed between the first substrate and the second substrate and seals the first display portion and the second display portion;
A driver for driving the first display unit and the second display unit,
The driver is installed on the first substrate;
The display device, wherein the second display portion and the driver are connected by a conduction portion provided in a region where the sealing portion is formed.

The conducting portion conducts the first contact portion formed on the first substrate, the second contact portion formed on the second substrate, and the first contact portion and the second contact portion. The display device according to claim 1, further comprising: a conductive material that performs the operation.

The display device according to claim 2, wherein the conductive material is dispersed in the sealing portion.

A pixel circuit having a transistor that operates the light emitting element of the first display portion is provided over the first substrate,
A pixel circuit including a transistor that operates the light emitting element of the second display portion is provided over the second substrate,
4. The display device according to claim 1, wherein the driver outputs a signal for driving a pixel circuit of the first display unit and the second display unit. 5.

The conducting portion conducts the first contact portion formed on the first substrate, the second contact portion formed on the second substrate, and the first contact portion and the second contact portion. And a conducting material
The transistor of the first display portion includes a gate electrode, a source electrode, and a drain electrode,
The first contact portion includes a layer formed by patterning at least one of a conductive layer to be the gate electrode and a conductive layer to be the source electrode and the drain electrode,
The transistor of the second display portion includes a gate electrode, a source electrode, and a drain electrode,
The display device according to claim 4, wherein the second contact portion includes a layer formed by patterning a conductive layer to be the gate electrode and a conductive layer to be the source electrode and the drain electrode.

A counter substrate provided with a wiring and a second display portion having a light emitting element;
A substrate provided with a first display portion having a light emitting element, a driver for outputting a signal to the wiring, and an output wiring connected to the driver,
Sealing with a sealing portion having a conductive portion connecting the wiring and the output wiring,
A method for manufacturing a display device, comprising: