JP4534430B2 - Electro-optical device, substrate for electro-optical device, method for manufacturing electro-optical device, and electronic apparatus - Google Patents

Electro-optical device, substrate for electro-optical device, method for manufacturing electro-optical device, and electronic apparatus Download PDF

Info

Publication number
JP4534430B2
JP4534430B2 JP2003119845A JP2003119845A JP4534430B2 JP 4534430 B2 JP4534430 B2 JP 4534430B2 JP 2003119845 A JP2003119845 A JP 2003119845A JP 2003119845 A JP2003119845 A JP 2003119845A JP 4534430 B2 JP4534430 B2 JP 4534430B2
Authority
JP
Japan
Prior art keywords
light emitting
substrate
connection terminal
electro
optical device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003119845A
Other languages
Japanese (ja)
Other versions
JP2004327215A (en
Inventor
聖一 飯野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003119845A priority Critical patent/JP4534430B2/en
Publication of JP2004327215A publication Critical patent/JP2004327215A/en
Application granted granted Critical
Publication of JP4534430B2 publication Critical patent/JP4534430B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/127Active-matrix OLED [AMOLED] displays comprising two substrates, e.g. display comprising OLED array and TFT driving circuitry on different substrates
    • H10K59/1275Electrical connections of the two substrates

Description

【0001】
【発明の属する技術分野】
本発明は、例えば有機EL(Electronic Luminescence)素子などの発光素子を用いた電気光学装置、電気光学装置用基板、電気光学装置の製造方法および電子機器に関する。
【0002】
【従来の技術】
近年、従来の液晶素子に代わる次世代の発光デバイスとして、有機EL素子が注目されている。有機EL素子は、2つの電極によって発光層を挟持した構造であり、両電極間に流れる電流に応じて自ら発光する自発光素子であるために、視野角依存性が少なく、また、バックライトが不要となる結果、低消費電力であるなど、表示素子として優れた特性を有している。
このような有機EL素子の駆動には、液晶素子と同様に、薄膜トランジスタ(Thin Film Transistor、以下「TFT」と省略する)などのような能動素子を用いるアクティブマトリクス方式と、能動素子を用いないパッシブマトリクス方式とに大別することができるが、駆動電圧が低くて済む等の理由により、後者に係るアクティブマトリクス方式が優れていると考えられている。
【0003】
ところで、有機EL素子をアクティブマトリクス方式で駆動する場合において、能動素子と有機EL素子とを単一の基板において形成する構造は、歩留まりやスループットなどの製造的観点からいえば好ましくはない。このため、近年では、能動素子と有機EL素子とを別々の基板で形成した後に、2つの基板を貼り合わせる技術が提案されている(例えば、特許文献1、2参照)。
【0004】
【特許文献1】
特開2002−82633号公報(図3参照)
【特許文献2】
特開2001−117509号公報(図2、図3参照)
【0005】
【発明が解決しようとする課題】
ところで、有機EL素子は、文字通り有機材料からなるので、有機溶媒や水分などによって劣化しやすく、また、発光層に応力が加わると、容易に破壊してしまう、という欠点を有する。上記公報に記載の技術は、基板同士が貼り合わせられる際の応力が有機EL素子を構成する電極に直接加わるために、有機EL素子の劣化および破壊を防止する観点からいえば、十分なものではなかった。
本発明は、このような事情に鑑みてなされたもので、その目的とするところは、有機EL素子のような発光素子が形成された基板と、当該発光素子を駆動するための能動素子が形成された基板とを貼り合わせる場合に、発光素子の劣化・破壊を抑止した電気光学装置、電気光学装置用基板、電気光学装置の製造方法および電子機器をそれぞれ提供することにある。
【0006】
【課題を解決するための手段】
上記目的を達成するために本発明に係る電気光学装置は、第1基板と第2基板とを有し、前記第1基板は、透明性を有する基材と、前記基材に形成された複数の個別電極と、前記複数の個別電極の間隙に跨るように前記複数の個別電極に対して観察側とは反対方向に盛り上がった部分が前記基材を平面視したときに格子状に形成された仕切り用の隔壁と、前記隔壁で仕切られた領域に形成された発光層と、前記発光層を覆うように形成された共通電極と、前記隔壁および前記共通電極を覆う封止層と、前記封止層を挟んで前記個別電極と対向して設けられ、前記隔壁および前記封止層を貫通する導電部を介し、前記個別電極に導通する第1の接続端子とを備え、発光素子が、前記個別電極、前記発光層、及び前記共通電極の積層により形成され、前記共通電極は、複数の発光素子に対し共通であって、前記封止層の貫通が予定されている領域を避けて形成され、前記第2基板は、前記複数の発光素子をそれぞれ駆動する駆動回路と、前記第1の接続端子に対応して設けられ、前記駆動回路と前記複数の発光素子とを接続するための第2の接続端子とを備え、前記第1基板に設けられた前記第1の接続端子と前記第2基板に設けられた前記第2の接続端子とが電気的に接続するように配置される。この電気光学装置によれば、第1基板の発光素子は封止層に覆われるので、発光素子の劣化が防止される。さらに、第2基板との貼り合わせ時に、応力が発光素子に直接加わらないので、発光素子の破壊も防止される。また、第1基板において封止層の表面には、第1の接続端子だけが露出するので、隣接する接続端子と接触しない限り、広くすることができる結果、接続端子同士の接触抵抗を低減することが可能となる。なお、ここでいう発光素子とは、上述した有機EL素子のほか、LEDや、電極間の放電によって発光するプラズマディスプレイのセルなどを含む。
【0007】
この電気光学装置において、前記個別電極は、前記共通電極よりも前記基材側に位置する構成としてもよい。また、この構成において、前記個別電極は透明性を有し、前記共通電極は反射性を有する構成が好ましい。この構成によれば、共通電極を低抵抗化することができるので、表示ムラを防止することができる。また、発光素子により発せられた光は、共通電極で反射するので、光の利用効率も高められる
【0009】
この電気光学装置において、前記発光層は、有機エレクトロルミネッセンス層を含み、前記発光素子は、個別電極および共通電極のうち一方を陰極とし、他方を陽極とする有機EL素子である構成が望ましい。
また、この電気光学装置において、前記第2基板は、互いに交差する複数の走査線と複数のデータ線とを有し、前記駆動回路は、前記複数の走査線と前記複数のデータ線との交差部に対応して設けられ、当該交差部に対応する走査線が選択されたときにオンするスイッチングトランジスタと、前記スイッチングトランジスタがオンしたときに、当該交差部に対応するデータ線上の電気信号に応じた電荷を蓄積する容量素子と、その一の端子が前記第2の接続端子と電気的に接続されるとともに、前記容量素子に蓄積された電荷に応じて、その動作状態が定まる駆動トランジスタとを有する構成が好ましい。
この構成によれば、スイッチングトランジスタがオフしたときであっても、容量素子に蓄積された電荷によって駆動トランジスタの導通状態が定められるので、発光素子に電流を供給し続けることができる。
なお、この電気光学装置において、前記駆動回路は、薄膜トランジスタを有しても良い。また、電子機器としては、このような電気光学装置を備えることが好ましい。
【0010】
上記目的を達成するために本発明に係る電気光学装置用基板は、透明性を有する基材と、前記基材に形成された複数の個別電極と、前記複数の個別電極の間隙に跨るように前記複数の個別電極に対して観察側とは反対方向に盛り上がった部分が前記基材を平面視したときに格子状に形成された仕切り用の隔壁と、前記隔壁で仕切られた領域に形成された発光層と、前記発光層を覆うように形成された共通電極と、前記隔壁および前記共通電極を覆う封止層と、前記封止層を挟んで前記個別電極と対向して設けられ、前記隔壁および前記封止層を貫通する導電部を介し、前記個別電極に導通する第1の接続端子とを備えた相手方基板であって、発光素子が、前記個別電極、前記発光層、及び前記共通電極の積層により形成され、前記共通電極、複数の発光素子に対し共通であって、前記封止層の貫通が予定されている領域を避けて形成されている前記相手方基板と張り合わされ、前記複数の発光素子をそれぞれ駆動する駆動回路と、前記第1の接続端子に接続可能に設けられ、前記駆動回路と前記複数の発光素子とを電気的に接続するための第2の接続端子とを備え、前記相手方基板との貼り合わせによって電気光学装置を構成し、前記第2の接続端子が前記貼り合わせによって前記第1の接続端子にそれぞれ接続される。この電気光学装置用基板は、上記電気光学装置の第2基板として用いられる。
【0011】
また、上記目的を達成するために本発明に係る電気光学装置用基板は、相手方基板との貼り合わせによって電気光学装置を構成する電気光学装置用基板であって、透明性を有する基材と、前記基材に形成された複数の個別電極と、前記複数の個別電極の間隙に跨るように前記複数の個別電極に対して観察側とは反対方向に盛り上がって、前記基材を平面視したときに格子状に形成された仕切り用の隔壁と、前記隔壁で仕切られた領域に形成された発光層と、前記発光層を覆うように形成された共通電極と、前記隔壁および前記共通電極を覆う封止層と、前記封止層を挟んで前記個別電極と対向して設けられ、前記隔壁および前記封止層を貫通する導電部を介し、前記個別電極に導通する第1の接続端子とを備え、発光素子が、前記個別電極、前記発光層、及び前記共通電極の積層により形成され、前記共通電極は、複数の発光素子に対し共通であって、前記封止層の貫通が予定されている領域を避けて形成され、前記相手方基板は、前記複数の発光素子をそれぞれ駆動する駆動回路と、前記第1の接続端子に接続可能に設けられ、前記駆動回路と前記複数の発光素子とを電気的に接続するための第2の接続端子とを備え、前記第1の接続端子が前記貼り合わせによって前記第2の接続端子にそれぞれ接続される。この電気光学装置用基板は、上記電気光学装置の第基板として用いられる。
【0012】
上記目的を達成するために本発明に係る電気光学装置の製造方法は、透明性を有する基材に、複数の個別電極を形成する工程と、前記複数の個別電極の間隙に跨るように前記複数の個別電極に対して観察側とは反対方向に盛り上がった部分が前記基材を平面視したときに格子状となるように、仕切り用の隔壁を形成する工程と、前記隔壁で仕切られた領域に発光層を形成する工程と、前記発光層を覆うように共通電極を形成する工程と、前記隔壁および前記共通電極を覆う封止層を形成する工程と、前記隔壁および前記封止層を貫通する導電部を介し、前記個別電極に導通する第1の接続端子を形成する工程とを施し、前記共通電極を、前記封止層の貫通が予定されている予定領域を避けて形成する一方、前記透明性を有する基材とは異なる基材に、前記複数の発光素子をそれぞれ駆動する駆動回路を形成する工程と、前記駆動回路と前記複数の発光素子とを接続するための第2の接続端子を、前記第1の接続端子に対応して形成する工程とを施し、前記第1の接続端子と前記第2の接続端子とを電気的に接続する工程を有する。この製造方法によれば、第1基板の発光素子は封止層に覆われるので、発光素子の劣化が防止される。さらに、第2基板との貼り合わせ時に、応力が発光素子に直接加わらないので、発光素子の破壊も防止される。また、第1基板において封止層の表面には、第1の接続端子だけが露出するので、隣接する接続端子と接触しない限り、広くすることができる結果、接続端子同士の接触抵抗を低減することが可能となる。
【0013】
この製造方法において、前記第1の接続端子と前記第2の接続端子とを電気的に接続する工程は、異方性導電材を、前記第1の接続端子と前記第2の接続端子との間に付与する工程を含むことが好ましい。これにより、第1および第2の接続端子同士を電気的に簡易に接続することが可能となる。
【0014】
また、上記製造方法において、記第1の接続端子を形成する工程は、前記隔壁および前記封止層前記予定領域開孔て、前記個別電極の一部を露出させる工程を含むようにしても良い。封止層および隔壁を一括して開孔させるので、第1の接続端子を個別電極に導通させるため開孔が1回で済む。
【0015】
また、上記製造方法において、前記隔壁を形成する工程は、前記隔壁を、前記複数の個別電極にそれぞれ達する複数の開孔部を有するように形成する工程と、前記複数の開孔部に導電材を付与する工程とを有し、前記共通電極を形成する工程では、前記導電材とは接触しないように前記共通電極を形成し、前記第1の接続端子を形成する工程は、前記封止層を前記予定領域で開孔て、前記導電材の一部を露出させる工程を含むようにしても良い。第1基板において、第1の接続端子から個別電極までを導通するための開孔は、隔壁および封止層のそれぞれの2回となるが、1回の開孔に必要な深さが浅くなるので、開孔に伴う欠けなどの不良を低減することができる。
【0016】
また、上記製造方法において前記共通電極を積層した後に、前記複数の発光素子を仕切るための隔壁を形成する工程と、前記隔壁で仕切られた領域に前記発光層を形成する工程と、前記複数の個別電極をその少なくとも一部が前記隔壁の頂上部分にかかるように形成する工程とを有し、前記第1の接続端子を形成する工程は、前記封止層を開孔させて、前記隔壁の上方に位置するように形成された個別電極の一部を露出させる工程を含むようにしても良い。第1基板において、第1の接続端子から個別電極までを導通するための開孔は、封止層の1回だけで済ませることができる。
【0017】
ここで前記発光層を形成する工程は、液体化した発光材料を、前記隔壁により仕切られた領域に付与する工程を有することが望ましい。液体化した発光材料が吐出された際に、当該液体材料は、隔壁により画素内にとどまり、隣接する画素にまたがることがない。また、発光材料が選択的に形成されるので、フォトリソグラフィ技術を用いた形成方法よりも、無駄になる発光材料の量は少なくて済む。
【0018】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態について説明する。
【0019】
<第1実施形態>
まず、説明の便宜上、実施形態に係る電気光学装置を含む表示システムの全体について説明する。図1は、その表示システム10の構成を示すブロック図である。
この図に示されるように、表示パネルとしての電気光学装置100では、複数m本の走査線202と複数n本のデータ線204とが互いに直交するように(電気的には絶縁されている)延設されるとともに、その交差部の各々に、有機EL素子を有する画素回路110が設けられている。すなわち、この電気光学装置100では、画素がm行n列でマトリクス状に配列している。
画像メモリ130は、各画素に対応した記憶領域を有し、各記憶領域では、対応する画素の階調(輝度)を規定するデジタルデータDmemが格納される。なお、このデジタルデータDmemは、CPU(図1では図示省略)などから供給されて、指定された記憶領域に書き込まれる。
【0020】
走査線駆動回路140は、m本の走査線202に走査信号を供給するものである。詳細には、走査線駆動回路140は、走査線202を1水平走査期間毎に1本ずつ順番に選択して、選択した走査線202にはアクティブレベル(Hレベル)の走査信号を、それ以外の走査線202には非アクティブレベル(Lレベル)である走査信号を、それぞれ1行目から最終m行目までの走査線202に供給する。ここで、説明の便宜上、i(iは、1≦i≦mを満たす整数)行目の走査線202に供給される走査信号をYiと表記する。
制御回路150は、走査線駆動回路140による走査線202の選択を制御するとともに、走査線202の選択動作に同期させて、1列からn列までのデータ線204に対応するデジタルデータDpix-1〜Dpix-nを画像メモリ130から読み出してデータ線駆動回路160に供給する。
【0021】
データ線駆動回路160は、D/A変換器をデータ線204毎に有する(図示省略)。ここで、j(jは、1≦j≦nを満たす整数)列目のD/A変換器には、選択された走査線202とj列目のデータ線204との交差部に対応するデジタルデータDpix-jが供給される。そして、当該D/A変換器は、供給されたデジタルデータDpix-jをアナログ電圧に変換し、データ信号Xjとして対応するj列目のデータ線204に印加する。
したがって、例えば、3列目のデータ線204に印加されるデータ信号X3の電圧は、そのときに選択される走査線202と3列目のデータ線204との交差部に対応する画素のデジタルデータDpix-3を、アナログ電圧に変換したものとなる。
電源回路170は、各部に適切な電源を供給するものである。
【0022】
なお、符号100、130、140、150、160、170の各要素は、それぞれが独立した部品により構成される場合や、一部または全部が一体となって構成される場合など、実際には様々な形態をとる。例えば、走査線駆動回路140およびデータ線駆動回路160が一体となって、後述するTFT基板に、画素駆動回路とともに集積化される場合もある。このように集積化すると、周辺回路を別基板上に実装するタイプと比較して、装置全体の小型化や低コスト化を図る上で有利となる。
【0023】
<画素回路>
次に、電気光学装置100における画素回路110について説明する。図2は、その構成の一例を示す回路図である。なお、すべての画素回路110は、互いに同一構成であるが、ここでは、i行目の走査線202とj列目のデータ線204との交差部分に設けられる画素回路110で代表させて説明することにする。この図に示されるように、該走査線202と該データ線204との交差部分に設けられた画素回路110は、画素駆動回路250と、発光素子たる有機EL素子310とを有する構成となっている。
この電気光学装置100は、詳細については後述するが、画素駆動回路250を有するTFT基板と、有機EL素子310を有するEL基板との2枚で構成されるとともに、両者基板が画素回路110毎にN点を介して電気的に接続された構成となっている。
【0024】
画素駆動回路250は、2個のTFT212、214、容量素子220を有する。このうち、スイッチングトランジスタとしてのTFT214は、nチャネル型であり、そのゲートは走査線202に接続され、そのソースは、データ線204に接続され、そのドレインは、TFT212のゲートおよび容量素子220の一端に接続されている。駆動トランジスタとしてのTFT212はpチャネル型であり、そのソースは、電源における高位側の電圧Vddが印加された電源線209に接続される一方、そのドレインは、N点を介して、有機EL素子310の陽極に接続される。容量素子220の他端は、上記電源線209に接続されている。
有機EL素子310については、後述するように陽極と陰極の間に有機EL層が挟持されて、順方向電流に応じた輝度にて発光する。ここで、第1実施形態では、有機EL素子310の陰極は、すべての画素回路にわたって電気的に共通な電極であり、電源における低位(基準)電圧Gndに接地されている。なお、後述する図15で示されるように、有機EL素子310においては、陽極が共通電極となる場合もあり得る。
【0025】
画素回路110において、i行目の走査線202が選択されて、走査信号YiがHレベルになると、nチャネル型のTFT214が、ソースおよびドレインの間においてオン状態となるので、TFT212のゲートには、データ信号Xjの電圧が印加される。したがって、TFT212のソースおよびドレイン間の導通状態は、データ信号Xjの電圧に応じて定まる結果、有機EL素子310には、当該電圧に応じた電流が流れ、これにより有機EL素子310が発光する。一方、TFT214がオン状態のとき、TFT212のゲート電圧に応じた電荷が容量素子220に蓄積される。
【0026】
次に、i行目の走査線202の選択が終了して非選択となり、走査信号YiがLレベルになると、TFT214はオフ状態になるが、TFT212のゲート電圧は、容量素子220によって保持されているので、有機EL素子310には、TFT214がオン状態となったときとほぼ等しい電流が引き続き流れる。このため、有機EL素子310は、i行目の走査線202が非選択となっても、選択時の電流に応じた輝度で発光し続けることになる。
ここでは、i行j列の画素回路110についてのみについて説明しているが、i行目の走査線202は、m個の画素回路110に共用されているので、共用されるm個の画素回路110においても同様な動作が実行されることになる。
さらに、走査信号Y1、Y2、Y3、…、Ymは、順番に排他的にHレベルとなる。この結果、すべての画素回路110において、同様な動作が実行されて、1フレームの画像が表示される。そして、この表示動作は、1垂直走査期間毎に繰り返される。
なお、図2に示される画素回路110では、走査線202が選択されたときに、デジタルデータのディジタル値に応じた電圧がデータ線204に印加されるとして説明したが、当該輝度に応じた電流がデータ線204に供給される構成でも良い。このような構成であっても、TFT212のゲート電圧が容量素子220に保持されるので、当該輝度に応じた電圧が印加される構成と同等な効果が得られる。
【0027】
<電気光学装置の構造>
次に、電気光学装置100の構造について説明する。図3(a)および図3(b)は、電気光学装置100の要部構成を示す断面図である。これらの図に示されるように、電気光学装置100は、TFT基板200とEL基板300とを、互いに端子形成面を対向させるとともに、端子同士が電気的に接続されるように貼り合わせた構造となっている。ここで、端子同士は、異方性導電体400によって電気的に接続される。詳細には、図3(a)に示されるように、第1に、TFT基板200とEL基板300とを、互いに端子形成面を対向させるとともに、その間に、表面が金属被膜に覆われたマイクロカプセル410をエポキシ等からなるシート状の接着材中に分散させた異方性導電体400を挟持させ、第2に、TFT基板200とEL基板300とを熱圧着させると、図3(b)に示されるように、端子同士がマイクロカプセル410を介して電気的に接続された状態となる。したがって、この端子同士の接続点が図2におけるN点である。
【0028】
TFT基板200には、例えばプラスティックやガラスなどの基材201に、走査線202や、データ線204、電源線209、画素駆動回路250が形成され、さらに、これらの各部が絶縁層260で覆われた構造となっている。この絶縁層260には、コンタクトホール230が画素駆動回路250毎に設けられ、TFT212のドレインまで開孔している。そして、引出端子(第2の接続端子)240が、絶縁層260の表面に形成されるととともに、コンタクトホール230を介して、TFT212のドレイン、すなわち、画素駆動回路250の出力端に接続されている。
【0029】
次に、TFT基板200における平面的な構成について説明する。図4は、説明のために、TFT基板200において、引出端子240および絶縁層260を除いた状態を示す平面図である。
まず、図4において、最下層は、TFT212、214の半導体層であり、例えば結晶性のポリシリコン層をパターニングしたものである。次に、第2層は、例えばゲート電極層であり、TFT212のゲート電極と、走査線202とに大別される。ここで、前者に係るTFT212のゲート電極は、容量素子220の一部を構成し、また、後者に係る走査線202は、TFT214の側に分岐する部分も含む。そして、最下層の半導体層と、第2層のゲート電極層とが交差する部分が、TFT212、214のチャネル領域となる。
続いて、第3層は、例えばアルミニウム層であり、TFTのソース、ドレインに接続するための配線と、データ線204と、電源線209とに大別される。なお、互いに異なる層からなる配線同士の接続、および、TFTのソース/ドレインと配線との接続は、図4において「×」印で示されるコンタクトホールを介して行われる。
また、容量素子220は、TFT212のゲート電極の延長部分と、この延長部分を覆う絶縁膜(図示省略)と、電源線209の分岐部分との積層によって構成されている。
なお、図4においては、トップゲート構造のTFTを例にとって説明したが、ボトムゲートであっても良いのは、もちろんである。
【0030】
図4においては、最上層に位置する引出端子240については、説明の便宜上、図示が省略されているので、図5において、引出端子240の形状および配列を示すことにする。図5に示されるように、引出端子240は、絶縁層260の表面において、矩形状に形成される。なお、この引出端子240は、コンタクトホール230を介し、画素駆動回路250におけるTFT214のドレインに接続されるので、画素回路110(画素駆動回路250)毎に、設けられることなる。
【0031】
説明を再び図3(a)に戻すと、EL基板300において、基材301は、例えばプラスティックやガラスなどであって、透明性を有するものである。この基材301の表面には、有機EL素子310(図2参照)の陽極たる個別電極303が、画素毎に矩形状に形成されている。この個別電極303は、ITO(Indium Tin Oxide:インジウム錫酸化物)などの透明導電体である。
バンク305は、個別電極303の間隙に跨るように、縦横の格子状に形成された隔壁である。このバンク305は、画素間の混色や光漏れを低減するためや、有機EL層313をインクジェット法により形成する際に、吐出されたインク組成物が隣接する画素にまで拡がるのを防止するためなどの理由で設けられる。
【0032】
有機EL層313は、正孔輸送層、発光層および電子注入層により構成されるが、正孔輸送層、電子注入層は必ずしも必要ではない。このため、図3(a)においては、正孔輸送層および発光層の積層物を有機EL層313として図示し、電子注入層については図示を省略している。
また、共通電極323は、有機EL素子310の陰極として機能するものであり、各画素にわたって共通な反射性導電体である。
ここで、共通電極323は、バンク305および有機EL層313を覆うように形成されているが、いわゆるべた塗りの状態ではなく、バンク305の頂上部分であってコンタクトホール330が形成される部分では、当該コンタクトホール330を介する接続端子340に接触しないように、開口部325において開口している。
封止層360は、有機EL層313等を外気等から保護するために、絶縁性材料によって、共通電極323やバンク305を覆うように形成される。コンタクトホール330は、画素毎に設けられ、封止層360およびバンク305を貫通する導電部を介して個別電極303にまで達している。そして、接続端子(第1の接続端子)340が、コンタクトホール330(内の導電部)を介して、対応する個別電極303に接続されている。
【0033】
ここで、EL基板300における接続端子340の配置について図6を参照して説明する。なお、図6は、接続端子340の形状および配列を示す平面図であるので、有機EL素子310により発せられる光は、紙面裏側に向かう点に留意されたい。
図6に示されるように、接続端子340は、封止層360の表面において、TFT基板200における引出端子240とほぼ同形状に形成されている。また、接続端子340は、コンタクトホール330を介して、個別電極303(図3(a)または図3(b)参照)に接続される。なお、接続端子340と個別電極303との層間には、共通電極323が存在するが、バンク305(および封止層360)に設けられたコンタクトホール330近傍では、共通電極323は開口部325によってコンタクトホール330を避けるように開口しているので、共通電極323と、接続端子340(個別電極303)とは、電気的に非接続状態である。
【0034】
<電気光学装置の製造工程>
次に、電気光学装置100の製造工程について基板毎に分けて説明する。図7は、この製造工程を示す図である。
TFT基板200について簡単に説明すると、まず、基材201に、画素駆動回路250などの素子・配線を形成する(工程(a)参照)。詳細には、基材201に、例えばアモルファスのシリコン層を堆積し、レーザアニール等により加熱処理して、シリコン層を結晶化させるとともに、パターニングして、第1層たる半導体層を形成する。次に、第2層たるゲート電極を成膜・パターニングして、走査線202等を形成する。さらに、pチャネル領域をレジストでマスクした後、nチャネル領域用にドーピングをして、レジストを剥離することによって、nチャネル型のTFT214を形成する。続いて、nチャネル領域をレジストでマスクし、pチャネル領域用にドーピングをして、レジストを剥離することによって、pチャネル型のTFT212を形成する。次に、層間絶縁膜を形成し、TFT212、214のソース・ドレイン領域を開孔する。続いて、第3層たるアルミニウム等の金属膜を成膜・パターニングして、データ線204や電源線209等の配線を形成する。
なお、素子・配線を形成する工程は、良く知られているポリシリコンプロセス等を用いることができるので、これ以上の説明については省略する。
【0035】
続いて、画素駆動回路250などが形成された領域を覆うように、例えばSiO2や、Si34、SiONなどの絶縁層260を成膜する(工程(b)参照)。なお、絶縁層260の表面には、配線やTFTなどを反映して凹凸が発生するので、絶縁層260の表面をCMP(化学的機械研磨)などによって平坦化することが好ましい。また、絶縁層260については、アクリル樹脂やポリイミド樹脂により形成して、その表面を平坦化しても良い。
次に、コンタクトホール230を形成し、絶縁層260を開孔する(工程(c)参照)。そして、アルミニウムなどの金属膜を成膜、パターニングして、引出端子240を形成する(工程(d)参照)。これにより、TFT基板200が完成する。
【0036】
一方、EL基板300については、図7に加えて、図8および図9を参照して説明する。ここで、図8および図9は、それぞれEL基板における製造プロセスを説明するための部分断面図であり、工程(1)〜(7)は、それぞれ図7に対応している。
まず、ガラスなどの透明性を有する基材301に、ITOなどの透明導電体を成膜した後、フォトリソグラフィ技術を用いてパターニングすることによって、矩形状の個別電極303を形成する(図7および図8における工程(1)参照)。この個別電極303に対しては、後述するインクジェット法により吐出されたインク組成物が均一な厚さで拡がるように、親水処理を施すのが好ましい。
次に、バンク305を形成する(図7および図8における工程(2)参照)。バンク305は、例えば、SiO2、SiNなどの積層物を厚付けしたものである。
【0037】
続いて、有機EL層313を構成する正孔輸送層および発光層を、インクジェット法を用いて形成する(図7および図8における工程(3)参照)。ここで、インクジェット法とは、層材料を、溶媒に溶解または分散させるとともに、そのインク組成物をインクジェットヘッドから吐出させ、さらに、乾燥・熱処理を経てパターン形成する、という方法である。
なお、正孔輸送層の材料としては、PSS(ポリスチレンスルフォン酸)系の混合物が挙げられ、この混合物を極性溶媒に分散させたものが、インク組成物として用いられる。また、発光層の材料としては、PPV(ポリパラフェニレンビニレン)などの有機材料が用いられる。
【0038】
次に、開口部325となるべき領域をマスキングした状態で、アルミニウムなどの反射性金属を蒸着して、共通電極323を形成する(図7および図8における工程(4)参照)。ここで、共通電極323の形成時において、マスク蒸着を行う理由は、すでに形成した有機EL層313に対してエッチング処理をするのが、当該有機EL層313にとって望ましくないからである。
なお、有機EL層313に電子注入層を形成する場合には、共通電極323の下層に、共通電極323と同形状で、電子注入性の高い(仕事関数の低い)カルシウムやリチウムなどの金属薄膜を形成する。
【0039】
続いて、有機EL層313を覆うように、例えばSiO2、SiONなどからなる封止層360を成膜し、この後、バンク305などを反映した起伏をなくすべく、封止層360の表面をCMPなどによって平坦化処理する(図7および図9における工程(5)参照)。
さらに、コンタクトホール330を形成し、本実施形態では、封止層360およびバンク305を開孔する(図7および図9における工程(6)参照)。この後、アルミニウムなどの金属膜を成膜、パターニングして、コンタクトホール330内の導電部と、接続端子340とを形成する(図7および図9における工程(7)参照)。これにより、EL基板300が完成する。
【0040】
そして、完成したTFT基板200およびEL基板300を、上述したように、互いに端子形成面を対向させるとともに、両基板間に異方性導電体400を挟持させ、引出端子240および接続端子340同士が一体一に対向するように位置合わせした状態で熱圧着する。この熱圧着状態では、異方性導電体400の接着材が溶融するとともに、引出端子240および接続端子340の各組において、1つ以上のマイクロカプセル410が残留すれば、当該マイクロカプセル410の金属皮膜を介して、引出端子240および接続端子340同士は電気的に接続される。そして、熱圧着を停止させると、接着材が硬化して、引出端子240および接続端子340同士の電気的接続が保たれた状態で、TFT基板200およびEL基板300が互いに貼り合わせられる(図3(b)参照)。
【0041】
この電気光学装置100において、陽極たる個別電極303から陰極たる共通電極323に電流が流れると、有機EL層313の発光層は、キャリアとなる正孔と電子との結合によって光を発する。この光のうち、図3(b)において紙面下向きの光は、そのまま透明な個別電極303および基材301を通過して観察者に視認される。一方、有機EL層313から発せられた光のうち、紙面上向きの光は、反射性を有する共通電極323で反射し、有機EL層313、個別電極303および基材301を通過して、同様に観察者に視認される。このため、観察者には、それだけ多くの光が視認される。さらに、本実施形態において、個別電極303と基材301との間に介在するものが存在しないので、開口率を容易に高めることができる。このように光の利用効率と高開口率とが相俟って、電気光学装置100では、明るい表示が可能となる。
【0042】
また、共通電極323には、ITOなどのような比較的高抵抗の導電体ではなく、アルミニウムなど低抵抗の導電体を用いることができるので、画素位置によって発光層に流れる電流が相違することに起因する表示ムラを抑えることができる。
さらに、EL基板300では、有機EL層313は封止層360によって完全に覆われるので、以降の工程、例えばTFT基板200との貼り合わせ工程を、不活性環境で行う必要がないし、製造後において水分等による劣化も防止される。
くわえて、有機EL層313は封止層360に覆われ、また、接続端子340も封止層360およびバンク305を貫通して個別電極303に接続されているので、EL基板300の有機EL層313には、TFT基板200との貼り合わせ時に応力が直接かからない。このため、基板同士の貼り合わせ時において、有機EL層313(有機EL素子310)が破壊される、といった不具合も低減される。
【0043】
<第2実施形態>
次に、本発明の第2実施形態について説明する。この第2実施形態は、第1実施形態におけるEL基板300のコンタクトホール330を2回に分けて開孔した点にある。このため、電気光学装置100の構造的には同一であるので、EL基板の製造プロセスについて相違点を中心に説明することにする。
図10は、第2実施形態に係る電気光学装置の製造工程を示す図であり、図11および図12は、それぞれEL基板における製造プロセスを説明するための部分断面図である。なお、図11および図12における工程(2)〜(8)は、それぞれ図10に対応し、工程(1)については、第1実施形態と同一なので、省略している。すなわち、ガラスなどの透明性を有する基材301に、ITOなどの透明導電体を矩形状にパターニングして個別電極303を形成する点は、第1実施形態と同様である。
【0044】
次に、個別電極303を形成した基材301に例えば感光性アクリル樹脂などを塗布した後、フォトリソグラフィ技術を用いてパターニングすることによって、バンク305を形成する。このようなバンク305のパターニングの際に、個別電極303に達する開孔部307についても同時に形成する(図10および図11における工程(2)参照)。
ここで、バンク305を構成する材料としては、有機EL層313のインク組成物の溶媒に対し耐久性を有するものであれば良いが、フロロカーボンガスプラズマ処理によって撥水処理することが可能である点を考慮すると、上述した感光性アクリル樹脂や感光性ポリイミドなどの有機材料が好ましい。また、画素間の混色や光漏れの低減という特性をバンク305に要求するのであれば、黒色に着色することも好ましい。なお、バンク305については、密着性を向上させるなどの観点から、SiO2などの無機材料を下層とした積層構造としても良い点は、第1実施形態と同様である。
【0045】
続いて、アルミニウムなどの比較的低抵抗の導電体を導通層としてスパッタリングなどにより成膜し、この後、パターニングして、導通材309として開孔部307に充填する(図10および図11における工程(3)参照)。
この後、第1実施形態における工程(3)〜(5)と同様に、有機EL層313、共通電極323および封止層360を、それぞれ形成する(図10および図11における工程(4)〜(6)参照)。
ここで、有機EL層313をインクジェット法により形成するに際し、個別電極303への親水処理だけでなく、バンク305への撥水処理との併用によって、バンク305にかからないようにインク組成物が個別電極303上に均一に形成される。
【0046】
次に、コンタクトホール330を形成して、第2実施形態では、封止層360だけを開孔する(図10および図12における工程(7)参照)。この後、アルミニウムなどの金属膜を成膜、パターニングして、接続端子340を形成する。これにより接続端子340は、バンク305に充填された導通材309を介して個別電極303と電気的に接続される(図10および図12における工程(8)参照)。
そして、第1実施形態と同様に、完成したTFT基板200およびEL基板300を、互いに端子形成面を対向させるとともに、両基板間に異方性導電体400を挟持させ、引出端子240および接続端子340同士が一体一に対向するように位置合わせした状態で熱圧着して、両基板を貼り合わせる。
【0047】
この第2実施形態では、第1実施形態と同様に、光の利用効率の向上と高開口率とによって明るい表示が可能となり、また、共通電極323として金属電極を使用することによる表示ムラの低減や、封止層360によって有機EL層の劣化や破壊を防止することが可能である。さらに、第2実施形態によれば、第1実施形態と比較して、接続端子340から個別電極303への導通を図るための開孔が、バンク305および封止層360のそれぞれについて2回に分けて行われるので、1回の開孔に必要な深さが浅くなり、開孔に伴う欠けや、コンタクトホールのテーパーによる孔径の拡大などの不良・不具合を低減することができる。
【0048】
<第3実施形態>
次に、本発明の第3実施形態について説明する。図13(a)および図13(b)は、第3実施形態に係る電気光学装置100の要部構成を示す断面図である。これらの図に示されるように、第3実施形態では、TFT基板200の構造が同一である点と、当該TFT基板200とEL基板300とを、互いに端子形成面を対向させ、端子同士が電気的に接続されるように貼り合わせた点とにおいて、第1実施形態と共通であるが、第1実施形態では、EL基板300の基材301から順番に、個別電極303、有機EL層313および共通電極323を積層した構造であったのに対し、この第3実施形態では、逆の順番で積層した点において、第3実施形態は第1実施形態と相違している。すなわち、第3実施形態では、EL基板300の基材301から順番に、共通電極323、有機EL層313および個別電極303を積層した構造となっている。ここで、画素毎に設けられる個別電極303は、画素に対応する有機EL層313とは、封止層360だけを開孔するコンタクトホール330(内の導電部)を介して、電気的に接続されている。
【0049】
また、第3実施形態におけるEL基板300は、特に図示はしないが、おおよそ次のようなプロセスによって製造される。すなわち、基材301の表面に共通電極323を透明導電体により成膜した後に、バンク305を形成し、当該バンク305で仕切られた領域に発光層を形成し、さらに、一部がバンク305の上方に位置するように、かつ、反射性の金属膜により個別電極303を形成し、これらを覆うように封止層360を形成する。そして、コンタクトホール330を形成して、封止層360を開孔するとともに、バンク305の上方に位置する個別電極を露出させ、この後、アルミニウムなどの金属膜を成膜、パターニングして、接続端子340を形成する。
【0050】
この第3実施形態では、第1、第2実施形態と同様に、光の利用効率の向上と高開口率とによって明るい表示が可能となるだけでなく、封止層360によって有機EL層の劣化や破壊を防止することが可能である。ここで、上述したように、有機EL層313において発せられた光は、基材301を介して紙面下向きに放射されるので、第3実施形態では、個別電極303に反射性が要求される一方、共通電極323に透明導電性が要求される。このため、第3実施形態では、共通電極323として比較的高抵抗のITOなどを用いざるを得ないので、第1実施形態と比較すると、表示ムラが発生しやすいと考えられる点において若干不利である。
しかしながら、接続端子340から個別電極303への導通を図るために、封止層360だけを1回開孔するだけで済むので、封止層360およびバンク305を1度に開孔する第1実施形態や、2回に分けて開孔する第2実施形態と比較すると有利となる。
なお、第3実施形態では、コンタクトホール330を、バンク305の頂上部分に設けたが、個別電極303に接続される部分であれば、どこでも良い。
【0051】
<応用・変形>
本発明は、上述した第1、第2および第3実施形態に限られず、種々の応用・変形が可能である。例えば、第1、第2および第3実施形態におけるプロセスや構成要素を次に説明するようなものとしても良い。
【0052】
<貼り合わせ>
上述した実施形態では、異方性導電体400によって、TFT基板200とEL基板300との貼り合わせ、および、端子同士の電気的接続を図ったが、このほかにも、種々の態様が想定される。例えば、引出端子240または接続端子340の一方に突起電極(バンプ)を例えば金(Au)などにより形成し、熱融着して端子同士の電気的接続とともに、基板同士を貼り合わせても良い。
【0053】
<コンタクトホールの導通>
上述した実施形態では、コンタクトホール330内の導電部を、接続端子340と一括して形成したが、別々に形成しても良い。すなわち、コンタクトホール330内に導通材を充填して導電部を形成した後に、接続端子340となる金属膜を成膜・パターニングして、個別電極303との導通を図っても良い。
【0054】
<絶縁層の平坦化処理>
また、上述した実施形態では、TFT基板200の絶縁層260についても、EL基板300の封止層360についても、その表面をそれぞれ平坦化したが、どちらか一方だけを平坦化しても良い。例えば、EL基板300の封止層360を平坦化しない場合、バンク305の部分が盛り上がるとともに、この盛り上がり部分に接続端子340が形成されると考えられる。このため、平坦化された引出端子240に、盛り上がり部分を有する接続端子340を押し当てる形となるので、接触の確実性が増すと考えられる。また、盛り上がり部分だけが接触するために、TFT基板200とEL基板300との貼り合わせ時に、端子同士が多少位置ズレしても、隣接する画素の端子に接触する可能性も少ない。
ただし、端子同士の接触面積が少なくなるので、接触抵抗が無視できない場合には、実施形態のように、両者を平坦化するとともに端子同士の対向面積を大きくする構成が望ましい。
【0055】
<画素駆動回路>
上述した実施形態にあっては、画素駆動回路250を含む画素回路110を図2に示される構成としたが、本発明は、これに限られず、様々な構成の画素回路が適用可能である。例えば、図14は、本発明に適用可能が画素回路の一例を示す図である。
図14に示される画素回路110が、図2に示した画素回路と相違する点は、TFT212におけるゲート周辺の接続を変更した点と、TFT216、218および発光制御線208を加えている点とである。そこで以下の相違点を中心に説明すると、まず、nチャネル型のTFT218のゲートは、i行目の走査線202に接続され、そのドレインは、TFT212のゲートおよび容量素子220の一端にそれぞれ接続され、そのソースは、TFT212のドレインに接続されている。このため、TFT218は、走査信号YiがHレベルになるとオンして、TFT212のゲートおよびドレインの間を短絡させる結果、当該TFT212をダイオードとして機能させる。
次に、nチャネル型のTFT216は、TFT212のドレインおよび有機EL素子310の陽極の間に介挿されている。詳細には、TFT216のゲートは、発光制御線208に接続され、そのドレインは、TFT212、214のドレインに接続され、そのソースは、有機EL素子310の陽極に接続されて、i行目に位置する発光制御線208への信号Vgiの論理レベルに応じてオンオフする構成となっている。
【0056】
ここで、発光制御線208は各行に設けられ、i行目の発光制御線208には、走査信号Yiの論理レベルを反転した信号Vgiが供給される。また、j列目のデータ線204には、i行目の走査線202が選択されたときに、i行j列の画素の輝度に応じた電流Ioutが流れる。このため、図14に示される画素回路が適用される場合、データ線駆動回路160においてデータ線204毎に設けられるD/A変換器は、供給されたデジタルデータに応じた電流Ioutを流す定電流源162として機能する。
また、図14に示した画素回路110では、TFT212、214、216、218および容量素子220が画素駆動回路250として、TFT基板200に形成されることになる。
【0057】
次に、図14に示した画素回路110の動作について説明する。まず、走査信号YiがHレベルになると、TFT218が、ソースおよびドレインの間においてオン状態となるので、TFT212はダイオードとして機能する。走査信号YiがHレベルになると、TFT214も、TFT218と同様にオン状態となるので、結局、電流Ioutが、電源線209→TFT212→TFT214→データ線204という経路で流れるとともに、このときに、TFT212のゲート電圧に応じた電荷が容量素子220に蓄積される。
続いて、走査信号YiがLレベルになると、TFT214、218はともにオフ状態になるが、容量素子220における電荷の蓄積状態は変化しないので、TFT212のゲートは、電流Ioutが流れたときの電圧に保持されることになる。
また、走査信号YiがLレベルになると、発光制御信号VgiがHレベルとなり、TFT216がオンするので、TFT212のソースおよびドレインの間には、そのゲート電圧に応じた電流が流れる。詳細には、この電流は、電源線209→TFT212→TFT216→有機EL素子310という経路で流れる。
【0058】
このときに有機EL素子310に流れる電流は、TFT212のゲート電圧で定まるが、そのゲート電圧は、走査信号YiがHレベルとなって、電流Ioutがデータ線204に流れたときに、容量素子220によって保持された電圧である。このため、発光制御信号VgiがHレベルになったときに、有機EL素子310に流れる電流は、直前に流れた電流Ioutにほぼ一致するので、有機EL素子310は、発光制御信号VgiがHレベルである限り、該電流値に応じた輝度で発光し続けることになる。
したがって、仮に、画素回路110のすべてにわたって、駆動トランジスタとしてのTFT212の特性にバラツキが生じても、各画素回路110に含まれる有機EL素子310に対しほぼ同じ大きさの電流を供給することができるので、該バラツキに起因する表示ムラを抑えることが可能となる。
【0059】
なお、図14に示される画素回路110では、走査線202が選択されたときに、デジタルデータのディジタル値に応じた電流Ioutがデータ線204に供給されるとして説明したが、当該輝度に応じた電圧がデータ線204に印加される構成でも良い。
また、図2、図14に示される画素回路110においては、いずれも、画素毎に設けられる個別電極303が有機EL素子310の陽極であり、画素にわたって共通の共通電極323が有機EL素子310の陰極であった。
ここで、複数あるTFTのチャネル型を統一して、ドーピングプロセスを簡略化する観点から言えば、図15に示されるように、TFT212をnチャネル型とする構成も考えられる。この構成では、図でも判るように、画素毎に設けられる個別電極が有機EL素子310の陰極となり、画素にわたって共通の共通電極が有機EL素子310の陽極となる。
すなわち、本願発明における個別電極は、有機EL素子310を駆動する駆動トランジスタのチャネル型などによっては、図2、図14に示される画素回路のように陽極となる場合もあるし、図15に示される画素回路のように陰極となる場合もある。反対に、本願発明における共通電極は、図2、図14に示されるように陰極となる場合もあるし、図15に示されるように陽極となる場合もある。
【0060】
<シリコン基板等>
EL基板300において、発光層から発せられた光を透過する基材301には透明性が要求されるが、TFT基板200の基材201には、透明性が要求されない。このため、基材201には、透明性を有しない基板、例えばシリコン基板を用いることができる。このようにシリコン基板を用いると、トランジスタとして、TFTではなく、MOS(Metal Oxide Semiconductor)トランジスタを用いることができるので、高速動作が可能となり、高解像度表示の場合に有利となるだけでなく、走査線駆動回路140や、データ線駆動回路160などの周辺回路を一体化して集積化することが容易となる。
また、SOI(Silicon On Insulator)の技術を適用し、サファイヤや、石英、ガラスなどの絶縁性基板にシリコン単結晶膜を形成して、ここに各種能動素子を作り込んでも良い。
【0061】
<カラー表示等>
また、単色の画素だけではなく、3つの画素の各々に対して、R(赤)、G(緑)、B(青)にて発色するように発光層を選択するとともに、これらの3画素により1ドットとして、カラー表示を行うとしても良い。
一方、有機EL素子310に替えて、LEDなどの他の発光素子を用いても良い。すなわち、発光素子が画素毎の個別電極と画素にわたって共通の共通電極とによって発光層を挟持する構成であれば、本発明は、適用可能である。
【0062】
<電子機器>
次に、上述した表示システム10を、具体的な電子機器に組み込んだ例について説明する。図16は、電子機器の一例として想定するモバイル型のパーソナルコンピュータの電気的な構成を示すブロック図であり、図17は、このパーソナルコンピュータの構成を示す斜視図である。
図17に示されるように、パーソナルコンピュータ2100は、キーボード2102を備えた本体2104と、表示ユニットとしての電気光学装置100とを備えている。また、図16において、CPU20は、バス21を介して各部を制御する。ROM22は、基本入出制御プログラム(BIOS)などを記憶し、RAM24は、CPU20のワークエリアとして用いられる。HDD(ハードディスクドライブ)26は、オペレーションシステムや各種のアプリケーションプログラムを記憶する。操作部28は、キーボード2102の操作状態を検出して、その操作内容を示す信号を、CPU20に出力する。
このパーソナルコンピュータ2100では、CPU20が、キーボード2102の操作状態やアプリケーションプログラムの実行等に伴ってデジタルデータDmemを生成し、表示システム10における画像メモリ130の記憶内容を書き換える。したがって、電気光学装置100の各画素における有機EL素子310は、それぞれ画像メモリ130において対応する記憶領域に格納されたデジタルデータで規定された輝度で発光し、これにより画像が表示されることになる。
【0063】
なお、電気光学装置100が適用される電子機器としては、図16および図17に示されるパーソナルコンピュータの他にも、携帯電話や、デジタルスチルカメラデジタルテレビ、ビューファインダ型またはモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種電子機器の表示ユニットとして、上述した電気光学装置100が適用可能であることは言うまでもない。
【0064】
以上説明したように、発光素子が形成された基板と当該発光素子を駆動するための能動素子が形成された基板とを貼り合わせる場合に、発光素子の劣化・破壊を抑止することが可能となる。
【図面の簡単な説明】
【図1】 実施形態に係る電気光学装置を含むシステム構成を示す図である。
【図2】 同電気光学装置における画素回路の構成を示す回路図である。
【図3】 同電気光学装置の要部構成を示す断面図である。
【図4】 同電気光学装置におけるTFT基板の構成を示す平面図である。
【図5】 同TFT基板における接続面を示す図である。
【図6】 同電気光学装置のEL基板における接続面を示す図である。
【図7】 同電気光学装置の製造工程図である。
【図8】 その製造プロセスを示す図である。
【図9】 その製造プロセスを示す図である。
【図10】 別の製造工程図である。
【図11】 その製造プロセスを示す図である。
【図12】 その製造プロセスを示す図である。
【図13】 同電気光学装置の別構成を示す断面図である。
【図14】 同画素回路の別構成を示す回路図である。
【図15】 同画素回路の別構成を示す回路図である。
【図16】 同電気光学装置を用いたパソコンの構成を示す図である。
【図17】 同電気光学装置を用いたパソコンの構成を示す図である。
【符号の説明】
100…電気光学装置、200…TFT基板(第2基板)、202…走査線、204…データ線、209…電源線、212…TFT(駆動トランジスタ)、214…TFT(スイッチングトランジスタ)、220…容量素子、240…引出端子(第2の接続端子)、250…画素駆動回路(駆動回路)、300…EL基板(第1基板)、301…基材、303…個別電極、305…バンク(隔壁)、307…開孔部、309…導通材、310…有機EL素子、313…有機EL層、323…共通電極、325…開口部、330…コンタクトホール、340…接続端子(第1の接続端子)、360…封止層、400…異方性導電体、410…マイクロカプセル、2100…パーソナルコンピュータ
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an electro-optical device using a light-emitting element such as an organic EL (Electronic Luminescence) element, a substrate for an electro-optical device, a method for manufacturing the electro-optical device, and an electronic apparatus.
[0002]
[Prior art]
In recent years, organic EL elements have attracted attention as next-generation light-emitting devices that can replace conventional liquid crystal elements. An organic EL element has a structure in which a light emitting layer is sandwiched between two electrodes, and is a self-luminous element that emits light in response to a current flowing between both electrodes. As a result, the display element has excellent characteristics such as low power consumption.
For driving such an organic EL element, an active matrix method using an active element such as a thin film transistor (hereinafter abbreviated as “TFT”) and a passive without using an active element are used as in a liquid crystal element. Although it can be roughly classified into the matrix system, the active matrix system according to the latter is considered to be excellent because the drive voltage is low.
[0003]
By the way, when the organic EL element is driven by an active matrix system, a structure in which the active element and the organic EL element are formed on a single substrate is not preferable from the viewpoint of manufacturing such as yield and throughput. For this reason, in recent years, a technique has been proposed in which an active element and an organic EL element are formed on separate substrates and then the two substrates are bonded together (for example, see Patent Documents 1 and 2).
[0004]
[Patent Document 1]
JP 2002-82633 A (see FIG. 3)
[Patent Document 2]
JP 2001-117509 A (see FIGS. 2 and 3)
[0005]
[Problems to be solved by the invention]
  By the way, since the organic EL element is literally made of an organic material, it has the disadvantages that it easily deteriorates due to an organic solvent, moisture, etc., and easily breaks when stress is applied to the light emitting layer. The technique described in the above publication is not sufficient from the viewpoint of preventing the deterioration and destruction of the organic EL element because the stress when the substrates are bonded together is directly applied to the electrodes constituting the organic EL element. There wasn't.
  The present invention has been made in view of such circumstances, and an object thereof is to drive a substrate on which a light emitting element such as an organic EL element is formed, and the light emitting element.activeAn object of the present invention is to provide an electro-optical device, a substrate for an electro-optical device, a method for manufacturing the electro-optical device, and an electronic apparatus in which deterioration and destruction of the light-emitting element are suppressed when the substrate on which the element is formed is bonded.
[0006]
[Means for Solving the Problems]
  In order to achieve the above object, an electro-optical device according to the present invention includes a first substrate and a second substrate, and the first substrate includes a transparent substrate and a plurality of substrates formed on the substrate. Across the gap between the plurality of individual electrodes and the plurality of individual electrodesWhen the plurality of individual electrodes swelled in the direction opposite to the observation side in a plan view of the base material, a lattice shapeA partition wall formed, a light emitting layer formed in a region partitioned by the partition, a common electrode formed so as to cover the light emitting layer, and a sealing layer covering the partition wall and the common electrode; A first connection terminal that is provided to face the individual electrode with the sealing layer interposed therebetween and that is electrically connected to the individual electrode through a conductive portion that penetrates the partition wall and the sealing layer, and a light emitting element Is formed by stacking the individual electrodes, the light emitting layer, and the common electrode, and the common electrode is common to a plurality of light emitting elements and avoids a region where the sealing layer is scheduled to penetrate. The second substrate is provided corresponding to the drive circuit for driving the plurality of light emitting elements and the first connection terminal, respectively, and connects the drive circuit and the plurality of light emitting elements. A second connection terminal, and Said second connection terminals provided between the first connection terminals provided on the substrate on the second substrate are arranged so as to electrically connect. According to this electro-optical device, since the light emitting element of the first substrate is covered with the sealing layer, the deterioration of the light emitting element is prevented. Furthermore, since the stress is not directly applied to the light emitting element when bonded to the second substrate, the light emitting element is prevented from being broken. In addition, since only the first connection terminal is exposed on the surface of the sealing layer in the first substrate, the contact resistance between the connection terminals can be reduced as a result of widening unless the first connection terminal contacts the adjacent connection terminal. It becomes possible. In addition, the light emitting element here includes, in addition to the organic EL element described above, an LED, a cell of a plasma display that emits light by discharge between electrodes, and the like.
[0007]
  In this electro-optical device, the individual electrode is positioned closer to the base material than the common electrodeIt is good.In this configuration, it is preferable that the individual electrodes have transparency and the common electrode has reflectivity. According to this configuration, since the resistance of the common electrode can be reduced, display unevenness can be prevented. In addition, since the light emitted from the light emitting element is reflected by the common electrode, the light use efficiency is also improved..
[0009]
In this electro-optical device, the light emitting layer preferably includes an organic electroluminescence layer, and the light emitting element is preferably an organic EL element in which one of the individual electrode and the common electrode is a cathode and the other is an anode.
In the electro-optical device, the second substrate includes a plurality of scanning lines and a plurality of data lines intersecting each other, and the driving circuit intersects the plurality of scanning lines and the plurality of data lines. A switching transistor that is turned on when a scanning line corresponding to the intersection is selected, and an electric signal on a data line corresponding to the intersection when the switching transistor is turned on. And a driving transistor whose one terminal is electrically connected to the second connection terminal and whose operation state is determined according to the charge accumulated in the capacitance element. The structure which has is preferable.
According to this configuration, even when the switching transistor is turned off, the conduction state of the driving transistor is determined by the charge accumulated in the capacitor element, so that it is possible to continue supplying current to the light emitting element.
In this electro-optical device, the drive circuit may include a thin film transistor. Moreover, it is preferable to provide such an electro-optical device as the electronic apparatus.
[0010]
  To achieve the above object, an electro-optical device substrate according to the present invention spans a transparent base material, a plurality of individual electrodes formed on the base material, and a gap between the plurality of individual electrodes. A portion that bulges in the direction opposite to the observation side with respect to the plurality of individual electrodes is formed in a partition wall formed in a lattice shape when the base material is viewed in plan, and a region partitioned by the partition wall. A light emitting layer, a common electrode formed to cover the light emitting layer, a sealing layer covering the partition wall and the common electrode, and the individual electrode across the sealing layer, A first connection terminal that is electrically connected to the individual electrode through a partition and a conductive portion that penetrates the sealing layer.The other boardThe light emitting element is formed by stacking the individual electrode, the light emitting layer, and the common electrode, and the common electrodeBut, Which is common to a plurality of light emitting elements, and is formed to avoid a region where the sealing layer is scheduled to penetrate.Pasted to the other board,A drive circuit for driving each of the plurality of light emitting elements; a second connection terminal provided to be connectable to the first connection terminal; and electrically connecting the drive circuit and the plurality of light emitting elements; WithAn electro-optical device is configured by bonding with the counterpart substrate.The second connection terminal is connected to the first connection terminal by the bonding. The substrate for the electro-optical device is used as a second substrate of the electro-optical device.
[0011]
  In order to achieve the above object, the electro-optical device substrate according to the present invention includes:An electro-optical device substrate that constitutes an electro-optical device by bonding with a counterpart substrate,A base material having transparency, a plurality of individual electrodes formed on the base material, and a gap between the plurality of individual electrodesIt swells in the opposite direction to the observation side with respect to the plurality of individual electrodes, and in a lattice shape when the substrate is viewed in planA partition wall formed, a light emitting layer formed in a region partitioned by the partition, a common electrode formed so as to cover the light emitting layer, and a sealing layer covering the partition wall and the common electrode; A first connection terminal that is provided to face the individual electrode with the sealing layer interposed therebetween and that is electrically connected to the individual electrode through a conductive portion that penetrates the partition wall and the sealing layer, and a light emitting element Is formed by stacking the individual electrodes, the light emitting layer, and the common electrode, and the common electrode is common to a plurality of light emitting elements and avoids a region where the sealing layer is scheduled to penetrate. FormedThe counterpart substrate is provided so as to be connectable to a drive circuit for driving the plurality of light emitting elements, respectively, and the first connection terminal, and electrically connects the drive circuit and the plurality of light emitting elements. A second connection terminal, and the first connection terminal is connected to the second connection terminal by the bonding.The substrate for the electro-optical device is the first of the electro-optical device.1Used as a substrate.
[0012]
  In order to achieve the above object, a method of manufacturing an electro-optical device according to the present invention includes a step of forming a plurality of individual electrodes on a transparent substrate, and straddling a gap between the plurality of individual electrodes.For the plurality of individual electrodes, the portion raised in the direction opposite to the observation side becomes a lattice shape when the base material is viewed in plan view.A step of forming a partition, a step of forming a light emitting layer in a region partitioned by the partition, a step of forming a common electrode so as to cover the light emitting layer, and a sealing layer covering the partition and the common electrode Forming a first connection terminal that is electrically connected to the individual electrode through a conductive portion that penetrates the partition wall and the sealing layer, and passes the common electrode through the sealing layer. Forming a drive circuit that drives each of the plurality of light emitting elements on a base material different from the base material having transparency, Forming a second connection terminal for connecting a plurality of light emitting elements corresponding to the first connection terminal, and electrically connecting the first connection terminal and the second connection terminal. A step of automatically connecting. According to this manufacturing method, since the light emitting element of the first substrate is covered with the sealing layer, the deterioration of the light emitting element is prevented. Furthermore, since the stress is not directly applied to the light emitting element when bonded to the second substrate, the light emitting element is prevented from being broken. In addition, since only the first connection terminal is exposed on the surface of the sealing layer in the first substrate, the contact resistance between the connection terminals can be reduced as a result of widening unless the first connection terminal contacts the adjacent connection terminal. It becomes possible.
[0013]
In this manufacturing method, the step of electrically connecting the first connection terminal and the second connection terminal includes the step of connecting an anisotropic conductive material between the first connection terminal and the second connection terminal. It is preferable to include the process of providing in between. As a result, the first and second connection terminals can be electrically connected easily.
[0014]
  In the above manufacturing method,in frontThe step of forming the first connection terminal includes the partition and the sealing layer.TheScheduled areasoOpeningShiThen, a step of exposing a part of the individual electrode may be included. Since the sealing layer and the partition wall are opened at once, the opening only needs to be performed once to connect the first connection terminal to the individual electrode.
[0015]
  In the above manufacturing method,The step of forming the partition wall includes the step ofA step of forming a partition so as to have a plurality of apertures respectively reaching the plurality of individual electrodes, and a step of applying a conductive material to the plurality of apertures,In the step of forming the common electrode,The common electrode is formed so as not to contact the conductive material.AndThe step of forming the first connection terminal includes the step of forming the sealing layer.In the planned areaOpeningShiThen, a step of exposing a part of the conductive material may be included. In the first substrate, the opening for conducting from the first connection terminal to the individual electrode is twice for each of the partition wall and the sealing layer, but the depth required for one opening is shallow. Therefore, it is possible to reduce defects such as chipping caused by opening.
[0016]
  In the above manufacturing method,,After stacking the common electrode, forming a partition for partitioning the plurality of light emitting elements, forming a light emitting layer in a region partitioned by the partition, and at least one of the plurality of individual electrodes. Part of the partitionOn the topA step of forming the first connection terminal, wherein the step of forming the first connection terminal is a part of the individual electrode formed so as to be located above the partition wall by opening the sealing layer A step of exposing may be included. In the first substrate, the opening for conducting from the first connection terminal to the individual electrode can be performed only once for the sealing layer.
[0017]
  here,The step of forming the light emitting layer preferably includes a step of applying a liquefied light emitting material to a region partitioned by the partition wall. When the liquefied luminescent material is ejected, the liquid material stays in the pixel by the partition wall and does not extend to adjacent pixels. In addition, since the light emitting material is selectively formed, the amount of the light emitting material that is wasted is less than that of the formation method using the photolithography technique.
[0018]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0019]
<First Embodiment>
First, for the convenience of explanation, the entire display system including the electro-optical device according to the embodiment will be described. FIG. 1 is a block diagram showing the configuration of the display system 10.
As shown in this figure, in the electro-optical device 100 as a display panel, a plurality of m scanning lines 202 and a plurality of n data lines 204 are orthogonal to each other (electrically insulated). A pixel circuit 110 having an organic EL element is provided at each of the intersections. That is, in the electro-optical device 100, the pixels are arranged in a matrix with m rows and n columns.
The image memory 130 has a storage area corresponding to each pixel, and in each storage area, digital data Dmem defining the gradation (luminance) of the corresponding pixel is stored. The digital data Dmem is supplied from a CPU (not shown in FIG. 1) or the like and written in a designated storage area.
[0020]
The scanning line driving circuit 140 supplies a scanning signal to the m scanning lines 202. Specifically, the scanning line driving circuit 140 sequentially selects the scanning lines 202 one by one for each horizontal scanning period, and applies an active level (H level) scanning signal to the selected scanning lines 202. A scanning signal at an inactive level (L level) is supplied to the scanning lines 202 from the first row to the last m-th row. Here, for convenience of explanation, the scanning signal supplied to the scanning line 202 in the i-th row (i is an integer satisfying 1 ≦ i ≦ m) is denoted as Yi.
The control circuit 150 controls the selection of the scanning line 202 by the scanning line driving circuit 140 and, in synchronization with the selection operation of the scanning line 202, the digital data Dpix-1 corresponding to the data lines 204 from the first column to the nth column. ˜Dpix-n are read from the image memory 130 and supplied to the data line driving circuit 160.
[0021]
The data line driving circuit 160 has a D / A converter for each data line 204 (not shown). Here, in the D / A converter in the jth column (j is an integer satisfying 1 ≦ j ≦ n), the digital corresponding to the intersection of the selected scanning line 202 and the data line 204 in the jth column. Data Dpix-j is supplied. Then, the D / A converter converts the supplied digital data Dpix-j into an analog voltage, and applies it to the corresponding j-th column data line 204 as the data signal Xj.
Therefore, for example, the voltage of the data signal X3 applied to the data line 204 in the third column is the digital data of the pixel corresponding to the intersection between the scanning line 202 selected at that time and the data line 204 in the third column. Dpix-3 is converted to analog voltage.
The power supply circuit 170 supplies appropriate power to each unit.
[0022]
It should be noted that the elements 100, 130, 140, 150, 160, and 170 are actually various in the case where each element is composed of independent parts, or when part or all of them are composed integrally. Take the form. For example, the scanning line driving circuit 140 and the data line driving circuit 160 may be integrated with a pixel driving circuit on a TFT substrate described later. Such integration is advantageous in reducing the size and cost of the entire device as compared to a type in which the peripheral circuit is mounted on another substrate.
[0023]
<Pixel circuit>
Next, the pixel circuit 110 in the electro-optical device 100 will be described. FIG. 2 is a circuit diagram showing an example of the configuration. Although all the pixel circuits 110 have the same configuration, the pixel circuit 110 provided at the intersection of the i-th scanning line 202 and the j-th data line 204 will be described as a representative here. I will decide. As shown in this figure, the pixel circuit 110 provided at the intersection of the scanning line 202 and the data line 204 includes a pixel driving circuit 250 and an organic EL element 310 as a light emitting element. Yes.
As will be described in detail later, the electro-optical device 100 is composed of two substrates, a TFT substrate having a pixel driving circuit 250 and an EL substrate having an organic EL element 310, and both substrates are provided for each pixel circuit 110. It is configured to be electrically connected via N points.
[0024]
The pixel driving circuit 250 includes two TFTs 212 and 214 and a capacitor element 220. Among these, the TFT 214 as a switching transistor is an n-channel type, its gate is connected to the scanning line 202, its source is connected to the data line 204, and its drain is the gate of the TFT 212 and one end of the capacitor 220. It is connected to the. The TFT 212 as a driving transistor is a p-channel type, and its source is connected to the power supply line 209 to which the higher voltage Vdd of the power supply is applied, while its drain is connected to the organic EL element 310 via the N point. Connected to the anode. The other end of the capacitive element 220 is connected to the power line 209.
As will be described later, the organic EL element 310 has an organic EL layer sandwiched between an anode and a cathode, and emits light with a luminance corresponding to a forward current. Here, in the first embodiment, the cathode of the organic EL element 310 is an electrode that is electrically common to all the pixel circuits, and is grounded to a low (reference) voltage Gnd in the power supply. Note that, as shown in FIG. 15 described later, in the organic EL element 310, the anode may be a common electrode.
[0025]
In the pixel circuit 110, when the scanning line 202 in the i-th row is selected and the scanning signal Yi becomes the H level, the n-channel TFT 214 is turned on between the source and the drain. The voltage of the data signal Xj is applied. Accordingly, the conduction state between the source and the drain of the TFT 212 is determined according to the voltage of the data signal Xj. As a result, a current corresponding to the voltage flows through the organic EL element 310, and the organic EL element 310 emits light. On the other hand, when the TFT 214 is on, charges corresponding to the gate voltage of the TFT 212 are accumulated in the capacitor 220.
[0026]
Next, when the selection of the scanning line 202 of the i-th row is completed and the scanning signal Yi becomes L level, the TFT 214 is turned off, but the gate voltage of the TFT 212 is held by the capacitor 220. Therefore, a current substantially equal to that when the TFT 214 is turned on continues to flow through the organic EL element 310. For this reason, the organic EL element 310 continues to emit light at a luminance corresponding to the current at the time of selection even when the i-th scanning line 202 is not selected.
Here, only the pixel circuit 110 in the i row and j column has been described, but since the scanning line 202 in the i row is shared by the m pixel circuits 110, the m pixel circuits that are shared. A similar operation is also executed at 110.
Further, the scanning signals Y1, Y2, Y3,..., Ym are exclusively H level in order. As a result, the same operation is executed in all the pixel circuits 110, and an image of one frame is displayed. This display operation is repeated every vertical scanning period.
In the pixel circuit 110 shown in FIG. 2, the voltage corresponding to the digital value of the digital data is applied to the data line 204 when the scanning line 202 is selected. May be supplied to the data line 204. Even in such a configuration, since the gate voltage of the TFT 212 is held in the capacitor 220, an effect equivalent to the configuration in which a voltage corresponding to the luminance is applied can be obtained.
[0027]
<Structure of electro-optical device>
Next, the structure of the electro-optical device 100 will be described. FIG. 3A and FIG. 3B are cross-sectional views illustrating the main configuration of the electro-optical device 100. As shown in these drawings, the electro-optical device 100 has a structure in which a TFT substrate 200 and an EL substrate 300 are bonded to each other so that the terminal formation surfaces face each other and the terminals are electrically connected to each other. It has become. Here, the terminals are electrically connected by the anisotropic conductor 400. Specifically, as shown in FIG. 3A, first, the TFT substrate 200 and the EL substrate 300 are opposed to each other on the terminal formation surface, and the surface is covered with a metal film between them. When the anisotropic conductor 400 in which the capsule 410 is dispersed in a sheet-like adhesive made of epoxy or the like is sandwiched, and secondly, the TFT substrate 200 and the EL substrate 300 are thermocompression bonded, FIG. As shown, the terminals are electrically connected via the microcapsule 410. Therefore, the connection point between the terminals is the N point in FIG.
[0028]
In the TFT substrate 200, for example, a scanning line 202, a data line 204, a power supply line 209, and a pixel driving circuit 250 are formed on a base material 201 such as plastic or glass, and these parts are covered with an insulating layer 260. It has a structure. In the insulating layer 260, a contact hole 230 is provided for each pixel driving circuit 250 and opens to the drain of the TFT 212. The lead terminal (second connection terminal) 240 is formed on the surface of the insulating layer 260 and is connected to the drain of the TFT 212, that is, the output terminal of the pixel driving circuit 250 through the contact hole 230. Yes.
[0029]
Next, a planar configuration of the TFT substrate 200 will be described. FIG. 4 is a plan view showing a state in which the extraction terminal 240 and the insulating layer 260 are removed from the TFT substrate 200 for explanation.
First, in FIG. 4, the lowermost layer is a semiconductor layer of TFTs 212 and 214, which is formed by patterning, for example, a crystalline polysilicon layer. Next, a 2nd layer is a gate electrode layer, for example, and is divided roughly into the gate electrode of TFT212, and the scanning line 202. FIG. Here, the gate electrode of the TFT 212 according to the former constitutes a part of the capacitive element 220, and the scanning line 202 according to the latter also includes a portion branched to the TFT 214 side. A portion where the lowermost semiconductor layer intersects with the second gate electrode layer is a channel region of the TFTs 212 and 214.
Subsequently, the third layer is an aluminum layer, for example, and is roughly divided into a wiring for connecting to the source and drain of the TFT, a data line 204, and a power supply line 209. Note that the connection between wirings made of different layers and the connection between the source / drain of the TFT and the wiring are made through contact holes indicated by “x” in FIG.
In addition, the capacitive element 220 is formed by stacking an extension part of the gate electrode of the TFT 212, an insulating film (not shown) covering the extension part, and a branch part of the power supply line 209.
In FIG. 4, the top gate TFT has been described as an example, but it is needless to say that a bottom gate may be used.
[0030]
In FIG. 4, the drawing terminal 240 located in the uppermost layer is not shown for convenience of explanation, and therefore the shape and arrangement of the drawing terminal 240 are shown in FIG. As shown in FIG. 5, the lead terminal 240 is formed in a rectangular shape on the surface of the insulating layer 260. Since the lead terminal 240 is connected to the drain of the TFT 214 in the pixel driving circuit 250 through the contact hole 230, it is provided for each pixel circuit 110 (pixel driving circuit 250).
[0031]
Returning to FIG. 3A again, in the EL substrate 300, the base material 301 is, for example, plastic or glass, and has transparency. On the surface of the substrate 301, an individual electrode 303 that is an anode of the organic EL element 310 (see FIG. 2) is formed in a rectangular shape for each pixel. The individual electrode 303 is a transparent conductor such as ITO (Indium Tin Oxide).
The bank 305 is a partition formed in a vertical and horizontal grid so as to straddle the gap between the individual electrodes 303. The bank 305 is used to reduce color mixing and light leakage between pixels, and to prevent the discharged ink composition from spreading to adjacent pixels when the organic EL layer 313 is formed by an inkjet method. It is provided for the reason.
[0032]
The organic EL layer 313 includes a hole transport layer, a light emitting layer, and an electron injection layer, but the hole transport layer and the electron injection layer are not necessarily required. For this reason, in FIG. 3A, the stacked body of the hole transport layer and the light emitting layer is illustrated as the organic EL layer 313, and the electron injection layer is not illustrated.
The common electrode 323 functions as a cathode of the organic EL element 310, and is a reflective conductor common to all pixels.
Here, the common electrode 323 is formed so as to cover the bank 305 and the organic EL layer 313. However, the common electrode 323 is not in a so-called solid state, but in the top portion of the bank 305 where the contact hole 330 is formed. The opening 325 opens so as not to contact the connection terminal 340 via the contact hole 330.
The sealing layer 360 is formed so as to cover the common electrode 323 and the bank 305 with an insulating material in order to protect the organic EL layer 313 and the like from the outside air. The contact hole 330 is provided for each pixel and reaches the individual electrode 303 through a conductive portion that penetrates the sealing layer 360 and the bank 305. Then, the connection terminal (first connection terminal) 340 is connected to the corresponding individual electrode 303 via the contact hole 330 (inside conductive portion).
[0033]
Here, the arrangement of the connection terminals 340 in the EL substrate 300 will be described with reference to FIG. 6 is a plan view showing the shape and arrangement of the connection terminals 340, it should be noted that the light emitted by the organic EL element 310 is directed to the back side of the drawing.
As shown in FIG. 6, the connection terminal 340 is formed in substantially the same shape as the extraction terminal 240 in the TFT substrate 200 on the surface of the sealing layer 360. The connection terminal 340 is connected to the individual electrode 303 (see FIG. 3A or FIG. 3B) through the contact hole 330. Note that a common electrode 323 exists between the connection terminal 340 and the individual electrode 303, but in the vicinity of the contact hole 330 provided in the bank 305 (and the sealing layer 360), the common electrode 323 is formed by the opening 325. Since the opening is made so as to avoid the contact hole 330, the common electrode 323 and the connection terminal 340 (individual electrode 303) are electrically disconnected from each other.
[0034]
<Manufacturing process of electro-optical device>
Next, the manufacturing process of the electro-optical device 100 will be described separately for each substrate. FIG. 7 is a diagram showing this manufacturing process.
The TFT substrate 200 will be briefly described. First, elements / wirings such as the pixel drive circuit 250 are formed on the base material 201 (see step (a)). Specifically, for example, an amorphous silicon layer is deposited on the substrate 201, and heat treatment is performed by laser annealing or the like to crystallize and pattern the silicon layer, thereby forming a semiconductor layer as a first layer. Next, the gate electrode as the second layer is formed and patterned to form the scanning line 202 and the like. Further, after the p-channel region is masked with a resist, doping is performed for the n-channel region, and the resist is peeled off, whereby an n-channel TFT 214 is formed. Subsequently, the n-channel region is masked with a resist, the p-channel region is doped, and the resist is peeled off to form a p-channel TFT 212. Next, an interlayer insulating film is formed, and the source / drain regions of the TFTs 212 and 214 are opened. Subsequently, a metal film such as aluminum, which is the third layer, is formed and patterned to form wiring such as data lines 204 and power supply lines 209.
In addition, since the well-known polysilicon process etc. can be used for the process of forming an element and wiring, it abbreviate | omits about further description.
[0035]
Subsequently, for example, SiO is covered so as to cover the region where the pixel driving circuit 250 and the like are formed.2And SiThreeNFourThen, an insulating layer 260 such as SiON is formed (see step (b)). Note that unevenness is generated on the surface of the insulating layer 260 to reflect wiring, TFT, and the like, and thus the surface of the insulating layer 260 is preferably planarized by CMP (Chemical Mechanical Polishing) or the like. Further, the insulating layer 260 may be formed of an acrylic resin or a polyimide resin, and the surface thereof may be planarized.
Next, the contact hole 230 is formed, and the insulating layer 260 is opened (see step (c)). Then, a metal film such as aluminum is formed and patterned to form the lead terminal 240 (see step (d)). Thereby, the TFT substrate 200 is completed.
[0036]
On the other hand, the EL substrate 300 will be described with reference to FIGS. 8 and 9 in addition to FIG. Here, FIGS. 8 and 9 are partial cross-sectional views for explaining the manufacturing process in the EL substrate, and steps (1) to (7) correspond to FIG. 7, respectively.
First, after forming a transparent conductor such as ITO on a transparent substrate 301 such as glass, a rectangular individual electrode 303 is formed by patterning using a photolithography technique (see FIGS. 7 and 7). Step (1) in FIG. 8). The individual electrode 303 is preferably subjected to a hydrophilic treatment so that an ink composition ejected by an ink jet method described later spreads with a uniform thickness.
Next, a bank 305 is formed (see step (2) in FIGS. 7 and 8). For example, the bank 305 is made of SiO.2, SiN and other laminated materials are thickened.
[0037]
Subsequently, a hole transport layer and a light emitting layer constituting the organic EL layer 313 are formed by using an inkjet method (see step (3) in FIGS. 7 and 8). Here, the ink jet method is a method in which a layer material is dissolved or dispersed in a solvent, the ink composition is discharged from an ink jet head, and a pattern is formed through drying and heat treatment.
In addition, as a material of a positive hole transport layer, the mixture of PSS (polystyrene sulfonic acid) type | system | group is mentioned, What disperse | distributed this mixture in the polar solvent is used as an ink composition. In addition, an organic material such as PPV (polyparaphenylene vinylene) is used as the material of the light emitting layer.
[0038]
Next, a reflective metal such as aluminum is vapor-deposited in a state where the region to be the opening 325 is masked (see step (4) in FIGS. 7 and 8). Here, the reason why the mask vapor deposition is performed at the time of forming the common electrode 323 is that it is not desirable for the organic EL layer 313 to perform the etching process on the already formed organic EL layer 313.
When an electron injection layer is formed in the organic EL layer 313, a metal thin film such as calcium or lithium having the same shape as that of the common electrode 323 and having a high electron injection property (low work function) is formed below the common electrode 323. Form.
[0039]
Subsequently, for example, SiO is covered so as to cover the organic EL layer 313.2Then, a sealing layer 360 made of SiON or the like is formed, and then the surface of the sealing layer 360 is planarized by CMP or the like in order to eliminate undulations reflecting the bank 305 or the like (steps in FIGS. 7 and 9). (Refer to (5)).
Further, a contact hole 330 is formed, and in this embodiment, the sealing layer 360 and the bank 305 are opened (see step (6) in FIGS. 7 and 9). Thereafter, a metal film such as aluminum is formed and patterned to form the conductive portion in the contact hole 330 and the connection terminal 340 (see step (7) in FIGS. 7 and 9). Thereby, the EL substrate 300 is completed.
[0040]
Then, as described above, the completed TFT substrate 200 and the EL substrate 300 face each other at the terminal formation surface, and the anisotropic conductor 400 is sandwiched between the two substrates so that the lead terminal 240 and the connection terminal 340 are connected to each other. Thermocompression bonding is performed in a state of being aligned so as to face each other. In this thermocompression bonding state, if the adhesive of the anisotropic conductor 400 is melted and one or more microcapsules 410 remain in each set of the extraction terminal 240 and the connection terminal 340, the metal of the microcapsule 410 The lead terminal 240 and the connection terminal 340 are electrically connected to each other through the film. When the thermocompression bonding is stopped, the adhesive is cured, and the TFT substrate 200 and the EL substrate 300 are bonded to each other in a state where the electrical connection between the extraction terminal 240 and the connection terminal 340 is maintained (FIG. 3). (See (b)).
[0041]
In the electro-optical device 100, when a current flows from the individual electrode 303 serving as the anode to the common electrode 323 serving as the cathode, the light emitting layer of the organic EL layer 313 emits light by the combination of holes and electrons serving as carriers. Of this light, the downward light in FIG. 3B passes through the transparent individual electrode 303 and the base material 301 as it is and is visually recognized by the observer. On the other hand, of the light emitted from the organic EL layer 313, the light upward in the drawing is reflected by the common electrode 323 having reflectivity, passes through the organic EL layer 313, the individual electrode 303, and the base material 301, and similarly. Visible to an observer. For this reason, the observer sees so much light. Furthermore, in this embodiment, since there is nothing interposed between the individual electrode 303 and the base material 301, the aperture ratio can be easily increased. In this way, combined with the light utilization efficiency and the high aperture ratio, the electro-optical device 100 enables bright display.
[0042]
Further, since the common electrode 323 can be made of a low-resistance conductor such as aluminum instead of a relatively high-resistance conductor such as ITO, the current flowing in the light emitting layer differs depending on the pixel position. Display unevenness due to this can be suppressed.
Furthermore, in the EL substrate 300, since the organic EL layer 313 is completely covered with the sealing layer 360, it is not necessary to perform subsequent steps, for example, a bonding step with the TFT substrate 200 in an inert environment. Deterioration due to moisture and the like is also prevented.
In addition, the organic EL layer 313 is covered with the sealing layer 360, and the connection terminal 340 also passes through the sealing layer 360 and the bank 305 and is connected to the individual electrode 303. No stress is applied directly to 313 when it is bonded to the TFT substrate 200. For this reason, the malfunction that the organic EL layer 313 (organic EL element 310) is destroyed at the time of bonding of substrates is also reduced.
[0043]
Second Embodiment
Next, a second embodiment of the present invention will be described. The second embodiment is that the contact hole 330 of the EL substrate 300 in the first embodiment is opened in two portions. For this reason, since the structure of the electro-optical device 100 is the same, the EL substrate manufacturing process will be described focusing on the differences.
FIG. 10 is a diagram illustrating a manufacturing process of the electro-optical device according to the second embodiment, and FIGS. 11 and 12 are partial cross-sectional views for explaining the manufacturing process of the EL substrate. Note that steps (2) to (8) in FIGS. 11 and 12 correspond to FIG. 10, respectively, and step (1) is the same as in the first embodiment, and is omitted. That is, it is the same as in the first embodiment in that the individual electrode 303 is formed by patterning a transparent conductor such as ITO into a rectangular shape on a transparent substrate 301 such as glass.
[0044]
Next, after applying, for example, a photosensitive acrylic resin or the like to the base material 301 on which the individual electrodes 303 are formed, the bank 305 is formed by patterning using a photolithography technique. At the time of patterning the bank 305, an opening 307 reaching the individual electrode 303 is also formed (see step (2) in FIGS. 10 and 11).
Here, the material constituting the bank 305 may be any material as long as it has durability against the solvent of the ink composition of the organic EL layer 313, but it can be subjected to water repellent treatment by fluorocarbon gas plasma treatment. In view of the above, organic materials such as the above-described photosensitive acrylic resin and photosensitive polyimide are preferable. Further, if the bank 305 is required to have characteristics such as color mixing between pixels and light leakage reduction, it is also preferable to color it in black. Note that the bank 305 is made of SiO from the viewpoint of improving adhesion.2The point which is good also as a laminated structure which made inorganic materials, such as a lower layer, is the same as that of 1st Embodiment.
[0045]
Subsequently, a relatively low resistance conductor such as aluminum is formed as a conductive layer by sputtering or the like, and then patterned to fill the opening 307 as a conductive material 309 (steps in FIGS. 10 and 11). (See (3)).
Thereafter, similarly to the steps (3) to (5) in the first embodiment, the organic EL layer 313, the common electrode 323, and the sealing layer 360 are formed (steps (4) to FIG. 11 in FIG. 10 and FIG. 11). (See (6)).
Here, when the organic EL layer 313 is formed by the ink jet method, the ink composition is not separated from the bank 305 by using not only the hydrophilic treatment to the individual electrode 303 but also the water repellency treatment to the bank 305. It is formed uniformly on 303.
[0046]
Next, a contact hole 330 is formed, and in the second embodiment, only the sealing layer 360 is opened (see step (7) in FIGS. 10 and 12). Thereafter, a metal film such as aluminum is formed and patterned to form the connection terminal 340. Thereby, the connection terminal 340 is electrically connected to the individual electrode 303 through the conductive material 309 filled in the bank 305 (see step (8) in FIGS. 10 and 12).
Similarly to the first embodiment, the completed TFT substrate 200 and the EL substrate 300 are opposed to each other with the terminal formation surfaces facing each other, and the anisotropic conductor 400 is sandwiched between the two substrates. The two substrates are bonded together by thermocompression bonding in such a state that the 340s are aligned so as to face each other.
[0047]
In the second embodiment, similarly to the first embodiment, bright display is possible by improving the light utilization efficiency and the high aperture ratio, and reducing display unevenness by using a metal electrode as the common electrode 323. Alternatively, the sealing layer 360 can prevent deterioration and destruction of the organic EL layer. Furthermore, according to the second embodiment, compared with the first embodiment, the opening for connecting the connection terminal 340 to the individual electrode 303 is provided twice for each of the bank 305 and the sealing layer 360. Since the steps are performed separately, the depth required for one opening is reduced, and defects and defects such as chipping associated with opening and enlargement of the hole diameter due to the taper of the contact hole can be reduced.
[0048]
<Third Embodiment>
Next, a third embodiment of the present invention will be described. FIG. 13A and FIG. 13B are cross-sectional views illustrating the main configuration of the electro-optical device 100 according to the third embodiment. As shown in these drawings, in the third embodiment, the TFT substrate 200 has the same structure, and the TFT substrate 200 and the EL substrate 300 face each other with the terminal formation surfaces facing each other, and the terminals are electrically connected. However, in the first embodiment, the individual electrode 303, the organic EL layer 313, and the organic EL layer 313 are arranged in order from the base material 301 of the EL substrate 300. In contrast to the structure in which the common electrodes 323 are stacked, the third embodiment is different from the first embodiment in that the layers are stacked in the reverse order. That is, in the third embodiment, the common electrode 323, the organic EL layer 313, and the individual electrode 303 are stacked in order from the base material 301 of the EL substrate 300. Here, the individual electrode 303 provided for each pixel is electrically connected to the organic EL layer 313 corresponding to the pixel through a contact hole 330 (inside conductive portion) that opens only the sealing layer 360. Has been.
[0049]
In addition, although not particularly illustrated, the EL substrate 300 according to the third embodiment is manufactured by the following process. That is, after the common electrode 323 is formed with a transparent conductor on the surface of the base material 301, the bank 305 is formed, a light emitting layer is formed in a region partitioned by the bank 305, and a part of the bank 305 is formed. The individual electrodes 303 are formed of a reflective metal film so as to be positioned above, and the sealing layer 360 is formed so as to cover them. Then, a contact hole 330 is formed, a sealing layer 360 is opened, and an individual electrode located above the bank 305 is exposed. Thereafter, a metal film such as aluminum is formed and patterned to be connected. Terminal 340 is formed.
[0050]
In the third embodiment, as in the first and second embodiments, not only a bright display is possible by improving the light use efficiency and the high aperture ratio, but also the organic EL layer is deteriorated by the sealing layer 360. It is possible to prevent damage. Here, as described above, since the light emitted from the organic EL layer 313 is emitted downward through the substrate 301, in the third embodiment, the individual electrode 303 is required to have reflectivity. The common electrode 323 is required to have transparent conductivity. For this reason, in the third embodiment, ITO having a relatively high resistance must be used as the common electrode 323, which is slightly disadvantageous in that display unevenness is likely to occur compared to the first embodiment. is there.
However, in order to conduct electricity from the connection terminal 340 to the individual electrode 303, it is only necessary to open the sealing layer 360 only once. Therefore, the first embodiment in which the sealing layer 360 and the bank 305 are opened at once. Compared with the second embodiment in which the shape and the hole are divided into two times, it is advantageous.
In the third embodiment, the contact hole 330 is provided in the top portion of the bank 305, but may be anywhere as long as it is a portion connected to the individual electrode 303.
[0051]
<Application and deformation>
The present invention is not limited to the first, second, and third embodiments described above, and various applications and modifications are possible. For example, the processes and components in the first, second, and third embodiments may be described as follows.
[0052]
<Lamination>
In the above-described embodiment, the anisotropic conductor 400 is used to bond the TFT substrate 200 and the EL substrate 300 and to electrically connect the terminals. However, various other modes are assumed. The For example, a protruding electrode (bump) may be formed on one of the lead terminal 240 or the connection terminal 340 by using, for example, gold (Au), and the substrates may be bonded together with the electrical connection between the terminals by heat fusion.
[0053]
<Contact hole conduction>
In the embodiment described above, the conductive portion in the contact hole 330 is formed together with the connection terminal 340, but may be formed separately. In other words, after the conductive material is formed in the contact hole 330 by filling the conductive material, a metal film to be the connection terminal 340 may be formed and patterned to be electrically connected to the individual electrode 303.
[0054]
<Insulating layer planarization>
In the above-described embodiment, the surfaces of both the insulating layer 260 of the TFT substrate 200 and the sealing layer 360 of the EL substrate 300 are flattened, but only one of them may be flattened. For example, when the sealing layer 360 of the EL substrate 300 is not planarized, it is considered that the bank 305 portion is raised and the connection terminal 340 is formed at this raised portion. For this reason, since the connection terminal 340 having a raised portion is pressed against the flattened lead terminal 240, it is considered that the certainty of contact is increased. In addition, since only the raised portions are in contact, even when the terminals are slightly misaligned when the TFT substrate 200 and the EL substrate 300 are bonded together, there is little possibility of contact with the terminals of adjacent pixels.
However, since the contact area between the terminals is reduced, when the contact resistance cannot be ignored, it is desirable to flatten both and increase the facing area between the terminals as in the embodiment.
[0055]
<Pixel drive circuit>
In the above-described embodiment, the pixel circuit 110 including the pixel driving circuit 250 is configured as shown in FIG. 2, but the present invention is not limited to this, and pixel circuits having various configurations can be applied. For example, FIG. 14 is a diagram illustrating an example of a pixel circuit applicable to the present invention.
The pixel circuit 110 shown in FIG. 14 is different from the pixel circuit shown in FIG. 2 in that the connection around the gate of the TFT 212 is changed and the TFTs 216 and 218 and the light emission control line 208 are added. is there. Therefore, the following differences will be mainly described. First, the gate of the n-channel TFT 218 is connected to the i-th scanning line 202, and the drain thereof is connected to the gate of the TFT 212 and one end of the capacitor 220. The source of the TFT 212 is connected to the drain of the TFT 212. Therefore, the TFT 218 is turned on when the scanning signal Yi becomes the H level, and as a result of short-circuiting between the gate and the drain of the TFT 212, the TFT 212 functions as a diode.
Next, the n-channel TFT 216 is interposed between the drain of the TFT 212 and the anode of the organic EL element 310. Specifically, the gate of the TFT 216 is connected to the light emission control line 208, the drain thereof is connected to the drains of the TFTs 212 and 214, the source thereof is connected to the anode of the organic EL element 310, and the position in the i-th row. The light emission control line 208 is turned on / off according to the logic level of the signal Vgi.
[0056]
Here, the light emission control line 208 is provided in each row, and a signal Vgi obtained by inverting the logic level of the scanning signal Yi is supplied to the i-th light emission control line 208. Further, when the i-th scanning line 202 is selected, the current Iout corresponding to the luminance of the pixel in the i-th row and j-th column flows through the j-th data line 204. For this reason, when the pixel circuit shown in FIG. 14 is applied, the D / A converter provided for each data line 204 in the data line driving circuit 160 causes a constant current to flow a current Iout corresponding to the supplied digital data. Acts as a source 162.
In the pixel circuit 110 illustrated in FIG. 14, the TFTs 212, 214, 216, and 218 and the capacitor 220 are formed on the TFT substrate 200 as the pixel drive circuit 250.
[0057]
Next, the operation of the pixel circuit 110 illustrated in FIG. 14 will be described. First, when the scanning signal Yi becomes H level, the TFT 218 is turned on between the source and the drain, so that the TFT 212 functions as a diode. When the scanning signal Yi becomes the H level, the TFT 214 is also turned on similarly to the TFT 218, so that the current Iout flows through the path of the power supply line 209 → TFT212 → TFT214 → data line 204, and at this time, the TFT 212 The electric charge corresponding to the gate voltage is accumulated in the capacitor 220.
Subsequently, when the scanning signal Yi becomes the L level, the TFTs 214 and 218 are both turned off, but the charge accumulation state in the capacitor 220 does not change, so that the gate of the TFT 212 becomes the voltage when the current Iout flows. Will be retained.
When the scanning signal Yi becomes L level, the light emission control signal Vgi becomes H level and the TFT 216 is turned on. Therefore, a current corresponding to the gate voltage flows between the source and drain of the TFT 212. Specifically, this current flows through a path of the power supply line 209 → TFT 212 → TFT 216 → Organic EL element 310.
[0058]
At this time, the current flowing through the organic EL element 310 is determined by the gate voltage of the TFT 212, and the gate voltage is the capacitance element 220 when the scanning signal Yi becomes H level and the current Iout flows through the data line 204. Is the voltage held by. For this reason, when the light emission control signal Vgi becomes H level, the current that flows through the organic EL element 310 substantially matches the current Iout that flows immediately before, so that the organic EL element 310 has the light emission control signal Vgi at H level. As long as it is, light emission is continued at a luminance corresponding to the current value.
Therefore, even if the characteristics of the TFT 212 serving as the driving transistor vary over the entire pixel circuit 110, substantially the same current can be supplied to the organic EL elements 310 included in each pixel circuit 110. Therefore, display unevenness due to the variation can be suppressed.
[0059]
In the pixel circuit 110 shown in FIG. 14, it has been described that the current Iout corresponding to the digital value of the digital data is supplied to the data line 204 when the scanning line 202 is selected. The voltage may be applied to the data line 204.
In each of the pixel circuits 110 shown in FIGS. 2 and 14, the individual electrode 303 provided for each pixel is the anode of the organic EL element 310, and the common electrode 323 common to the pixels is the organic EL element 310. It was a cathode.
Here, from the viewpoint of simplifying the doping process by unifying the channel types of a plurality of TFTs, a configuration in which the TFT 212 is an n-channel type as shown in FIG. 15 is also conceivable. In this configuration, as can be seen in the figure, the individual electrode provided for each pixel is the cathode of the organic EL element 310, and the common electrode common to the pixels is the anode of the organic EL element 310.
That is, the individual electrode in the present invention may be an anode as in the pixel circuit shown in FIGS. 2 and 14 depending on the channel type of the driving transistor that drives the organic EL element 310, and is shown in FIG. In some cases, the pixel circuit becomes a cathode as in the case of a pixel circuit. On the contrary, the common electrode in the present invention may be a cathode as shown in FIGS. 2 and 14, or may be an anode as shown in FIG.
[0060]
<Silicon substrate, etc.>
In the EL substrate 300, the base material 301 that transmits light emitted from the light emitting layer is required to be transparent, but the base material 201 of the TFT substrate 200 is not required to be transparent. For this reason, a substrate that does not have transparency, such as a silicon substrate, can be used as the base material 201. When a silicon substrate is used in this manner, a MOS (Metal Oxide Semiconductor) transistor can be used as a transistor instead of a TFT, so that high-speed operation is possible and not only advantageous for high-resolution display but also scanning. Peripheral circuits such as the line drive circuit 140 and the data line drive circuit 160 can be easily integrated and integrated.
Further, by applying SOI (Silicon On Insulator) technology, a silicon single crystal film may be formed on an insulating substrate such as sapphire, quartz, or glass, and various active elements may be formed therein.
[0061]
<Color display, etc.>
In addition to a single color pixel, the light emitting layer is selected so that each of the three pixels is colored with R (red), G (green), and B (blue). Color display may be performed with one dot.
On the other hand, instead of the organic EL element 310, another light emitting element such as an LED may be used. That is, the present invention is applicable if the light-emitting element is configured to sandwich the light-emitting layer between the individual electrode for each pixel and the common electrode common to the pixels.
[0062]
<Electronic equipment>
Next, an example in which the display system 10 described above is incorporated in a specific electronic device will be described. FIG. 16 is a block diagram showing an electrical configuration of a mobile personal computer assumed as an example of an electronic device, and FIG. 17 is a perspective view showing a configuration of this personal computer.
As shown in FIG. 17, the personal computer 2100 includes a main body 2104 having a keyboard 2102 and an electro-optical device 100 as a display unit. In FIG. 16, the CPU 20 controls each unit via the bus 21. The ROM 22 stores a basic entry / exit control program (BIOS) and the like, and the RAM 24 is used as a work area of the CPU 20. An HDD (Hard Disk Drive) 26 stores an operation system and various application programs. The operation unit 28 detects the operation state of the keyboard 2102 and outputs a signal indicating the operation content to the CPU 20.
In the personal computer 2100, the CPU 20 generates digital data Dmem in accordance with the operation state of the keyboard 2102, execution of application programs, and the like, and rewrites the stored contents of the image memory 130 in the display system 10. Accordingly, the organic EL element 310 in each pixel of the electro-optical device 100 emits light with the brightness defined by the digital data stored in the corresponding storage area in the image memory 130, thereby displaying an image. .
[0063]
Electronic devices to which the electro-optical device 100 is applied include a mobile phone, a digital still camera, a digital television, a viewfinder type or a monitor direct view type video tape in addition to the personal computer shown in FIGS. Examples include a recorder, a car navigation device, a pager, an electronic notebook, a calculator, a word processor, a workstation, a videophone, a POS terminal, and a device equipped with a touch panel. Needless to say, the electro-optical device 100 described above can be applied as a display unit of these various electronic devices.
[0064]
  As described above, the substrate on which the light emitting element is formed and the light emitting element for driving the light emitting element.activeWhen the substrate on which the element is formed is bonded, it is possible to suppress deterioration and destruction of the light emitting element.
[Brief description of the drawings]
FIG. 1 is a diagram illustrating a system configuration including an electro-optical device according to an embodiment.
FIG. 2 is a circuit diagram illustrating a configuration of a pixel circuit in the electro-optical device.
FIG. 3 is a cross-sectional view illustrating a main configuration of the electro-optical device.
FIG. 4 is a plan view showing a configuration of a TFT substrate in the electro-optical device.
FIG. 5 is a view showing a connection surface of the TFT substrate.
FIG. 6 is a view showing a connection surface on an EL substrate of the electro-optical device.
FIG. 7 is a manufacturing process diagram of the same electro-optical device.
FIG. 8 is a diagram showing the manufacturing process.
FIG. 9 is a diagram showing the manufacturing process.
FIG. 10 is another manufacturing process diagram.
FIG. 11 is a diagram showing the manufacturing process.
FIG. 12 is a diagram showing the manufacturing process.
FIG. 13 is a cross-sectional view showing another configuration of the electro-optical device.
FIG. 14 is a circuit diagram showing another configuration of the pixel circuit.
FIG. 15 is a circuit diagram showing another configuration of the pixel circuit.
FIG. 16 is a diagram showing a configuration of a personal computer using the same electro-optical device.
FIG. 17 is a diagram showing a configuration of a personal computer using the same electro-optical device.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 100 ... Electro-optical device, 200 ... TFT substrate (2nd substrate), 202 ... Scanning line, 204 ... Data line, 209 ... Power supply line, 212 ... TFT (driving transistor), 214 ... TFT (switching transistor), 220 ... Capacitance Elements 240, extraction terminal (second connection terminal), 250 pixel drive circuit (drive circuit), 300 EL substrate (first substrate), 301 substrate, 303 individual electrode, 305 bank (partition) 307: Opening portion, 309 ... Conductive material, 310 ... Organic EL element, 313 ... Organic EL layer, 323 ... Common electrode, 325 ... Opening, 330 ... Contact hole, 340 ... Connection terminal (first connection terminal) 360 ... sealing layer, 400 ... anisotropic conductor, 410 ... microcapsule, 2100 ... personal computer

Claims (13)

第1基板と第2基板とを有する電気光学装置であって、
前記第1基板は、
透明性を有する基材と、
前記基材に形成された複数の個別電極と、
前記複数の個別電極の間隙に跨るように前記複数の個別電極に対して観察側とは反対方向に盛り上がった部分が前記基材を平面視したときに格子状に形成された仕切り用の隔壁と、
前記隔壁で仕切られた領域に形成された発光層と、
前記発光層を覆うように形成された共通電極と、
前記隔壁および前記共通電極を覆う封止層と、
前記封止層を挟んで前記個別電極と対向して設けられ、前記隔壁および前記封止層を貫通する導電部を介し、前記個別電極に導通する第1の接続端子と
を備え、
発光素子が、前記個別電極、前記発光層、及び前記共通電極の積層により形成され、
前記共通電極は、複数の発光素子に対し共通であって、前記封止層の貫通が予定されている領域を避けて形成され、
前記第2基板は、
前記複数の発光素子をそれぞれ駆動する駆動回路と、
前記第1の接続端子に対応して設けられ、前記駆動回路と前記複数の発光素子とを接続するための第2の接続端子と
を備え、
前記第1基板に設けられた前記第1の接続端子と前記第2基板に設けられた前記第2の接続端子とが電気的に接続するように配置された
電気光学装置。
An electro-optical device having a first substrate and a second substrate,
The first substrate is
A substrate having transparency;
A plurality of individual electrodes formed on the substrate;
A partition wall formed in a lattice shape when a portion of the plurality of individual electrodes that swells in a direction opposite to the observation side so as to straddle the gap between the plurality of individual electrodes is viewed in plan view of the substrate. ,
A light emitting layer formed in a region partitioned by the partition;
A common electrode formed to cover the light emitting layer;
A sealing layer covering the partition and the common electrode;
A first connection terminal that is provided opposite to the individual electrode with the sealing layer interposed therebetween, and that is electrically connected to the individual electrode through a conductive portion that penetrates the partition wall and the sealing layer;
A light emitting element is formed by stacking the individual electrode, the light emitting layer, and the common electrode,
The common electrode is common to a plurality of light emitting elements, and is formed to avoid a region where penetration of the sealing layer is planned,
The second substrate is
A drive circuit for driving each of the plurality of light emitting elements;
A second connection terminal provided corresponding to the first connection terminal, for connecting the drive circuit and the plurality of light emitting elements;
An electro-optical device arranged such that the first connection terminal provided on the first substrate and the second connection terminal provided on the second substrate are electrically connected.
前記個別電極は透明性を有し、前記共通電極は反射性を有する
請求項1に記載の電気光学装置。
The electro-optical device according to claim 1, wherein the individual electrode has transparency, and the common electrode has reflectivity.
前記発光層は、有機エレクトロルミネッセンス層を含み、
前記発光素子は、個別電極および共通電極のうち一方を陰極とし、他方を陽極とする有機EL素子である
請求項1に記載の電気光学装置。
The light emitting layer includes an organic electroluminescence layer,
The electro-optical device according to claim 1, wherein the light emitting element is an organic EL element in which one of the individual electrode and the common electrode is a cathode and the other is an anode.
前記第2基板は、互いに交差する複数の走査線と複数のデータ線とを有し、
前記駆動回路は、前記複数の走査線と前記複数のデータ線との交差部に対応して設けられ、
当該交差部に対応する走査線が選択されたときにオンするスイッチングトランジスタと、
前記スイッチングトランジスタがオンしたときに、当該交差部に対応するデータ線上の電気信号に応じた電荷を蓄積する容量素子と、
その一の端子が前記第2の接続端子と電気的に接続されるとともに、前記容量素子に蓄積された電荷に応じて、その動作状態が定まる駆動トランジスタと
を有する請求項1に記載の電気光学装置。
The second substrate has a plurality of scanning lines and a plurality of data lines intersecting each other,
The drive circuit is provided corresponding to an intersection of the plurality of scanning lines and the plurality of data lines,
A switching transistor that is turned on when a scanning line corresponding to the intersection is selected;
When the switching transistor is turned on, a capacitive element that accumulates electric charge according to an electric signal on the data line corresponding to the intersection,
2. The electro-optical device according to claim 1, further comprising: a driving transistor whose one terminal is electrically connected to the second connection terminal and whose operation state is determined according to the electric charge stored in the capacitor. apparatus.
前記駆動回路は、薄膜トランジスタを有する
請求項1に記載の電気光学装置。
The electro-optical device according to claim 1, wherein the drive circuit includes a thin film transistor.
請求項1乃至のいずれかに記載の電気光学装置を備えた電子機器。Electronic apparatus comprising the electro-optical device according to any one of claims 1 to 5. 透明性を有する基材と、前記基材に形成された複数の個別電極と、前記複数の個別電極の間隙に跨るように前記複数の個別電極に対して観察側とは反対方向に盛り上がった部分が前記基材を平面視したときに格子状に形成された仕切り用の隔壁と、前記隔壁で仕切られた領域に形成された発光層と、前記発光層を覆うように形成された共通電極と、前記隔壁および前記共通電極を覆う封止層と、前記封止層を挟んで前記個別電極と対向して設けられ、前記隔壁および前記封止層を貫通する導電部を介し、前記個別電極に導通する第1の接続端子とを備えた相手方基板であって、発光素子が、前記個別電極、前記発光層、及び前記共通電極の積層により形成され、前記共通電極、複数の発光素子に対し共通であって、前記封止層の貫通が予定されている領域を避けて形成されている前記相手方基板と張り合わされ、
前記複数の発光素子をそれぞれ駆動する駆動回路と、
前記第1の接続端子に接続可能に設けられ、前記駆動回路と前記複数の発光素子とを電気的に接続するための第2の接続端子と
を備え、
前記相手方基板との貼り合わせによって電気光学装置を構成し
前記第2の接続端子が前記貼り合わせによって前記第1の接続端子にそれぞれ接続される
電気光学装置用基板。
A base that has transparency, a plurality of individual electrodes formed on the base, and a portion that swells in a direction opposite to the observation side with respect to the plurality of individual electrodes so as to straddle a gap between the plurality of individual electrodes Partition walls formed in a lattice shape when the substrate is viewed in plan, a light emitting layer formed in a region partitioned by the partition, and a common electrode formed to cover the light emitting layer A sealing layer that covers the partition wall and the common electrode, and is provided to face the individual electrode across the sealing layer, and is connected to the individual electrode through a conductive portion that penetrates the partition wall and the sealing layer. A mating substrate having a first connection terminal that conducts, wherein a light emitting element is formed by stacking the individual electrode, the light emitting layer, and the common electrode, and the common electrode is connected to a plurality of light emitting elements. Common and planned to penetrate the sealing layer Wherein is veneered with the counterpart substrate is formed to avoid the area that is,
A drive circuit for driving each of the plurality of light emitting elements;
A second connection terminal provided so as to be connectable to the first connection terminal, and electrically connecting the drive circuit and the plurality of light emitting elements;
Configure an electro-optical device by bonding with the counterpart substrate ,
The electro-optical device substrate, wherein the second connection terminals are respectively connected to the first connection terminals by the bonding.
相手方基板との貼り合わせによって電気光学装置を構成する電気光学装置用基板であって、
透明性を有する基材と、
前記基材に形成された複数の個別電極と、
前記複数の個別電極の間隙に跨るように前記複数の個別電極に対して観察側とは反対方向に盛り上がって、前記基材を平面視したときに格子状に形成された仕切り用の隔壁と、
前記隔壁で仕切られた領域に形成された発光層と、
前記発光層を覆うように形成された共通電極と、
前記隔壁および前記共通電極を覆う封止層と、
前記封止層を挟んで前記個別電極と対向して設けられ、前記隔壁および前記封止層を貫通する導電部を介し、前記個別電極に導通する第1の接続端子と
を備え、
発光素子が、前記個別電極、前記発光層、及び前記共通電極の積層により形成され、
前記共通電極は、複数の発光素子に対し共通であって、前記封止層の貫通が予定されている領域を避けて形成され、
前記相手方基板は、
前記複数の発光素子をそれぞれ駆動する駆動回路と、
前記第1の接続端子に接続可能に設けられ、前記駆動回路と前記複数の発光素子とを電気的に接続するための第2の接続端子と
を備え、
前記第1の接続端子が前記貼り合わせによって前記第2の接続端子にそれぞれ接続される
電気光学装置用基板。
An electro-optical device substrate that constitutes an electro-optical device by bonding with a counterpart substrate,
A substrate having transparency;
A plurality of individual electrodes formed on the substrate;
Partition walls formed in a lattice shape when viewed from above the base material in a direction opposite to the observation side with respect to the plurality of individual electrodes so as to straddle the gap between the plurality of individual electrodes,
A light emitting layer formed in a region partitioned by the partition;
A common electrode formed to cover the light emitting layer;
A sealing layer covering the partition and the common electrode;
A first connection terminal that is provided opposite to the individual electrode with the sealing layer interposed therebetween, and that is electrically connected to the individual electrode through a conductive portion that penetrates the partition wall and the sealing layer;
A light emitting element is formed by stacking the individual electrode, the light emitting layer, and the common electrode,
The common electrode is common to a plurality of light emitting elements, and is formed to avoid a region where penetration of the sealing layer is planned,
The counterpart substrate is
A drive circuit for driving each of the plurality of light emitting elements;
A second connection terminal provided so as to be connectable to the first connection terminal, and electrically connecting the drive circuit and the plurality of light emitting elements;
The electro-optical device substrate, wherein the first connection terminal is connected to the second connection terminal by the bonding.
透明性を有する基材に、
複数の個別電極を形成する工程と、
前記複数の個別電極の間隙に跨るように前記複数の個別電極に対して観察側とは反対方向に盛り上がった部分が前記基材を平面視したときに格子状となるように、仕切り用の隔壁を形成する工程と、
前記隔壁で仕切られた領域に発光層を形成する工程と、
前記発光層を覆うように共通電極を形成する工程と、
前記隔壁および前記共通電極を覆う封止層を形成する工程と、
前記隔壁および前記封止層を貫通する導電部を介し、前記個別電極に導通する第1の接続端子を形成する工程と
を施し、前記共通電極を、前記封止層の貫通が予定されている予定領域を避けて形成する一方、
前記透明性を有する基材とは異なる基材に、
前記複数の発光素子をそれぞれ駆動する駆動回路を形成する工程と、
前記駆動回路と前記複数の発光素子とを接続するための第2の接続端子を、前記第1の接続端子に対応して形成する工程と
を施し、
前記第1の接続端子と前記第2の接続端子とを電気的に接続する工程を有する
電気光学装置の製造方法。
To a transparent substrate,
Forming a plurality of individual electrodes;
A partition wall so that a portion that bulges in the direction opposite to the observation side with respect to the plurality of individual electrodes so as to straddle the gaps between the plurality of individual electrodes becomes a lattice shape when the substrate is viewed in plan view Forming a step;
Forming a light emitting layer in a region partitioned by the partition;
Forming a common electrode so as to cover the light emitting layer;
Forming a sealing layer covering the partition and the common electrode;
A step of forming a first connection terminal that conducts to the individual electrode through a conductive portion that penetrates the partition and the sealing layer, and the common electrode is scheduled to penetrate the sealing layer. While avoiding the planned area,
In a base material different from the base material having transparency,
Forming a driving circuit for driving each of the plurality of light emitting elements;
Forming a second connection terminal for connecting the drive circuit and the plurality of light emitting elements corresponding to the first connection terminal; and
A method for manufacturing an electro-optical device, comprising: electrically connecting the first connection terminal and the second connection terminal.
前記第1の接続端子を形成する工程は、
前記隔壁および前記封止層を前記予定領域で開孔して、前記個別電極の一部を露出させる工程を含む
請求項に記載の電気光学装置の製造方法。
The step of forming the first connection terminal includes:
The method of manufacturing an electro-optical device according to claim 9 , comprising a step of opening the partition wall and the sealing layer in the predetermined region to expose a part of the individual electrode.
前記隔壁を形成する工程は、
前記隔壁を、前記複数の個別電極にそれぞれ達する複数の開孔部を有するように形成する工程と、
前記複数の開孔部に導電材を付与する工程と
を有し、
前記共通電極を形成する工程では、前記導電材とは接触しないように前記共通電極を形成し、
前記第1の接続端子を形成する工程は、
前記封止層を前記予定領域で開孔して、前記導電材の一部を露出させる工程を含む
請求項に記載の電気光学装置の製造方法。
The step of forming the partition includes
Forming the partition so as to have a plurality of apertures respectively reaching the plurality of individual electrodes;
Providing a conductive material to the plurality of apertures,
In the step of forming the common electrode, the common electrode is formed so as not to contact the conductive material,
The step of forming the first connection terminal includes:
The method for manufacturing an electro-optical device according to claim 9 , comprising a step of opening the sealing layer in the predetermined region to expose a part of the conductive material.
前記第1の接続端子と前記第2の接続端子とを電気的に接続する工程は、異方性導電材を、前記第1の接続端子と前記第2の接続端子との間に付与する工程を含む
請求項9に記載の電気光学装置の製造方法。
The step of electrically connecting the first connection terminal and the second connection terminal is a step of applying an anisotropic conductive material between the first connection terminal and the second connection terminal. A method for manufacturing an electro-optical device according to claim 9 .
前記発光層を形成する工程は、液体化した発光材料を、前記隔壁により仕切られた領域に付与する工程を有する
請求項9乃至12のいずれかに記載の電気光学装置の製造方法。
The method of manufacturing an electro-optical device according to claim 9 , wherein the step of forming the light emitting layer includes a step of applying a liquefied light emitting material to a region partitioned by the partition wall.
JP2003119845A 2003-04-24 2003-04-24 Electro-optical device, substrate for electro-optical device, method for manufacturing electro-optical device, and electronic apparatus Expired - Fee Related JP4534430B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003119845A JP4534430B2 (en) 2003-04-24 2003-04-24 Electro-optical device, substrate for electro-optical device, method for manufacturing electro-optical device, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003119845A JP4534430B2 (en) 2003-04-24 2003-04-24 Electro-optical device, substrate for electro-optical device, method for manufacturing electro-optical device, and electronic apparatus

Publications (2)

Publication Number Publication Date
JP2004327215A JP2004327215A (en) 2004-11-18
JP4534430B2 true JP4534430B2 (en) 2010-09-01

Family

ID=33498956

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003119845A Expired - Fee Related JP4534430B2 (en) 2003-04-24 2003-04-24 Electro-optical device, substrate for electro-optical device, method for manufacturing electro-optical device, and electronic apparatus

Country Status (1)

Country Link
JP (1) JP4534430B2 (en)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3915985B2 (en) 2003-08-22 2007-05-16 セイコーエプソン株式会社 Pixel element substrate, display device, electronic device, and manufacturing method of pixel element substrate
KR101333509B1 (en) * 2004-12-06 2013-11-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device, display module, and cellular phone
KR100700653B1 (en) * 2005-02-03 2007-03-27 삼성에스디아이 주식회사 Organic Electro Luminescence Display
KR100647325B1 (en) * 2005-04-21 2006-11-23 삼성전자주식회사 Organic light-emitting device of active matrix drive type and manufacturing method thereof
US20060275947A1 (en) 2005-06-03 2006-12-07 Jian Wang Process for forming an electronic device including reflowing a conductive member
US8138502B2 (en) * 2005-08-05 2012-03-20 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and manufacturing method thereof
KR101231843B1 (en) * 2005-12-30 2013-02-08 엘지디스플레이 주식회사 Light Emitting Diodes and Method for manufacturing thereof
JP5401831B2 (en) * 2008-04-15 2014-01-29 株式会社リコー Display device
JP5137685B2 (en) * 2008-05-23 2013-02-06 パナソニック株式会社 Display device
JP4625869B2 (en) * 2008-06-24 2011-02-02 パナソニック株式会社 Display device
JP2010153813A (en) 2008-11-18 2010-07-08 Semiconductor Energy Lab Co Ltd Light-emitting device, method of manufacturing the same, and portable telephone
WO2012005540A2 (en) * 2010-07-08 2012-01-12 주식회사 엘지화학 Organic light-emitting device and method for manufacturing same
CN103474578B (en) 2013-09-23 2016-08-10 京东方科技集团股份有限公司 El light emitting device and preparation method thereof
CN103490012B (en) * 2013-09-23 2016-08-24 京东方科技集团股份有限公司 El light emitting device and preparation method thereof
CN103474581B (en) 2013-09-23 2016-05-11 京东方科技集团股份有限公司 El light emitting device and preparation method thereof
KR20170057336A (en) * 2014-09-18 2017-05-24 파이오니아 가부시키가이샤 Light emitting device
CN106252525B (en) * 2016-08-26 2018-03-27 京东方科技集团股份有限公司 OLED and preparation method, display panel and display device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0431299U (en) * 1990-07-06 1992-03-13
JPH113048A (en) * 1997-06-10 1999-01-06 Canon Inc Electroluminescent element and device and their production
JP2001035663A (en) * 1999-07-27 2001-02-09 Pioneer Electronic Corp Organic electroluminescence element display device and its manufacture
JP2001282123A (en) * 2000-03-30 2001-10-12 Toshiba Corp Display device and method for manufacturing the same
JP2002082633A (en) * 2000-07-07 2002-03-22 Seiko Epson Corp Organic el display body and its manufacturing method, electro-optic device and its manufacturing method, and electronic equipment
JP2003059653A (en) * 2001-08-09 2003-02-28 Sony Corp Manufacturing method of display device
JP2003282254A (en) * 2002-03-22 2003-10-03 Dainippon Printing Co Ltd Image display device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0431299U (en) * 1990-07-06 1992-03-13
JPH113048A (en) * 1997-06-10 1999-01-06 Canon Inc Electroluminescent element and device and their production
JP2001035663A (en) * 1999-07-27 2001-02-09 Pioneer Electronic Corp Organic electroluminescence element display device and its manufacture
JP2001282123A (en) * 2000-03-30 2001-10-12 Toshiba Corp Display device and method for manufacturing the same
JP2002082633A (en) * 2000-07-07 2002-03-22 Seiko Epson Corp Organic el display body and its manufacturing method, electro-optic device and its manufacturing method, and electronic equipment
JP2003059653A (en) * 2001-08-09 2003-02-28 Sony Corp Manufacturing method of display device
JP2003282254A (en) * 2002-03-22 2003-10-03 Dainippon Printing Co Ltd Image display device

Also Published As

Publication number Publication date
JP2004327215A (en) 2004-11-18

Similar Documents

Publication Publication Date Title
US11289680B2 (en) Flexible display with groove in bending area
US9653529B2 (en) Display module
JP4534430B2 (en) Electro-optical device, substrate for electro-optical device, method for manufacturing electro-optical device, and electronic apparatus
US8026667B2 (en) Electroluminescence display device having electrode power supply line
JP3830238B2 (en) Active matrix type device
US8004178B2 (en) Organic light emitting diode display with a power line in a non-pixel region
US11574985B2 (en) Organic light-emitting diode display device and method of manufacturing same
JP2020109452A (en) Display device and manufacturing method for display device
US20220336571A1 (en) Display substrate and display apparatus
TWI766481B (en) Organic light emitting diode display device including touch sensor and manufacturing method of same
KR101480005B1 (en) Organic light emitting device and manufacturing method thereof
JP2005128310A (en) Display arrangement and electronic device
JP5257828B2 (en) Circuit board and connection method thereof
JP2006011059A (en) Optoelectronic device and electronic apparatus
US11950476B2 (en) Display device having an opening between pixels
JP5201381B2 (en) Manufacturing method of display device
US11839123B2 (en) Display substrate and display device
JP4962838B2 (en) Manufacturing method of display device
WO2022252230A1 (en) Display substrate and display device
JP2023098829A (en) Display device and method for manufacturing the same
KR20220149879A (en) Display device
CN116234354A (en) Display substrate, preparation method thereof and display device
JP2009301754A (en) Display and its method for manufacturing

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060330

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070403

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090303

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090413

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090804

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091002

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100301

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100525

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100607

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130625

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4534430

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130625

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees