JP5115256B2 - Manufacturing method of display device - Google Patents

Manufacturing method of display device Download PDF

Info

Publication number
JP5115256B2
JP5115256B2 JP2008063387A JP2008063387A JP5115256B2 JP 5115256 B2 JP5115256 B2 JP 5115256B2 JP 2008063387 A JP2008063387 A JP 2008063387A JP 2008063387 A JP2008063387 A JP 2008063387A JP 5115256 B2 JP5115256 B2 JP 5115256B2
Authority
JP
Japan
Prior art keywords
layer
pixel
region
substrate
protective film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008063387A
Other languages
Japanese (ja)
Other versions
JP2009218181A (en
Inventor
悟 下田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2008063387A priority Critical patent/JP5115256B2/en
Publication of JP2009218181A publication Critical patent/JP2009218181A/en
Application granted granted Critical
Publication of JP5115256B2 publication Critical patent/JP5115256B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、有機EL(electroluminescence)素子を用いた表示装置の製造方法に関する。 The present invention relates to a manufacturing method of a display equipment using an organic EL (Electroluminescence) element.

近年、液晶表示装置(LCD)に続く次世代の表示デバイスとして、有機エレクトロルミネッセンス素子(以下、「有機EL素子」と略記する)等の自発光素子を2次元配列した発光素子型の表示パネルを備えた表示装置の本格的な実用化、普及に向けた研究開発が盛んに行われている。   In recent years, as a next-generation display device following a liquid crystal display (LCD), a light-emitting element type display panel in which self-light-emitting elements such as organic electroluminescence elements (hereinafter abbreviated as “organic EL elements”) are two-dimensionally arranged. Research and development for full-scale practical application and dissemination of display devices are actively underway.

有機EL素子は、例えば、アノード電極と、カソード電極と、これらの電極間に形成された電子注入層、発光層、正孔注入層、等を有する有機EL層を備える。有機EL素子では、発光層において正孔注入層、電子注入層からそれぞれ供給された正孔と電子とが再結合することによって発生するエネルギーによって発光する。   The organic EL element includes, for example, an organic EL layer having an anode electrode, a cathode electrode, and an electron injection layer, a light emitting layer, a hole injection layer, and the like formed between these electrodes. In the organic EL element, light is emitted by energy generated by recombination of holes and electrons respectively supplied from the hole injection layer and the electron injection layer in the light emitting layer.

このような有機ELは、特許文献1に開示されているように水による劣化を防ぐため封止基板、封止基板接着剤等によって封止されている。封止基板接着剤は、2枚の基板を接着するとともに基板間への水等の浸入を抑制するものである。
特開2000−294369号公報
Such an organic EL is sealed with a sealing substrate, a sealing substrate adhesive or the like to prevent deterioration due to water as disclosed in Patent Document 1. The sealing substrate adhesive bonds two substrates and suppresses intrusion of water or the like between the substrates.
JP 2000-294369 A

ところで、封止基板接着剤は、一般的に表示領域の外側周縁を囲むように形成されるが、表示装置のデザイン等の都合上、例えば表示領域の内部にも封止をする場合がある。このような場合、表示領域内には有機EL層や電極等が形成されており、これらの上に封止基板接着剤を形成すると、封止樹脂が強固に接合せず、良好な封止が難しいという問題があった。   By the way, the sealing substrate adhesive is generally formed so as to surround the outer peripheral edge of the display region. However, for the convenience of the design of the display device, for example, the inside of the display region may be sealed. In such a case, an organic EL layer, an electrode, or the like is formed in the display region, and when a sealing substrate adhesive is formed on these, the sealing resin does not bond firmly and good sealing is achieved. There was a problem that it was difficult.

本発明は、上述した実情に鑑みてなされたものであり、表示領域内においても良好に封止された表示装置の製造方法を提供することを目的とする。 The present invention has been made in view of the above, and an object thereof is to provide a manufacturing method of a display equipment also was sealed satisfactorily sealed in the display area.

上記目的を達成するため、本発明の第1の観点に係る表示装置の製造方法は、
画素電極及び絶縁層が形成された画素基板の少なくとも前記画素電極上に、有機層を形成する有機層形成工程と、
封止部が形成される領域の前記絶縁層上に電極層を形成する電極層工程と、
レーザ光を照射することによって、表示領域内において封止部が形成される領域に形成された前記電極層を除去する除去工程と、
前記除去工程の前に、前記絶縁層上の前記封止部が形成される領域及び前記絶縁層が設けられていない領域に対応し、前記レーザ光を反射する保護膜を形成する保護膜形成工程と、
前記保護膜上に樹脂を有する前記封止部を形成する封止部形成工程と、
前記封止部上に封止基板を重ね合わせて前記樹脂を硬化させ、前記封止基板によって前記画素基板を封止する封止工程と、
前記絶縁層が設けられていない領域の前記保護膜、当該保護膜に対応する前記画素基板及び前記封止基板に開口を形成する開口形成工程と、
前記開口に、指針を駆動する駆動軸が設置される駆動軸設置工程と、を備え、
前記保護膜下の前記絶縁膜は配線を覆っていることを特徴とする。
In order to achieve the above object, a method for manufacturing a display device according to the first aspect of the present invention includes:
An organic layer forming step of forming an organic layer on at least the pixel electrode of the pixel substrate on which the pixel electrode and the insulating layer are formed;
An electrode layer step of forming an electrode layer on the insulating layer in a region where a sealing portion is formed;
A removing step of removing the electrode layer formed in the region where the sealing portion is formed in the display region by irradiating the laser beam;
Prior to the removing step, a protective film forming step of forming a protective film that reflects the laser beam corresponding to a region where the sealing portion is formed on the insulating layer and a region where the insulating layer is not provided When,
A sealing part forming step of forming the sealing part having a resin on the protective film;
A sealing step of overlaying a sealing substrate on the sealing portion to cure the resin, and sealing the pixel substrate with the sealing substrate;
An opening forming step of forming an opening in the protective film in a region where the insulating layer is not provided, the pixel substrate corresponding to the protective film, and the sealing substrate;
A drive shaft installation step in which a drive shaft for driving the pointer is installed in the opening ; and
The insulating film under the protective film covers the wiring.

前記除去工程は、前記電極層の下方の前記有機層も除去してもよい。   In the removing step, the organic layer below the electrode layer may also be removed.

前記除去工程は、前記電極層と、前記有機物層とを除去する際、それぞれレーザ光の波長を変化させることが好ましい。   In the removing step, it is preferable to change the wavelength of the laser beam when removing the electrode layer and the organic layer.

前記保護膜は、ガラス又は金属から形成されてもよい。   The protective film may be made of glass or metal.

本発明によれば、封止部を形成する領域に形成された層を除去することによって、良好に封止された表示装置の製造方法を提供することができる。 According to the present invention, by removing a layer formed in a region for forming a sealing portion, it is possible to provide a manufacturing method of the well was sealed display equipment.

本発明の実施形態に係る表示装置及び表示装置の製造方法について図を用いて説明する。本実施形態では、表示装置として、有機EL素子が配列された表示領域内に指針計が設置された構成を例に挙げて説明する。このような表示装置は例えば時計等に用いられる。   A display device and a method for manufacturing the display device according to an embodiment of the present invention will be described with reference to the drawings. In the present embodiment, the display device will be described by taking as an example a configuration in which a pointer meter is installed in a display region in which organic EL elements are arranged. Such a display device is used in, for example, a clock.

本発明の実施形態に係る表示装置の構成例を図1に示す。また、図2には図1に示す表示装置の断面図であり、図3は表示部11の構成例を示す図である。   A configuration example of a display device according to an embodiment of the present invention is shown in FIG. 2 is a cross-sectional view of the display device shown in FIG. 1, and FIG. 3 is a diagram showing a configuration example of the display unit 11. As shown in FIG.

本実施形態の表示装置10は、図1〜図3に示すように、画素(有機EL素子)20を2次元配列した表示部11と、短針13と、長針14と、秒針15と、これらの指針を駆動するための駆動軸16と、指針駆動装置17と、を備える。表示部11の中心には開口11aが設けられており、この開口11a内に駆動軸16が設置される。   As shown in FIGS. 1 to 3, the display device 10 of the present embodiment includes a display unit 11 in which pixels (organic EL elements) 20 are two-dimensionally arranged, a short hand 13, a long hand 14, a second hand 15, and these A driving shaft 16 for driving the pointer and a pointer driving device 17 are provided. An opening 11a is provided at the center of the display unit 11, and a drive shaft 16 is installed in the opening 11a.

表示部11は、複数の画素20と、画素基板21と、封止基板22と、複数の画素20の外周縁を囲むように設けられた外側封止部23と、外側封止部23の内側の内周縁を囲むように設けられた内側封止部24と、を備える。画素20は、赤(R)、緑(G)、青(B)それぞれの光を発し、RGBの画素20で一組の画素ユニットとされる。この画素ユニットは、画素基板21上に、行方向に繰り返し複数配列されるとともに、列方向に同一色の画素が複数配列されているストライプ配列でもよいし、RGBの画素20が互いに隣接することによって三角形の配置となるデルタ配列であってもよい。RGBそれぞれの画素20は有機EL素子20aと、有機EL素子を駆動するための駆動回路DSとを備える。本実施形態では有機EL素子20aはボトムエミッション型であり、有機EL素子20aが形成された画素基板21側から光を取り出す構成である。なお、表示部11は単色発光表示でもよく、このような構造の場合、複数の画素20が同一単色発光画素となり、後述する各色ごとに画素を仕切る仕切り壁35が不要となる。   The display unit 11 includes a plurality of pixels 20, a pixel substrate 21, a sealing substrate 22, an outer sealing portion 23 provided so as to surround an outer peripheral edge of the plurality of pixels 20, and an inner side of the outer sealing portion 23. And an inner sealing portion 24 provided so as to surround the inner peripheral edge. The pixel 20 emits red (R), green (G), and blue (B) light, and the RGB pixel 20 forms a set of pixel units. The pixel unit may be a stripe arrangement in which a plurality of pixel units are repeatedly arranged in the row direction and a plurality of pixels of the same color are arranged in the column direction on the pixel substrate 21, and the RGB pixels 20 are adjacent to each other. It may be a delta arrangement with a triangular arrangement. Each of the RGB pixels 20 includes an organic EL element 20a and a drive circuit DS for driving the organic EL element. In the present embodiment, the organic EL element 20a is a bottom emission type, and has a configuration in which light is extracted from the pixel substrate 21 side on which the organic EL element 20a is formed. The display unit 11 may be a monochromatic light emitting display. In such a structure, the plurality of pixels 20 are the same monochromatic light emitting pixel, and a partition wall 35 for partitioning the pixels for each color described later is not necessary.

また、指針駆動装置17は、例えばモータ等から構成され、指針駆動装置17によって各指針が回転する。各指針は画素基板21の光を取り出す面側に設けられており、指針駆動装置17は封止基板22側に設けられている。   The pointer driving device 17 is constituted by a motor, for example, and the pointers are rotated by the pointer driving device 17. Each pointer is provided on the side of the pixel substrate 21 from which light is extracted, and the pointer driving device 17 is provided on the sealing substrate 22 side.

次に、画素20の配置例を図4に示し、各画素20の等価回路DSを図5に示す。更に、図6は各画素20の平面図であり、図7は図6に示すVII−VII線断面図である。また、図8は表示部11の開口11a近傍の領域の構成例を示す図であり、図9は図8に示すIX−IX線断面図である。なお、図示の都合上、図8及び図9の画素20では、画素20の一部を省略して図示している。   Next, an arrangement example of the pixels 20 is shown in FIG. 4, and an equivalent circuit DS of each pixel 20 is shown in FIG. Further, FIG. 6 is a plan view of each pixel 20, and FIG. 7 is a sectional view taken along line VII-VII shown in FIG. 8 is a diagram showing a configuration example of a region near the opening 11a of the display unit 11, and FIG. 9 is a cross-sectional view taken along the line IX-IX shown in FIG. For the sake of illustration, the pixel 20 in FIGS. 8 and 9 is shown with a part of the pixel 20 omitted.

各画素20は有機EL素子20aと、有機EL素子20aをアクティブ動作する画素回路DSとを備えており、画素回路DSは、トランジスタ(選択トランジスタ)Tr11と、トランジスタ(発光駆動トランジスタ)Tr12と、キャパシタCsと、を備える。図5に示すトランジスタTr11及びトランジスタTr12は、いずれもnチャネル型アモルファスシリコン薄膜トランジスタであるが、これに限らず、少なくとも一方がpチャネル型でもよく、ポリシリコン薄膜トランジスタであってもよい。   Each pixel 20 includes an organic EL element 20a and a pixel circuit DS that actively operates the organic EL element 20a. The pixel circuit DS includes a transistor (selection transistor) Tr11, a transistor (light emission drive transistor) Tr12, and a capacitor. Cs. Each of the transistors Tr11 and Tr12 illustrated in FIG. 5 is an n-channel amorphous silicon thin film transistor, but is not limited thereto, and at least one of them may be a p-channel type or a polysilicon thin film transistor.

表示部11には、それぞれ所定行に配列された複数の画素回路DSに接続された複数のアノードラインLaと、それぞれ所定列に配列された複数の画素回路DSに接続されたデータラインLdと、それぞれ所定行に配列 された複数の画素回路DSのトランジスタTr11を選択する複数の走査ラインLsと、が形成されている。   The display unit 11 includes a plurality of anode lines La connected to a plurality of pixel circuits DS arranged in a predetermined row, a data line Ld connected to a plurality of pixel circuits DS arranged in a predetermined column, respectively. A plurality of scanning lines Ls for selecting the transistors Tr11 of the plurality of pixel circuits DS arranged in a predetermined row are formed.

図5に示すように、選択トランジスタTr11のゲート端子は走査ラインLsに、ドレイン端子が画素基板21の列方向に配設されたデータラインLdに、ソース端子が接点N11にそれぞれ接続される。また、発光駆動トランジスタTr12のゲート端子は接点N11に接続されており、ドレイン端子は供給電圧ラインLaに、ソース端子は接点N12にそれぞれ接続されている。キャパシタCsは、トランジスタTr12のゲート端子及びソース端子に接続されている。なお、キャパシタCsは、トランジスタTr12のゲート−ソース間に付加的に設けられた補助容量、もしくはこれらの寄生容量と補助容量からなる容量成分である。また、有機EL素子20aは、アノード端子(画素電極34)が接点N12に接続され、カソード端子(対向電極41)に基準電圧Vssが印加されている。なお、トランジスタTr11及びトランジスタTr12がpチャネル型の電界効果型トランジスタの場合は、それぞれソース端子及びドレイン端子が図2とは逆に接続され、キャパシタCsの一端は、アノードラインLaに接続される。   As shown in FIG. 5, the gate terminal of the selection transistor Tr11 is connected to the scanning line Ls, the drain terminal is connected to the data line Ld arranged in the column direction of the pixel substrate 21, and the source terminal is connected to the contact N11. The gate terminal of the light emission drive transistor Tr12 is connected to the contact N11, the drain terminal is connected to the supply voltage line La, and the source terminal is connected to the contact N12. The capacitor Cs is connected to the gate terminal and the source terminal of the transistor Tr12. Note that the capacitor Cs is an auxiliary capacitance additionally provided between the gate and the source of the transistor Tr12 or a capacitance component composed of these parasitic capacitance and auxiliary capacitance. In the organic EL element 20a, the anode terminal (pixel electrode 34) is connected to the contact N12, and the reference voltage Vss is applied to the cathode terminal (counter electrode 41). Note that when the transistor Tr11 and the transistor Tr12 are p-channel field effect transistors, the source terminal and the drain terminal are connected in the opposite direction to that in FIG. 2, and one end of the capacitor Cs is connected to the anode line La.

走査ラインLsは走査ドライバ(図示せず)に接続されており、所定のタイミングで表示パネルの行方向に配列された複数の画素20を選択状態に設定するための選択電圧信号(走査信号)Sselが印加される。また、データラインLdはデータドライバ(図示せず)に接続され、上記画素20の選択状態に同期するタイミングで表示データに応じたデータ電圧(階調信号)Vpixが印加される。走査ドライバ及びデータドライバは別個のICチップであってもよく、同一のICチップでもよい。   The scanning line Ls is connected to a scanning driver (not shown), and a selection voltage signal (scanning signal) Ssel for setting a plurality of pixels 20 arranged in the row direction of the display panel to a selected state at a predetermined timing. Is applied. The data line Ld is connected to a data driver (not shown), and a data voltage (gradation signal) Vpix corresponding to display data is applied at a timing synchronized with the selection state of the pixel 20. The scan driver and the data driver may be separate IC chips or the same IC chip.

各行ごとに配列された複数のトランジスタTr12が、当該トランジスタTr12に接続された有機EL素子20aの画素電極(例えばアノード電極)に表示データに応じた発光駆動電流を流す状態に設定するように、複数のアノードラインLa(供給電圧ライン)は、いずれも所定の高電位電源に直接又は間接的に接続されている。つまり、アノードラインLaは、有機EL素子20aの対向電極41に印加される基準電圧Vssより十分電位の高い所定の高電位(供給電圧Vdd)が印加される。また、対向電極41は、例えば、所定の低電位電源に直接又は間接的に接続され、絶縁性基板11上に2次元配列された全ての画素(有機EL素子)に対して単一の電極層により形成されており、所定の低電圧(基準電圧Vss,例えば接地電位GND)が共通に印加されるように設定されている。   A plurality of transistors Tr12 arranged for each row are set to a state in which a light emission drive current corresponding to display data flows through the pixel electrode (for example, an anode electrode) of the organic EL element 20a connected to the transistor Tr12. Each of the anode lines La (supply voltage line) is directly or indirectly connected to a predetermined high potential power source. That is, the anode line La is applied with a predetermined high potential (supply voltage Vdd) sufficiently higher than the reference voltage Vss applied to the counter electrode 41 of the organic EL element 20a. In addition, the counter electrode 41 is directly or indirectly connected to a predetermined low potential power source, for example, and is a single electrode layer for all the pixels (organic EL elements) arranged two-dimensionally on the insulating substrate 11. And is set so that a predetermined low voltage (reference voltage Vss, for example, ground potential GND) is applied in common.

すなわち、各画素において、直列に接続されたトランジスタTr12と有機EL素子20aの組の両端(トランジスタTr12のドレイン端子と有機EL素子20aのカソード端子)にそれぞれ、供給電圧Vddと基準電圧Vssを印加して有機EL素子20aに順バイアスを付与して有機EL素子20aが発光できる状態にし、更に階調信号Vpixに応じて流れる発光駆動電流の電流値を画素回路DSにより制御している。   That is, in each pixel, the supply voltage Vdd and the reference voltage Vss are applied to both ends of the pair of the transistor Tr12 and the organic EL element 20a connected in series (the drain terminal of the transistor Tr12 and the cathode terminal of the organic EL element 20a), respectively. Thus, a forward bias is applied to the organic EL element 20a so that the organic EL element 20a can emit light, and the current value of the light emission drive current that flows according to the gradation signal Vpix is controlled by the pixel circuit DS.

また、本実施形態では、図2及び図3に示すように画素基板21、封止基板22の中心領域に、光硬化性樹脂及び熱硬化樹脂の少なくともいずれか一方を硬化してなる内側封止部24を形成して画素20を封止した上で開口11aを形成している。このため、図8に示すように画素基板21上において、列方向に走るアノードラインLaと走査ラインLs、行方向に走るデータラインLdは開口11aが形成された領域を迂回するように配線されている。また、これらの配線は図8に示すように内側封止部24が形成される領域に配置されている。また、詳細に後述するように、本実施形態では内側封止部24が形成される領域には金属等からなる保護膜40が形成されている。   Further, in the present embodiment, as shown in FIGS. 2 and 3, inner sealing formed by curing at least one of a photocurable resin and a thermosetting resin in the central region of the pixel substrate 21 and the sealing substrate 22. An opening 11 a is formed after the pixel 20 is sealed by forming the portion 24. Therefore, as shown in FIG. 8, on the pixel substrate 21, the anode line La and the scanning line Ls running in the column direction and the data line Ld running in the row direction are wired so as to bypass the region where the opening 11a is formed. Yes. Further, these wirings are arranged in a region where the inner sealing portion 24 is formed as shown in FIG. Further, as will be described in detail later, in the present embodiment, a protective film 40 made of metal or the like is formed in a region where the inner sealing portion 24 is formed.

次に、画素基板21は、透光性を備える材料から形成され、例えばガラス基板である。また、画素基板21上には図示するように、データラインLd、ゲート電極56a,56b及び絶縁膜32が形成される。   Next, the pixel substrate 21 is formed from a material having translucency, for example, a glass substrate. Further, as shown in the figure, the data line Ld, the gate electrodes 56a and 56b, and the insulating film 32 are formed on the pixel substrate 21.

絶縁膜32は、絶縁性材料、例えばシリコン酸化膜、シリコン窒化膜等から構成されであり、ゲート電極56a,56bを覆うように画素基板31上に形成される。また、絶縁膜32はゲート電極56a,56bが形成された領域においてトランジスタTr11及びTr12のゲート絶縁膜として機能する。   The insulating film 32 is made of an insulating material, such as a silicon oxide film or a silicon nitride film, and is formed on the pixel substrate 31 so as to cover the gate electrodes 56a and 56b. The insulating film 32 functions as a gate insulating film for the transistors Tr11 and Tr12 in the region where the gate electrodes 56a and 56b are formed.

トランジスタTr11及びTr12は、それぞれnチャネル型の薄膜トランジスタ(TFT;Thin Film Transistor)である。トランジスタTr11及びTr12は、それぞれ画素基板21上に形成される。また、トランジスタTr11は半導体層51aと、ソース電極52sと、ドレイン電極53dと、オーミックコンタクト層(図示せず)と、ゲート電極56aと、保護絶縁膜(図示せず)と、を備える。トランジスタTr12は、図7に示すように、半導体層51bと、ドレイン電極52dと、ソース電極53sと、オーミックコンタクト層54b,55bと、ゲート電極56bと、保護絶縁膜57bと、を備える。また、Tr12のソース電極53sは画素電極34に接続される。   The transistors Tr11 and Tr12 are each an n-channel thin film transistor (TFT). The transistors Tr11 and Tr12 are formed on the pixel substrate 21, respectively. The transistor Tr11 includes a semiconductor layer 51a, a source electrode 52s, a drain electrode 53d, an ohmic contact layer (not shown), a gate electrode 56a, and a protective insulating film (not shown). As shown in FIG. 7, the transistor Tr12 includes a semiconductor layer 51b, a drain electrode 52d, a source electrode 53s, ohmic contact layers 54b and 55b, a gate electrode 56b, and a protective insulating film 57b. The source electrode 53s of Tr12 is connected to the pixel electrode 34.

トランジスタTr11、Tr12において、ゲート電極56a,56bは、例えば、アルミニウム−ネオジウム−チタン(AlNdTi)またはクロム(Cr)から形成される。また、ドレイン電極53d,52d、ソース電極52s,53sはそれぞれ例えばアルミニウム−チタン(AlTi)/Cr、AlNdTi/CrまたはCrから形成されている。また、それぞれのドレイン電極及びソース電極と半導体層との間には低抵抗性接触のため、不純物を含む半導体を有するオーミックコンタクト層が形成される。   In the transistors Tr11 and Tr12, the gate electrodes 56a and 56b are made of, for example, aluminum-neodymium-titanium (AlNdTi) or chromium (Cr). The drain electrodes 53d and 52d and the source electrodes 52s and 53s are made of, for example, aluminum-titanium (AlTi) / Cr, AlNdTi / Cr, or Cr. In addition, an ohmic contact layer including a semiconductor containing an impurity is formed between each drain electrode and the source electrode and the semiconductor layer for low resistance contact.

絶縁膜32上に形成される画素電極(アノード電極)34は、表示装置10がボトムエミッション型であれば、透光性を備える導電材料、例えばITO(Indium Tin Oxide)、ZnO等から構成される。また、各画素電極34は隣接する他の画素20の画素電極34との間に層間絶縁膜33に介在している。   If the display device 10 is a bottom emission type, the pixel electrode (anode electrode) 34 formed on the insulating film 32 is made of a light-transmitting conductive material, for example, ITO (Indium Tin Oxide), ZnO, or the like. . Each pixel electrode 34 is interposed in the interlayer insulating film 33 between the pixel electrodes 34 of other adjacent pixels 20.

層間絶縁膜33は、絶縁材料、例えばSiN等から形成される。層間絶縁膜33は、トランジスタTr11及びTr12を保護し、発光領域に対応する領域となる各画素電極34上を開口する複数の開口部33aを有している。各開口部33aは、上述したストライプ配列の場合、列方向に沿って同一色の複数の画素20をまとめて開口するようにストライプ状に形成され、デルタ配列の場合、各画素20毎に設けられている。このように仕切り壁35の開口33aによって露出された画素電極34上に、後述する正孔注入層36、発光層37等の有機EL層が成膜される。なお、表示部11が単色発光表示の場合、仕切り壁35がなく、層間絶縁膜33上に保護膜40が形成され、層間絶縁膜33の開口部33a内のみならず、層間絶縁膜33上にも連続して有機EL層が堆積される。   The interlayer insulating film 33 is formed from an insulating material such as SiN. The interlayer insulating film 33 has a plurality of openings 33a that protect the transistors Tr11 and Tr12 and open on each pixel electrode 34 that is a region corresponding to the light emitting region. In the case of the stripe arrangement described above, each opening 33a is formed in a stripe shape so as to open a plurality of pixels 20 of the same color along the column direction. In the case of the delta arrangement, each opening 33a is provided for each pixel 20. ing. Thus, organic EL layers such as a hole injection layer 36 and a light emitting layer 37 described later are formed on the pixel electrode 34 exposed through the opening 33 a of the partition wall 35. When the display unit 11 is a monochromatic light emitting display, the partition wall 35 is not provided, and the protective film 40 is formed on the interlayer insulating film 33, and not only in the opening 33 a of the interlayer insulating film 33 but also on the interlayer insulating film 33. Also, an organic EL layer is continuously deposited.

仕切り壁35は、絶縁材料、例えばポリイミド、アクリル樹脂を硬化してなり、層間絶縁膜33の上面に設けられている。仕切り壁35は、層間絶縁膜33の開口部33aの形状に応じて形成された開口部33aよりやや幅広の開口部を有している。仕切り壁35の開口部は、層間絶縁膜33の開口部33aがストライプ状であれば、ストライプ状に形成され、層間絶縁膜33の開口部33aが個々の画素20毎に形成されていれば個々の画素20毎に形成されている。また、仕切り壁35は、内側封止部24が形成される領域には設けられておらず、当該領域において、層間絶縁膜33上には、図9に示すように保護膜40が形成されている。   The partition wall 35 is formed by curing an insulating material such as polyimide or acrylic resin, and is provided on the upper surface of the interlayer insulating film 33. The partition wall 35 has an opening that is slightly wider than the opening 33 a that is formed according to the shape of the opening 33 a of the interlayer insulating film 33. The opening of the partition wall 35 is formed in a stripe shape if the opening 33a of the interlayer insulating film 33 is in a stripe shape, and individually if the opening 33a of the interlayer insulating film 33 is formed for each pixel 20. Are formed for each pixel 20. Further, the partition wall 35 is not provided in a region where the inner sealing portion 24 is formed, and a protective film 40 is formed on the interlayer insulating film 33 in the region as shown in FIG. Yes.

正孔注入層36は、画素電極34上に形成され、発光層37に正孔を供給する機能を有する。正孔注入層36は正孔(ホール)注入、輸送が可能な有機高分子系の材料から構成される。また、本実施形態では正孔注入層36を成膜する際に、正孔注入層36となる有機高分子系のホール注入・輸送材料を含む有機化合物含有液として、導電性ポリマーであるポリエチレンジオキシチオフェン(PEDOT)とドーパントであるポリスチレンスルホン酸(PSS)を水系溶媒に分散させた分散液であるPEDOT/PSS水溶液を用いている。   The hole injection layer 36 is formed on the pixel electrode 34 and has a function of supplying holes to the light emitting layer 37. The hole injection layer 36 is made of an organic polymer material that can inject and transport holes. In the present embodiment, when forming the hole injection layer 36, a polyethylene polymer which is a conductive polymer is used as an organic compound-containing liquid containing an organic polymer-based hole injection / transport material to be the hole injection layer 36. A PEDOT / PSS aqueous solution, which is a dispersion in which oxythiophene (PEDOT) and polystyrene sulfonate (PSS) as a dopant are dispersed in an aqueous solvent, is used.

発光層37は、正孔注入層36上に形成されている。発光層37は、アノード電極とカソード電極との間に所定の電圧を印加することにより光を発生する機能を有する。発光層37は、蛍光あるいは燐光を発光することが可能な公知の高分子発光材料、例えばポリパラフェニレンビニレン系やポリフルオレン系等の共役二重結合ポリマーを含む赤(R)、緑(G)、青(B)色の発光材料から構成される。また、これらの発光材料は、適宜水系溶媒あるいはテトラリン、テトラメチルベンゼン、メシチレン、キシレン等の有機溶媒に溶解(又は分散)した溶液(分散液)を、連続した液流を流し出すノズルコート法や分離した複数の液滴を吐出するインクジェット法等により塗布し、溶媒を揮発させることによって形成する。   The light emitting layer 37 is formed on the hole injection layer 36. The light emitting layer 37 has a function of generating light by applying a predetermined voltage between the anode electrode and the cathode electrode. The light emitting layer 37 is a known polymer light emitting material capable of emitting fluorescence or phosphorescence, for example, red (R) or green (G) containing a conjugated double bond polymer such as polyparaphenylene vinylene or polyfluorene. And a blue (B) light emitting material. In addition, these light-emitting materials are appropriately coated with an aqueous solvent or a nozzle coating method in which a solution (dispersion) dissolved (or dispersed) in an organic solvent such as tetralin, tetramethylbenzene, mesitylene, xylene, etc. It forms by apply | coating by the inkjet method etc. which discharge the isolate | separated several droplet, and volatilizing a solvent.

対向電極(カソード電極)41は、電子注入層38及び低抵抗化層39を有している。電子注入層38は、仕事関数の低い材料、例えばBa、Ca、Mg、Li等又はこれらの少なくとも1つを含む化合物から形成された10nm程度の膜厚の層である。本実施形態では、低抵抗化層39は複数の画素20に跨って形成される単一の電極層から構成されており、電子注入層38も画素基板21上に全面形成されている。   The counter electrode (cathode electrode) 41 includes an electron injection layer 38 and a low resistance layer 39. The electron injection layer 38 is a layer having a thickness of about 10 nm formed from a material having a low work function, such as Ba, Ca, Mg, Li, or the like, or a compound containing at least one of them. In the present embodiment, the low resistance layer 39 is composed of a single electrode layer formed across the plurality of pixels 20, and the electron injection layer 38 is also formed on the entire surface of the pixel substrate 21.

低抵抗化層39は、導電性材料、例えばAlまたはAl合金等から形成され、対向電極41のシート抵抗を低くするため、200nm程度の膜厚の層である。低抵抗化層39は複数の画素20に跨って形成される単一の電極層から構成されており、画素基板21上に全面形成されている。電子注入層38はBa、Ca等から形成され、これらの膜は仕事関数が低いため酸化しやすく、低抵抗化層39はこれらの膜を酸化から保護する機能も有する。   The low resistance layer 39 is formed of a conductive material such as Al or Al alloy, and is a layer having a thickness of about 200 nm in order to reduce the sheet resistance of the counter electrode 41. The low resistance layer 39 is composed of a single electrode layer formed across the plurality of pixels 20, and is formed on the entire surface of the pixel substrate 21. The electron injection layer 38 is formed of Ba, Ca, or the like, and these films have a low work function and thus are easily oxidized. The low resistance layer 39 also has a function of protecting these films from oxidation.

保護膜40は、仕切り壁35上の内側封止部24が形成される領域に対応して形成され、本実施形態では内側封止部24が環状に形成されるため保護膜40も環状に形成される。保護膜40はエポキシ樹脂等で形成される内側封止部24やSiN等の層間絶縁膜33との間で良好に接合されるよう、ガラス、Al又はAl合金からなる単層や、Cr下層とAl又はAl合金の上層とで構成された積層構造であることが好ましい。また、本実施形態では詳細に後述するように、内側封止部24が形成される領域に形成された発光層等の有機層、電子注入層38、低抵抗化層39等をレーザーアブレーションによって除去する。この際、層間絶縁膜33下の配線層を保護することが可能なように、保護膜40は特に良好にレーザ光を反射することが好ましく、所望の反射率を備える金属から形成されるのが好ましい。また、内側封止部24は、画素基板21と封止基板22とを貼り合わせして接合しているため、これらの重さや貼り合わせ製造過程の荷重が集中して掛かりやすい構造となっている。このため、仮に内側封止部24が形成される領域に電子注入層38、低抵抗化層39があると、電子注入層38、低抵抗化層39との間で剥離が生じやすくこの間から水や酸素が浸入しやすくなってしまうが、内側封止部24の下方に電子注入層38、低抵抗化層39を配置していないので、表示部11の開口11aの端面から水や酸素が浸入しにくい構造となっている。   The protective film 40 is formed corresponding to the region where the inner sealing portion 24 is formed on the partition wall 35. In this embodiment, the inner sealing portion 24 is formed in an annular shape, and thus the protective film 40 is also formed in an annular shape. Is done. The protective film 40 is a single layer made of glass, Al or Al alloy, or a Cr lower layer so that the protective film 40 is satisfactorily bonded to the inner sealing portion 24 formed of epoxy resin or the like and the interlayer insulating film 33 such as SiN. A laminated structure composed of an upper layer of Al or an Al alloy is preferable. In this embodiment, as will be described in detail later, an organic layer such as a light emitting layer, an electron injection layer 38, a low resistance layer 39, and the like formed in a region where the inner sealing portion 24 is formed are removed by laser ablation. To do. At this time, the protective film 40 preferably reflects the laser beam particularly preferably so that the wiring layer under the interlayer insulating film 33 can be protected, and is formed of a metal having a desired reflectance. preferable. In addition, the inner sealing portion 24 has a structure in which the pixel substrate 21 and the sealing substrate 22 are bonded and bonded together, and thus the weight and load of the bonding manufacturing process are concentrated and easily applied. . For this reason, if the electron injection layer 38 and the low resistance layer 39 are present in the region where the inner sealing portion 24 is formed, peeling between the electron injection layer 38 and the low resistance layer 39 is likely to occur. However, since the electron injection layer 38 and the low resistance layer 39 are not disposed below the inner sealing portion 24, water and oxygen enter from the end face of the opening 11a of the display portion 11. The structure is difficult to do.

次に、本発明の実施形態に係るRGB等の多色発光の表示装置の製造方法について図10〜12を用いて説明する。なお、単色発光表示の表示装置の場合、仕切り壁35の製造工程がない以外は、以下に示す製造方法と実質的に同じである。   Next, a method for manufacturing a display device that emits multicolor light such as RGB according to an embodiment of the present invention will be described with reference to FIGS. In the case of a display device for monochromatic light emission display, it is substantially the same as the manufacturing method shown below except that there is no manufacturing process of the partition wall 35.

まず、ガラス基板等からなる画素基板21を用意する。画素基板21は、複数の表示部11を同時に形成可能な面積を備える。次にこの画素基板31上に、スパッタ法、真空蒸着法等により金属膜を形成し、これを図10(a)に示すようにデータラインLd、ゲート電極56a、56bの形状にパターニングする。   First, a pixel substrate 21 made of a glass substrate or the like is prepared. The pixel substrate 21 has an area where a plurality of display portions 11 can be formed simultaneously. Next, a metal film is formed on the pixel substrate 31 by a sputtering method, a vacuum deposition method, or the like, and is patterned into the shape of the data line Ld and the gate electrodes 56a and 56b as shown in FIG.

続いて、CVD(Chemical Vapor Deposition)法等によりゲート電極56a及び56b上にSiN、SiO等からなる絶縁膜32を形成する。次に絶縁膜32上に、半導体層51a,51bを形成し、更に半導体層51a,51bの上面に保護膜57a,57b、アモルファスシリコンにn型不純物が含まれたトランジスタTr11のオーミックコンタクト層及びトランジスタTr12のオーミックコンタクト層54b,55bを形成する。   Subsequently, an insulating film 32 made of SiN, SiO or the like is formed on the gate electrodes 56a and 56b by a CVD (Chemical Vapor Deposition) method or the like. Next, semiconductor layers 51a and 51b are formed on the insulating film 32. Further, protective films 57a and 57b are formed on the upper surfaces of the semiconductor layers 51a and 51b, and ohmic contact layers and transistors of the transistor Tr11 in which n-type impurities are contained in amorphous silicon. The ohmic contact layers 54b and 55b of Tr12 are formed.

次に、図6、図10(b)に示すように、スパッタ法、蒸着等により、絶縁膜32上に画素電極34を形成する。更に、スパッタ法、真空蒸着法等により、ドレイン電極53d,52d及びソース電極52s,53sを形成する。   Next, as shown in FIGS. 6 and 10B, a pixel electrode 34 is formed on the insulating film 32 by sputtering, vapor deposition, or the like. Furthermore, the drain electrodes 53d and 52d and the source electrodes 52s and 53s are formed by sputtering, vacuum deposition, or the like.

続いて、形成されたトランジスタTr11,Tr12等を覆うように窒化シリコン等からなる層間絶縁膜33を、CVD法等により形成する。更に、フォトリソグラフィ等により画素20の発光領域に対応する領域に開口35aを形成し、画素電極34を露出させる。   Subsequently, an interlayer insulating film 33 made of silicon nitride or the like is formed by a CVD method or the like so as to cover the formed transistors Tr11 and Tr12. Further, an opening 35a is formed in a region corresponding to the light emitting region of the pixel 20 by photolithography or the like, and the pixel electrode 34 is exposed.

次に、例えばポリイミド等からなる仕切り壁35を層間絶縁膜33上に、図10(b)に示すようにフォトリソグラフィ等によって形成する。このとき、仕切り壁35は、内側封止部24が形成される領域には設けられていない。単色発光表示の表示装置の場合、仕切り壁35は形成されなくてもよいが、仕切り壁35がある方が、データラインLdや走査ラインLsのような信号線と対向電極41との間の寄生容量を低下されるため、データラインLd等の信号線の上方に仕切り壁35が配置されることが望ましい。   Next, a partition wall 35 made of, for example, polyimide is formed on the interlayer insulating film 33 by photolithography or the like as shown in FIG. At this time, the partition wall 35 is not provided in a region where the inner sealing portion 24 is formed. In the case of a display device for monochromatic light emission display, the partition wall 35 may not be formed. However, the presence of the partition wall 35 is a parasitic between the signal line such as the data line Ld and the scanning line Ls and the counter electrode 41. In order to reduce the capacity, it is desirable to arrange the partition wall 35 above the signal line such as the data line Ld.

このようにして、画素基板21上にはTFT回路、画素電極34、層間絶縁膜33、仕切り壁35が形成される。   In this manner, the TFT circuit, the pixel electrode 34, the interlayer insulating film 33, and the partition wall 35 are formed on the pixel substrate 21.

次に、真空蒸着法等によって、図10(c)に示すように内側封止部を形成する領域に対応した開口を有するマスク81を介して、層間絶縁膜33上に保護膜40を形成する。保護膜40は、レーザーアブレーションに用いる波長において反射率が高くかつ、下地となるSiN等の層間絶縁膜33と内側封止部24を形成するエポキシ樹脂等と密着性がよい材料を用いる。例えば、アルミもしくはアルミ合金等、または表面にアルミ下地層上にクロム等の層が形成された複数の層を用いる。このような保護膜40は、マスクによってパターニングすることが可能であるため、フォトリソグラフィ工程の増加を防ぐことができる。更に、レーザ光の反射性が良い材料を用いることにより、層間絶縁膜33下に形成された配線をレーザーアブレーション時に保護することが可能である。   Next, as shown in FIG. 10C, the protective film 40 is formed on the interlayer insulating film 33 through a mask 81 having an opening corresponding to the region where the inner sealing portion is to be formed by a vacuum deposition method or the like. . The protective film 40 is made of a material having high reflectivity at the wavelength used for laser ablation and having good adhesion with the interlayer insulating film 33 such as SiN and the epoxy resin that forms the inner sealing portion 24. For example, aluminum or an aluminum alloy, or a plurality of layers in which a layer of chromium or the like is formed on an aluminum underlayer on the surface is used. Since such a protective film 40 can be patterned with a mask, an increase in the photolithography process can be prevented. Furthermore, by using a material having good laser light reflectivity, the wiring formed under the interlayer insulating film 33 can be protected during laser ablation.

続いて、正孔注入材料(導電性高分子であるPEDOT及びドーパントとなるPSS)を分散した水を主成分とする含有液(以下、PEDOT含有液)を、複数の液滴を吐出するインクジェットや連続する液体を流すノズルコータ等の方法で画素基板21上に塗布する。このとき、仕切り壁35は、液体が画素の外に漏れ出ないように仕切っている。PEDOTの塗布後、100℃以上の温度にて乾燥を行う。単色発光表示の表示装置の場合、いずれも同一の発光材料でよいため各発光層毎に或いは各同一色列の発光層毎に仕切られなくてもよいので仕切り壁35は形成されなくてよい。このため、上述するインクジェット等以外にもスピンコータ、スプレー、印刷、ディップによって正孔注入材料含有液を塗布することができ、内側封止部24が形成される領域にも正孔注入層36が形成される。多色発光表示の場合でも、正孔注入層36が異なる色の画素で共通している場合、スピンコータ、スプレー、印刷、ディップによって正孔注入材料含有液を塗布し、内側封止部24が形成される領域にも正孔注入層36が形成されていてもよい。つまり、図11(a)では図示を省略しているが、正孔注入層36は保護膜40上にも形成されていてもよい。   Subsequently, a liquid containing water as a main component (hereinafter referred to as PEDOT-containing liquid) in which a hole injection material (PEDOT as a conductive polymer and PSS as a dopant) is dispersed is used as an inkjet or It is applied on the pixel substrate 21 by a method such as a nozzle coater for flowing a continuous liquid. At this time, the partition wall 35 partitions the liquid so that it does not leak out of the pixels. After application of PEDOT, drying is performed at a temperature of 100 ° C. or higher. In the case of a display device for monochromatic light-emitting display, the same light-emitting material may be used, so that it is not necessary to partition for each light-emitting layer or for each light-emitting layer of the same color row, so that the partition wall 35 does not have to be formed. For this reason, the hole injection material-containing liquid can be applied by spin coater, spraying, printing, dipping in addition to the above-described ink jet and the like, and the hole injection layer 36 is also formed in the region where the inner sealing portion 24 is formed. Is done. Even in the case of multi-color light emitting display, when the hole injection layer 36 is common to pixels of different colors, a liquid containing a hole injection material is applied by spin coater, spraying, printing, dipping, and the inner sealing portion 24 is formed. The hole injection layer 36 may also be formed in the region to be formed. That is, although not shown in FIG. 11A, the hole injection layer 36 may also be formed on the protective film 40.

次に、赤・緑・青色の発光材料(ポリフルオレン系)をテトラリン、テトラメチルベンゼン、メシチレン等の有機溶剤に溶かした発光材料含有液を、インクジェットやノズルコータ等の方法により、層間絶縁膜33の開口部33a及び仕切り壁35の開口部で囲まれた正孔注入層36上にそれぞれ成膜する。発光材料を成膜後、窒素雰囲気中の加熱乾燥、或いは真空中での加熱乾燥を行い、残留溶媒の除去を行う。これにより、発光層37を形成する。表示部11が単色発光表示の場合、層間絶縁膜33の開口部33a内のみならず、層間絶縁膜33上にも連続して正孔注入層36及び発光層37が堆積されてよい。また、単色発光表示の表示装置では、上述するインクジェット等以外にもスピンコータ、スプレー、印刷、ディップによって発光材料含有液を塗布することができ、この場合、内側封止部24が形成される領域にも発光層37が形成される。   Next, a light-emitting material-containing liquid obtained by dissolving red, green, and blue light-emitting materials (polyfluorene-based) in an organic solvent such as tetralin, tetramethylbenzene, and mesitylene is used to form the interlayer insulating film 33 by a method such as inkjet or nozzle coater. Films are formed on the hole injection layer 36 surrounded by the opening 33a and the opening of the partition wall 35, respectively. After forming the light emitting material, the residual solvent is removed by heat drying in a nitrogen atmosphere or heat drying in a vacuum. Thereby, the light emitting layer 37 is formed. When the display unit 11 performs monochromatic light emission display, the hole injection layer 36 and the light emitting layer 37 may be continuously deposited not only in the opening 33 a of the interlayer insulating film 33 but also on the interlayer insulating film 33. In addition, in a display device for monochromatic light-emitting display, the light-emitting material-containing liquid can be applied by spin coater, spray, printing, dipping in addition to the above-described inkjet, and in this case, in this case, the region where the inner sealing portion 24 is formed The light emitting layer 37 is also formed.

発光層37まで形成した画素基板21に、図11(a)に示すように真空蒸着やスパッタリングで、Ca,Ba等からなる電子注入層38を形成する。上述したように電子注入層38は複数の画素20間に共通して形成されるため、内側封止部24が形成される領域も含め、画素基板21上に全面に形成される。   An electron injection layer 38 made of Ca, Ba, or the like is formed on the pixel substrate 21 formed up to the light emitting layer 37 by vacuum deposition or sputtering as shown in FIG. As described above, since the electron injection layer 38 is formed in common among the plurality of pixels 20, it is formed on the entire surface of the pixel substrate 21 including the region where the inner sealing portion 24 is formed.

更に電子注入層38上に、真空蒸着やスパッタリングによって内側封止部24が形成される領域も含め画素基板21上の全面に、図11(a)に示すように低抵抗化層39を形成する。単色発光表示の表示装置では、内側封止部24が形成される領域においても、発光層37上に電子注入層38及び低抵抗化層39が堆積される。   Further, a low resistance layer 39 is formed on the electron injection layer 38 on the entire surface of the pixel substrate 21 including the region where the inner sealing portion 24 is formed by vacuum deposition or sputtering, as shown in FIG. . In the display device for monochromatic light emitting display, the electron injection layer 38 and the low resistance layer 39 are deposited on the light emitting layer 37 even in the region where the inner sealing portion 24 is formed.

次に、図11(b)に示すように、内側封止部24が形成される領域に開口を有するマスク82を用いて、レーザーアブレーションによって、保護膜40上に形成された、電子注入層38、低抵抗化層39とを除去する。具体的には、Nd:YAGレーザー光等の近赤外線で低抵抗化層39と、電子注入層38とを除去する。また、内側封止部24が形成される領域に正孔注入層36及び発光層37の少なくともいずれかが堆積されている場合、電子注入層38、低抵抗化層39に加え、保護膜40上に形成された正孔注入層36及び発光層37の少なくともいずれかも除去することになる。まずNd:YAGレーザー光等の近赤外線で低抵抗化層39と、電子注入層38とを除去してから、続いてNd:YAGレーザー光の3倍高調波等の紫外レーザー光で、正孔注入層36及び発光層37の少なくともいずれかの有機物を除去する。この際、保護膜40下にダメージを与えないようレーザ光のパワーを調整する。なお、紫外レーザ光として近赤外レーザ光の3倍高調波を使用することによって、単一レーザー光源とすることができるという利点がある。   Next, as shown in FIG. 11B, the electron injection layer 38 formed on the protective film 40 by laser ablation using a mask 82 having an opening in the region where the inner sealing portion 24 is formed. Then, the low resistance layer 39 is removed. Specifically, the low resistance layer 39 and the electron injection layer 38 are removed with near infrared rays such as Nd: YAG laser light. In addition, when at least one of the hole injection layer 36 and the light emitting layer 37 is deposited in the region where the inner sealing portion 24 is formed, in addition to the electron injection layer 38 and the low resistance layer 39, At least one of the hole injection layer 36 and the light-emitting layer 37 formed in the step is also removed. First, the low resistance layer 39 and the electron injection layer 38 are removed with near infrared rays such as Nd: YAG laser light, and then holes are formed with ultraviolet laser light such as third harmonic of Nd: YAG laser light. At least one organic material of the injection layer 36 and the light emitting layer 37 is removed. At this time, the power of the laser beam is adjusted so as not to damage the protective film 40. In addition, there exists an advantage that it can be set as a single laser light source by using the 3rd harmonic of a near-infrared laser beam as an ultraviolet laser beam.

次に、図12(a)に示すように、紫外線硬化樹脂又は熱硬化樹脂を硬化してなる外側封止部23と、内側封止部24とを、不活性ガス雰囲気下でディスペンサを用いて、又はスクリーン印刷法によって、封止基板上のそれぞれ所定の領域に塗布する。なお、画素基板側に封止樹脂を塗布しても良い。また、両基板間のギャップを保つためのスペーサを混入させることも可能である。この際、スペーサは、封止樹脂が形成される領域下の配線が交差する部分にダメージを与えないような変形率を有するものを用いると良い。   Next, as shown in FIG. 12 (a), an outer sealing portion 23 formed by curing an ultraviolet curable resin or a thermosetting resin and an inner sealing portion 24 are dispensed using a dispenser in an inert gas atmosphere. Or, it is applied to each predetermined region on the sealing substrate by a screen printing method. Note that a sealing resin may be applied to the pixel substrate side. It is also possible to mix a spacer for maintaining a gap between the two substrates. At this time, it is preferable to use a spacer having a deformation rate that does not damage the portion where the wiring under the region where the sealing resin is formed intersects.

次に、画素基板21と封止基板22とを重ね合わせ、圧力を加えて密着させ、圧力を徐々に常圧に戻す。常圧に戻した後で、UVを照射し、又は熱を加え、樹脂を硬化させ封止を完了させる。なお、基板間には吸湿・吸酸素作用を有するゲッター剤を設けると良い。   Next, the pixel substrate 21 and the sealing substrate 22 are overlapped and brought into close contact with pressure, and the pressure is gradually returned to normal pressure. After returning to normal pressure, UV irradiation or heat is applied to cure the resin and complete sealing. Note that a getter agent having a moisture absorption and oxygen absorption function may be provided between the substrates.

次に、以上の工程によって封止基板22によって封止された画素基板21を、所定の箇所でスクライブ及びブレイクを行い、複数の表示部11を得る。   Next, the pixel substrate 21 sealed by the sealing substrate 22 by the above steps is scribed and broken at a predetermined location to obtain a plurality of display portions 11.

複数切り出した表示部11を重ね合わせ、図12(b)に示すようにドリル等によって中心領域に開口11aを形成する。   A plurality of the display units 11 cut out are overlapped, and an opening 11a is formed in the central region by a drill or the like as shown in FIG.

次に、短針13と長針14と秒針15とを画素基板の光取り出し面側に、駆動軸16を開口11a内に、指針駆動装置17を封止基板22上に設置し、表示装置10が製造される。   Next, the short hand 13, the long hand 14 and the second hand 15 are installed on the light extraction surface side of the pixel substrate, the driving shaft 16 is installed in the opening 11 a, and the pointer driving device 17 is installed on the sealing substrate 22. Is done.

本実施形態では、レーザーアブレーションによって、内側封止部24が形成される領域の正孔注入層等の有機層や、電子注入層、低抵抗化層を除去した上で、内側封止部24を塗布し、画素基板と封止基板との封止を行っている。これにより、間で剥がれやすい電子注入層38及び低抵抗化層39を除去でき、また封止樹脂の密着性の低下をもたらす有機物を除去することができる。従って、封止樹脂を基板と強固に接合させることができ、表示装置の信頼性を確保できる。   In this embodiment, by removing the organic layer such as the hole injection layer, the electron injection layer, and the low resistance layer in the region where the inner sealing portion 24 is formed by laser ablation, the inner sealing portion 24 is removed. Application is performed, and the pixel substrate and the sealing substrate are sealed. Thereby, the electron injection layer 38 and the low resistance layer 39 that are easily peeled off can be removed, and organic substances that cause a decrease in the adhesion of the sealing resin can be removed. Therefore, the sealing resin can be firmly bonded to the substrate, and the reliability of the display device can be ensured.

内側封止部下に密着性を低下させる電子注入層等を形成しないようにする方法としては、例えば、図13に示すようなメタルマスクを用いて真空蒸着、スパッタリング等を行い、電子注入層及び低抵抗化層を形成することも考えられる。しかし、内側封止部領域に成膜が行われないようにするためには、中心領域がマスクされる必要があり、更にこのマスクを支持するためのステーが不可欠である。このため、このステー下の領域には電子注入層等が成膜されないため、表示領域内に発光させることができない領域が発生するという問題がある。   As a method for preventing the formation of an electron injection layer or the like that lowers the adhesion under the inner sealing portion, for example, vacuum deposition or sputtering is performed using a metal mask as shown in FIG. It is also conceivable to form a resistance layer. However, in order to prevent film formation in the inner sealing portion region, the central region needs to be masked, and a stay for supporting the mask is indispensable. For this reason, since an electron injection layer or the like is not formed in the region under the stay, there is a problem that a region where light cannot be emitted occurs in the display region.

これに対し、本実施形態では、有機層、電子注入層等を形成し、内側封止部が形成される領域についてはレーザーアブレーションによって、これらの層を除去している。このため、従来のようなメタルマスクを用いる方法と異なり、表示領域内で電子注入層等を成膜出来ない領域が生じることがなく、表示領域内を全面発光させることが可能である。   On the other hand, in this embodiment, an organic layer, an electron injection layer, and the like are formed, and these layers are removed by laser ablation in a region where the inner sealing portion is formed. Therefore, unlike a conventional method using a metal mask, there is no region where an electron injection layer or the like cannot be formed in the display region, and the entire display region can emit light.

また、特に本実施形態では、保護膜40を封止部との密着性が良好な材料から形成することによって、封止部と良好に接合させることが可能であり、更に、この保護膜40によってレザーアブレーションをした際に、仕切り壁35の損傷、仕切り壁35下に形成された配線の損傷を防ぐことが可能である。   In particular, in the present embodiment, the protective film 40 can be bonded to the sealing portion by forming the protective film 40 from a material having good adhesion to the sealing portion. When leather ablation is performed, it is possible to prevent damage to the partition wall 35 and damage to the wiring formed under the partition wall 35.

更に、実施例では保護膜40をメタルマスクによってパターニングしているため、フォトリソグラフィの工程が増加することなく、製造コストの点からも有利である。また、本実施例ではレーザーアブレーションに用いる光源をNd:YAGに代表される近赤外レーザーとその高調波を使用するため、単一のレーザー光源によって製造することができ、製造が容易であり、製造コストが上昇しない。   Furthermore, in the embodiment, since the protective film 40 is patterned with a metal mask, it is advantageous from the viewpoint of manufacturing cost without increasing the number of photolithography processes. Further, in this embodiment, since the light source used for laser ablation uses a near-infrared laser typified by Nd: YAG and its harmonics, it can be manufactured with a single laser light source and is easy to manufacture, Manufacturing costs do not increase.

本発明は上述した実施形態に限られず、様々な変形及び応用が可能である。
上述した実施形態では、保護膜40を形成する構成を例に挙げたが、レーザ光による影響が仕切り壁35下に形成された配線層等に与える影響が小さければ、保護膜40を形成しなくとも良い。
The present invention is not limited to the above-described embodiments, and various modifications and applications are possible.
In the embodiment described above, the configuration in which the protective film 40 is formed has been described as an example. However, if the influence of the laser beam on the wiring layer formed below the partition wall 35 is small, the protective film 40 is not formed. Good.

また、上述した実施形態では画素基板側に指針を取り付け、画素基板上にボトムエミッション型の有機EL素子を形成し、画素基板側から光を取り出す構成を例に挙げて説明した。しかし、これに限られず、指針部を封止基板側に形成し、封止基板から外側に向けて表示光を出射するトップエミッション型の有機EL素子を形成し、封止基板側から光を取り出すことも可能である。この場合、画素電極はAl等の光反射性の金属層及びその上に積層された上述のITO等の透明導電層の2層構造等を用い、低抵抗化層はITO等の透光性を備える電極を用いると良い。この場合、指針駆動装置17は画素基板21側に設けられればよい。   Further, in the above-described embodiment, a description has been given by taking as an example a configuration in which a pointer is attached to the pixel substrate side, a bottom emission type organic EL element is formed on the pixel substrate, and light is extracted from the pixel substrate side. However, the present invention is not limited thereto, and a pointer portion is formed on the sealing substrate side, a top emission type organic EL element that emits display light outward from the sealing substrate is formed, and light is extracted from the sealing substrate side. It is also possible. In this case, the pixel electrode uses a light-reflective metal layer such as Al and a two-layer structure of the above-described transparent conductive layer such as ITO laminated thereon, and the low resistance layer has a light-transmitting property such as ITO. An electrode provided may be used. In this case, the pointer driving device 17 may be provided on the pixel substrate 21 side.

また、本実施形態では外側封止部に囲まれた中心領域に一つの開口を形成する構成を例に挙げたが、これに限られず、開口を形成する領域は任意であり、更に複数の指針部等を設けて複数の開口を形成しても良い。また、本実施形態では、画素基板21と封止基板22とを貫く開口11aを形成し駆動軸16を設置する構成を例に挙げて説明したが、これに限られず例えば封止基板22にのみに開口を形成することも可能であるし、開口を形成しなくとも良い。   Further, in the present embodiment, the configuration in which one opening is formed in the central region surrounded by the outer sealing portion has been described as an example. However, the present invention is not limited to this, and the region in which the opening is formed is arbitrary, and a plurality of pointers A plurality of openings may be formed by providing a portion or the like. In the present embodiment, the configuration in which the opening 11a penetrating the pixel substrate 21 and the sealing substrate 22 is formed and the drive shaft 16 is installed has been described as an example. However, the present invention is not limited thereto. It is possible to form an opening in the opening or not.

なお、上述の実施形態においては画素20の画素回路が2個のトランジスタを有して構成されるものとしたが、一例を示したに過ぎず、3個以上のトランジスタを有して構成されるものであってもよく、1個のトランジスタを有して構成されるものであってもよい。更に、画素20はアクティブ駆動される構成に限られず、パッシブ駆動されてもよい。   In the above-described embodiment, the pixel circuit of the pixel 20 is configured to include two transistors. However, the example is merely an example, and the pixel circuit includes three or more transistors. It may be a thing and may be comprised with one transistor. Furthermore, the pixel 20 is not limited to the active drive configuration, and may be passively driven.

また、本実施形態では画素30はRGBの各色を発する構成を例に挙げて説明したが、これに限られず、その発色する数は任意である。   In the present embodiment, the pixel 30 has been described with an example of a configuration that emits RGB colors. However, the present invention is not limited to this, and the number of colors to be generated is arbitrary.

また、上述した実施形態では表示装置に指針を設け、時計等に利用する構成を例に挙げて説明したが、本実施形態はこれに限られず、時計以外に利用することも可能である。   In the above-described embodiment, the display device is provided with a pointer and is used for a timepiece or the like as an example. However, the present embodiment is not limited to this and can be used for other than the timepiece.

本発明の実施形態に係る表示装置の構成例を示す平面図である。It is a top view which shows the structural example of the display apparatus which concerns on embodiment of this invention. 本発明の実施形態に係る表示装置の構成例を示す断面図である。It is sectional drawing which shows the structural example of the display apparatus which concerns on embodiment of this invention. 表示部を示す図である。It is a figure which shows a display part. 表示部の構成例を示す図である。It is a figure which shows the structural example of a display part. 画素の駆動回路の等価回路を示す図である。It is a figure which shows the equivalent circuit of the drive circuit of a pixel. 画素の平面図である。It is a top view of a pixel. 図6に示すVII−VII線断面図である。It is the VII-VII sectional view taken on the line shown in FIG. 内側封止部が形成される領域近傍の画素基板を示す図である。It is a figure which shows the pixel substrate of the area | region vicinity in which an inner side sealing part is formed. 図8に示すIX−IX線断面図である。It is the IX-IX sectional view taken on the line shown in FIG. 本発明の実施形態に係る表示装置の製造方法を示す図である。It is a figure which shows the manufacturing method of the display apparatus which concerns on embodiment of this invention. 本発明の実施形態に係る表示装置の製造方法を示す図である。It is a figure which shows the manufacturing method of the display apparatus which concerns on embodiment of this invention. 本発明の実施形態に係る表示装置の製造方法を示す図である。It is a figure which shows the manufacturing method of the display apparatus which concerns on embodiment of this invention. 従来用いられるマスクを示す図である。It is a figure which shows the mask used conventionally.

符号の説明Explanation of symbols

10・・・表示装置、11・・・表示部、11a・・・開口、13・・・短針、14・・・長針、15・・・秒針、16・・・駆動軸、17・・・指針駆動装置、20・・・画素、21・・・画素基板、22・・・封止基板、23・・・外側封止部、24・・・内側封止部、32・・・絶縁膜、33・・・層間絶縁膜、34・・・画素電極、35・・・仕切り壁、36・・・正孔注入層、37・・・発光層、38・・・電子注入層、39・・・低抵抗化層、40・・・保護膜、Cs・・・キャパシタ、La・・・アノードライン、Ld・・・データライン、Ls・・・セレクトライン、Tr11,Tr12・・・トランジスタ   DESCRIPTION OF SYMBOLS 10 ... Display apparatus, 11 ... Display part, 11a ... Opening, 13 ... Short hand, 14 ... Long hand, 15 ... Second hand, 16 ... Drive shaft, 17 ... Pointer Driving device, 20... Pixel, 21... Pixel substrate, 22... Sealing substrate, 23... Outer sealing portion, 24. ... Interlayer insulating film, 34 ... Pixel electrode, 35 ... Partition wall, 36 ... Hole injection layer, 37 ... Light emitting layer, 38 ... Electron injection layer, 39 ... Low Resistance layer, 40 ... protective film, Cs ... capacitor, La ... anode line, Ld ... data line, Ls ... select line, Tr11, Tr12 ... transistor

Claims (4)

画素電極及び絶縁層が形成された画素基板の少なくとも前記画素電極上に、有機層を形成する有機層形成工程と、
封止部が形成される領域の前記絶縁層上に電極層を形成する電極層工程と、
レーザ光を照射することによって、表示領域内において封止部が形成される領域に形成された前記電極層を除去する除去工程と、
前記除去工程の前に、前記絶縁層上の前記封止部が形成される領域及び前記絶縁層が設けられていない領域に対応し、前記レーザ光を反射する保護膜を形成する保護膜形成工程と、
前記保護膜上に樹脂を有する前記封止部を形成する封止部形成工程と、
前記封止部上に封止基板を重ね合わせて前記樹脂を硬化させ、前記封止基板によって前記画素基板を封止する封止工程と、
前記絶縁層が設けられていない領域の前記保護膜、当該保護膜に対応する前記画素基板及び前記封止基板に開口を形成する開口形成工程と、
前記開口に、指針を駆動する駆動軸が設置される駆動軸設置工程と、を備え、
前記保護膜下の前記絶縁膜は配線を覆っていることを特徴とする表示装置の製造方法。
An organic layer forming step of forming an organic layer on at least the pixel electrode of the pixel substrate on which the pixel electrode and the insulating layer are formed;
An electrode layer step of forming an electrode layer on the insulating layer in a region where a sealing portion is formed;
A removing step of removing the electrode layer formed in the region where the sealing portion is formed in the display region by irradiating the laser beam;
Prior to the removing step, a protective film forming step of forming a protective film that reflects the laser beam corresponding to a region where the sealing portion is formed on the insulating layer and a region where the insulating layer is not provided When,
A sealing part forming step of forming the sealing part having a resin on the protective film;
A sealing step of overlaying a sealing substrate on the sealing portion to cure the resin, and sealing the pixel substrate with the sealing substrate;
An opening forming step of forming an opening in the protective film in a region where the insulating layer is not provided, the pixel substrate corresponding to the protective film, and the sealing substrate;
A drive shaft installation step in which a drive shaft for driving the pointer is installed in the opening ; and
The method for manufacturing a display device, wherein the insulating film under the protective film covers a wiring.
前記除去工程は、前記電極層の下方の前記有機層も除去することを特徴とする請求項1に記載の表示装置の製造方法。   The method for manufacturing a display device according to claim 1, wherein the removing step also removes the organic layer below the electrode layer. 前記除去工程は、前記電極層と、前記有機物層とを除去する際、それぞれレーザ光の波長を変化させることを特徴とする請求項2に記載の表示装置の製造方法。   The method for manufacturing a display device according to claim 2, wherein, in the removing step, the wavelength of the laser beam is changed when removing the electrode layer and the organic layer. 前記保護膜は、ガラス又は金属から形成されることを特徴とする請求項1乃至3のいずれか1項に記載の表示装置の製造方法。   The method for manufacturing a display device according to claim 1, wherein the protective film is made of glass or metal.
JP2008063387A 2008-03-12 2008-03-12 Manufacturing method of display device Expired - Fee Related JP5115256B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008063387A JP5115256B2 (en) 2008-03-12 2008-03-12 Manufacturing method of display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008063387A JP5115256B2 (en) 2008-03-12 2008-03-12 Manufacturing method of display device

Publications (2)

Publication Number Publication Date
JP2009218181A JP2009218181A (en) 2009-09-24
JP5115256B2 true JP5115256B2 (en) 2013-01-09

Family

ID=41189816

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008063387A Expired - Fee Related JP5115256B2 (en) 2008-03-12 2008-03-12 Manufacturing method of display device

Country Status (1)

Country Link
JP (1) JP5115256B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2731138B1 (en) * 2012-11-09 2020-06-17 EM Microelectronic-Marin SA Method for manufacturing an OLED display, resulting OLED display and timepiece including such a display
KR102490891B1 (en) 2015-12-04 2023-01-25 삼성디스플레이 주식회사 Display device
US11036106B2 (en) * 2017-07-05 2021-06-15 Sharp Kabushiki Kaisha Active matrix substrate and display device
CN107393458B (en) * 2017-07-28 2019-11-15 武汉华星光电半导体显示技术有限公司 A kind of flexible display panels and device
KR102637057B1 (en) 2019-09-24 2024-02-14 엘지디스플레이 주식회사 Display device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3556990B2 (en) * 1995-02-13 2004-08-25 出光興産株式会社 Fine patterning method of organic electroluminescence device and device obtained therefrom
JPH10321366A (en) * 1997-05-20 1998-12-04 Hokuriku Electric Ind Co Ltd Organic el element and manufacture thereof
JP2005005159A (en) * 2003-06-12 2005-01-06 Seiko Epson Corp Organic electroluminescent device, manufacturing method of the same, and electronic device
KR20050073855A (en) * 2004-01-12 2005-07-18 삼성전자주식회사 Flexible display and manufacturing method thereof
JP4367132B2 (en) * 2004-01-14 2009-11-18 富士電機ホールディングス株式会社 Passive matrix drive top emission type organic EL device and method for manufacturing the same
JP4756311B2 (en) * 2004-11-12 2011-08-24 日本精機株式会社 Display element
JP3936375B2 (en) * 2005-11-21 2007-06-27 トッキ株式会社 Manufacturing method of organic EL element
KR100685854B1 (en) * 2006-01-25 2007-02-22 삼성에스디아이 주식회사 Organic electroluminescence device and method for fabricating of the same

Also Published As

Publication number Publication date
JP2009218181A (en) 2009-09-24

Similar Documents

Publication Publication Date Title
US10811487B2 (en) Organic light emitting diode display and manufacturing method thereof
JP3999783B2 (en) Flat panel display
JP5302033B2 (en) Organic light-emitting display device and method for manufacturing the same
JP5326999B2 (en) Organic EL device, method for manufacturing organic EL device, electronic device
KR20070003250A (en) Display device and method of manufacturing the same
US10756309B2 (en) Light-emitting display device
KR20140064328A (en) Organic electro-luminescent device and method of fabricating the same
JP2007103098A (en) Method of manufacturing organic electroluminescent device, organic electroluminescent device, and electronic apparatus
JP2007227129A (en) Organic electroluminescent device, and manufacturing method of the organic electroluminescent device
JP5115256B2 (en) Manufacturing method of display device
US8629857B2 (en) Organic electro-luminescent display apparatus and imaging apparatus including the same
JP2003317960A (en) Electroluminescence device, its manufacturing method, and electronic apparatus
JP2008159934A (en) Flexible tft substrate, manufacturing method thereof and flexible display
JP5190709B2 (en) Display panel and manufacturing method thereof
JP5158241B2 (en) Electro-optical device and electronic apparatus
JP5267845B2 (en) Manufacturing method of display device
KR20150034462A (en) Organic Light Emitting Diode Display Having High Aperture Ratio And Method For Manufacturing The Same
JP5257828B2 (en) Circuit board and connection method thereof
US12022683B2 (en) Display panel and manufacturing method thereof
JP5125686B2 (en) Method for manufacturing light emitting device
KR101818470B1 (en) Organic light emitting display device and method for fabricating the same
US20200091258A1 (en) Display device, display device production method, display device production apparatus, and controller
KR20150044451A (en) Organic electro-luminescent device and method of fabricating the same
JP4900876B2 (en) Manufacturing method of display device
WO2021176610A1 (en) Display device and method for manufacturing display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120302

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120703

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120829

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120918

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121001

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5115256

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151026

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees