JP2009296476A - 固体撮像装置 - Google Patents
固体撮像装置 Download PDFInfo
- Publication number
- JP2009296476A JP2009296476A JP2008150051A JP2008150051A JP2009296476A JP 2009296476 A JP2009296476 A JP 2009296476A JP 2008150051 A JP2008150051 A JP 2008150051A JP 2008150051 A JP2008150051 A JP 2008150051A JP 2009296476 A JP2009296476 A JP 2009296476A
- Authority
- JP
- Japan
- Prior art keywords
- unit
- dmos
- pixel
- bias current
- bias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
【課題】 白い横スジの発生を回避すると共に、画素電源電圧の低減化を図ることが可能な増幅型MOS型センサを用いた固体撮像装置を提供する。
【解決手段】 光電変換手段と増幅手段とリセット手段とを含む画素を2次元に配置した画素部2と、画素部の読み出し行を選択する垂直走査部3と、画素部からの信号を出力する列単位に設けた垂直信号線と、垂直信号線に接続され増幅手段に流れるバイアス電流を設定するDMOSトランジスタからなるDMOS型バイアス部9とを備え、DMOS型バイアス部はDMOSトランジスタのゲートの接続を基準電圧あるいはDMOSトランジスタのソース側配線に切り換えるゲートスイッチを備え、リセット終了後にDMOSトランジスタのゲートを基準電圧からソース側配線に切り換え、バイアス電流を小さくなるように構成する。
【選択図】 図2
【解決手段】 光電変換手段と増幅手段とリセット手段とを含む画素を2次元に配置した画素部2と、画素部の読み出し行を選択する垂直走査部3と、画素部からの信号を出力する列単位に設けた垂直信号線と、垂直信号線に接続され増幅手段に流れるバイアス電流を設定するDMOSトランジスタからなるDMOS型バイアス部9とを備え、DMOS型バイアス部はDMOSトランジスタのゲートの接続を基準電圧あるいはDMOSトランジスタのソース側配線に切り換えるゲートスイッチを備え、リセット終了後にDMOSトランジスタのゲートを基準電圧からソース側配線に切り換え、バイアス電流を小さくなるように構成する。
【選択図】 図2
Description
この発明は、固体撮像装置に係わり、特に増幅型MOSセンサを用いた固体撮像装置に関する。
近年、固体撮像装置として増幅型MOSセンサと呼ばれる固体撮像素子を用いた固体撮像装置が、モバイル機器向けの低消費電力固体撮像装置や高解像度の電子スチルカメラに搭載されている。現在の増幅型MOSセンサを用いた固体撮像装置では、複数の画素セルを行列状に配列してなる画素エリアを行単位で選択し、各画素セルに含まれる増幅手段を介して光電荷を電圧信号に変換して読み出す手法が提案されている。このとき、各画素セルの増幅手段には列毎に設けられたバイアス手段によってバイアス電流が供給されるが、多画素化の進展によりバイアス手段が接続されるグランド配線の抵抗成分の影響が無視できなくなっている。例えば、強い光が入射した画素セルでは、画素セルの出力レベルが大幅に低下し、バイアス手段の正常動作範囲を超えるためバイアス電流が流れなくなる。このバイアス手段の電流変動が、グランド配線に生じる抵抗成分を介して、同一行にある他の画素セルのバイアス電流を増加させる。このバイアス電流変動により、強い光が入射した画素セルを含む画素行では白い横スジ状の画像となる。
この白い横スジを低減するための各種手法が提案されている。図9は、特開2001−230974号公報に開示されている。こうした白い横スジを低減した固体撮像装置の一例を示す回路構成図である。図9に示す固体撮像装置は、画素セル1が行方向及び列方向に2次元的(図示例では3行3列)に配置された画素部2と、画素部2の読み出し行を選択する垂直走査部3と、画素部2から列単位で画素信号を出力する垂直信号線V1〜V3と、垂直信号線V1〜V3を介して画素セル1の増幅手段に電流を供給するバイアス電流部4と、垂直信号線V1〜V3の電位をクリップさせバイアス電流部4が正常動作範囲となるように制限させるクリップ部5とから構成されている。
Pixel11〜Pixel33で示す各画素セル1は、Pixel11を代表として説明すると、光電変換部であるフォトダイオードPD11と、フォトダイオードPD11に蓄積した電荷信号を電圧に変換するフローティングディフュージョンFD11と、フローティングディフュージョンFD11を画素電源電圧VDDにリセットするリセットトランジスタM211 と、フローティングディフュージョンFD11の電圧を増幅する増幅トランジスタM311 と各行を選択する行選択トランジスタM411 とから成る。画素部2は、上記のように画素セル1を3行3列に並べたものである。垂直走査部3は、リセットトランジスタM211 〜M233 を制御するリセット制御信号φRS1〜φRS3と、行選択トランジスタM411 〜M433 を制御する行選択制御信号φSEL1〜φSEL3とを出力する。
バイアス電流部4は、ドレインが垂直信号線V1〜V3に接続され、ゲートが基準電流端子Iref とゲートとドレインとを接続したバイアス電流設定用入力トランジスタM40のゲートに接続され、ソースがグランドラインに接続されたバイアス電流用トランジスタM41〜M43から構成され、垂直走査部3で選択された選択行の増幅トランジスタM311 〜M333 にバイアス電流Ibiasを供給する。クリップ部5は、ゲートがクリップ電圧Vclipに接続されているクリップ用トランジスタM51〜M53と、ゲートがクリップ制御信号φclipに接続されたクリップ選択トランジスタM54〜M56とから構成され、垂直信号線V1〜V3はクリップ電圧Vclipに対応する出力レベル以下にならないようにする。
次に、図9に示した固体撮像装置の動作を説明する。ここでは、垂直走査部3により画素部2の上から1行目が選択され、画素Pixel11とPixel31には光が殆ど入射せず、画素Pixel21に強い光が入射したとする。ここで、画素Pixel11とPixel31はほぼ同じ状態なので、画素Pixel11とPixel21の動作を説明する。まず、フォトダイオードPD11とPD21に光が入射されると、フォトダイオードPD11とPD21には光電荷が蓄積される。垂直走査部3により画素部2の上から1行目が選択されているので、行選択信号φSEL1=Hとなり、選択トランジスタM411 とM421 がオンし、増幅トランジスタM311 と垂直信号線V1 及び増幅トランジスタM321 と垂直信号線V2がそれぞれ接続される。また、クリップ部5のクリップ制御信号φclip=Hにより、クリップ選択用トランジスタM54〜M56もオンし、クリップ用トランジスタM51が垂直信号線V1に、クリップ用トランジスタM52が垂直信号線V2にそれぞれ接続される。なお、増幅トランジスタM311 とクリップ用トランジスタM51、及び増幅トランジスタM321 とクリップ用トランジスタM52は、ソースが共通に接続された差動入力構成となっている。
ここで、画素Pixel11には光が殆ど入射せず、増幅トランジスタM311 のゲート電位であるフローティングディフュージョンFD11の光信号電位Vsig(FD11)がクリップ用トランジスタM51のゲート電位であるクリップ電圧Vclipより高いときは、クリップ用トランジスタM51がオフし、垂直信号線V1にはフローティングディフュージョンFD11の光信号電位Vsig(FD11)に対応した出力レベルが得られる。このとき、垂直信号線V1はバイアス電流用トランジスタM41が飽和領域で動作する出力レベルである。
一方、画素Pixel21には強い光が入射し、増幅トランジスタM321 のゲート電位であるフローティングディフュージョンFD21の光信号電位Vsig(FD21)がクリップ用トランジスタM52のゲート電位であるクリップ電圧Vclipより低い場合、増幅トランジスタM321 がオフし、垂直信号線V2はクリップ用トランジスタM52のゲートに印加されるクリップ電圧Vclipに対応した出力レベルとなり、Vclip−VGS(M52)未満には低下しない。ここで、VGS(M52)はクリップ用トランジスタM52のゲート−ソース間電圧である。このとき、クリップ電圧Vclipを適切な値に設定すれば、バイアス電流用トランジスタM42は常に飽和領域で動作し、バイアス電流Ibiasが一定となる。
以上のように、画素Pixel21に強い光が入射しても、垂直信号線V2はクリップ電圧Vclipに対応した出力レベル以下にならないため、バイアス電流用トランジスタM42の出力電流Ibiasの変動を抑えられ、白い横スジが発生しない。
特開2001−230974号公報
しかしながら、図9に示す従来提案されている固体撮像装置では、垂直信号線V2の最低出力レベルは、バイアス電流用トランジスタM42の飽和領域での動作を確保するために 0.3V程度必要であり、画素信号の最大値まで利用することができなかった。加えて、画素電源電圧VDDを低減した場合、利用できる画素信号範囲が減少してしまい、画素電源電圧VDDの低電圧化に対しては十分な考慮がなされていない。
本発明は、従来の固体撮像装置における上記問題点を解消するためになされたもので、垂直信号線の出力レベルがバイアス電流用トランジスタの飽和動作領域を超えて低下した場合でも、白い横スジの発生を回避でき、且つ画素電源電圧の低減化に対応できる増幅型MOS型センサを用いた固体撮像装置を提供することを目的とする。
上記問題を解決するため請求項1に係る発明は、光電変換手段と、該光電変換手段の信号電荷を増幅して画素信号を出力する増幅部手段と、前記増幅手段に蓄積された信号電荷をリセットするリセット手段とを含んだ画素を、行方向及び列方向に2次元的に配置した画素部と、前記画素部の読み出し行を選択する垂直走査部と、前記画素部からの信号を出力する列単位に設けられている垂直信号線と、前記垂直信号線に接続され前記増幅手段に流れるバイアス電流を設定するDMOS(ディプレッション型MOS)トランジスタからなるDMOS型バイアス部とを備え、前記DMOS型バイアス部は、前記光電変換手段に蓄積された信号電荷を前記増幅手段から読み出す際に、前記増幅手段へのバイアス電流を、前記増幅手段のリセット時におけるバイアス電流より小さく設定して固体撮像装置を構成するものである。
請求項2に係る発明は、請求項1に係る固体撮像装置おいて、前記DMOS型バイアス部は、前記DMOSトランジスタのゲートの接続点を第1の基準電圧あるいは前記DMOSトランジスタのソース側配線に切り替えるスイッチ手段を持ち、前記増幅手段に入力される信号電荷のリセット終了後に、前記スイッチ手段を用いて前記DMOSトランジスタのゲートの接続点を前記第1の基準電圧からソース側配線に変更し、前記DMOSトランジスタのゲートをソース側配線に接続した場合のほうが、前記増幅手段へのバイアス電流が小さくなるように構成されていることを特徴とする。
請求項3に係る発明は、請求項1に係る固体撮像装置において、前記DMOS型バイアス部は、前記各垂直信号線に対してゲートとソース側配線が接続されたDMOSトランジスタを複数並列接続して構成され、前記増幅手段に入力される信号電荷のリセット終了後に、前記DMOSトランジスタの接続数を減少させるように構成されていることを特徴とする。
請求項4に係る発明は、請求項1〜3のいずれか1項に係る固体撮像装置において、前記DMOS型バイアス部は、前記各垂直信号線との接続を制御する第2のスイッチ手段を更に持ち、不要な期間のバイアス電流をオフさせるように構成されていることを特徴とする。
請求項1に係る発明によれば、画素に強い光が入射することで特定の画素列に接続された垂直信号線の出力レベルが大幅に低下しても、他の画素列が影響を受けることがないので、白い横スジの発生を抑圧でき、且つ画素電源電圧の低減化を図ることができる。請求項2に係る発明によれば、画素に強い光が入射することで特定の画素列に接続された垂直信号線が大幅に低下しても、他の画素列が影響を受けることがないので、白い横スジの発生を抑圧でき、加えて、増幅手段の入力電位を昇圧することができるので、画素電源電圧の低電圧化を行うことができる。請求項3に係る発明によれば、画素に強い光が入射することで特定の画素列に接続された垂直信号線が大幅に低下しても、他の画素列が影響を受けることがないので、白い横スジの発生を抑圧でき、加えて、増幅手段の入力電位を昇圧することができるので、画素電源電圧の低電圧化を行うことができる。更に、DMOS型バイアス部の制御端子を削減できる。請求項4に係る発明によれば、画素に強い光が入射することで特定の画素列に接続された垂直信号線が大幅に低下しても、他の画素列が影響を受けることがないので、白い横スジの発生を抑圧でき、加えて、増幅手段の入力電位を昇圧することができるので、画素電源電圧の低電圧化を行うことができる。更に、DMOS型バイアス部の消費電流を削減できる。
次に、本発明を実施するための最良の形態について説明する。
(実施例1)
まず、実施例1について図面を参照しながら説明する。図1は、本発明に係る増幅型MOSセンサを用いた固体撮像装置の実施例1の概略構成を示すブロック図である。本実施例に係る固体撮像装置は、画素セル1が行方向及び列方向に2次元的に配置した画素部2と、画素部2の読み出し行を選択する垂直走査部3と、画素部2から列単位で画素信号を出力する垂直信号線V1〜Vnと、垂直信号線V1〜Vnに接続し画素部2にバイアス電流を供給するDMOS型バイアス部9と、垂直信号線V1〜Vnに出力された画素信号のノイズを抑圧するノイズ抑圧部6と、ノイズ抑圧部6の読み出し列を選択する水平走査回路7と、ノイズ抑圧部6の信号を出力する水平信号線8とから構成されている。
まず、実施例1について図面を参照しながら説明する。図1は、本発明に係る増幅型MOSセンサを用いた固体撮像装置の実施例1の概略構成を示すブロック図である。本実施例に係る固体撮像装置は、画素セル1が行方向及び列方向に2次元的に配置した画素部2と、画素部2の読み出し行を選択する垂直走査部3と、画素部2から列単位で画素信号を出力する垂直信号線V1〜Vnと、垂直信号線V1〜Vnに接続し画素部2にバイアス電流を供給するDMOS型バイアス部9と、垂直信号線V1〜Vnに出力された画素信号のノイズを抑圧するノイズ抑圧部6と、ノイズ抑圧部6の読み出し列を選択する水平走査回路7と、ノイズ抑圧部6の信号を出力する水平信号線8とから構成されている。
図2は、図1に示した固体撮像装置における画素部2と垂直走査部3とDMOS型バイアス部9と垂直信号線V1〜V3部分の構成を示す回路構成図である。なお、図9に示した従来例と同じ構成要素については、同一の符号を付して示している。図2に示した構成部分は、画素セル1を行方向及び列方向に3行×3列に配置した画素部2と、画素部2の読み出し行を選択する垂直走査部3と、画素部2から列単位で画素信号を出力する垂直信号線V1〜V3と、垂直信号線V1〜V3に接続し、画素部2にバイアス電流を供給するDMOS型バイアス部9とから構成される。
画素セル1と画素部2及び垂直走査部3の構成は、図9に示した従来例と同じ構成なので説明を省略する。DMOS型バイアス部9は、バイアス電流用DMOSトランジスタM44〜M46と、基準電圧端子Vref と、バイアス電流用DMOSトランジスタM44〜M46のゲートの接続先を基準電圧端子Vref とソースとに切り替えるゲートスイッチSW41〜SW43と、ゲートスイッチを切り替えるゲートスイッチ制御信号φG−CTLから構成される。DMOSトランジスタM44〜M46のゲートと基準電圧端子Vref が接続されたときのバイアス電流をIbias(φG−CTL=L)とし、バイアス電流用DMOSトランジスタM44〜M46のゲートとソースが接続されたときバイアス電流をIbias(φG−CTL=H)とする。ここで、バイアス電流用DMOSトランジスタM44〜M46のゲート−ソース接続時のバイアス電流Ibias(φG−CTL=H)は、DMOSトランジスタM44〜M46の閾値特性を製造段階で調整することで決める。なお、Ibias(φG−CTL=H)とIbias(φG−CTL=L)とは、Ibias(φG−CTL=H)の方が小さくなるように設定される。また、ゲートスイッチ制御信号φG−CTLは図示しない制御部から出力されるようになっている。
図3は、図2に示すDMOS型バイアス部9を用いた実施例1の動作を説明するための駆動タイミングの概略を示す図である。ここでは、垂直走査部3により画素部2の上から1行目の画素行が選択され、画素Pixel11とPixel31には光が殆ど入射せず、画素Pixel21のみに強い光が入射した場合の動作について説明する。なお、この画素Pixel11とPixel31の状態はほぼ同じなので、画素Pixel11とPixel21の動作について説明する。初めに、フォトダイオードPD11とPD12の蓄積電荷を予めリセットする先行リセットを行う。
まず、行選択制御信号φSEL1=Hとすることで行選択トランジスタM411 とM421 をオンとし、1行目の画素行と垂直信号線V1とV2を接続する。引き続き、ゲートスイッチ制御信号φG−CTL=Lとすることで、ゲートスイッチSW41とSW42を基準電圧端子Vref 側に切り替え、バイアス電流用DMOSトランジスタM44とM45のバイアス電流をIbias(φG−CTL=L)とする。同時に、リセット信号φRS1=HとすることでリセットトランジスタM211 とM221 をオンとし、フォトダイオードPD11とPD21に蓄積された電荷をリセットし、併せてフローティングディフュージョンFD11とFD21を画素電源電圧VDDにリセットする。
その後、リセット信号φRS1=Lに戻すことでリセットトランジスタM211 とM221 をオフとし、フローティングディフュージョンFD11とFD21をハイインピーダンス状態とする。このとき、画素Pixel11とPixel21においては、フローティングディフュージョンFD11とFD21のリセット信号電位Vres(FD11)とVres(FD21)は、共に画素電源電位VDDとなる。したがって、垂直信号線V1とV2のリセット信号電位Vres(V1)とVres(V2)は、次式(1),(2)となる。
Vres(V1)=Vres(FD11)−VGS(M311)′=VDD−VGS(M311)′
・・・・・・・(1)
Vres(V2)=Vres(FD21)−VGS(M321)′=VDD−VGS(M321)′
・・・・・・・(2)
ここで、VGS(M311)′とVGS(M321)′は、増幅トランジスタM311 とM321 にバイアス電流Ibias(φG−CTL=L)が流れたときのゲート- ソース間電圧である。
Vres(V1)=Vres(FD11)−VGS(M311)′=VDD−VGS(M311)′
・・・・・・・(1)
Vres(V2)=Vres(FD21)−VGS(M321)′=VDD−VGS(M321)′
・・・・・・・(2)
ここで、VGS(M311)′とVGS(M321)′は、増幅トランジスタM311 とM321 にバイアス電流Ibias(φG−CTL=L)が流れたときのゲート- ソース間電圧である。
次いで、ゲートスイッチ制御信号φG−CTL=Hとすることで、ゲートスイッチSW41とSW42をソース側に切り替え、バイアス電流用DMOSトランジスタM44とM45のバイアス電流をIbias(φG−CTL=H)とする。ここで、ゲートスイッチ制御信号φG−CTL=Lとゲートスイッチ制御信号φG−CTL=Hとした場合における、DMOSトランジスタM44とM45のバイアス電流差をΔIbiasとすると、ゲートスイッチ制御信号φG−CTL=Hとすることにより、増幅トランジスタM311 とM321 に流れるバイアス電流がΔIbias減少する。これにより、増幅トランジスタM311 とM321 のゲート−ソース間電圧が、ΔVGS(M311)及びΔVGS(M321)それぞれ減少し、垂直信号線V1とV2がΔVGS(M311)とΔVGS(M321)分それぞれ上昇する。
このとき、ハイインピーダンス状態のフローティングディフュージョンFD11は、増幅トランジスタM311 のゲート−ソース間容量CGS(M311)により垂直信号線V1と容量結合しているため、垂直信号線V1の上昇分ΔVGS(M311)の影響を受ける。したがって、フローティングディフュージョンFD11のリセット電位Vres(FD11)は、次式(3)で示すようにΔV(FD11)上昇する。
Vres(FD11)=VDD+ΔV(FD11)=VDD+ΔVGS(M311)
×{CGS(M311)/C(FD11)} ・・・・・・・・・(3)
C(FD11)=CJ(PD11)+CGS(M211)+CJ(M211)+CGD(M311)
+CGS(M311) ・・・・・・・・・・・・・・・・・(4)
Vres(FD11)=VDD+ΔV(FD11)=VDD+ΔVGS(M311)
×{CGS(M311)/C(FD11)} ・・・・・・・・・(3)
C(FD11)=CJ(PD11)+CGS(M211)+CJ(M211)+CGD(M311)
+CGS(M311) ・・・・・・・・・・・・・・・・・(4)
ここで、C(FD11)はフローティングディフュージョンFD11に生じる容量成分の合計で、CJ(PD11)はフォトダイオードPD11の接合容量、CGS(M211)はリセットトランジスタM211 のゲート−ソース間容量、CJ(M211)はリセットトランジスタM211 のソース接合容量、CGD(M311)は増幅トランジスタM311 のゲート−ドレイン間容量、CGS(M311)は増幅トランジスタM311 のゲート−ソース間容量である。
また、フローティングディフュージョンFD21は増幅トランジスタM321 のゲート−ソース間容量CGS(M321)により垂直信号線V2と容量結合しているので、垂直信号線V2の上昇分ΔVGS(M321)の影響を受ける。したがって、フローティングディフュージョンFD21のリセット電位Vres(FD21)は、次式(5)に示すようにΔV(FD21)上昇する。
Vres(FD21)=VDD+ΔV(FD21)=VDD+ΔVGS(M321)
×{CGS(M321)/C(FD21)} ・・・・・・・・・(5)
C(FD21)=CJ(PD21)+CGS(M221)+CJ(M221)+CGD(M321)
+CGS(M321) ・・・・・・・・・・・・・・・・・(6)
Vres(FD21)=VDD+ΔV(FD21)=VDD+ΔVGS(M321)
×{CGS(M321)/C(FD21)} ・・・・・・・・・(5)
C(FD21)=CJ(PD21)+CGS(M221)+CJ(M221)+CGD(M321)
+CGS(M321) ・・・・・・・・・・・・・・・・・(6)
ここで、C(FD21)はフローティングディフュージョンFD21に生じる容量成分の合計で、CJ(PD21)はフォトダイオードPD21の接合容量、CGS(M221)はリセットトランジスタM221 のゲート−ソース間容量、CJ(M221)はリセットトランジスタM221 のソース接合容量、CGD(M321)は増幅トランジスタM321 のゲート−ドレイン間容量、CGS(M321)は増幅トランジスタM321 はのゲート−ソース間容量である。
その後、行選択制御信号φSEL1=Lとすることで行選択トランジスタM411 とM421 をオフとし、1行目の画素行と垂直信号線V1とV2を切り離す。以上の動作で、フォトダイオードPD11とPD12の先行リセット動作が終了する。
次に、画素Pixel11とPixel21のフォトダイオードPD11とPD12に蓄積された光信号出力を得る。まず、行選択制御信号φSEL1=Hとすることで行選択トランジスタM411 とM421 をオンとし、1行目の画素行と垂直信号線V1とV2を接続する。このとき、ゲートスイッチ制御信号φG−CTL=Hは継続しているので、バイアス電流用DMOSトランジスタM44とM45はゲート−ソース間接続のままであり、バイアス電流Ibias(φG−CLT=H)を供給している。
光が殆ど入射していない画素Pixel11のフローティングディフュージョンFD11の光信号電位Vsig(FD11)は、リセットレベルである(3)式で示した値となる。したがって、垂直信号線V1の光信号電位Vsig(V1)は、次式(7)となる。
Vsig(V1)=Vres(FD11)−VGS(M311)
=VDD+ΔV(FD11)−VGS(M311) ・・・・・・・(7)
ここで、VGS(M311)は、増幅トランジスタM311 にバイアス電流Ibias(φG−CTL=H)が流れたときの増幅トランジスタM311 のゲート−ソース間電圧とする。
Vsig(V1)=Vres(FD11)−VGS(M311)
=VDD+ΔV(FD11)−VGS(M311) ・・・・・・・(7)
ここで、VGS(M311)は、増幅トランジスタM311 にバイアス電流Ibias(φG−CTL=H)が流れたときの増幅トランジスタM311 のゲート−ソース間電圧とする。
一方、強い光が入射している画素Pixel21のフローティングディフュージョンFD21の光信号電位Vsig(FD21)は、大幅な電位変化ΔVが発生し、ほぼグランドレベルまで低下する。そのため、増幅トランジスタM321 がオフし、垂直信号線V2の光信号電位Vsig(V2)は、次式(8)に示すようにグランドレベルとなる。
Vsig(V2)=0 ・・・・・・・・・・・(8)
Vsig(V2)=0 ・・・・・・・・・・・(8)
そうすると、バイアス電流用DMOSトランジスタM45がオフするため、グランド配線に流れる電流値が変化し、グランド配線に生じる抵抗成分の影響でバイアス電流用DMOSトランジスタM44のソース電位も変動する。しかしながら、ゲートとソースを接続したバイアス電流用DMOSトランジスタM44のバイアス電流Ibias(φG−CTL=H)は、バイアス電流用DMOSトランジスタM44の閾値電圧で決まっているため、ソース電位の変動の影響を受けない。そのため、光が殆ど入射していない画素Pixel11の垂直信号線V1の光信号電位Vsig(V1)は、画素Pixel21に強い光が入射している場合でも変動しない。そして、このとき、垂直信号線V1とV2の光信号電位Vsig(V1)とVsig(V2)は、ノイズ抑圧部6に一旦記憶される。
最後に、画素Pixel11とPixel21からフォトダイオードPD11とPD12の蓄積電荷をリセットしたリセット出力を得る。この動作は、先行リセットと同じ動作なので、詳細な動作説明は省略する。最終的に、フローティングディフュージョンFD11とFD21のリセット信号電位Vres(FD11)とVres(FD21)は、(3)式と(5)式で示した値となる。したがって、垂直信号線V1とV2のリセット信号電位Vres(V1)とVres(V2)は、次式(9),(10)となる。
Vres(V1)=Vres(FD11)−VGS(M311)
=VDD+ΔV(FD11)−VGS(M311) ・・・・・・・(9)
Vres(V2)=Vres(FD21)−VGS(M321)
=VDD+ΔV(FD21)−VGS(M321) ・・・・・・・(10)
ここで、VGS(M311)とVGS(M321)は、増幅トランジスタM311 とM321 にバイアス電流Ibias(φG−CLT=H)が流れたときのゲート−ソース間電圧とする。
Vres(V1)=Vres(FD11)−VGS(M311)
=VDD+ΔV(FD11)−VGS(M311) ・・・・・・・(9)
Vres(V2)=Vres(FD21)−VGS(M321)
=VDD+ΔV(FD21)−VGS(M321) ・・・・・・・(10)
ここで、VGS(M311)とVGS(M321)は、増幅トランジスタM311 とM321 にバイアス電流Ibias(φG−CLT=H)が流れたときのゲート−ソース間電圧とする。
これら、垂直信号線V1とV2のリセット信号電位Vres(V1)とVres(V2)は、ノイズ抑圧部6にて、光信号電位Vsig(V1)とVsig(V2)との間でそれぞれ差分処理が行われ、次式(11),(12)に示すような入射光に応じた差分信号出力Vsub(V1)とVsub(V2)が得られる。
Vsub(V1)=Vres(V1)−Vsig(V1)=0 ・・・・・・・・・・・(11)
Vsub(V2)=Vres(V2)−Vsig(V2)
=VDD+ΔV(FD21)−VGS(M321) ・・・・・・・(12)
Vsub(V1)=Vres(V1)−Vsig(V1)=0 ・・・・・・・・・・・(11)
Vsub(V2)=Vres(V2)−Vsig(V2)
=VDD+ΔV(FD21)−VGS(M321) ・・・・・・・(12)
(11)式から明らかなように、画素Pixel21に強い光が入射し垂直信号線V2がグランドになる場合でも、バイアス電流用DMOSトランジスタM44のバイアス電流が一定値Ibias(φG−CTL=H)であるため、白い横スジの発生を抑圧することができる。その後、行選択制御信号φSEL1=Lとすることで行選択トランジスタM411 とM421 をオフとし、1行目の画素行と垂直信号線V1とV2とを切り離す。
このように、本実施例では、強い光が入射した画素列の垂直信号線がグランドレベルとなる場合でも、そのほかの画素列のバイアス電流は変化しないので、白い横スジの発生を抑圧できる。加えて、垂直信号線の出力レベルをグランドレベルまで低下させることができるため、画素電源電圧VDDの低電圧化にも対応できる。加えて、フローティングディフュージョンのリセット電位を上昇させることができるため、画素電源電圧VDDの一層の低電圧化に対応できる。
なお、本実施例は各種の変形が可能である。例えば、DMOS型バイアス部9として、図4の(A)に示すカスコード型回路を利用することもできる。図4の(A)に示す変形例では、図2に示すバイアス電流用DMOSトランジスタM44〜M46のドレイン側に、ゲートがカスコード電圧端子Vcas に接続されたカスコード用トランジスタM47〜M49を接続し、カスコード用トランジスタM47〜M49を介して垂直信号線V1〜V3にバイアス電流Ibias(φG−CTL=L)とIbias(φG−CTL=H)を供給する構成としている。これにより、カスコード用トランジスタM47〜M49のドレイン側からの出力抵抗が大きくなり、バイアス電流Ibias(φG−CTL=L)とIbias(φG−CTL=H)の定電流性が改善する。また、図4の(B)に示すように、ゲートスイッチSW41〜SW43のバイアス電流用DMOSトランジスタM44〜M46のソース側への接続点をグランド配線付近としてもよい。
(実施例2)
次に、実施例2について説明する。図5の(A)は、本発明に係る増幅型MOSセンサを用いた固体撮像装置の実施例2における主要部の構成を示す回路構成図である。この実施例2は実施例1に対して、DMOS型バイアス部9の構成を変更したものである。図5の(A)に示すこの実施例に係るDMOS型バイアス部9は、バイアス電流用DMOSトランジスタM61〜M66と、バイアス電流用DMOSトランジスタM64〜M66のドレイン端子の接続を制御するドレインスイッチSW61〜SW63と、ドレインスイッチを切り替えるドレインスイッチ制御信号φD−CTLから構成される。なお、バイアス電流用DMOSトランジスタM61〜M63とバイアス電流用DMOSトランジスタM64〜M66とは、ドレインスイッチSW61〜SW63を介して並列接続されている。
次に、実施例2について説明する。図5の(A)は、本発明に係る増幅型MOSセンサを用いた固体撮像装置の実施例2における主要部の構成を示す回路構成図である。この実施例2は実施例1に対して、DMOS型バイアス部9の構成を変更したものである。図5の(A)に示すこの実施例に係るDMOS型バイアス部9は、バイアス電流用DMOSトランジスタM61〜M66と、バイアス電流用DMOSトランジスタM64〜M66のドレイン端子の接続を制御するドレインスイッチSW61〜SW63と、ドレインスイッチを切り替えるドレインスイッチ制御信号φD−CTLから構成される。なお、バイアス電流用DMOSトランジスタM61〜M63とバイアス電流用DMOSトランジスタM64〜M66とは、ドレインスイッチSW61〜SW63を介して並列接続されている。
ここで、バイアス電流用DMOSトランジスタM61〜M66のトランジスタサイズは全て同じであり、バイアス電流Ibiasは、閾値電圧を製造段階で調整することで決める。更に、ドレインスイッチ制御信号φD−CTL=LでドレインスイッチSW61〜SW63がオンし、垂直信号線V1〜V3のバイアス電流はIbias(φD−CTL=L)=2 ×Ibiasとなり、ドレインスイッチ制御信号φD−CTL=HでドレインスイッチSW61〜SW63がオフし、垂直信号線V1〜V3のバイアス電流Ibias(φD−CTL=H)=Ibiasとなるものとする。このように構成されたDMOS型バイアス部の動作説明用の駆動タイミング図を図5の(B)に示す。この実施例の駆動動作は、図5の(B)に示すように、図3に示した実施例1の駆動タイミングに対して、ゲートスイッチ制御信号φG−CTLをドレインスイッチ制御信号φD−CTLに変更しただけで、他の駆動タイミングは同じであるので、その詳細な説明は省略する。
このように、本実施例では、強い光が入射した画素列の垂直信号線がグランドレベルとなる場合でも、そのほかの画素列のバイアス電流は変化しないので、白い横スジの発生を抑圧できる。加えて、フローティングディフュージョンのリセット電位を上昇させることができるため、画素電源電圧VDDの一層の低電圧化に対応できる。更に、基準電圧端子VREFが不要になるために、DMOSバイアス部の回路構成が簡単になる。
なお、本実施例でも各種の変形が可能である。例えば、DMOSトランジスタM61〜M66のゲートはソースに直接接続する代わりにソース配線に接続しても同様の効果が得られる。また、DMOSトランジスタM61〜M63とDMOSトランジスタM64〜M66のトランジスタサイズを変更しても同様の効果が得られる。
(実施例3)
次に、実施例3について説明する。図6は、本発明に係る増幅型MOSセンサを用いた固体撮像装置の実施例4の構成を示す回路構成図で、図2に示した実施例1に対して、画素セルと垂直走査部の構成を変更したものである。図6に示す回路構成図は、画素部2と垂直走査部3とDMOS型バイアス部9と垂直信号線V1〜V3の構成を説明するための回路構成図で、図2に示した実施例1と同じ構成要素については、同一の符号を付して示している。画素セル10は、画素セルPixel11で説明すると、光電変換部であるフォトダイオードPD11と、フォトダイオードPD11に蓄積した電荷を電圧に変換するフローティングディフュージョンFD11と、フォトダイオードPD11からフローティングディフュージョンFD11に電荷を転送する転送トランジスタM111 と、フローティングディフュージョンFD11を画素電源電圧VDDにリセットするリセットトランジスタM211 と、フローティングディフュージョンFD11の電圧を増幅する増幅トランジスタM311 と各行を選択する行選択トランジスタM411 とから成る。
次に、実施例3について説明する。図6は、本発明に係る増幅型MOSセンサを用いた固体撮像装置の実施例4の構成を示す回路構成図で、図2に示した実施例1に対して、画素セルと垂直走査部の構成を変更したものである。図6に示す回路構成図は、画素部2と垂直走査部3とDMOS型バイアス部9と垂直信号線V1〜V3の構成を説明するための回路構成図で、図2に示した実施例1と同じ構成要素については、同一の符号を付して示している。画素セル10は、画素セルPixel11で説明すると、光電変換部であるフォトダイオードPD11と、フォトダイオードPD11に蓄積した電荷を電圧に変換するフローティングディフュージョンFD11と、フォトダイオードPD11からフローティングディフュージョンFD11に電荷を転送する転送トランジスタM111 と、フローティングディフュージョンFD11を画素電源電圧VDDにリセットするリセットトランジスタM211 と、フローティングディフュージョンFD11の電圧を増幅する増幅トランジスタM311 と各行を選択する行選択トランジスタM411 とから成る。
画素部2は、ここでは画素セル10を3行3列に並べて構成したものを示している。垂直走査回路11は、転送トランジスタM111 〜M133 を制御する転送制御信号φTX1〜φTX3と、リセットトランジスタM211 〜M233 を制御するリセット制御信号φRS1〜φRS3と、行選択トランジスタM411 〜M433 の動作を制御する行選択制御信号φSEL1〜φSEL3とを出力する。
図7は、DMOS型バイアス部9を用いた本実施例3の動作を説明するための駆動タイミングの概略を示す図である。ここでは、垂直走査部11により画素2の上から1行目の画素行が選択され、画素Pixel11とPixel31には光が殆ど入射せず、画素Pixel21のみに強い光が入射した場合の動作を示している。ここで、画素Pixel11とPixel31の状態はほぼ同じなので、画素Pixel11とPixel21の動作について説明する。初めに、フローティングディフュージョンFD11とFD12の蓄積電荷をリセットする。まず、行選択制御信号φSEL1=Hとすることで行選択トランジスタM411 とM421 をオンとし、1行目の画素行と垂直信号線V1とV2を接続させる。引き続き、ゲートスイッチ制御信号φG−CTL=Lとすることで、ゲートスイッチSW41とSW42を基準電圧端子VREF側に切り替え、バイアス電流用DMOSトランジスタM44とM45のバイアス電流をIbias(φG−CTL=L)とする。同時に、リセット信号φRS1=HとすることでリセットトランジスタM211 とM221 をオンとし、フローティングディフュージョンFD11とFD21を画素電源電圧VDDにリセットする。
その後、リセット信号φRS1=Lに戻すことでリセットトランジスタM211 とM221 をオフとし、フローティングディフュージョンFD11とFD21をハイインピーダンス状態とする。このとき、フローティングディフュージョンFD11とFD21のリセット信号電位Vres(FD11)とVres(FD21)は、画素電源電位VDDとなる。したがって、垂直信号線V1とV2のリセット信号電位Vres(V1)とVres(V2)は、次式(13),(14)となる。
Vres(V1)=Vres(FD11)−VGS(M311)=VDD−VGS(M311)′
・・・・・・・(13)
Vres(V2)=Vres(FD21)−VGS(M321)=VDD−VGS(M321)′
・・・・・・・(14)
Vres(V1)=Vres(FD11)−VGS(M311)=VDD−VGS(M311)′
・・・・・・・(13)
Vres(V2)=Vres(FD21)−VGS(M321)=VDD−VGS(M321)′
・・・・・・・(14)
ここで、VGS(M311)′とVGS(M321)′は、増幅トランジスタM311 とM321 にバイアス電流Ibias(φG−CTL=L)が流れたときのゲート−ソース間電圧である。更に、ゲートスイッチ制御信号φG−CTL=Hとすることで、ゲートスイッチSW41とSW42をソース側に切り替え、バイアス電流用DMOSトランジスタM44とM45のバイアス電流をIbias(φG−CTL=H)とする。
ここで、バイアス電流用DMOSトランジスタM44とM45のバイアス電流差をΔIbias=Ibias(φG−CTL=L)−Ibias(φG−CTL=H)とすると、増幅トランジスタM311 とM321 に流れるバイアス電流がΔIbias減少するため、増幅トランジスタM311 とM321 のゲート−ソース間電圧VGS(M311)とVGS(M321)がΔVGS(M311)及びΔVGS(M321)減少し、垂直信号線V1とV2はΔVGS(M311)とΔVGS(M321)分それぞれ上昇する。このとき、ハイインピーダンス状態のフローティングディフュージョンFD11は、増幅トランジスタM311 のゲート−ソース間容量CGS(M311)により垂直信号線V1と容量結合しているため、垂直信号線V1の上昇分ΔVGS(M311)の影響を受ける。フローティングディフュージョンFD11のリセット電位Vres(FD11)は、次式(15)に示すようにΔV(FD11)上昇する。
Vres(FD11)=VDD+ΔV(FD11)=VDD+ΔVGS(M311)
×{CGS(M311)/C(FD11)} ・・・・・・・・・(15)
C(FD11)=CGS(M111)+CJ(M111)+CGS(M211)+CJ(M211)
+CGD(M311)+CGS(M311) ・・・・・・・・・(16)
Vres(FD11)=VDD+ΔV(FD11)=VDD+ΔVGS(M311)
×{CGS(M311)/C(FD11)} ・・・・・・・・・(15)
C(FD11)=CGS(M111)+CJ(M111)+CGS(M211)+CJ(M211)
+CGD(M311)+CGS(M311) ・・・・・・・・・(16)
ここで、C(FD11)はフローティングディフュージョンFD11に生じる容量成分の合計で、CGS(M111)は転送トランジスタM111 のゲート−ソース間容量、CJ(M111)は転送トランジスタM111 のソース接合容量、CGS(M211)はリセットトランジスタM211 のゲート−ソース間容量、CJ(M211)はリセットトランジスタM211 のソース接合容量、CGD(M311)は増幅トランジスタM311 のゲート−ドレイン間容量、CGS(M311)は増幅トランジスタM311 のゲート−ソース間容量である。
また、ハイインピーダンス状態のフローティングディフュージョンFD21は、増幅トランジスタM321 のゲート−ソース間容量CGS(M321)により垂直信号線V2と容量結合しているので、垂直信号線V2の上昇分ΔVGS(M321)の影響を受ける。フローティングディフュージョンFD21のリセット電位Vres(FD21)は、次式(17)に示すようにΔV(FD11)上昇する。
Vres(FD21)=VDD+ΔV(FD21)=VDD+ΔVGS(M321)
×{CGS(M321)/C(FD21)} ・・・・・・・・・(17)
C(FD21)=CGS(M121)+CJ(M121)+CGS(M221)+CJ(M221)
+CGD(M321)+CGS(M321) ・・・・・・・・・(18)
Vres(FD21)=VDD+ΔV(FD21)=VDD+ΔVGS(M321)
×{CGS(M321)/C(FD21)} ・・・・・・・・・(17)
C(FD21)=CGS(M121)+CJ(M121)+CGS(M221)+CJ(M221)
+CGD(M321)+CGS(M321) ・・・・・・・・・(18)
ここで、C(FD21)はフローティングディフュージョンFD21に生じる容量成分の合計で、CGCGS(M121)は転送トランジスタM121 のゲート−ソース間容量、CJ(M121)は転送トランジスタM121 のソース接合容量、CGS(M221)はリセットトランジスタM221 のゲート−ソース間容量、CJ(M221)はリセットトランジスタM221 のソース接合容量、CGD(M321)は増幅トランジスタM321 のゲート−ドレイン間容量、CGS(M321)は増幅トランジスタM321 のゲート−ソース間容量である。
したがって、光が殆ど入射していない画素Pixel11及び強い光が入射している画素Pixel21に対応する、垂直信号線V1とV2のリセット信号電位Vres(V1)とVres(V2)は、次式(19),(20)となる。
Vres(V1)=Vres(FD11)−VGS(M311)
=VDD+ΔV(FD11)−VGS(M311) ・・・・・・・(19)
Vres(V2)=Vres(FD21)−VGS(M321)+ΔVGS(M321)
=VDD+ΔV(FD21)−VGS(M321) ・・・・・・・(20)
ここで、VGS(M311)とVGS(M321)は増幅トランジスタM311 とM321 にバイアス電流Ibias(φG−CTL=H)が流れたときのゲート−ソース間電圧とする。このとき、垂直信号線V1とV2のリセット信号電位Vres(V1)とVres(V2)は、ノイズ抑圧部6に一旦記憶される。
Vres(V1)=Vres(FD11)−VGS(M311)
=VDD+ΔV(FD11)−VGS(M311) ・・・・・・・(19)
Vres(V2)=Vres(FD21)−VGS(M321)+ΔVGS(M321)
=VDD+ΔV(FD21)−VGS(M321) ・・・・・・・(20)
ここで、VGS(M311)とVGS(M321)は増幅トランジスタM311 とM321 にバイアス電流Ibias(φG−CTL=H)が流れたときのゲート−ソース間電圧とする。このとき、垂直信号線V1とV2のリセット信号電位Vres(V1)とVres(V2)は、ノイズ抑圧部6に一旦記憶される。
次に、画素Pixel11とPixel21のフォトダイオードPD11とPD12に蓄積された光信号出力を得る。まず、行選択制御信号φSEL1=Hを継続し、1行目の画素行と垂直信号線V1とV2を接続させた状態で、転送制御信号φTX1=Hとすることで転送トランジスタM111 とM121 をオンさせ、フォトダイオードPD11とPD12に蓄積された電荷をフローティングディフュージョンFD11とFD21に転送する。その後、転送制御信号φTX1=Lと戻すことで、転送トランジスタM111 とM121 をオフさせる。このとき、ゲートスイッチ制御信号φG−CTL=Hは継続されているので、バイアス電流用DMOSトランジスタM44とM45はバイアス電流Ibias(φG−CTL=H)を発生し続ける。
光が殆ど入射していない画素Pixel11のフローティングディフュージョンFD11の光信号電位Vsig(FD11)は、リセットレベルである(15)式に示す値となる。一方、強い光が入射している画素Pixel21のフローティングディフュージョンFD21の光信号電位Vsig(FD21)は、大幅な電位変化ΔVが発生し、ほぼグランドレベルまで低下する。そのため、増幅トランジスタM321 がオフし、垂直信号線V2の光信号電位Vsig(V2)は次式(21)に示すようにグランドレベルとなる。
Vsig(V2)=0 ・・・・・・・・・・・(21)
Vsig(V2)=0 ・・・・・・・・・・・(21)
これにより、バイアス電流用DMOSトランジスタM42がオフするため、バイアス電流用DMOSトランジスタM41のソースが接続されているグランド配線に流れる電流値が変化し、グランド配線に生じる抵抗成分の影響でバイアス電流用DMOSトランジスタM44のソース電位も変動する。しかしながら、バイアス電流用DMOSトランジスタM44のバイアス電流Ibias(φG−CTL=H)は、閾値で決まっているため、ソース電位の変動の影響を受けない。そのため、光が入射していない画素Pixel11の垂直信号線V1の光信号電位Vsig(V1)は、画素Pixel21に強い光が入射している場合でも変動しない。
これら、垂直信号線V1とV2の光信号電位Vsig(V1)とVsig(V2)は、ノイズ抑圧部6にて、リセット電位Vres(V1)とVres(V2)と差分処理が行われ、次式(22),(23)に示すような入射光に応じた差分信号Vsub(V1)とVsub(V2)が得られる。 Vsub(V1)=Vsig(V1)−Vres(V1)=0 ・・・・・・・・・・・(22)
Vsub(V2)=Vsig(V1)−Vres(V1)
=−{VDD+ΔV(FD21)−VGS(M321)} ・・・・・(23)
Vsub(V2)=Vsig(V1)−Vres(V1)
=−{VDD+ΔV(FD21)−VGS(M321)} ・・・・・(23)
(22)式から明らかなように、画素Pixel21に強い光が入射し垂直信号線V2がグランドになる場合でも、バイアス電流用DM0SトランジスタM44のバイアス電流が一定値Ibias(φG−CTL=H)であるため、白い横スジの発生を抑圧することができる。その後、行選択制御信号φSEL1=Lとすることで行選択トランジスタM411 とM421 をオフとし、1行目の画素行と垂直信号線V1とV2とを切り離す。
このように、本実施例では、強い光が入射した画素列の垂直信号線がグランドレベルとなる場合でも、そのほかの画素列のバイアス電流は変化しないので、白い横スジの発生を抑圧できる。加えて、フローティングディフュージョンのリセット電位を上昇させることができるため、画素電源電圧VDDの一層の低電圧化に対応できる。なお、本実施例でも、各種の変形が可能である。例えば、DMOS型バイアス部9として、図4〜図5に示した各種回路を利用することができる。
(実施例4)
次に、実施例4について説明する。図8の(A)は、本発明に係る増幅型MOSセンサを用いた固体撮像装置の実施例4の主要部を示す回路構成図で、本実施例は図6に示した実施例3に対して、DMOS型バイアス部9の構成を変更したものである。図8の(A)に示すように、本実施例に係るDMOS型バイアス部9は、図6に示した実施例3におけるDMOS型バイアス部に対して、バイアス電流用DMOSトランジスタM44〜M46と垂直信号線V1〜V3を接続するバイアススイッチSW71〜SW73と、バイアススイッチのオン/オフを切り替えるバイアススイッチ制御信号φBIASを追加し、バイアススイッチ制御信号φBIASをパルス的に駆動させることで、不要なバイアス電流を削減するようにしたものである。
次に、実施例4について説明する。図8の(A)は、本発明に係る増幅型MOSセンサを用いた固体撮像装置の実施例4の主要部を示す回路構成図で、本実施例は図6に示した実施例3に対して、DMOS型バイアス部9の構成を変更したものである。図8の(A)に示すように、本実施例に係るDMOS型バイアス部9は、図6に示した実施例3におけるDMOS型バイアス部に対して、バイアス電流用DMOSトランジスタM44〜M46と垂直信号線V1〜V3を接続するバイアススイッチSW71〜SW73と、バイアススイッチのオン/オフを切り替えるバイアススイッチ制御信号φBIASを追加し、バイアススイッチ制御信号φBIASをパルス的に駆動させることで、不要なバイアス電流を削減するようにしたものである。
このように構成した実施例4の動作を説明するための駆動タイミングを図8の(B)に示す。図7に示す実施例3の駆動タイミングに対してバイアススイッチ制御信号φBIASをパルス的に駆動させている以外は同じ動作となるので、その詳細な説明は省略する。このように、本実施例では、強い光が入射した画素列の垂直信号線がグランドレベルとなる場合でも、そのほかの画素列のバイアス電流は変化しないので、白い横スジの発生を抑圧できる。加えて、フローティングディフュージョンのリセット電位を上昇させることができるため、画素電源電圧VDDの一層の低電圧化に対応できる。更に、バイアス電流を必要な期間(リセット制御信号φRS1がHレベルとなる時点から転送制御信号φTX1がHレベルとなる時点まで、及び転送制御信号φTX1がLレベルとなる時点から行選択制御信号φRS1がLレベルとなるまでの期間)のみ流すことができるので、低パワー化も達成できる。
なお、本実施例でも各種の変形が可能である。例えば、図4〜図5に示すDMOS型バイアス部と組み合わせることもできる。
また、本発明の回路構成及び駆動方式の変更は、請求項の範囲を逸脱しない範囲で広く行うことができる。例えば、単位画素の構成要素及び駆動方法が変わった場合も、垂直走査部やDMOS型バイアス部の回路構成や駆動方法を変更することで対応可能である。
1 画素セル
2 画素部
3,11 垂直走査部
6 ノイズ抑圧部
7 水平走査部
8 水平信号線
9 DMOS型バイアス部
2 画素部
3,11 垂直走査部
6 ノイズ抑圧部
7 水平走査部
8 水平信号線
9 DMOS型バイアス部
Claims (4)
- 光電変換手段と、該光電変換手段の信号電荷を増幅して画素信号を出力する増幅部手段と、前記増幅手段に蓄積された信号電荷をリセットするリセット手段とを含んだ画素を、行方向及び列方向に2次元的に配置した画素部と、
前記画素部の読み出し行を選択する垂直走査部と、
前記画素部からの信号を出力する列単位に設けられている垂直信号線と、
前記垂直信号線に接続され前記増幅手段に流れるバイアス電流を設定するDMOSトランジスタからなるDMOS型バイアス部とを備え、
前記DMOS型バイアス部は、前記光電変換手段に蓄積された信号電荷を前記増幅手段から読み出す際に、前記増幅手段へのバイアス電流を、前記増幅手段のリセット時におけるバイアス電流より小さく設定することを特徴とする固体撮像装置。 - 前記DMOS型バイアス部は、前記DMOSトランジスタのゲートの接続点を第1の基準電圧あるいは前記DMOSトランジスタのソース側配線に切り替えるスイッチ手段を持ち、
前記増幅手段に入力される信号電荷のリセット終了後に、前記スイッチ手段を用いて前記DMOSトランジスタのゲートの接続点を前記第1の基準電圧からソース側配線に変更し、前記DMOSトランジスタのゲートをソース側配線に接続した場合のほうが、前記増幅手段へのバイアス電流が小さくなるように構成されていることを特徴とする請求項1に係る固体撮像装置。 - 前記DMOS型バイアス部は、前記各垂直信号線に対してゲートとソース側配線が接続されたDMOSトランジスタを複数並列接続して構成され、前記増幅手段に入力される信号電荷のリセット終了後に、前記DMOSトランジスタの接続数を減少させるように構成されていることを特徴とする請求項1に係る固体撮像装置。
- 前記DMOS型バイアス部は、前記各垂直信号線との接続を制御する第2のスイッチ手段を更に持ち、不要な期間のバイアス電流をオフさせるように構成されていることを特徴とする請求項1〜3のいずれか1項に係る固体撮像装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008150051A JP2009296476A (ja) | 2008-06-09 | 2008-06-09 | 固体撮像装置 |
US12/475,021 US8659682B2 (en) | 2008-05-30 | 2009-05-29 | Solid-state imaging apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008150051A JP2009296476A (ja) | 2008-06-09 | 2008-06-09 | 固体撮像装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009296476A true JP2009296476A (ja) | 2009-12-17 |
Family
ID=41544200
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008150051A Withdrawn JP2009296476A (ja) | 2008-05-30 | 2008-06-09 | 固体撮像装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009296476A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010056965A (ja) * | 2008-08-28 | 2010-03-11 | Toshiba Corp | 固体撮像装置 |
JP2011044879A (ja) * | 2009-08-20 | 2011-03-03 | Toshiba Corp | 固体撮像装置およびその駆動方法 |
-
2008
- 2008-06-09 JP JP2008150051A patent/JP2009296476A/ja not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010056965A (ja) * | 2008-08-28 | 2010-03-11 | Toshiba Corp | 固体撮像装置 |
JP4686582B2 (ja) * | 2008-08-28 | 2011-05-25 | 株式会社東芝 | 固体撮像装置 |
US8189082B2 (en) | 2008-08-28 | 2012-05-29 | Kabushiki Kaisha Toshiba | Signal processing apparatus, solid-state imaging device, and pixel signal generating method |
JP2011044879A (ja) * | 2009-08-20 | 2011-03-03 | Toshiba Corp | 固体撮像装置およびその駆動方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5074808B2 (ja) | 光電変換装置及び撮像システム | |
US8659682B2 (en) | Solid-state imaging apparatus | |
JP5661260B2 (ja) | 固体撮像装置及びその駆動方法 | |
US9118857B2 (en) | Solid-state imaging apparatus in which plural transistors are connected to a single initializing switch | |
JP6480768B2 (ja) | 固体撮像装置及びその駆動方法 | |
US9066031B2 (en) | Solid-state imaging device and imaging apparatus | |
JP6351404B2 (ja) | 撮像装置及び撮像システム | |
JP4252098B2 (ja) | 光検出装置 | |
US20110279720A1 (en) | Solid-state imaging device and camera | |
US8599295B2 (en) | Imaging element and imaging device with constant current source gate-to-source potential difference | |
US8294798B2 (en) | Solid-state imaging apparatus | |
JP2009290628A (ja) | 固体撮像装置 | |
JP6384795B2 (ja) | 固体撮像装置 | |
WO2007099727A1 (ja) | 増幅型固体撮像装置 | |
US20120153131A1 (en) | Solid-state image pickup device | |
US9554069B2 (en) | Solid-state imaging apparatus changing a gate voltage of a transfer transistor, driving method for the same, and imaging system | |
JP4673396B2 (ja) | 撮像装置及び撮像システム | |
JP6004652B2 (ja) | 揚像装置及びその駆動方法 | |
US9800810B2 (en) | Imaging apparatus and imaging system | |
US20210258017A1 (en) | A/d converter and electronic equipment | |
JP2008160344A (ja) | 固体撮像装置、カメラシステム、および固体撮像装置の駆動方法 | |
JP2009296476A (ja) | 固体撮像装置 | |
US8520109B2 (en) | Solid-state image pickup apparatus and image pickup system | |
JP2009284015A (ja) | 固体撮像装置および固体撮像装置の駆動方法 | |
US9641775B2 (en) | Imaging apparatus, imaging system, and driving method of imaging apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20110906 |