本発明の実施形態に係る撮像装置100を、図1を用いて説明する。図1は、本発明の実施形態に係る撮像装置100の構成図である。
101は、撮像素子である。撮像素子101は、被写体を撮像して画像信号(アナログ信号)を生成する。撮像素子101は、画像信号(アナログ信号)を出力する。撮像素子101は、例えば、CMOSイメージセンサである。撮像素子101の内部構成は、後述する。
113は、撮影レンズである。撮影レンズ113は、撮像素子101の撮像面(画素配列)に被写体の像を形成する。
112は、メカシャッタである。メカシャッタ112は、撮影レンズ113を通過後に撮像素子101へ導かれる光の量を調節する。すなわち、メカシャッタ112は、撮像素子101の露光を制御する。メカシャッタ112は、開状態となることにより撮像素子101の露光を開始し、閉状態となることにより撮像素子101の露光を終了する。
102は、A/D変換器である。A/D変換器102は、画像信号(アナログ信号)を撮像素子101から受ける。A/D変換器102は、画像信号(アナログ信号)をA/D変換して、画像信号(デジタル信号)を生成する。A/D変換器102は、画像信号(デジタル信号)を出力する。
103は、DSP(DigitalSignalProseccer)である。DSP103は、画像信号(デジタル信号)をA/D変換器102から受ける。DSP103は、画像信号(デジタル信号)に対して各種補正処理及び現像処理を行う。また、DSP103では、ROM106、RAM107等各種メモリの制御、記録媒体108への画像データの書き込み処理が行われる。
104は、タイミング発生回路(TG)である。TG104は、CPU105に制御されることにより、クロック信号などの駆動信号を生成して、撮像素子101、A/D変換器102、及びDSP103へ供給する。
105は、CPU(生成部)である。CPU105は、DSP103、タイミング発生回路104の制御、及び測光・測距など不図示の各部を使ったカメラ機能の制御を行う109〜111の各スイッチ、モードダイアル(図示せず)が接続され、それぞれの状態に応じた処理を実行する。
106は、ROMである。ROM106は、カメラの制御プログラムや各種補正データ等を記憶する。
107は、RAMである。RAM107は、DSP103で処理される画像データや補正データを一時的に記憶する。RAM107は、ROM106より高速のアクセスが可能である。
120は、FROMである。FROM120は、RAM107と同様に、DSP103で処理される画像データや補正データを一時的に記憶する。FROM120は、例えば、フラッシュメモリなどの書き換え可能な不揮発性のROMである。
108は、記録媒体である。記録媒体108は、不図示のコネクタを介してDSP103と接続され、撮影された画像を保存する。記録媒体108は、例えば、コンパクトフラッシュ(登録商標)カードである。
109は、電源スイッチである。電源スイッチ109は、カメラを起動させるための指示をユーザから受け付ける。
110は、シャッタースイッチ(SW1)である。シャッタースイッチ(SW1)110は、測光処理、測距処理等の動作開始の指示をユーザから受け付ける。
111は、シャッタースイッチ(SW2)である。シャッタースイッチ(SW2)111は、撮像処理の開始の指示をユーザから受け付ける。撮像処理では、不図示のミラー及びシャッターを駆動し、撮像素子101から読み出した信号をA/D変換器102、DSP103を介して記録媒体108に書き込む一連の処理が行われる。
114は、温度計である。温度計114は、外気温を計測する。
次に、撮像素子101の構成を、図2を用いて説明する。図2は、本発明の実施形態に係る撮像装置100における撮像素子101の構成を示す図である。
撮像素子101は、画素配列PA、垂直走査回路(駆動部)20、読み出し回路(読み出し部)30、水平走査回路40、及び出力アンプ50を含む。
画素配列PAでは、画素00〜13が行方向及び列方向に複数配列されている。図2において、破線で囲んだ部分は画素の等価回路である。画素00、画素01などの数字は、画素のx,yアドレスを示している。画素00の内部構成は、後述する。
垂直走査回路20は、画素配列PAの各行を順次に選択し、選択した行の各列の画素を駆動する。垂直走査回路20は、ロジック回路ORr0,ORt0を介して、駆動パルスPRES0,PTX0,PSEL0,POFD_ALLを画素配列PAの行毎に供給する。各駆動パルスの右の数字は行番号を示している。ロジック回路ORr0,ORt0は、全行を一括駆動するためのパルスPRES_ALL、PTX_ALLと各行毎の駆動パルスPRES0、PTX0との論理和(OR)で駆動されている。
また、PTX0のアクティブなレベル(オンレベル)は、VDD(例えば、5V)である。PTX0のノンアクティブなレベルは、ORt0に入力する電圧VTXLに応じてオフレベルである第1の電位(例えば、−1.2V)と中間レベルである第2の電位(例えば、−0.8V)とで可変としている。
POFD_ALLのアクティブなレベル(オンレベル)は、第3の電位(例えば、−0.5V)である。POFD_ALLのノンアクティブなレベル(オフレベル)は、第1の電位(例えば、−1.2V)である。
読み出し回路30は、画素配列PAにおける選択された行の各列の信号を読み出し、読み出した各列の信号を一時的に保持する。
水平走査回路40は、読み出し回路30により保持された各列の信号を順次に出力アンプ50へ転送する。
出力アンプ50は、転送された信号を増幅して後段へ出力する。
次に、画素の内部構成を説明する。画素00の構成を例として説明するが、他の画素01〜13の構成も画素00と同様である。
PDは、光電変換部である。光電変換部PDは、光に応じた電荷を蓄積する。光電変換部PDは、例えば、フォトダイオードである。
FDは、電荷電圧変換部(検出部)である。電荷電圧変換部FDは、電荷を電圧に変換する。電荷電圧変換部FDは、例えば、フローティングディフュージョンである。
Mtxは、第1の転送部である。第1の転送部Mtxは、光電変換部PDと電荷電圧変換部FDとの間に配されている(図3参照)。第1の転送トランジスタである第1の転送部Mtxは、ゲート電圧がオンレベルである活性状態では、光電変換部PDにより蓄積された電荷を電荷電圧変換部FDへ転送する。また、ゲート電圧がオフレベルである非活性状態では、光電変換部PDにより蓄積された電荷は電荷電圧変換部FDへは転送しない。また、ゲート電圧がオンレベルとオフレベルの中間である中間レベルである非活性状態の場合には、光電変換部PDにより蓄積された電荷を電荷電圧変換部FDへ一部転送する。言い換えると、第1の転送部Mtxは、アクティブな信号PTX0が垂直走査回路20(における第1の駆動手段)からゲートに供給された際に活性状態になる。また、第1の転送部Mtxは、第1の電位及び第1の電位よりも低い第2の電位のノンアクティブな信号PTX0が垂直走査回路20(における第1の駆動手段)からゲートに供給された際に非活性状態になる。
OFDは、電荷排斥部である。電荷排斥部OFDは、電源VDDへ電荷を排斥する。電荷排斥部OFDは、例えば、オーバーフロードレインである。
Mofdは、第2の転送部である。第2の転送部Mofdは、光電変換部PDと電荷排斥部OFDとの間に配されている(図3参照)。第2の転送トランジスタである転送部Mofdは、ゲート電圧がオンレベルである活性状態では、光電変換部PDにより蓄積された電荷を電荷排斥部OFDへ転送する。また、ゲート電圧がオフレベルである非活性状態では、光電変換部PDにより蓄積された電荷を電荷排斥部OFDへ転送しない。言い換えると第2の転送部Mofdは、アクティブな信号POFD_ALLが垂直走査回路20(における第2の駆動手段)からゲートに供給された際に活性状態になる。第2の転送部Mofdは、ノンアクティブな信号POFD_ALLが垂直走査回路20(における第2の駆動手段)からゲートに供給された際に非活性状態になる。
Msfは、出力部である。出力部Msfは、列信号線RLに接続された定電流回路とともにソースフォロワ動作を行うことにより、電荷電圧変換部FDの電圧に基づく信号を列信号線RLへ出力する。出力部Msfは、例えば、増幅MOSトランジスタである。
Mselは、選択部である。選択部Mselは、画素00を選択状態/非選択状態にする。選択部Mselは、例えば、選択MOSトランジスタである。選択部Mselは、アクティブな信号PSEL0が垂直走査回路20からゲートに供給された際にオンして画素00を選択状態にし、ノンアクティブな信号PSEL0が垂直走査回路20からゲートに供給された際にオフして画素00を非選択状態にする。
Mresは、リセット部である。リセット部Mresは、電荷電圧変換部FDをリセットする。リセット部Mresは、例えば、リセットMOSトランジスタである。リセット部Mresは、アクティブな信号PRES0が垂直走査回路20からゲートに供給された際にオンして電荷電圧変換部FDをリセットし、ノンアクティブな信号PRES0が垂直走査回路20からゲートに供給された際にオフする。
次に、撮像素子の動作を、図4及び図5を用いて説明する。図4は、撮像素子101の動作を示すタイミングチャートである。駆動パルスは、いずれも、垂直走査回路20から各画素00〜13へ供給される。図5は、図3のA−A断面に対応した領域のポテンシャル図である。
露光期間ET1が始まる前であってタイミングt1より前に、駆動パルスPRES_ALL,PTX_ALLを立ち上げることにより、全ての画素の光電変換部PDと電荷電圧変換部FDとをVDD電源(5V)でリセットする。
タイミングt1において、駆動パルスPTX_ALLを5Vから−1.2Vへ立ち下げる。タイミングt1の状態が、図5(a)である。光電変換部PDにより蓄積されている電荷の量はゼロであり、第1の転送部Mtxと第2の転送部Mofdとのゲートに印加された電圧はともに−1.2Vである。これにより、光電変換部PDと電荷排斥部OFDとの間の第2の電位障壁が第1の高さPH1になるとともに、光電変換部PDと電荷電圧変換部FDとの間の第1の電位障壁も第1の高さPH1になる。
タイミングt2において、メカシャッタ112を開くことにより、光電変換部PDの露光を開始する。このタイミングから、露光期間ET1が開始する。
タイミングt3において、駆動パルスPRES_ALLを立ち上げることにより、全ての画素の電荷電圧変換部FDを再度リセットする。タイミングt3の状態が、図5(b)である。光電変換部PDには電荷が蓄積され始め、電荷電圧変換部FDがリセットされた状態である。
タイミングt4において、駆動パルスPRES_ALLを立ち下げるとともに、電圧VTXL=−0.8Vに遷移させることにより駆動パルスPTX_ALLを−1.2Vから−0.8Vへ立ち上げる。タイミングt4の状態が、図5(c)である。第1の転送部Mtxのゲートに印加される電圧を−0.8Vにする。第2の転送部Mofdのゲートに印加された電圧は−1.2Vのままである。これにより、光電変換部PDと電荷排斥部OFDとの間の第2の電位障壁が第1の高さPH1に維持されるとともに、光電変換部PDと電荷電圧変換部FDとの間の第1の電位障壁が第2の高さPH2になる。第2の高さPH2は、第1の高さPH1より低い。この結果、光電変換部PDで発生した電荷のうち第2の高さPH2以上のポテンシャルを有する電荷は、光電変換部PDから電荷電圧変換部FDへあふれ出る。第1の期間TP1は、このタイミングから始まる。
タイミングt5において、電圧VTXL=−1.2Vにすることにより駆動パルスPTX_ALLを−0.8Vから−1.2Vへ立ち下げるとともに、駆動パルスPOFD_ALLを−1.2Vから−0.5Vへ立ち上げる。タイミングt5の状態が、図5(d)である。第1の転送部Mtxのゲートに印加される電圧を−1.2Vにする。第2の転送部Mofdのゲートに印加される電圧を−0.5Vにする。これにより、光電変換部PDと電荷排斥部OFDとの間の第2の電位障壁が第3の高さPH3になるとともに、光電変換部PDと電荷電圧変換部FDとの間の第1の電位障壁が第1の高さPH1になる。この結果、光電変換部PDで発生した電荷のうち第3の高さPH3以上のポテンシャルを有する電荷は、光電変換部PDから電荷排斥部OFDへ排斥される。第1の期間TP1は、このタイミングで終わる。第2の期間TP2は、このタイミングから始まる。
ここで、第1の期間TP1は、画素配列PAの各画素において光電変換部PDから電荷電圧変換部FDに余剰電荷を溢れ出させている予め決められた期間である。
タイミングt6において、メカシャッタ112を閉じることにより、光電変換部PDの露光を終了する。このタイミングで、露光期間ET1が終了する。その直後に、駆動パルスPOFD_ALLを−0.5Vから−1.2Vへ立ち下げる。タイミングt6の状態が、図5(e)である。第1の転送部Mtxと第2の転送部Mofdとのゲートに印加された電圧はともに−1.2Vである。これにより、光電変換部PDと電荷排斥部OFDとの間の第2の電位障壁が第1の高さPH1になるとともに、光電変換部PDと電荷電圧変換部FDとの間の第1の電位障壁も第1の高さPH1になる。第2の期間TP2は、このタイミングで終わる。第3の期間TP3は、このタイミングで始まる。
ここで、画素配列PAの各画素の光電変換部PDが実際に露光されている期間(電荷蓄積期間)は、露光期間ET1である。露光期間ET1では、光電変換部PDで光電変換が行われる。また、第2の期間TP2は、画素配列PAの各画素において光電変換部PDから電荷排斥部OFDへ一定量の電荷を排斥させている期間である。この一定量の電荷は、第2の高さPH2と第3の高さPH3との差に応じて決まる。
タイミングt7において、駆動パルスPSEL(0)がアクティブになり、0行目の画素00,10(図2参照)が選択状態になる。これにより、読み出し回路30は、第2の転送部Mtxが非活性状態にある際に光電変換部PDから電荷電圧変換部FDにあふれ出た余剰電荷に基づく余剰信号を出力部Msfを介して0行目の画素00,10のそれぞれから読み出し一時的に保持する。その後、読み出し回路30に保持された余剰信号は、出力アンプ50へ転送され、出力アンプ50により増幅されてA/D変換器102(図1参照)へ出力される。
そして、1行目、2行目、・・・の画素について、順次同様の動作が行われる。これにより、画素配列PAの各画素における余剰信号が読み出し回路30へ読み出された後、出力アンプ50経由でA/D変換器102へ出力される。
タイミングt8において、駆動パルスPTX(0)がアクティブになり、0行目の画素00,10(図2参照)において、光電変換部PDから第2の転送部Mtxにより電荷電圧変換部FDへ蓄積電荷が転送される。これにより、読み出し回路30は、第2の転送部Mtxが活性状態にある際に光電変換部PDから第2の転送部Mtxにより電荷電圧変換部FDへ転送された蓄積電荷に基づく蓄積信号を出力部Msfを介して0行目の画素00,10のそれぞれから読み出す。読み出し回路30は、読み出した蓄積信号を一時的に保持する。その後、読み出し回路30に保持された蓄積信号は、出力アンプ50へ転送され、出力アンプ50により増幅されてA/D変換器102(図1参照)へ出力される。
そして、1行目、2行目、・・・の画素について、順次同様の動作が行われる。これにより、画素配列PAの各画素における蓄積信号が読み出し回路30へ読み出された後、出力アンプ50経由でA/D変換器102へ出力される。
このように、第3の期間TP3は、画素配列PAの各画素から余剰信号を読み出し、その後、蓄積信号を読み出すための期間である。
次に、画素配列PAの各画素の光電変換部PDが受けた光の量に応じた余剰信号及び蓄積信号のレベルについて、図6(a)〜(c)を用いて説明する。
まず、光電変換部PDで光電変換された全電荷をQtとし、光電変換部PDの蓄積電荷をQpとし、電荷電圧変換部FDへあふれ出た余剰電荷をQfとし、電荷排斥部OFDが排斥した電荷をQoとする。光電変換部PDで発生する電荷が露光期間ET1の開始から経過した時間に比例して増加するものとすると、全電荷Qtは、
Qt = Qp + Qf + Qo ・・・数式1
と表される。
図6(a)に示すように、光の強度が強い場合、メカシャッタ112が開くとすぐに光電変換部PDは飽和する。これにより、「信号量小」のレンジ(図7参照)を構成する信号は、飽和レベルになる。
第1の期間TP1中において、光電変換部PDでその飽和した電荷のうち第2の高さPH2より高いポテンシャルを有する電荷が余剰電荷として電荷電圧変換部FDに漏れこむ。これにより、「信号量大」のレンジ(図7参照)を構成する余剰信号は、ゼロより大きいレベルになる。
第2の期間TP2中において、光電変換部PDで飽和した電荷のうち第3の高さPH3より高いポテンシャルを有する電荷が電荷排斥部OFDに漏れこむ。ここで、余剰信号がゼロより大きいレベルであり、かつ、第3の高さPH3が第2の高さPH2より一定量だけ低いので、光電変換部PDから電荷排斥部OFDに漏れこむ電荷も一定量になる。電荷排斥部OFDは、漏れこんだ信号を電源VDDへ排斥する。これにより、「信号量中」のレンジ(図7参照)を構成する信号であって排斥される信号は、一定のレベル(飽和レベル)になる。
ここで、光電変換部PDの飽和電荷をQphとし、電荷排斥部OFDが排斥した一定量の電荷をQohとすると、数式1にQp=Qph、Qo=Qohを代入できるので、
Qt = Qph + Qf + Qoh ・・・数式2
となる。数式2に示されるように、Qph、Qohが一定量であるので、Qfの値に応じてQtが一意に定まる。
なお、第1の期間TP1の長さをT1とし、第2の期間TP2の長さをT2として、全電荷Qtを近似的に
Qt ≒ Qph + Qf × {(T1+T2)/T1}・・・数式3
として求めても良い。
また、光電変換部PDに蓄積された電荷のうち所定のポテンシャルより高い電荷の一部が電荷電圧変換部FDや電荷排斥部OFDへ溢れる場合、所定のポテンシャルより高い電荷の量に対して所定の転送効率γを乗じることにより溢れる電荷量を求めても良い。
図6(b)に示すように、光の強度が中程度の場合、メカシャッタ112が開いた後、光電変換部PDにより蓄積される電荷が徐々に増えていく。
第1の期間TP1中において、光電変換部PDが飽和せず、光電変換部PDでその飽和した電荷のうち第2の高さPH2より高いポテンシャルを有する電荷がなく(余剰電荷がゼロであり)、電荷電圧変換部FDへの漏れこみもない。これにより、「信号量大」のレンジ(図7参照)を構成する余剰信号は、ゼロのレベルになる。
第2の期間TP2中において、光電変換部PDが飽和すると、光電変換部PDで飽和した電荷のうち第3の高さPH3より高いポテンシャルを有する電荷が電荷排斥部OFDに漏れこむ。ここで、余剰信号がゼロであるので、光電変換部PDから電荷排斥部OFDに漏れこむ電荷が上記の一定量より小さい量になる。電荷排斥部OFDは、漏れこんだ信号を電源VDDへ排斥する。これにより、「信号量小」のレンジ(図7参照)を構成する信号は、飽和レベルになる。「信号量中」のレンジ(図7参照)を構成する信号であって排斥される信号は、未知のレベル(<飽和レベル)になる。
ここで、数式1にQp=Qph、Qf=0を代入できるので、
Qt = Qph + Qo ・・・数式4
となる。数式4に示されるように、Qo(<Qoh)が未知の量なので、Qtも未知の量となる。
図6(c)に示すように、光の強度が弱い場合、メカシャッタ112が開いた後、光電変換部PDにより蓄積される電荷が徐々に増えていく。
第1の期間TP1中において、光電変換部PDが飽和せず、光電変換部PDでその飽和した電荷のうち第2の高さPH2より高いポテンシャルを有する電荷がなく(余剰電荷がゼロであり)、電荷電圧変換部FDへの漏れこみもない。これにより、「信号量大」のレンジ(図7参照)を構成する余剰信号は、ゼロのレベルになる。
第2の期間TP2中において、依然として、光電変換部PDが飽和せず、光電変換部PDで飽和した電荷のうち第3の高さPH3より高いポテンシャルを有する電荷がない。これにより、「信号量小」のレンジ(図7参照)を構成する信号は、飽和レベルより小さなレベルになる。「信号量中」のレンジ(図7参照)を構成する信号であって排斥される信号は、ゼロのレベルになる。
ここで、数式1にQf=0、Qo=0を代入できるので、
Qt = Qp ・・・数式5
となる。数式5に示されるように、Qp(<Qph)がそのままQtとなる。
つまり、図7に示すレンジのうち、信号レベルが「信号量大」のレンジにある場合(図8(b)参照)と、信号レベルが「信号量小」のレンジにある場合(図8(a)参照)とにおいて、全電荷Qtに応じた信号のレベルを知ることができる。
一方、信号レベルが「信号量中」のレンジにある場合(図8(c)における画素位置PP4,PP5の信号参照)、全電荷Qtに応じた信号のレベルを知ることができない。
この場合でも、その未知の信号を、隣接した光電変換部により得られた信号(画像データ)により補間することができる。
すなわち、余剰電荷Qfに応じた余剰信号(アナログ信号)は、撮像素子101からA/D変換器102へ出力され、A/D変換器102でA/D変換されて余剰信号(デジタル信号)になる。その余剰信号(デジタル信号)は、DSP103で処理された後にCPU105へ供給される。
次に、蓄積電荷Qpに応じた蓄積信号(アナログ信号)は、撮像素子101からA/D変換器102へ出力され、A/D変換器102でA/D変換されて蓄積信号(デジタル信号)になる。その蓄積信号(デジタル信号)は、DSP103で処理された後にCPU105へ供給される。
CPU105は、余剰信号のレベルがゼロであり、かつ、蓄積信号のレベルが飽和していない画素位置PP1,PP2に対して、蓄積信号のレベルそのものを信号レベルとして画像データを生成する。
CPU105は、余剰信号のレベルがゼロより大きなレベルであり、かつ、蓄積信号のレベルが飽和レベルSR2である画素位置PP3に対して、蓄積信号SR2と「信号量中」のレンジ幅SR1とを余剰信号に加えることより、画像データを生成する。すなわち、CPU105は、電荷排斥部により排斥された一定量の電荷に相当する信号(レンジ幅SR1)を余剰信号と蓄積信号との間に補間することにより、画像データを生成する。
CPU105は、余剰データのレベルがゼロであり、かつ、蓄積データのレベルが飽和レベルSR2である画素位置PP4,PP5に対して、隣接した画素位置PP1の信号と画素位置PP3,PP2の信号とを用いて補間する。これにより、CPU105は、画像データを生成する。例えば、CPU105は、図8(c)に破線で示すように、隣接した画素位置PP1の信号と画素位置PP3,PP2の信号とを平均したレベルの信号で補間する。
次に、撮像装置100の動作を、図9を用いて説明する。図9は、撮像装置100の動作を示すフローチャートである。
ステップ901では、CPU105が、撮影準備動作を行わせるためのシャッタースイッチSW1がONされているか否か判定し、OFFなら901を繰り返す。CPU105は、SW1がONされていれば、処理をステップS902へ進める。
ステップS902では、CPU105が、不図示の測光制御部及び測距制御部を用いて、絞り値およびシャッター速度(露光期間ET1の長さAT1)を決定するための測光処理や、撮影レンズ113の焦点を被写体に合わせるための測距処理を行う。CPU105は、第1の期間TP1も決定する。例えば、CPU105は、数式3に応じた処理を行って画像データを生成する場合、
T2=8×T1・・・数式6
を満たすように、第1の期間TP1の長さT1を決定する。
測光・測距処理が終了すると、続くステップS903では、CPU105が、シャッタースイッチSW2の状態を判定する。CPU105は、SW2がOFFしている場合、処理をステップ901へ戻し、SW2がONしている場合、処理をステップ904へ移行する。
ステップ904では、撮像素子101が、駆動パルスPRES_ALL及びPTX_ALLをハイレベルにすることで画素配列PAの全画素の光電変換部PDと電荷電圧変換部FDとを一括でリセットする。その後、撮像素子101は、駆動パルスPRES_ALL及びPTX_ALLをローレベルにする。
ステップ905では、CPU105が、メカシャッタ112を開くことにより、撮像素子101の露光を開始する。これにより、撮像素子101の画素配列PAの全画素の光電変換部PDが電荷蓄積動作を開始する。CPU105は、第1のタイマに露光期間ET1の開始からの経過時間ΔPT1の計時を開始させる。
ステップ906では、撮像素子101が、駆動パルスPRES_ALLをハイレベルにすることで画素配列PAの全画素の電荷電圧変換部FDを一括でリセットする。その後、撮像素子101は、駆動パルスPRES_ALLをローレベルにする。
ステップ(第1のステップ)907では、電圧VTXL=−0.8Vにすることで、第2の転送部Mtxのゲートに印加される電圧を−0.8Vにすることにより、光電変換部PDで飽和した電荷が電荷電圧変換部FDへ漏れ出るようにする。つまり、電荷電圧変換部FDにより余剰電荷の蓄積を開始させる。また、CPU105は、第2のタイマに第1の期間TP1の開始からの経過時間ΔPT2の計時を開始させる。
ステップ908では、CPU105が、第2のタイマが計時している経過時間ΔPT2が第1の期間TP1の長さT1以上であるかどうかを判定する。CPU105は、経過時間ΔPT2がT1未満であればステップ908を繰り返し、経過時間ΔPT2が長さT1以上であれば処理をステップ909へ進める。
ステップ(第2のステップ)909では、電圧VTXL=−1.2Vにすることで、第2の転送部Mtxのゲートに印加される電圧を−1.2Vにすることにより、電荷電圧変換部FDにより余剰電荷の蓄積を終了させる。また、第1の転送部Mofdをオン(つまりMofdのゲートに印加される電圧を−0.5Vに)することで、光電変換部PDから電荷電圧変換部FDに余剰電荷があふれ出た場合、光電変換部PDから電荷排斥部OFDへ一定量の電荷を排斥する。また、CPU105は、第3のタイマに第2の期間TP2の開始からの経過時間ΔPT3の計時を開始させる。
ステップ910では、CPU105が、第2の期間TP2の長さT2から経過時間ΔPT3を引いた時間(T2−ΔPT3)が全画素の信号読み出し時間より長いかどうかを判定する。つまり、CPU105は、時間(T2−ΔPT3)が読み出し時間より長い場合、この時点から露光期間ET1終了までの時間内に全画素の余剰信号を読み出すことが出来ると判定する。CPU105は、時間(T2−ΔPT3)が読み出し時間以下である場合、全画素の余剰信号を読み出すことができないと判定する。CPU105は、全画素の余剰信号を読み出すことができない場合、処理をステップ912へ移行し、全画素の余剰信号を読み出すことができる場合、処理をステップ911へ進める。
ステップ(第4のステップ)911では、撮像素子101が、電荷電圧変換部FDに蓄積された余剰電荷Qfに応じた余剰信号を読み出して、読み出した余剰信号をA/D変換器102へ出力する。図10のタイミングチャートに示されるように、電荷電圧変換部FDにより蓄積が終了した後(第1の期間TP1が終了した後)の露光期間ET1内に、電荷電圧変換部FDに蓄積された余剰電荷に応じた余剰信号を読み出している。
余剰信号(アナログ信号)は、撮像素子101からA/D変換器102へ出力され、A/D変換器102でA/D変換されて余剰信号(デジタル信号)になる。その余剰信号(デジタル信号)は、DSP103で処理された後にCPU105へ供給される。
ステップ912では、CPU105が、第1のタイマが計時している経過時間ΔPT1が露光期間ET1の長さAT1以上であるかどうかを判定する。CPU105は、経過時間ΔPT1が長さAT1未満である場合、ステップ912を繰り返し、経過時間ΔPT1が長さAT1以上である場合、処理をステップ913へ進める。
ステップ913では、CPU105が、メカシャッタを閉じて撮像素子101の露光を終了させる。
ステップ914では、撮像素子101が、第2の転送部Mofdをオフ(つまり第2の転送部Mofdのゲートに印加される電圧を−1.2Vに)することで、光電変換部PDから電荷排斥部OFDへの電荷の排斥を停止する。
ステップ915では、ステップ910と同様に、CPU105が、第2の期間TP2の長さT2から経過時間ΔPT3を引いた時間(T2−ΔPT3)が全画素の信号読み出し時間より長いかどうかを判定する。つまり、CPU105は、時間(T2−ΔPT3)が読み出し時間より長い場合、まだ露光期間ET1内に余剰信号を読み出していないと判定する。CPU105は、時間(T2−ΔPT3)が読み出し時間以下である場合、露光期間ET1内に余剰信号を既に読み出していると判定する。CPU105は、全画素の余剰信号を読み出すことができない場合、処理をステップ912へ移行し、全画素の余剰信号を読み出すことができる場合、処理をステップ911へ進める。
ステップ(第4のステップ)916では、撮像素子101が、電荷電圧変換部FDに蓄積された余剰電荷Qfに応じた余剰信号を読み出して、読み出した余剰信号をA/D変換器102へ出力する。図4のタイミングチャートに示されるように、露光期間ET1が終了した後に、電荷電圧変換部FDに蓄積された余剰電荷に応じた余剰信号を読み出している。
余剰信号(アナログ信号)は、撮像素子101からA/D変換器102へ出力され、A/D変換器102でA/D変換されて余剰信号(デジタル信号)になる。その余剰信号(デジタル信号)は、DSP103で処理された後にCPU105へ供給される。
ステップ917(第3のステップ)では、撮像素子101が、画素配列PAの行毎に電荷電圧変換部FDをリセットする。その後(第5のステップ)、撮像素子101は、光電変換部PDによる蓄積電荷を電荷電圧変換部FDに転送することにより、蓄積電荷に応じた蓄積信号を読み出す。
蓄積信号(アナログ信号)は、撮像素子101からA/D変換器102へ出力され、A/D変換器102でA/D変換されて蓄積信号(デジタル信号)になる。その蓄積信号(デジタル信号)は、DSP103で処理された後にCPU105へ供給される。
ステップ(第6のステップ)918では、CPU105が、余剰信号と蓄積信号とを用いて画像データを生成する。具体的には、CPU105は、次のようにして、画像データを生成する。
CPU105は、余剰信号のレベルがゼロであり、かつ、蓄積信号のレベルが飽和していない画素位置PP1,PP2に対して、蓄積信号のレベルそのものを信号レベルとして画像データを生成する。
CPU105は、余剰信号のレベルがゼロより大きなレベルであり、かつ、蓄積信号のレベルが飽和レベルSR2である画素位置PP3に対して、蓄積信号SR2と「信号量中」のレンジ幅SR1とを余剰信号に加えることより、画像データを生成する。すなわち、CPU105は、電荷排斥部により排斥された一定量の電荷に相当する信号(レンジ幅SR1)を余剰信号と蓄積信号との間に加えることにより、画像データを生成する。
CPU105は、余剰データのレベルがゼロであり、かつ、蓄積データのレベルが飽和レベルSR2である画素位置PP4,PP5に対して、隣接した画素位置PP1の信号と画素位置PP3,PP2の信号とを用いて補間する。これにより、CPU105は、画像データを生成する。すなわち、CPU105は、余剰信号と蓄積信号とを用いて、余剰信号と蓄積信号とで信号のレベルが不連続な画素の信号を補間する。例えば、CPU105は、図8(c)に破線で示すように、隣接した画素位置PP1の信号と画素位置PP3,PP2の信号とを平均したレベルの信号で補間する。
ステップ919では、CPU105が、画像データを記録用のデータ(圧縮データ)に変換して、DSP103経由で記録媒体108へ記録する。これにより、一連の撮影動作を終了する。
以上のように、本実施形態によれば、各画素における余剰信号と蓄積信号と間のレンジの信号になるべき電荷を排斥し、余剰信号と蓄積信号とをそれぞれA/D変換させている。このため、A/D変換器のダイナミックレンジを圧迫することを避けることができるとともに、画素のサイズを大きくすることなく生成された画像データにおける信号のダイナミックレンジを拡大できる。
また、余剰信号のレベルがゼロでない場合に、電荷排斥部により排斥された一定量の電荷に相当する信号を余剰信号と蓄積信号との間に加えるようにしたので、余剰信号と蓄積信号とのダイナミックレンジを合わせた以上にダイナミックレンジを拡大できる。
さらに、ダイナミックレンジを拡大するための専用の容量を必要としないため(図3参照)、画素内のレイアウトの自由度が広がると共に、画素信号の読み出しにかかる時間も長くならないように構成できる。