JP2009295661A - セラミック配線基板およびその製造方法 - Google Patents
セラミック配線基板およびその製造方法 Download PDFInfo
- Publication number
- JP2009295661A JP2009295661A JP2008145528A JP2008145528A JP2009295661A JP 2009295661 A JP2009295661 A JP 2009295661A JP 2008145528 A JP2008145528 A JP 2008145528A JP 2008145528 A JP2008145528 A JP 2008145528A JP 2009295661 A JP2009295661 A JP 2009295661A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- wiring pattern
- substrate
- wiring
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
【解決手段】セラミック製の基板2と、基板2の表面に形成される第1の配線パターン4と、基板2の裏面2b側に形成され基板2を被搭載対象上に実装させるための第2の配線パターン9とを有し、第1の配線パターン4は、W又はMoからなり、第2の配線パターン9は、Cuからなり、厚さが20μm以上であることを特徴とするセラミック配線基板による。
【選択図】図1
Description
この場合、仮に、ハンダボールからなる接合用のバンプの径を一定にした場合、厚膜又は薄膜配線基板と、被搭載対象であるマザーボードやヒートシンクとの距離が離れているほど接合用のバンプの変形性が高まり、高い残留応力の緩和効果が期待できる。
その反面、実装時にバンプを形成する工程が増え、コストを高くする要因となるとともに、厚膜又は薄膜配線基板と被搭載対象とからなる接合体の厚みが大きくなることは、電子部品の小型化を妨げるので望ましくない。
そこで、このような課題を解決すべく、従来、様々な研究や開発が行われており、それに関して幾つかの発明や考案が開示されている。
特許文献1に記載の発明は、第1の電子部品の電極と第2の電子部品の電極とをはんだバンプにより接続するフリップチップ接続構造体において、はんだバンプの電極及び第2の電子部品の電極との接合界面のそれぞれに金属化合物層が形成されており、はんだバンプの側面には第1の電子部品側及び第2の電子部品側の少なくとも一方の接合部における金属間化合物層に隣接するはんだ母相側の位置でくびれが形成されていることを特徴とするものである。
上記構成の特許文献1に記載の発明によれば、はんだバンプの側面に形成されるくびれによって熱膨張係数差により発生する応力をはんだ母相側で緩和することができる。
従って、第1の電子部品と第2の電子部品とをはんだバンプで接合した接合体の信頼性を高めることができる。
この結果、電子部品の接合に用いられるSn(錫)とPb(鉛)を主成分とするハンダの代替品として、Pbフリーハンダが用いられるようになってきている。
その一方で、上述のようなPbフリーハンダは、従来のSn(錫)とPb(鉛)を主成分とするハンダに比べて溶融温度が高く変形性が低いという性質を有しているため、特許文献1に記載の発明に用いられるはんだを、上記のようなPbフリーハンダに代えた場合に、十分な応力緩和効果が発揮されなかった。
上記構成の発明において、セラミック製の基板は絶縁体として、また、第1の配線パターンは導電体としてそれぞれ作用することで、これらが一体となって配線基板として作用する。また、第1の配線パターンを高融点金属であるW(タングステン)又はMo(モリブデン)により形成することで、請求項1に係る配線基板の信頼性を高めるという作用を有する。また、第1の配線パターンをW又はMoにより形成する際には、W又はMoを主成分とする導電性ペーストを未焼成のセラミック成形体上にスクリーン印刷法により塗布してパターンを形成する必要がある。
この場合、スクリーン印刷法を用いることで、第1の配線パターンの平面形状における角部の寸法精度を高めるという作用を有する。
つまり、第1の配線パターンをW又はMoにより形成することで、チップ実装やワイヤーボンディングに適したアライメントパターンを正確かつ精細に形成させるという作用を有する。
また、第2の配線パターンは、請求項1記載のセラミック配線基板を被搭載対象上に実装させる際に接合用パッドとして作用すると同時に、特に第1の配線パターンと第2の配線パターンとが電気的に接続された場合には電極としても作用する。
さらに、第2の配線パターンをCu(銅)により形成しその厚みを20μm以上とすることで、第2の配線パターンに変形性を付与するという作用を有する。
これにより、被搭載対象への請求項1記載のセラミック配線基板の接合時に、それぞれの熱膨張係数差に起因して残留応力が発生した際に、第2の配線パターンが断裂することなく変形することで残留応力を緩和するという作用を有する。
上記構成の発明は、請求項1に記載の発明と同様の作用に加え、基板をW又はMoからなる第3の配線パターンを備える多層基板とすることで、多チップ実装やチップを駆動するための制御配線を形成することができ、信頼性の高い配線基板を一層の小型化させるという作用を有する。
上記構成の発明は、請求項2に記載の発明と同様の作用を有する。
また、請求項3に記載の発明においては、基板と、第1の配線パターンと、第3の配線パターンとを同時焼成により形成することで、基板の内部に第3の配線パターンを備えたものを一旦作成し、その後、この基板の表面に別途、高融点金属であるW又はMoから成る第1の配線パターンを形成する場合に比べてその製造工程を簡素にするという作用を有する。また、第1の配線パターンと第3の配線パターンは、同じWかMo材料であるため、両配線間の接続信頼性を高める作用を有する。
上記構成の発明は、請求項1乃至請求項3に記載のそれぞれの発明の発明と同様の作用に加えて、第1及び第2の配線パターンの表面にメッキ被膜を形成することで、チップやワイヤーボンディング(WB)の実装性、あるいは被搭載対象上への請求項4記載のセラミック配線基板の実装性を良くするとともに、第1及び第2の配線パターンを形成する金属が酸化したり、大気中の水分や化合物と反応して劣化するのを妨げるという作用を有する。
上記構成の発明において、第1及び第2の工程は、絶縁体としてセラミックを、導電材として高融点金属であるW又はMoを用いた配線基板(セラミック基板)を形成するという作用を有する。また、このような配線基板は、基板の信頼性を保ちながら小型化するという作用を有する。
また、第1の工程において、第1の配線パターンはスクリーン印刷法により形成されるので、その平面形状における角部の寸法精度を高めるという作用を有する。
よって、チップ実装やワイヤーボンディングに適したアライメントパターン(第1の配線パターン)を形成させるという作用を有する。
さらに、第3の工程は、先の第1及び第2の工程によって製造されたセラミック基板の裏面側に、焼成等の加熱処理を施すことなく20μm以上の厚みを有し、Cuからなる第2の配線パターンを形成させるという作用を有する。
また、この第2の配線パターンは、請求項5記載の方法により製造されたセラミック配線基板を被搭載対象に実装する際の接合用パッドとして作用する。さらに、特に第1の配線パターンと電気的に接続される場合、第2の配線パターンは電極としても作用する。
そして、この第2の配線パターンは、請求項5記載の方法により製造されたセラミック配線基板が、例えば、Pbフリーハンダ等により被搭載対象に実装される際に、それぞれの熱膨張係数差に起因して生じる残留応力をその変形性によって緩和して、接合部分に破断等の不具合が生じるのを妨げるという作用を有する。
従って、請求項5記載の方法により製造されたセラミック配線基板と被搭載対象からなる接合体の信頼性を高めるという作用を有する。
上記構成の発明は、請求項5に記載の発明と同様の作用に加えて、特に第1及び第2の工程においては、多層配線基板(セラミック基板)を同時焼成により形成させるという作用を有する。
この場合、請求項6記載の方法により製造されるセラミック基板を一層小型化させるという作用を有する。
上記構成の発明において、第1及び第2の工程により形成される配線基板(セラミック基板)及び第1の配線パターンは、請求項5記載のセラミック基板及び第1の配線パターンと同様の作用を有する。
また、第3の工程は、セラミック基板の裏面側にW又はMoからなる配線パターンの有無に関わらず20μm以上の厚みを有するCu層を形成させるという作用を有する。
そして、請求項7記載のCu層は、請求項5記載のCu層と同様の作用を有する。加えて、請求項7記載のCu層は第2の導電ペーストが焼きつけられて形成されるものであるため、めっきや溶融、蒸着法によって形成されるものと異なり、導電ペーストに含まれる助剤成分や樹脂成分の影響により、その内部は無数の孔を有する。
このため、請求項7記載のCu層は、請求項5記載のCu層よりも変形性が高まることで、残留応力の緩和作用が高めるという作用を有する。
上記構成の発明は、請求項7記載の方法と同様の作用を有する。
また、請求項8記載の発明においては、第3−1,第3−2の2つの工程によりCu層を形成することで、高い残留応力の緩和作用を有するCu層を少ない工程で形成させるという作用を有する。
上記構成の発明は、請求項7記載の方法と同様の作用を有する。
また、請求項9記載の発明においては、第3−1乃至第3−3の3つの工程によりCu層を形成することで、精緻で信頼性が高く、その内部に無数の孔を有するCu層を形成させるという作用を有する。
上記構成の発明は、請求項7乃至請求項9に記載のそれぞれの発明と同様の作用に加え、特に第1及び第2の工程においては、多層配線基板(セラミック基板)を同時焼成により形成させるという作用を有する。
この場合、請求項10記載の方法により製造されるセラミック基板を一層小型化させるという作用を有する。
よって、実装されるチップや、ワイヤーボンドの位置精度を高めることができるという効果を有する。
また、チップ実装部である第1の配線のパターンの平面形状における角部の丸みを数μm以下に抑制することができるので、チップ実装時のセルフアライメント効果を高めることができるという効果も有する。
この結果、請求項1に記載のセラミック配線基板への素子等の被実装対象を安定して接合させることができるという効果を有する。
また、基板の裏面側に20μm以上の厚みを有するCuから成る第2の配線パターンを備えることで、被搭載対象である、例えば、マザーボードやヒートシンクに実装する際に、それぞれの熱膨張係数差に起因して生じる残留応力を第2の配線パターンの変形性により緩和することができるという効果を有する。
つまり、被搭載対象への請求項1記載のセラミック配線基板の接合時に、接合部分がそれぞれの熱膨張係数差に起因する残留応力で断裂するのを防止することができるという効果を有する。
この結果、特に第2の配線パターンを電極としても用いる場合に、第2の配線パターンから基板上に形成される第1の配線パターンへの導通が維持されるので、被搭載対象と請求項1記載のセラミック配線基板とからなる接合体の信頼性を向上させることができるという効果を有する。
この結果、請求項3に記載の発明を廉価に提供することができるという効果を有する。
従って、請求項5に記載の方法により製造されるセラミック配線基板を被搭載対象に実装した際に、これらの接合体の信頼性を高めることができるという効果を有する。
すなわち、請求項6記載の発明は、セラミック基板に形成される第1及び第3の配線パターンを同時焼成により形成したものであり、請求項5記載の発明と同じ効果に加え、第3の配線パターンのみを備えたセラミック多層基板を製造した後に、その表面に別途ポストファイヤ法により第1の配線パターンを形成する工程を設ける場合に比べてその製造工程を簡素にすることができるという効果を有する。
この結果、請求項6に記載の方法で製造される製品を廉価に提供することができるという効果を有する。
また、セラミック基板を小型化できるという効果も有する。
また、請求項7に記載の方法において、焼き付け法により第2の配線パターンを形成することで、第2の配線パターンに無数の孔を形成することができるという効果を有する。
この結果、第2の配線パターンの変形性が高まるので、残留応力の緩和効果を高めることができるという効果を有する。
よって、信頼性が高く、かつ、スクリーン印刷法によりパターンを形成することで生産性に優れ、廉価な製品を提供することができるという効果を有する。
すなわち、第2の配線パターンの幅を狭めて微細化することができ、一層の高密度化が可能となる。
この場合、第2の配線パターンにより残留応力の緩和効果が向上することで、信頼性の高い製品を提供することができるという効果を有する。
すなわち、請求項10記載の発明は、セラミック基板に形成される第1及び第3の配線パターンを同時焼成により形成したものであり、請求項7乃至請求項9のそれぞれの発明と同じ効果に加え、第3の配線パターンを備えたセラミック多層基板を製造した後に、その表面に別途ポストファイヤ法により第1の配線パターンを形成する工程を設ける場合に比べてその製造工程を簡素にすることができるという効果を有する。
この結果、請求項10に記載の方法で製造される製品を廉価に提供することができるという効果を有する。
また、セラミック基板を小型化できるという効果も有する。
Cuは、高融点金属であるW又はMoに比べて外部応力による変形性が高いので、接合用パッドをCuにより形成することで接合時に生じる残留応力の高い緩和効果が期待できる。また、Cuは優れた導電材でもある。
このため発明者らは、セラミック成形体の表面と裏面にCuを主成分とする導電ペーストを直接印刷してセラミック成形体と同時焼成することで、素子等を実装するための実装パッドであるCu配線パターンを表面に、被接合対象にセラミック焼結体自体を接合するためのCuからなる接合用パッドを裏面に備えたセラミック焼結体を作製した。
しかしながら、実装パッドとなるCu配線パターンの平面方向における角部は、20μm程度の丸みを帯びており、このように角部に丸みを帯びた配線パターンに素子をハンダペーストで実装すると、素子の接合時にセルフアライメント効果が発揮されず、素子の位置ズレが生じやすいという課題があった。
また、例えば、ダイボンダで上述のセラミック焼結体の上面側に形成されるCu配線パターンを、素子実装パッドとして画像認識させる場合、Cu配線パターンの角部が丸みを帯びていると装置が認識できない場合があった。
すなわち、本発明に係るにセラミック配線基板は、その上面に形成される素子実装用パッドと、セラミック配線基板を被接合対象に実装させるための接合用パッドにそれぞれ異なる金属を用いることで、素子等をセラミック配線基板の上面側に実装する際の不具合を防止しながら、セラミック配線基板を被接合対象に実装する際の残留応力を十分に緩和することができるよう構成したものである。
図1は本発明の実施例1に係るセラミック配線基板の断面図である。
実施例1に係るセラミック配線基板1aは、絶縁体をセラミックで、導電体を高融点金属であるW又はMoにより形成した基板2の下面2b側に、すなわち、実装面側に、配線パターン状のCu層により形成される接合用パッドを設けることで、その変形性により被搭載対象に実装する際に生じる残留応力を緩和することができるよう構成されるものである。
より具体的には、図1に示すように、実施例1に係るセラミック配線基板1aは、セラミック製の基体3が積層されてなる基板2の上面2aにW又はMoからなる配線パターン4を、下面2b側にやはりW又はMoからな配線パターン8をそれぞれ備え、さらに、基板2の下面2b側に設けられる配線パターン8の表面に厚みAが20μm以上のCu層9からなる接合用パッドを備えるものである。
この場合、配線パターン8はCu層9を形成するための基礎(ベース)となるので、下地パターンであると言える。
さらに、セラミック配線基板1aにおいて、配線パターン4,8の表面には、例えば、Ni(ニッケル)又はAu(金)又はAg(銀)からなるメッキ被膜10を備えている。
このようにメッキ被膜10を形成することで、チップやWBの実装性や、実施例に係るセラミック配線基板1aの被搭載対象上への実装性を向上させるとともに、配線パターン4や配線パターン8が酸化したり、大気中の化合物と化学反応を起こして劣化するのを防止している。
加えて、配線パターン4をW又はMoにより形成する場合、後述するが、未焼成のセラミック成形体の表面上にW又はMoを主成分とする導電性ペーストをスクリーン印刷法により塗布してパターンを形成する必要がある。
この場合、未焼成のセラミック成形体の表面上に形成される配線パターン4の平面形状における角部の寸法精度が高められることで、チップ実装やワイヤーボンディングに適したアライメントパターンを形成することができるという効果を有する。
よって、実装されるチップや、ワイヤーボンドの位置精度を高めることができるという効果を有する。
また、チップ実装部の配線パターン4の平面形状における角部の丸みを数μm以下にすることができるので、チップ実装時のセルフアライメント効果を高めることができるという効果も有する。
この結果、実施例1に係るセラミック配線基板1a上に安定した状態で素子等の被搭載対象を接合することができるという効果を有する。
この場合、配線パターン4,7のそれぞれと配線パターン8とが必ずしも電気的に接続されなくとも良い。つまり、接合用パッドとなるCu層9を形成することのみを目的として、つまりCu層9を形成するための下地パターンとして基板2の下面2bに配線パターン8を形成してもよい。
なお、配線パターン4,8に高い寸法精度が要求されない場合、基板2の上面2a,下面2bに形成される配線パターン4,8は、平板状の基板2、あるいは、内部に配線パターン7を備えた同時焼成多層基板である基板2を製造した後に、例えば、Cuペーストを用いたスクリーン印刷法によりパターン形成し、その後、基板2とCuペーストから成るパターンを再度焼成するポストファイヤ法等により形成してもよい。
このように、基板2を同時焼成多層基板とした場合、基板2の信頼性を維持しながら一層小型化することができるという効果を有する。
なお、上述のような実施例1に係るセラミック配線基板1aは、被搭載対象である例えば、プリント配線板からなるマザーボードや、放熱板を備えるヒートシンク等に実装されて用いられる。
図2に示すように、実施例1に係るセラミック配線基板1aをプリント配線板に搭載した場合の接合体23は、例えば、樹脂製の基板15上に導電体25からなる配線パターン16が形成され、その表面にメッキ被膜17が形成されたマザーボード14の搭載部26に、例えば、Pbフリーハンダ24を介して実装された形態からなっている。
そして、実施例1に係るセラミック配線基板1aをマザーボード14上に実装する場合、ハンダ24を溶融してセラミック配線基板1aを搭載部26上に接合する。この時、基板2を構成する基体3の熱膨張係数と、マザーボード14を構成する基板15の熱膨張係数に差があるので、ハンダ24を溶融させた後冷却させる際に、基体3と基板15のそれぞれに熱膨張係数差に起因する残留応力が発生する。
つまり、熱膨張係数の異なる基体3と基板15とを接合する際に、ハンダ24を溶融させて冷却させると基板15に反り等が生じてしまうのである。
その一方で、このPbフリーハンダは、従来のPbを含むハンダに比べて変形性が低いので、接合時に十分な残留応力の緩和効果が期待できない。
そこで、発明者らは鋭意研究の結果、高融点金属である例えばW又はMoからなる導電体6を備えたセラミック製の基板2の実装面側に、20μm以上の厚みを有する配線パターン状のCu層9を形成しておき、このCu層9を介してセラミック配線基板1aとマザーボード14とを接合することで、その接合時にCuの変形性を利用して残留応力を緩和できることを見出した。
このように、基板2を構成する材質とマザーボード14を構成する材質の熱膨張係数に差がある場合に、Cu層9が残留応力の緩和効果を発揮して、接合時や使用時にクラック等の不具合が生じるのを抑制するという効果を有する。
図3(a)〜(e)はいずれも本発明の実施例1に係るセラミック配線基板の製造工程を示す断面図である。なお、図1又は図2に記載されたものと同一部分については同一符号を付し、その構成についての説明は省略する。
実施例1に係るセラミック配線基板1aを製造するには、まず、図3(a)に示すように、セラミック粉体原料と有機質バインダーとを混合して、例えば、ドクターブレード法等によりテープ状のセラミック成形体11を作成し、このセラミック成形体11にパンチによりビア5を形成したものに、導電ペースト12を印刷して充填し、さらに、セラミック成形体11の上面や下面に導電ペースト12を印刷して配線パターン4や配線パターン8を形成したものを(ステップS1)、図3(b)に示すように、必要に応じて複数積層してセラミックグリーンシートの仮積層体13を形成する(ステップS2)。
なお、基板2の上面2a,下面2bに形成される配線パターン4,8は、これらに高い寸法精度が要求されない場合、平板状の基板2、あるいは、内部に配線パターン7を備えた同時焼成多層基板である基板2を製造した後に、例えば、ポストファイヤ法等により形成してもよい。
また、特に配線パターン4,7,8と基体3とを同時に焼成する場合に、配線パターン4,8を、ポストファイヤ法等により形成する場合に比べてその製造工程を簡略化することができるという効果を有する。
このとき、基板2の上面2aに露出する配線パターン4の表面へのCu層の形成を防止するため、基板2の上面2a側にマスキングを施しておく必要がある。
また、メッキ法によりCu層9を形成する場合、基板2に加熱処理を施すことなくCu層9を形成することができるという効果を有する。
この場合、チップやワイヤーボンディングやセラミック配線基板の実装性を良くし、配線パターン4やCu層9の表面が酸化したり、大気中の化合物や水と反応して劣化するのを防止することができる。
よって、この点からも実施例1に係るセラミック配線基板1aの信頼性を高めることができる。
実施例2に係るセラミック配線基板は、実施例1に係るセラミック配線基板とほぼ同じ構成を有するものであるが、基板2の下面2b側に配線パターン8を介すことなく直接Cu層18が形成される点が異なっている。ここでは、実施例1に係るセラミック配線基板1aとの相違点に重点をおいて説明する。
図4は本発明の実施例2に係るセラミック配線基板の断面図である。なお、図1乃至図3に記載されたものと同一部分については同一符号を付し、その構成についての説明は省略する。
実施例2に係るセラミック配線基板1bは、図4に示すように、基板2の下面2bに配線パターン8を介することなく直接Cu層18が形成され、あるいはCu層18自体が配線となり、さらに、配線パターン4及びCu層18の表面にNi又はAu又はAg(銀)からなるメッキ被膜10が形成されるものである。
なお、Cu層18と、基体3に形成されるビア5に充填される導電体6とが電気的に接続される場合、Cu層18は配線パターン7や配線パターン4に電気信号を伝送するための電極としても作用する。
上述のような実施例2に係るセラミック配線基板1bは、上述の実施例1に係るセラミック配線基板1aと同様の作用効果を有する。
なお、実施例2に係るセラミック配線基板1bの製造方法は、基板2の下面2bにCuを主成分とする導電ペーストを配線パターン状に印刷した後、この導電ペーストを加熱焼成する方法(1)と、基板2の下面2bにCuを主成分とする導電ペーストでベタパターンを形成した後、エッチング法により配線パターンを形成する方法(2)の2種類がある。
図5(a)〜(f)はいずれも本発明の実施例2に係るセラミック配線基板の製造工程を示す断面図である。なお、図1乃至図4に記載されたものと同一部分については同一符号を付し、その構成についての説明は省略する。
また、実施例2に係るセラミック配線基板1bの製造方法(1)において、セラミック焼結体27を製造するまでの工程(ステップS1〜ステップS3)は実施例1に係るセラミック配線基板1aの製造工程と同一であるためこの部分の説明は省略する。
さらに、図5では、実施例1に係るセラミック配線基板1aの場合のように、基板2の下面2bに、配線パターン8を設けない場合を例に挙げて説明しているが、配線パターン8を備えていてもよい。以下に示す実施例2に係るセラミック配線基板1bの製造方法(2)においても同様である。
そして、このステップS6の後に、図5(e)に示すように、導電性ペースト20を基板2とともに再焼成してCu層21からなる配線パターン19を形成する(ステップS7)。
この再焼成時に、導電ペースト20に含まれる助剤成分や樹脂成分の影響により、Cu層21の内部には無数の孔が形成される。
なお、ステップS7において、焼成後の配線パターン19の厚みDが20μm以上となるよう、焼成収縮分を含めてステップS6において形成する導電性ペースト20の厚みCを決定する必要がある。
このように、実施例2に係るセラミック配線基板1bの製造方法(1)においては、基板2の下面2bにCuを主成分とする導電性ペースト20を焼き付けて配線パターン19を形成することで、配線パターン状を成し、内部に無数の孔を備えるCu層21を形成することができるという効果を有する。
この場合、メッキ法により形成された実施例1に係るCu層9と比較して、Cu層21の変形性を高めることができるという効果を有する。
よって、実施例1に係るセラミック配線基板1aに比べて残留応力緩和効果の高いセラミック配線基板1bを提供することができる。
この結果、実施例2にかかるセラミック配線基板1bの信頼性を高めることができるという効果を有する。
なお、Cu層21は導電体であるため、配線パターン4や配線パターン7に電気信号を伝送する際の電極としても用いることができる。
図6(a)〜(g)はいずれも本発明の実施例2に係るセラミック配線基板の製造工程を示す断面図である。なお、図1乃至図5に記載されたものと同一部分については同一符号を付し、その構成についての説明は省略する。
また、実施例2に係るセラミック配線基板1bの製造方法(2)において、セラミック焼結体27を製造するまでの工程(ステップS1〜ステップS3)は、実施例1に係るセラミック配線基板1aの製造工程と同一であるためこの部分の説明は省略する。
実施例2に係るセラミック配線基板1bを製造方法(2)において、図6(d)に示すように、焼成済みのセラミック焼結体27を構成する基板2の下面2b側に、例えばスクリーン印刷法等によりCuを主成分とする導電性ペースト20を印刷してベタパターン22を形成する(ステップS9)。
そして、このステップS9の後に、図6(e)に示すように、導電性ペースト20を基板2とともに再焼成して、Cu層21からなるベタパターン22を形成する(ステップS10)。
この再焼成時に、導電ペースト20に含まれる助剤成分や樹脂成分の影響により、Cu層21の内部には無数の孔が形成される。
なお、ステップS7において、焼成後のベタパターン22の厚みFが20μm以上となるよう、焼成収縮分を含めてステップS6において形成する導電性ペースト20の厚みEを決定する必要がある。
このように、実施例2に係るセラミック配線基板1bの製造方法(2)においては、基板2の下面2bにCuを主成分とする導電性ペースト20を焼き付けてベタパターン22を形成した後、例えば、エッチング法により配線パターン19を形成することで、高い寸法精度を有するCu層21から成る配線パターン19を形成することができるという効果を有する。
すなわち、より精緻な配線パターン19を形成することができる。このことは、上述の方法(2)によれば幅の狭い配線パターン19を形成することができ、高密度配線が可能であることを意味している。
なお、Cu層21は導電体であるため、配線パターン4や配線パターン7に電気信号を伝送する際の電極としても用いることができる。
Claims (10)
- セラミック製の基板と、前記基板の表面に形成される第1の配線パターンと、前記基板の裏面側に形成され前記基板を被搭載対象上に実装させるための第2の配線パターンとを有し、
前記第1の配線パターンは、W又はMoからなり、
前記第2の配線パターンは、Cuからなり、厚さが20μm以上であることを特徴とするセラミック配線基板。 - 前記基板は、その内部にW又はMoからなる第3の配線パターンを備える多層基板であることを特徴とする請求項1に記載のセラミック配線基板。
- 前記基板と、前記第1の配線パターンと、前記第3の配線パターンとが同時焼成により形成されることを特徴とする請求項2に記載のセラミック配線基板。
- 前記第1の配線パターン及び前記第2の配線パターンは、その表面にメッキ被膜を備えることを特徴とする請求項1乃至請求項3のいずれか1項に記載のセラミック配線基板。
- セラミック粉体原料と有機質バインダーとを混合してなるセラミック成形体の表面及び裏面に、W又はMoを主成分とする導電ペーストにより第1の配線パターン及び下地パターンをそれぞれ形成する第1の工程と、
この第1の工程の後に、前記セラミック成形体と前記導電ペーストとを同時焼成してセラミック基板とする第2の工程と、
この第2の工程の後に、前記セラミック基板の裏面に形成される下地パターンの表面に、メッキ法によりCuからなり20μm以上の厚みを有する第2の配線パターンを形成する第3の工程とを有することを特徴とするセラミック配線基板の製造方法。 - 前記第1の工程では、前記セラミック成形体は多層を成し、その内部にW又はMoを主成分とする前記導電ペーストにより第3の配線パターンを形成し、
前記第2の工程では、前記セラミック成形体と前記導電ペーストとを同時焼成して前記第1、第3の配線パターン及び下地パターンを備えるセラミック基板とすることを特徴とする請求項5に記載のセラミック配線基板の製造方法。 - セラミック粉体原料と有機質バインダーとを混合してなるセラミック成形体の少なくとも表面にW又はMoを主成分とする第1の導電ペーストにより第1の配線パターンを形成する第1の工程と、
この第1の工程の後に、前記セラミック成形体と前記第1の導電ペーストとを同時焼成してセラミック基板とする第2の工程と、
この第2の工程の後に、前記セラミック基板体の裏面にCuを主成分とする第2の導電ペーストを焼き付けて、20μm以上の厚みを有する第2の配線パターンを形成する第3の工程とを有することを特徴とするセラミック配線基板の製造方法。 - 前記第3の工程は、前記セラミック基板の裏面にスクリーン印刷法により、前記第2の導電ペーストを用いて前記第2の配線パターンを形成する第3−1の工程と、
この第3−1の工程の後に、前記第2の導電ペーストを焼成する第3−2の工程とを備えることを特徴とする請求項7に記載のセラミック配線基板の製造方法。 - 前記第3の工程は、前記セラミック基板の裏面に、スクリーン印刷法により、前記第2の導電ペーストを用いてベタパターンを形成する第3−1の工程と、
この第3−1の工程の後に、前記第2の導電ペーストを焼成する第3−2の工程と、
この第3−2の工程の後に、エッチング法により、焼成された前記ベタパターンから前記第2の配線パターンを形成する第3−3の工程とを備えることを特徴とする請求項7に記載のセラミック配線基板の製造方法。 - 前記第1の工程では、前記セラミック成形体は多層を成し、その内部にW又はMoを主成分とする前記第1の導電ペーストにより第3の配線パターンを形成し、
前記第2の工程では、前記セラミック成形体と前記第1の導電ペーストとを同時焼成して前記第1及び第3の配線パターンを備えるセラミック基板とすることを特徴とする請求項7乃至請求項9のいずれか1項に記載のセラミック配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008145528A JP5535451B2 (ja) | 2008-06-03 | 2008-06-03 | セラミック配線基板およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008145528A JP5535451B2 (ja) | 2008-06-03 | 2008-06-03 | セラミック配線基板およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009295661A true JP2009295661A (ja) | 2009-12-17 |
JP5535451B2 JP5535451B2 (ja) | 2014-07-02 |
Family
ID=41543616
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008145528A Active JP5535451B2 (ja) | 2008-06-03 | 2008-06-03 | セラミック配線基板およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5535451B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101214734B1 (ko) | 2011-08-05 | 2012-12-21 | 삼성전기주식회사 | 박막 전극 세라믹 기판 및 이의 제조방법 |
KR101234878B1 (ko) * | 2011-08-05 | 2013-02-19 | 삼성전기주식회사 | 박막 전극 세라믹 기판 및 이의 제조방법 |
US9219218B2 (en) | 2013-12-27 | 2015-12-22 | Seiko Epson Corporation | Method of manufacturing electric wiring layer, member for forming electric wiring layer, electric wiring layer, method of manufacturing electric wiring board, member for forming electric wiring board, electric wiring board, vibrator, electronic apparatus, and moving object |
EP3086629A1 (en) | 2015-04-20 | 2016-10-26 | Seiko Epson Corporation | Electrical wiring member production method, electrical wiring member forming material, electrical wiring member, electrical wiring board production method, electrical wiring board forming material, electrical wiring board, vibrator, electronic apparatus, and moving object |
CN110491856A (zh) * | 2014-11-06 | 2019-11-22 | 半导体元件工业有限责任公司 | 基板结构和制造方法 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06204645A (ja) * | 1993-01-06 | 1994-07-22 | Sumitomo Metal Ind Ltd | セラミックス回路基板の製造方法 |
JPH08250859A (ja) * | 1995-03-09 | 1996-09-27 | Sumitomo Kinzoku Electro Device:Kk | セラミック多層配線基板およびその製造方法 |
JPH08274422A (ja) * | 1995-03-29 | 1996-10-18 | Sumitomo Kinzoku Electro Device:Kk | 回路基板 |
JPH11126971A (ja) * | 1997-10-24 | 1999-05-11 | Sumitomo Metal Ind Ltd | ガラスセラミックス配線基板の製造方法 |
JP2001077490A (ja) * | 1999-08-31 | 2001-03-23 | Kyocera Corp | 回路基板 |
JP2004140102A (ja) * | 2002-10-16 | 2004-05-13 | Kyocera Corp | 配線基板 |
JP2005057053A (ja) * | 2003-08-04 | 2005-03-03 | Ngk Spark Plug Co Ltd | キャビティ付き多層セラミック基板およびその製造方法 |
JP2007294926A (ja) * | 2006-03-28 | 2007-11-08 | Kyocera Corp | 配線基板およびその製造方法 |
JP2007305740A (ja) * | 2006-04-10 | 2007-11-22 | Murata Mfg Co Ltd | セラミック多層基板及びその製造方法 |
-
2008
- 2008-06-03 JP JP2008145528A patent/JP5535451B2/ja active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06204645A (ja) * | 1993-01-06 | 1994-07-22 | Sumitomo Metal Ind Ltd | セラミックス回路基板の製造方法 |
JPH08250859A (ja) * | 1995-03-09 | 1996-09-27 | Sumitomo Kinzoku Electro Device:Kk | セラミック多層配線基板およびその製造方法 |
JPH08274422A (ja) * | 1995-03-29 | 1996-10-18 | Sumitomo Kinzoku Electro Device:Kk | 回路基板 |
JPH11126971A (ja) * | 1997-10-24 | 1999-05-11 | Sumitomo Metal Ind Ltd | ガラスセラミックス配線基板の製造方法 |
JP2001077490A (ja) * | 1999-08-31 | 2001-03-23 | Kyocera Corp | 回路基板 |
JP2004140102A (ja) * | 2002-10-16 | 2004-05-13 | Kyocera Corp | 配線基板 |
JP2005057053A (ja) * | 2003-08-04 | 2005-03-03 | Ngk Spark Plug Co Ltd | キャビティ付き多層セラミック基板およびその製造方法 |
JP2007294926A (ja) * | 2006-03-28 | 2007-11-08 | Kyocera Corp | 配線基板およびその製造方法 |
JP2007305740A (ja) * | 2006-04-10 | 2007-11-22 | Murata Mfg Co Ltd | セラミック多層基板及びその製造方法 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101214734B1 (ko) | 2011-08-05 | 2012-12-21 | 삼성전기주식회사 | 박막 전극 세라믹 기판 및 이의 제조방법 |
KR101234878B1 (ko) * | 2011-08-05 | 2013-02-19 | 삼성전기주식회사 | 박막 전극 세라믹 기판 및 이의 제조방법 |
US9101064B2 (en) | 2011-08-05 | 2015-08-04 | Samsung Electro-Mechanics Co., Ltd. | Thin film electrode ceramic substrate and method for manufacturing the same |
US9219218B2 (en) | 2013-12-27 | 2015-12-22 | Seiko Epson Corporation | Method of manufacturing electric wiring layer, member for forming electric wiring layer, electric wiring layer, method of manufacturing electric wiring board, member for forming electric wiring board, electric wiring board, vibrator, electronic apparatus, and moving object |
CN110491856A (zh) * | 2014-11-06 | 2019-11-22 | 半导体元件工业有限责任公司 | 基板结构和制造方法 |
CN110491856B (zh) * | 2014-11-06 | 2023-09-29 | 半导体元件工业有限责任公司 | 基板结构和制造方法 |
EP3086629A1 (en) | 2015-04-20 | 2016-10-26 | Seiko Epson Corporation | Electrical wiring member production method, electrical wiring member forming material, electrical wiring member, electrical wiring board production method, electrical wiring board forming material, electrical wiring board, vibrator, electronic apparatus, and moving object |
US10299376B2 (en) | 2015-04-20 | 2019-05-21 | Seiko Epson Corporation | Electrical wiring member production method, electrical wiring member forming material, electrical wiring member, electrical wiring board production method, electrical wiring board forming material, electrical wiring board, vibrator, electronic apparatus, and moving object |
Also Published As
Publication number | Publication date |
---|---|
JP5535451B2 (ja) | 2014-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4677991B2 (ja) | 電子部品及びその製造方法 | |
JP2008085089A (ja) | 樹脂配線基板および半導体装置 | |
TW201041105A (en) | Substrate having single patterned metal layer, and package applied with the same, and methods of manufacturing the substrate and package | |
JP2007201254A (ja) | 半導体素子内蔵基板、半導体素子内蔵型多層回路基板 | |
JPH11297889A (ja) | 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法 | |
JP2009094224A (ja) | 回路基板、半導体装置、及び半導体装置の製造方法 | |
JP2007184381A (ja) | フリップチップ実装用回路基板とその製造方法、並びに半導体装置とその製造方法 | |
US20200105658A1 (en) | Electronic component mounting substrate, electronic device, and electronic module | |
JP6791719B2 (ja) | 電子部品搭載用基板、電子装置および電子モジュール | |
JP5535451B2 (ja) | セラミック配線基板およびその製造方法 | |
JP2009194079A (ja) | 半導体装置用配線基板とその製造方法及びそれを用いた半導体装置 | |
JP4494249B2 (ja) | 半導体装置 | |
EP3301712A1 (en) | Semiconductor package assembley | |
JP2009111307A (ja) | 部品内蔵配線板 | |
JP2006351950A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2023071984A (ja) | 配線基板、電子装置および電子モジュール | |
JP6166194B2 (ja) | 配線基板、電子装置および電子モジュール | |
JP6224473B2 (ja) | 配線基板、電子装置および電子モジュール | |
JPH10275522A (ja) | 導電性樹脂ペースト、それを用いたパッケージ用基体および半導体パッケージ | |
JP2005191075A (ja) | 中継基板及びその製造方法、中継基板付き基板 | |
JP2005322659A (ja) | 配線基板およびその製造方法ならびに半導体装置 | |
CN113228258A (zh) | 布线基板、电子装置以及电子模块 | |
JP2006310543A (ja) | 配線基板及びその製造方法、半導体回路素子付き配線基板 | |
KR101018218B1 (ko) | 와이어 본딩 구조체 및 그 제조방법 | |
JP5067107B2 (ja) | 回路基板および半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110525 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120913 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130108 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130308 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130913 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140404 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140423 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5535451 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |