近年の高集積化が進んだ半導体装置において、半導体装置を構成する内部回路は微少であり、外部で発生した静電気によるサージにより容易に破壊される。このため、半導体装置には、静電気によるサージから内部回路を保護するための静電保護素子が設けられている。
図15は、従来の半導体装置の概略の回路構成の例を示す図である。図15を参照するに、半導体装置100は、トランジスタ101と、トランジスタ102と、トランジスタ103と、抵抗104と、接地パッド105と、電源パッド106と、入力パッド107とを有する。トランジスタ101〜103において、Sはソースを、Dはドレインを、Gはゲートを、Bはバックゲートを示している。
半導体装置100において、トランジスタ101のソース及びバックゲートは、電源パッド106と接続されている。トランジスタ101のドレインは、トランジスタ102のドレインと接続されている。トランジスタ101のドレインとトランジスタ102のドレインの接続部は、半導体装置100を構成する他の回路部(図示せず)に接続されている。
トランジスタ101のゲートは、トランジスタ102のゲートと接続されている。トランジスタ101のゲートとトランジスタ102のゲートの接続部は、抵抗104の一端と接続されている。抵抗104の他端は、トランジスタ103のドレイン及び入力パッド107と接続されている。トランジスタ102のソース及びバックゲートは、接地パッド105と接続されている。トランジスタ103のソース、バックゲート及びゲートは、接地パッド105と接続されている。
トランジスタ101は、PチャネルのMOSFET(Metal Oxide Semiconductor Field Effect Transistor)であり、トランジスタ102は、NチャネルのMOSFETである。トランジスタ101とトランジスタ102とは、相補うように接続された所謂CMOS構造を有し、インバータ(論理反転回路)として動作する。
トランジスタ103は、GGNMOS(Gate Grounded NMOS)と呼ばれるゲートが接地されたNチャネルのMOSFETである。トランジスタ103は、入力パッド107に印加されたサージ電圧で発生した電流(ESD電流)を接地パッド105に流すことにより、半導体装置100を構成する回路を保護する静電保護素子として機能する。接地パッド105と電源パッド106との間には所定の電圧が印加される。入力パッド107には、所定の信号が入力される。
図16は、従来の半導体装置の主要部の概略の構造の例を示す断面図である。図16を参照するに、半導体装置100において、トランジスタ101は、P型半導体基板200の上面200a近傍に形成されたN−ウェル108に形成されている。トランジスタ102と、トランジスタ103とは、P型半導体基板200の上面200a近傍に形成されている。
P型半導体基板200は、半導体装置100における基準電位(GND)となる。すなわち、P型半導体基板200は接地パッド105と同電位である。なお、図16において、抵抗104と、接地パッド105と、電源パッド106と、入力パッド107と、半導体装置100を構成する他の回路部は図示されていない。
トランジスタ101において、高濃度のP型不純物を含有するP+拡散層(以降、P+拡散層という)からなるソース領域101Sと、P+拡散層からなるドレイン領域101Dと、高濃度のN型不純物を含有するN+拡散層(以降、N+拡散層という)からなるバックゲート領域101Bとは、P型半導体基板200の上面200a近傍に形成された低濃度のN型不純物を含有するN−ウェル108に所定の距離を隔てて形成されている。又、P型半導体基板200の上面200aの、トランジスタ101のソース領域101Sとドレイン領域101Dに挟まれた領域(チャネル領域)にオーバーラップする位置には、ゲート絶縁膜101Iを介してゲート電極101Gが形成されている。
トランジスタ102において、N+拡散層からなるソース領域102Sと、N+拡散層からなるドレイン領域102Dと、P+拡散層からなるバックゲート領域102Bとは、P型半導体基板200に所定の距離を隔てて形成されている。又、P型半導体基板200の上面200aの、トランジスタ102のソース領域102Sとドレイン領域102Dに挟まれた領域(チャネル領域)にオーバーラップする位置には、ゲート絶縁膜102Iを介してゲート電極102Gが形成されている。
トランジスタ103において、N+拡散層からなるソース領域103Sと、N+拡散層からなるドレイン領域103Dと、P+拡散層からなるバックゲート領域103Bとは、P型半導体基板200に所定の距離を隔てて形成されている。又、P型半導体基板200の上面200aの、トランジスタ103のソース領域103Sとドレイン領域103Dに挟まれた領域(チャネル領域)にオーバーラップする位置には、ゲート絶縁膜103Iを介してゲート電極103Gが形成されている。
ところで、半導体装置100では、P型半導体基板やP+拡散層等のP型半導体と、N−ウェルやN+拡散層等のN型半導体とが共存するので寄生トランジスタが生じる。図17は、従来の半導体装置において寄生トランジスタが生じる様子を模式的に例示する図である。同図中、図15及び図16と同一部分については、同一符号を付し、その説明は省略する場合がある。
図17において、201は、N−ウェル108をコレクタ、P型半導体基板200をベース、トランジスタ103のドレイン領域103DをエミッタとするNPN型の寄生トランジスタである。202は、P型半導体基板200をコレクタ、N−ウェル108をベース、トランジスタ101のソース領域101SをエミッタとするPNP型の寄生トランジスタである。203は、P型半導体基板200をコレクタ、N−ウェル108をベース、トランジスタ101のドレイン領域101DをエミッタとするPNP型の寄生トランジスタである。
204は、N−ウェル108をコレクタ、P型半導体基板200をベース、トランジスタ102のドレイン領域102DをエミッタとするNPN型の寄生トランジスタである。205は、N−ウェル108をコレクタ、P型半導体基板200をベース、トランジスタ102のソース領域102SをエミッタとするNPN型の寄生トランジスタである。206及び207は所定の部分の抵抗を示している。
図18は、図17に示す半導体装置の主要な寄生トランジスタについての等価回路図である。同図中、図17と同一部分については、同一符号を付し、その説明は省略する場合がある。図18において、接地パッド105と電源パッド106との間には所定の電圧が印加されているものとする。所定の電圧とは、半導体装置100が正常に動作する電圧であり、例えば、3.3vや5v等である。
図18において、ノイズ等の要因により入力パッド107の電位が、接地パッド105の電位(基準電位)よりも十分に下がるとトランジスタ201がオンとなり、抵抗206を介して電源パッド106から入力パッド107に電流Ic1が流れる。電流Ic1により抵抗206には電圧降下V1が生じる。抵抗206の抵抗値をR1とすれば、電圧降下V1=R1×Ic1である。
電圧降下V1≧Vbe1となると、トランジスタ202がオンとなり、抵抗207を介して電源パッド106から接地パッド105に電流Ic2が流れる。電流Ic2により抵抗207には電圧降下V2が生じる。抵抗207の抵抗値をR2とすれば、電圧降下V2=R2×Ic2である。なお、Vbe1はトランジスタ202のベースエミッタ間電圧であり、通常0.7v程度である。
電圧降下V2≧Vbe2となると、トランジスタ205がオンとなり、抵抗206を介して電源パッド106から接地パッド105に電流Ic3が流れる。電流Ic3により抵抗206には電圧降下V3が生じる。抵抗206の抵抗値をR1とすれば、電圧降下V3=R1×Ic3である。なお、Vbe2はトランジスタ205のベースエミッタ間電圧であり、通常0.7v程度である。
電圧降下V3≧Vbe1となると、トランジスタ202がオンとなり、抵抗207を介して電源パッド106から接地パッド105に電流Ic2が流れる。電流Ic2により抵抗207には電圧降下V2が生じる。抵抗207の抵抗値をR2とすれば、電圧降下V2=R2×Ic2である。
以降、トランジスタ202とトランジスタ205からなるサイリスタが動作し、ラッチアップが発生する。ラッチアップが発生すると、電源パッド106から接地パッド105に過大電流が流れ、入力パッド107の電位とは無関係に大電流が流れ続ける。大電流が流れ続けることにより、半導体装置100が発熱し破損する場合もある。
このように、従来の半導体装置100では、ノイズ等の要因により入力パッド107の電位が接地パッド105の電位(基準電位)よりも十分に下がるとラッチアップが発生する。従来の半導体装置100におけるラッチアップ耐量を向上する対策としては、トランジスタ101とトランジスタ103との間隔を広くする、又は、トリプルウェル構造にする、或いは、SOI構造にする等が行われていた(例えば、特許文献1参照)。
なお、トリプルウェル構造とは、例えばP型半導体基板上にNウェルを形成し、更にNウェル上にPウェルを形成するような3層のウェル構造である。SOI構造とは、半導体基板上に絶縁層を形成し、絶縁層上に形成したシリコン層に、トランジスタなどの回路素子を形成する構造である。
特開平6−53407号公報
以下、図面を参照して、本発明を実施するための最良の形態の説明を行う。
〈第1の実施の形態〉
図1は、本発明の第1の実施の形態に係る半導体装置の概略の回路構成の例を示す図である。図1を参照するに、半導体装置10は、トランジスタ11と、トランジスタ12と、トランジスタ13と、抵抗14と、接地パッド15と、電源パッド16と、入力パッド17とを有する。トランジスタ11〜13において、Sはソースを、Dはドレインを、Gはゲートを、Bはバックゲートを示している。
半導体装置10において、トランジスタ11のソース及びバックゲートは、電源パッド16と接続されている。トランジスタ11のドレインは、トランジスタ12のドレインと接続されている。トランジスタ11のドレインとトランジスタ12のドレインの接続部は、半導体装置10を構成する他の回路部(図示せず)に接続されている。
トランジスタ11のゲートは、トランジスタ12のゲートと接続されている。トランジスタ11のゲートとトランジスタ12のゲートの接続部は、抵抗14の一端と接続されている。抵抗14の他端は、トランジスタ13のドレイン及び入力パッド17と接続されている。トランジスタ12のソース及びバックゲートは、接地パッド15と接続されている。トランジスタ13のソース、バックゲート及びゲートは、接地パッド15と接続されている。
トランジスタ11は、PチャネルのMOSFET(Metal Oxide Semiconductor Field Effect Transistor)であり、トランジスタ12は、NチャネルのMOSFETである。トランジスタ11とトランジスタ12とは、相補うように接続された所謂CMOS構造を有する入力素子であり、インバータ(論理反転回路)として動作する。以降、トランジスタ11とトランジスタ12を合わせて入力素子と呼ぶ場合がある。
トランジスタ13は、GGNMOS(Gate Grounded NMOS)と呼ばれるゲートが接地されたNチャネルのMOSFETである。トランジスタ13は、入力パッド17に印加されたサージ電圧で発生した電流(ESD電流)を接地パッド15に流すことにより、半導体装置10を構成する回路を保護する静電保護素子として機能する。接地パッド15と電源パッド16との間には所定の電圧が印加される。入力パッド17には、所定の信号が入力される。
図2は、本発明の第1の実施の形態に係る半導体装置の主要部の概略の構造の例を示す断面図である。図2を参照するに、半導体装置10において、トランジスタ11は、P型半導体基板20の上面20a近傍に形成されたN−ウェル18に形成されている。トランジスタ12と、トランジスタ13と、N−拡散層28とは、P型半導体基板20の上面20a近傍に形成されている。
P型半導体基板20は、半導体装置10における基準電位(GND)となる。すなわち、P型半導体基板20は接地パッド15と同電位である。なお、図2において、抵抗14と、接地パッド15と、電源パッド16と、入力パッド17と、半導体装置10を構成する他の回路部は図示されていない。
トランジスタ11において、P+拡散層からなるソース領域11Sと、P+拡散層からなるドレイン領域11Dと、N+拡散層からなるバックゲート領域11Bとは、P型半導体基板20の上面20a近傍に形成された低濃度のN型不純物を含有するN−ウェル18に所定の距離を隔てて形成されている。又、P型半導体基板20の上面20aの、トランジスタ11のソース領域11Sとドレイン領域11Dに挟まれた領域(チャネル領域)にオーバーラップする位置には、ゲート絶縁膜11Iを介してゲート電極11Gが形成されている。
トランジスタ12において、N+拡散層からなるソース領域12Sと、N+拡散層からなるドレイン領域12Dと、P+拡散層からなるバックゲート領域12Bとは、P型半導体基板20に所定の距離を隔てて形成されている。又、P型半導体基板20の上面20aの、トランジスタ12のソース領域12Sとドレイン領域12Dに挟まれた領域(チャネル領域)にオーバーラップする位置には、ゲート絶縁膜12Iを介してゲート電極12Gが形成されている。
トランジスタ13において、N+拡散層からなるソース領域13Sと、N+拡散層からなるドレイン領域13Dと、P+拡散層からなるバックゲート領域13Bとは、P型半導体基板20に所定の距離を隔てて形成されている。又、P型半導体基板20の上面20aの、トランジスタ13のソース領域13Sとドレイン領域13Dに挟まれた領域(チャネル領域)にオーバーラップする位置には、ゲート絶縁膜13Iを介してゲート電極13Gが形成されている。
トランジスタ11のバックゲート領域11Bとトランジスタ13のドレイン領域13Dとの間には、低濃度のN型不純物を含有するN−拡散層28が形成されている。N−拡散層28は、電源パッド16(図示せず)と接続されている。N−拡散層28は、N−ウェル18と同様の低濃度のN型不純物を含有する層であるため、N−ウェル18とN−拡散層28とは、同一のマスクを用いて同一の拡散工程において形成することが可能である。後述するように、N−拡散層28は、半導体装置10を矢印A側から平面視した状態において、トランジスタ11とトランジスタ13との間に所定の形態で配置される。
半導体装置10では、従来の半導体装置100と同様に、P型半導体基板やP+拡散層等のP型半導体と、N−ウェルやN+拡散層やN−拡散層等のN型半導体とが共存するので寄生トランジスタが生じる。図3は、本発明の第1の実施の形態に係る半導体装置において寄生トランジスタが生じる様子を模式的に例示する図である。同図中、図1及び図2と同一部分については、同一符号を付し、その説明は省略する場合がある。
図3において、21は、N−ウェル18をコレクタ、P型半導体基板20をベース、トランジスタ13のドレイン領域13DをエミッタとするNPN型の寄生トランジスタである。22は、P型半導体基板20をコレクタ、N−ウェル18をベース、トランジスタ11のソース領域11SをエミッタとするPNP型の寄生トランジスタである。23は、P型半導体基板20をコレクタ、N−ウェル18をベース、トランジスタ11のドレイン領域11DをエミッタとするPNP型の寄生トランジスタである。
24は、N−ウェル18をコレクタ、P型半導体基板20をベース、トランジスタ12のドレイン領域12DをエミッタとするNPN型の寄生トランジスタである。25は、N−ウェル18をコレクタ、P型半導体基板20をベース、トランジスタ12のソース領域12SをエミッタとするNPN型の寄生トランジスタである。29は、N−拡散層28をコレクタ、P型半導体基板20をベース、トランジスタ13のドレイン領域13DをエミッタとするNPN型の寄生トランジスタである。26及び27は所定の部分の抵抗を示している。なお、26及び27以外の部分も所定の抵抗を有するが、便宜上省略されている。
図4は、図3に示す半導体装置の主要な寄生トランジスタについての等価回路図である。同図中、図3と同一部分については、同一符号を付し、その説明は省略する場合がある。図4において、接地パッド15と電源パッド16との間には所定の電圧が印加されているものとする。所定の電圧とは、半導体装置10が正常に動作する電圧であり、例えば、3.3vや5v等である。
図4において、ノイズ等の要因により入力パッド17の電位が、接地パッド15の電位(基準電位)よりも十分に下がるとトランジスタ21がオンとなり、抵抗26を介して電源パッド16から入力パッド17に電流Ic1aが流れる。又、トランジスタ29もオンとなり、電源パッド16から入力パッド17に電流Ic1bが流れる。ここで、Ic1=Ic1a+Ic1bであり、電源パッド16から入力パッド17には、合計でIc1の電流が流れる。なお、「十分に下がる」とは、入力パッド17の電位が、接地パッド15の電位(基準電位)に対して、トランジスタ21及び29のベースエミッタ間電圧よりも低くなることを意味する。
このように、半導体装置10では、ノイズ等の要因により入力パッド17の電位が接地パッド15の電位(基準電位)よりも十分に下がり、電源パッド16から入力パッド17にIc1の電流が流れても、抵抗26にはIc1よりも小さいIc1aの電流しか流れない。従って、抵抗26で生じる電圧降下V4は、抵抗26の抵抗値をR1とすれば、電圧降下V4=R1×Ic1aである。
前述のように、従来の半導体装置100では、ノイズ等の要因により入力パッド107の電位が、接地パッド105の電位(基準電位)よりも十分に下がるとトランジスタ201がオンとなり、抵抗206を介して電源パッド106から入力パッド107に電流Ic1が流れる。抵抗206で生じる電圧降下は、抵抗206の抵抗値をR1とすれば、電圧降下V1=R1×Ic1である(図18参照)。
本発明に係る半導体装置10における電圧降下V4と比較すると、Ic1a<Ic1より、電圧降下V4(=R1×Ic1a)<電圧降下V1(=R1×Ic1)である。ここで、電圧降下V1=Vbe1となる電流をIcxとすれば、従来の半導体装置100では、Ic1=Icxになると電圧降下V1=Vbe1となり、トランジスタ202がオンになってラッチアップに到る。
しかしながら、本発明に係る半導体装置10では、Ic1=Icxになっても、電圧降下V4<V1=Vbe1であるから、トランジスタ22がオンにならずラッチアップには到らない。なお、Vbe1はトランジスタ22及び202のベースエミッタ間電圧であり、通常0.7v程度である。
一例として、本発明に係る半導体装置10において、Ic1a=Ic1bとなるようにトランジスタ29を形成した場合を挙げる。この場合には、Ic1=2×Icxになると電圧降下V4=Vbe1となり、トランジスタ22がオンになってラッチアップに到る。すなわち、従来の半導体装置100では、Ic1=Icxでラッチアップが生じるが、本発明に係る半導体装置10では、その2倍の電流(Ic1=2×Icx)が流れて初めてラッチアップが生じる。このように、本発明に係る半導体装置10では、ラッチアップ耐量を向上することができる。
続いて、N−拡散層28の配置について説明する。図5は、本発明の第1の実施の形態に係る半導体装置におけるN−拡散層の概略の配置の例を示す平面図である。同図中、図2と同一部分については、同一符号を付し、その説明は省略する場合がある。
図5は、半導体装置10を図2の矢印A側から見たときの平面図であり、トランジスタとN−拡散層のみを示したものである。N−拡散層28は、例えば図5に示すように、平面視において、入力素子として機能するトランジスタ11及びトランジスタ12と、静電保護素子として機能するトランジスタ13との間に配置され、N−拡散層28は、電源パッド16(図示せず)と接続されている。
図6〜図12は、本発明の第1の実施の形態に係る半導体装置におけるN−拡散層の概略の配置の他の例を示す平面図である。同図中、図5と同一部分については、同一符号を付し、その説明は省略する場合がある。図6〜図12において、28b〜28hは、N−拡散層を示している。N−拡散層は、例えば図6〜図8に示すN−拡散層28b〜28dのように、平面視において、静電保護素子として機能するトランジスタ11の周囲の少なくとも一部を囲むように配置されても良い。
又、N−拡散層は、例えば図9に示すN−拡散層28eのように、平面視において、入力素子として機能するトランジスタ11及びトランジスタ12と、静電保護素子として機能するトランジスタ13との間の、入力素子として機能するトランジスタ11及びトランジスタ12に近い側に配置されても良い。又、N−拡散層は、例えば図10〜図12に示すN−拡散層28f〜28hのように、平面視において、入力素子として機能するトランジスタ11及びトランジスタ12の周囲の少なくとも一部を囲むように配置されても良い。
又、N−拡散層は、図5〜図8と図9〜図12とを任意に組み合わせて配置されても良い。この場合、N−拡散層は、平面視において、入力素子として機能するトランジスタ11及びトランジスタ12と、静電保護素子として機能するトランジスタ13との間に2個所配置されることになる。更に、N−拡散層は、平面視において、入力素子として機能するトランジスタ11及びトランジスタ12と、静電保護素子として機能するトランジスタ13との間に3個所以上配置されても良い。N−拡散層を複数個配置した場合、全てのN−拡散層は電源パッド16(図示せず)と接続される。
N−拡散層を複数個配置した場合、図3及び図4に示すトランジスタ29に更に同様のNPN型トランジスタが並列に接続されることになる。その結果、ノイズ等の要因により入力パッド17の電位が接地パッド15の電位(基準電位)よりも十分に下がり、電源パッド16から入力パッド17にIc1の電流が流れても、抵抗26に流れる電流は図4に示すIc1aよりも更に小さくなる。従って、抵抗26で生じる電圧降下は、前述の電圧降下V4(=R1×Ic1a)よりも更に小さくなり、ラッチアップ耐量を更に向上することができる。
本発明の第1の実施の形態に係る半導体装置10によれば、入力素子として機能するトランジスタ11及びトランジスタ12と静電保護素子として機能するトランジスタ13との間にN−拡散層が形成されており、N−拡散層は、電源パッド16と接続されている。これにより、従来の半導体装置において、入力素子と静電保護素子との間に形成されるNPN型の寄生トランジスタに更に別のNPN型の寄生トランジスタが接続されることになる。その結果、ノイズ等の要因により入力パッド17の電位が接地パッド15の電位(基準電位)よりも十分に下がり、電源パッド16から入力パッド17にIc1の電流が流れても、抵抗26に流れる電流はIc1よりも小さくなる。従って、抵抗26で生じる電圧降下は、従来の半導体装置の場合の電圧降下V1(=R1×Ic1)よりも小さくなり、半導体装置10のラッチアップ耐量を向上することができる。
又、入力素子として機能するトランジスタ11及びトランジスタ12と静電保護素子として機能するトランジスタ13との間に複数個のN−拡散層を形成し、各N−拡散層を電源パッド16と接続する。これにより、従来の半導体装置において、入力素子と静電保護素子との間に形成されるNPN型の寄生トランジスタに更に別のNPN型の寄生トランジスタが複数個接続されることになる。その結果、ノイズ等の要因により入力パッド17の電位が接地パッド15の電位(基準電位)よりも十分に下がり、電源パッド16から入力パッド17にIc1の電流が流れても、抵抗26に流れる電流は更に小さくなる。従って、抵抗26で生じる電圧降下は更に小さくなり、半導体装置10のラッチアップ耐量を更に向上することができる。
又、N−拡散層は、従来の半導体装置にも形成されているN−ウェルと同一のマスクを用いて同一の拡散工程において形成することができるため、マスクの追加や工程の追加は必要なく、製造コストの増加をともなわずに半導体装置10のラッチアップ耐量を向上することができる。
〈第1の実施の形態の変形例1〉
図13は、本発明の第1の実施の形態の変形例1に係る半導体装置の主要部の概略の構造の例を示す断面図である。同図中、図2と同一部分については、同一符号を付し、その説明は省略する場合がある。半導体装置30の回路構成は、図1に示す半導体装置10の回路構成と同様である。半導体装置30に生じる寄生トランジスタは、図3に示す半導体装置10に生じる寄生トランジスタと同様である。半導体装置30の主要な寄生トランジスタについての等価回路図は、図4に示す半導体装置10の主要な寄生トランジスタについての等価回路図と同様である。以下、半導体装置30について、半導体装置10と異なる部分のみについて説明する。
図13を参照するに、本発明の第1の実施の形態の変形例1に係る半導体装置30は、P型半導体基板20の上面20a近傍に低濃度のP型不純物を含有するP−ウェル31及び高濃度のN型不純物を含有するN+拡散層32が形成されている点を除いて、本発明の第1の実施の形態に係る半導体装置10と同様に構成される。
半導体装置30において、トランジスタ12を構成するN+拡散層からなるソース領域12Sと、N+拡散層からなるドレイン領域12Dと、P+拡散層からなるバックゲート領域12Bとは、P型半導体基板20の上面20a近傍に形成された低濃度のP型不純物を含有するP−ウェル31に所定の距離を隔てて形成されている。
P−ウェル31を設ける理由は、P−ウェル31の表面濃度を適切な値にすることで、PチャネルのMOSFETのスレッショルド電圧を調節できるからである。P型半導体基板20の上面20aの、トランジスタ12のソース領域12Sとドレイン領域12Dに挟まれた領域(チャネル領域)にオーバーラップする位置には、ゲート絶縁膜12Iを介してゲート電極12Gが形成されている。
トランジスタ11のバックゲート領域11Bとトランジスタ13のドレイン領域13Dとの間には、低濃度のN型不純物を含有するN−拡散層28が形成されている。N−拡散層28には、高濃度のN型不純物を含有するN+拡散層32が形成されている。N+拡散層32を設ける理由は、P型半導体基板20上面の、N−拡散層28にオーバーラップする位置に設けられる金属電極層(図示せず)と低抵抗で接合するためである。N−拡散層28及びN+拡散層32は、電源パッド16(図示せず)と接続されている。
N−拡散層28及びN+拡散層32は、N−ウェル18及びN+拡散層11B等と同様の低濃度及び高濃度のN型不純物を含有する層であるため、N−ウェル18及びN+拡散層11B等とN−拡散層28及びN+拡散層32とは、同一のマスクを用いて同一の拡散工程において形成することが可能である。N−拡散層28及びN+拡散層32は、第1の実施の形態と同様に、半導体装置30を矢印A側から平面視した状態において、トランジスタ11とトランジスタ13との間に所定の形態で配置される(図5〜図12参照)。なお、N+ウェル、N−ウェル、N+拡散層、N−拡散層等のN型不純物(例えばリンイオン等)が注入された層を包括してN型拡散層という。
本発明の第1の実施の形態の変形例1に係る半導体装置30によれば、入力素子として機能するトランジスタ11及びトランジスタ12と静電保護素子として機能するトランジスタ13との間にN−拡散層及びN+拡散層が形成されており、N−拡散層及びN+拡散層は、電源パッド16と接続されている。これにより、従来の半導体装置において、入力素子と静電保護素子との間に形成されるNPN型の寄生トランジスタに更に別のNPN型の寄生トランジスタが接続されることになる。その結果、ノイズ等の要因により入力パッド17の電位が接地パッド15の電位(基準電位)よりも十分に下がり、電源パッド16から入力パッド17にIc1の電流が流れても、抵抗26に流れる電流はIc1よりも小さくなる。従って、抵抗26で生じる電圧降下は、従来の半導体装置の場合の電圧降下V1(=R1×Ic1)よりも小さくなり、半導体装置30のラッチアップ耐量を向上することができる。
又、入力素子として機能するトランジスタ11及びトランジスタ12と静電保護素子として機能するトランジスタ13との間に複数個のN−拡散層及びN+拡散層を形成し、各N−拡散層及びN+拡散層を電源パッド16と接続する。これにより、従来の半導体装置において、入力素子と静電保護素子との間に形成されるNPN型の寄生トランジスタに更に別のNPN型の寄生トランジスタが複数個接続されることになる。その結果、ノイズ等の要因により入力パッド17の電位が接地パッド15の電位(基準電位)よりも十分に下がり、電源パッド16から入力パッド17にIc1の電流が流れても、抵抗26に流れる電流は更に小さくなる。従って、抵抗26で生じる電圧降下は更に小さくなり、半導体装置30のラッチアップ耐量を更に向上することができる。
又、N−拡散層及びN+拡散層は、従来の半導体装置にも形成されているN−ウェル及びN+拡散層と同一のマスクを用いて同一の拡散工程において形成することができるため、マスクの追加や工程の追加は必要なく、製造コストの増加をともなわずに半導体装置30のラッチアップ耐量を向上することができる。
〈第1の実施の形態の変形例2〉
本発明の第1の実施の形態及び第1の実施の形態の変形例1では、静電保護素子としてGGNMOS(Gate Grounded NMOS)と呼ばれるゲートが接地されたNチャネルのMOSFETを用いる例を示した。しかし、本発明は、他の形態の静電保護素子が用いられている半導体装置にも適用可能である。そこで、第1の実施の形態の変形例2では、他の形態の静電保護素子の例を示す。
図14は、本発明を適用可能な他の形態の静電保護素子の例を示す図である。同図中、図1と同一部分については、同一符号を付し、その説明は省略する場合がある。図14(a)は、入力パッド17と接地パッド15との間に設けられたNチャネルのMOSFETであるトランジスタ13のゲートとドレインとの間にコンデンサ51を、ゲートとソースとの間に抵抗52を接続した例である。
図14(b)は、トランジスタ13及びトランジスタ53の2つのNチャネルのMOSFETを用いる例である。図14(b)において、トランジスタ13のドレインとトランジスタ53のドレインとは、入力パッド17と接続されている(接続点1とする)。又、トランジスタ13のゲートとトランジスタ53のゲートとは接続されている(接続点2とする)。接続点1と接続点2との間にはコンデンサ54が接続さている。
接続点2と接地パッド15との間には抵抗55が接続されている。トランジスタ13のソース及びバックゲートは、抵抗56の一端及び抵抗57の一端と接続されている。抵抗56の他端はトランジスタ53のバックゲートに接続されている。抵抗57の他端は接地パッド15と接続されている。
図14(a)及び図14(b)に示すような形態の静電保護素子は、図2に示すトランジスタ13のN+拡散層からなるドレイン領域13Dに相当するN型不純物を含有する層を有するため、図3に示す寄生トランジスタ29に相当する寄生トランジスタが形成される。従って、第1の実施の形態等と同様にラッチアップ耐量を向上することができる。このように、本発明は、N型不純物を含有する層を有するような形態の静電保護素子が用いられている半導体装置に適用可能である。
本発明の第1の実施の形態の変形例2によれば、本発明の第1の実施の形態及び第1の実施の形態の変形例1と同様の効果を奏する。
以上、本発明の好ましい実施の形態及びその変形例について詳説したが、本発明は、上述した実施の形態及びその変形例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施の形態及びその変形例に種々の変形及び置換を加えることができる。
例えば、本発明の第1の実施の形態及び第1の実施の形態の変形例1では、本発明を所謂CMOS構造の入力素子を有する半導体装置に適用する例を示した。しかしながら、本発明は、所謂CMOS構造の入力素子及び出力素子を有する半導体装置にも適用することができる。この場合、入力パッド及び出力パッドは独立に設けても良く、一つの共通の入出力パッドとしても良い。
又、本発明の第1の実施の形態及び第1の実施の形態の変形例1では、図2等に示すように、静電保護素子、PチャネルのMOSFET、NチャネルのMOSFETが図2等の左側から順に配置されている半導体装置を例に説明をした。しかしながら、本発明は、静電保護素子、NチャネルのMOSFET、PチャネルのMOSFETが左側から順に配置されている半導体装置にも適用することができる。又、静電保護素子、NチャネルのMOSFET、PチャネルのMOSFETが必ずしも一直線上に配置される必要がないことは言うまでもない。
又、本発明の第1の実施の形態及び第1の実施の形態の変形例1では、半導体装置が一系統の電源を有する例を示したが、半導体装置は複数系統の電源を有しても構わない。その場合には、N型拡散層は、所謂CMOS構造の入力素子を構成するPMOSFETのソース及びバックゲートに供給される電源に接続される。
又、本発明において、入力素子と静電保護素子との間に形成されるN型拡散層は、低濃度のN型不純物を含有する層でも、高濃度のN型不純物を含有する層でも、それらを組み合わせた層であっても良い。すなわち、入力素子と静電保護素子との間に形成されるN型拡散層は、N型不純物(例えばリンイオン等)が注入されている層であればどのようなものでも構わない。