JP2009289804A - 半導体素子の線路面の入出力パッド上に金属バンプを形成する方法 - Google Patents

半導体素子の線路面の入出力パッド上に金属バンプを形成する方法 Download PDF

Info

Publication number
JP2009289804A
JP2009289804A JP2008137951A JP2008137951A JP2009289804A JP 2009289804 A JP2009289804 A JP 2009289804A JP 2008137951 A JP2008137951 A JP 2008137951A JP 2008137951 A JP2008137951 A JP 2008137951A JP 2009289804 A JP2009289804 A JP 2009289804A
Authority
JP
Japan
Prior art keywords
metal
bump
forming
semiconductor element
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008137951A
Other languages
English (en)
Inventor
Enrei Yu
宛伶 兪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to JP2008137951A priority Critical patent/JP2009289804A/ja
Publication of JP2009289804A publication Critical patent/JP2009289804A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】フリップチップパッケージにおいて密封半導体素子の線路面及びその入出力パッド上に金属バンプを形成する方法の提供。
【解決手段】主要なステップとして以下を有する:半導体素子の入出力パッド上面にバンプ下金属層を形成し、続いて、絶縁層及び金属箔を順に半導体素子の上に配置し、続いて、導通孔を形成してバンプ下金属層の上表面を露出させ、続いて導通孔内に金属薄層を形成し、並びに金属箔上に電気メッキレジストを形成し、導通孔のみ露出させる。その後、金属箔及び導通孔内の金属薄層に電流を通して電気メッキを行い、金属バンプを導通孔内のバンプ下金属層上に形成する。最後に、金属箔と電気メッキレジストを除去する。あるバンプ材質に対しては、金属バンプ上にさらにコーティング層を形成する。
【選択図】図8

Description

本発明はフリップチップパッケージ方法に係り、特に、密封(seal)半導体素子の線路面(active side)及びその入出力パッド(I/O pad)上に金属バンプ(metalic bump)を形成する方法に関する。
フリップチップパッケージ工程では金属バンプを利用して半導体素子の入出力パッドとパッケージ基板或いはリードフレームの間に電気的接続を形成する。構造上、バンプは大きく二つの部分に分けられ、その一つはバンプ本体であり、もう一つはバンプと入出力パッドの間のバンプ下金属層(under bump metallurgy:UBM)である。
バンプ下金属層は通常接着層(adhesion layer)、バリア層(barrier layer)、及び接合層(wetting layer)を有し、下から上に入出力パッド上に堆積される。採用する材料により、バンプは半田バンプ、金バンプ、銅柱バンプ、及び混合金属バンプ等に分けられる。
バンプ下金属層上にバンプを形成するには、通常電気メッキ、印刷、或いはスタッドボンディング等の方法が採用される。電気メッキの場合、先ずバンプ下金属層の上にパターン化した電気メッキレジストを形成し、その後、電気メッキレジストの開口部分に金属バンプを電気メッキにより形成する。印刷法を採用する場合、まず半田ペーストをバンプ下金属層の上に印刷し、その後、半田ペーストを加熱し固化させバンプとなす。スタッドボンディングは、ある金バンプの製造工程にのみ適用される。
金属バンプを形成した半導体素子は基板或いはリードフレーム上に半田付けされる。続いて、半導体素子と基板或いはリードフレームの間にアンダーフィルが充填されて、半導体素子の線路面が密封されると共に、半導体素子が強固に基板或いはリードフレーム上に結合される。このような伝統的なフリップチップパッケージ工程において、バンプはアンダーフィル充填前は不安定な高さ幅比で単独でバンプ下金属層上に置かれる。これにより、バンプ脱落が発生し、特にバンプ数が多い時は、これがフリップチップパッケージの失敗の主要な原因の一つとなっている。
本発明は一種の半導体素子の入出力パッド上に金属バンプを形成する方法を提供する。本発明の主要な目的の一つは、金属バンプと入出力パッドを強固に結合させ、それによりバンプ形成の歩留りを向上することにある。本発明のもう一つの主要な目的は半導体素子の線路面の密封を同一工程中に完成させることにある。
前述の目的を達成するため、本発明は主要なステップとして以下を有する:半導体素子の入出力パッド上面にバンプ下金属層を形成し、続いて、絶縁層及び金属箔を順に半導体素子の上に配置し、続いて、導通孔を形成してバンプ下金属層の上表面を露出させ、続いて導通孔内に金属薄層を形成し、並びに金属箔上に電気メッキレジストを形成し、導通孔のみ露出させる。その後、金属箔及び導通孔内の金属薄層に電流を通して電気メッキを行い、金属バンプを導通孔内のバンプ下金属層上に形成する。最後に、金属箔と電気メッキレジストを除去する。
本発明ではバンプの形成とアンダーフィルの充填を同一工程中に結合させることで、バンプの機械強固性を向上する。本発明のフリップチップ工程を採用することにより、ある半導体素子に対しては完全にアンダーフィル充填のステップを省略できる。
図1から図8には本発明のある実施例の半導体素子の入出力パッド上に金属バンプを形成する方法の各ステップが示されている。図1に示されるように、半導体素子10は集積回路、トランジスタ、ダイオード或いはサイリスタとされ得る。半導体素子10は少なくとも一つの入出力パッド12を具備し、該入出力パッド12は半導体素子10の線路面上に位置する。半導体素子10の線路面上には保護層(passivation layer)14を具備し得る。保護層14は入出力パッド12の上表面の一部を露出させる。その後、バンプ下金属層16が完全に入出力パッド12の露出した上表面を被覆し、並びに入出力パッド12上に位置する部分の保護層14を被覆する。バンプ下金属層16は、下から上に順に入出力パッド12上に堆積された接着層、バリア層、及び接合層(いずれも図示せず)を有する。接着層の材質はアルミニウム、クロムとされ得て、バリア層の材質は銅、鉛、プラチナとされ得て、接合層の材質は金とされ得る。保護層14とバンプ下金属層16の形成には任意の周知の技術を採用可能である。その詳細は関係する技術領域の人の熟知するところであるので、ここでは詳しく説明しない。
続いて図2に示されるように、本実施例では絶縁層18、金属箔20を順に図1に示される構造上面に形成し、その結果は図3に示される通りである。
絶縁層18に採用される材質は液態或いは暫時固態の絶縁材料とされ、しっかりと図1に示される構造上に接着される。多種類のポリマー、例えばエポキシ樹脂がこのような材料特性を有する。続いて液態或いは暫時固態の絶縁層18が適宜加熱及び加圧されることで、もともと液態或いは暫時固態であった絶縁層18が永久に固化され固態となり、これにより絶縁層18が緊密に図1に示される構造と結合する。もし絶縁層18に暫時固態材料が採用されたなら、この材料はその暫時固化温度より高いが、その永久固化温度より低い特定温度範囲になければならず、暫時固態から液態に転成することで、絶縁層18と半導体素子10及び金属箔20の接着固化後に、気泡を排除でき、固化段階で圧接キャビンに対して減圧を行い、絶縁層18の気泡排除を補助する。本発明のある実施例では、金属箔20はまず絶縁層18の上面に接合され、両者の組合せ体がさらに図1の構造上に置かれた後に加熱加圧される。本発明の別の実施例では、暫時固態の絶縁層18がまず図1に示される構造上に置かれ、その後、金属箔20の上に抗電気メッキの1層の電気メッキレジスト26を形成し、この電気メッキレジスト26は導通孔22の上方に開口を具備する。
続いて、金属箔20、薄い金属層24を利用して電気メッキ電流をバンプ下金属層16へと流し、バンプ下金属層16上及び導通孔22内に電気メッキにより金属バンプ28を形成し、これは図7に示される通りである。最後に、図8に示されるように、電気メッキレジスト26を除去すると共に、レーザー或いはケミカルエッチングを利用して完全に金属箔20を除去し、以上で金属バンプの形成を完成する。図示されるように、金属バンプ28の酸化を防止するため、選択的に、少なくとも金属バンプ28の半田付け待機部分にコーティング層30を形成可能である。金属バンプ28の材質により、コーティング層30には異なる材料を採用可能であり、例えば、金属バンプ28にニッケルが採用されていれば、コーティング層30には金を採用可能である。金属バンプ28に銅が採用されていれば、コーティング層30には有機半田付け性保護材(OSP)、無電解ニッケル−置換金(electroless nickel immersion gold)、浸漬銀(immersion silver)等を採用可能である。金属バンプ28の高さは適当な電気メッキレジスト26の厚さを選択することにより制御できる。金属バンプ28の径幅は電気メッキレジスト26の開口のサイズにより制御できる。
本発明の別の実施例では、まず液態の絶縁層18を単独で図1の構造上に形成し、その後、絶縁層18を固化させて暫時固態となし、さらにレーザー或いはリソグラフィー手段によりバンプ下金属層16を露出させる導通孔22を形成する。続いて金属箔20を暫時固態の絶縁層18上に接合し、金属箔20を加熱加圧し絶縁層18を永久固化させる。続いて導通孔22上方の金属箔20をレーザーで気化させるか或いはケミカルエッチングで除去し、その結果は図4に示す通りである。続いて前述と同じステップを採用して金属バンプ28を形成する。
本発明のさらに別の実施例では完全に金属箔20を使用しない。まず、絶縁層18を単独で図1の構造上に形成し、その後永久固化させる。続いてバンプ下金属層16を露出させる導通孔22をレーザーで気化するか或いはリソグラフィー手段により形成する。続いて、無電解浸漬メッキ或いはスパッタにより導通孔22の孔壁、及び絶縁層18上に薄い金属層24を形成する。続いて、電気メッキで金属バンプ28を形成する時に良好な導電性を具備するように、薄い金属層24の外表面にさらに一層の金属を電気メッキして増厚し、その結果は図5に示す通りである。続いて前述と同じステップを採用して金属バンプ28を形成する。
本発明のさらにまた別の実施例では、絶縁層18を単独で図1の構造上に形成した後に永久固化させる。続いて、無電解浸漬メッキ或いはスパッタにより絶縁層18上に薄い金属層24を形成する。続いて、レーザー気化或いは露光リソグラフィー手段によりバンプ下金属層16を露出させる導通孔22を形成する。その後、さらに無電解浸漬メッキ或いはスパッタにより導通孔22の孔壁上に再度薄い金属層24を形成する。導電性を向上するため、薄い金属層24の外表面にさらに一層の金属を電気メッキにより形成して増厚し、その結果は図5に示される通りである。続いて前述と同じステップを用いて金属バンプ28を形成する。
前述のステップ中、導通孔22に正確にバンプ下金属層16を露出させるため、本発明ではバンプ下金属層16の位置を掌握する必要がある。その方法は、半導体素子10の背面に予め基準マーク(fiducial mark)を設置し、その後、基準マークの位置、及びそれと入出力パッド12の位置関係を検視し、バンプ下金属層16の正確な位置を決定する。もう一つの方法は、金属箔20を通り抜けるX線機器を採用し、直接バンプ下金属層16の位置を検視する。さらに別の方法は、一部の金属箔20を除去した後、撮像レンズを使用して半導体ウエハ上の基準マークを検出し、その後バンプ下金属層16の位置を計算する。
本発明は以下の主要な長所を有している。まず、金属バンプ28の材料がわずかに数種類に限られることがなく、高い伝導性を有する多くの金属材料、例えば、金、銀、パラジウム、銅、錫、錫鉛、ニッケル等、或いはこれらの材料の組合せから選択できる。このほか、金属バンプ28と入出力パッド12の結合を、金属バンプ28とバンプ下金属層16の間のスタッドボンディングに依存する必要がなく、絶縁層18が余分の補助的な接着を提供することにより、金属バンプ28と入出力パッド12の結合をさらに強固とする。さらに、絶縁層18は実際上、半導体素子10の線路面を密封し、ゆえにアンダーフィルの充填は、ただ半導体素子10をパッケージ基板或いはリードフレーム上に固定する機能のみ有する。ある半導体素子10に対しては、もしバンプ半田付けにより既に半導体素子10が強固にパッケージ基板或いはリードフレームに結合されていれば、アンダーフィル充填の工程を省略でき、且つ本発明の半導体素子を完成し、直接全体のパッケージを完成した部品として使用できる。
本発明の一つの実施例のステップ表示図である。 本発明の一つの実施例のステップ表示図である。 本発明の一つの実施例のステップ表示図である。 本発明の一つの実施例のステップ表示図である。 本発明の一つの実施例のステップ表示図である。 本発明の一つの実施例のステップ表示図である。 本発明の一つの実施例のステップ表示図である。 本発明の一つの実施例のステップ表示図である。
符号の説明
10 半導体素子 12 入出力パッド
14 保護層 16 バンプ下金属層
18 絶縁層 20 金属箔
22 導通孔 24 薄い金属層
26 電気メッキレジスト 28 金属バンプ
30 コーティング層

Claims (21)

  1. 半導体素子の線路面の入出力パッド上に金属バンプを形成する方法において、この方法は、少なくとも、
    該半導体素子の該入出力パッドの上面にバンプ下金属層を形成するステップと、
    絶縁層及び金属箔を順に該半導体素子線路面の上面に置くステップと、
    該絶縁層と該金属箔の一部を除去して導通孔を形成し、該導通孔に該バンプ下金属層の該上面の相当部分を露出させるステップと、
    少なくとも該導通孔の孔壁上に薄い金属層を形成し、該薄い金属層と該金属箔を接続するステップと、
    該金属箔の上面に電気メッキレジストを形成し、該電気メッキレジストは該薄い金属層を具備する該導通孔を遮蔽しないものとするステップと、
    該金属箔及び該薄い金属層を利用して電気メッキ電流を該バンプ下金属層へと流し、該導通孔内及び該バンプ下金属層の該上面に電気メッキにより金属バンプを形成するステップと、
    該電気メッキレジスト及び該金属箔を除去するステップと、
    を有することを特徴とする、半導体素子の線路面の入出力パッド上に金属バンプを形成する方法。
  2. 請求項1記載の方法において、該半導体素子は集積回路、トランジスタ、ダイオード或いはサイリスタのいずれかであることを特徴とする、半導体素子の線路面の入出力パッド上に金属バンプを形成する方法。
  3. 請求項1記載の方法において、該バンプ下金属層は少なくとも接着層、バリア層、及び接合層を有することを特徴とする、半導体素子の線路面の入出力パッド上に金属バンプを形成する方法。
  4. 請求項3記載の方法において、該接着層の材質はアルミニウム、クロムのいずれか、該バリア層の材質は銅、鉛、プラチナのいずれか、該接合層の材質は金とされることを特徴とする、半導体素子の線路面の入出力パッド上に金属バンプを形成する方法。
  5. 請求項1記載の方法において、該絶縁層は該半導体素子の該線路面を密封することを特徴とする、半導体素子の線路面の入出力パッド上に金属バンプを形成する方法。
  6. 請求項1記載の方法において、該金属箔の材質は、銅、クロム、ニッケルのいずれかとされることを特徴とする、半導体素子の線路面の入出力パッド上に金属バンプを形成する方法。
  7. 請求項1記載の方法において、さらに、
    該金属バンプを緊密ギャップ金属バンプと微小サイズ金属バンプのいずれかとする場合、該金属箔を薄化することを特徴とする、半導体素子の線路面の入出力パッド上に金属バンプを形成する方法。
  8. 請求項1記載の方法において、該薄い金属層の材質は化学銅とニッケルのいずれかとされることを特徴とする、半導体素子の線路面の入出力パッド上に金属バンプを形成する方法。
  9. 請求項1記載の方法において、該金属バンプの材質は、金、銀、パラジウム、銅、錫、錫鉛、ニッケル等、或いはこれらの元素の組合せのいずれかとされることを特徴とする、半導体素子の線路面の入出力パッド上に金属バンプを形成する方法。
  10. 請求項1記載の方法において、さらに、
    該電気メッキレジストを形成する前に、該薄い金属層の外表面に余分の金属層を形成するステップ、
    を有することを特徴とする、半導体素子の線路面の入出力パッド上に金属バンプを形成する方法。
  11. 請求項1記載の方法において、さらに、
    少なくとも該金属バンプの上面に抗酸化のためのコーティング層を形成するステップ、 を有することを特徴とする、半導体素子の線路面の入出力パッド上に金属バンプを形成する方法。
  12. 請求項1記載の方法において、該絶縁層の材質は液態或いは暫時固態のいずれかとされ、該絶縁層及び該金属箔が該半導体素子線路面の該上面に置かれた後、該絶縁層が永久固化されることを特徴とする、半導体素子の線路面の入出力パッド上に金属バンプを形成する方法。
  13. 請求項1記載の方法において、該絶縁層の材質は暫時固態とされ、該絶縁層は先ず該半導体素子線路面の該上面に置かれ、さらに該金属箔が該絶縁層の上面に置かれた後、該絶縁層が永久固化されることを特徴とする、半導体素子の線路面の入出力パッド上に金属バンプを形成する方法。
  14. 半導体素子の線路面の入出力パッド上に金属バンプを形成する方法において、少なくとも、
    該半導体素子の該入出力パッドの上面にバンプ下金属層を形成するステップと、
    液態或いは暫時固態のいずれかの絶縁層を該半導体素子線路面の上面に設置し、並びに絶縁層を固化させるステップと、
    該絶縁層の一部を除去して導通孔を形成し、該導通孔に該バンプ下金属層の該上面の相当部分を露出させるステップと、
    該絶縁層の上面及び該導通孔の孔壁に薄い金属層を形成するステップと、
    該金属箔の上面に電気メッキレジストを形成し、該電気メッキレジストは該薄い金属層を具備する該導通孔を遮蔽しないものとするステップと、
    該金属箔と該薄い金属層を利用して電気メッキ電流を該バンプ下金属層に流し、該導通孔内及び該バンプ下金属層の該上面に電気メッキにより金属バンプを形成するステップと、
    該電気メッキレジスト及び該金属箔を除去するステップと、
    を有することを特徴とする、半導体素子の線路面の入出力パッド上に金属バンプを形成する方法。
  15. 請求項14記載の方法において、該薄い金属層の材質は化学銅とニッケルのいずれかとされることを特徴とする、半導体素子の線路面の入出力パッド上に金属バンプを形成する方法。
  16. 請求項14記載の方法において、該金属バンプの材質は、金、銀、パラジウム、銅、錫、錫鉛、ニッケル等、或いはこれらの元素の組合せのいずれかとされることを特徴とする、半導体素子の線路面の入出力パッド上に金属バンプを形成する方法。
  17. 請求項14記載の方法において、さらに、
    少なくとも該金属バンプの上面に抗酸化のためのコーティング層を形成するステップ、 を有することを特徴とする、半導体素子の線路面の入出力パッド上に金属バンプを形成する方法。
  18. 半導体素子の線路面の入出力パッド上に金属バンプを形成する方法において、少なくとも、
    該半導体素子の該入出力パッドの上面にバンプ下金属層を形成するステップと、
    液態或いは暫時固態のいずれかの絶縁層を該半導体素子線路面の上面に設置し、並びに絶縁層を固化させるステップと、
    該絶縁層の上面に第1の薄い金属層を形成するステップと、
    該絶縁層と該第1の薄い金属層の一部を除去して導通孔を形成し、該導通孔に該バンプ下金属層の該上面の相当部分を露出させるステップと、
    該導通孔の孔壁に第2の薄い金属層を形成するステップと、
    該第1の薄い金属層の上面に電気メッキレジストを形成し、該電気メッキレジストは該第2の薄い金属層を具備する該導通孔を遮蔽しないものとするステップと、
    該第1の薄い金属層及び該第2の薄い金属層を利用して電気メッキ電流を該バンプ下金属層に流し、該導通孔内及び該バンプ下金属層の該上面に電気メッキにより金属バンプを形成するステップと、
    該電気メッキレジスト及び該第1の薄い金属層を除去するステップと、
    を有することを特徴とする、半導体素子の線路面の入出力パッド上に金属バンプを形成する方法。
  19. 請求項18記載の方法において、該第1の薄い金属層及び該第2の薄い金属層の材質は化学銅とニッケルのいずれかとされることを特徴とする、半導体素子の線路面の入出力パッド上に金属バンプを形成する方法。
  20. 請求項18記載の方法において、該金属バンプの材質は、金、銀、パラジウム、銅、錫、錫鉛、ニッケル等、或いはこれらの元素の組合せのいずれかとされることを特徴とする、半導体素子の線路面の入出力パッド上に金属バンプを形成する方法。
  21. 請求項18記載の方法において、さらに、
    少なくとも該金属バンプの上面に抗酸化のためのコーティング層を形成するステップ、 を有することを特徴とする、半導体素子の線路面の入出力パッド上に金属バンプを形成する方法。
JP2008137951A 2008-05-27 2008-05-27 半導体素子の線路面の入出力パッド上に金属バンプを形成する方法 Pending JP2009289804A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008137951A JP2009289804A (ja) 2008-05-27 2008-05-27 半導体素子の線路面の入出力パッド上に金属バンプを形成する方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008137951A JP2009289804A (ja) 2008-05-27 2008-05-27 半導体素子の線路面の入出力パッド上に金属バンプを形成する方法

Publications (1)

Publication Number Publication Date
JP2009289804A true JP2009289804A (ja) 2009-12-10

Family

ID=41458770

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008137951A Pending JP2009289804A (ja) 2008-05-27 2008-05-27 半導体素子の線路面の入出力パッド上に金属バンプを形成する方法

Country Status (1)

Country Link
JP (1) JP2009289804A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05335314A (ja) * 1992-06-02 1993-12-17 Seiko Epson Corp 電極の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05335314A (ja) * 1992-06-02 1993-12-17 Seiko Epson Corp 電極の製造方法

Similar Documents

Publication Publication Date Title
US7713861B2 (en) Method of forming metallic bump and seal for semiconductor device
US7968446B2 (en) Metallic bump structure without under bump metallurgy and manufacturing method thereof
JP4660643B2 (ja) プリ半田構造を形成するための半導体パッケージ基板及びプリ半田構造が形成された半導体パッケージ基板、並びにこれらの製法
US7713860B2 (en) Method of forming metallic bump on I/O pad
KR101140518B1 (ko) 배선 기판 및 반도체 장치
CN106098667B (zh) 半导体器件
JP5113114B2 (ja) 配線基板の製造方法及び配線基板
CN101582386B (zh) 在半导体元件形成金属凸块与密封的方法
TW200926379A (en) Package substrate having electrical connecting structure and method of fabricating the same
JPWO2015198839A1 (ja) 半導体装置およびその製造方法
JP6586952B2 (ja) 半導体装置およびその製造方法
TWI397980B (zh) 使用介電外殼以加強半導體元件之可靠性
JP5520425B2 (ja) 半導体部材のメタルバンプと密封を形成する方法
KR101115705B1 (ko) 반도체 디바이스용 금속 범프 및 실을 형성하는 방법
JP2004281556A (ja) 半導体装置の製造方法
TW201944505A (zh) 配線基板、半導體裝置及配線基板的製造方法
KR101443922B1 (ko) 범핑 하지 금속이 없는 금속 범프 구조 및 그 제조방법
JP2009289804A (ja) 半導体素子の線路面の入出力パッド上に金属バンプを形成する方法
US20080212301A1 (en) Electronic part mounting board and method of mounting the same
KR20170021712A (ko) 반도체 디바이스 및 그 제조 방법
KR101050567B1 (ko) 반도체 연결패드 상의 금속범프 형성방법
JP5685807B2 (ja) 電子装置
WO2018198544A1 (ja) 半導体装置の製造方法および半導体装置
JP2021027122A (ja) 半導体装置
JP2005303021A (ja) 配線基板、半導体装置およびこれらの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120110

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120409

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130129