JP2009289061A - Ｉｃチップ、データ記憶方法及びデータ記憶プログラム等 - Google Patents

Abstract

【課題】より簡便な構成で、効率よく記憶領域を使用することができるＩＣチップ、データ記憶方法、データ記憶プログラム及び記録媒体等を提供する。
【解決手段】ＣＰＵは、少なくとも２以上に分割された各記憶領域を有し、外部から入力されるデータを前記各記憶領域の夫々に記憶するＥＥＰＲＯＭに対して、前記記憶領域の夫々にフラグ１２aが設けられ、前記データが前記記憶領域に記憶されるとフラグ１２aを初期値から変化させる。そして、ＣＰＵは、一の周期において、初期値を示す何れかの前記記憶領域にデータを記憶し、さらに、一の周期において、前記記憶領域全てに対してデータが記憶された場合に、前記変化させた符号を初期値に戻し、さらに、次の周期において、初期値を示す何れかの前記記憶領域にデータを記憶する。
【選択図】図２

Description

本発明は、ＩＣチップ、データ記憶方法及びデータ記憶プログラム等に関するものであり、より詳しくは、不揮発性メモリへデータを記憶する方法等に関する。

近年、ＩＣカード等に代表される携帯型情報記録媒体は様々な分野で利用されるようになっている。例えば、電子マネー機能を有する非接触型ＩＣカードにおいて、これを利用するユーザは、例えば、物品の購入時や交通機関等を利用する際、これら物品の購入や交通機関によるサービスを受ける対価として貨幣を支払う代わりに、ＩＣカードに記憶されている種々の情報（例えば、ユーザ情報及び残金情報等）を用いて、当該対価に対して支払い等の決算を行うことができる。

これら種々の情報は、ＩＣカードに搭載されたＩＣチップの記憶部に記録されており、必要に応じて、前記情報の読出し、記憶及び消去等が行われている。

そして、これら記憶部には、例えば、追記可能型不揮発性メモリであるＥＥＰＲＯＭ（Electrically Erasable Programmable Read Only Memory）が採用されている。

ＥＥＰＲＯＭは、不揮発性半導体メモリの一種であり、記憶されている内容を消去し、何度でも再記憶ができるＰＲＯＭ(Programmable Rom )である。ＥＥＰＲＯＭでは、データを記憶する記憶回数に制限があり、通常は、１０万回程度の消去、記憶のサイクルが保証されている。

このような記憶回数に制限があるＥＥＰＲＯＭを、効率よくかつ経済的に使用するために、通常、これらＥＥＰＲＯＭは、ＥＥＰＲＯＭの記憶領域を複数に分割し、各分割された領域にデータの記憶等を行うことにより、擬似的に記憶回数を増加させる手法が採用されている。

特許文献１では、複数の記憶領域に分割された物理メモリ空間を有するＥＥＰＲＯＭへのデータ記憶回数を任意に設定し、設定した記憶回数を超えた場合、他の分割された物理メモリ空間にデータを記憶する発明が開示されている。

また、特許文献２では、ＥＥＰＲＯＭを、ＥＥＰＲＯＭに予め定められている最大書込み回数で、ＥＥＰＲＯＭに予め保証されている最大書込み回数を除した値以上のブロックに区分けし、各ブロックに対する書込み回数を計数し、書込み回数のもっとも少ないブロックに対して書込みを行う発明が開示されている。
特開２００３−１４０９７９号公報 特許第３０１２７３７号公報

しかし、特許文献１及び特許文献２に開示された発明においては、分割された各記憶領域に記憶回数を計数する手段を夫々備えなければならず、記憶領域を余分に使用していた。また、分割された各記憶領域の一部に書込みが集中し、効率的に記憶領域を使用することができなかった。

そこで、本発明は上記各問題点に鑑みて為されたもので、その目的の一例は、より簡便な構成で、効率よく記憶領域を使用することができるＩＣチップ、データ記憶方法、データ記憶プログラム及び記録媒体等を提供することである。

上記の課題を解決するために、請求項１に記載のＩＣチップは、少なくとも２以上に分割された各記憶領域を有し、外部から入力されるデータを前記各記憶領域の夫々に記憶することができる記憶部を有するＩＣチップにおいて、前記記憶領域の夫々に符号が設けられ、前記データが前記記憶領域に記憶されると前記符号を初期値から変化させる符号変化手段と、一の周期において、初期値を示す何れかの前記記憶領域にデータを記憶する記憶制御手段と、前記符号変化手段はさらに、一の周期において、前記記憶領域全てに対してデータが記憶された場合に、前記変化させた符号を初期値に戻し、前記記憶制御手段はさらに、次の周期において、初期値を示す何れかの前記記憶領域にデータを記憶することを特徴とする。

この発明によれば、分割された記憶領域を有するＩＣチップにおいて、外部から入力されるデータを前記各記憶領域に記憶すると、各記憶領域に設けられた符号が初期値から変化し、一の周期において、前記記憶領域全てに対してデータが記憶された場合に、前記変化させた符号を初期値に戻し、前記記憶制御手段はさらに、次の周期において、初期値を示す何れかの前記記憶領域にデータを記憶することができる。

従って、外部から入力されたデータを、ＩＣチップの各記憶領域に記憶回数を計測する手段を夫々設けることなく、各周期毎に、均一に（ローテーションしながら）記憶することができるため、簡便な構成で、より効率よく記憶領域を使用することができる。

請求項２に記載のＩＣチップは、請求項１に記載のＩＣチップにおいて、前記記憶領域には、他の分割された記憶領域とを識別する連続番号が夫々付されており、前記記憶制御手段は、前記連続番号の順番にデータを記憶することを特徴とする。

従って、外部から入力されたデータを、ＩＣチップの各記憶領域に記憶回数を計測する手段を夫々設けることなく、さらに、均一に記憶することができるため、簡便な構成で、より効率よく記憶領域を使用することができる。

請求項３に記載のＩＣチップは、請求項１又は２に記載のＩＣチップにおいて、前記記憶部は、前記データを記憶する記憶回数に制限が設定されており、前記記憶回数が前記制限に達した場合に前記データの記憶を停止させる記憶停止手段を更に設けることを特徴とする。

従って、記憶回数が限界に達した場合にデータの記憶が停止されるため、記憶領域に記憶されるデータの正当性が向上される。

請求項４に記載のデータ記憶方法は、少なくとも２以上に分割された各記憶領域を有し、外部から入力されるデータを前記各記憶領域の夫々に記憶することができる記憶部を有するＩＣチップにデータを記憶するデータ記憶方法において、前記記憶領域の夫々に符号が設けられ、前記データが前記記憶領域に記憶されると前記符号を初期値から変化させる符号変化工程と、一の周期において、初期値を示す何れかの前記記憶領域にデータを記憶する記憶制御工程と、前記符号変化工程はさらに、一の周期において、前記記憶領域全てに対してデータが記憶された場合に、前記変化させた符号を初期値に戻し、前記記憶制御工程はさらに、次の周期において、初期値を示す何れかの前記記憶領域にデータを記憶することを特徴とする。

請求項５に記載のデータ記憶プログラムは、少なくとも２以上に分割された各記憶領域を有し、外部から入力されるデータを前記各記憶領域の夫々に記憶することができる記憶部を有するＩＣチップに含まれるコンピュータを、前記記憶領域の夫々に符号が設けられ、前記データが前記記憶領域に記憶されると前記符号を初期値から変化させる符号変化手段、一の周期において、初期値を示す何れかの前記記憶領域にデータを記憶する記憶制御手段、前記符号変化手段はさらに、一の周期において、前記記憶領域全てに対してデータが記憶された場合に、前記変化させた符号を初期値に戻し、前記記憶制御手段はさらに、次の周期において、初期値を示す何れかの前記記憶領域にデータを記憶することを特徴とする。

以上のように、本発明によれば、分割された記憶領域を有するＩＣチップにおいて、外部から入力されたデータを、ＩＣチップの各記憶領域に記憶回数を計測する手段を夫々設けることなく、ＩＣチップの各記憶領域に対して、各周期毎に、均一に記憶することができるため、簡便な構成で、より効率よく記憶領域を使用することができる。

以下、本願の最良の実施形態を添付図面に基づいて説明する。なお、以下に説明する実施の形態は、ＩＣチップに対して本願を適用した場合の実施形態である。

先ず、本実施形態に係るＩＣチップの構成及び機能概要について、図１を用いて説明する。なお、これらＩＣチップは、ＩＣカードやＩＣタグ等の携帯型情報記憶媒体に搭載され、データの送受信等を実現する。

図１は、ＩＣチップの全体構成例を示すブロック図である。図１に示すように、ＩＣチップＳは、Ｉ／Ｏ（input/output）インターフェース１、ＲＯＭ(Read Only Memory)２、ＲＡＭ(Random Access Memory)３、ＥＥＰＲＯＭ４、ＣＰＵ(Central Processing Unit)５等を備えて構成されている。

Ｉ／Ｏインターフェース１は、データを送受信するための入出力回路であり、ＣＰＵ５は、このＩ／Ｏインターフェース１を介して図示しないリーダライタ装置等と交信する。ＲＯＭ２内には、ＣＰＵ５によって実行されるべきプログラムが記憶されており、ＣＰＵ５は、このプログラムに基づいてＩＣチップＳを統括的に制御する。ＲＡＭ３は、ＣＰＵ５がＩＣチップを統括的に制御するために作業領域として使用するメモリである。

ＥＥＰＲＯＭ４は、不揮発性半導体メモリの一種であり、記憶領域に記憶されているデータを消去し、何度でも再記憶ができるＰＲＯＭ(Programmable Rom)である。また、ＥＥＰＲＯＭ４は、上述したように、データを記憶する記憶回数に制限があり、通常は、１０万回程度の消去、記憶のサイクルが保証されている。

本実施形態では、ＥＥＰＲＯＭ４に換えて、フラッシュメモリを用いることもできる。フラッシュメモリは、不揮発性半導体メモリの一種であり、オンボード状態で電気的にデータを書き換えることができることを特徴としている。

さらに、ＥＥＰＲＯＭ４は、本願の記憶部として機能し、ＩＣチップＳに記録すべきデータを格納（記憶）する。

さらに、ＣＰＵ５は、上述したようにＩＣチップＳ全体の動作を統括的に制御するとともに、本願の符号変化手段、憶制御手段及び記憶停止手段として機能する。

次に、本実施形態に係るＥＥＰＲＯＭ４内の記憶領域に記憶されるデータ構造を、図２を用いて説明する。

図２は、ＥＥＰＲＯＭ４内の記憶領域に記憶されるデータ構造を示す概念図である。図２に示すように、ＥＥＰＲＯＭ４内の記憶領域には、データ等のまとまりとしてのファイルＡ（１１）、ファイルＢ（１４）及びファイルＣ（１７）の３つのファイルが記憶されている。

各ファイルは、一又は複数の記憶領域としてのデータ領域と、各データ領域に設けられた符号としてのフラグ、及び、周期を示すカウンタ等から構成される。

例えば、ファイルＡ（１１）は、データ領域１１ａ乃至１１ｄの４つのデータ領域と、フラグ１２ａ乃至１２ｄの４つのフラグ、及び、カウンタ１３から構成されている。同様に、ファイルＢ（１４）は、１つのデータ領域（データ領域１４ａ）と、１つのフラグ（フラグ１５ａ）、及び、カウンタ１６から構成されている。そして、ファイルＣ（１７）は、２つのデータ領域（データ領域７ａ及び７ｂ）と、２つのフラグ（フラグ８ａ及び８ｂ）、及び、カウンタ１９から構成されている。

ここで、データ領域（データ領域１１ａ等）は、外部から入力されるデータ等を記憶する領域である。

フラグ（フラグ１２ａ等）は、各データ領域に設けられる符号であり、前記データ領域にデータが記憶されると、ＣＰＵ５等の指示により、記憶されたデータ領域に設けられたフラグの符号が初期値から変化するようになっている。

例えば、前記フラグの符号に０と１を用いる場合、前記符号の初期値を０とし、データ領域にデータが記憶されると前記フラグが１に変化するようになっている。このように、前記フラグは、０であるか１であるかを示す、最小１ビットの情報量を利用することによって、前記フラグが設けられたデータ領域にデータが記憶されたか否かを示すことができる。従って、より少ない情報量で、記憶の有無を判別することができる。

カウンタ（カウンタ１３等）は、ＣＰＵ５等の指示により、ある範囲内（例えば同一ファイル内）の各データ領域に対して、データを記憶する周期を計数するものである。そして、前記各データ領域全てに、例えば一回データが記憶されると、次の周期を計数するようになっている。

具体的には、上述したように前記データ領域に、一回データが書込まれると前記符号が初期値から変化する。ＣＰＵ５は、前記各領域に設けられた各符号の全てが初期値から変化した場合には、次の周期を計数し、前記各符号を初期値に戻すようになっている。

また、ファイルＢ１４のように、データ領域が一つしかないものについては、フラグを設けず、一回データが記憶される毎に、ＣＰＵ５等の指示により、カウンタに次の周期を計数させるようにしてもよい。

次に、図３を用いて、ＩＣチップＳの動作を説明する。図３は、ＩＣチップの動作を示すフローチャートである。

本実施形態のＩＣチップＳに含まれるＣＰＵ５は、少なくとも２以上に分割された各記憶領域を有し、外部から入力されるデータを前記各記憶領域の夫々に記憶されるＥＥＰＲＯＭ４に対して、前記記憶領域の夫々にフラグ（図２のフラグ１２a等）が設けられ、前記データが前記記憶領域に記憶されると前記フラグを初期値から変化させる。そして、ＣＰＵ５は、一の周期において、初期値を示す何れかの前記記憶領域にデータを記憶し、さらに、一の周期において、前記記憶領域全てに対してデータが記憶された場合に、前記変化させた符号を初期値に戻し、さらに、次の周期において、初期値を示す何れかの前記記憶領域にデータを記憶するようになっている。

以下に上記動作を詳細に説明する。

まず、ＣＰＵ５等の指示によって、ＥＥＰＲＯＭ４に対してデータの書込み（記憶）指示がなされると、ＣＰＵ５は、ローテーションカウンタ（図２のカウンタ１３等）の値を確認し、前記値が、ＥＥＰＲＯＭ４の書込み制限回数（上述した、データを記憶する記憶回数の制限）を超えているか否かをチェックする（ステップＳ１）。

書込み制限回数を超えている場合には（ステップＳ１：ＹＥＳ）、記憶停止手段としてのＣＰＵ５は、書込みエラーとして判断し、データの書込みを終了（停止）する。

一方、書込み制限回数を超えていない場合には（ステップＳ１：ＮＯ）、データを書込む対象のデータ領域（例えば、図２のデータ領域１１a等を参照）の数を識別し、取得する（ステップＳ２）。

図２を用いて説明すると、ファイル１１Ａのデータを更新するために新たなデータを書込む場合、ＣＰＵ５は、データを書込む場所であるデータ領域の数を認識する。ファイル１１Ａでは、データ領域として、データ領域１１a乃至１１ｄがあるため、その個数である４を識別し、取得する。

次に、記憶制御手段としてのＣＰＵ５は、各データ領域に設けられたフラグ（例えば、図２のフラグ１２a等を参照）の値を調査し、次に書込むデータ領域を確定する（ステップＳ３）。具体的には、ＣＰＵ５は、フラグの値が初期値か否かをチェックし、初期値を示すフラグが設定されたデータ領域にデータを書込む。

ここで、各データ領域に連続番号が夫々付されており、ＣＰＵ５は、連続番号が最小のものから順次、データを書込むようにしてもよい。

そして、符号変化手段としてのＣＰＵ５は、データが書込まれたデータ領域に設けられるフラグが示す値を、初期値から変更する（ステップＳ５）。上述した例においては、初期値０から１へ変更する。

次に、ＣＰＵ５は、各データ領域に設けられるフラグが示す値をチェックし、当該値が初期値を示すものが存在するか否かを識別する（ステップＳ６）。

前記初期値を示すフラグが存在した場合には（ステップＳ６：ＹＥＳ）、ローテーションカウンタが示す値（現在の周期）において、前記初期値を示すフラグが設けられているデータ領域にデータを書込むことができる。

データが書込まれると、書込みを終了する。

一方、前記初期値を示すフラグが存在しなかった場合には（ステップＳ６：ＮＯ）、ローテーションカウンタが示す値（現在の周期）において、データを書込むことができるデータ領域が存在しないことを示している。従って、ＣＰＵ５は、フラグを初期値に戻し、ローテーションカウンタの値を１加算し（ステップＳ７）、書込みを終了する。

以上説明したように、本実施形態においては、ＣＰＵ５は、少なくとも２以上に分割された各記憶領域を有し、外部から入力されるデータを前記各記憶領域の夫々に記憶するＥＥＰＲＯＭ４に対して、前記記憶領域の夫々にフラグ（図２のフラグ１２a等）が設けられ、前記データが前記記憶領域に記憶されると前記フラグを初期値から変化させる。そして、ＣＰＵ５は、一の周期において、初期値を示す何れかの前記記憶領域にデータを記憶し、さらに、一の周期において、前記記憶領域全てに対してデータが記憶された場合に、前記変化させた符号を初期値に戻し、さらに、次の周期において、初期値を示す何れかの前記記憶領域にデータを記憶することができる。

従って、外部から入力されたデータを、ＩＣチップの各記憶領域に記憶回数を計測する手段を夫々設けることなく、各周期毎に、均一に記憶することができるため、より効率よく記憶領域を使用することができる。

また、ＥＥＰＲＯＭ４に記憶されるデータ領域には、他のデータ領域とを識別する連続番号が夫々付されており、ＣＰＵ５は、前記連続番号の順番にデータを書込むことを特徴とする。

従って、外部から入力されたデータを、ＩＣチップの各記憶領域に記憶回数を計測する手段を夫々設けることなく、さらに、均一に記憶することができるため、より効率よく記憶領域を使用することができる。

また、前記データを記憶する記憶回数に制限が設定されているＥＥＰＲＯＭ４では、前記ローテーションカウンタが示す値が前記制限に達した場合に前記データの記憶を停止させる記憶停止手段を更に設けることを特徴とする。

従って、記憶回数が限界に達した場合にデータの記憶が停止されるため、記憶領域に記憶されるデータの正当性が向上される。

なお、上記実施形態においては、本願をＩＣチップに対して適用した場合の例を示したが、その他にも例えば、家庭用等の電子機器等に対しても適用可能である。

ＩＣチップＳの全体構成例を示すブロック図である。 ＥＥＰＲＯＭ４内の記憶領域に記憶されるデータ構造を示す概念図である。 ＩＣチップの動作を示すフローチャートである。

符号の説明

１ Ｉ／Ｏインターフェース
２ ＲＯＭ
３ ＲＡＭ
４ ＥＥＰＲＯＭ
５ ＣＰＵ
Ｓ ＩＣチップ

Claims (6)

1. 少なくとも２以上に分割された各記憶領域を有し、外部から入力されるデータを前記各記憶領域の夫々に記憶することができる記憶部を有するＩＣチップにおいて、
   前記記憶領域の夫々に符号が設けられ、前記データが前記記憶領域に記憶されると前記符号を初期値から変化させる符号変化手段と、
   一の周期において、初期値を示す何れかの前記記憶領域にデータを記憶する記憶制御手段と、
   前記符号変化手段はさらに、一の周期において、前記記憶領域全てに対してデータが記憶された場合に、前記変化させた符号を初期値に戻し、
   前記記憶制御手段はさらに、次の周期において、初期値を示す何れかの前記記憶領域にデータを記憶することを特徴とするＩＣチップ。
2. 請求項１に記載のＩＣチップにおいて、
   前記記憶領域には、他の分割された記憶領域を識別する連続番号が夫々付されており、
   前記記憶制御手段は、前記連続番号の順番にデータを記憶することを特徴とするＩＣチップ。
3. 請求項１又は２に記載のＩＣチップにおいて、
   前記記憶部は、前記データを記憶する記憶回数に制限が設定されており、
   前記記憶回数が前記制限に達した場合に前記データの記憶を停止させる記憶停止手段を更に設けることを特徴とするＩＣチップ。
4. 少なくとも２以上に分割された各記憶領域を有し、外部から入力されるデータを前記各記憶領域の夫々に記憶することができる記憶部を有するＩＣチップにデータを記憶するデータ記憶方法において、
   前記記憶領域の夫々に符号が設けられ、前記データが前記記憶領域に記憶されると前記符号を初期値から変化させる符号変化工程と、
   一の周期において、初期値を示す何れかの前記記憶領域にデータを記憶する記憶制御工程と、
   前記符号変化工程はさらに、一の周期において、前記記憶領域全てに対してデータが記憶された場合に、前記変化させた符号を初期値に戻し、
   前記記憶制御工程はさらに、次の周期において、初期値を示す何れかの前記記憶領域にデータを記憶することを特徴とするデータ記憶方法。
5. 少なくとも２以上に分割された各記憶領域を有し、外部から入力されるデータを前記各記憶領域の夫々に記憶することができる記憶部を有するＩＣチップに含まれるコンピュータを、
   前記記憶領域の夫々に符号が設けられ、前記データが前記記憶領域に記憶されると前記符号を初期値から変化させる符号変化手段、
   一の周期において、初期値を示す何れかの前記記憶領域にデータを記憶する記憶制御手段、
   前記符号変化手段はさらに、一の周期において、前記記憶領域全てに対してデータが記憶された場合に、前記変化させた符号を初期値に戻し、
   前記記憶制御手段はさらに、次の周期において、初期値を示す何れかの前記記憶領域にデータを記憶することを特徴とするデータ記憶プログラム。
6. 請求項５に記載のデータ記憶プログラムがコンピュータ読み取り可能に記録されていることを特徴とする記録媒体。

Images