JP2009284134A - クロックデータ修復回路 - Google Patents
クロックデータ修復回路 Download PDFInfo
- Publication number
- JP2009284134A JP2009284134A JP2008132894A JP2008132894A JP2009284134A JP 2009284134 A JP2009284134 A JP 2009284134A JP 2008132894 A JP2008132894 A JP 2008132894A JP 2008132894 A JP2008132894 A JP 2008132894A JP 2009284134 A JP2009284134 A JP 2009284134A
- Authority
- JP
- Japan
- Prior art keywords
- overtaking
- clock
- clock signal
- phase
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
【解決手段】本発明の1つの実施形態は、位相検出部2と、クロック信号生成部と、出力部と、追い越し検知部8とを備えるクロックデータ修復回路である。位相検出部2は、入力データから位相情報を取得し、クロック信号生成部は、位相情報に基づき、複数のクロック信号を生成し、出力部は、入力データと、クロック信号生成部で生成した複数のクロック信号のうち選択したクロック信号とを出力する。追い越し検知部8は、選択したクロック信号が入力データを位相的に追い越しているか否かを検知し、当該検知に基づき選択したクロック信号をクロック信号生成部で生成した他のクロック信号に切り替えるように制御する。
【選択図】図1
Description
図1に、本実施の形態に係るクロックデータ修復回路のブロック図を示す。図1に示すクロックデータ修復回路では、セレクタ1を介して入力された入力データDATAの位相情報を取得する位相検出器(Phase Detector)2と、位相情報に基づき複数のクロック信号CLK0,CLK90を生成するチャージポンプ(Charge Pump)3、ループフィルタ(Loop Filter)4、電圧制御発振器(Voltage Controlled Oscillator)5とを備えている。また、図1に示すクロックデータ修復回路では、入力データDATAを出力する再生データ出力回路(Decision Circuit)7と、複数のクロック信号CLK0,CLK90のうちセレクタ6で選択したクロック信号CLKとを出力する構成とを備えている。さらに、図1に示すクロックデータ修復回路では、選択したクロック信号CLKが入力データDATAを位相的に追い越しているか否かを検知し、当該検知に基づき選択したクロック信号CLKを他のクロック信号を切り替えるためにセレクタ6を制御する追い越し検知回路8を備えている。なお、CLK0は、位相が0度のクロック信号で、CLK90は位相が90度のクロック信号である。
図6に、本実施の形態に係るクロックデータ修復回路のブロック図を示す。図6に示すクロックデータ修復回路は、基本的な構成は実施の形態1と同じであるが、生成する複数のクロック信号がことなりCLK0,CLK135,CLK270,CLK405である。つまり、実施の形態1に係るクロックデータ修復回路では、追い越しが検知される毎にCLK0とCLK90とを切り替えていたが、本実施の形態に係るクロックデータ修復回路では、追い越しが検知される毎に、位相が135度異なるクロック信号に切り替わる。なお、CLK0は、位相が0度のクロック信号で、CLK135は位相が135度のクロック信号で、CLK270は位相が270度のクロック信号で、CLK405は位相が45度(CLK405からCLK0への極性が変わるので実質の位相差は135度)のクロック信号である。また、図6に示すクロックデータ修復回路は、切り替えるクロック信号の数が増えたことによりセレクタ6が2ビットになっている点が図1に示すクロックデータ修復回路と異なる。
図9に、本実施の形態に係るクロックデータ修復回路のブロック図を示す。図9に示すクロックデータ修復回路は、基本的な構成は実施の形態1と同じであるが、追い越し検知回路8が所定の期間追い越しを検出しない場合に、位相ロック信号を出力する点が異なる。従来、クロックデータ修復回路では、クロック信号CLKと入力データDATAとが同期しているか否かを判断するためには、実際のデータを検証しなければ判断できなかった。そこで、本実施の形態に係るクロックデータ修復回路では、図10に示す追い越し検知回路8の回路構成のように、追い越し検出部82で所定の期間追い越しを検出しない場合に、位相ロック信号LOCK_DETを出力する位相ロック信号出力部85を備えている。
図12に、本実施の形態に係るクロックデータ修復回路のブロック図を示す。図12に示すクロックデータ修復回路は、実施の形態1に示す追い越し検知回路8(図12中では8Aと表記)と、実施の形態2に示す追い越し検知回路8(図12中では8Bと表記)とを組み合わせ、切り替え信号SW_OUTが所定の回数を越えた場合に追い越し検知回路8Aから追い越し検知回路8Bに切り替える構成である。
Claims (7)
- 入力データから位相情報を取得する位相検出部と、
前記位相情報に基づき、複数のクロック信号を生成するクロック信号生成部と、
前記入力データと、前記クロック信号生成部で生成した前記複数のクロック信号のうち選択したクロック信号とを出力する出力部と、
前記選択したクロック信号が前記入力データを位相的に追い越しているか否かを検知し、当該検知に基づき前記選択したクロック信号を前記クロック信号生成部で生成した他のクロック信号に切り替えるように制御する追い越し検知部とを備えるクロックデータ修復回路。 - 請求項1に記載のクロックデータ修復回路であって、
前記追い越し検知部は、
遅延手段を用いて時間差を有する複数の前記入力データをサンプリングすることで、クロック信号の位相的な追い越しを検出できる範囲を決定する追い越し検出範囲決定部と、
前記追い越し検出範囲決定部で決定した検出範囲において、前記クロック信号の立ち上がり時にサンプリングした遅延時間の異なる複数の前記入力データがそれぞれ異なる状態であれば、前記クロック信号が前記入力データを追い越したと判断する追い越し検出部と、
前記追い越し検出部で追い越しを検出してから次の追い越しを検出するまでの遅延時間を決定する遅延時間決定部と、
前記追い越し検出部での検出結果に基づきクロック信号の切り替え信号を出力する切り替え制御部とを備えることを特徴とするクロックデータ修復回路。 - 請求項2に記載のクロックデータ修復回路であって、
前記追い越し検知部は、所定の期間追い越しを検出しない場合、位相ロック信号を出力する位相ロック信号出力部をさらに備えることを特徴とするクロックデータ修復回路。 - 請求項1乃至請求項3のいずれか1つに記載のクロックデータ修復回路であって、
前記追い越し検知部が制御するクロック信号の位相は、0度と90度であることを特徴とするクロックデータ修復回路。 - 請求項1乃至請求項3のいずれか1つに記載のクロックデータ修復回路であって、
前記追い越し検知部が制御するクロック信号の位相は、0度、135度、270度、45度であることを特徴とするクロックデータ修復回路。 - 請求項1に記載のクロックデータ修復回路であって、
制御するクロック信号の位相が異なる2つの前記追い越し検知部を備え、
両者の前記追い越し検知部を追い越し検知の回数に基づき切り替えることを特徴とするクロックデータ修復回路。 - 請求項6に記載のクロックデータ修復回路であって、
異なる2つの前記追い越し検知部は、制御するクロック信号の位相が0度と90度の前記追い越し検知部と、制御するクロック信号の位相が0度、135度、270度、45度の前記追い越し検知部とであることを特徴とするクロックデータ修復回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008132894A JP2009284134A (ja) | 2008-05-21 | 2008-05-21 | クロックデータ修復回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008132894A JP2009284134A (ja) | 2008-05-21 | 2008-05-21 | クロックデータ修復回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009284134A true JP2009284134A (ja) | 2009-12-03 |
Family
ID=41454137
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008132894A Pending JP2009284134A (ja) | 2008-05-21 | 2008-05-21 | クロックデータ修復回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009284134A (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08237104A (ja) * | 1995-02-23 | 1996-09-13 | Nippon Telegr & Teleph Corp <Ntt> | ビット位相検出回路およびビット位相同期回路 |
JPH09261212A (ja) * | 1996-03-19 | 1997-10-03 | Fujitsu Ltd | クロック抽出回路 |
JP2000232437A (ja) * | 1998-12-11 | 2000-08-22 | Matsushita Electric Ind Co Ltd | データ受信装置 |
-
2008
- 2008-05-21 JP JP2008132894A patent/JP2009284134A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08237104A (ja) * | 1995-02-23 | 1996-09-13 | Nippon Telegr & Teleph Corp <Ntt> | ビット位相検出回路およびビット位相同期回路 |
JPH09261212A (ja) * | 1996-03-19 | 1997-10-03 | Fujitsu Ltd | クロック抽出回路 |
JP2000232437A (ja) * | 1998-12-11 | 2000-08-22 | Matsushita Electric Ind Co Ltd | データ受信装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4754578B2 (ja) | 位相比較器及び位相調整回路 | |
US8698527B2 (en) | Circuit and method for preventing false lock and delay locked loop using the same | |
JP5397025B2 (ja) | クロック再生装置および電子機器 | |
US8605849B2 (en) | Glitch free oversampling clock and data recovery | |
CN107306178B (zh) | 时脉数据回复装置与方法 | |
JP2009278528A (ja) | Dll回路、および半導体装置 | |
US20060193413A1 (en) | Method of capturing data transferred in synchronization with a data strobe signal and data capture circuit performing same | |
TWI601404B (zh) | 時脈資料回復裝置與方法 | |
US10673445B2 (en) | Time-to-digital converter in phase-locked loop | |
US8766687B2 (en) | Semiconductor memory device and operating method thereof | |
JP2004135318A (ja) | 改善されたタイミングマージンを有する位相検出器 | |
KR100878259B1 (ko) | 위상 검출기, 이를 포함하는 지연 고정 루프 및 이를구동하는 방법 | |
CN106571813B (zh) | 全新设计的边沿式高阻型数字鉴相器 | |
JP2011234009A (ja) | クロックアンドデータリカバリ回路 | |
US11012077B2 (en) | Integrated circuit detecting frequency and phase of clock signal and clock and data recovery circuit including the integrated circuit | |
JP2013070254A (ja) | Cdr回路 | |
KR101671568B1 (ko) | 오동기화를 방지하기 위한 이중 위상 주파수 검출기 회로, 이의 동작 방법 및 이를 사용하는 클록 데이터 복원 회로 | |
US7164296B2 (en) | Runt-pulse-eliminating multiplexer circuit | |
KR100735548B1 (ko) | 지연동기회로 및 방법 | |
JP2009284134A (ja) | クロックデータ修復回路 | |
US9793901B2 (en) | Integrated circuit | |
JP2004214825A (ja) | 周波数比較器 | |
US20080075221A1 (en) | Apparatus and related method for detecting phase of input data | |
JP2000188540A (ja) | クロック発生回路 | |
CN105591648B (zh) | 相位侦测器及相关的相位侦测方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100524 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110303 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120912 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121002 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130305 |