JP2009268238A - Ｐｗｍ制御回路及びこれを備える昇圧型力率改善回路 - Google Patents

Abstract

【課題】駆動信号を安定的に出力させ得るＰＷＭ制御回路を提供し、併せて、出力電圧の安定的な制御を実現させ得る昇圧型力率改善回路を提供する。
【解決手段】ＰＷＭ制御回路１０には、昇圧型力率改善回路ＰＦＣにて生成された出力電圧Ｖｏｕｔを検出する出力電圧検出回路１２と、検出電圧合成回路１３の二次検出出力電圧Ｖｒに基づいてＩＣ入力電圧Ｖｓを出力させる検出電圧調整回路１４と、入力ポートＰ１を共通にするフィードバック制御回路及び過電圧保護回路を具備する専用ＩＣ１５とが構成さる。ここで、検出電圧調整回路１４では、当該検出電圧調整回路１４によって規定される許容電圧Ｖｏｖｐ２より出力電圧Ｖｏｖｐの方が低い場合、ＩＣ入力電圧ＶｓをＩＣ入力許容電圧Ｖｋｔｈより低値に制御させ、許容電圧Ｖｏｖｐ２より前記出力電圧の方が高い場合、前記ＩＣ入力電圧を前記ＩＣ入力許容電圧より高値に制御させる。
【選択図】図３

Description

本発明はＰＷＭ制御回路及びＰＷＭ制御回路を備える昇圧型力率改善回路に関し、特に、過電圧保護機能を備える専用ＩＣを当該ＰＷＭ制御回路へ搭載させる際に用いて好適のものである。

従来より、電気製品に搭載されるコンバータとして、交流電源から変換した整流電圧を昇圧させ適宜の出力電圧を得る昇圧型力率改善回路が利用されている。かかる昇圧型力率改善回路には、ＰＷＭ制御回路が配備され、ＰＷＭ制御（Power Width Modulation）によって力率の改善が図られている。また、かかるＰＷＭ制御回路では、昇圧型力率改善回路を安全に駆動させる技術について種々の検討が成されている。

例えば、ＰＷＭ制御回路には、昇圧型力率改善回路にて生成された出力電圧を検出することにより当該出力電圧の極度な上昇を防止させる、所謂、過電圧保護回路が構成されている。かかる過電圧保護回路では、出力電圧の検出値に基づいて生成された所定の検出電圧が入力され、当該所定の検出電圧によって出力電圧の状態を判別する。そして、ＰＷＭ制御回路では、出力電圧が或る一定の閾値を超えたとする信号を過電圧保護回路が検知すると、当該ＰＷＭ制御回路から出力される駆動信号を中断させ、これに応じて、昇圧型力率改善回路の動作が停止されることとなる。

一方、ＰＷＭ制御回路のために特化して開発された集積回路として、ＰＷＭ制御を実現させるフィードバック制御回路をワンチップ化させた専用ＩＣが製品化されている。かかる専用ＩＣは、ＰＷＭ制御回路の簡素化及び小型化を効果的に実現させ、ＰＷＭ制御回路を構成させる実装部品として広く用いられている。更に、かかる専用ＩＣには、近年、上述した過電圧保護回路を内蔵させたものが数多く製品化されている。

特開平１０−１２７０４６号公報（特許文献１）では、過電圧保護機能付専用ＩＣを搭載させた昇圧型コンバータの制御回路が紹介されている。制御回路（特許請求の範囲におけるＰＷＭ制御回路）は、出力電圧検出手段（特許請求の範囲における出力電圧検出回路）と、分圧抵抗（本実施の形態における入力電圧検出回路）と、出力電圧補正手段（本実施の形態における検出電圧合成回路）と、過電圧の保護回路等が適宜内蔵された専用ＩＣとから構成されている。かかる構成を具備する制御回路では、昇圧型コンバータ（特許請求の範囲における昇圧型力率改善回路）における出力電圧と入力電圧との双方の電圧値に基づく検出出力電圧（特許請求の範囲における所定の検出電圧）を生成させるので、専用ＩＣでは、当該検出出力電圧を受信すると、入力電圧と出力電圧との双方の電圧値に応じて駆動信号を出力させることとなる。従って、昇圧型コンバータでは、かかる専用ＩＣによって駆動されるため、出力電圧が入力電圧の電圧値に応じて制御され、これにより、当該昇圧型コンバータの後段に接続される負荷のストレスが軽減される。

特開平１０−１２７０４６号公報

ここで、過電圧保護回路が内蔵された専用ＩＣを用いる場合、図４又は図９等に示す如く、かかる専用ＩＣには、所定の検出電圧を印加させる入力ポートＰ１を一箇所しか設けていないものが数多く市販されている。そして、図４又は図９の専用ＩＣに限らず、一箇所の検出電圧用入力ポートを具備する専用ＩＣを用いると、特許文献１の技術では、図１４に示す如く、出力電圧Ｖｏｕｔの制御されるべき理想値Ｖｏｔｈがフィードバック制御回路の基準電圧（実施例における制御基準電圧）に基づいて画定されるため、専用ＩＣに入力される所定の検出電圧は、フィードバック制御回路の基準電圧に基づいて調整されることとなる。このとき、フィードバック制御回路に入力された所定の検出電圧はその電圧値を変えることなく過電圧保護回路にも入力されるので、出力電圧Ｖｏｕｔの上限値とされる許容電圧Ｖｏｖｐ１は、設計意図と無関係な電圧値として自動的に画定されてしまう。

かかる場合、図１４（ａ）に示す如く、出力電圧Ｖｏｕｔの理想値Ｖｏｔｈを所望の値に設定した時、これに応じて許容電圧Ｖｏｖｐ１が低く設定されてしまうと、許容電圧Ｖｏｖｐ１を超えてしまう出力電圧Ｖｏｕｔが頻発することとなるで、これに伴って、ＰＷＭ制御回路では、昇圧型力率改善回路を動作させる駆動信号が度々中断され、一方、昇圧型力率改善回路では、出力電圧Ｖｏｕｔの安定的な制御が実施されなくなるとの問題が生じる。

また、図１４（ｂ）に示す如く、ＰＷＭ制御回路に実装される電気的素子又は専用ＩＣには性能上のバラつきが存在するため、出力電圧Ｖｏｕｔの理想値Ｖｏｔｈが実質的に上昇してしまう現象が起こり得る。かかる現象によって、許容電圧Ｖｏｖｐ１を超えてしまう出力電圧Ｖｏｕｔが頻発すると、上述同様、ＰＷＭ制御回路では、昇圧型力率改善回路の駆動信号が度々中断され、一方、昇圧型力率改善回路では、出力電圧Ｖｏｕｔを安定的に制御できなくなるとの問題が生じる。

本発明は上記課題に鑑み、駆動信号を安定的に出力させ得るＰＷＭ制御回路の提供、及び、出力電圧の安定的な制御を実現させ得る昇圧型力率改善回路の提供を目的とする。

上記課題を解決するために、本発明では次のようなＰＷＭ制御回路の構成とする。即ち、 昇圧型力率改善回路にて生成された出力電圧を検出する出力電圧検出回路と、入力された所定の検出電圧に基づいてＩＣ入力電圧を出力させる検出電圧調整回路と、前記ＩＣ入力電圧が印加される入力ポートへ接続され当該ＩＣ入力電圧に基づき波形制御した駆動信号を出力させるフィードバック制御回路と前記入力ポートに接続され前記ＩＣ入力電圧の上限値とされるＩＣ入力許容電圧を上回るＩＣ入力電圧の電圧値を検出する過電圧保護回路と前記ＩＣ入力許容電圧を上回るＩＣ入力電圧の電圧値を検出した際に前記駆動信号の出力を中断させるドライブ回路とを具備する専用ＩＣとから構成され、前記検出電圧調整回路は、当該検出電圧調整回路によって規定される許容電圧より前記出力電圧の方が低い場合、前記ＩＣ入力電圧を前記ＩＣ入力許容電圧より低値に制御させ、前記許容電圧より前記出力電圧の方が高い場合、前記ＩＣ入力電圧を前記ＩＣ入力許容電圧より高値に制御させる。

好ましくは、前記所定の検出電圧は、前記出力電圧検出回路から出力される検出出力電圧、又は、前記検出出力電圧に補正波形を合成させた二次検出出力電圧とされる。

このとき、前記検出電圧調整回路は、一端の入力点では前記検出出力電圧又は前記二次検出出力電圧の何れかが印加され他端の出力点では前記専用ＩＣの入力ポートに接続される調整抵抗と、一端では所定の定電圧が印加され他端では前記出力点に接続されたプルアップ抵抗と、一端が前記出力点に接続され当該出力点の電圧値を減少させるプルダウン抵抗とから構成させても良い。また、前記検出電圧調整回路は、一端の入力点では前記検出出力電圧又は前記二次検出出力電圧の何れかが印加され他端の出力点では前記専用ＩＣの入力ポートに接続される調整抵抗と、一端が前記出力点に接続され当該出力点の電圧値を減少させるプルダウン抵抗とから構成させても良い。

また、本発明では次のような昇圧型力率改善回路の構成とする。即ち、当該昇圧型力率改善回路は、交流電源の電圧を整流波化させ入力電圧を生成する整流回路と、リアクトル及び整流素子及び平滑コンデンサ及びスイッチング素子と、前記スイッチング素子の動作を制御させる制御回路とから成り、前記出力電圧が前記入力電圧から昇圧されて略一定値に制御され、前記制御回路は、上述した発明のうち何れか一つのＰＷＭ制御回路であることとする。

本発明に係るＰＷＭ制御回路では、所定の検出電圧を出力電圧調整回路によって低下させるので、かかる所定の入力電圧が増加する場合であっても、一定の条件を満たす所定の入力電圧にあっては、専用ＩＣへ入力されるＩＣ入力電圧がＩＣ入力許容電圧値より低値に制御され、これにより、専用ＩＣでは、過電圧保護回路が頻繁に駆動されることなく、スイッチング素子を動作させる駆動信号の安定供給を実現させる。

また、かかるＰＷＭ制御回路を用いた昇圧型力率改善回路では、出力電圧の上限値とされる許容電圧を向上させることが可能とされるので、スイッチング素子を動作させる駆動信号が専用ＩＣから安定的に供給され、これにより、スイッチング素子を緊急停止させることなく、出力電圧の制御動作を持続させることが可能となる。

以下、本発明に係る実施の形態につき図面を参照して説明する。図１には、昇圧型力率改善回路の構成が示されている。当該昇圧型力率改善回路ＰＦＣは、整流回路ＤＳと、リアクトルＬ及び整流素子Ｄ及びスイッチング素子Ｑと、ＰＷＭ制御回路１０とから構成される。また、昇圧型力率改善回路ＰＦＣの後段には、接続端子＋ｑ及び−ｑが設けられ、図示されないインバータ回路又は所定の負荷等が接続される。

整流回路ＤＳは、商用電源等の交流電源に接続され、かかる交流電源の電圧及び電流の負領域を反転させ、これにより、整流波化された入力電圧Ｖｉｎ及び入力電流を生成する。また、整流回路ＤＳは、ハイサイドラインＬＨ及びローサイドラインＬＬが接続され、入力電圧Ｖｉｎを印加させる。尚、本実施の形態では、整流回路ＤＳがダイオードブリッジのみによって構成されているため、出力電圧Ｖｉｎの波形は全波波形とされているが、例えば、コンデンサインプット型の整流回路に置換えて、出力電圧Ｖｉｎの減少曲線部を平滑化させるようにしても良い。

リアクトルＬは、ハイサイドラインＬＨに介挿され、入力電流によってエネルギーを蓄積させ、スイッチング素子Ｑの動作に応じて当該エネルギーを開放させる。

整流素子Ｄは、アノード側がリアクトルＬに接続されカソード側が端子＋ｑの方向へ接続される。かかる整流素子Ｄは、ハイサイドラインＬＨを流れる電流をコンデンサＣへと供給させ、一方、コンデンサＣから流出する逆流電流の通過を阻止させる。

平滑コンデンサＣは、整流素子Ｄから供給された電流を通過させ、これにより、両極板へ電荷が蓄積され、出力電圧Ｖｏｕｔを生成させる。かかる出力電圧Ｖｏｕｔは、ＰＷＭ制御回路１０及びスイッチング素子Ｑの動作によって一定値に制御される。

スイッチング素子Ｑは、ＰＷＭ制御回路１０から受信した駆動信号に応じて動作し、ハイサイドラインＬＨとローサイドラインＬＬとを短絡させる。従って、スイッチング素子Ｑは、駆動信号を受信すると、ハイサイドラインＬＨに流れる電流をローサイドラインＬＬへ引き込み、駆動信号の受信が途絶えると、当該スイッチング素子Ｑの内部を通過する電流を遮断させ、かかる電流の流れを整流素子Ｄの方向へと変更させる。尚、かかるスイッチング素子Ｑは、バイポーラトランジスタ又はＭＯＳＦＥＴ又はＩＧＢＴ等の如く、電気的な信号に応じて作動する素子が用いられる。

ＰＷＭ制御回路１０は、図示の如く、信号ラインＬｉ及び信号ラインＬｏ及び信号ラインＬｓを具備し、信号ラインＬｉはリアクトルＬの直前に接続され、信号ラインＬｏは整流素子Ｄの直後に接続され、信号ラインＬｓはスイッチング素子Ｑの信号受信用端子に接続される。かかる構成により、ＰＷＭ制御回路１０では、信号ラインＬｉ及びＬｏを介して入力電圧Ｖｉｎ及び出力電圧Ｖｏｕｔの情報を取得し、これに基づいて演算処理を実施させ、駆動信号を出力させる。そして、信号ラインＬｓに接続されたスイッチング素子Ｑは、当該駆動信号によって適宜に駆動される。また、本実施の形態に係るＰＷＭ制御回路１０は、入力電圧Ｖｉｎ及び出力電圧Ｖｏｕｔのみの情報に基づいて駆動信号を算出する構成とされているが、これに限定することなく、ローサイドラインＬＬの電流値を検出する信号ライン、又は、リアクトルＬの動作状態を検出する構成等を適宜追加させても良い。尚、上述したＰＷＭ制御回路１０の詳細な構成及び動作については追って詳述する。

かかる構成を具備する昇圧型力率改善回路ＰＦＣは以下の如く動作する。即ち、整流回路ＤＳに交流電源Ｅが供給されると、当該整流回路ＤＳは、後段に配されるハイサイドラインＬＨ及びローサイドラインＬＬの両端に全波波形の入力電圧Ｖｉｎを印加させる。この後、ＰＷＭ制御回路１０の動作状態に応じて、昇圧型力率改善回路ＰＦＣは、以下の二種類の動作を連続的に繰り返す。

先ず、ＰＷＭ制御回路１０が駆動信号を出力している場合、スイッチング素子Ｑは、ＯＮ状態とされるので、当該スイッチング素子Ｑの内部には電流が通過できるようになる。従って、回路を構成するハイサイドラインＬＨ及びローサイドラインＬＬが短絡され、リアクトルＬでは、内部エネルギーが蓄積される。

次に、ＰＷＭ制御回路１０が駆動信号を出力しない場合、スイッチング素子Ｑは、ＯＦＦ状態とされるので、当該スイッチング素子Ｑを通過する電流を遮断させる。このとき、リアクトルＬに流れる電流が減少するので、当該リアクトルにて逆起電力が発生し、整流素子Ｄを通過する電流が増加する。そして、かかる如く通過した電流は、コンデンサＣへ供給され、当該コンデンサＣに電荷が蓄積される。このとき、コンデンサＣの両端電圧は、極板間に蓄積された電荷に応じて変動し、スイッチング素子Ｑの動作に応じて略一定値に制御される。かかる両端電圧は、リアクトルＬの逆起電力によってチャージアップされ、入力電圧Ｖｉｎのピーク値より高い値に昇圧される。

以上の如く、昇圧型力率改善回路１０は、スイッチング素子ＱのＯＮ／ＯＦＦ制御が実施され、コンデンサＣの両端電圧を略一定値に制御させる。このとき同時に、コンデンサＣの両端電圧は入力電圧Ｖｉｎから一定レベル昇圧され、当該両端電圧を出力電圧Ｖｏｕｔとして端子＋ｑ及び端子−ｑの両端に印加させる。

以下、種々の実施例を用い、本実施の形態の特徴部とされるＰＷＭ制御回路１０について説明する。

図２には、本実施例に係るＰＷＭ制御回路の構成が示されている。かかるＰＷＭ制御回路１０は、入力電圧検出回路１１と出力電圧検出回路１２と検出電圧合成回路１３と検出電圧調整回路１４と専用ＩＣ１５とから構成され、当該ＰＷＭ制御回路１０には、更に、信号ラインＬｏに接続された端子Ｓ１と、信号ラインＬｉに接続された端子Ｓ２と、信号ラインＬｓに接続された端子Ｓ３とが配備されている。

入力電圧検出回路１１は、端子Ｓ２に接続され、昇圧型力率改善回路ＰＦＣにおける入力電圧Ｖｉｎの電圧値が入力され、当該電圧値に基づいて検出入力電圧Ｖｐを生成させる。また、入力電圧検出回路１１は、検出電圧合成回路１３に接続され、かかる如く生成された検出入力電圧Ｖｐを出力させる。

出力電圧検出回路１２は、端子Ｓ１に接続され、昇圧型力率改善回路ＰＦＣにて生成された出力電圧Ｖｏｕｔを検出し、当該出力電圧Ｖｏｕｔの電圧値に基づいて検出出力電圧Ｖｑを生成させる。また、かかる出力電圧検出回路１２は、検出電圧合成回路１３に接続され、当該検出出力電圧Ｖｑを出力させる。

検出電圧合成回路１３は、入力電圧検出回路１１及び出力電圧検出回路１２の双方に接続されており、検出入力電圧Ｖｐ（特許請求の範囲における補正波形）と検出出力電圧Ｖｑとが入力される。そして、検出出力電圧Ｖｑに検出入力電圧Ｖｐの波形成分を合成し、二次検出出力電圧Ｖｒを生成させる。また、検出電圧合成回路１３は、検出電圧調整回路１４に接続され、当該二次検出出力電圧Ｖｒを出力させる。

検出電圧調整回路１４は、検出電圧合成回路１３に接続さており、二次検出出力電圧Ｖｒが入力され、当該二次検出出力電圧に基づいてＩＣ入力電圧Ｖｓを生成させる。また検出電圧調整回路１４は、専用ＩＣ１５の入力ポートに接続され、ＩＣ入力電圧Ｖｓを出力させる。かかる検出電圧調整回路１４では、二次検出出力電圧Ｖｒの電圧値に応じてＩＣ入力電圧Ｖｓを制御させ、適正化されたＩＣ入力電圧Ｖｓを出力することで、専用ＩＣ１５を所望の状態にて動作させる。前述の如く、二次検出出力電圧Ｖｒは、昇圧型力率改善回路ＰＦＣの出力電圧Ｖｏｕｔに応じて画定される値とされるため、検出電圧調整回路１４は、出力電圧Ｖｏｕｔに応じてＩＣ入力電圧Ｖｓを調整させ、専用ＩＣ１５を所望の状態にて動作させることになる。

専用ＩＣ１５は、ＰＷＭ制御回路に搭載されるために特化して製品化された専用のＩＣである。かかる専用ＩＣ１５は、出力電圧Ｖｏｕｔを略一定値に制御させるフィードバック制御回路と、ＩＣ入力電圧Ｖｓの上限値とされるＩＣ入力許容電圧Ｖｋｔｈが供給され、当該ＩＣ入力許容電圧ＶｋｔｈとＩＣ入力電圧Ｖｓとの比較結果を比較信号として出力させる過電圧保護回路と、フィードバック制御回路の処理結果と過電圧保護回路の比較信号とに基づいて駆動信号の出力を中断又は継続させるドライブ回路とが内蔵されている。また、専用ＩＣ１５は、端子Ｓ３に接続され、当該端子Ｓ３及び信号ラインＬｓを介してスイッチング素子Ｑへ駆動信号を供給させる。

尚、上述した検出電圧調整回路１４及び専用ＩＣ１５については、以下、図３乃至図５を参照して詳述することとする。

図３には、本実施例に係るＰＷＭ制御回路１０の回路構成が示されている。尚、同図には、端子Ｓ１に印加される出力電圧Ｖｏｕｔ、端子Ｓ２に印加される入力電圧Ｖｉｎ、更に、検出出力電圧Ｖｑ、二次検出出力電圧Ｖｒ、ＩＣ入力電圧Ｖｓが便宜的に示されている。

入力電圧検出回路１１は、抵抗Ｒ６乃至Ｒ１０と、オペアンプＡＭＰ１と、ダイオードＤｄと、コンデンサＣｄとから構成されている。図示の如く、抵抗Ｒ６及び抵抗Ｒ７は、分圧抵抗を成し、一端では入力電圧Ｖｉｎが印加され、他端ではグランドに接地されている。オペアンプＡＭＰ１は、非反転端子には抵抗Ｒ６及び抵抗Ｒ７の分圧点が接続され、反転端子には抵抗Ｒ８の一端が接続されている。かかる抵抗Ｒ８は、他端がグランドへ接地されている。また、オペアンプＡＭＰ１の出力端子には、抵抗Ｒ１０及びダイオードＤｄから成る直列回路が接続されている。そして、かかる直列回路の出力端とオペアンプＡＭＰ１の反転端子との間には抵抗Ｒ９が並列接続されている。更に、直列回路の出力端には、グランドに接地されたコンデンサＣｄと、出力用の信号ラインとが接続されている。

かかる入力電圧検出回路１１では、昇圧型力率改善回路ＰＦＣの入力電圧Ｖｉｎが印加されると、オペアンプＡＭＰ１では、分圧された入力電圧Ｖｉｎが非反転端子に入力され、かかる入力電圧Ｖｉｎの波形状態に応じて直列回路の出力端における電位を変動させる。このとき、コンデンサＣｄでは、サイン波形のピーク電圧がクランプされるので、出力用の信号ラインには、入力電圧Ｖｉｎのピーク電圧に比例した電圧が検出入力電圧Ｖｐとして出力される。尚、特許請求の範囲における補正波形は、本実施例では検出入力電圧Ｖｐとされるが、これに限定されるものではない。例えば、当該補正波形は、入力電圧Ｖｉｎの実効値電流の検出値としても良く、この他、ローサイドラインＬＬを流れる電流値、又は、リアクトルＬにおける動作の検出値としても良い。

出力電圧検出回路１２は、抵抗Ｒ１及びＲ２から成る分圧抵抗によって構成される。かかる分圧抵抗の一端には出力電圧Ｖｏｕｔが印加され、他端ではグランドに接地されている。また、当該分圧抵抗の分圧点には信号ラインが接続されている。かかる出力電圧検出回路１２では、印加された出力電圧Ｖｏｕｔに比例した検出出力電圧Ｖｑを、分圧点に接続された信号ラインから出力させる。ここで、かかる検出出力電圧Ｖｑは「数１」の式で表される。

検出電圧合成回路１３は、抵抗Ｒ１１及びＲ１２と、オペアンプＡＭＰ２とから構成される。かかるオペアンプＡＭＰ２は、非反転端子に出力電圧検出回路１２の信号ラインが接続され、反転端子に入力電圧検出回路１１の信号ラインが抵抗Ｒ１１を介して接続される。また、オペアンプＡＭＰ２の反転端子と出力端子との間には、抵抗Ｒ１２が並列接続される。

かかる検出電圧合成回路１３では、オペアンプＡＭＰ２へ検出入力電圧Ｖｐ及び検出出力電圧Ｖｑが入力され、双方の電圧の差分値を比例させる。従って、これによって生成される二次検出出力電圧Ｖｒ（特許請求の範囲における所定の検出電圧）は、出力電圧検出回路１２で検出された検出出力電圧Ｖｑに検出入力電圧Ｖｐの波形成分が重畳され、検出出力電圧Ｖｑに検出入力電圧Ｖｐを合成させた波形形状を成すこととされる。ここで、かかる二次検出出力電圧Ｖｒは「数２」の式で表される。

専用ＩＣ１５は、検出電圧調整回路１４に接続され、当該検出電圧調整回路１４にて生成されたＩＣ入力電圧Ｖｓが入力される。かかる専用ＩＣ１５には、図４に示す如く、フィードバック制御回路ＦＢＣと過電圧保護回路ＯＶＰとドライブ回路ＤＶＣとが内蔵され、更に、ＩＣ入力電圧Ｖｓの入力ポートＰ１と駆動信号の出力ポートＰ２とが配備されている。尚、かかる専用ＩＣ１５には、この他、種々の機能を実現させる回路が内蔵されており、これに応じて、図示されるポート以外の入出力ポートが適宜配備されている。

フィードバック制御回路ＦＢＣは、比較器ＣＯＭＰ１及びＣＯＭＰ２と、鋸歯波生成回路ＯＳＣとから構成される。比較器ＣＯＭＰ１では、反転端子に入力ポートＰ１が接続されＩＣ入力電圧Ｖｓが印加される。また、非反転端子には出力電圧Ｖｏｕｔの理想値を規定する制御基準電圧Ｖｓｔｈが印加される。そして、比較器ＣＯＭＰ２では、反転端子に比較器ＣＯＭＰ１の差分値が入力され、非反転端子に鋸歯波生成回路ＯＳＣの出力波形が入力される。

かかるフィードバック制御回路ＦＢＣでは、入力ポートＰ１にＩＣ入力電圧Ｖｓが入力されると、比較器ＣＯＭＰ１では、ＩＣ入力電圧Ｖｓと制御基準電圧Ｖｓｔｈとを比較させ、双方の電圧の差分値を出力させる。その後、比較器ＣＯＭＰ２では、比較器ＣＯＭＰ１から出力された差分値と鋸歯波生成回路ＯＳＣから出力される鋸歯波とが比較され、鋸歯波よりＩＣ入力電圧Ｖｓが大きい場合にＬｏｗ状態とし、鋸歯波よりＩＣ入力電圧Ｖｓが小さい場合にＨｉｇｈ状態とし、かかるＨ−Ｌ信号によって、パルス状の駆動信号を生成させる。従って、かかる駆動信号は、比較器ＣＯＭＰ１から出力される差分値に応じて、パルスの時間幅が制御される。このとき、当該差分値はＩＣ入力電圧Ｖｓに応じて変動する値とされるので、駆動信号は、ＩＣ入力電圧Ｖｓの値に応じて制御されることになる。よって、かかる如く駆動信号がフィードバック制御によって逐次修正されるので、昇圧型力率改善回路ＰＦＣの出力電圧Ｖｏｕｔは、制御基準電圧Ｖｓｔｈに対応する理想値に収束するように制御される。

過電圧保護回路ＯＶＰは、比較器ＣＯＭＰ３から成る。かかる比較器ＣＯＭＰ３には、反転端子に入力端子Ｐ１が接続され、ＩＣ入力電圧Ｖｓが印加される。即ち、比較器ＣＯＭＰ１及び比較器ＣＯＭＰ２は、図示の如く、ＩＣ入力電圧Ｖｓの入力ポートＰ１が共通しているので、それぞれに入力されるＩＣ入力電圧Ｖｓの電圧値は一致している。また、比較器ＣＯＭＰ２の非反転端子には、ＩＣ入力電圧Ｖｓの上限値とされるＩＣ入力許容電圧Ｖｋｔｈが印加される。ここで、ＩＣ入力許容電圧Ｖｋｔｈは、Ｖｋｔｈ＝α×Ｖｓｔｈ、且つ、α＞１、の関係を充足する。尚、αは、専用ＩＣ１５の規格によって予め一定値に定められているため、かかる値を変更させることはできない。

かかる過電圧保護回路ＯＶＰでは、ＩＣ入力電圧ＶｓとＩＣ入力許容電圧Ｖｋｔｈとが比較され、ＩＣ入力許容電圧Ｖｋｔｈを上回るＩＣ入力電圧Ｖｓの電圧値の発生を検出する。具体的に説明すると、過電圧保護回路ＯＶＰでは、比較器ＣＯＭＰ２の動作に基づいて比較信号を出力させるものであって、ＩＣ入力電圧ＶｓがＩＣ入力許容電圧Ｖｋｔｈより小さい場合、比較信号をＨｉｇｈ状態の信号とさせ、ＩＣ入力電圧ＶｓがＩＣ入力許容電圧Ｖｋｔｈより大きい場合、比較信号をＬｏｗ状態の信号とさせる。

ドライブ回路ＤＶＣは、図示の如く、ＡＮＤ回路を主構成品とし、フィードバック制御回路ＦＢＣの駆動信号と過電圧保護回路ＯＶＰの比較信号とが入力される。尚、この他、ＡＮＤ回路の出力値を適宜に調整させる回路を設けても良い。

かかるドライブ回路ＤＶＣでは、入力された信号に基づきＡＮＤ回路によって論理演算されるので、フィードバック制御回路ＦＢＣの駆動信号と過電圧保護回路ＯＶＰの比較信号とが共にＨｉｇｈ状態とされる場合、Ｈｉｇｈ信号が出力される。一方、フィードバック制御回路ＦＢＣの駆動信号又は過電圧保護回路ＯＶＰの比較信号のうち少なくとも何れか一方がＬｏｗ状態とされる場合、ドライブ回路ＤＶＣからは、Ｌｏｗ信号が出力される。即ち、過電圧保護回路ＯＶＰがＩＣ入力許容電圧Ｖｋｔｈを下回るＩＣ入力電圧Ｖｓの電圧値を検出した場合、ドライブ回路ＤＶＣではフィードバック制御回路ＦＢＣの駆動信号を通過許可させるので、かかるフィードバック制御回路ＦＢＣは、ドライブ回路ＤＶＣを介して駆動信号を出力ポートＰ２から出力させることが可能とされる。一方、過電圧保護回路ＯＶＰがＩＣ入力許容電圧Ｖｋｔｈを上回るＩＣ入力電圧Ｖｓの電圧値を検出した場合、ドライブ回路ＤＶＣではフィードバック制御回路ＦＢＣの駆動信号を中断させるので、かかるフィードバック制御回路ＦＢＣは、ドライブ回路ＤＶＣによって駆動信号の出力が阻止される。ここで、専用ＩＣ１５に内蔵された過電圧保護回路ＯＶＰの機能により、ＩＣ入力電圧ＶｓとＩＣ入力許容電圧Ｖｋｔｈとの間には、Ｖｓ≦Ｖｋｔｈ（＝α×Ｖｓｔｈ）、の関係が成立する。

図３に戻り、検出電圧調整回路１４の構成について説明する。図示の如く、検出電圧調整回路１４は、調整抵抗Ｒ３及びプルアップ抵抗Ｒ４及びプルダウン抵抗Ｒ５によって構成される。調整抵抗Ｒ３は、一端の入力点Ａでは二次検出出力電圧Ｖｒが印加され、他端の出力点Ｂでは信号ラインが前記専用ＩＣの入力ポートに接続される。また、プルアップ抵抗Ｒ４は、一端では所定の定電圧Ｖｒｅｆが印加され、他端では前記出力点Ｂに接続される。更に、プルダウン抵抗Ｒ５は、一端が出力点Ｂに接続され他端がグランドに接地されるので、出力点Ｂの電圧値を減少させる働きを奏する。尚、定電圧Ｖｒｅｆは、専用ＩＣ１５の駆動電源を利用しても良く、オペアンプ等の他の回路素子の駆動電源から利用しても良い、また、これらの駆動電源を適宜に調整し、所望の電圧値に調整させたものを利用しても良い。ここで、検出電圧調整回路１４にて生成されるＩＣ入力電圧Ｖｓは「数３」の式で表される。

次に、図５を参照して、検出電圧調整回路１４の動作について説明する。図５（Ａｄ）及び図５（Ａｇ）には、昇圧型力率改善回路ＰＦＣの出力電圧Ｖｏｕｔが理想値に略一致する際の、二次検出出力電圧Ｖｒ及びＩＣ入力電圧Ｖｓの状態が示されている。かかる場合のＩＣ入力電圧Ｖｓは、フィードバック制御回路ＦＢＣの制御基準電圧Ｖｓｔｈに収束されるため、出力電圧Ｖｏｕｔが理想値とされる際のＩＣ入力電圧をＩＣ入力電圧Ｖｓｔｈと表現できる。また、かかるＩＣ入力電圧Ｖｓｔｈとされる場合の二次検出出力電圧を二次検出出力電圧Ｖｒｔｈと記す。

図５（Ａｄ）を参照すると、出力電圧Ｖｏｕｔが理想値に一致している場合の二次検出出力電圧Ｖｒｔｈと、このときのＩＣ入力電圧Ｖｓｔｈとが示されている。尚、本実施例では、出力電圧Ｖｏｕｔが理想値に一致している場合、二次検出出力電圧ＶｒｔｈとＩＣ入力電圧Ｖｓｔｈとが一致することとして説明を行う。

上述の如く、二次検出出力電圧ＶｒｔｈとＩＣ入力電圧Ｖｓｔｈとの電圧値が一致しているので、抵抗Ｒ３には電流が流れることはない。このとき、検出電圧調整回路１４の出力点Ｂでは、抵抗Ｒ４及び抵抗Ｒ５から成る合成抵抗に定電圧Ｖｒｅｆを印加させた際の電流Ｉｂが流れる。ここで、専用ＩＣ１５の入力ポートＰ１には、出力点Ｂから幾分かの電流が流れ込むものの、当該入力ポートＰ１へ流れる電流は、抵抗Ｒ４及びＲ５の抵抗値を適宜に設定することにより、電流Ｉｂと比較して十分に無視できるほどの電流値に調整される。かかる如く設定されると、出力点Ｂでは、入力電流が電流Ｉ４とされ且つ出力電流が電流Ｉ５とされ、他の電流の入出力は無視される電流値とされる。即ち、電流Ｉ４と電流Ｉ５とは、Ｉ４＝Ｉ５＝Ｉｂ、の関係が成立することとされる。このとき、出力点ＢにおけるＩＣ入力電圧Ｖｓｔｈは「数４」の式で表される。

かかる関係が満たされる場合、二次検出出力電圧ＶｒｔｈとＩＣ入力電圧Ｖｓｔｈとの間には、図５（Ａｇ）に示す如く勾配が生じることはない。

図５（Ｂｄ）を参照すると、出力電圧Ｖｏｕｔが理想値から上昇していく場合の二次検出出力電圧Ｖｒと、このときのＩＣ入力電圧Ｖｓとが示されている。かかる場合、図示の如く、出力電圧Ｖｏｕｔの上昇に応じて二次検出出力電圧Ｖｒが上昇し、電流Ｉ３’が入力点Ａから出力点Ｂに向けて流れ始める。このとき、「数３」の式に、条件：Ｖｒ＞Ｖｓ、を代入すると、入力点ＡにおけるＩＣ入力電圧Ｖｒは「数５」の式で表される。

即ち、「数５」の関係を満たすように抵抗Ｒ３、抵抗Ｒ４、抵抗Ｒ５、定電圧Ｖｒｅｆを適宜に設定すると、検出電圧調整回路１４から出力されるＩＣ入力電圧Ｖｓは、二次検出出力電圧Ｖｒの電圧値より低い値に制御されることになる。

図５（Ｂｇ）には、「数５」の関係を満たす検出電圧調整回路１４を適用させ、かかる場合のＩＣ入力電圧Ｖｓ及び二次検出出力電圧Ｖｒの状態が示されている。尚、同図には、ＩＣ入力電圧ＶｓがＩＣ入力電圧Ｖｓｔｈ以上かつＩＣ入力許容電圧Ｖｋｔｈ以下とされる場合における入力点Ａ〜出力点Ｂ迄の電圧状態Ｖｍ１と、ＩＣ入力電圧ＶｓがＩＣ入力許容電圧Ｖｋｔｈに一致する場合における入力点Ａ〜出力点Ｂ迄の電圧状態Ｖｍ２と、ＩＣ入力電圧ＶｓがＩＣ入力許容電圧Ｖｋｔｈ以上とされる場合における入力点Ａ〜出力点Ｂ迄の電圧状態Ｖｍ３とが示されている。尚、これらの電圧状態Ｖｍ１〜電圧状態Ｖｍ３は、「数５」の条件が充足されているため、常に、Ｖｒ＞Ｖｓ、の関係を成立させている。

先ず、電圧状態Ｖｍ１を参照すると、二次検出出力電圧Ｖｒは、出力電圧Ｖｏｕｔの増加に伴って、制御基準電圧Ｖｓｔｈ（Ｖｒｔｈ）よりΔＶｒ１増加した電圧値に変動している。かかる場合、二次出力電圧ＶｒはＩＣ入力許容電圧Ｖｋｔｈより高値とされているが、出力点ＢのＩＣ入力電圧Ｖｓでは、ＩＣ入力許容電圧Ｖｋｔｈより低値に制御され、これにより、専用ＩＣ１５は、過電圧保護回路ＯＶＰを駆動させることなく、フィードバック制御回路ＦＢＣにて生成された駆動信号をスイッチング素子Ｑに対して出力させる。

次に、電圧状態Ｖｍ２を参照すると、二次検出出力電圧Ｖｒは、出力電圧Ｖｏｕｔの更なる増加に伴い、ΔＶｒ２増加した電圧値に変動している。このとき、ＩＣ入力電圧Ｖｓは、図示の如く、ＩＣ入力許容電圧Ｖｋｔｈの値に一致している。かかる場合の二次検出出力電圧Ｖｒは、同図において、二次検出出力電圧の上限値Ｖｒｏｖで示されている。即ち、当該上限値Ｖｒｏｖは、専用ＩＣ１５の過電圧保護回路ＦＢＣを駆動させることのない二次検出出力電圧Ｖｒの最大値を意味する。従って、二次検出出力電圧ＶｒがΔＶｒ２の範囲を推移する場合、専用ＩＣ１５では、過電圧保護回路ＯＶＰを駆動させることなく、スイッチング素子Ｑを駆動させる。

そして、電圧状態Ｖｍ３を参照すると、二次検出出力電圧Ｖｒは、出力電圧Ｖｏｕｔの更なる増加に伴い、ΔＶｒ２より更に変動値の大きいΔＶｒ３増加した電圧値とされている。かかる場合、二次検出出力電圧Ｖｒの増加に応じて、ＩＣ入力電圧Ｖｓは、ＩＣ入力許容電圧Ｖｋｔｈより大きい電圧値に変動している。従って、専用ＩＣ１５では、過電圧保護回路ＯＶＰが駆動され、昇圧型力率改善回路ＰＦＣにおけるスイッチング素子Ｑの駆動を停止させる。

ここで、図３に戻り、出力電圧Ｖｏｕｔの推移する電圧値について検討する。かかる出力電圧Ｖｏｕｔは、「数１」の式を「数２」の式に代入すると、検出入力電圧Ｖｐ及び二次検出出力電圧Ｖｒを用いて、「数６」の式で表される。

また、「数３」の式を「数６」の式に代入すると、出力電圧Ｖｏｕｔは、検出入力電圧Ｖｐ及び定電圧Ｖｒｅｆ及びＩＣ入力電圧Ｖｓを用いて、「数７」の式で表される。

かかる出力電圧Ｖｏｕｔは、専用ＩＣ１５のフィードバック制御回路ＦＢＣにより、制御基準電圧Ｖｓｔｈに対応する電圧値に近づくように制御される。ここで、制御基準電圧Ｖｓｔｈに対応する出力電圧Ｖｏｕｔの電圧値を理想値Ｖｏｔｈとすると、当該理想値Ｖｏｔｈは、検出入力電圧Ｖｐ及び定電圧Ｖｒｅｆ及び制御基準電圧Ｖｓｔｈを用いて、「数８」の式で表される。

更に、専用ＩＣ１５では、専用ＩＣ１５の過電圧保護回路ＯＶＰの作用を受け、ＩＣ入力許容電圧Ｖｋｔｈ（α×Ｖｓｔｈ）を上回った場合に駆動信号の出力を停止させてしまう。かかる場合の出力電圧Ｖｏｕｔを許容電圧Ｖｏｖｐ２とすると、当該許容出力電圧Ｖｏｖｐ２は、検出入力電圧Ｖｐ及び定電圧Ｖｒｅｆ及びＩＣ入力許容電圧α×Ｖｓｔｈを用いて、「数９」の式で表される。

従って、専用ＩＣ１５が駆動信号の停止を実行させることなく安定的に動作するためには、「数１０」の式を満たすことが条件とされる。

これに対し、図１２には、従来技術に係るＰＷＭ制御回路の構成が示されている。かかるＰＷＭ制御回路１は、本実施例に係るＰＷＭ制御回路１０における検出出力電圧１４が省略された構成とされる。かかる場合の理想値Ｖｏｔｈは、本実施例で用いられる専用ＩＣ１５がそのまま利用されるため、「数１１」の式で表される。

また、ＰＷＭ制御回路１を用いた場合の許容電圧Ｖｏｖｐ１は、上述した検出電圧調整回路１４が搭載されていないので、「数１２」の式で表される。

ここで、ＰＷＭ制御回路１０の許容電圧Ｖｏｖｐ２とＰＷＭ制御回路１の許容電圧Ｖｏｖｐ１との差分をとり、かかる値（Ｖｏｖｐ２−Ｖｏｖｐ１）の値を許容電圧増加量ΔＶｈとすると。当該許容電圧増加量ΔＶｈは、「数１３」及び「数１４」の式で表される。

このとき、制御基準電圧Ｖｓｔｈ及び定電圧Ｖｒｅｆは、ＰＷＭ制御回路へ供給される駆動電源に基づいて規定されるため、比較的近い値とされるのが一般的である。従って、「数１４」におけるＫ値は、プルアップ抵抗Ｒ４及びプルダウン抵抗Ｒ５が適宜に設定されることにより、正の値に調整されることは容易である。従って、許容電圧増加量ΔＶｈは、Ｋ値が正の値に調整されるので、同様に正の値を示すこととされる。即ち、ＰＷＭ制御回路１０の許容電圧Ｖｏｖｐ２は、検出電圧調整回路１４によって適宜に規定され、ＰＷＭ制御回路１の許容電圧Ｖｏｖｐ１の電圧値より高値に制御されることが可能となる。

図６には、上述した許容電圧と出力電圧の関係が、従来のＰＷＭ制御回路１を用いた場合と本実施例のＰＷＭ制御回路１０を用いた場合とについて各々図示されている。尚、同図には、昇圧型力率改善回路内の入力電圧Ｖｉｎと、当該入力電圧Ｖｉｎのピーク電圧Ｖｉｎｐと、上述した出力電圧の理想値Ｖｏｔｈと、それぞれのＰＷＭ制御回路を用いた場合の許容電圧とが示されている。

図６（ａ）では、従来技術に係るＰＷＭ制御回路１を用いた際の許容電圧と出力電圧との関係が示されている。従って、同図では、出力電圧Ｖｏｕｔについて許容可能な上限値が許容電圧Ｖｏｖｐ１とされている。

図示の如く、出力電圧Ｖｏｕｔは、専用ＩＣ１５によってフィードバック制御されるので、理想値Ｖｏｔｈの近傍をウォッブルされつつ変動する。ここで、許容電圧Ｖｏｖｐ１を下回る範囲で出力電圧Ｖｏｕｔが制御される場合には、専用ＩＣ１５の過電圧保護回路ＯＶＰが駆動しないので、当該専用ＩＣ１５は、安定的に動作され、スイッチング素子Ｑの駆動信号を出力させる。しかし、出力電圧Ｖｏｕｔの変動値が大きく増加する場合には、時刻ｔｃ以後に示されるように、出力電圧Ｖｏｕｔが許容電圧Ｖｏｖｐ１を上回る。このときのＩＣ入力電圧Ｖｓは、「数１１」の式で示されるように、ＩＣ入力許容電圧Ｖｓｔｈより高い値とされる。従って、専用ＩＣ１５では、かかるＩＣ入力電圧Ｖｓを受けることにより、過電圧保護回路ＯＶＰを駆動させ、スイッチング素子Ｑを停止させてしまう。

一方、図６（ｂ）では、本実施例に係るＰＷＭ制御回路１０を用いた際の許容電圧と出力電圧との関係が示されている。従って、同図では、出力電圧Ｖｏｕｔについて許容可能な上限値が許容電圧Ｖｏｖｐ２とされている。

出力電圧Ｖｏｕｔは、専用ＩＣ１５によってフィードバック制御されるので、理想値Ｖｏｔｈの近傍を変動する。このとき、許容電圧Ｖｏｖｐ２を下回る範囲で出力電圧Ｖｏｕｔが制御される場合、専用ＩＣ１５は、安定的な動作を行い、スイッチング素子Ｑの駆動信号を出力させる。上述の如く、ＰＷＭ制御回路１０を用いた許容電圧Ｖｏｖｐ２は、許許容電圧Ｖｏｖｐ１に対して容電圧増加量ΔＶｈが加算された電圧値とされる。従って、専用ＩＣ１５を安定駆動させる出力電圧Ｖｏｕｔの範囲が従来技術と比較してΔＶｈ分拡張される。そして、出力電圧Ｖｏｕｔが許容電圧Ｖｏｖｐ２以下で制御される場合、ＩＣ入力電圧ＶｓがＩＣ入力許容電圧Ｖｋｔｈ以下に制御され、これにより、専用ＩＣ１５は安定的な動作を行う。即ち、出力電圧Ｖｏｕｔの変動幅が同一であったとしても、図示の如く、ＰＷＭ制御回路１（従来技術）を用いた場合には専用ＩＣ１５による制御動作が停止され、ＰＷＭ制御回路１０（本実施例）を用いた場合には専用ＩＣ１５による制御動作を持続できることになる。

即ち、本実施例に係るＰＷＭ制御回路１０では、許容電圧Ｖｏｕｔ２より出力電圧Ｖｏｕｔの方が低い場合、二次検出出力電圧Ｖｒは、「数１５」の式で表される。

かかる二次検出出力電圧Ｖｒが出力電圧調整回路１４に入力されると、当該出力電圧検出回路１４では、二次検出出力電圧Ｖｒの電圧値を減少制御させ、「数３」の式で表されるＩＣ入力電圧Ｖｓを出力させる。このとき、「数１４」の関係式に「数３」及び「数９」の式を代入すると、Ｖｓ＜Ｖｋｔｈ（α×Ｖｓｔｈ）、即ち、ＩＣ入力電圧Ｖｓは、本実施例に係るＰＷＭ制御回路１０によって、ＩＣ入力許容電圧Ｖｋｔｈの電圧値より低値に制御され、専用ＩＣ１５では、過電圧保護回路ＯＶＰが動作しないことが解る。

一方、許容電圧Ｖｏｖｐ２より出力電圧Ｖｏｖｐの方が高い場合、二次検出出力電圧Ｖｒは、「数１６」の式で表される。

かかる二次検出出力電圧Ｖｒが出力電圧調整回路１４に入力される場合、上述同様に、「数１５」の関係式に「数３」及び「数１０」の式を代入すると、Ｖｓ＞Ｖｋｔｈ（α×Ｖｓｔｈ）、即ち、ＩＣ入力電圧Ｖｓは、本実施例に係るＰＷＭ制御回路１０によって、ＩＣ入力許容電圧Ｖｋｔｈの電圧値より高値に制御され、専用ＩＣ１５では、このとき始めて、過電圧保護回路ＯＶＰが動作することが解る。

上述の如く、本実施例に係るＰＷＭ制御回路１０では、出力電圧Ｖｏｕｔ及び入力電圧Ｖｉｎの情報に基づいて生成された二次検出出力電圧Ｖｒを出力電圧調整回路１４によって低下させるので、二次検出出力電圧Ｖｒが増加する場合であっても、当該二次検出出力電圧Ｖｒのうち一定の範囲の二次検出出力電圧Ｖｒにあっては、専用ＩＣ１５へ入力されるＩＣ入力電圧ＶｓがＩＣ入力許容電圧値Ｖｋｔｈより低値に制御され、これにより、専用ＩＣ１５では、過電圧保護回路ＯＶＰが頻繁に駆動されることなく、スイッチング素子Ｑを動作させる駆動信号の安定供給を実現させる。

また、ＰＷＭ制御回路１０を用いた昇圧型力率改善回路ＰＦＣでは、スイッチング素子Ｑを動作させる駆動信号が専用ＩＣ１５から安定的に供給されるので、出力電圧Ｖｏｕｔの制御動作を持続させることが可能となる。

以下、上述した実施例１に係るＰＷＭ制御回路１０の変形例について説明する。尚、実施例１において説明した同一構成については、同一の番号を付し説明を省略する。図７には、本実施例に係るＰＷＭ制御回路２０の構成が示されている。かかるＰＷＭ制御回路２０は、入力電圧検出回路２１と出力電圧検出回路１２と検出電圧調整回路１４と専用ＩＣ２５とから構成されている。即ち、実施例１のＰＷＭ制御回路１０から検出電圧合成回路１３が省略されている。また、実施例１の入力電圧検出回路１１及び専用ＩＣ１５が、入力電圧検出回路２１及び専用ＩＣ２５にそれぞれ置換えられている。

図８を参照し、入力電圧検出回路２１及び専用ＩＣ２５の構成について説明する。入力電圧検出回路２１は、抵抗Ｒ６及び抵抗Ｒ７から成る分圧抵抗とされ、当該分圧抵抗の一端には入力電圧Ｖｉｎが印加され、他端ではグランドに接地されている。このとき、分圧抵抗の分圧点は、専用ＩＣ２５に接続され、当該専用ＩＣ２５の入力ポートＰ３へ検出入力電圧Ｖｐを出力する。尚、本実施例にあっても、実施例１の入力電圧検出回路１１に置換えても良く、この他、入力電圧Ｖｉｎの実効値に比例した検出電圧を出力する入力電圧検出回路としても良い。

図９に示す如く、専用ＩＣ２５は、フィードバック制御回路ＦＢＣ’と過電圧保護回路ＯＶＰとドライブ回路ＤＶＣとから構成されている。また、かかる専用ＩＣ２５には、入力電圧検出回路Ｖｐを受信する入力ポートＰ３が新たに設けられている。

フィードバック制御回路ＦＢＣ’は、比較器ＣＯＭＰ１の出力端子と比較器ＣＯＭＰ２の反転端子との間に、乗算器ｍｔｐが新たに設けられている。かかる構成とされたフィードバック制御回路ＦＢＣ’では、検出出力電圧Ｖｐと制御基準電圧Ｖｓｔｈを比較した後、当該比較器ＣＯＭＰ１から出力された差分値に検出入力電圧Ｖｐが合成される。そして、比較器ＣＯＭＰ２では、乗算器ｍｔｐから出力された合成信号と鋸歯波生成回路ＯＳＣから出力された鋸歯波とが比較され、パルス状の駆動信号を出力させる。即ち、フィードバック制御回路ＦＢＣ’では、実施例１のＰＷＭ制御回路１０における検出電圧合成回路１３に類似する機能が付加されている。このとき、フィードバック制御回路ＦＢＣ’には、乗算器ｍｔｐの替わりに比較器を用いることも可能である。また、入力電圧検出回路Ｖｐを出力電圧検出回路Ｖｏｕｔに合成させる手段は、これに限定することなく、現時点で存在するあらゆる構成を適用させることが可能である。

尚、過電圧保護回路ＯＶＰ及びドライブ回路ＤＶＣについては、実施例１における構成と同様であるので、説明を省略することとする。

ここで、図８を参照すると、出力電圧検出回路１２は、抵抗Ｒ１及びＲ２から成る分圧抵抗によって構成されるので、かかる分圧抵抗から出力される検出出力電圧Ｖｑは、「数１７」の式で表される。

検出出力電圧Ｖｑは、検出電圧調整回路によって変換され、当該検出電圧調整回路１４では、出力点ＢからＩＣ入力電圧Ｖｓを出力させる。かかるＩＣ入力電圧Ｖｓは、「数１８」の式で表される。

次に、図１０を参照して、検出電圧調整回路１４の動作について説明する。図１０（Ａｄ）及び図１０（Ａｇ）には、出力電圧Ｖｏｕｔが理想値Ｖｏｔｈに略一致する際の、検出出力電圧Ｖｑ及びＩＣ入力電圧Ｖｓの状態が示されている。かかる場合のＩＣ入力電圧Ｖｓは、フィードバック制御回路ＦＢＣ’の制御基準電圧Ｖｓｔｈに収束されるため、出力電圧Ｖｏｕｔが理想値とされる際のＩＣ入力電圧をＩＣ入力電圧Ｖｓｔｈと表現できる。また、かかるＩＣ入力電圧Ｖｓｔｈとされる場合の検出出力電圧を二次検出出力電圧Ｖｑｔｈと記す。

図１０（Ａｇ）を参照すると、出力電圧Ｖｏｕｔが理想値Ｖｏｔｈに一致している場合の検出出力電圧Ｖｑｔｈと、このときのＩＣ入力電圧Ｖｓｔｈとが示されている。尚、本実施例にあっても、出力電圧Ｖｏｕｔが理想値に一致している場合、検出出力電圧ＶｑｔｈとＩＣ入力電圧Ｖｓｔｈとが一致することとして説明を行う。

上述の如く、検出出力電圧ＶｑｔｈとＩＣ入力電圧Ｖｓｔｈとの電圧値が一致しているので、抵抗Ｒ３には電流が流れることはない。このとき、Ｖｑｔｈ＝Ｖｓｔｈ、の関係を満たすためには、出力電圧Ｖｏｕｔの理想値Ｖｏｔｈとフィードバック制御回路ＦＢＣの制御基準電圧Ｖｓｔｈとは、「数１９」の式の関係が必要とされる。

かかる関係が満たされていれば、出力電圧Ｖｏｕｔが理想値Ｖｏｔｈに制御されるとき、抵抗Ｒ３に電流が流れることはない。

図１０（Ｂｄ）を参照すると、出力電圧Ｖｏｕｔが理想値Ｖｏｔｈから上昇していく場合の検出出力電圧Ｖｑと、このときのＩＣ入力電圧Ｖｓとが示されている。かかる場合、図示の如く、出力電圧Ｖｏｕｔの上昇に応じて検出出力電圧Ｖｑが上昇し、電流Ｉ３’が入力点Ａから出力点Ｂに向けて流れ始める。このとき、条件：Ｖｑ＞Ｖｓｔｈに基づいて、Ｖｏｔｈ及びＶｒｅｆの関係を「数２０」で表すと。

即ち、「数２０」の関係を満たすように抵抗Ｒ１、抵抗Ｒ２、抵抗Ｒ４、抵抗Ｒ５、定電圧Ｖｒｅｆを適宜に設定すると、検出電圧調整回路１４から出力されるＩＣ入力電圧Ｖｓは、検出出力電圧Ｖｑの電圧値より低い値に制御されることになる。

図１０（Ｂｇ）には、「数２０」の関係を満たす検出電圧調整回路１４を適用させ、かかる場合のＩＣ入力電圧Ｖｓ及び検出出力電圧Ｖｑの状態が示されている。尚、電圧状態Ｖｍ１〜Ｖｍ３については、図５にて説明した電圧状態と同様のものとする。

先ず、電圧状態Ｖｍ１を参照すると、検出出力電圧Ｖｑは、出力電圧Ｖｏｕｔの増加に伴って、制御基準電圧ＶｓｔｈよりΔＶｑ１増加した電圧値に変動している。かかる場合、出力電圧ＶｑはＩＣ入力許容電圧Ｖｓｔｈより高値とされているが、出力点ＡのＩＣ入力電圧Ｖｓでは、ＩＣ入力許容電圧Ｖｓｔｈより低値に制御され、これにより、専用ＩＣ１５は、過電圧保護回路ＯＶＰを駆動させることはない。

そして、出力電圧Ｖｏｕｔが十分増加すると、電圧状態Ｖｍ３の如く、検出電圧調整回路１４から出力されるＩＣ入力電圧Ｖｓは、ＩＣ入力許容電圧Ｖｋｔｈより大きい電圧値に変動するので、専用ＩＣ１５では、過電圧保護回路ＯＶＰが駆動される。

ここで、図８に戻り、出力電圧Ｖｏｕｔの推移する電圧値について検討する。かかる出力電圧Ｖｏｕｔは、定電圧Ｖｒｅｆ及びＩＣ入力電圧Ｖｓを用いて、「数２１」の式で表される。

かかる出力電圧Ｖｏｕｔは、専用ＩＣ１５のフィードバック制御回路ＦＢＣにより、出力電圧Ｖｏｕｔが理想値Ｖｏｔｈの近傍を変動するので、当該理想値Ｖｏｔｈは、定電圧Ｖｒｅｆ及び制御基準電圧Ｖｓｔｈを用いて、「数２２」の式で表される。

更に、専用ＩＣ１５では、ＩＣ入力許容電圧Ｖｋｔｈ（α×Ｖｓｔｈ）を上回った場合に駆動信号の出力を停止させてしまう。かかる場合の許容出力電圧Ｖｏｖｐ２は、定電圧Ｖｒｅｆ及びＩＣ入力許容電圧α×Ｖｓｔｈを用いて、「数２３」の式で表される。

従って、専用ＩＣ１５が駆動信号の停止を実行させることなく安定的に動作するためには、「数２４」の式を満たすことが条件とされる。

これに対し、図１３には、従来技術に係るＰＷＭ制御回路の構成が示されている。かかるＰＷＭ制御回路２は、本実施例に係るＰＷＭ制御回路２０における検出出力電圧１４が省略された構成とされる。かかる場合の理想値Ｖｏｔｈは、「数２５」の式で表される。

また、ＰＷＭ制御回路１を用いた場合の許容電圧Ｖｏｖｐ１は、上述した検出電圧調整回路１４が搭載されていないので、「数２６」の式で表される。

ここで、ＰＷＭ制御回路１０の許容電圧Ｖｏｖｐ２とＰＷＭ制御回路１の許容電圧Ｖｏｖｐ１との差分をとり、かかる値（Ｖｏｖｐ２−Ｖｏｖｐ１）の値を許容電圧増加量ΔＶｈとする。かかる場合にあっても、抵抗Ｒ１〜抵抗Ｒ５、定電圧Ｖｒｅｇを適宜に設定することで、許容電圧増加量ΔＶｈの値が正となり、これにより、ＰＷＭ制御回路２０の許容電圧Ｖｏｖｐ２は、ＰＷＭ制御回路２の許容電圧Ｖｏｖｐ１の電圧値より高値に制御されることとなる。

また、本実施例に係るＰＷＭ制御回路２０では、許容電圧Ｖｏｕｔ２より出力電圧Ｖｏｕｔの方が低い場合、検出出力電圧Ｖｑは、実施例１と同様に、ＩＣ入力許容電圧Ｖｋｔｈの電圧値より低値に制御され、専用ＩＣ１５では、過電圧保護回路ＯＶＰが動作しない。

一方、許容電圧Ｖｏｖｐ２より出力電圧Ｖｏｖｐの方が高い場合、検出出力電圧Ｖｒは、ＩＣ入力許容電圧Ｖｋｔｈの電圧値より高値に制御され、専用ＩＣ１５では、このとき始めて、過電圧保護回路ＯＶＰが動作する。

上述の如く、本実施例に係るＰＷＭ制御回路２０では、出力電圧Ｖｏｕｔ基づいて生成された検出出力電圧Ｖｑを出力電圧調整回路１４によって低下させるので、検出出力電圧Ｖｑが専用ＩＣ１５のＩＣ入力許容電圧値Ｖｋｔｈより高くなるとき、当該検出出力電圧Ｖｑのうち一定の範囲の検出出力電圧Ｖｑにあっては、専用ＩＣ１５へ入力されるＩＣ入力電圧ＶｓがＩＣ入力許容電圧値Ｖｋｔｈより低値に制御され、これにより、専用ＩＣ１５では、過電圧保護回路ＯＶＰが頻繁に駆動されることなく、スイッチング素子Ｑを動作させる駆動信号の安定供給を実現させる。

また、ＰＷＭ制御回路１０を用いた昇圧型力率改善回路ＰＦＣでは、実施例１と同様に、出力電圧Ｖｏｕｔの制御動作を持続させることが可能となる。

図１１には、検出電圧調整回路の他の構成が示されている。かかる検出電圧調整回路１４’は、実施例１又は実施例２における検出電圧調整回路１４のプルアップ抵抗Ｒ４と定電圧Ｖｒｅｆとが省略されている。

かかる検出電圧調整回路１４’にあっても、入力点Ａから出力点Ｂに電流が流れるとき、出力点Ｂの電位は、出力点Ａの電位より低く制御される。従って、上述した実施例と同様に、専用ＩＣ１５では、過電圧保護回路ＯＶＰが頻繁に駆動されることなく、スイッチング素子Ｑを動作させる駆動信号の安定供給を実現させる。

実施の形態に係る昇圧型力率改善回路の構成を示す図 実施例１に係るＰＷＭ制御回路の機能ブロック図 実施例１に係るＰＷＭ制御回路の回路構成を示す図 実施例１に係る専用ＩＣの構成を示す図 実施例１に係る検出電圧調整回路の構成を示す図 出力電圧の許容値と出力電圧の変動状態を示す図 実施例２に係るＰＷＭ制御回路の機能ブロック図 実施例２に係るＰＷＭ制御回路の回路構成を示す図 実施例２に係る専用ＩＣの構成を示す図 実施例２に係る検出電圧調整回路の構成を示す図 実施例３に係る検出電圧調整回路の構成を示す図 従来例に係るＰＷＭ制御回路の回路構成を示す図 従来例に係るＰＷＭ制御回路の回路構成を示す図 従来例における出力電圧の許容値と出力電圧の変動状態を示す図

符号の説明

１０ ＰＷＭ制御回路
１２ 出力電圧検出回路
１４ 検出電圧調整回路
Ａ 入力点
Ｂ 出力点
Ｒ３ 調整抵抗
Ｒ４ プルアップ抵抗
Ｒ５ プルダウン抵抗
Ｖｒｅｆ 所定の定電圧
１５ 専用ＩＣ
ＦＢＣ フィードバック制御回路
ＯＶＰ 過電圧保護回路
ＤＶＣ ドライブ回路
Ｖｏｕｔ 出力電圧
Ｖｑ 検出出力電圧（所定の検出電圧）
Ｖｒ 二次検出出力電圧（所定の検出電圧）
Ｖｓ ＩＣ入力電圧
Ｓｇ 駆動信号
Ｖｋｔｈ ＩＣ入力許容電圧
Ｐ１ 入力ポート
Ｐ２ 出力ポート
ＰＦＣ 昇圧型力率改善回路
Ｅ 交流電源
ＤＳ 整流回路
Ｌ リアクトル
Ｄ 整流素子
Ｃ 平滑コンデンサ
Ｑ スイッチング素子

Claims (5)

1. 昇圧型力率改善回路にて生成された出力電圧を検出する出力電圧検出回路と、入力された所定の検出電圧に基づいてＩＣ入力電圧を出力させる検出電圧調整回路と、前記ＩＣ入力電圧が印加される入力ポートへ接続され当該ＩＣ入力電圧に基づき波形制御した駆動信号を出力させるフィードバック制御回路と前記入力ポートに接続され前記ＩＣ入力電圧の上限値とされるＩＣ入力許容電圧を上回るＩＣ入力電圧の電圧値を検出する過電圧保護回路と前記ＩＣ入力許容電圧を上回るＩＣ入力電圧の電圧値を検出した際に前記駆動信号の出力を中断させるドライブ回路とを具備する専用ＩＣとから構成され、
   前記検出電圧調整回路は、当該検出電圧調整回路によって規定される許容電圧より前記出力電圧の方が低い場合、前記ＩＣ入力電圧を前記ＩＣ入力許容電圧より低値に制御させ、前記許容電圧より前記出力電圧の方が高い場合、前記ＩＣ入力電圧を前記ＩＣ入力許容電圧より高値に制御させることを特徴とするＰＷＭ制御回路。
2. 前記所定の検出電圧は、前記出力電圧検出回路から出力される検出出力電圧、又は、前記検出出力電圧に補正波形を合成させた二次検出出力電圧とされることを特徴とする請求項１に記載のＰＷＭ制御回路。
3. 前記検出電圧調整回路は、一端の入力点では前記検出出力電圧又は前記二次検出出力電圧の何れかが印加され他端の出力点では前記専用ＩＣの入力ポートに接続される調整抵抗と、一端では所定の定電圧が印加され他端では前記出力点に接続されたプルアップ抵抗と、一端が前記出力点に接続され当該出力点の電圧値を減少させるプルダウン抵抗とから構成されることを特徴とする請求項２に記載のＰＷＭ制御回路。
4. 前記検出電圧調整回路は、一端の入力点では前記検出出力電圧又は前記二次検出出力電圧の何れかが印加され他端の出力点では前記専用ＩＣの入力ポートに接続される調整抵抗と、一端が前記出力点に接続され当該出力点の電圧値を減少させるプルダウン抵抗とから構成されていることを特徴とする請求項２に記載のＰＷＭ制御回路。
5. 前記昇圧型力率改善回路は、交流電源の電圧を整流波化させ入力電圧を生成する整流回路と、リアクトル及び整流素子及び平滑コンデンサ及びスイッチング素子と、前記スイッチング素子の動作を制御させる制御回路とから成り、前記出力電圧が前記入力電圧から昇圧されて略一定値に制御され、
   前記制御回路は、請求項１乃至請求項４のうち何れか一項に記載のＰＷＭ制御回路であることを特徴とする昇圧型力率改善回路。

Images