JP2009266499A - 電子部品 - Google Patents

Abstract

【課題】端子のはんだ付け性及び導電性を低下させずに、ウィスカーによる配線端子間及び接触端子間の短絡を防止することができる電子部品を提供する。
【解決手段】表層部分にＳｎ又はＳｎ合金からなるＳｎめっき層１が形成された複数の端子を有する電子部品において、Ｓｎめっき層の厚さｔを０．２μｍ以上とし、少なくとも他の端子と接触する領域に、深さｄが０．４ｔ〜ｔである凹部２，３を形成する。その際、凹部２，３はＳｎめっき層１のみに形成することが望ましく、更に、凹部２，３が溝状である場合は、その溝幅ｈを０．２〜２０μｍにすることが望ましい。
【選択図】図５

Description

本発明は、端子により電気的接続を行う電子部品に関する。より詳しくは、錫（Ｓｎ）めっき層を有する複数の端子を備えた電子部品に関する。

ＥＵにおいて、鉛（Ｐｂ）の使用を原則禁止とするＲｏＨＳ（Restriction of Hazardous Substances）指令が発動されたことにより、近年、電子部品においては、Ｐｂを含有する従来のはんだ材料に代えて、Ｓｎなどを主成分とする鉛フリー材料が使用されている。しかしながら、電子部品の端子を構成するめっき層にＳｎ又はＳｎ合金を使用した場合、ウィスカーと呼ばれる針状結晶が発生し、配線端子間又は接触端子間で短絡（ショート）が発生するという問題がある。

図７はＳｎめっき層に発生したウィスカーの形状を示すＳＥＭ（Scanning Electron Microscope：走査型電子顕微鏡）写真である（倍率：５００倍）。図７に示すように、通常、ウィスカーの長さは、数μｍ〜数十μｍ程度であり、長いものでは１００μｍ以上となる場合もある。このため、ウィスカーによる短絡の問題は、ファインピッチコネクタなどのように、複数の端子が狭ピッチで形成されている電子部品において発生しやすく、特に大きな問題となっている。

この問題は、金（Ａｕ）又はＳｎ合金に銀（Ａｇ）を添加したＳｎＡｇＣｕ系合金でめっき層を形成することにより、解消することが知られている。しかしながら、ＡｕやＡｇは高価な材料であるため、これらの材料を使用すると、製造コストが増加してしまう。

また、めっき層の膜厚を制御することにより、ウィスカー発生を抑制する試みもなされており、めっき層の厚さを極力薄くすることにより、ウィスカーの発生を低減できることが知られている。しかしながら、めっき層の厚さを薄くしすぎると、所望の導電性が得られなくなる。一方、めっき層を厚くしても、ウィスカーの発生は低減されるが、そうするとめっき厚がばらつきやすくなり、更に製造コストも増加するため、好ましくない。

そこで、一般に、電子部品の製造工程においては、端子を構成するめっき層を形成した後、高温でリフローを行うことにより、ウィスカーの発生を抑制している（例えば、特許文献１参照）。また、端子以外の部分への熱影響を低減するため、電磁波加熱により端子部分のみをリフローすることで、ウィスカーの発生抑制を図った電気接続用端子も提案されている（特許文献２参照）。

一方、従来、Ｓｎめっき層を二重に形成することで、短絡を防止する方法も提案されている（特許文献３参照）。この特許文献３に記載の回路基板では、配線部分から銅を拡散させた第１のＳｎめっき層上に、実質的に銅（Ｃｕ）を含有しない第２のＳｎめっき層を形成することで、ウィスカーの成長抑制を図っている。

また、めっき層の表面を粗化することで、ウィスカーの発生を抑制する技術も提案されている（特許文献４，５参照）。例えば、特許文献４に記載のプリント配線板の製造方法では、エッチング処理などにより粗化面を形成し、その上にめっき層を形成している。また、特許文献５に記載の電子部品では、めっき層が形成される素地の表面に砥粒を吹き付けるなどして、素地及びめっき層それぞれの表面に無方向性の凹凸形状を形成し、Ｒｚ値が０．５〜５μｍになるようにしている。

特開２００７−１３１９３４号公報 特開２００８−２１５５９号公報 特開２００３−３７３５３号公報 特開２０００−３２８２５６号公報 特開２００６−１２４７８８号公報

しかしながら、前述した従来の技術には以下に示す問題点がある。即ち、特許文献１に記載の技術は、電子部品全体を加熱するため、端子以外の部品に影響が出るという問題点があり、更に、リフロー温度が高いと、端子部分のはんだ付け性が低下するという問題点もある。端子以外の部品への熱影響は、特許文献２に記載の技術のように、端子のみをリフローするようにすれば解消するが、その場合でも、端子部分のはんだ付け性低下の問題点が残る。図８は横軸に加熱温度をとり、縦軸に品質をとって、リフロー時の加熱温度とはんだ付け性及びウィスカー発生状況との関係を示すグラフ図である。図８に示すように、リフロー時の加熱温度が高くなるに従い、ウィスカー発生を抑制する効果は向上するが、はんだ付け性は逆に低下する。このため、ウィスカー発生を抑制しつつはんだ付け性を確保できる温度は、特定範囲に限定されてしまう。

また、特許文献３に記載の技術のように、Ｓｎめっき層を二重に形成する方法は、製造工程が増えるため、実用的でない。更に、特許文献４，５に記載の技術のように、素地及びめっき層の表面を粗化する方法では、ウィスカー発生を完全に抑制することができないという問題点がある。

そこで、本発明は、端子のはんだ付け性及び導電性を低下させずに、ウィスカーによる配線端子間及び接触端子間の短絡を防止することができる電子部品を提供することを主目的とする。

本発明に係る電子部品は、表層部分にＳｎ又はＳｎ合金からなるＳｎめっき層が形成された複数の端子を有し、前記Ｓｎめっき層は、厚さｔが０．２μｍ以上であり、少なくとも他の端子と接触する領域に深さが０．４ｔ以上かつｔ以下の凹部が形成されている。
本発明では、Ｓｎめっき層に形成した凹部により、Ｓｎめっき層の内部応力及び外部から加わる応力が緩和される。その結果、Ｓｎめっき層におけるウィスカーの発生及び成長が抑制される。
この電子部品では、前記凹部が前記Ｓｎめっき層にのみ形成されていてもよい。
また、前記凹部が溝状に形成されている場合、その溝幅は０．２乃至２０μｍとすることができる。

本発明によれば、Ｓｎめっき層における他の端子と接触する領域に形成凹部を形成しているため、端子のはんだ付け性及び導電性を低下させずに、ウィスカーの発生及び成長を抑制して、配線端子間及び接触端子間の短絡を防止することができる。

以下、本発明を実施するための最良の形態について、添付の図面を参照して詳細に説明する。なお、本発明は、以下に示す実施形態に限定されるものではない。

本発明の電子部品は、端子同士を圧接又ははんだ付けすることにより、他の部品と電気的に接続される電子部品であり、例えばコネクタ、配線基板及び回路基板などが挙げられる。また、本発明の電子部品における各端子の表層部分には、Ｓｎ又はＳｎ合金からなり、厚さｔが０．２μｍ以上のＳｎめっき層が形成されている。そして、このＳｎめっき層の少なくとも他の端子と接触する領域又ははんだ付けされる領域には、深さが０．４ｔ〜ｔである凹部が形成されている。更に、本発明の電子部品では、このような端子が所定の間隔をあけて複数個設けられている。

本発明者は、Ｓｎめっき層におけるウィスカーの発生及び成長を抑制するための方法について、鋭意実験検討を行った結果、ウィスカーの発生には、Ｓｎめっき層の内部応力及びＳｎめっき層に外部から付与される応力が関係していることを見出した。そこで、本発明の電子部品においては、端子の表層に設けられたＳｎめっき層に凹部を形成し、この凹部によりＳｎめっき層の内部応力及び外部応力を、緩和することとした。これにより、ウィスカーの発生及び成長を抑制できる。なお、Ｓｎめっき層内の残留応力の測定は、例えば、Ｘ線解析法により行うことができる。

また、凹部により応力を緩和すると、金属間化合物の生成が進行し、生成した金属間化合物が偏在するため、Ｓｎめっき層には、ウィスカーの代わりに、粒状のノジュールが発生する。また、図１はＳｎめっき層に発生したノジュールの形状を示すＳＥＭ写真である（倍率：５０００倍）であり、図２はノジュールの内部を示す断面ＳＥＭ写真である（倍率：７万倍）。図１及び図２に示すように、ノジュールは、ウィスカーに比べて大幅に短く、通常、その長さは２μｍ程度であり、１０μｍを超えるものは極まれである。このため、ノジュールに起因して短絡が発生する可能性は極めて低い。従って、本発明の電子部品のように、Ｓｎめっき層に凹部を形成することにより、端子間での短絡を防止することができる。

なお、Ｓｎめっき層に形成される凹部は、少なくとも他の端子と接触する部分に形成されていれば、前述したウィスカー発生及び成長を抑制効果が得られる。

ただし、Ｓｎめっき層の厚さｔが０．２μｍ未満の場合、端子として必要な電気的特性を確保することができなくなるため、Ｓｎめっき層の厚さｔは０．２μｍ以上とする必要がある。

また、Ｓｎめっき層に形成された凹部の深さが、めっき層の厚さｔの０．４倍（０．４ｔ）未満の場合、十分なウィスカー抑制効果が得られない。一方、凹部の深さがＳｎめっき層の厚さｔを超えると、即ち、基材及び／又は下地膜にまで凹部を形成した場合、端子の電気的特性や強度が低下する。なお、凹部の深さがＳｎめっき層の厚さｔと同じ場合、即ち、凹部の底部にはＳｎめっき層がない場合でも、端子の電気的特性にはほとんど影響がない。よって、凹部の深さは、０．４ｔ〜ｔとする。

また、本発明の電子部品の各端子におけるＳｎめっき層は、Ｃｕ若しくはＣｕ合金などの金属材料又はプラスチック材料などからなる基材上に直接形成されていてもよいが、基材上にＮｉなどからなる下地膜を設け、その上に形成されていてもよい。いずれの場合においても、基材及び下地膜には凹部が形成されておらず、Ｓｎ層のみに凹部が形成されていることが望ましい。これにより、端子の電気的特性及び膜強度を確保しつつ、ウィスカー発生を抑制することができる。

更に、Ｓｎめっき層に形成される凹部の形状は特に限定されるものではなく、端子の形状、大きさ、製造方法などに応じて適宜選択することができる。図３（ａ）〜（ｄ）は凹部の断面形状の一例を示す図であり、図４（ａ）〜（ｅ）は凹部のパターン形状の一例を示す平面図である。例えば、凹部の断面形状としては、図３（ａ）に示すような矩形状、図３（ｂ）に示すようなＶ字状、図３（ｃ）に示すような半円形状、図３（ｄ）に示すような波型状などが挙げられる。また、凹部の形成パターンとしては、平面視で、図４（ａ）に示すようなドット状、図４（ｂ）に示すような海島状、図４（ｃ）に示すような幾何学パターンなどが挙げられるが、凹部を溝状とし、図４（ｄ）に示すようなストライプ状、図４（ｅ）に示すような格子状に形成してもよい。更に、凹部は規則的に配列されている必要はなく、ランダムに配置されていても同様の効果が得られる。

図５（ａ）及び（ｂ）は溝状の凹部の例を模式的に示す斜視図である。更に、図５（ａ），（ｂ）に示すように、Ｓｎめっき層１に溝状の凹部２又は凹部３が形成されている場合は、その溝深さｄをＳｎめっき層１の厚さｔの０．４〜１倍にすると共に、溝幅ｗを０．２乃至２０μｍとすることが望ましい。これは、図５（ａ）に示すように溝幅ｗが均一な凹部２に限らず、図５（ｂ）に示すように場所によって溝幅ｗが異なる凹部３の場合でも同様である。更にまた、隣り合う凹部の間隔は０．１〜３００μｍとすることが好ましい。

上述した凹部の形成方法は、特に限定されるものではないが、例えば、表面が平坦なＳｎめっき層を形成した後、その表面を、Ｇａイオンビーム、Ａｒイオンビーム、刃物又は針などによって物理的に加工したり、薬品によるエッチングなどのように化学的に加工したりする方法、基材又は下地膜にマスクを形成し、その状態で電解めっき又は無電解めっきなどによりＳｎめっき層を形成する方法、及びスクリーン印刷又はインクジェット法により凹部のパターンを形成する方法などを適用することができる。

上述の如く、本発明の電子部品においては、端子の表層に設けられたＳｎめっき層の厚さｔを０．２μｍ以上とし、その少なくとも他の端子と接触する領域に深さが０．４ｔ〜ｔの凹部を形成しているため、Ｓｎめっき層の内部応力及び外部応力を緩和することができる。これにより、リフローなどの処理を行わなくても、ウィスカーの発生及び成長を抑制することができる。その結果、端子のはんだ付け性及び導電性を低下させずに、ウィスカーによる配線端子間及び接触端子間の短絡を防止することができる。

なお、本発明の電子部品では、表層のＳｎめっき層において金属間化合物の生成が進行し、生成した金属間化合物が偏在するため、端子表面にノジュールが発生するが、ノジュールはウィスカーに比べて長さが大幅に短いため、端子間での短絡を招くことはほとんどない。

以下、本発明の実施例及び比較例を挙げて、本発明の効果について具体的に説明する。図６は本実施例で使用したコネクタの形状を模式的に示す図である。先ず、本発明の実施例として、図６に示すコネクタの端子部分に、Ｓｎめっき層の厚さの０．４〜１倍の深さの凹部を、ストライプ状又は格子状に形成した。その際、凹部の形成は、エスアイアイ・ナノテクノロジー社製のＦＩＢ（Focused Ion Beam：収束イオンビーム）装置ＳＭＩ９２００を使用してＧａイオンによるエッチング加工、又は、市販の剃刀を使用した加工により行った。

また、本発明の比較例として、図６に示すコネクタの端子部分のＳｎめっき層に、Ｇａイオンによるエッチング加工、又は、市販の剃刀を使用した加工により、深さが本発明の範囲から外れる凹部を形成した。更に、比較例として、Ｓｎめっき層に凹部を形成していないコネクタを用意した。なお、上述した実施例及び比較例の各コネクタにおける端子部分は、リン青銅からなる基材上に、Ｎｉからなる下地膜を形成し、その上にＳｎ−２％ＣｕからなるＳｎめっき層を設けた構成とした。

そして、実施例及び比較例の各コネクタを、アクリル板で挟み、その端子部分に外部応力を印加した。その状態で１０日間保持した後、日立ハイテクノロジーズ社製ＦＥ−ＳＥＭ Ｓ−４８００型により、各コネクタの端子部分を観察し、ウィスカーの発生状況を確認した。その結果を下記表１に示す。なお、下記表１においては、長さ２０μｍ以上のウィスカーが、４本以上発生していたものを×、２本又は３本発生していたものを△、１本発生していたものを○、全く発生していなかったものを◎とした。また、下記表１には、各コネクタにおけるＳｎめっき層の膜厚、凹部の深さ及び溝幅も併せて示す。

上記表１に示すように、端子部分にＳｎめっき層の厚さｔに対して、０．４〜１倍の深さの凹部を形成した実施例の各コネクタは、ウィスカーは発生せず、加工した部分の溝から長さが８μｍ未満のノジュールが大量に発生していた。また、試験前にウィスカーが存在していたコネクタでは、新たなウィスカーの発生がないだけでなく、既にあるウィスカーの成長も抑制することができた。その場合も、ノジュールが大量に発生していた。本実施例においては、凹部の深さｄがＳｎめっき層の膜厚ｔに近づく程、特に良好な結果が得られた。

一方、Ｓｎめっき層に凹部を形成しなかった比較例のコネクタ、及び凹部を形成したが、その深さがＳｎめっき層の厚さｔの０．４倍に満たないコネクタは、長さが２０μｍ以上のウィスカーが２５本以上発生していた。

Ｓｎめっき層に発生したノジュールの形状を示す図面代用写真である（ＳＥＭ、倍率：５０００倍） ノジュールの内部を示す図面代用写真である（断面ＳＥＭ写真、倍率：７万倍）。 （ａ）〜（ｄ）は凹部の断面形状の一例を示す図である。 （ａ）〜（ｅ）は凹部のパターン形状の一例を示す平面図である。 （ａ）及び（ｂ）は溝状の凹部の例を模式的に示す斜視図である。 本発明の実施例で使用したコネクタの形状を模式的に示す図である。 Ｓｎめっき層に発生したウィスカーの形状を示す図面代用写真である（ＳＥＭ写真、倍率：５００倍）。 横軸にリフロー温度をとり、縦軸にはんだ付け性をとって、リフロー温度とはんだ付け性との関係を示すグラフ図である。

符号の説明

１ Ｓｎめっき層
２、３ 凹部

Claims (3)

1. 表層部分にＳｎ又はＳｎ合金からなるＳｎめっき層が形成された複数の端子を有し、
   前記Ｓｎめっき層は、厚さｔが０．２μｍ以上であり、少なくとも他の端子と接触する領域に深さが０．４ｔ以上かつｔ以下の凹部が形成されている電子部品。
2. 前記凹部が前記Ｓｎめっき層にのみ形成されている請求項１に記載の電子部品。
3. 前記凹部が溝状に形成されており、その溝幅が０．２乃至２０μｍである請求項１又は２に記載の電子部品。