JP2009259924A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2009259924A
JP2009259924A JP2008105314A JP2008105314A JP2009259924A JP 2009259924 A JP2009259924 A JP 2009259924A JP 2008105314 A JP2008105314 A JP 2008105314A JP 2008105314 A JP2008105314 A JP 2008105314A JP 2009259924 A JP2009259924 A JP 2009259924A
Authority
JP
Japan
Prior art keywords
underfill resin
film
semiconductor chip
semiconductor device
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008105314A
Other languages
English (en)
Other versions
JP2009259924A5 (ja
JP5064288B2 (ja
Inventor
Atsushi Oi
淳 大井
Takashi Kurihara
孝 栗原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2008105314A priority Critical patent/JP5064288B2/ja
Priority to US12/418,637 priority patent/US8138018B2/en
Publication of JP2009259924A publication Critical patent/JP2009259924A/ja
Publication of JP2009259924A5 publication Critical patent/JP2009259924A5/ja
Application granted granted Critical
Publication of JP5064288B2 publication Critical patent/JP5064288B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0134—Quaternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】本発明は、半導体チップがフリップチップ接続される配線基板と、半導体チップと配線基板との間を封止するアンダーフィル樹脂とを備えた半導体装置の製造方法に関し、ボイドの発生を防いで、半導体装置の歩留まりを向上させることのできる半導体装置の製造方法を提供することを課題とする。
【解決手段】基板本体２１の上面２１Ａに、基板本体２１の上面２１Ａ、パッド２２、及びはんだ２３との間に隙間が形成されないように半硬化状態とされたフィルム状アンダーフィル樹脂３１を貼り付け、次いで、フィルム状アンダーフィル樹脂３１の上面３１Ａを平坦化し、その後、上面３１Ａが平坦化されたフィルム状アンダーフィル樹脂３１に半導体チップ１２を押圧して、パッド２２に半導体チップ１２をフリップチップ接続した。
【選択図】図１３

Description

本発明は、半導体装置の製造方法に関し、特に、半導体チップがフリップチップ接続される配線基板と、半導体チップと配線基板との間を封止するアンダーフィル樹脂とを備えた半導体装置の製造方法に関する。
図１は、従来の半導体装置の断面図である。図１において、Ｊは、半導体チップ２０２と基板本体２１１との隙間（以下、「隙間Ｊ」とする）を示している。
図１を参照するに、従来の半導体装置２００は、配線基板２０１と、半導体チップ２０２と、アンダーフィル樹脂２０３とを有する。配線基板２０１は、基板本体２１１と、パッド２１２と、はんだ２１３と、ソルダーレジスト層２１４とを有する。
基板本体２１１は、積層された複数の絶縁層（図示せず）と、複数の絶縁層に設けられ、パッド２１２と電気的に接続された配線パターン（図示せず）と、基板本体２１１の下面２１１Ｂ側に設けられ、配線パターンと電気的に接続された外部接続用パッド（図示せず）とを有する。
パッド２１２は、基板本体２１１の上面２１１Ａに設けられている。パッド２１２は、半導体チップ２０２がフリップチップ接続されるパッドである。
はんだ２１３は、パッド２１２の上面２１２Ａに設けられている。はんだ２１３は、半導体チップ２０２の電極パッド２１６と接続されたバンプ２０４をパッド２１２上に固定するためのものである。
ソルダーレジスト層２１４は、パッド２１２が形成された領域を囲むように、基板本体２１１の上面２１１Ａに設けられている。半導体チップ２０２は、電極パッド２１６を有する。電極パッド２１６には、バンプ２０４が配設されている。半導体チップ２０２は、パッド２１２にフリップチップ接続されており、バンプ２０４を介して、配線基板２０１と電気的に接続されている。
図２〜図５は、従来の半導体装置の製造工程を示す図である。図２〜図５において、従来の半導体装置２００と同一構成部分には同一符号を付す。
図２〜図５を参照して、従来の半導体装置２００の製造方法について説明する。始めに、図２に示す工程では、周知の手法により、配線基板２０１を形成する。次いで、図３に示す工程では、はんだ２１３が形成されたパッド２１２上に、半導体チップ２０２をフリップチップ接続する。
次いで、図４に示す工程では、ディスペンサー２１９から供給された液状アンダーフィル樹脂２２１を、毛細管現象により、半導体チップ２０２と配線基板２０１との隙間に導入する。これにより、半導体チップ２０２と配線基板２０１との間に液状アンダーフィル樹脂２２１が形成される。
次いで、図５に示す工程では、図４に示す液状アンダーフィル樹脂２２１を硬化させることで、半導体チップ２０２と配線基板２０１との間にアンダーフィル樹脂２０３を形成する。これにより、従来の半導体装置２００が製造される。
上記説明した半導体装置２００の製造方法では、半導体チップ２０２をフリップチップ接続後に、半導体チップ２０２と配線基板２０１との間に液状アンダーフィル樹脂２２１を形成した場合を例に挙げて説明したが、後述する図６及び図７に示す工程のように、パッド２１２に半導体チップ２０２をフリップチップ接続する前に、配線基板２０１上に液状アンダーフィル樹脂２２１を形成してもよい。
図６及び図７は、従来の半導体装置の他の製造工程を示す図である。図６及び図７において、従来の半導体装置２００と同一構成部分には同一符号を付す。
図６及び図７を参照して、従来の半導体装置２００の他の製造方法について説明する。始めに、図６に示す工程では、先に説明した図２に示す配線基板２０１上に、液状アンダーフィル樹脂２２１を塗布する。次いで、図７に示す工程では、半導体チップ２０２を液状アンダーフィル樹脂２２１に押し当てて、パッド２１２に半導体チップ２０２をフリップチップ接続する。その後、先に説明した図５に示す工程と同様な処理を行うことで、従来の半導体装置２００が製造される（例えば、特許文献１参照）。
特開２００２−１２１３５８号公報
図８は、従来の半導体装置の製造方法の問題点を説明するための図であり、図９は、従来の半導体装置の他の製造方法の問題点を説明するための図である。図８及び図９において、従来の半導体装置２００と同一構成部分には同一符号を付す。
しかしながら、従来の半導体装置２００の製造方法（図２〜図５参照）では、例えば、半導体チップ２０２と基板本体２１１との隙間Ｊが狭い場合（例えば、隙間Ｊが３５μｍ以下の場合）や、半導体チップ２０２の面積が大きい場合（例えば、半導体チップ２０２の一辺の長さが１０ｍｍ以上の場合）、液状アンダーフィル樹脂２２１の充填不良により、図８に示すようなボイド２２４がアンダーフィル樹脂２０３に形成されてしまう。これにより、半導体チップ２０２と配線基板２０１との間の電気的接続信頼性が低下するため、半導体装置２００の歩留まりが低下してしまうという問題があった。
また、従来の半導体装置２００の他の製造方法（図６及び図７参照）では、液状アンダーフィル樹脂２２１を塗布する工程や、半導体チップ２０２を液状アンダーフィル樹脂２２１に押し当てて半導体チップ２０２をフリップチップ接続する工程において、液状アンダーフィル樹脂２２１の内部に気泡が形成されてしまう。これにより、図９に示すようなボイド２２５，２２６がアンダーフィル樹脂２０３に形成され、半導体装置２００の歩留まりが低下してしまうという問題があった。
そこで本発明は、上述した問題点に鑑みなされたものであり、ボイドの発生を防止することにより、半導体装置の歩留まりを向上させることのできる半導体装置の製造方法を提供することを目的とする。
本発明の一観点によれば、半導体チップと、基板本体と、前記基板本体の一方の面に設けられ、前記半導体チップとフリップチップ接続されるパッドとを有する配線基板と、前記半導体チップと前記配線基板との間を封止するアンダーフィル樹脂と、を備えた半導体装置の製造方法であって、前記基板本体の一方の面に、前記基板本体の一方の面及び前記パッドとの間に隙間が形成されないように半硬化状態とされたフィルム状アンダーフィル樹脂を貼り付けるフィルム状アンダーフィル樹脂貼付工程と、前記フィルム状アンダーフィル樹脂の上面を平坦化する平坦化工程と、前記平坦化工程後に、前記フィルム状アンダーフィル樹脂の上面側から前記半導体チップを押圧して、前記パッドに前記半導体チップをフリップチップ接続するチップ接続工程と、前記フィルム状アンダーフィル樹脂を硬化させて、前記半導体チップと前記配線基板との間に前記アンダーフィル樹脂を形成するアンダーフィル樹脂形成工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
本発明によれば、基板本体の一方の面に、基板本体の一方の面及びパッドとの間に隙間が形成されないように半硬化状態とされたフィルム状アンダーフィル樹脂を貼り付け、次いで、フィルム状アンダーフィル樹脂の上面を平坦化し、その後、フィルム状アンダーフィル樹脂に半導体チップを押圧して、パッドに半導体チップをフリップチップ接続することにより、フィルム状アンダーフィル樹脂と基板本体及びパッドとの間、フィルム状アンダーフィル樹脂の内部、及び半導体チップとフィルム状アンダーフィル樹脂との間に気泡が形成されることがなくなる。これにより、フィルム状アンダーフィル樹脂を硬化させることで形成されるアンダーフィル樹脂にボイドが発生することがなくなるため、半導体装置の歩留まりを向上させることができる。
本発明の他の観点によれば、半導体チップと、基板本体と、前記基板本体の一方の面に設けられ、前記半導体チップとフリップチップ接続されるパッドとを有する配線基板と、前記半導体チップと前記配線基板との間を封止するアンダーフィル樹脂と、を備えた半導体装置の製造方法であって、前記基板本体の一方の面に、前記基板本体の一方の面及び前記パッドとの間に隙間が形成されないように半硬化状態とされたフィルム状アンダーフィル樹脂を貼り付けるフィルム状アンダーフィル樹脂貼付工程と、前記フィルム状アンダーフィル樹脂の上面を平坦化する平坦化工程と、前記平坦化工程後に、前記フィルム状アンダーフィル樹脂の上面に、半硬化状態とされた他のフィルム状アンダーフィル樹脂又は液状アンダーフィル樹脂を形成して、前記フィルム状アンダーフィル樹脂及び前記他のフィルム状アンダーフィル樹脂、又は前記フィルム状アンダーフィル樹脂及び前記液状アンダーフィル樹脂からなるアンダーフィル樹脂母材を形成するアンダーフィル樹脂母材形成工程と、前記アンダーフィル樹脂母材の上面側から前記半導体チップを押圧して、前記パッドに前記半導体チップをフリップチップ接続するチップ接続工程と、前記アンダーフィル樹脂母材を硬化させて、前記半導体チップと前記配線基板との間に前記アンダーフィル樹脂を形成するアンダーフィル樹脂形成工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
本発明によれば、基板本体の一方の面に、基板本体の一方の面及びパッドとの間に隙間が形成されないように半硬化状態とされたフィルム状アンダーフィル樹脂を貼り付け、次いで、フィルム状アンダーフィル樹脂の上面を平坦化し、その後、フィルム状アンダーフィル樹脂の上面に、半硬化状態とされた他のフィルム状アンダーフィル樹脂又は液状アンダーフィル樹脂を形成して、フィルム状アンダーフィル樹脂及び他のフィルム状アンダーフィル樹脂、又はフィルム状アンダーフィル樹脂及び液状アンダーフィル樹脂からなるアンダーフィル樹脂母材を形成し、次いで、アンダーフィル樹脂母材の上面側から半導体チップを押圧して、パッドに半導体チップをフリップチップ接続することにより、アンダーフィル樹脂母材と基板本体及びパッドとの間、アンダーフィル樹脂母材の内部、及びアンダーフィル樹脂母材と半導体チップとの間に気泡が形成されることがなくなる。これにより、アンダーフィル樹脂母材を硬化させることで形成されるアンダーフィル樹脂にボイドが発生することがなくなるため、半導体装置の歩留まりを向上させることができる。
本発明のその他の観点によれば、半導体チップと、基板本体と、前記基板本体の一方の面に設けられ、前記半導体チップとフリップチップ接続されるパッドとを有する配線基板と、前記半導体チップと前記配線基板との間を封止するアンダーフィル樹脂と、を備えた半導体装置の製造方法であって、前記基板本体の一方の面に、前記基板本体の一方の面及び前記パッドとの間に隙間が形成されないように半硬化状態とされたフィルム状アンダーフィル樹脂を貼り付けるフィルム状アンダーフィル樹脂貼付工程と、前記フィルム状アンダーフィル樹脂貼付工程後に、前記フィルム状アンダーフィル樹脂の上面に、半硬化状態とされた他のフィルム状アンダーフィル樹脂又は液状アンダーフィル樹脂を形成して、前記フィルム状アンダーフィル樹脂及び前記他のフィルム状アンダーフィル樹脂、又は前記フィルム状アンダーフィル樹脂及び前記液状アンダーフィル樹脂からなるアンダーフィル樹脂母材を形成するアンダーフィル樹脂母材形成工程と、前記アンダーフィル樹脂母材の上面側から前記半導体チップを押圧して、前記パッドに前記半導体チップをフリップチップ接続するチップ接続工程と、前記アンダーフィル樹脂母材を硬化させて、前記半導体チップと前記配線基板との間に前記アンダーフィル樹脂を形成するアンダーフィル樹脂形成工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
本発明によれば、基板本体の一方の面に、基板本体の一方の面及びパッドとの間に隙間が形成されないように半硬化状態とされたフィルム状アンダーフィル樹脂を貼り付け、次いで、フィルム状アンダーフィル樹脂の上面に、半硬化状態とされた他のフィルム状アンダーフィル樹脂又は液状アンダーフィル樹脂を形成して、フィルム状アンダーフィル樹脂及び他のフィルム状アンダーフィル樹脂、又はフィルム状アンダーフィル樹脂及び液状アンダーフィル樹脂からなるアンダーフィル樹脂母材を形成し、その後、アンダーフィル樹脂母材の上面側から半導体チップを押圧して、パッドに半導体チップをフリップチップ接続することにより、アンダーフィル樹脂母材と基板本体及びパッドとの間、アンダーフィル樹脂母材の内部、及びアンダーフィル樹脂母材と半導体チップとの間に気泡が形成されることがなくなる。これにより、アンダーフィル樹脂母材を硬化させることで形成されるアンダーフィル樹脂にボイドが発生することがなくなるため、半導体装置の歩留まりを向上させることができる。フィルム状アンダーフィル樹脂及び他のフィルム状アンダーフィル樹脂を形成する場合は、平坦化工程を追加することが好ましい。
本発明によれば、ボイドの発生を防止することにより、半導体装置の歩留まりを向上させることができる。
次に、図面に基づいて本発明の実施の形態について説明する。
（実施の形態）
図１０は、本発明の実施の形態に係る半導体装置の断面図である。図１０において、Ａは配線基板１１にフリップチップ接続された半導体チップ１２と基板本体２１との隙間（以下、「隙間Ａ」とする）、Ｂはアンダーフィル樹脂１３が形成される領域（以下、「アンダーフィル樹脂形成領域Ｂ」とする）をそれぞれ示している。
図１０を参照するに、本実施の形態の半導体装置１０は、配線基板１１と、半導体チップ１２と、アンダーフィル樹脂１３とを有する。
図１１は、本発明の実施の形態の半導体装置に設けられた配線基板の平面図である。図１１において、本実施の形態の半導体装置１０と同一構成部分には同一符号を付す。
図１０及び図１１を参照するに、配線基板１１は、基板本体２１と、パッド２２と、はんだ２３と、ソルダーレジスト層２４と、を有する。
基板本体２１は、積層された複数の絶縁層（図示せず）と、複数の絶縁層に設けられ、パッド２２と電気的に接続された配線パターン（図示せず）と、基板本体２１の下面２１Ｂ側に設けられ、配線パターンと電気的に接続された外部接続用パッド（図示せず）とを有する。外部接続用パッドは、半導体装置１０をマザーボード等の実装基板（図示せず）に実装する際、外部接続端子（例えば、はんだボール）を介して、実装基板と電気的に接続されるパッドである。基板本体２１としては、例えば、コア付きビルドアップ基板やコアレス基板等を用いることができる。
パッド２２は、ソルダーレジスト層２４の開口部２５から露出された部分の基板本体２１の上面２１Ａに設けられている。パッド２２は、基板本体２１の上面２１Ａに額縁状に配置されている。パッド２２は、基板本体２１に設けられた配線パターン及び外部接続用パッド（共に図示せず）と電気的に接続されている。パッド２２の材料としては、例えば、Ｃｕを用いることができる。パッド２２の材料としてＣｕを用いた場合、パッド２２の厚さは、例えば、１０μｍとすることができる。
はんだ２３は、パッド２２の上面２２Ａに設けられている。はんだ２３は、半導体チップ１２の電極パッド２７と接続されたバンプ１４（例えば、Ａｕバンプ）をパッド２２上に固定している。はんだ２３としては、例えば、ＳｎＡｇＣｕ系はんだ、ＳｎＺｎＢｉ系はんだ、ＳｎＡｇＩｎＢｉ系はんだ、ＳｎＡｇ系はんだ、ＳｎＣｕ系はんだ等を用いることができる。
ソルダーレジスト層２４は、基板本体２１の上面２１Ａに設けられている。ソルダーレジスト層２４は、パッド２２の形成領域を露出する開口部２５を有する。開口部２５は、額縁形状とされている。ソルダーレジスト層２４の厚さは、例えば、２５μｍとすることができる。
図１を参照するに、半導体チップ１２は、半導体基板（図示せず）と、半導体基板に形成された半導体集積回路（図示せず）と、半導体集積回路と電気的に接続された電極パッド２７とを有する。半導体基板としては、例えば、シリコン基板を用いることができる。電極パッド２７には、パッド２２上に固定されるバンプ１４が配設されている。半導体チップ１２は、パッド２２にフリップチップ接続されており、バンプ１４を介して、配線基板１１と電気的に接続されている。半導体チップ１２は、平面視四角形とされており、その一辺の長さは、例えば、１０ｍｍとすることができる。また、配線基板１１にフリップチップ接続された半導体チップ１２と基板本体２１との隙間Ａは、例えば、５μｍ〜５０μｍとすることができる。
アンダーフィル樹脂１３は、半導体チップ１２と配線基板１１との隙間Ａを充填するように配置されている。アンダーフィル樹脂１３は、半導体チップ１２と配線基板１１との間を封止（具体的には、バンプ１４、はんだ２３、及びパッド１２を封止）している。アンダーフィル樹脂１３としては、例えば、熱硬化性樹脂を用いることができる。熱硬化性樹脂としては、例えば、熱硬化性を有したエポキシ樹脂を用いることができる。
図１２〜図１６は、本発明の実施の形態に係る半導体装置の製造工程を示す図である。図１２〜図１６において、本実施の形態の半導体装置１０と同一構成部分には同一符号を付す。
始めに、図１２に示す工程では、周知の手法により、基板本体２１と、パッド２２と、はんだ２３と、開口部２５を有したソルダーレジスト層２４とを備えた配線基板１１を形成する。基板本体２１としては、例えば、コア付きビルドアップ基板やコアレス基板等を用いることができる。パッド２２の材料としては、例えば、Ｃｕを用いることができる。パッド２２の材料としてＣｕを用いた場合、パッド２２の厚さは、例えば、１０μｍとすることができる。はんだ２３としては、例えば、ＳｎＡｇＣｕ系はんだ、ＳｎＺｎＢｉ系はんだ、ＳｎＡｇＩｎＢｉ系はんだ、ＳｎＡｇ系はんだ、ＳｎＣｕ系はんだ等を用いることができる。はんだ２３の厚さは、例えば、１０μｍとすることができる。ソルダーレジスト層２４の厚さは、例えば、２５μｍとすることができる。
次いで、図１３に示す工程では、基板本体２１の上面２１Ａ（基板本体２１の一方の面）に、基板本体２１の上面２１Ａ、パッド２２、及びはんだ２３との間に隙間が形成されないように半硬化状態とされたフィルム状アンダーフィル樹脂３１を貼り付ける（フィルム状アンダーフィル樹脂貼付工程）。
この段階（フィルム状アンダーフィル樹脂貼付工程））では、パッド２２及びはんだ２３の形状が転写されるため、図１３に示すように、フィルム状アンダーフィル樹脂３１の上面３１Ａ側は凹凸形状となる。半硬化状態とされたフィルム状アンダーフィル樹脂３１は、アンダーフィル樹脂１３の母材であり、完全に硬化することでアンダーフィル樹脂１３となる。フィルム状アンダーフィル樹脂３１の材料としては、例えば、熱硬化性樹脂（具体的には、例えば、熱硬化性を有したエポキシ樹脂）を用いることができる。フィルム状アンダーフィル樹脂３１の厚さは、例えば、１０μｍ〜５０μｍにすることができる。
このように、基板本体２１の上面２１Ａ、パッド２２、及びはんだ２３との間に隙間が形成されないように半硬化状態とされたフィルム状アンダーフィル樹脂３１を貼り付けることにより、基板本体２１の上面２１Ａ、パッド２２、及びはんだ２３とアンダーフィル樹脂１３との間にボイドが発生することを防止できる。
フィルム状アンダーフィル樹脂貼付工程では、具体的には、例えば、真空雰囲気下において、ダイアフラム式ラミネート装置に設けられたダイアフラム３２により、アンダーフィル樹脂形成領域Ｂに対応する部分の配線基板１１に載置された半硬化状態のフィルム状アンダーフィル樹脂３１を押圧することで、配線基板１１にフィルム状アンダーフィル樹脂３１を貼り付ける（図１３参照）。ダイアフラム３２は、ゴム風船のようなものであり、例えば、エアーにより膨らまされる。ダイアフラム３２は、ダイアフラム３２と接触する部分のフィルム状アンダーフィル樹脂３１に対して略均一な圧力を印加することができる。ダイアフラム３２の材料としては、例えば、シリコーンゴムを用いることができる。
このように、真空雰囲気下において、ダイアフラム式ラミネート装置を用いて、を配線基板１１に半硬化状態とされたフィルム状アンダーフィル樹脂３１貼り付けることにより、ダイアフラム３２と接触する部分のフィルム状アンダーフィル樹脂３１に対して略均一な圧力が印加される（言い換えれば、隙間の形成されやすいパッド２２の下部側面と基板本体２１の上面２１Ａとにより形成される角部にフィルム状アンダーフィル樹脂３１が移動するように、しっかりとフィルム状アンダーフィル樹脂３１を押圧する）ため、アンダーフィル樹脂１３と基板本体２１の上面２１Ａ、パッド２２、及びはんだ２３との間、及びアンダーフィル樹脂１３の内部にボイドが発生することを防止できる。
また、ダイアフラム式ラミネート装置を用いて半硬化状態とされたフィルム状アンダーフィル樹脂３１を貼り付ける場合の処理条件としては、例えば、ダイアフラム式ラミネート装置の処理室（配線基板１１が載置されるエリア）の真空度が１００Ｐａ、ダイアフラム３２がフィルム状アンダーフィル樹脂３１を押圧するときの圧力が０．３ＭＰａ、半硬化状態とされたフィルム状アンダーフィル樹脂３１の加熱温度が１００℃を用いることができる。
次いで、図１４に示す工程では、凹凸形状を有する半硬化状態のフィルム状アンダーフィル樹脂３１（図１３に示すフィルム状アンダーフィル樹脂３１）の上面３１Ａを平坦化する（平坦化工程）。これにより、フィルム状アンダーフィル樹脂３１の上面３１Ａは、平坦な面になる。
このように、半硬化状態とされたフィルム状アンダーフィル樹脂３１の上面３１Ａを平坦な面にすることにより、フィルム状アンダーフィル樹脂３１に半導体チップ１２を押圧して半導体チップ１２をパッド２２にフリップチップ接続する際、フィルム状アンダーフィル樹脂３１に気泡が形成されにくくなるため、半導体チップ１２とアンダーフィル樹脂１３との間にボイドが形成されることを抑制できる。
平坦化工程では、具体的には、例えば、凹凸形状を有するフィルム状アンダーフィル樹脂３１の上面３１Ａに、板体（図示せず）の平坦な面を接触させた後、フィルム状アンダーフィル樹脂３１の上面３１Ａ側から板体を介してフィルム状アンダーフィル樹脂３１を押圧することで、半硬化状態とされたフィルム状アンダーフィル樹脂３１の上面３１Ａを平坦な面にする。
また、例えば、先に説明したダイアフラム式ラミネート装置のダイアフラム３２の内部に平坦な面を有した板体（図示せず）を配置（このとき、ダイアフラム３２の内面と板体の平坦な面とを対向させて配置）し、板体及びダイアフラム３２により、凹凸形状を有するフィルム状アンダーフィル樹脂３１の上面３１Ａを押圧することで、半硬化状態とされたフィルム状アンダーフィル樹脂３１の上面３１Ａを平坦な面にしてもよい。この場合の処理条件としては、例えば、ダイアフラム式ラミネート装置の処理室（配線基板１１が載置されるエリア）の真空度が１００Ｐａ、ダイアフラム３２がフィルム状アンダーフィル樹脂３１を押圧するときの圧力が０．３ＭＰａ、半硬化状態とされたフィルム状アンダーフィル樹脂３１の加熱温度が１００℃を用いることができる。
次いで、図１５に示す工程では、図１４に示す半硬化状態とされたフィルム状アンダーフィル樹脂３１の上面３１Ａ（平坦な面）側から電極パッド２７にバンプ１４（例えば、Ａｕバンプ）が設けられた半導体チップ１２を押圧して、バンプ１４と溶融したはんだ２３（はんだ２３を溶融させる際の加熱温度は、例えば、２３０℃、加熱時間は数秒）とを接触させて、パッド２２に半導体チップ１２をフリップチップ接続する（チップ接続工程）。配線基板１１にフリップチップ接続された半導体チップ１２と基板本体２１との隙間Ａは、例えば、５μｍ〜５０μｍとすることができる。
次いで、図１６に示す工程では、図１５に示す半硬化状態とされたフィルム状アンダーフィル樹脂３１を完全に硬化させて、半導体チップ１２と配線基板１１との間を封止するアンダーフィル樹脂１３を形成する（アンダーフィル樹脂形成工程）。これにより、本実施の形態の半導体装置１０が製造される。アンダーフィル樹脂形成工程では、例えば、フィルム状アンダーフィル樹脂３１の材料が熱硬化性樹脂（具体的には、例えば、熱硬化性のエポキシ樹脂）の場合、フィルム状アンダーフィル樹脂３１を所定の時間加熱（例えば、１５０℃〜２００℃で１時間程度加熱）することで、アンダーフィル樹脂１３を形成する。
また、アンダーフィル樹脂形成工程では、例えば、真空雰囲気下において、半硬化状態とされたフィルム状アンダーフィル樹脂３１を完全に硬化させることで、アンダーフィル樹脂１３を形成してもよい。これにより、フィルム状アンダーフィル樹脂３１が硬化する際に発生するガスが外部に放出されるため、アンダーフィル樹脂１３にボイドが発生することを防止できる。
本実施の形態の半導体装置の製造方法によれば、基板本体２１の上面２１Ａに、基板本体２１の上面２１Ａ及びパッド２２との間に隙間が形成されないように半硬化状態とされたフィルム状アンダーフィル樹脂３１を貼り付け、次いで、半硬化状態とされたフィルム状アンダーフィル樹脂３１の上面３１Ａを平坦化し、その後、上面３１Ａが平坦な面とされたフィルム状アンダーフィル樹脂３１に半導体チップ１２を押圧して、パッド２２に半導体チップ１２をフリップチップ接続することにより、フィルム状アンダーフィル樹脂３１と基板本体２１及びパッド２２との間、フィルム状アンダーフィル樹脂３１の内部、及び半導体チップ１２とフィルム状アンダーフィル樹脂３１との間に気泡が形成されることがなくなる。これにより、半硬化状態とされたフィルム状アンダーフィル樹脂３１を硬化させることで形成されるアンダーフィル樹脂１３にボイドが発生することがなくなるため、半導体装置１０の歩留まりを向上させることができる。
なお、本実施の形態では、チップ接続工程とアンダーフィル樹脂形成工程とを別々に行う場合を例に挙げて説明したが、チップ接続工程とアンダーフィル樹脂形成工程とを同時に行ってもよい。これにより、半導体装置１０の製造工程を簡略化することができる。
図１７及び図１８は、アンダーフィル樹脂形成工程の他の例を示す図である。
なお、本実施の形態の半導体装置の製造方法では、半導体チップ１２を押圧しない状態で、半硬化状態とされたフィルム状アンダーフィル樹脂３１を完全に硬化させる場合を例に挙げて説明したが、図１７に示すように、先に説明したダイアフラム３２により半導体チップ１２の面１２Ａ（電極パッド２７が設けられた面１２Ｂとは反対側の半導体チップ１２の面）を略均一な圧力で押圧しながら（フィルム状アンダーフィル樹脂３１が熱硬化性樹脂の場合、半導体チップ１２の面１２Ａを押圧すると共に、フィルム状アンダーフィル樹脂３１の加熱も行いながら）フィルム状アンダーフィル樹脂３１を完全に硬化させてもよい。
また、図１８に示すように、平坦な面３５Ａを有した板体３５により半導体チップ１２の面１２Ａを略均一な圧力で押圧しながら（フィルム状アンダーフィル樹脂３１が熱硬化性樹脂の場合、半導体チップ１２の面１２Ａを押圧すると共に、フィルム状アンダーフィル樹脂３１の加熱も行いながら）フィルム状アンダーフィル樹脂３１を完全に硬化させてもよい。
このように、アンダーフィル樹脂形成工程において、半導体チップ１２の面１２Ａを略均一な圧力で押圧しながら、半硬化状態とされたフィルム状アンダーフィル樹脂３１を完全に硬化させることにより、アンダーフィル樹脂１３にボイドが発生することを防止できる。
図１９〜図２３は、本発明の実施の形態に係る半導体装置の第１変形例の製造工程を示す図である。図１９〜図２３において、本実施の形態の半導体装置１０と同一構成部分には同一符号を付す。
図１９〜図２３を参照して、本実施の形態の半導体装置１０の第１変形例の製造方法について説明する。始めに、図１９に示す工程では、先に説明した図１２及び図１３に示す工程と同様な処理を行うことにより、図１９に示す構造体（具体的には、凹凸形状を有する半硬化状態のフィルム状アンダーフィル樹脂３１が形成された配線基板１１）を形成する。
次いで、図２０に示す工程では、開口部２５に形成された部分のフィルム状アンダーフィル樹脂３１の上面３１Ａに、半硬化状態とされた他のフィルム状アンダーフィル樹脂（図示せず）又は液状アンダーフィル樹脂３８を形成して、半硬化状態とされたフィルム状アンダーフィル樹脂３１及び他のフィルム状アンダーフィル樹脂、又は半硬化状態とされたフィルム状アンダーフィル樹脂３１及び液状アンダーフィル樹脂３８からなる半硬化状態とされたアンダーフィル樹脂母材４１を形成する（アンダーフィル樹脂母材形成工程）。アンダーフィル樹脂母材４１は、完全に硬化することでアンダーフィル樹脂１３となる樹脂である。
アンダーフィル樹脂母材形成工程において、例えば、フィルム状アンダーフィル樹脂３１の上面３１Ａに、他のフィルム状アンダーフィル樹脂（図示せず）を形成する場合、先に説明した図１３に示す工程と同様な手法により他のフィルム状アンダーフィル樹脂を形成する。他のフィルム状アンダーフィル樹脂としては、先に説明したフィルム状アンダーフィル樹脂３１と同様なものを用いることができる。
また、アンダーフィル樹脂母材形成工程において、例えば、フィルム状アンダーフィル樹脂３１の上面３１Ａに、液状アンダーフィル樹脂３８を形成する場合、塗布により液状アンダーフィル樹脂３８を形成する。液状アンダーフィル樹脂３８としては、例えば、液状とされた熱硬化性樹脂（例えば、熱硬化性のエポキシ樹脂）を用いることができる。
このように、フィルム状アンダーフィル樹脂３１の上面３１Ａに、アンダーフィル樹脂１３の一部となる他のフィルム状アンダーフィル樹脂又は液状アンダーフィル樹脂３８を形成することにより、ソルダーレジスト層２４の開口部２５の面積が大きい場合やソルダーレジスト層２４の開口部２５の深さが深い場合でも、アンダーフィル樹脂１３により半導体素子１２と配線基板１１との間を確実に封止することができる。
また、上記アンダーフィル樹脂母材形成工程において、例えば、フィルム状アンダーフィル樹脂３１の上面３１Ａに、液状アンダーフィル樹脂３８を形成する場合、フィルム状アンダーフィル樹脂３１の上面３１Ａに形成された凹凸の凹部に液状アンダーフィル樹脂３８が溜まることで、アンダーフィル樹脂母材４１の上面４１Ａを略平坦な面にすることが可能となるので、液状アンダーフィル樹脂３８を形成直後に平坦化工程を行うことなく、半導体チップ１２を配線基板１１にフリップチップ接続させてもよい。
また、液状アンダーフィル樹脂３８の粘性が高く、アンダーフィル樹脂母材４１の上面４１Ａが略平坦な面にならない場合には、後述する図２１に示す平坦化工程を行い、平坦化工程後、配線基板１１に半導体チップ１２をフリップチップ接続することで、信頼性の高いフリップチップ接続が可能となる。
なお、図２０では、フィルム状アンダーフィル樹脂３１の上面３１Ａに、液状アンダーフィル樹脂３８を塗布した場合を例に挙げて図示している。
次いで、図２１に示す工程では、先に説明した図１４に示す工程と同様な手法により、半硬化状態とされたアンダーフィル樹脂母材４１の上面４１Ａを平坦化する（平坦化工程）。これにより、アンダーフィル樹脂母材４１の上面４１Ａは、平坦な面となる。
このように、半硬化状態とされたアンダーフィル樹脂母材４１の上面４１Ａを平坦な面にすることにより、アンダーフィル樹脂母材４１に半導体チップ１２を押圧して半導体チップ１２をパッド２２にフリップチップ接続する際、アンダーフィル樹脂母材４１に気泡が形成されにくくなるため、半導体チップ１２とアンダーフィル樹脂１３との間にボイドが形成されることを抑制できる。
次いで、図２２に示す工程では、図２１に示す半硬化状態とされたアンダーフィル樹脂母材４１の上面４１Ａ（平坦な面）側から電極パッド２７にバンプ１４（例えば、Ａｕバンプ）が設けられた半導体チップ１２を押圧して、バンプ１４と溶融したはんだ２３（はんだ２３を溶融させる際の加熱温度は、例えば、２３０℃、加熱時間は数秒）とを接触させて、パッド２２に半導体チップ１２をフリップチップ接続する（チップ接続工程）。配線基板１１にフリップチップ接続された半導体チップ１２と基板本体２１との隙間Ａは、例えば、５μｍ〜５０μｍとすることができる。
次いで、図２３に示す工程では、先に説明した図１６に示す工程と同様な手法により、図２２に示す半硬化状態とされたアンダーフィル樹脂母材４１を完全に硬化させて、半導体チップ１２と配線基板１１との間を封止するアンダーフィル樹脂１３を形成する（アンダーフィル樹脂形成工程）。これにより、本実施の形態の半導体装置１０が製造される。
アンダーフィル樹脂形成工程では、例えば、アンダーフィル樹脂母材４１の材料が熱硬化性樹脂（具体的には、例えば、熱硬化性のエポキシ樹脂）の場合、アンダーフィル樹脂母材４１を所定の時間加熱（例えば、１５０℃〜２００℃で１時間程度加熱）することで、アンダーフィル樹脂１３を形成する。
また、アンダーフィル樹脂形成工程では、例えば、真空雰囲気下において、半硬化状態とされたアンダーフィル樹脂母材４１を完全に硬化させることで、アンダーフィル樹脂１３を形成してもよい。これにより、アンダーフィル樹脂母材４１が硬化する際に発生するガスが外部に放出されるため、アンダーフィル樹脂１３にボイドが発生することを防止できる。
本実施の形態の半導体装置の第１変形例の製造方法によれば、フィルム状アンダーフィル樹脂３１の上面３１Ａに、アンダーフィル樹脂１３の一部となる他のフィルム状アンダーフィル樹脂又は液状アンダーフィル樹脂３８を形成することにより、ソルダーレジスト層２４の開口部２５の面積が大きい場合やソルダーレジスト層２４の開口部２５の深さが深い場合でも、アンダーフィル樹脂１３により半導体素子１２と配線基板１１との間を確実に封止することができる。
また、本実施の形態の半導体装置１０の第１変形例の製造方法は、先に説明した本実施の形態の半導体装置１０の製造方法（図１２〜１６参照）と同様な効果を得ることができる。
なお、本実施の形態の半導体装置１０の第１変形例の製造方法において、先に説明した図１７及び図１８に示す工程のように、半導体チップ１２の面１２Ａを略均一な圧力で押圧しながら（アンダーフィル樹脂母材４１が熱硬化性樹脂の場合、半導体チップ１２の面１２Ａを押圧すると共に、アンダーフィル樹脂母材４１の加熱も行いながら）アンダーフィル樹脂母材４１を完全に硬化させて、アンダーフィル樹脂１３を形成してもよい。
また、本実施の形態の半導体装置１０の第１変形例の製造方法では、ソルダーレジスト層２４の開口部２５のみに、半硬化状態とされた他のフィルム状アンダーフィル樹脂又は液状アンダーフィル樹脂３８を形成した場合を例に挙げて説明したが、フィルム状アンダーフィル樹脂３１の上面３１Ａ全体を覆うように、半硬化状態とされた他のフィルム状アンダーフィル樹脂又は液状アンダーフィル樹脂３８を形成してもよい。
図２４〜図２８は、本発明の実施の形態に係る半導体装置の第２変形例の製造工程を示す図であり、図２９は、配線基板上に形成されるフィルム状アンダーフィル樹脂の形成領域を説明するための図である。図２４〜図２９において、本実施の形態の半導体装置１０と同一構成部分には同一符号を付す。また、図２４及び図２９に示すＣは、フィルム状アンダーフィル樹脂４３の形成領域（以下、「フィルム状アンダーフィル樹脂形成領域Ｃ」とする）を示している。
図２４〜図２９を参照して、本発明の実施の形態に係る半導体装置１０の第２変形例の製造方法について説明する。始めに、図２４に示す工程では、先に説明した図１３に示す工程と同様な手法により、フィルム状アンダーフィル樹脂形成領域Ｃに対応する部分の配線基板１１（具体的には、フィルム状アンダーフィル樹脂形成領域Ｃに対応する部分の基板本体２１の上面２１Ａと、パッド２２、及びはんだ２３）を覆う（図２９参照）と共に、配線基板１１との間に隙間が形成されないように、半硬化状態とされたフィルム状アンダーフィル樹脂形成４３を貼り付ける（フィルム状アンダーフィル樹脂貼付工程）。
この段階では、図２４に示すように、フィルム状アンダーフィル樹脂４３の上面４３Ａ側は、凹凸形状となる。フィルム状アンダーフィル樹脂４３は、アンダーフィル樹脂１３の一部となる母材である。フィルム状アンダーフィル樹脂４３の材料としては、例えば、熱硬化性樹脂（具体的には、例えば、熱硬化性のエポキシ樹脂）を用いることができる。フィルム状アンダーフィル樹脂４３の厚さは、後述する図２５に示す工程において、フィルム状アンダーフィル樹脂４３がソルダーレジスト層２４の開口部２５を充填可能な厚さにするとよい。具体的には、フィルム状アンダーフィル樹脂４３の厚さは、例えば、１０μｍ〜５０μｍとすることができる。
次いで、図２５に示す工程では、先に説明した図１４に示す工程と同様な手法により、半硬化状態とされたフィルム状アンダーフィル樹脂４３の上面４３Ａの平坦化する（平坦化工程）。これにより、フィルム状アンダーフィル樹脂４３の上面４３Ａは、平坦な面とされる。このとき、ソルダーレジスト層２４の開口部２５が、半硬化状態とされたフィルム状アンダーフィル樹脂４３により隙間なく充填されるように、半硬化状態とされたフィルム状アンダーフィル樹脂４３を押圧する。また、平坦化工程では、フィルム状アンダーフィル樹脂４３の平坦化された上面４３Ａと、ソルダーレジスト層２５の上面とが略面一となるように押圧するとよい。
このように、配線基板１１との間に隙間が形成されないように、フィルム状アンダーフィル樹脂形成領域Ｃに対応する部分の配線基板１１を覆うフィルム状アンダーフィル樹脂４３を形成し、その後、ソルダーレジスト層２４の開口部２５が、半硬化状態とされたフィルム状アンダーフィル樹脂４３により隙間なく充填されるようにフィルム状アンダーフィル樹脂４３を押圧することにより、フィルム状アンダーフィル樹脂４３と配線基板１１との間に隙間が形成されることを防止できる。
次いで、図２６に示す工程では、フィルム状アンダーフィル樹脂４３の上面４３Ａと、アンダーフィル樹脂形成領域Ｂに対応する部分のソルダーレジスト層２４の上面とを覆うように、半硬化状態とされたフィルム状アンダーフィル樹脂４５又は液状アンダーフィル樹脂（図示せず）を形成して、フィルム状アンダーフィル樹脂４３及びフィルム状アンダーフィル樹脂４５、又はフィルム状アンダーフィル樹脂４３及び液状アンダーフィル樹脂からなるアンダーフィル樹脂母材４６を形成する（アンダーフィル樹脂母材形成工程）。アンダーフィル樹脂母材４６は、完全に硬化することでアンダーフィル樹脂１３となる樹脂である。
アンダーフィル樹脂母材形成工程において、例えば、フィルム状アンダーフィル樹脂４３の上面４３Ａと、アンダーフィル樹脂形成領域Ｂに対応する部分のソルダーレジスト層２４の上面とを覆うように、フィルム状アンダーフィル樹脂４５を形成する場合、先に説明した図１３に示す工程と同様な手法により他のフィルム状アンダーフィル樹脂４５を形成する。フィルム状アンダーフィル樹脂４５としては、先に説明したフィルム状アンダーフィル樹脂３１と同様なものを用いることができる。
また、アンダーフィル樹脂母材形成工程において、例えば、フィルム状アンダーフィル樹脂４３の上面４３Ａに、液状アンダーフィル樹脂（図示せず）を形成する場合、塗布により液状アンダーフィル樹脂をする。液状アンダーフィル樹脂としては、例えば、液状とされた熱硬化性樹脂（例えば、熱硬化性のエポキシ樹脂）を用いることができる。
このように、フィルム状アンダーフィル樹脂４３の上面４３Ａと、アンダーフィル樹脂形成領域Ｂに対応する部分のソルダーレジスト層２４の上面とを覆うように、半硬化状態とされたフィルム状アンダーフィル樹脂４５又は液状アンダーフィル樹脂（図示せず）を形成することにより、ソルダーレジスト層２４の開口部２５の面積が大きい場合やソルダーレジスト層２４の開口部２５の深さが深い場合でも、アンダーフィル樹脂１３により半導体素子１２と配線基板１１との間を確実に封止することができる。
なお、図２６では、フィルム状アンダーフィル樹脂４３の上面４３Ａと、アンダーフィル樹脂形成領域Ｂに対応する部分のソルダーレジスト層２４の上面とを覆うように、半硬化状態とされたフィルム状アンダーフィル樹脂４５を形成した場合を例に挙げて図示している。
次いで、図２７に示す工程では、図２６に示す半硬化状態とされたアンダーフィル樹脂母材４６の上面４６Ａ（平坦な面）側から電極パッド２７にバンプ１４（例えば、Ａｕバンプ）が設けられた半導体チップ１２を押圧して、バンプ１４と溶融したはんだ２３（はんだ２３を溶融させる際の加熱温度は、例えば、２３０℃、加熱時間は数秒）とを接触させて、パッド２２に半導体チップ１２をフリップチップ接続する（チップ接続工程）。配線基板１１にフリップチップ接続された半導体チップ１２と基板本体２１との隙間Ａは、例えば、５μｍ〜５０μｍとすることができる。
次いで、図２８に示す工程では、先に説明した図１６に示す工程と同様な手法により、図２７に示す半硬化状態とされたアンダーフィル樹脂母材４６を完全に硬化させて、半導体チップ１２と配線基板１１との間を封止するアンダーフィル樹脂１３を形成する（アンダーフィル樹脂形成工程）。これにより、本実施の形態の半導体装置１０が製造される。
アンダーフィル樹脂形成工程では、例えば、アンダーフィル樹脂母材４６の材料が熱硬化性樹脂（具体的には、例えば、熱硬化性のエポキシ樹脂）の場合、アンダーフィル樹脂母材４６を所定の時間加熱（例えば、１５０℃〜２００℃で１時間程度加熱）することで、アンダーフィル樹脂１３を形成する。
また、アンダーフィル樹脂形成工程では、例えば、真空雰囲気下において、半硬化状態とされたアンダーフィル樹脂母材４６を完全に硬化させることで、アンダーフィル樹脂１３を形成してもよい。これにより、アンダーフィル樹脂母材４６が硬化する際に発生するガスが外部に放出されるため、アンダーフィル樹脂１３にボイドが発生することを防止できる。
本実施の形態の半導体装置の第２変形例の製造方法は、先に説明した本実施の形態の半導体装置１０の第１変形例の製造方法と同様な効果を得ることができる。
なお、本実施の形態の半導体装置１０の第２変形例の製造方法において、先に説明した図１７及び図１８に示す工程のように、半導体チップ１２の面１２Ａを略均一な圧力で押圧しながら（アンダーフィル樹脂母材４６が熱硬化性樹脂の場合、半導体チップ１２の面１２Ａを押圧すると共に、アンダーフィル樹脂母材４６の加熱も行いながら）アンダーフィル樹脂母材４６を完全に硬化させて、アンダーフィル樹脂１３を形成してもよい。
以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
本発明は、半導体チップがフリップチップ接続される配線基板と、半導体チップと配線基板との間を封止するアンダーフィル樹脂とを備えた半導体装置の製造方法に適用できる。
従来の半導体装置の断面図である。 従来の半導体装置の製造工程を示す図（その１）である。 従来の半導体装置の製造工程を示す図（その２）である。 従来の半導体装置の製造工程を示す図（その３）である。 従来の半導体装置の製造工程を示す図（その４）である。 従来の半導体装置の他の製造工程を示す図（その１）である。 従来の半導体装置の他の製造工程を示す図（その２）である。 従来の半導体装置の製造方法の問題点を説明するための図である。 従来の半導体装置の他の製造方法の問題点を説明するための図である。 本発明の実施の形態に係る半導体装置の断面図である。 本発明の実施の形態の半導体装置に設けられた配線基板の平面図である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その１）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その２）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その３）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その４）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その５）である。 アンダーフィル樹脂形成工程の他の例を示す図（その１）である。 アンダーフィル樹脂形成工程の他の例を示す図（その２）である。 本発明の実施の形態に係る半導体装置の第１変形例の製造工程を示す図（その１）である。 本発明の実施の形態に係る半導体装置の第１変形例の製造工程を示す図（その２）である。 本発明の実施の形態に係る半導体装置の第１変形例の製造工程を示す図（その３）である。 本発明の実施の形態に係る半導体装置の第１変形例の製造工程を示す図（その４）である。 本発明の実施の形態に係る半導体装置の第１変形例の製造工程を示す図（その５）である。 本発明の実施の形態に係る半導体装置の第２変形例の製造工程を示す図（その１）である。 本発明の実施の形態に係る半導体装置の第２変形例の製造工程を示す図（その２）である。 本発明の実施の形態に係る半導体装置の第２変形例の製造工程を示す図（その３）である。 本発明の実施の形態に係る半導体装置の第２変形例の製造工程を示す図（その４）である。 本発明の実施の形態に係る半導体装置の第２変形例の製造工程を示す図（その５）である。 配線基板上に形成されるフィルム状アンダーフィル樹脂の形成領域を説明するための図である。
符号の説明
１０ 半導体装置
１１ 配線基板
１２ 半導体チップ
１２Ａ，１２Ｂ 面
１３ アンダーフィル樹脂
１４ バンプ
２１ 基板本体
２１Ａ，２２Ａ，３１Ａ，４１Ａ，４３Ａ，４６Ａ 上面
２１Ｂ 下面
２２ パッド
２３ はんだ
２４ ソルダーレジスト層
２７ 電極パッド
３１，４３，４５ フィルム状アンダーフィル樹脂
３２ ダイアフラム
３５ 板体
３５Ａ 平坦な面
３８ 液状アンダーフィル樹脂
４１，４６ アンダーフィル樹脂母材
Ａ 隙間
Ｂ アンダーフィル樹脂形成領域
Ｃ フィルム状アンダーフィル樹脂形成領域

Claims (11)

  1. 半導体チップと、
    基板本体と、前記基板本体の一方の面に設けられ、前記半導体チップとフリップチップ接続されるパッドとを有する配線基板と、
    前記半導体チップと前記配線基板との間を封止するアンダーフィル樹脂と、を備えた半導体装置の製造方法であって、
    前記基板本体の一方の面に、前記基板本体の一方の面及び前記パッドとの間に隙間が形成されないように半硬化状態とされたフィルム状アンダーフィル樹脂を貼り付けるフィルム状アンダーフィル樹脂貼付工程と、
    前記フィルム状アンダーフィル樹脂の上面を平坦化する平坦化工程と、
    前記平坦化工程後に、前記フィルム状アンダーフィル樹脂の上面側から前記半導体チップを押圧して、前記パッドに前記半導体チップをフリップチップ接続するチップ接続工程と、
    前記フィルム状アンダーフィル樹脂を硬化させて、前記半導体チップと前記配線基板との間に前記アンダーフィル樹脂を形成するアンダーフィル樹脂形成工程と、を含むことを特徴とする半導体装置の製造方法。
  2. 前記フィルム状アンダーフィル樹脂貼付工程では、真空雰囲気下において、ダイアフラム式ラミネート装置を用いて前記フィルム状アンダーフィル樹脂を貼り付けることを特徴とする請求項１記載の半導体装置の製造方法。
  3. 前記半導体チップは、前記パッドと電気的に接続される電極パッドを有し、
    前記アンダーフィル樹脂形成工程では、前記電極パッドが設けられた面とは反対側に位置する前記半導体チップの面を押圧しながら、前記フィルム状アンダーフィル樹脂を硬化させることを特徴とする請求項１又は２記載の半導体装置の製造方法。
  4. 前記アンダーフィル樹脂形成工程では、真空雰囲気下において、前記フィルム状アンダーフィル樹脂を硬化させることを特徴とする請求項１ないし３のうち、いずれか１項記載の半導体装置の製造方法。
  5. 半導体チップと、
    基板本体と、前記基板本体の一方の面に設けられ、前記半導体チップとフリップチップ接続されるパッドとを有する配線基板と、
    前記半導体チップと前記配線基板との間を封止するアンダーフィル樹脂と、を備えた半導体装置の製造方法であって、
    前記基板本体の一方の面に、前記基板本体の一方の面及び前記パッドとの間に隙間が形成されないように半硬化状態とされたフィルム状アンダーフィル樹脂を貼り付けるフィルム状アンダーフィル樹脂貼付工程と、
    前記フィルム状アンダーフィル樹脂の上面を平坦化する平坦化工程と、
    前記平坦化工程後に、前記フィルム状アンダーフィル樹脂の上面に、半硬化状態とされた他のフィルム状アンダーフィル樹脂又は液状アンダーフィル樹脂を形成して、前記フィルム状アンダーフィル樹脂及び前記他のフィルム状アンダーフィル樹脂、又は前記フィルム状アンダーフィル樹脂及び前記液状アンダーフィル樹脂からなるアンダーフィル樹脂母材を形成するアンダーフィル樹脂母材形成工程と、
    前記アンダーフィル樹脂母材の上面側から前記半導体チップを押圧して、前記パッドに前記半導体チップをフリップチップ接続するチップ接続工程と、
    前記アンダーフィル樹脂母材を硬化させて、前記半導体チップと前記配線基板との間に前記アンダーフィル樹脂を形成するアンダーフィル樹脂形成工程と、を含むことを特徴とする半導体装置の製造方法。
  6. 半導体チップと、
    基板本体と、前記基板本体の一方の面に設けられ、前記半導体チップとフリップチップ接続されるパッドとを有する配線基板と、
    前記半導体チップと前記配線基板との間を封止するアンダーフィル樹脂と、を備えた半導体装置の製造方法であって、
    前記基板本体の一方の面に、前記基板本体の一方の面及び前記パッドとの間に隙間が形成されないように半硬化状態とされたフィルム状アンダーフィル樹脂を貼り付けるフィルム状アンダーフィル樹脂貼付工程と、
    前記フィルム状アンダーフィル樹脂貼付工程後に、前記フィルム状アンダーフィル樹脂の上面に、半硬化状態とされた他のフィルム状アンダーフィル樹脂又は液状アンダーフィル樹脂を形成して、前記フィルム状アンダーフィル樹脂及び前記他のフィルム状アンダーフィル樹脂、又は前記フィルム状アンダーフィル樹脂及び前記液状アンダーフィル樹脂からなるアンダーフィル樹脂母材を形成するアンダーフィル樹脂母材形成工程と、
    前記アンダーフィル樹脂母材の上面側から前記半導体チップを押圧して、前記パッドに前記半導体チップをフリップチップ接続するチップ接続工程と、
    前記アンダーフィル樹脂母材を硬化させて、前記半導体チップと前記配線基板との間に前記アンダーフィル樹脂を形成するアンダーフィル樹脂形成工程と、を含むことを特徴とする半導体装置の製造方法。
  7. 前記アンダーフィル樹脂母材形成工程と前記チップ接続工程との間に、前記アンダーフィル樹脂母材の上面を平坦化する平坦化工程を設けたことを特徴とする請求項６記載の半導体装置の製造方法。
  8. 前記フィルム状アンダーフィル樹脂貼付工程では、真空雰囲気下において、ダイアフラム式ラミネート装置を用いて前記フィルム状アンダーフィル樹脂を貼り付けることを特徴とする請求項５ないし７のうち、いずれか１項記載の半導体装置の製造方法。
  9. 前記半導体チップは、前記パッドと電気的に接続される電極パッドを有し、
    前記アンダーフィル樹脂形成工程では、前記電極パッドが設けられていない側の前記半導体チップの面を押圧しながら、前記アンダーフィル樹脂母材を硬化させることを特徴とする請求項５ないし８のうち、いずれか１項記載の半導体装置の製造方法。
  10. 前記アンダーフィル樹脂形成工程では、真空雰囲気下において、前記アンダーフィル樹脂母材を硬化させることを特徴とする請求項５ないし９のうち、いずれか１項記載の半導体装置の製造方法。
  11. 前記チップ接続工程と前記アンダーフィル樹脂形成工程とを同時に行うことを特徴とする請求項１ないし１０のうち、いずれか１項記載の半導体装置の製造方法。
JP2008105314A 2008-04-15 2008-04-15 半導体装置の製造方法 Active JP5064288B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008105314A JP5064288B2 (ja) 2008-04-15 2008-04-15 半導体装置の製造方法
US12/418,637 US8138018B2 (en) 2008-04-15 2009-04-06 Manufacturing method of semiconductor device having underfill resin formed without void between semiconductor chip and wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008105314A JP5064288B2 (ja) 2008-04-15 2008-04-15 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012150328A Division JP2012186511A (ja) 2012-07-04 2012-07-04 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2009259924A true JP2009259924A (ja) 2009-11-05
JP2009259924A5 JP2009259924A5 (ja) 2011-05-12
JP5064288B2 JP5064288B2 (ja) 2012-10-31

Family

ID=41164329

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008105314A Active JP5064288B2 (ja) 2008-04-15 2008-04-15 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US8138018B2 (ja)
JP (1) JP5064288B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012178565A (ja) * 2011-02-25 2012-09-13 Ultratera Corp 半導体パッケージ構造の製造方法
JP2013541858A (ja) * 2010-11-02 2013-11-14 テッセラ，インコーポレイテッド ノーフローアンダーフィル
US9460910B2 (en) 2012-08-24 2016-10-04 Kabushiki Kaisha Meiki Seisakusho Lamination method and lamination system

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9428822B2 (en) 2004-04-28 2016-08-30 Baker Hughes Incorporated Earth-boring tools and components thereof including material having hard phase in a metallic binder, and metallic binder compositions for use in forming such tools and components
US20050211475A1 (en) 2004-04-28 2005-09-29 Mirchandani Prakash K Earth-boring bits
MX2012013454A (es) 2010-05-20 2013-05-01 Baker Hughes Inc Metodos para formar al menos una porcion de herramientas para perforar la tierra.
CN102985197A (zh) 2010-05-20 2013-03-20 贝克休斯公司 形成钻地工具的至少一部分的方法，以及通过此类方法形成的制品
EP2571647A4 (en) 2010-05-20 2017-04-12 Baker Hughes Incorporated Methods of forming at least a portion of earth-boring tools, and articles formed by such methods
US8963340B2 (en) * 2011-09-13 2015-02-24 International Business Machines Corporation No flow underfill or wafer level underfill and solder columns
US9978656B2 (en) * 2011-11-22 2018-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming fine-pitch copper bump structures
US9646923B2 (en) 2012-04-17 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, methods of manufacture thereof, and packaged semiconductor devices
US10034389B2 (en) * 2012-04-19 2018-07-24 Panasonic Intellectual Property Management Co., Ltd. Electric component mounting method
US8889486B2 (en) * 2012-09-05 2014-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for package on package structures

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06127518A (ja) * 1992-10-16 1994-05-10 Tomoegawa Paper Co Ltd 半導体装置の樹脂封止方法
JP2000286302A (ja) * 1999-03-31 2000-10-13 Towa Corp 半導体チップ組立方法及び組立装置
JP2001053112A (ja) * 1999-08-17 2001-02-23 Mitsubishi Electric Corp 回路基体の接続方法および複合回路基体
JP2002118148A (ja) * 2000-10-11 2002-04-19 Mitsui Chemicals Inc プリント配線基板に半導体チップを装着する方法及びその方法の実施に用いる装着用シート
JP2003133483A (ja) * 2001-10-25 2003-05-09 Toppan Printing Co Ltd 半導体集積回路装置およびその製造方法
JP2003163231A (ja) * 2000-03-23 2003-06-06 Nagase & Co Ltd 半導体デバイス封止装置
JP2008300500A (ja) * 2007-05-30 2008-12-11 Panasonic Corp 半導体装置およびその製造方法
JP2009111326A (ja) * 2007-10-09 2009-05-21 Hitachi Chem Co Ltd 回路部材の実装方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6260264B1 (en) * 1997-12-08 2001-07-17 3M Innovative Properties Company Methods for making z-axis electrical connections
JP4206631B2 (ja) 2000-10-12 2009-01-14 住友ベークライト株式会社 熱硬化性液状封止樹脂組成物、半導体素子の組立方法及び半導体装置
JP3717899B2 (ja) * 2002-04-01 2005-11-16 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP2008274080A (ja) * 2007-04-27 2008-11-13 Shin Etsu Chem Co Ltd 液状エポキシ樹脂組成物及び半導体装置
JP2009009994A (ja) * 2007-06-26 2009-01-15 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06127518A (ja) * 1992-10-16 1994-05-10 Tomoegawa Paper Co Ltd 半導体装置の樹脂封止方法
JP2000286302A (ja) * 1999-03-31 2000-10-13 Towa Corp 半導体チップ組立方法及び組立装置
JP2001053112A (ja) * 1999-08-17 2001-02-23 Mitsubishi Electric Corp 回路基体の接続方法および複合回路基体
JP2003163231A (ja) * 2000-03-23 2003-06-06 Nagase & Co Ltd 半導体デバイス封止装置
JP2002118148A (ja) * 2000-10-11 2002-04-19 Mitsui Chemicals Inc プリント配線基板に半導体チップを装着する方法及びその方法の実施に用いる装着用シート
JP2003133483A (ja) * 2001-10-25 2003-05-09 Toppan Printing Co Ltd 半導体集積回路装置およびその製造方法
JP2008300500A (ja) * 2007-05-30 2008-12-11 Panasonic Corp 半導体装置およびその製造方法
JP2009111326A (ja) * 2007-10-09 2009-05-21 Hitachi Chem Co Ltd 回路部材の実装方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013541858A (ja) * 2010-11-02 2013-11-14 テッセラ，インコーポレイテッド ノーフローアンダーフィル
JP2012178565A (ja) * 2011-02-25 2012-09-13 Ultratera Corp 半導体パッケージ構造の製造方法
US9460910B2 (en) 2012-08-24 2016-10-04 Kabushiki Kaisha Meiki Seisakusho Lamination method and lamination system

Also Published As

Publication number Publication date
JP5064288B2 (ja) 2012-10-31
US20090258460A1 (en) 2009-10-15
US8138018B2 (en) 2012-03-20

Similar Documents

Publication Publication Date Title
JP5064288B2 (ja) 半導体装置の製造方法
JP5325736B2 (ja) 半導体装置及びその製造方法
JP5208205B2 (ja) フリップチップ実装方法とフリップチップ実装装置およびそれに使用されるツール保護シート
US8610292B2 (en) Resin sealing method of semiconductor device
TWI427753B (zh) 封裝結構以及封裝製程
WO2010070806A1 (ja) 半導体装置とフリップチップ実装方法およびフリップチップ実装装置
US8377745B2 (en) Method of forming a semiconductor device
TWI525755B (zh) 半導體裝置之製造方法及電子裝置之製造方法
JP2010165940A5 (ja)
JP2012069903A (ja) 半導体装置及びその製造方法
JP2009259924A5 (ja)
TW201214584A (en) Flip-chip bonding method to reduce voids in underfill material
JP5180137B2 (ja) 半導体装置の製造方法
JP6467775B2 (ja) 部品内蔵基板の製造方法
US20080268579A1 (en) Semiconductor chip package and method of fabricating the same
JP5018455B2 (ja) 半導体装置の製造装置および半導体装置の製造方法
JP6196893B2 (ja) 半導体装置の製造方法
JP2007281116A (ja) 半導体装置の製造方法
TWI416641B (zh) 製造一半導體結構之方法
JP2012186511A (ja) 半導体装置の製造方法
JP2010153670A (ja) フリップチップ実装方法と半導体装置
JP4316623B2 (ja) 半導体装置の製造方法
JP3646056B2 (ja) フリップチップ実装方法
TWI520238B (zh) 半導體封裝件及其製法
JP3879319B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110324

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110324

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120704

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120731

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120808

R150 Certificate of patent or registration of utility model

Ref document number: 5064288

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150817

Year of fee payment: 3