JP2009252977A - 低熱膨張率材料と高熱膨張率材料を接合したモジュール - Google Patents

低熱膨張率材料と高熱膨張率材料を接合したモジュール Download PDF

Info

Publication number
JP2009252977A
JP2009252977A JP2008098631A JP2008098631A JP2009252977A JP 2009252977 A JP2009252977 A JP 2009252977A JP 2008098631 A JP2008098631 A JP 2008098631A JP 2008098631 A JP2008098631 A JP 2008098631A JP 2009252977 A JP2009252977 A JP 2009252977A
Authority
JP
Japan
Prior art keywords
thermal expansion
expansion coefficient
coefficient material
high thermal
coefficient
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008098631A
Other languages
English (en)
Inventor
Masanori Usui
正則 臼井
Masayasu Ishiko
雅康 石子
Jun Saito
順 斎藤
Tomokiyo Suzuki
智清 鈴木
Koji Hotta
幸司 堀田
Akihiro Yanagiuchi
昭宏 柳内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Toyota Central R&D Labs Inc
Original Assignee
Toyota Motor Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp, Toyota Central R&D Labs Inc filed Critical Toyota Motor Corp
Priority to JP2008098631A priority Critical patent/JP2009252977A/ja
Publication of JP2009252977A publication Critical patent/JP2009252977A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】低熱膨張率材料を主材料とする部品と高熱膨張率材料を主材料とする部品を接合してモジュールを構成すると、ヒートサイクルに晒されたときに、両部品の熱膨張差によってはんだ等の接合材に大きな熱応力が加わり、接合部が損傷しやすい。
【解決手段】低熱膨張率材料を主材料とする部品10の接合面10c側に接合面10cに向かうほど高熱膨張率材料10bを多く含む熱膨張率逓増層10dを形成する。あるいは高熱膨張率材料を主材料とする部品の接合面側に接合面に向かうほど低熱膨張率材料を多く含む熱膨張率逓減層を形成する。低熱膨張率材料を主材料とする部品10の接合面10c側に、表面10cに向かうほど熱膨張率が逓増する層が形成されていると、熱膨張率が大きく相違する接合面で接合する無理をしなくてもよくなる。厳しいヒートサイクルに晒されても接合部で損傷が生じないようにすることができる。
【選択図】図3

Description

本発明は、低熱膨張率材料を主材料とする部品と高熱膨張率材料を主材料とする部品を接合したモジュールに関する。
特許文献1に、パワーチップを基板にはんだで接合したパワーデバイスが開示されている。特許文献1のパワーチップは、熱膨張率が低いシリコンを主材料とする部品であり、基板は、熱膨張率が大きいアルミ板と絶縁層と銅箔を積層したものである。特許文献1は、熱膨張率が大きい銅板とセラミック板と銅箔を積層した基板を利用する実施例も記載している。特許文献1は、低熱膨張率材料を主材料とする部品と高熱膨張率材料を主材料とする部品を接合してモジュールを構成する技術を示している。
特許文献2に、半導体素子を基板に接合した電力用の半導体装置が開示されている。特許文献2の半導体素子は、熱膨張率が低いシリコンを主材料とする部品であり、基板は、絶縁基板の表裏両面に熱膨張率が大きな導電箔が積層されたものである。特許文献2は、熱膨張率が大きな42アロイや銅の板を基板に用いる実施例や、熱膨張率の大きい銅などの金属箔または金属板を基板に利用する実施例も記載している。特許文献2も、低熱膨張率材料を主材料とする部品と高熱膨張率材料を主材料とする部品を接合してモジュールを構成する技術を示している。
特開平4−273150号公報 特開2000−87735号公報
低熱膨張率材料を主材料とする部品と高熱膨張率材料を主材料とする部品を接合してモジュールを構成する場合、モジュールがヒートサイクルに晒されると、両部品の熱膨張差によってはんだ等の接合材に大きな熱応力が加わり、接合部が損傷しやすいという問題が生じる。両部品の主材料を揃えれば、熱膨張差は生じないが、両部品の主材料を揃えられない場合が多い。特に、シリコン等の半導体材料を主材料とする半導体素子が発熱し、その熱を基板に伝熱して半導体素子の過熱を防止するモジュールの場合、熱伝導率が高い材料で基板を形成する必要があり、半導体素子の熱膨張率に比して大きな熱膨張率を持っている材料を選択しなければならないことが多い。特許文献1と2でも、低熱膨張率材料を主材料とする部品と高熱膨張率材料を主材料とする部品を接合してモジュールを構成している。
現状では、低熱膨張率材料を主材料とする部品と高熱膨張率材料を主材料とする部品の接合信頼性が低く、両者を良好にはんだ接合するためのはんだ材の研究や、ろう付け等の金属接合技術の研究や、はんだに代わる接着剤の研究によって対処しようとしている。
しかしながら、いずれの技術によっても接合信頼性を充分に向上させることができず、厳しいヒートサイクルに晒されると比較的短期間のうちに接合部が損傷しやすい。例えばはんだ内にクラックが生じたり、接合界面に反応生成物が堆積して界面を剥離させる等の現象が生じてしまう。
本発明は、低熱膨張率材料を主材料とする部品と高熱膨張率材料を主材料とする部品の接合信頼性を格段に向上することを目的とする。
本発明の一つの態様のモジュールは、低熱膨張率材料を主材料とする部品の接合面側に接合面の表面に向かうほど高熱膨張率材料を多く含む熱膨張率逓増層が形成されていることを特徴とする。
低熱膨張率材料を主材料とする部品の接合面側に、表面に向かうほど熱膨張率が逓増する層が形成されていると、熱膨張率が大きく相違する接合面で接合する無理をしなくてもよくなる。部品と部品の間に熱膨張差が大きな接合面が存在しなくなる。この結果、接合信頼性が格段に向上する。厳しいヒートサイクルに晒されても接合部で損傷が生じないようにすることができる。
熱膨張率逓増層の一例に、低熱膨張率材料を主材料とする部品の接合面側に、低熱膨張率材料で形成されているとともに接合面の表面に向かうほど細くなる突出形状の複数個を分布して形成しておき、隣接する突出形状の間隔に高熱膨張率材料を充填した構成を採用することができる。
この場合、突出形状の根元部分では、低熱膨張率材料を多く含み、突出形状の先端では高熱膨張率材料を多く含み、その間では低熱膨張率材料を多く含む状態から高熱膨張率材料を多く含む状態に徐々に変化する層構造を得ることができる。
上記構造では、高熱膨張率材料が突出形状の頂部を覆っていてもよい。すなわち、低熱膨張率材料を主材料とする部品の接合面が高熱膨張率材料のみで形成されていてもよい。あるいは、接合面に突出形状の頂部が露出していてもよいし、突出形状の頂部が突出していてもよい。部品と部品を接続するはんだやろう材や接着剤の厚みの範囲内であれば、突出形状の頂部が接合面から突出していても、格別の問題はない。
本発明の他の一つの態様のモジュールは、高熱膨張率材料を主材料とする部品の接合面側に、接合面の表面に向かうほど低熱膨張率材料を多く含む熱膨張率逓減層が形成されていることを特徴とする。
高熱膨張率材料を主材料とする部品の接合面側に、表面に向かうほど熱膨張率が低減する層が形成されていると、熱膨張率が大きく相違する接合面で接合する無理をしなくてもよくなる。部品と部品の間に熱膨張差が大きな接合面が存在しなくなる。この結果、接合信頼性が格段に向上する。厳しいヒートサイクルに晒されても接合部で損傷が生じないようにすることができる。
熱膨張率低減層の一例に、高熱膨張率材料を主材料とする部品の接合面側に、高熱膨張率材料で形成されているとともに接合面の表面に向かうほど細くなる突出形状の複数個を分布して形成しておき、隣接する突出形状の間隔に中熱膨張率材料を充填した構成を採用することができる。
高熱膨張率材料には、例えば、銅やアルミ等の熱伝導性に優れた金属を採用をすることができる。中熱膨張率材料には、例えば、タンクグステンやモリブデンやSiC等のように、シリコン等の半導体材料を主材料とする部品の熱膨張率よりは大きいが、銅やアルミ等の熱伝導性に優れた金属の熱膨張率よりは小さな熱膨張率を有する材料を用いることができる。
この場合、突出形状の根元部分では、高熱膨張率材料を多く含み、突出形状の先端では中熱膨張率材料を多く含み、その間では高熱膨張率材料を多く含む状態から中熱膨張率材料を多く含む状態に徐々に変化する層構造を得ることができる。
上記構造では、中熱膨張率材料が突出形状の頂部を覆っていてもよい。すなわち、高熱膨張率材料を主材料とする部品の接合面が中熱膨張率材料のみで形成されていてもよい。あるいは、接合面に突出形状の頂部が露出していてもよいし、突出形状の頂部が突出していてもよい。部品と部品を接続するはんだやろう材や接着剤の厚みの範囲内であれば、突出形状の頂部が接合面から突出していても、格別の問題はない。
高熱膨張率材料を主材料とする部品を、中熱膨張率材料で形成されている多孔質体と、その孔内に充填されている高熱膨張率材料で構成することもできる。単位体積あたりの孔容積が接合面の表面に向かうほど小さくなる関係に設定しておけば、接合面に向かって熱膨張率が低減する層を備えた部品を形成することができる。高熱膨張率材料には、例えば銅やアルミ等の熱伝導性に優れた金属を採用をすることができる。中熱膨張率材料には、例えば、タンクグステンやモリブデンやSiC等のように、シリコン等の半導体材料を主材料とする部品の熱膨張率よりは大きいが、銅やアルミ等の熱伝導性に優れた金属の熱膨張率よりは小さな熱膨張率を有する材料を用いることができる。
本発明では、低熱膨張率材料を主材料とする部品の接合面側に接合面に向けて熱膨張率が逓増する層を用意しておくので、その接合面に高熱膨張率材料を主材料とする部品を接続しても、部品と部品の間に熱膨張差が大きな接合面が存在しなくなる。あるいは、高熱膨張率材料を主材料とする部品の接合面側に接合面に向けて熱膨張率が低減する層を用意しておくので、その接合面に低熱膨張率材料を主材料とする部品を接続しても、部品と部品の間に熱膨張差が大きな接合面が存在しなくなる。この結果、接合信頼性が格段に向上する。厳しいヒートサイクルに晒されても接合部で損傷が生じないようにすることができる。
下記に説明する実施例の主要な特徴を列記しておく。
(特徴1)半導体ウェハの処理プロセスで、半導体ウェハの接合面をエッチングして複数個の突起が分散して配置されている形状を作る。
(特徴2)半導体ウェハの処理プロセスで、突起と突起の間隔に、メッキ法、スパッタリング法、あるいは蒸着法で、金属を充填する。
(特徴3)特徴2の方法で金属膜を形成した後に、CMP(化学的機械研磨)法によって金属膜表面を平坦化する。
(特徴4)特徴2の方法で、相手側部品の主材料となっている種類の金属膜を形成する。
(特徴5)金属板の表面を機械的に研磨して、金属板の表面に、複数個の突起が分散して配置されている形状を作る。
(特徴6)2枚の金属をろう付けして1枚の金属板を製造する。1方の金属は、銅やアルミ等の熱伝導性に優れた金属とする。他方の金属は、タンクグステンやモリブデンやSiC等のように熱膨張率が小さな金属とする。両者の表面に、複数個の突起が分散して配置されている形状を作っておき、その間にろう材を介在させた状態でろう付けする。
(実施例1)
図1は、実施例1のモジュール2を示している。モジュール2では、伝熱板4に、第1外部接続端子6、第1半導体チップ10、第2半導体チップ14、中継端子16、第2外部接続端子22、第3外部接続端子26等が機械的に固定されている。第1外部接続端子6と第1半導体チップ10の間は、ワイヤ8でワイヤボンディングされている。第1半導体チップ10と第2半導体チップ14の間は、ワイヤ12でワイヤボンディングされている。第2半導体チップ14と中継端子16の間は、ワイヤ18でワイヤボンディングされている。第2半導体チップ14と第3外部接続端子26の間は、ワイヤ24でワイヤボンディングされている。中継端子16と第2外部接続端子22の間は、受動部品20で接続されている。
図2は、図1のII−II線断面を示している。第1半導体チップ10は、はんだ28によって伝熱板4に機械的に固定されている。第1半導体チップ10は、大電力をスイッチングするIGBT(パワー半導体素子の一種)であり、動作すると発熱する。同様に、第2半導体チップ14は、はんだによって伝熱板4に機械的に固定されている。第2半導体チップ14は、大電力が流れるダイオード(パワー半導体素子の一種)であり、動作すると発熱する。
伝熱板4の下方には図示しない冷却器が用意されている。第1半導体チップ10と第2半導体チップ14の熱は、はんだ28を介して伝熱板4に伝熱し、伝熱板4を介して冷却器に伝えられる。モジュール2では、第1半導体チップ10と冷却器の間の熱伝導率が高く、第2半導体チップ14と冷却器の間の熱伝導率が高状態で、第1半導体チップ10と第2半導体チップ14を伝熱板4に接合することが求められている。第1半導体チップ10と第2半導体チップ14は、熱膨張率が低いシリコンを主材料にして形成されている。伝熱板4は、熱伝導率が高い銅板である。伝熱板4は、第1半導体チップ10と第2半導体チップ14よりも高い熱膨張率を備えている。
通常の半導体チップと伝熱板4を単純にはんだ28で接合すると、半導体チップの加熱時に、半導体チップに固定されているはんだ28の上面に比して、伝熱板4に固定されているはんだ28の下面が大きく引き伸ばさせる現象が生じる。これが繰返されると、短期間のうちにはんだ28が損傷しやすいという問題を持っている。
この問題に対処するために、本実施例の第1半導体チップ10と第2半導体チップ14は、伝熱板4に固定する面に、接合面に向けて熱膨張率が逓増する層を備えている。熱膨張率逓増層の構成は、第1半導体チップ10と第2半導体チップ14で共通であるので、以下では第1半導体チップ10の場合について説明する。また以下の説明では、単に半導体チップ10という。
図3は、半導体チップ10と伝熱板4の接合部の詳細断面を示している。図3に示されているように、半導体チップ10の接合面10c(この場合は下面)側には、低熱膨張率材料であるシリコンで形成されている複数個のくさび形状10aが形成されている。各々のくさび形状は、接合面10cに向かって突出し、接合面10cに向かうほど細くなっている。複数個のくさび形状10aが、接合面10cの範囲内で分布して形成されている。各々のくさび形状は、図3と直交する断面で観測しても、接合面10cに向かうほど細くなっており、4角錐形状である。円錐形状であってもかまわない。隣接するくさび形状10aの間隔には、高熱膨張率材料である銅10bが充填されている。充填材料には、電熱板4を形成する金属が採用されている。くさび形状10aと、その間隔を充填している銅10bによって、熱膨張率逓増層10dが形成されている。
図3の(A)(B)は、縦軸に位置(深さ)をとり、横軸に熱膨張率をとったグラフを示している。(A)は熱膨張率逓増層10dが形成されている実施例の熱膨張率プロファイルを示し、(B)は熱膨張率逓増層10dが形成されていない場合の熱膨張率プロファイルを示している。(A)に示すように、熱膨張率逓増層10dでは、接合面10cに向かうほど熱膨張率が逓増している。この結果、接合面10cにおける、半導体チップ10の熱膨張率材料と伝熱板4の熱膨張率の差G1が、(B)の場合の熱膨張率差G2よりも低下している。本実施例のモジュール2では、熱膨張率が大きく相違する接合面で接合する無理なことをしていない。半導体チップ10と伝熱板4の間に熱膨張率差が大きな接合面が存在しなくなる。この結果、モジュール2の接合信頼性が格段に向上する。モジュール2が厳しいヒートサイクルに晒されても、接合部で損傷が生じないようにすることができる。
半導体チップ10の接合面(裏面)10c側にくさび形状10aを形成する工程は、半導体ウェハの処理プロセスで実行できる。半導体ウェハの表面側に半導体チップ10に必要な半導体構造を作りこんだ後に、半導体ウェハの裏面をエッチングして半導体チップ10の特性を得るのに必要な厚みまで薄くする。このとき、RIE(反応性イオンエッチング)法を利用してエッチングすると、くさび形状10aを形成することができる。RIE処理時の反応ガスの種類、流量、圧力、投入電力を制御することによって、くさび形状10aを形成することが可能であり、くさび形状10aの形状を制御することもできる。
その後に、くさび形状10aを形成した半導体ウェハの裏面に、メッキ法やスパッタリッグ法やメッキ法等で銅の膜を形成すれば、隣接するくさび形状10aの間隔に銅を充填することができる。必要なら、その後にCMP(化学的機械研磨)法によって、銅膜の表面を平坦化してもよい。そのときに、くさび形状10aの頂点が銅膜中に埋設されている状態で研磨を終了してもよいし、くさび形状10aが露出するまで研磨してもよい。あるいは、くさび形状10aの頂点が銅膜の表面から突出している状態で銅膜の成長を止めてもよい。くさび形状10aの頂点が銅膜の表面から突出していても、その突出距離がはんだ28の厚み以下であれば、不都合は生じない。
上記実施例では、くさび形状10aと間隔を充填している銅10bによって、熱膨張率逓増層10dを形成している。しかしながら熱膨張率逓増層10dは、この実施例に限られない。例えば半導体素子の裏面に形成する合金の組成を表面に向かって徐々に変化させることによって熱膨張率逓増層を形成することもできる。あるいは、複数種類の金属を含むメッキ層を形成する際に、表面に向かって組成比を徐々に変化させることによって熱膨張率逓増層を形成することもできる。
(実施例2)
図4は、実施例2の半導体チップ30と伝熱板34の接合部の詳細断面を示している。図4に示されているように、伝熱板34の接合面34c(この場合は上面)側には、高熱膨張率材料である銅で形成されている複数個のくさび形状34aが形成されている。各々のくさび形状34aは、接合面34cに向かって突出し、接合面34cに向かうほど細くなっている。複数個のくさび形状34aが、接合面34cの範囲内で分布して形成されている。各々のくさび形状34aは、図4と直交する断面で観測しても、接合面34cに向かうほど細くなっており、4角錐形状である。円錐形状であってもかまわない。隣接するくさび形状34aの間隔には、中熱膨張率材料であるモリブデン34bが充填されている。充填材料には、伝熱板34を形成する主材料である銅よりも低熱膨張率なモリブデンが採用されている。モリブデンは、銅よりも低熱膨張率であるが、シリコンよりも高熱膨張率であるので、ここでは中熱膨張率材料であると説明する。くさび形状34aと、その間隔を充填しているモリブデン34bによって、熱膨張率低減層34dが形成されている。
図4の(A)(B)は、縦軸に位置(深さ)をとり、横軸に熱膨張率をとったグラフを示している。(A)は熱膨張率低減層34dが形成されている実施例の熱膨張率プロファイルを示し、(B)は熱膨張率低減層34dが形成されていない場合の熱膨張率プロファイルを示している。(A)に示すように、熱膨張率低減層34dでは、接合面34cに向かうほど熱膨張率が低減している。この結果、接合面34cにおける、半導体チップ30の熱膨張率材料と伝熱板34の熱膨張率の差G3が、(B)の場合の熱膨張率差G4よりも低下している。実施例2のモジュールでは、熱膨張率が大きく相違する接合面で接合する無理なことをしていない。半導体チップ30と伝熱板34の間に熱膨張率差が大きな接合面が存在しなくなる。この結果、モジュールの接合信頼性が格段に向上する。実施例2のモジュールが厳しいヒートサイクルに晒されても、接合部で損傷が生じないようにすることができる。
熱膨張率低減層34dを利用すると、接合部で損傷が生じないようにできるが、モリブデンを含んでいるので、銅だけで形成されている場合と比較すると、熱伝導率が低い。本実施例では、熱膨張率低減層34dの厚みが接合部で損傷が生じないようにする最小の厚みに調整されているので、熱膨張率低減層34dによる熱伝導率の低下が最小に抑えられている。熱応力が過大に発達することを抑制しながら、熱伝導率の低下を許容範囲内に抑えることができる。
銅板の接合面(上面)側にくさび形状を形成する工程は、銅板の表面を機械的に研削することで形成できる。この場合、モリブデンの板の表面も機械的に研削して銅板の凹凸に対応する凹凸を形成する。その後にAgSn等の共晶はんだを銅板とモリブデン板の間に挟んで両者をろう付けする。これによって、接続面に34c側に熱膨張率低減層34dが形成された伝熱板34を形成することができる。
上記方法に代えて、モリブデン板の表面を機械的に研削して凹凸を形成し、その凹凸面に銅をメッキ等して伝熱板34を形成してもよい。
また、モリブデンに代えてタングステンあるいはSiCを用いてもよい。タングステンやSiCは、シリコンよりも熱膨張率が高いものの、銅よりは熱膨張率が低い。タングステンやSiCを用いても、銅板の表面に、表面に向けて熱膨張率が逓減する逓減層を形成することができ、伝熱板4の接合面に熱膨張率を半導体素子の熱膨張率に近づけることができる。また、銅に代えてアルミを利用してもよい。
(実施例3)
図5は、実施例3の半導体チップ30と伝熱板44の接合部の詳細断面を示している。伝熱板44は、モリブデン(シリコンよりも熱膨張率が高いものの、銅よりは熱膨張率が低いので、中熱膨張率材料といえる)の多孔質材料44aを利用している。多孔質材料44a内には、多数の連続気泡44bが形成されている。単位体積あたりの連続気泡44bの容積は、接合面44cに向かうほど小さく調整されている。単位体積あたりの連続気泡44bの容積は、多孔質材料の作成条件や、冷却条件や、雰囲気を調整することによって、制御することができる。
多孔質材料44a内の多数の連続気泡44b内に銅45を含浸することによって、伝熱板44が形成されている。すなわち、連続気泡44bには銅45が充填されている。
前記したように、単位体積あたりの連続気泡44bの容積は、接合面44cに向かうほど小さく調整されている。すなわち、接合面44cに向かうほど銅の組成比が小さく調整されている。この結果、伝熱板44の熱膨張率は、接合面44cに向かうほど逓減している。
図5の(A)は、熱膨張率のプロファイルを示している。単位体積あたりの連続気泡44bの容積が接合面44cに向けて減少している範囲では、熱膨張率が逓減しており、接合面44cにおける半導体チップ30の熱膨張率と伝熱板44の熱膨張率の差G5が小さくなるように調整されている。
熱膨張率低減層44dを利用すると、接合面44cに近づくほどモリブデン量が増大して熱膨張率が逓減するために、接合部で損傷が生じないようにできるが、モリブデンを多く含んでいるので、銅を主体に形成されている場合と比較すると、熱伝導率が低い。本実施例では、熱膨張率低減層44dの厚みが接合部で損傷が生じないようにする最小の厚みに調整されているので、熱膨張率低減層44dによる熱伝導率の低下が最小に抑えられている。熱応力が過大に発達することを抑制しながら、熱伝導率の低下を許容範囲内に抑えることができる。
多孔質材料は、モリブデンに限られず、タングステンまたはSiCで作成することもでできる。孔に充填する材料は銅に限られず、アルミニウムであってもよい。
上記実施例では、くさび形状10aまたは気泡44bを利用して熱膨張率逓減層34d、44dを形成している。しかしながら熱膨張率逓減層は、これらの実施例に限られない。例えば伝熱板の表面に形成する合金の組成を表面に向かって徐々に変化させることによって熱膨張率逓減層を形成することもできる。あるいは、複数種類の金属を含むメッキ層を形成する際に、表面に向かって組成比を徐々に変化させることによって熱膨張率逓減層を形成することもできる。
接合面で電気的導通を必要とする場合には、熱膨張率逓増層または熱膨張率逓減層を導電性材料で形成する。上記した実施例の熱膨張率逓増層または熱膨張率逓減層は導電性であり、機械的に接合するだけでなく、電気的導通をも確保する場合にも利用することがでできる。
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項に記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
本発明を適用するモジュールの実施例を例示する図。 図1のII―II線断面図。 第1実施例のモジュールの接合部の断面図。 第2実施例のモジュールの接合部の断面図。 第3実施例のモジュールの接合部の断面図。
符号の説明
4,34,44:伝熱板
10,14,30:半導体チップ
28:はんだ
10a,34a:突起
10b,34b:突起間隙の充填材
10c,34c,44c:接合面
10d:熱膨張率逓増層
34d,44d:熱膨張率逓減層
44a:多孔質材料
44b:連続気泡
45:充填材料

Claims (5)

  1. 低熱膨張率材料を主材料とする部品の接合面と高熱膨張率材料を主材料とする部品の接合面を接合したモジュールであり、
    低熱膨張率材料を主材料とする部品の接合面側に、接合面の表面に向かうほど高熱膨張率材料を多く含む熱膨張率逓増層が形成されていることを特徴とするモジュール。
  2. 低熱膨張率材料を主材料とする部品の接合面側に、低熱膨張率材料で形成されているとともに接合面の表面に向かうほど細くなる突出形状の複数個が分布して形成されており、隣接する突出形状の間隔に高熱膨張率材料が充填されていることを特徴とする請求項1に記載のモジュール。
  3. 低熱膨張率材料を主材料とする部品の接合面と高熱膨張率材料を主材料とする部品の接合面を接合したモジュールであり、
    高熱膨張率材料を主材料とする部品の接合面側に、接合面の表面に向かうほど低熱膨張率材料を多く含む熱膨張率逓減層が形成されていることを特徴とするモジュール。
  4. 高熱膨張率材料を主材料とする部品の接合面側に、高熱膨張率材料で形成されているとともに接合面の表面に向かうほど細くなる突出形状の複数個が分布して形成されており、隣接する突出形状の間隔に中熱膨張率材料が充填されていることを特徴とする請求項3に記載のモジュール。
  5. 高熱膨張率材料を主材料とする部品が、中熱膨張率材料で形成されている多孔質体と、その孔内に充填されている高熱膨張率材料で構成されており、単位体積あたりの孔容積が接合面の表面に向かうほど小さいことを特徴とする請求項3に記載のモジュール。
JP2008098631A 2008-04-04 2008-04-04 低熱膨張率材料と高熱膨張率材料を接合したモジュール Pending JP2009252977A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008098631A JP2009252977A (ja) 2008-04-04 2008-04-04 低熱膨張率材料と高熱膨張率材料を接合したモジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008098631A JP2009252977A (ja) 2008-04-04 2008-04-04 低熱膨張率材料と高熱膨張率材料を接合したモジュール

Publications (1)

Publication Number Publication Date
JP2009252977A true JP2009252977A (ja) 2009-10-29

Family

ID=41313399

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008098631A Pending JP2009252977A (ja) 2008-04-04 2008-04-04 低熱膨張率材料と高熱膨張率材料を接合したモジュール

Country Status (1)

Country Link
JP (1) JP2009252977A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106783787A (zh) * 2017-01-24 2017-05-31 东莞市阿甘半导体有限公司 用于芯片封装的电极以及使用该电极的芯片封装结构
CN106876357A (zh) * 2017-01-24 2017-06-20 东莞市阿甘半导体有限公司 用于芯片封装的电极以及使用该电极的芯片封装结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106783787A (zh) * 2017-01-24 2017-05-31 东莞市阿甘半导体有限公司 用于芯片封装的电极以及使用该电极的芯片封装结构
CN106876357A (zh) * 2017-01-24 2017-06-20 东莞市阿甘半导体有限公司 用于芯片封装的电极以及使用该电极的芯片封装结构

Similar Documents

Publication Publication Date Title
JP5403129B2 (ja) パワーモジュール用基板、ヒートシンク付パワーモジュール用基板、パワーモジュール、及びパワーモジュール用基板の製造方法
KR101610973B1 (ko) 히트 싱크가 부착된 파워 모듈용 기판 및 그 제조 방법, 그리고 히트 싱크가 부착된 파워 모듈, 파워 모듈용 기판
JP5614485B2 (ja) ヒートシンク付パワーモジュール用基板、ヒートシンク付パワーモジュール、及びヒートシンク付パワーモジュール用基板の製造方法
CN103715178A (zh) 双相介金属互连结构及其制作方法
CN102574361B (zh) 层合材料及其制造方法
US10269753B2 (en) Semiconductor device and manufacturing method of semiconductor device
TW201220445A (en) Diamond particle mololayer heat spreaders and associated methods
KR20170003996A (ko) 일체형 다이아몬드 열 스프레더를 갖는 전자 장치 컴포넌트
JP6287789B2 (ja) パワーモジュール及びその製造方法
JP5668216B2 (ja) 電子電力モジュール、および前記モジュールを製造するための方法
JP6146242B2 (ja) パワーモジュール用基板の製造方法
JP2010098057A (ja) ヒートシンク付パワーモジュール用基板、ヒートシンク付パワーモジュール及び緩衝層付パワーモジュール用基板
WO2018180159A1 (ja) ヒートシンク付き絶縁回路基板の製造方法
JP2011119652A (ja) ヒートシンク付パワーモジュール用基板の製造方法、ヒートシンク付パワーモジュール用基板及びパワーモジュール
US12021043B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP5707896B2 (ja) ヒートシンク付パワーモジュール用基板、パワーモジュール及びパワーモジュール用基板の製造方法
JP2009252977A (ja) 低熱膨張率材料と高熱膨張率材料を接合したモジュール
JP2014039062A (ja) パワーモジュール用基板、ヒートシンク付パワーモジュール用基板、パワーモジュール、及びパワーモジュール用基板の製造方法
US12075557B2 (en) Metal ceramic substrate and method for manufacturing such metal ceramic substrate
JP6317178B2 (ja) 回路基板および電子装置
JP6819385B2 (ja) 半導体装置の製造方法
JP5648705B2 (ja) ヒートシンク付パワーモジュール用基板、ヒートシンク付パワーモジュール及び緩衝層付パワーモジュール用基板
JP2017174853A (ja) 保持装置の製造方法
WO2016171122A1 (ja) 半導体装置及びその製造方法
JP6673635B2 (ja) 接合体の製造方法、ヒートシンク付パワーモジュール用基板の製造方法、ヒートシンクの製造方法、及び、接合体、ヒートシンク付パワーモジュール用基板、ヒートシンク