JP2009247003A - ターボ符号を実装する場合に使用するパリティビットのストリームにおける問題のあるパンクチャパターンの検出、回避および／または訂正 - Google Patents

Abstract

【課題】パンクチャが行われたターボ符号の実装において使用される、パリティビットのストリームにおける問題のあるパンクチャパターンの検出、回避および／または訂正が、所望の符号レートを回避することなく達成される。
【解決手段】これによって、ターボ符号の比較的性能の低い領域の識別／回避が可能となる。ターボ符号化およびパンクチャリングを含む順方向誤り訂正によって、あらゆる性能尺度と、ターボ符号器（６００）によって生成される低レートの符号をパリティビットのパンクチャリングと組み合わせる結果として得られる有効符号化レートとの間の、滑らかな関数の関係が達成される。一実施形態においては、ターボ符号化による劣化を訂正し／回避する方法は、レートマッチングの２つ以上の段階（６１０、６２０）が使用される場合に、パンクチャリングの相互作用によって実現される。
【選択図】図１０

Description

本発明は、一般的には、ターボ符号の使用全般に関し、より詳細には、ターボ符号器を使用して、パンクチャが行われたターボ符号における性能劣化の検出および訂正の方法に関する。

無線通信システムは当技術分野においてよく知られている。一般に、そのようなシステムは、無線通信の信号を互いの間で送信しおよび受信する通信局を含む。通常、基地局が設けられ、この基地局は、複数の加入者局との無線同時通信を実施することができる。第３世代パートナーシッププロジェクト（３ＧＰＰ：Ｔｈｉｒｄ Ｇｅｎｅｒａｔｉｏｎ Ｐａｒｔｎｅｒｓｈｉｐ Ｐｒｏｊｅｃｔ）によって規定された、符号分割多重接続（ＣＤＭＡ）システムにおいて、基地局はノードＢと呼ばれ、加入者局はユーザ機器（ＵＥ：Ｕｓｅｒ Ｅｑｕｉｐｍｅｎｔｓ）と呼ばれ、およびノードＢとＵＥとの間の無線インターフェースは、Ｕｕインターフェースとして知られる。図１は、代表的な３ＧＰＰのＣＤＭＡシステムを例示する。

３ＧＰＰの通信システムのＵｕ無線インターフェースは、ユーザデータの転送およびＵＥとノードＢとの間の信号の送受信（ｓｉｇｎａｌｉｎｇ）に、転送チャネル（ＴｒＣＨ）を使用する。３ＧＰＰの時分割複信（ＴＤＤ）の通信において、ＴｒＣＨのデータは、互いに排他的な物理資源によって定義される１つまたは複数の物理チャネルによって伝達される。ＴｒＣＨのデータは、転送ブロックのセット（ＴＢＳ）によって定義される転送ブロック（ＴＢ）の一連の群において転送される。各ＴＢＳは、複数の連続したシステム時間のフレームにまたがることのできる所与の伝送時間の間隔（ＴＴＩ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｔｉｍｅ Ｉｎｔｅｒｖａｌ）で伝送される。代表的なシステム時間のフレームは、１０ミリ秒であり、およびＴＴＩは、現在、１、２、４または８個のそのような時間フレームにまたがって指定される。

図２は、ＴＴＤモードにおけるＴｒＣＨの、Ｃｏｄｅｄ Ｃｏｍｐｏｓｉｔｅ Ｔｒａｎｓｐｏｒｔ Ｃｈａｎｎｅｌ（ＣＣＴｒＣＨ）への、次いで３ＧＰＰ ＴＳ ２５．２２２ｖ３．８．０に準拠する１つまたは複数の物理チャネルのデータストリームへの処理を例示する。データのＴＢから開始して、巡回冗長検査（ＣＲＣ：Ｃｙｃｌｉｃ Ｒｅｄｕｎｄａｎｃｙ Ｃｈｅｃｋ）ビットが付加（ａｔｔａｃｈ）されて、ＴＢの連結（ＴＢ ｃｏｎｃａｔｅｎａｔｉｏｎ）と符号ブロックの分割（ｃｏｄｅ ｂｌｏｃｋ ｓｅｇｍｅｎｔａｔｉｏｎ）とが実行される。次いで、畳み込み符号化（ｃｏｎｖｏｌｕｔｉｏｎ ｃｏｄｉｎｇ）またはターボ符号化が実行されるが、場合によっては、符号化は指定されない。符号化後のステップには、無線フレームの等化（ｒａｄｉｏ ｆｒａｍｅ ｅｑｕａｌｉｚａｔｉｏｎ）、第１インターリーブ化（ｉｎｔｅｒｌｅａｖｉｎｇ）、無線フレームの分割（ｒａｄｉｏ ｆｒａｍｅ ｓｅｇｍｅｎｔａｔｉｏｎ）、およびレートマッチング（ｒａｔｅ ｍａｔｃｈｉｎｇ）がある。無線フレームの分割は、指定されたＴＴＩ内のフレーム数全体にわたってデータを分割する。レートマッチングの機能は、ビット反復またはパンクチャリングによって動作して、各々の処理されたＴｒＣＨに対するビット数を定義し、この処理されたＴｒＣＨがその後に多重化されて、ＣＣＴｒＣＨのデータストリームを形成する。

ＣＣＴｒＣＨのデータストリームの処理には、ビットのスクランブリング、物理チャネルの分割、第２インターリーブ化および１つまたは複数の物理チャネルへの全マッピングが含まれる。物理チャネルの数は、物理チャネルの分割に対応する。ＵＥからノードＢへのアップリンクの伝送に対して、ＣＣＴｒＣＨの伝送のための物理チャネルの最大数は、現在、２に指定される。ノードＢからＵＥへのダウンリンクの伝送に対しては、ＣＣＴｒＣＨの伝送のための物理チャネルの最大数は、現在、１６に指定される。次に、各々の物理チャネルのデータストリームが、チャネル化符号によって拡散されて、および割り当てられた周波数での空中の伝送のために変調される。

ＴｃＣＨのデータの受信／復号においては、処理が、受信局によって本質的に逆転される。したがって、ＴｒＣＨのＵＥおよびノードＢでの物理チャネルの受信は、ＴＢＳのデータを再構築するために、ＴｒＣＨの処理のパラメータの知識を必要とする。各ＴｒＣＨに対して、あらかじめ定められた数の転送フォーマット（ＴＦ）を含む、転送フォーマットのセット（ＴＦＳ）が指定される。各ＴＦは、ＴＢおよびＴＢＳのサイズを含む、様々な動的なパラメータ、およびＴＴＩ、符号化タイプ、符号化レート（ｃｏｄｉｎｇ ｒａｔｅ）、レートマッチングのパラメータおよびＣＲＣ長を含む、様々な半静的なパラメータを指定する。特定のフレームについてのＣＣＴｒＣＨのＴｒＣＨに対するＴＦＳのあらかじめ定められた集合化（ｃｏｌｌｅｃｔｉｏｎ）は、転送フォーマットの結合（ＴＦＣ）として表す。

受信局の処理は、ＣＣＴｒＣＨに対する、転送フォーマットの結合表示（ＴＦＣＩ）の伝送によって促進される。３ＧＰＰは、任意選択で、受信局による「転送フォーマットのブラインド検出」を提供し、この場合には、受信局は、可能性のある有効なＴＦＣＩを考慮する。有効なＴＦＣＩがただ１つの場合には、そのＴＦＣＩがいずれの場合にも使用される。

３ＧＰＰにおいては、タイムスロットの伝送は、あらかじめ定義されたバースト（ｐｒｅｄｅｆｉｎｅｄ ｂｕｒｓｔｓ）において行われ、この場合に伝送される物理チャネルのデータは、タイムスロットの始まりの部分とタイムスロットの終わりの部分とに分割される。選択されるミッドアンブル（ｍｉｄａｍｂｌｅ）が、２つの物理チャネルのデータ部分の間に含まれる。ＴＦＣＩは、現在、ミッドアンブルの両側の２つの部分において、および２つの物理チャネルのデータ部分の間で、伝送されるとして指定される。３ＧＰＰ ＴＲ２５．９４４Ｖ３．５．０からの２つの例を、図３および図４にそれぞれ例示し、これらの場合には、ＭＡとラベル付けしたブロックは、ミッドアンブルを表し、およびＴとラベル付けしたブロックは、ＴＦＣＩの部分を表す。図４において、ＣＣＴｒＣＨは、２つの物理チャネルにマッピングしてあるが、１つの物理チャネルだけがＴＦＣＩを含む。

図５Ａ、５Ｂ、および６は、チャネル符号化の図であり、および３ＧＰＰの周波数分割複信（ＦＤＤ）の規格に準拠する多重化の例である。

通信システムに実装される様々な符号化のステップは、無線の電気通信システムの性能と容量との両方において重要な役割を果たす。特に、無線伝送用に処理されるデータのターボ符号化は、３ＧＰＰのシステムにおけるＴＤＤとＦＤＤとの両方の通信に対して重要な役割を果たす。

ターボ符号化の原理は、情報理論において広範な用途が見出されており、一部には、電気通信の理論および実行の主流に進出している。これらの原理は、誤り制御、検出、障害抑制（ｉｎｔｅｒｆｅｒｅｎｃｅ ｓｕｐｐｒｅｓｓｉｏｎ）、等化（ｅｑｕａｌｉｚａｔｉｏｎ）、およびその他の通信関係分野において使用される。ターボ符号は、並列の再帰的系統的畳み込み符号（ｒｅｃｕｒｓｉｖｅ ｓｙｓｔｅｍａｔｉｃ ｃｏｎｖｏｌｕｔｉｏｎ ｃｏｄｅｓ）の形式であり、これは異なるチャネルを介するデジタルデータの伝送において発生する可能性のある誤りを検出しおよび訂正するために、チャネルの符号化および復号化に使用することができる。ターボ符号は、ある条件下で、データ伝送速度がシャノンの法則の理論的な限界に近づけることが可能であるデータ伝送に対して特に有用である。これらの好適な条件には、一般に、大型のブロックサイズの伝送が含まれ、これは特に移動通信において有用である。

図７は、パンクチャリングによって生成される特定の符号が、いかにして予測を下回る性能を示すかを示すものである。４ｄＢ程度の損失を、臨界の信号対雑音比（ＳＮＲ）値において計測することができる。

通常、高レートのターボ符号は、所望の符号レート（ｃｏｄｅ ｒａｔｅ）が達成されるまで低レートの符号のパリティビットにパンクチャリング（すなわち、消去）を行うことによって生成される。パンクチャリングによって生成される特定の符号は、パンクチャリングが行われた、あるビットパターンのために、予測を下回る性能を示す。ターボ符号器における再帰的な符号化ブロックは、無限インパルス応答を有するので、各系統的なビット（ｓｙｓｔｅｍａｔｉｃ ｂｉｔ）についての情報は、パリティビットの多数にわたって分布する。

パンクチャリングを利用するあらゆる誤り制御の符号化法において、パンクチャリングされるビットの位置は、性能に対して影響を与える。これは、パンクチャを行う連続するビット列は、復号器によってバースト誤りとみなすことができるからである。すべての誤り制御機構は、ある閾値より下のバースト誤りを訂正することだけが可能である。したがって、パンクチャの構成を設計する場合に、符号のバースト誤り訂正能力を考慮することが重要である。誤り制御の符号化法の具体的な知識がない場合には、パンクチャが行われる最大のビット列を最小化するのが良い。高い符号化レート（ｃｏｄｉｎｇ ｒａｔｅ）に対しては、このことは、パンクチャが行われない（ｎｏｎ−ｐｕｎｃｔｕｒｅｄ）ビットを伝送ブロックにわたって均一に分布させることに対応する。パンクチャが行われないビットを均一に分布させるパンクチャの構成は、ある誤り制御符号との有害な相互作用をして、復号器の性能の劣化を招く。

ターボ符号器における再帰的な符号化ブロックは、無限インパルス応答を有するので、各系統的なビットについての情報は、パリティビットの多数にわたって分布する。パリティビットにおける、ある周期的なパンクチャがない（ｎｏｎ−ｐｕｎｃｔｕｒｅ）パターンの影響は、どの程度の情報が残存するパリティビットに残留するかを考慮することによって定性的に説明することができる。

パンクチャが行われたターボ符号の性能が劣化する領域は、パンクチャパターンが、ターボ符号器の再帰的な符号化ブロックの半周期性（ｓｅｍｉ−ｐｅｒｉｏｄｉｃ）のインパルス応答の周期に関係する周期とどの程度密接な周期性があるかを計測することによって判定することができる。

３ＧＰＰのターボ符号器に対して、構成する再帰的な符号器は、正の時間に対して７シンボルの周期で周期性がある（半周期性の）インパルス応答を有する。このことは、符号器をＭ系列発生器として解釈すること、すなわちシフトレジスタが０の状態において開始して、およびｔ＝０においてのみ１が適用されると、符号器は、関連する次数３の原始多項式（３ｒｄ ｏｒｄｅｒ ｐｒｉｍｉｔｉｖｅ ｐｏｌｙｎｏｍｉａｌ）と初期状態｛１００｝とを有する、線形フィードバックシフトレジスタ（ＬＦＳＲ）であり、周期２³−１＝７のＭ系列が正の時間に生成されることがすぐにわかる。

符号器は、２進数体（ｂｉｎａｒｙ ｆｉｅｌｄ）の線形時間不変（ＬＴＩ：Ｌｉｎｅａｒ Ｔｉｍｅ Ｉｎｖａｒｉａｎｔ）システムである。したがって、符号器の出力は、符号器のインパルス応答をシフトさせたものの和であり、各々のシフトさせたインパルス応答はＴＢにおける１の位置に対応する。ｔ＞Ｔに対して、すべて０である入力を考えると、構成する再帰的な符号化ブロックの出力もまた、ｔ＞Ｔに対して半周期性となる。

パンクチャが行われていない（ｎｏｎ−ｐｕｎｃｔｕｒｉｎｇ）、ある周期は、パリティビットの集合にわたる小さな群のビットについて、分散情報の損失が生じる可能性がある。例えば、ＴＢが７ビットと後続の多数の０から構成されるとする。ここで、大量にパンクチャが行われた後の１つの符号器の出力の観察によって、７ビットを決定しようとすることの問題を考える。出力における各観察は、７ビットの部分集合の和であり、部分集合はパンクチャがない周期と再帰的な符号化ブロックのインパルス応答とから決定される。ほとんどパンクチャがないパターン（半周期性のインパルス応答の周期と互いに素（ｒｅｌａｔｉｖｅｌｙ ｐｒｉｍｅ）である周期を有するもの）に対して、７つの異なる部分集合に対する和を最終的に観察することができる。したがって、７つの未知数で、７つの方程式系を形成することができる。それらが、線形独立であることを仮定すると、７ビットの値を決定することができる。しかしながら、パンクチャがない周期は、単一（ｓｉｍｐｌｅ）であり（周期毎に１つの残存パリティビットがある）、および再帰的な符号化ブロックの周期の７と同じである場合を考える。そうすれば、ｔ＞６に対してすべての観察は、７ビットの同一の部分集合の和であり、したがって新規な情報は取得されない。すなわち、階数１の方程式系が形成されて、固有解は存在しない。これは、信号の周期的な性質によるものである。パンクチャがない周期が、再帰的な符号化ブロックの周期と、互いに素である場合には、パリティビットの一連の観察によって、最終的に階数が７の方程式系が形成される。７ビット群に対して、これはビットを一意的に決定するのに十分である、すなわち、ビットを決定するのに十分な情報が、残存するパリティビットの全域にわたって分布する。周期が互いに素ではない場合には、系の階数はＬ／Ｋとなり、ここでＬは再帰的な符号化ブロックの周期であり、およびＫはＬとＮとの最大公約数（ＧＣＤ：Ｇｒｅａｔｅｓｔ Ｃｏｍｍｏｎ Ｄｉｖｉｄｅｒ）であり、Ｎはパンクチャがないパターンの周期である。

上記の引例において、小さなビット群の後の長い０の列はわかり易くするためである。しかしながら、追加のビット群を第１の群に追従させることは、より早い群についての分散情報に追加をしない。このことはシステムの因果関係からわかる。

いくらかの分散情報は、単一ではない周期に対しても失われる可能性がある。例えば、パンクチャがないパターンは、単一周期が３と４との間で変動する場合を考える。これは、周期が７のパンクチャがないパターンであるが、周期毎に２つの残存するパリティビットを有する結果となる。上記の同一の議論で、階数が２の７つの方程式系となり、この方程式系はビット群を一意的に決定するのにはまだ不十分であるが、それらが及ぶ空間の次元を減少させる。明らかに、小さいビット群についてのいくらかの情報は、パンクチャがないパターンに対して失われる。

適当な性能を得るためには、符号レート（ｃｏｄｅ ｒａｔｅ）を回避する必要なしに、パリティビットのストリーム中の問題のあるパンクチャパターンを検出、回避および／または訂正することが必要である。通常、問題のある相互作用は、レートマッチング段階におけるターボ符号の出力とパンクチャリングとの間で発生する。

パンクチャパターンを修正することによって問題のある相互作用を回避する、高レートのターボ符号を生成する方法を有することが望ましい。

本発明によれば、パンクチャが行われた誤り訂正符号化の伝送品質における劣化が識別されて、および符号伝送はそれに応じて修正される。特定の符号レートに近いパンクチャパターンが識別されて、および予期される劣化に対する値が、パンクチャパターンと特定の符号レートとのマッチングのとおりに調節される。

ＦＤＤとＴＤＤとの両方に対して、２段階のレートマッチングのおよび２つのパンクチャリング動作が含まれるが、これはインクリメンタルな冗長（ｉｎｃｒｅｍｅｎｔａｌ ｒｅｄｕｎｄａｎｃｙ）と呼ばれるある技法が理由で行われるものであり、この技法は、無線送受信ユニット（ＷＴＲＵ：Ｗｉｒｅｌｅｓｓ Ｔｒａｎｓｍｉｔ／ｒｅｃｅｉｖｅ ｕｎｉｔ）が基地局から同一のＴＢの多重伝送を受信して、ソフト結合（ｓｏｆｔ ｃｏｍｂｉｎｅ）することを可能にする。１回目に伝送に失敗すると、２回目に成功する通信を得ようとして、より多くのデータを含めて、信号が再伝送される。それを行うために、パンクチャリングの２つの異なる段階が使用される。なぜならば、ＷＴＲＵはある能力、それがサポートすることのできるあるバッファサイズを有し、および結合されてバッファに入れられる再伝送に適合させるために、パンクチャリングの２つの段階があるからである。レートマッチングの第１段階では、残存するビットがバッファに収まるよう十分なビットにパンクチャが行われ、パンクチャリング（または反復）の第２段階では、所望の全体の符号レートが達成される。２段階のレートマッチングが結合される場合には、符号化レートの問題のある領域のプロットは、多次元のプロットである。したがって、このときには２つのレートが関係し、それら２つレートは第１段階のパンクチャリングのレート、および第２段階のパンクチャリングのレートである。

本発明の第１の実施形態によれば、レートマッチングの単一の段階に対するＰ１／Ｐ２パンクチャリングのバイアスは、パンクチャが行われた誤り訂正符号化の伝送を使用して実施される。

第２の実施形態によれば、Ｒ５のＨｉｇｈ Ｓｐｅｅｄ Ｄｏｗｎｌｉｎｋ Ｐａｃｋｅｔ Ａｃｃｅｓｓ（ＨＳＤＰＡ）においてＨｉｇｈ Ｓｐｅｅｄ Ｄｏｗｎｌｉｎｋ Ｓｈａｒｅｄ Ｃｈａｎｎｅｌ（ＨＳ−ＤＳＣＨ）上のパンクチャが行われたターボ符号における性能を検出しおよび訂正するために、レートマッチングの各段階において２つ以上の段階を利用することができる。

本発明のより詳細な理解は、添付の図面と合わせて理解すべき好ましい実施形態についての以下の説明から得られるであろう。

現行の３ＧＰＰ規格に準拠する代表的なＣＤＭＡシステムの概略を例示する図である。 ３ＧＰＰのＴＤＤ規格に準拠する、ＣＣＴｒＣＨ用のＴｒＣＨのデータの処理を例示する図である。 ３ＧＰＰのＴＤＤ規格に準拠する、チャネル符号化および多重化の例を例示する図である。 ３ＧＰＰのＴＤＤ規格に準拠する、チャネル符号化および多重化の例を例示する図である。 ３ＧＰＰのＦＤＤ規格に準拠する、チャネル符号化および多重化の例を例示する図である。 ３ＧＰＰのＦＤＤ規格に準拠する、チャネル符号化および多重化の例を例示する図である。 ３ＧＰＰのＦＤＤ規格に準拠する、チャネル符号化および多重化の例を例示する図である。 臨界のＳＮＲ値において４ｄＢ程度の損失を計測することのできる、パンクチャリングによって生成される特定の符号の典型的な結果を示す図である。 Ｐ１／Ｐ２のバイアスが適用される場合の、高確率でデータブロックを有効に復号するのに必要なＳＮＲ（臨界ＳＮＲ）を、符号レートに対して示すグラフの図である。 それぞれレートマッチングの第１段階および第２段階においてパリティストリームにパンクチャを行うレートである、順序付けられたペア（ｒ１，ｒ２）に関する問題のある領域をプロットした図である。 ターボ符号化のＨＳ−ＤＳＣＨを使用する、ＨＳＤＰＡのための３ＧＰＰのレートマッチング用の回路を示す概略のブロック図である。 ある有効な符号化レートを有するＨＳ−ＤＳＣＨの転送ブロックに対する初期のブロック誤り率（ＢＬＥＲ）を示すグラフの図である。

本発明によれば、符号レートを回避する必要なしに、パリティビットのストリーム中の問題のあるパンクチャパターンを検出、回避および／または訂正するための、いくつかの方法および実施形態が開示される。

本発明は、ＦＤＤ、ＣＤＭＡ２０００およびＴＤＤのユニバーサル移動電話システム（ＵＴＭＳ：Ｕｎｉｖｅｒｓａｌ Ｍｏｂｉｌｅ Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎｓ Ｓｙｓｔｅｍ）の伝送モードにおける、同様に他の伝送モードにおけるレイヤ１およびレイヤ２に応用できる可能性がある。さらに、劣化したターボ符号の性能を復元するように、パンクチャパターンを修正するための方法を以下に説明する。

本発明によれば、本明細書において開示する方法を、無線送受信ユニット（ＷＴＲＵ）および／または基地局に実装することができる。以後において、ＷＴＲＵには、限定はしないが、ＵＥ、移動局、固定または移動加入者ユニット、ページャ、または無線環境において動作可能なあらゆる他の種類の装置が含まれる。以後に参照する場合には、基地局には、限定はしないが、基地局、ノードＢ、サイトコントローラ、アクセスポイントまたは無線環境における他のインターフェース装置が含まれる。

図８は、パリティビットＰ１／Ｐ２のバイアスを適用する場合に、符号レートに対する、高い確率のデータブロックを首尾よく復号するのに必要なＳＮＲ（臨界のＳＮＲ）をグラフに表した図である。図７に示すように、レート１／３の３ＧＰＰのターボ符号をパンクチャリングすることによって生成される特定の符号は、図中のピークからわかるように、予想以下の性能を示すことがわかっている。

図９は、それぞれ、レートマッチングの第１段階および第２段階でのパリティストリームをパンクチャリングするレートである、順序対（ｏｒｄｅｒｅｄ ｐａｉｒ）（ｒ１，ｒ２）についての問題のある領域のプロットである。ここでわかるように、レートの組合せが特に問題となるようなパリティストリームのパンクチャリングのレートが存在する特定の領域がある。

一実施形態においては、パリティビットＰ１およびＰ２に対するパンクチャのバイアスは、１つの段階のレートマッチングに対して実施される。図１０は、ターボ符号化されたＨＳ−ＤＳＣＨを使用する、ＨＳＤＰＡ用の３ＧＰＰのレートマッチングのための回路６００を示す図式的なブロック図である。回路６００は、ＨＳＤＰＡ用の３ＧＰＰのレートマッチング法を実現する。回路６００は、ビットの分離回路６０５、第１レートマッチング段階６１０、仮想のインクリメンタルな冗長（ＩＲ）のバッファ６１５、第２レートマッチング段階６２０およびビットの集合化回路６２５を含む。第１レートマッチング段階６１０は、パリティ１（Ｐ１）のビットのレートマッチング回路６３０およびパリティ２（Ｐ２）のビットのレートマッチング回路６３５を含む。第２レートマッチング段階６２０は、系統的なビットのレートマッチング回路６４０、第２レートマッチングのためのパリティ１（Ｐ１）のビットのレートマッチング回路６４５、および第２レートマッチングのためのパリティ２（Ｐ２）のビットのレートマッチング回路６５０を含む。動作においては、系統的なビット、パリティ１（Ｐ１）およびパリティ２（Ｐ２）のビットは、第１レートマッチング段階６１０、仮想のＩＲのバッファ６１５、第２レートマッチング段階６２０およびビットの集合化回路６２５を介して処理される。パリティ１（Ｐ１）およびパリティ２（Ｐ２）のビットは個別に処理されることに留意されたい。系統的なビット、パリティ１（Ｐ１）およびパリティ２（Ｐ２）のビットは、ビットの集合化回路６２５において結合されて、単一のデータ出力Ｎ_dataが得られる。符号化のビット数が仮想のＩＲのバッファ６１５のサイズ以下の場合には、第１レートマッチング段階６３０は透過的（ｔｒａｎｓｐａｒｅｎｔ）である。透過的な第１段階の場合およびＲｅｌ−４のレートマッチングについて考察する。

その実際の実装においては、マイクロプロセッサ回路などの共通回路によって、およびプログラム命令のとおりに、異なる回路機能が実行されることが予期される。本発明を実施するために使用する具体的な回路機能は、したがって、レートマッチング回路６００内部の回路を構成する機能の選択の問題である。

レートマッチングのアルゴリズムは、全体の符号レートが１／３より大きい場合にはパンクチャリングを、および符号レートが１／３より小さい場合には反復を実行する。現在、１／３より大きい符号レートは、Ｐ１とＰ２との両方のビットに（１ビット内に）、異なるパンクチャパターンの位相を有するが、同一のパンクチャリングレートを適用することによって達成することができる。ターボ符号の性能を劣化させることがわかっている、パンクチャを行わない周期性を回避するために、Ｐ１およびＰ２に対するパンクチャリングレートに、独立にバイアスをかける。例えば、Ｐ１のビット数を

だけ低減し、およびＰ２のビット数を

だけ増加させると、全体の符号レートは不変であるが、問題のあるパンクチャを行わない周期は回避することができる。問題のある符号レートを回避するためのこのアプローチを仮定して、必要なバイアスに対する解析学的な式が導かれた。

パンクチャパターンを修正する簡単で効率的な方法は、一方に追加のパンクチャリングを加え、他方からそれを除去することによって、ＰＩおよびＰ２におけるパンクチャリングされたビット数にバイアスを与えることである。バイアスの量は、ある周期性を回避するのに必要な量と同じ量しかすべきではない。Ｐ１およびＰ２のビットのパンクチャリングレートにバイアスをかける際には、２つの制約条件を満させなくてはならない。

周期が

のパンクチャを行わないパターンを使用すると、性能における劣化が結果として生ずる。これらの周期は、Ｐ１またはＰ２のビットのパンクチャを行わない平均周期が、
それぞれ偶数および奇数の

に対して、

の±１または±１／２の範囲内である場合にはいつでも使用される。

Ｐ１およびＰ２のレートのマッチングブロックのパンクチャを行わない平均レートは、Ｉ／（Ｐ／２）である。ここで、Ｉはレートマッチングの各ブランチへの入力におけるビット数であり、Ｐはレートマッチングの出力における（Ｐ１およびＰ２の）パリティビットの合計数である。したがって、所望の符号レートは、

に対して、

ここで、

であれば、問題のあるパンクチャパターンに導く。

パリティビットのストリーム１および２のパンクチャリングレート、Ｐ１およびＰ２にバイアスを与える際には、２つの制約条件を満たさなくてはならない。

第１に、パリティビットのストリーム１内の残存するビット数は、問題のあるパンクチャパターンを回避するために、量Δだけ十分に増加させなければならない。第２に、パリティビットのストリーム２内の残存するビット数は、やはり問題のあるパンクチャパターンを回避するのに十分な、等しい量Δだけ低減させなければならない。

これらの２つの制約条件を結合して、Δに対して次の式

とすることができる。

あるいはまた、パンクチャが行われていないビットを、Ｐ２において増加させて、およびＰ１において減少させてもよい。必要なＰ１／Ｐ２のバイアスを決定し適用する処理は、次のとおりである。

ステップ１）式２を使用して

を計算する。

ステップ２）式１を使用して所望の符号レートが問題のあるパンクチャパターンになるかどうかを決定する。そうである場合には、ステップ３に続き、そうではない場合には、

に設定する。

ステップ３）式３を使用してバイアスΔを計算する。

ステップ４）ＴＳ２５．２１２／２２２におけるテーブルを修正することによってレートマッチングのパラメータを計算する。

ターボ符号の性能を劣化させるパンクチャパターンを回避するために、パンクチャが行われるビットの全体数を一定に保ちながら、パリティビットのストリーム１および２にそれぞれ適用するパンクチャリングの量は、わずかに異なるようにすることができる。

パリティビットのストリーム１のパンクチャが行われるビット数をΔだけ減少させるとともに、相応して、パリティビットのストリーム２のパンクチャが行われるビット数をΔだけ増加させる場合には、全体の符号レートは不変であるが、問題のあるパンクチャパターンは回避することができる。ここで、ビットの集合化およびビットの逆集合化（ｄｅ−ｃｏｌｌｅｃｔｉｏｎ）の段階は、この場合に対応して調整が必要であることに留意されたい。個々の劣化性能の領域は、小さくなりがちであるので、性能劣化した符号レートの使用を単に回避するのが有利なことがある。性能劣化した符号レートは、上記の式を使用して識別することができるので、それらを回避するのは簡単なことである。

３ＧＰＰにおいて展開されているＨＡＲＱ（Ｈｙｂｒｉｄ Ａｕｔｏｍａｔｉｃ Ｒｅｐｅａｔ ｒｅＱｕｅｓｔ）に対しては、２段階のレートマッチングを使用することが必要となる可能性がある。これは、インクリメンタルな冗長（ＩＲ）が使用され、およびレートマッチングのアルゴリズムに入力されるビット数が、仮想のＩＲのバッファよりも大きい場合には、いつでも発生する。ここで、ＨＡＲＱのチェース（Ｃｈａｓｅ）コンバイニングを使用する場合には、専用のＩＲのバッファが必要ではなく、受信されるビットのバッファで十分である。（配列の再配置が使用されない場合には、受信シンボルのバッファで十分である。）ＩＲがチェース（Ｃｈａｓｅ）コンバイニングに対して小さな改善だけをもたらすと決定される場合には、標準からのＩＲの除去を推奨することができる。

より高いデータレートを得るために、３ＧＰＰは、リンクアダプテーション（ｌｉｎｋ ａｄａｐｔａｔｉｏｎ）が実施される、ＨＳＤＰＡオプションを導入している。リンクアダプテーションの１つの構成要素は、ＡＭＣ（Ａｄａｐｔｉｖｅ Ｍｏｄｕｌａｔｉｏｎ ａｎｄ Ｃｏｄｉｎｇ）である。ＡＭＣでは、チャネル品質の評価を用いて、変調タイプおよび最大スループットを達成する符号レートを選択する。チャネル品質が高い場合には、ＱＡＭ変調および高い符号レートが選択される。高い符号レートは、レートが１／３のターボ符号にパンクチャを行うことによって得られる。チャネル品質の表示（ＣＱＩ）の表を設計する間に、ある転送ブロックのセットのサイズ（ＴＢＳＳ：Ｔｒａｎｓｐｏｒｔ Ｂｌｏｃｋ Ｓｅｔ Ｓｉｚｅｓ）が予想よりも低い性能を示すことがわかった。ＣＱＩの表を使用して、チャネル品質の評価を、推奨される変調およびＴＢＳＳにマッピングする。この予測より低い性能の問題は、現在は、ＣＱＩの表を単に「手調整（ｈａｎｄ ｔｗｅａｋ）」して問題を生ずるＴＢＳＳを回避することによって対処されている。ＡＭＣにおいては、このことは、最適な符号レートは不可避に回避されるので、最適に達しないスループットに導く。

ＡＭＣを用いるリンクアダプテーションのサポートは、Ｒ５のＨＳＤＰＡの必須の特徴である。ＡＭＣでは、ＨＳ−ＤＳＣＨ上の変調タイプおよび符号レートは、チャネル状態に一致して変えることができる。ＨＳ−ＤＳＣＨ上の可変の符号レートは、あらかじめ定められた方法、すなわち、ＴＢＳＳと利用可能な物理チャネルのビット数との関数として、Ｒ９９のターボ符号器のレートマッチング（反復またはパンクチャリング）出力を用いて達成される。Ｒ９９／Ｒ４とＲ５との両方は、同一の符号レートが１／３のターボ符号器を使用する。レートマッチングの原理はＲ４とＲ５との両方に対して同一であるが、より高効率的な符号レート（＞１／２）の確実なおよび頻度の高い使用、レートマッチングの多段階の使用、およびインクリメンタルな冗長（ＩＲ）の可能性を与える標準によって、Ｒ９９／Ｒ４とＲ５とが区別される。

ＷＧ４におけるＨＳＤＰＡの性能要件は、ＨＳ−ＤＳＣＨ上のターボ符号化およびパンクチャが行われた転送ブロックに対して、効率的な符号化レート１／２より上の範囲に対して最大数ｄＢまでの、非常に高く、いくぶん予測不可能なＳＮＲの性能劣化を示した。

ＨＳ−ＤＳＣＨ上のターボ符号化の性能は、ベースラインレートが１／３のターボ符号器により出力されるパリティビットのストリームの不適当なパンクチャパターンによって大きな影響を受ける。元のＷＧ４シミュレーション結果がＴＤＤのコンテキスト（ＴＤＤ−ｃｏｎｔｅｘｔ）として提供されたが、まったく同一の劣化がＦＤＤにおいて発生し、その理由は、（問題のある相互作用が始まる）ＨＳ−ＤＳＣＨ転送ブロック上のターボ符号化およびレートマッチング（ＴＳ２５．２１２およびＴＳ２５．２２２）は、両方のモードに対してまったく同一の方法で行われるからである。

あるデータレートにおける予想より低い性能は、やはり固定変調および符号化法の問題である。ユーザに問題を示す符号レートが割り当てられる場合には、符号の低い性能は、電力制御によって相殺され、したがってセル容量（ｃｅｌｌ ｃａｐａｃｉｔｙ）が減少する。

別の実施形態においては、パリティストリームのパンクチャリングに対する調整によって、ＭＡＣ−ｈｓ（Ｍｅｄｉｕｍ Ａｃｃｅｓｓ Ｃｏｎｔｒｏｌ−Ｈｉｇｈ Ｓｐｅｅｄ）が、スケジューラの決定の結果として、所望のあらゆる転送ブロックサイズを単に選択することが可能となる。ＴＳ２５．２１２／２２２におけるレートマッチング段階のパンクチャパターンの生成をわずかに変更する必要があると考えられる。例えば、ＴＳ２５．２１２に記載されている、現行のＦＤＤ標準に対する１つの実装する修正を、その修正がなぜ望ましいかについての短い解説とともに、本明細書に添付してある。

第１レートマッチング段階が透過的である場合と、第１と第２との両方のレートマッチング段階が利用される場合との両方に対して、パリティビットのパンクチャリングに対する調整を用いて、問題のある相互作用を回避するための、多くの満足する解決策が存在する。

これらの解決策のうちの１つ、例えば、単純なバイアス方法を、第１レートマッチング段階が透過的である場合の概念的な例を提供するために、以下に概説する。

現在、パンクチャパターンの「位相」は調整される可能性があるが、ターボ符号器（図１０）の出力Ｗにおいて、パリティビットのストリーム１と２との両方に同量のパンクチャリングを適用することによって、符号化レート＞１／３が達成される。

特定の符号レートが望ましく、それを使用すると性能劣化が生じると決定される場合、わずかに低い符号レートを選択して劣化を回避することができる。代用される符号レートに対する好適な選択は、許容し得る劣化を有すると決定された所望の符号レートよりも小さくて、最大限許される符号レートである。

システムに対して利用可能な符号レートが無制限に使用されるのを許可するのが望ましい場合には、性能はパンクチャパターンの修正によって復元することができる。パンクチャが行われたターボ符号に対する性能の復元の鍵は、残存するパリティビットが、系統的なビットに関して過剰に冗長である場合を回避すること、すなわちパンクチャパターンを修正して性能を改善することである。これを達成する１つの方法は、同一の符号レートを保持する一方で、データブロックに対するパンクチャリングの均一性を過剰に破壊することなく、またはＰ１およびＰ２における残存するパリティのビット数における過剰に大きな不均衡を生成しないようにしながら、パリティビットのサンプリングを、半周期性のインパルス応答の１つの全周期に対応するすべての点が、できる限り少ないサンプルでサンプリングされるように行う方法である。

またここで留意すべきことは、この軽減方法は、２より大きいパリティストリームを有するシステムにも適用することができることである。例えば、３ＧＰＰのターボ符号（ＣＤＭＡ２０００）は、４つのパリティストリームを含む。問題のあるパンクチャパターンが発生すると、一定の全体的に有効な符号レートを保持しながら、個々のパリティストリームの各々のパンクチャリングレートを調整することによって緩和することができる。

Ｒ９９／Ｒ４においておよび多くのＲ５の構成において使用される、レートマッチングの単一の段階の場合には、パンクチャパターンが７の倍数に等しい残存するビット周期にとても近い周期的である領域において、およびすべての３．５パリティビットの中に平均１ビットが残存するときに、ターボ符号化の出力とパンクチャが行われ伝送された系列との間の問題のある相互作用が発生する。

これらの劣化は、階数が１および階数が２のシナリオにそれぞれ対応する。この場合は、階数が１のシナリオに対応する。階数が２のシナリオは、階数が１のシナリオよりも、ＳＮＲの劣化に対する影響が小さい。より高い階数（＞２）のシナリオは性能劣化に大きく寄与しないので、階数が１および階数が２のシナリオ以外の階数はここでは考慮しない。

これらの領域の中心における符号レートは、次式で求められる。

限界の符号レート（ＣＲ（ｃｒｉｔｉｃａｌ ｃｏｄｅ ｒａｔｅ））は、Ｎが偶数の場合には階数が１のシナリオに対応し、およびＮが奇数の場合には階数が２に対応する。階数が１に対しては、限界の符号レートはＣＲ＝７／９、７／８、２１／２３．．．となり、および階数が２に対しては、ＣＲ＝７／１１、２１／２５．．．となる。

パリティビットのストリーム１または２のいずれかにおける、系統的なビットの数とパリティビットの数との比は、「パリティパンクチャリングレート」として考えることができる。７Ｎ／２（Ｎ＝１、２、３．．．）に近いまたは等しいパリティのパンクチャリングレートを有する残存するビットパターンを使用する場合には、性能の劣化が生じる。パリティビットのストリーム１または２の残存するビットの平均周期が、それぞれ偶数および奇数のＮに対して７Ｎ／２の±１または±１／２の範囲内にあるときにはいつでも、ある量のターボ符号化およびパンクチャリングの相互作用も発生することになる。

２（またはそれ以上の）段階のレートマッチングを使用する場合には、問題のあるパンクチャパターンが、あらゆる段階によって、またはレートマッチング段階間の相互作用によって生成される可能性がある。

性能劣化を予測する、リリース５の３ＧＰＰのターボ符号器／レートマッチング用の閉形式が開発されている。この式は、入力として、トリプレット｛レートマッチングの第１段階前のビット、第１レートマッチング後の最大ビット、第２レートマッチング後のビット｝またはペア｛パリティビットに関する第１段階のレートマッチングのレート、パリティビットに関する第２段階のレートマッチングのレート｝のいずれかをとる。以下の式５に示すように、出力は有理数であり、この有理数は、許容性能をもたらす／もたらさないとして、構成を許容／拒絶するための閾値と比較することができる。パラメータｒ１およびｒ２は、パリティビットのストリームに関するレートマッチングの第１および第２の段階に関連付けられたレートを表す。複雑ではあるが、式５は、ｒ１、ｒ２において区分線形および連続関数であり、したがって値を求めるのは簡単である。

次いで、閾値の比較をこの式に基づいて行い、符号レートのペアが適切に機能するかどうかを検証することができる。同様な意味で、トリプル｛データブロックサイズ、第１段階のレートマッチング後のサイズ、第２段階のレートマッチング後のサイズ｝を使用することもできるのは、このトリプルが符号レートペア中に直接マッピングされるからである。

パンクチャパターンの周期性の影響は、レートマッチングを行う前に、パリティビットにインターリーブを行うことによって軽減することもできる。この方法によって、レートマッチングにおいて周期的サンプリングが行われる場合でも、逆インターリーブ後に、パリティビットの周期的サンプリングが回避される。

チャネルインターリーバの機能は、レートマッチングのブロックインターリーバ中に組み入れることができる。これは、インターリーバを設計する場合に、追加の制約をレートマッチングのブロックインターリーバ（チャネルインターリーバによって定義されるもの）に加えることによって達成することができる。しかしながら、これには系統的なビットに対する追加のインターリーバが必要となる。

ここで、パンクチャリングが行われないビットの再配列は、ターボ符号器の再帰的な符号化ブロックの半周期性のインパルス応答の周期に等しい範囲で行う必要があるだけであることに留意されたい。したがって、小規模の時間可変なインターリーバをパリティビットのストリームに追加することによって、問題となるパンクチャパターンを防止することができる。これは、必要とするメモリが少ないこと、およびパンクチャリングの均一性の歪みを最小にするのを助けるという利点がある。

あるパラメータは、時間（またはビットインデックス）の関数として変化させることによって、性能劣化を軽減させるパンクチャパターンを生成することができる。３ＧＰＰに対するそのような例としては、レートマッチングの実行の間中、レートマッチングのパラメータＸ_i、パラメータｅ＿ｉｎｉ、ｅ＿ｍｉｎｕｓおよびｅ＿ｐｌｕｓを修正する方法がある。この方法では、パンクチャパターンに影響するパラメータを、パンクチャが行われるビットのブロックの１つまたは複数の場所において変えることができる。パラメータの変化を可能にすることによって、同一の全体の符号レートを引き続き保持しながら、瞬時の符号レートを所望の全体の符号レートと異なるようにする（それによってパンクチャリングの相互作用を回避する）ことができる。例えば、１）パンクチャリングのアルゴリズムの実行中に、ｅ＿ｐｌｕｓおよびｅ＿ｍｉｎｕｓを頻繁に変化させて、それによって有害なパンクチャリングが長く続く可能性を崩壊させる。２）符号レートが符号ブロックのある部分において高く、および他の部分では低くなるように符号レートが変化するように、パラメータを変化させることができる。

上記の方法は、特定の符号レートを生成するのに使用されるパンクチャパターンに対する修正の例である。すべてのそのような方法は、特殊な場合であり、およびパンクチャパターンの順列（ｐｅｒｍｕｔａｔｉｏｎ）のより汎用的な概念の特定の実現であると考えることができる。パンクチャパターンを変更する、すなわち、元のパンクチャパターンの一部の順列を生成するあらゆる方法は、全体としての符号性能を変化させる可能性がある。

各段階において実行されるパンクチャリングの量を調整することによって、問題のあるパンクチャパターンを回避しながら、所望の全体の符号レートを達成することができる。この方法は、３ＧＰＰのＨＳＤＰＡのターボ符号／レートマッチングのアルゴリズムという状況において配置される場合には、仮想のインクリメンタルな冗長（ＩＲ）のバッファのサイズの意図的な低減に導く。一般に、このアプローチは、所望の全体のパンクチャパターンが生じるように、各段階の個々のパンクチャリングレートを修正することを意味する。

段階のレートのバイアス（Ｓｔａｇｅ Ｒａｔｅ Ｂｉａｓｉｎｇ）は、処理するポイント（ｒ１、ｒ２のペア）を、性能劣化が許容される一定の符号レートの（すなわち、積ｒ１^*ｒ２が変化しない）曲線上のあるポイントに変更することによって、容易に達成することができる。

段階のパンクチャリングレートを、同様に２つのパリティストリームにおける相対的なレートを調整することを組み合わせることによっても、パンクチャパターンとターボ符号の性能との間の問題のある相互作用を軽減することができる。

これは、処理するポイントを２つのポイントに分割することとして考えることができる。１つ目のポイントは、第１のパリティビットのストリームのための第１および第２段階のレートマッチングのレートに対応し、２つ目のポイントは、第２のパリティビットのストリームのために対応する。全体の符号レートは変わらないが、両方のポイントが許容できる性能の領域にあり、およびレートマッチングの第１段階後の残存するビットの合計数がＩＲのバッファなどの課せられた限界を超えないように、２つのポイントを選択しなくてはならない。

本発明は、パリティビットのストリーム内の問題のあるパンクチャパターンを、所望の符号レートを回避する必要なしに、検出し、回避しおよび／または訂正する、いくつかの簡単で効率的な技法を提供する。本発明によれば、特定の符号レートに近いパンクチャパターンを識別し、およびそのパンクチャパターンと特定の符号レートとのマッチングのとおりに予期される劣化に対する値を調整することによって、パンクチャリングが行われた誤り訂正符号化の伝送における劣化を低減することができる。

パンクチャリングを介して高レートの符号を生成する場合には、パンクチャが行われるビットを、できる限り均一に分布させるのが望ましい。このガイドラインを使用すると、ある符号レートが、結果として得られるパンクチャが行われないビットパターンの効率を下げるのを要することは不可避である。そのような例の１つは、パンクチャが行われていないビットパターンが周期性の場合に、ターボ符号器の再帰的な符号化ブロックの半周期性のインパルス応答の周期に等しい周期で起こる。アルゴリズムを使用して、劣化性能を伴うすべてのパンクチャパターンを識別することができる。

本発明の特定の実施形態においては、ＷＴＲＵによってサポートされるバッファサイズを含めて、ＷＴＲＵの容量が決定される。パンクチャリングを使用して、バッファに収まるようにビット数を低減し、全体の符号レートが、十分な誤り訂正能力を提供するように調整される。これによって、パンクチャリングの第１段階における第１のレート、およびパンクチャリングの第２段階における第２のレートを提供する。

本発明によれば、パリティビットのストリームおよびパンクチャが行われたターボ符号における問題のあるパンクチャパターンの検出、回避および／または訂正が、所望の符号レートを回避する必要なく達成される。これは、制限なしに、ＦＤＤ、ＴＤＤおよび他の伝送モードに適用可能であり、および従来技術のビットのパンクチャリングの構成によって生じる可能性のある、比較的ターボ符号性能の低い領域の識別／回避を可能にする。本発明は、あらゆる性能尺度と、ターボ符号器によって生成される低レートの符号をパリティビットのパンクチャリングに組み合わせることから生ずる有効な符号化レートとの間に、滑らかな関数の関係を達成する、ターボ符号化およびパンクチャリングを含む、順方向誤り訂正（ｆｏｒｗａｒｄ ｅｒｒｏｒ ｃｏｒｒｅｃｔｉｏｎ）を提供する。性能尺度の例としては、ＢＬＥＲ、ビット誤り率（ＢＥＲ）、要求される信号対干渉比（ＳＩＲ（ｓｉｇｎａｌ−ｔｏ−ｉｎｔｅｒｆｅｒｅｎｃｅ ｒａｔｉｏ））、または要求されるＳＮＲがある。

パンクチャパターンは、符号化された伝送を特定のデータレートで生成し、および符号化されたビットの一部を排除することによって生成される。受信端では、０または他の「充填」ビットがパンクチャが行われたビットの代わりに配置されて、および復号する処理は失われたビットを有する受信信号に基づく。本発明によれば、特定のパンクチャパターンの下で発生する劣化を解消するために、パンクチャパターンが修正される。特に、パンクチャパターンが規則的または周期特性を有する場合に、信号劣化を生じる可能性が高い。劣化を解消することによって、所望の符号レートを達成することが可能となる。

本発明は、特に３ＧＰＰの符号化に有用であり、およびローチップレートのＴＤＤと、ハイチップレートのＴＤＤと、ＦＤＤとに使用することができる。

そのような周期性の例の１つは、パンクチャが行われていないビットパターンが、ターボ符号器の再帰的な符号化ブロックの半周期性のインパルス応答の周期に等しい周期を有して周期的である場合に発生する。劣化性能を伴うすべてのパンクチャパターンを識別するアルゴリズムが提供される。さらに、パンクチャパターンの修正は、ターボ符号の性能が復元されるように実行される。

パンクチャリングに対する修正を使用することによって、ターボ性能を復元する。システムに対して利用可能な符号レートの無制限の使用を許可するのが望ましい場合には、パンクチャパターンの修正によって性能を復元することができる。したがって、システムに対して利用可能な符号レートの無制限な使用を許可することが望ましいと考えられる場合には、パンクチャパターンの修正によって性能を復元することができる。

適応符号化（ａｄａｐｔｉｖｅ ｃｏｄｉｎｇ）とは、進行中に、チャネル品質を表示するＷＴＲＵからの情報が得られることを意味する。情報に基づいて、送信器は、他のパラメータの中でＷＴＲＵの符号レートを調整する。受信が悪い場合には、大量の冗長が追加され、したがって非常に低い符号レートとなるが、これは要求されたブロック誤り率でのデータ転送を可能にする。

チャネル品質の評価過程では、問題のあるパンクチャリングが使用された可能性があることを本来的には考慮はしないし、考慮する必要もない。チャネル品質は、通常、信号電力および雑音電力に基づくが、それは、符号器が問題のある方法でパンクチャが行われている可能性があるということを考慮せず、したがってＡＭＣは問題のある符号レートを回避するのには役立たない。良好なチャネル品質では、符号化はほとんど必要ではなく、およびより高次の変調を使用することができる。チャネル品質が悪い場合には、符号レートは低減される。したがって、低減されたデータレートを使用することによって、所望の誤り性能を提供する。チャネル品質の表示は、チャネル品質を監視するのに使用され、さらにデータレートコントローラに入力を供給する。

容量は、サポートされる全ユーザに対する結合されたデータレートを決定することによって測定される。セル内の１人または複数のユーザが、問題のある符号レートに同調されると、それらのユーザは、より大きな電力、したがって低減された容量を必要とすることが想定される。多くの場合に、問題のある符号レートは、既知であるか、または本発明によって決定することが可能であり、したがってこれらのレートを回避することができる。

本発明は、何らかの解析手段によって問題レートを前もって識別し、およびこれらのレートを動的または静的に回避することによってこの情報に応答する能力を提供する。これは、問題のあるパターンを検出するか、または回避すべきレートの公式または表を使用するかによって達成される。伝送が問題レートの１つを必要とする場合には、わずかに異なるレートにおいて実際の伝送を提供する。結果として、問題のレートが回避される。

これらは、ＴＤＤおよびＦＤＤモードの伝送におけるレイヤ１およびレイヤ２に適用可能な、特定の符号レートを生成するのに使用される、本発明による、パンクチャパターンに対する修正の代表例である。説明した例に対する変形形態が考えられる。そのようなすべての変形形態は、パンクチャパターンの順列のより一般的な概念の特殊な場合および特定の実装であると考えることができる。パンクチャパターンを変更する、すなわち、元のパンクチャパターンの一部の順列を生成するあらゆる方法は、全体の符号性能を変える可能性があり、したがって順列および考えられるパンクチャパターンのそのような順列を生成する方法は、本発明に含めることを意図するものである。本明細書で上述した本発明の基本概念に対するすべての修正および改善は、本発明の範囲内であると考える。

図１１は、それぞれ４４５４、４７０５および４８５８ビットの増大するサイズの、３つの異なるＨＳ−ＤＳＣＨの転送ブロックのＢＬＥＲの性能を示す。これらのすべては、レートが１／３でターボ符号化され、次いでＨｉｇｈ Ｓｐｅｅｄ Ｐｈｙｓｉｃａｌ Ｄｏｗｎｌｉｎｋ Ｓｈａｒｅｄ Ｃｈａｎｎｅｌ（ＨＳ−ＰＤＳＣＨ）にマッピングされる６０７２ビットまでパンクチャが行われる。結果として、３つの増大する転送ブロックのサイズに対して、０．７５（７／９−とラベル付け）、０．７７（７／９とラベル付け）および０．８０（７／９＋とラベル付け）の有効な符号レートが生成される。

ＨＳ−ＤＳＣＨ上でターボ符号化された転送ブロックの有効な符号レートを増加させる（または同等にパンクチャリングレートを増加させる）と、ＢＬＥＲの性能は、より高くなる有効な符号レートに対して、比例して劣化すること、すなわちますます悪化することを予想すべきである。このことは、残念ながら常には起こらず、およびこの例においては、約１０％の同じＢＬＥＲを達成するのに、レートが０．７７（７／９）で符号化された転送ブロックは、レートが０．８０で符号化された転送ブロックよりも３ｄＢ程度大きいＳＮＲを必要とすることがわかる。

観察された劣化の理由は、構成する再帰的な畳み込み符号器のインパルス応答によって与えられる、２つのターボ符号器のパリティビットのストリームの出力における周期性（周期＝７）が、多くの場合に、第２および／または第１のレートマッチング段階によって適用されるパンクチャパターンの周期性と有害に相互作用するためである。この影響は、より高くなるパンクチャリングレートに対して、頻度がより高くなる。

以下の分析においては、単一のＲ９９のレートマッチングのブロックを仮定する。しかしながら、この概念は、より一般的にＲ４およびＲ５に、インクリメンタルな冗長がありまたはなしで適用される。両方の場合に対する主な結論は、ＳＮＲの劣化につながる限界のパンクチャリングレートは原理的に予測可能であるが、むしろ複雑なパラメータセットを考慮に入れることが必要になることである。

限界のパンクチャリングレートの設定は、ノードＢにおけるＭＡＣ−ｈｓにおいて回避され、これには、現行の標準における変更を必要とせず、およびベンダ固有な実装に詳細を公開することができるという具体的な利点がある。このアプローチは好ましいが、使用される参照の表は複雑であるとともに、可能なＭＡＣ−ｈｓのスケジューラの決定に対する制約が課せられる。

あるいはまた、ＴＳ２５．２１２／２２２におけるＨＳ−ＤＳＣＨのための現行のレートマッチング段階によって生成されるパンクチャパターンに対してわずかな修正をほどこす。これらの修正は、ＴＳ２５．２１２／２２２においてレートマッチングのパラメータ、例えば、ＨＡＲＱの第２レートマッチングのためのパラメータが生成される方法における小さな変更だけで構成され、およびより重要なこととして追加の信号方式を必要としない。

第２の選択肢（ターボ符号化されたパリティビットのストリーム上でのパンクチャパターンの生成のわずかな修正）の明白な簡潔性およびＭＡＣ−ｈｓスケジューラに対する透過性（スケジューラの決定の結果として望まれるいかなる転送ブロックのサイズでも単に選択すること）のために、ＴＳ２５．２１２／２２２において対応する変更を行いこの問題を矯正する。

ＴＳ２５．２１２／２２２によるターボ符号器における構成する再帰的な畳み込み符号器は、正の時間に対して周期が７の周期性のある無限インパルス応答を有する。パリティビットのストリーム中に残存する（パンクチャが行われていない）ビットの、あるパターンの影響は、これらの残存するパリティビットの中にどれだけの情報が残留するかを考慮することによって定性的に説明することができる。

ターボ符号器は、３つのビットストリーム、すなわち入力系列に対応する系統的なビット、パリティビットのストリーム１（第１構成の符号器の出力）およびパリティビットのストリーム２（第２構成の符号器の出力）を生成する。

ここで、構成する再帰的な畳み込み符号器はＧＦ₂上のＬＴＩシステムであることに留意されたい。したがって、符号器の出力は、符号器のインパルス応答のシフトされた変形の和である。インパルス応答の各シフトされた変形は、ＴＢにおける１の位置に対応する。

あるパンクチャパターンは、パリティビットのストリームのうちの１つにおけるビット集合にわたる小さなビット群についての分布情報の損失を生じる可能性がある。例えば、ＴＢが、多数のゼロの続く７ビットで構成されるとする。多量のパンクチャリングの後の１つの符号器の出力を観察することによって、７ビットの決定を試みる問題を考える。出力においてなされる各観察は、前記７ビットの部分集合の合計である。各々の特定の観察に対する部分集合は、残存するビットの周期および再帰的な符号化ブロックのインパルス応答によって決定される。

ほとんどのパンクチャパターンに対して、７ビットの７つの異なる部分集合についての和を最終的に観察することができる。したがって、７つの未知数を有する７つの方程式系を形成することができる。それらが線形独立であると仮定して、７ビットの値を決定することができる。

しかしながら、残存するビットの周期性が単一（周期毎に１つの残存するパリティビット）であり、および再帰的な符号化ブロックの周期である７と同一である場合には、信号の周期性のために、ｔ＞６に対するすべての観察は、７ビットの同一の部分集合の和であり、そのために、後続の観察により新しい情報は得られない。したがって、階数が１の方程式系が形成され、および固有解は存在しない。

残存するビットの周期性が７の倍数ではない場合には、パリティビットの観察をすることによって、いくつかの観察の後に、最終的には階数が７の方程式系を形成することになる。考慮している７ビット群に対して、これはビットを一意的に決定するのに十分であり、すなわちビットを決定するのに十分な情報が残存するパリティビットにわたって分布する。

一部の分布された情報が、単一ではない周期に対しても失われる可能性もあり、例えば、パンクチャのないパターンが３と４との単一周期（周期＝７の条件で、周期毎に２つの残存するパリティビット）の間で変動する場合が考えられる。

結果として、周期毎に２つの残存するパリティビットを有する、周期が７のパンクチャのないパターンが得られる。上述と同一の議論によって、階数が２の７つの方程式系に導く。これは、ビット群を一意的に決定するにはなお不十分であるが、それらが及ぶ空間の次元を低減する。明らかに、ＴＢについての一部の情報も、単一ではない残存するビットパターンに対して失われる可能性もある。

ターボ符号器出力とレートマッチング段階でのパンクチャリングとの間の問題のある相互作用を回避するのに、少なくとも２つの代替的なアプローチがある。

問題のあるパンクチャパターンを回避することは、ＳＮＲの劣化に導くパンクチャパターンの使用を回避することをＭＡＣ−ｈｓに要求し、および入力された転送ブロックのサイズをＨＳ−ＰＤＳＣＨｓにマッピングするための、ある組合せを使用しないアプローチである。

回避には、問題となる構成を識別する参照の表を構築すること、またはＭＡＣ−ｈｓのスケジューラにおいて先に述べた予測される劣化の式（ｐｒｅｄｉｃｔｅｄ ｄｅｇｒａｄａｔｉｏｎ ｅｘｐｒｅｓｓｉｏｎ）から数値を求めることのいずれかが必要である。

参照の表によるアプローチの利点は、現行の標準における変更が必要ではないこと、およびあらゆる特定の実装をベンダ固有のままにすることができることである。

回避によるアプローチの欠点は、特定の構成が劣化を起こすかどうかの決定において役割を果たす、問題に対するいくつかの次元（ｄｉｍｅｎｓｉｏｎｓ）があるということによって、複雑になることである。ＭＡＣ−ｈｓのスケジューラがさらに考慮する必要のあるパラメータには、
（１）ＨＳ−ＤＳＣＨの伝送についての転送ブロックのセットのサイズ、
（２）ＨＡＲＱのためにＷＴＲＵにおいて記憶されるソフト情報のビット数、
および
（３）ＨＳ−ＰＤＳＣＨｓに割り当てられる物理チャネルのビット数
が含まれる。

ＦＤＤに対しては、これらのパラメータは、チャネル化符号の数と変調フォーマットｉ（１＜ｉ＜２９）との組合せの表示（ｃｏｍｂｉｎａｔｉｏｎ ｉｎｄｉｃａｔｏｒ）、およびＴＳ２５．３２１における転送ブロックのサイズｋ_i（０＜ｋ_i＜６２）によって暗黙的に示される。

以下の説明は、先に説明した技法の組合せを含む、本発明の一実施形態である。

ハイブリッドＡＲＱの機能は、チャネル符号器の出力におけるビット数を、ＨＳ−ＤＳＣＨがマッピングされるＨＳ−ＰＤＳＣＨのセットの全ビット数に合わせる。ハイブリッドＡＲＱの機能は、冗長型（ＲＶ）のパラメータによって制御される。ハイブリッドＡＲＱの機能の出力における正確な（ｅｘａｃｔ）ビットセットは、入力ビット数、出力ビット数、およびＲＶのパラメータに依存する。

ハイブリッドＡＲＱの機能は、２つのレートマッチング段階と仮想バッファとから構成される。

第１レートマッチング段階は、入力ビット数を仮想のＩＲのバッファに合わせて、それについての情報が高位レイヤによって供給される。ここで、入力ビット数が仮想のＩＲのバッファ能力を超えない場合には、第１レートマッチング段階は透過的であることに留意されたい。

第２レートマッチング段階は、第１レートマッチング段階後のビット数を、ＴＴＩにおけるＨＳ−ＰＤＳＣＨのセットにおいて利用可能な物理チャネルのビット数に合わせる。

使用する表記の定義は次のとおりである。

Ｎ^TTI：レートマッチング前の伝送時間間隔におけるビット数
ΔＮ_i：中間計算の変数

：正の場合には、転送フォーマットｌを有するＴｒＣＨｉ上の各伝送時間間隔において反復されるビット数
負の場合には、転送フォーマットｌを有するＴｒＣＨｉ上の各伝送時間間隔においてパンクチャが行われるビット数
ΔＮ_PARITY：ＨＡＲＱにおける第１段階レートマッチングによるパリティストリームの長さを調節するためのビット数
Ｎ_data：ＴＴＩにおけるＨＳ−ＤＳＣＨに対して利用可能な全ビット数
ｅ_ini：レートマッチングのパターンの決定アルゴリズムにおける変数ｅの初期値
ｅ_plus：レートマッチングのパターンの決定アルゴリズムにおける変数ｅの増分
ｅ_minus：レートマッチングのパターンの決定アルゴリズムにおける変数ｅの減分
ｂ：系統的なビットおよびパリティビットの表示
ｂ＝１：系統的なビット、ｘ_k
ｂ＝２：（上位のターボ構成符号器からの）第１パリティビット、ｚ_k
ｂ＝３：（下位のターボ構成符号器からの）第２のパリティビット、ｚ'_k
ＨＡＲＱのビット分離機能は、ターボ符号化されたＴｒＣＨｓのためのビット分離と同じ方法で実行するものとする。

ＨＳ−ＤＳＣＨの転送チャネルのためのＨＡＲＱの第１段階レートマッチングは、以下の特定のパラメータを有する、以下に説明する方法を用いて実行するものとする。

仮想のＩＲのバッファにおいて利用可能なソフトビットの最大数は、Ｎ_IRであり、これは、各ＨＡＲＱのプロセスに対して、高位レイヤから信号で伝えられる。レートマッチング前のＴＴＩにおける符号化されるビット数はＮ^TTIであり、これは、高位レイヤから信号で伝えられる情報と、各ＴＴＩに対するＨｉｇｈ Ｓｐｅｅｄ Ｓｙｎｃｈｒｏｎｉｚａｔｉｏｎ Ｃｏｎｔｒｏｌ Ｃｈａｎｎｅｌ（ＨＳ−ＳＣＣＨ）から信号で伝えられるパラメータとから推定される。ここで、ＨＡＲＱの処理および物理レイヤの格納は、現在起動中の各ＨＡＲＱのプロセスに対して独立に行われることに留意されたい。

Ｎ_IRがＮ^TTI以上である（すなわち、対応するＴＴＩのすべての符号化されるビットを格納することができる）場合には、第１レートマッチング段階は透過的となる。これは、例えば、ｅ_minus＝０と設定することによって達成することができる。反復が実行されないことに留意されたい。

Ｎ_IRがＮ^TTIより小さい場合には、パリティビットのストリームは、レートマッチングのパラメータを

に設定することによってパンクチャが行われる。ただし、添え字のｉおよびｌは、参照されるサブクローズ（ｓｕｂ−ｃｌａｕｓｅ）における、転送チャネルおよび転送フォーマットを意味する。ここで、レートマッチングがパンクチャリングを実行する場合には、負の値が予測されることに留意されたい。パンクチャリングのために選択されたビットはδとなるが、これは破棄され、および仮想のＩＲのバッファを通過するストリームについては合計には数えない。

第１段階パンクチャリングを実行する場合には、以下の処理手順を適用することとする。指標ｂを使用することによって、系統的なビット（ｂ＝１）、第１パリティビット（ｂ＝２）、および第２パリティビット（ｂ＝３）を表示する。パラメータΔＮ_PARITY：は、問題のあるパンクチャリングレートを迂回するためのパリティストリームへの長さの変更である。第１段階レートマッチングのデルタは、以下のように計算される。

パンクチャリングを実行する場合には、以下のとおりである。

ｂ＝２またはｂ＝３に対してΔＮ_iが０と計算される場合には、対応するパリティビットのストリームに対しては、以下の処理手順およびレートマッチングのアルゴリズムを実行しないこととする。

各無線フレームに対して、以下のレートマッチングのパターンを計算する。ただし、
Ｘ_iは上記のとおりとする。

ｅ_ini＝Ｘ_i
ｅ_plus＝ａ×Ｘ_i
ｅ_minus＝ａ×｜ΔＮ_i｜
ＨＳ−ＤＳＣＨの転送チャネルに対する、ＨＡＲＱの第２段階レートマッチングは、２つの可能な方法のうちの１つを使用して行うこととする。

第２段階のパンクチャリングを実行する場合には、以下の式を使用して計算される、パリティストリームの１つの合成パンクチャリングレート（Ｃｏｍｐｏｓｉｔｅ Ｐｕｎｃｔｕｒｉｎｇ Ｒａｔｅ）が間隔［９１／１２８，９２／１２８］、［２１７／２５６，２２２／２５６］、［２３１／２５６，２３２／２５６］、［２３７／２５６，２３８／２５６］または［４８７／５１２，４８８／５１２］のいずれかに入る場合には、そのパリティストリームのパンクチャリングを実行することとする。ここで、パンクチャリングは２つのパリティストリームの一方または両方について実行するか、あるいはいずれについても実行しなくてもよいが、系統的なパリティストリームについては実行しないことに留意されたい。

合成パンクチャリング比、

そうでない場合には、ＨＳ−ＤＳＣＨの転送チャネルのための第２段階のレートマッチングは、以下の特定のパラメータで実行する。δとなるパンクチャリングのために選択されるビットは、廃棄しおよびビットの集合化に向かうストリーム内には入れないものとする。

第２レートマッチング段階のパラメータは、ＲＶのパラメータｓおよびｒの値に依存する。パラメータｓは、０または１の値をとり、系統的なビット（ｓ＝１）に優先順位をつける伝送と系統的ではないビット（ｓ＝０）に優先順位をつける伝送とを区別することができる。パラメータｒ（範囲０〜ｒ_max−１）は、パンクチャリングの場合には初期誤り変数ｅ_iniを変更する。反復する場合には、両方のパラメータｒおよびｓが、初期誤り変数ｅ_iniを変更する。パラメータＸ_i、ｅ_plusおよびｅ_minusは、以下の表１のとおりに計算される。

第２レートマッチング前のビット数を、系統的なビットに対してはＮ_sys、パリティ１のビットに対してはＮ_p1、パリティ２のビットに対してはＮ_p2でそれぞれ表す。ＨＳ−ＤＳＣＨに使用される物理チャネルの数をＰで表す。Ｎ_dataは、１つのＴＴＩにおけるＨＳ−ＤＳＣＨに対して利用可能なビット数であり、Ｎ_data＝Ｐ×３×Ｎ_data1と定義する。レートマッチングのパラメータは以下のとおりに求められる。

Ｎ_data≦Ｎ_sys＋Ｎ_pl＋Ｎ_p2に対して、パンクチャリングは第２レートマッチング段階で実行される。伝送において伝送される系統的なビットの数は、系統的なビットを優先する伝送に対しては、Ｎ_t,sys＝ｍｉｎ｛Ｎ_sys，Ｎ_data｝であり、系統的ではないビットを優先させる伝送に対しては、Ｎ_t,sys＝ｍａｘ｛Ｎ_data−（Ｎ_p1＋Ｎ_p2），０｝である。

Ｎ_data＞Ｎ_SYS＋Ｎ_pl＋Ｎ_p2に対して、第２レートマッチング段階において反復が行われる。すべてのビットストリームにおける同様の反復レートが、伝送される系統的なビットの数を、

に設定することによって達成される。

伝送内のパリティビット数は、パリティ１およびパリティ２のビットに対して、それぞれ

およびＮ_t,p2＝Ｎ_data−（Ｎ_t,sys＋Ｎ_t,p1）である。

上記の表１は、第２レートマッチング段階のためのパラメータ選択の結果の要約である。レートマッチングのパラメータｅ_iniは、ＲＶのパラメータｒおよびｓに応じて、各ビットストリームに対して、
パンクチャリング、すなわち、Ｎ_data≦Ｎ_sys＋Ｎ_pl＋Ｎ_p2の場合には、

を使用して計算し、および反復、すなわち、Ｎ_data＞Ｎ_sys＋Ｎ_pl＋Ｎ_p2の場合には、

を使用して計算する。ただし、ｒ∈｛０，１，Ｌ，ｒ_max−１｝であり、およびｒ_maxはｒを変化させることによって可能となる冗長型の合計数である。ここで、ｒ_maxは変調モードに応じて変化すること、すなわち１６ＱＡＭに対してはｒ_max＝２およびＱＰＳＫに対してはｒ_max＝４であることに留意されたい。

注：モジュロ演算（ｍｏｄｕｌｏ ｏｐｅｒａｔｉｏｎ）に対して、以下の説明を加える。すなわち、（ｘ ｍｏｄ ｙ）の値は、厳密に０〜ｙ−１の範囲にある（すなわち、−１ｍｏｄ１０＝９）。

ＨＳ−ＤＳＣＨの転送チャネルのためのＨＡＲＱの第２段階のレートマッチングは、以下に説明する方法によって行うこととし、この方法では、各ストリームを、以下で計算される特定のパラメータを有するセグメントに分離する。δとして示される、パンクチャリングのために選択されるビットは、廃棄しおよびビットの集合化に向かうストリーム内には入れないものとする。

パリティストリームは、３つのセグメントにセグメント化され、第１セグメントはパリティストリームの最初のＸ_seg1ビットからなり、第２セグメントは次のＸ_seg2ビットからなり、および最終セグメントは、残りのＸ_seg3ビットからなる。

によって表す。ただし、

である。

注：Ｘ_iが９８未満の場合には、第３セグメントだけが存在し、およびＸ_iが９８の倍数の場合には、第３セグメントは空となる。特定のセグメントが空の場合に対しては、勿論のこと、その存在しないセグメントについてパンクチャリングは実行しない。

問題のあるパンクチャリングレートに対するＨＡＲＱの第２レートマッチング段階用の追加のパラメータは、
パラメータＰ、Ｎ_data、Ｎ_sys、Ｎ_pl、Ｎ_p2、Ｎ_p,t1、およびＮ_p,t2から計算され、追加のパラメータを以下のように定義する。

分割後の、第２レートマッチング前のパリティ１のビット数を、第１、第２および第３セグメントにおけるパリティ１のビットに対して、それぞれＮ_p1,seg1、Ｎ_pl,seg2、Ｎ_pl,seg3として表す。分割後の、第２レートマッチング前のパリティ２のビット数を、第１、第２および第３セグメントにおけるパリティ２のビットに対して、それぞれＮ_p2,seg1、Ｎ_p2,seg2、Ｎ_p2,seg3として表す。レートマッチングのパラメータを、以下のように決定する。

Ｎ_data≦Ｎ_sys＋Ｎ_p1＋Ｎ_p2に対して、パンクチャリングを第２レートマッチング段階で実行する。

分割後のパリティビット数は、

Ｎ_pb,seg3＝Ｎ_pbｍｏｄ９８
パリティ１のビット（ｂ＝２）およびパリティ２のビット（ｂ＝３）に対して、各セグメント内のパリティビット数は、

Ｎ_1,pb,seg3＝Ｎ_1,pb−（Ｎ_1,pb,seg1＋Ｎ_1,pb,seg2）
となる。

パラメータＸ_i、ｅ_plusおよびｅ_minusは、以下の表２のとおりに計算する。

レートマッチングのパラメータｅ_iniは、ビットストリームの各セグメントに対して、パンクチャリングの場合には、

を使用して、ＲＶのパラメータｒおよびｓに従って計算される。ただし、ｒ∈｛０，１，Ｌ，ｒ_max−１｝であり、ｒ_maxはｒを変化させることによって可能になる冗長型の合計数である。ここで、ｒ_maxは、変調モードに応じて変わること、例えば、１６ＱＡＭに対してｒ_max＝２、ＱＰＳＫに対してｒ_max＝４となることに留意されたい。

注：モジュロ演算に対して、以下の説明を加える。すなわち、（ｘ ｍｏｄ ｙ）の値は、厳密に０からｙ−１の範囲となる（すなわち、−１ ｍｏｄ １０＝９）。レートマッチングのアルゴリズムは、パリティストリームの各セグメントに対して実行される。

両方のパリティストリームに対して、レートマッチングアルゴリズムが３つのセグメントの各々に対して実行された後に、３つのパンクチャが行われたセグメントは、それらの元の順序で互いに連結しなくてはならない。

再連結されたビットストリームは、次式で表される。

ＨＡＲＱのビットの集合化は、Ｎ_row×Ｎ_colのサイズの矩形のインターリーバを使用して達成される。行および列の数は次式で求められる。

１６ＱＡＭに対してＮ_row＝４、およびＱＰＳＫに対してＮ_row＝２
Ｎ_col＝Ｎ_data／Ｎ_row
ただし、Ｎ_dataが使用される。

データは、第１の列から開始して、インターリーバへ一列毎に書き込まれるとともに、インターリーバから一列毎に読み取られる。

Ｎ_t,sysは、伝送された系統的なビットの数である。中間値Ｎ_rおよびＮ_cは次式

およびＮ_c＝Ｎ_t,sys−Ｎ_r・Ｎ_col
を使用して計算される。

Ｎ_c＝０およびＮ_r＞０の場合には、系統的なビットは、行１．．．Ｎ_rに書き込まれる。

そうでない場合には、系統的なビットは、最初のＮ_c列において行１．．．Ｎ_r＋１に書き込まれ、およびＮ_r＞０であれば、残りのＮ_col〜Ｎ_c列においてやはり行１．．．Ｎ_rに書き込まれる。

残りの空所は、パリティビットで充填される。パリティビットは、列に関して、それぞれの列の残りの行に書き込まれる。パリティ１のビットおよびパリティ２のビットは、最低インデックス数を有する第１の利用可能な列におけるパリティ２ビットから開始して、交互の順で書き込まれる。２つのパリティストリームの長さが異なる場合には、パリティ１のビットおよびパリティ２のビットが、再びパリティ２のビットから開始して、短い方のパリティストリームの終端まで、交互の順で書き込まれ、次いで長い方のストリームからの残りのパリティビットが書き込まれるようにする。

１６ＱＡＭの場合には、各列に対して、行１、行２、行３、行４の順序でインターリーバからビットが読み出される。ＱＰＳＫの場合には、各列に対して、行１、行２の順序で、インターリーバからビットが読み出される。

レートマッチングの問題の分析が、第１段階のＨＳ−ＤＳＣＨのレートマッチングが透過的である状況に制約されていた場合には、性能劣化は、レートマッチングのパターンの周期性と、ターボ符号器の本質的な周期性との間の相互作用から生ずることが示された。特に、問題のある符号レートにおいて、残存する（すなわちパンクチャが行われない）ビットの（パンクチャが行われないビットストリーム内での）位置は、パンクチャが行われないストリームの長いセグメントに対するモジュロ７の周期内で同一の位置にあることが示された。性能劣化は、第１段階が透過的でない場合には、まったく同じメカニズムによって生じることが明示された。

以下の説明において、「パンクチャパターン」とは、元のストリームからパンクチャが行われたビット位置のパターンであると定義する。「パンクチャリングレート」とは、元のビットストリームにおける、パンクチャが行われたビット位置間の（パンクチャが行われた位置を含む）ビット数の逆数であると定義する。

２段階のレートマッチングの場合には、劣化に導くパンクチャリングは、次の２とおりで、発生する可能性がある。

１）第１段階においてパンクチャが行われたビットからだけ生じるパターン、
２）第２段階後にパンクチャが行われたビットから生じるパターンであり、およびこのパターンは、第１と第２との両方のレートマッチング段階に依存する。

性能劣化を引き起こすこれらのパンクチャリングのメカニズムのいずれかを回避するために、以下に示す方法を適用している。

第１段階において、パンクチャリングが問題のあるパンクチャパターンを生じるかどうかを試験する。これは、パンクチャパターンにおける周期性の長さを予測する、「潜在する持続時間（ｉｍｐｌｉｃｉｔ ｄｕｒａｔｉｏｎ）」の関数の値を求めることによって達成される。第１段階のレートマッチングは、計算された潜在する持続時間が必要性を表示する場合にのみ調整される。この場合には、第１のパリティストリーム内でパンクチャが行われるビット量を、わずかに増加させるのに対して、第２のストリームにおいて数を対応してわずかに減少させる。このことは、両方のストリームにおけるパンクチャリングレートをシフトして、モジュロ７の周期性を分割しながら、一方ではパンクチャが行われるビットの全体量を同じに保持するという効果がある。ストリームの各々におけるパンクチャリングレートの調節は、十分に小さく保持して、各ストリームにおける符号化性能に影響がないようにする。

第２段階においては、各ストリームに対する合成パンクチャリングレートは、第１段階において実行されるパンクチャリングレートに対する調節を考慮して計算される。各ストリームにおける合成パンクチャリングレートは、参照の表と比較されて、この参照の表は、モジュロ７の周期性のパターン、したがって符号化の劣化が発生するレートを予測する。ストリームの合成レートが問題のあるレートの範囲に入る場合には、「ディザリング（ｄｉｔｈｅｒｉｎｇ）」のアルゴリズムが適用される。

第１段階のパンクチャパターンが性能劣化に導くか、または第２段階のレートマッチング後の望ましくないパターンに寄与する可能性がある場合には、２つのパリティストリームに異なるパンクチャリングレートが適用される。この場合には、第１のパリティストリームにおいてパンクチャが行われるビット数を、ΔＮ_PARITYの量だけ減少させ、そして一方では、第２のストリームにおいてパンクチャが行われるビット数を同じ量だけ増加させる。そのような変化を起こすべきかどうかについての決定は、計算されたパラメータに基づき、このパラメータは、パンクチャが行われないストリームにおいて同一のモジュロ７の位置を保持する残存するビットのラン長の逆数の値を見積もる。この長さは、４９ビット（すなわち、７つのモジュロ７の周期）よりも長くなり、次いでストリームの長さに対する調節が加えられる。

ディザリングされたパンクチャリングのアルゴリズムは、第２段階における２つのパリティストリームの一方または両方に適用することができる。パリティストリームを処理する場合に、アルゴリズムは２つのパンクチャリングレートを使用し、１つは元のものよりも高く、および１つは低く、次いでパンクチャリングをパリティビットのストリームに適用する間に、これらの２つのパンクチャリングレート間で切り替わる。パンクチャが行われた全ビット数は、元のアルゴリズムによる場合と同一に保持される。一般に、パリティストリーム内で、２つのパンクチャリングレート間に１つまたは複数の切り替えポイントを設けることができる。各レートにおいてパンクチャが行われたビットストリームの割合（ｆｒａｃｔｉｏｎ）は、切り替えポイントの数とは独立であるので、ポイントの数は性能に対して決定的ではない。

切り替えポイントの数は、１（または２）に設定することによって、パンクチャが行われるストリームは、２つ（または３つ）のセグメントから構成され、第１のセグメントは元のパンクチャリングレートよりも低いものを使用し、第２のセグメントは、より高いパンクチャリングレートを使用することを意味する。２つのセグメントが、パリティストリームの全体に相当しない場合には、元のレートでパンクチャが行われる終端において第３のセグメントを許容することができる。第３のセグメントは、短く保たれて、および厳密な正しいビット量にパンクチャを行うことを考慮することによって、全体のパンクチャリングレートを保持する。パリティストリームを、このように少ない数のセグメントに分割することによって、元のレートマッチングのアルゴリズムを、いくつかのわずかなパラメータ変更を含めて容易に使用することができる。

第１のセグメントにおける高いパンクチャリングレートと元のレートとの間の差、および第２のセグメントにおける低いパンクチャリングレートと元のレートとの間の差も、１／４９に設定されている。この選択によって、すべての場合において問題のあるレートを回避することを考慮し、そして一方では、符号化レートにおける大きな変更にはならない。

大多数の場合において、修正されたレートマッチングのアルゴリズムは、先に定義したのとまったく同じように動作する。第１または第２のレートマッチングのいずれかが性能劣化に導く少数の場合において、長さが等しくはないストリームおよび／またはディザリングが適用される。これらの修正の両方は、どんな方法によってもレートマッチングの処理手順の本体を変更するのではなく、適用されるレートマッチングパラメータを変更する。さらに、実装においては、修正は、レートマッチングのＤＳＰソフトウエアを修正することによって、システムのあらゆる他の部分に影響を与えることなく達成することができる。

上記は、好ましい実施形態、および問題のあるターボ符号のパンクチャパターンを検出し、回避し／訂正するための代替的解決法の説明である。好ましい実施形態を参照して本発明を具体的に示して説明したが、上述した本発明の範囲から逸脱することなく、形態および詳細における様々な変更が行うことができることを、当業者は理解するであろう。

Claims (6)

1. レートマッチングの方法であって、
   系統的なビットをインタリーブするステップと、
   第１のパリティビットストリームをインタリーブするステップと、
   第２のパリティビットストリームをインタリーブするステップと、
   仮想バッファ内に、前記インタリーブされた系統的なビット、前記インタリーブされた第１のパリティビットストリーム、および前記インタリーブされた第２のパリティビットストリームの少なくとも一部を、前記仮想バッファの容量に基づいて、バッファリングするステップと、
   レートマッチングユニットを用いて、前記仮想バッファの少なくとも１つの出力においてレートマッチングを実行するステップと
   を備えることを特徴とする方法。
2. 前記バッファリングされた一部は、前記インタリーブされた系統的なビットの全てを含むことを特徴とする請求項１に記載の方法。
3. 前記インタリーブされた系統的なビット、前記インタリーブされた第１のパリティビットストリーム、および前記インタリーブされた第２のパリティビットストリームに関連付けられたビットを集めるステップをさらに備えることを特徴とする請求項１に記載の方法。
4. 無線送受信ユニット（ＷＴＲＵ）であって、
   系統的なビットをインタリーブするように構成された第１のインタリーバと、
   第１のパリティビットストリームをインタリーブするように構成された第２のインタリーバと、
   第２のパリティビットストリームをインタリーブするように構成された第３のインタリーバと、
   仮想バッファであって、前記インタリーブされた系統的なビット、前記インタリーブされた第１のパリティビットストリーム、および前記インタリーブされた第２のパリティビットストリームの少なくとも一部を、該仮想バッファの容量に基づいてバッファリングするように構成された仮想バッファと、
   前記仮想バッファの少なくとも１つの出力においてレートマッチングを実行するように構成されたレートマッチングユニットと
   を備えることを特徴とするＷＴＲＵ。
5. 前記バッファリングされた一部は、前記インタリーブされた系統的なビットの全てを含むことを特徴とする請求項４に記載のＷＴＲＵ。
6. 前記インタリーブされた系統的なビット、前記インタリーブされた第１のパリティビットストリーム、および前記インタリーブされた第２のパリティビットストリームに関連付けられたビットを集めるように構成されたビット集合ユニットをさらに備えることを特徴とする請求項４に記載のＷＴＲＵ。

Images