TWI387215B - 實施渦輪碼時所用同位位元流中問題緊縮形態之偵測、避免及／或改正 - Google Patents

實施渦輪碼時所用同位位元流中問題緊縮形態之偵測、避免及／或改正 Download PDF

Info

Publication number
TWI387215B
TWI387215B TW098101733A TW98101733A TWI387215B TW I387215 B TWI387215 B TW I387215B TW 098101733 A TW098101733 A TW 098101733A TW 98101733 A TW98101733 A TW 98101733A TW I387215 B TWI387215 B TW I387215B
Authority
TW
Taiwan
Prior art keywords
puncture
bit
rate
bits
interleaved
Prior art date
Application number
TW098101733A
Other languages
English (en)
Other versions
TW200939644A (en
Inventor
Philip J Pietraski
Gregory S Sternberg
Original Assignee
Interdigital Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=32719499&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=TWI387215(B) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Interdigital Tech Corp filed Critical Interdigital Tech Corp
Publication of TW200939644A publication Critical patent/TW200939644A/zh
Application granted granted Critical
Publication of TWI387215B publication Critical patent/TWI387215B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2771—Internal interleaver for turbo codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0009—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the channel coding
    • H04L1/0013—Rate matching, e.g. puncturing or repetition of code symbols
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/35—Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2792—Interleaver wherein interleaving is performed jointly with another technique such as puncturing, multiplexing or routing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing
    • H03M13/6368—Error control coding in combination with rate matching by puncturing using rate compatible puncturing or complementary puncturing
    • H03M13/6381—Rate compatible punctured turbo [RCPT] codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0067—Rate matching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Detection And Correction Of Errors (AREA)
  • Mobile Radio Communication Systems (AREA)

Description

實施渦輪碼時所用同位位元流中問題緊縮形態之偵測、避免及/或改正
本發明係關於渦輪碼的一般使用。尤指一種使用渦輪解碼器的穿刺渦輪碼中偵測和改正降低性能之方法。
無線通訊系統在該技術領域為眾所皆知。一般來說，這樣的系統包含傳送和接收相互之間無線通訊訊號的通訊台。具代表性的是，基地台被賦予能夠管理與複數個用戶台(subscriber stations)之間的無線並行通訊。在第三代行動通訊伙伴合作計畫(3GPP)指定的分碼多工系統(CDMA)中，基地台稱為Node Bs、用戶台稱做使用者裝備(User Equipment，UE)，而在該Node Bs和該UEs之間的無線介面稱做Uu介面。圖一表示一個典型的3GPP CDMA系統。
一個3GPP通訊系統的Uu無線介面使用用來傳送使用者資料的傳輸頻道(TrCH)，並且在UEs和Node Bs之間傳送訊號。在3GPP時分雙工(TDD)通訊中，相互排斥實體資源定義的一或多個實體頻道傳送TrCH資料。TrCH資料以連續的傳輸區塊(Transport Blocks，TB)群組傳送，其定義為傳輸區塊組(Transport Block Sets，TBS)。每一個TBS以一個規定的傳送時間間隔(Transmission Time Interval，TTI)傳送，其TTI可跨越(sapn)複數個連續不斷的系統時框(time frames)。一個典型的系統時框為10毫秒，而TTIs現在被指定為1、2、4或8個這樣時框的跨度(spanning)。
圖二顯示出依照3GPP TS 25.222 v3.8.0，在TDD模式的TrCHs轉換為編碼合成(Coded Composite)傳輸頻道(CCTrCH)，然後轉換為一或多個實體頻道資料流的處理過程。由TB資料開始，附上循環冗餘檢查碼(Cyclic Redundancy Check，CRC)並且執行連接TB和分割編碼區塊。然後執行迴旋(convolution)編碼或渦輪編碼，但在一些例子中並不指定任一種編碼。編碼之後的步驟包含等化無線訊框(frame)、第一次交錯(interleaving)、分割無線訊框和速率的調整。該無線訊框的分割劃分了在指定的TTI中的一些訊框之上的資料。利用位元重覆或穿刺操作的該速率匹配功能，定義每一個處理的TrCH的一些位元，其TrCH後來以多工的方式形成一個CCTrCH資料流。
該CCTrCH資料流的處理包含位元加密(scrambling)、分割實體頻道、第二次交錯和映射至一或多個實體頻道。該複數個實體頻道對應該實體頻道分割。對於上行鏈路(uplink)傳輸，UE到Node B，對於CCTrCH傳輸的實體頻道最大值目前被指定為兩個。對於下行鏈路(downlink)傳輸，Node B到UEs，對於CCTrCH傳輸的實體頻道最大值目前被指定為十六。每一個實體頻道資料流被頻道化碼(channelization codes)延展，並且被調變為了在指定的頻率之上的空中傳輸(air transmission)。
在該TrCH資料的接收/解碼中，該接收台本質上反轉該過程。因此，TrCHs的UE和Node B實體接收需要TrCH處理參數的資訊來修復該TBS資料。對於每一個TrCH，指定一個傳輸格式組(Transport Format Set，TFS)來包含一些預定的傳輸格式(Transport Format，TF)。每一個TF指定不同的動態參數，包含TTI、編碼形式、編碼速率、速率匹配和CRC長度。對於一個特別的訊框的CCTrCH的TrCHs而言，事先定義的TFSs的集合稱做一個傳輸格式組合(Transport Format Combination，TFC)。
CCTrCH的傳輸格式組合指標(TFCI)的傳輸用來幫助接收台的處理過程。3GPP用接收台來選擇性地規定“遮蔽(blind)傳輸格式偵測”，其中該接收台考慮有效的可能TFCIs。其之中只有一個有效的TFCI，且使用在任一個例子中。
在3GPP中，時槽(time slot)的傳輸出現於事先定義的發射叢訊(bursts)，其中該傳輸實體頻道被分為開始時槽部分和結束時槽部分。一個選擇性的訓練序列(Midamble)被包含在該兩個實體頻道資料部分之間。該TFCI目前被指定為在該訓練序列的任一邊，還有在兩個實體頻道資料部分之間的兩個部分傳輸。圖三和圖四個別表示兩個從3GPP TR 25.944 V3.5.0得到的例子，其中標示MA的區塊表示訓練序列，而標示為T的區塊表示TFCI的部分。在圖四中，該CCTrCH被映射至兩個實體頻道，但只有一個包含TFCI。
圖五a、五b和圖六為依照3GPP頻分雙工(FDD)之說明而得之頻道編碼和多工之範例圖示。
在通訊系統執行的編碼步驟，在通信系統中的性能和能力中扮演一個重要角色。特別的是，無線傳輸的資料渦輪編碼在3GPP系統的TDD和FDD通訊中扮演一個重要角色。
渦輪編碼原理已經廣泛的應用在資訊理論，且部分構成主要的通信理論和實做。這些原理被使用在錯誤控制、偵測、干擾抑制、等化和其他通訊相關領域。渦輪碼是一種平行遞歸的系統迴旋編碼形式，其可用於頻道的編碼和解碼來偵測和修正發生在通過不同頻道時數位資料傳輸的錯誤。渦輪編碼在某些情況下，為資料傳輸能夠到達Shannon定律的理論極限時特別有用。這些合適的情況一般包含大區塊資料的傳輸，特別在行動通訊中非常有用。
圖七表示穿刺產生如此特殊的編碼比期待的性能差。在臨界訊號噪音比(Signal-to-Noise Ratio，SNR)值中量得如同4dB的損失。
具代表性的是，穿刺(即消除)低速率編碼的同位位元而產生的高速率渦輪碼，直到達到理想的編碼速率。穿刺產生的特殊編碼比期待的性能差是因為某些穿刺位元型態。因為在渦輪編碼器中的遞歸編碼區塊有一個無限的脈衝響應，有關每一個系統位元的資訊散佈在許多的該同位位元中。
在任何採用穿刺的錯誤控制編碼方案，該穿刺位元的位置將影響性能。這是因為連續位元的穿刺帶(strings)可被視為該解碼器的叢訊錯誤(burst errors)。所有錯誤控制方法只能修正小於某些門檻的叢訊錯誤。因此，重要的是當設計穿刺方案時，考慮該編碼的叢訊錯誤修正能力。在缺乏錯誤控制編碼方案的特定資訊下，一個好個方法是最小化該穿刺位元帶的最大值。對於高的編碼速率而言，這對應於均勻散佈在該傳送區塊間的非穿刺位元。均勻散佈該非穿刺位元的穿刺方案能夠阻止與某些錯誤控制碼產生互動，而產生解碼器性能的降低(degradation)。
因為在該渦輪編碼器的遞歸編碼區塊有無限的脈衝響應，有關每一個系統位元資訊散佈於許多該同位位元之間。由考慮保留在殘留同位位元中的許多資料，而能夠在品質上說明在該同位位元中某些週期性非穿刺型態的影響。
量測該穿刺型態的距離以形成一個具有關於該渦輪編碼器的遞歸編碼區塊的半週期脈衝響應的週期來決定該穿刺渦輪碼的性能下降區域。
對於3GPP的渦輪編碼器而言，組成的遞歸編碼器有一個脈衝響應，其係對於正時間(positive time)(半週期性，semi-periodic)有七個符號週期的週期性。由作為一個最長序列(maximal length sequence簡稱M-sequence)產生器的該編碼器的解釋可以及時了解，即假如該位移暫存器(Shift Register)以零態開始且在t=0時僅使用一個時，然後該編碼器係恰好為具有三階本質多項式(primitive polynomial)和初始狀態{100}的線性回授位移暫存器(Linear Feedback Shift Register，LFSR)時，可產生一個正時間的週期23-1=7之最長序列。
該編碼器是在二進位域(binary field)中線性非時變(Linear Time-Invariant，LTI)系統。因此，該解碼器的輸出是該編碼器脈衝響應的位移版本總和，每一個位移脈衝響應對應在該TB中的1’’s的位置。假如我們考慮一個對於t>T時為全部的0’s輸入，而對於t>T該組成遞歸編碼區塊的輸出也將是半週期性。
某些非穿刺週期可導致關於在同位位元組中一小群位元散佈資訊的損失。例如，使該TB包含伴隨許多零的七個位元。現在藉由觀察在大量穿刺後編碼器的輸出，試圖考慮決定該七個位元的問題。在該輸出的每一個觀察為該七個位元之子集合的總和，而由該非穿刺週期和該遞歸編碼區塊的脈衝響應決定該子集合。對於大部分非穿刺型態(其週期主要與該半週期性脈衝響應之週期相關)，最後可得到七個不同子集合的總和。因此，形成具有七個未知數的七條系統方程式。假設它們為線性獨立，可以決定該七個位元的值。然而考慮該非穿刺週期是簡單的(每週期一個殘留同位位元)，而該遞歸編碼區塊7的週期也是。然後對於t>6而言，每一個觀察為該七個位元相同子集合的總和，因此無法獲得新的資訊。即一個秩-1(rank-1)的系統方程式形成，而唯一解並不存在。這是由於該信號的週期性本質。當該非穿刺週期主要相關於該遞歸編碼區塊之週期時，該同位位元的一系列觀察最後將形成一個秩-7的系統方程式。對於我們的七位元群組而言，這足夠單獨決定該位元，即能夠決定該位元的資訊是散佈於該殘留同位位元之間。當該週期不是主要相關時，該系統的秩變成L/K，其中L為遞歸編碼區塊的週期，而K為L和N的最大共同分配器(Greatest Common Divider，GCD)，而N為該非穿刺型態的週期。
在上述的說明中，為了清楚的目的，而假定在該小群位元後為一長串的零。然而，允許額外的位元群來追隨第一群，並不附加於該關於早期群組的散佈資訊。這可以從該系統的因果關係中得到。
一些散佈資訊也可能遺失甚至於在非簡單週期，例如，考慮該非穿刺型態在三和四之間交替的簡單週期。這產生一個週期七但具有每週期兩個殘留同位位元的非穿刺型態。上述的同樣問題產生一個具有七個方程式而秩為二的系統，其仍然不足以單獨決定該位元組，但卻減少可能增加的空間大小。清楚地，一些非穿刺型態損失一些關於該小群位元的資訊。
為了獲得合適的效能，我們需要去偵測、避免及/或改正在該同位位元流中的問題穿刺型態但不需去避免編碼速率。典型的問題互動發生在渦輪編碼器輸出和在速率匹配階段的穿刺之間。
因此需要提供一個藉由修改穿刺型態，來產生一個避免問題互動的高速率渦輪碼的方法。
依照本案的發明，確認在穿刺誤差改正編碼傳輸中的品質降低，並因此而修改編碼傳輸。確認一個近似於一特殊編碼速率的穿刺型態，並按照該穿刺型態和該特殊編碼速率間的匹配來調整預期降低的值。
對於FDD和TDD兩者而言，包含兩個速率匹配階段和兩個穿刺操作，這由某些技術上稱做遞增性冗餘(incremental redundancy)的技術來完成。其係允許一個無線傳輸/接收單元(WTRU)來接收和軟組合(soft combine)從基地台中相同TB的多重傳輸。假如該傳輸第一次失敗，該訊號以更多的資料重傳來試圖在第二次傳輸時成功。為了達到這個目的，因此使用兩個不同階段的穿刺，由於該WTRU具有某些性能、某些它可支援的暫存大小，和為了能夠放入被合併至有兩個穿刺階段之該暫存的再傳輸。該第一階段的速率匹配穿刺足夠的位元，使得該殘留位元被放置於一暫存內，且第二階段的穿刺(或重複)是為了達到理想的全部編碼速率。當組合該兩階段的速率匹配時，一個編碼速率的問題區域是多面的。因此，目前牽涉的兩個速率中，其中一個速率在穿刺的第一階段，而一個在第二階段。
依照本案的第一較佳實施例，單一階段速率匹配的P1/P2穿刺偏差，使用該穿刺誤差修正編碼傳輸來執行。
依照本案的第二較佳實施例，在每一階段的速率匹配可以使用兩個或以上的階段，用以偵測和改正在R5高速下行鏈路數據分組接入(High Speed Downlink Packet Access，HSDPA)的高速下行分享頻道(High Speed Downlink Shared Channel，HS-DSCH)的穿刺渦輪碼之性能。
本案之發明係關於一些不用去避免編碼速率，而可偵測、避免和/或改正在同位位元流中問題穿刺型態的方法和實施例。
本案也可適用於在FDD、CDMA 2000和TDD全球行動通訊系統(Universal Mobile Telecommunications System，UMTS)的傳輸模式和其他傳輸模式的第一層和第二層。此外，之後用以修改穿刺型態的方法，可修復降低的渦輪碼的性能。
關於本案之發明，其方法可實施在一個無線傳輸/接收單元(WTRU)及/或一個基地台上。之後提到的WTRU可包含但不限制於一個UE、行動台、固定或行動用戶單元、傳呼(pager)、或其他型可用來在一無線環境下操作的裝置。之後提到的基地台可包含但不限制於一個基地台、Node-B、站台控制器、存取點(access point)、或其他在一無線環境下的介面裝置。
圖八係為當同位位元P1/P2產生偏壓時，以高或然率和編碼速率來描述用來成功解碼一個資料區塊(極限SNR)的SNR。如圖七所示，我們發現用1/3的3GPP渦輪碼速率來穿刺產生的特殊碼比理想的性能差，如圖中顯示的峰值。
圖九係為關於序偶(ordered pair)(r1,r2)的問題區域圖示，其為個別在速率匹配的第一和第二階段中穿刺同位位元流的速率。如可見的，同位流的穿刺速率為如此的一些結合速率時的特別區域是有問題的。
在一個實施例中，同位位元的P1和P2的穿刺偏壓是用在單一階段的速率匹配。圖十係為用於HSDPA的3GPP速率匹配的電路600之方塊示意圖，其係使用於一個渦輪編碼的HS-DSCH。該電路600執行一個HSDPA的3GPP速率匹配計畫。該電路600包含一個電路分離電路615、一個第二速率匹配階段620和一個位元收集電路625。該第一速率匹配階段605包含一個同位1(Parity 1，P1)位元速率匹配電路630和同位2(Parity 2，P2)位元速率匹配電路635。該第二速率匹配階段620包含一個系統位元速率匹配電路640、一個用於第二速率匹配的P1位元速率匹配電路645和用於第二速率匹配的P2位元速率匹配電路650。在操作中，該系統位元、P1和P2位元經由該第一速率匹配階段610、該虛擬IR暫存器615、該第二速率匹配階段620和該位元收集電路625來處理。注意到該P1和P2位元被分別的處理。在該位元收集電路625組合的該系統位元、P1和P2位元提供一個資料訊號輸出Ndata。同時注意該編碼位元的數量小於或等於該虛擬IR暫存器615的大小時，該位元速率匹配630的第一階段是顯而易見的。考慮該顯而易見的第一階段案例和Re1-4的速率匹配。
在實際的應用上，一共同電路，如微處理電路和依照程式的指示，將預期來執行不同的電路功能。用於實施本發明的該特定電路功能將因此作為那些在該速率匹配電路600內之該調整電路的選擇。
假如全部的編碼速率大於1/3時，該速率匹配的規則為執行穿刺的功能，而在小於1/3時，執行重複的功能。目前編碼速率大於1/3的完成是由於施加相同的穿刺速率但不同的穿刺型態相位至P1和P2位元(至位元的內部)。為了避免已經表示可降低該渦輪碼性能的非穿刺週期性，該P1和P2的穿刺速率偏差是獨立的。例如假設P1位元的數目是減少的，而P2位元的數目是增加時，該全部編碼速率不變但卻可避免該問題非穿刺週期。用這個方法來避免該問題編碼速率，而且已經推導出一個需要偏差的分析表示式。
一個修改該穿刺型態的例子和有效方法來增加在P1和P2穿刺位元數量的差距，是使用在一個當中增加額外的穿刺並從另一個當中移除的方法。該偏差量應該只是用來避免某些週期。在偏差該P1和P2位元的穿刺速率時，必須合乎兩個限制。
當使用具有週期為7/2(=1,2,3...)的非穿刺型態時，結果產生性能降低。每當P1和P2位元的平均非穿刺週期對個別的偶數和奇數而言是在7/2的±1或±以內時，將採用這些週期。
P1和P2速率匹配區塊的平均非穿刺速率是I/(P/2)，其中I是在速率匹配的每一個分支輸出上的位元數目。而P是在速率匹配輸出上的同位位元(P1和P2)的全部數目。因此，理想的編碼速率將導致一個問題穿刺型態，假如：
對於>0，其中：
在偏差該同位位元流1和2及P1和P2位元的穿刺速率時，必須合乎兩個限制。
第一，一個數目Δ必須有效增加在同位位元流1的殘留位元數目，以避免該問題穿刺型態。第二，相同數目Δ必須減少在同位位元流2的殘留位元數目，以同樣有效避免該問題穿刺型態。
這兩個限制可合併至下列的Δ表示式，其中：
步驟一)使用方程式二來計算。
步驟二)使用方程式一來決定是否理想的編碼速率產生一個問題穿刺型態。如果是的話，則繼續步驟三，否則設定Δ=0
步驟三)使用方程式三來計算偏差Δ。
步驟四)用修改在TS25.212/222的表格來計算速率匹配參數。
為了避免降低渦輪碼性能的穿刺型態，個別加至同位位元流1和2的穿刺數量將有微小的差異，但卻保持穿刺位元的總量一定。
假如在同位位元流1的穿刺位元數量減少Δ時，則在同位位元流2的穿刺位元數量將增加Δ，總體的編碼速率不變，但可避免問題穿刺型態。注意對於這個案例的位元收集和位元反收集階段必須對應著調整。因為降低性能的個別區域傾向變小，可能有助於簡單地避免使用具有降低性能的編碼速率。因為具有降低性能的編碼速率現在可用上述的方程式偵測，因此避開它們是很簡單的。
對於如同在3GPP中展開的混和自動重複要求(Hybrid Automatic Repeat reQuest，HARQ)而言，可能需要執行兩階段的速率匹配。這發生在每當執行遞增性冗餘(incremental redundancy，IR)，且速率匹配規則的位元輸出數量大於該虛擬IR暫存器時。注意當使用組合HARQ的追趕(Chase)時，不需要一個特別的IR暫存器；一個接收位元暫存器就足夠了。(假如不重新排列的話，一個接收符號的暫存器就足夠了。)假如這是由IR在追趕組合上僅提供一個小改善而來決定的話，從該標準中移除IR將是明智的。
為了獲得較高的資料速率，3GPP已經在執行鏈路調適(link adaptation)時引入HSDPA選擇。鏈路調適的其中一個元件是調適性的編碼和調變(Adaptive Modulation and Coding，AMC)。由於AMC，使用一個頻道品質估算來選擇一個可達到最大傳輸率(throughput)的調變方式和編碼速率。當頻道品質高時，選擇QAM調變和高的編碼速率。使用一個1/3的渦輪碼速率的穿刺來獲得高編碼速率。在頻道品質指示(channel quality indication，CQI)表的設計期間，觀察到某些傳輸區塊組大小(Transport Block Set Sizes，TBSS)顯示出比預期的性能差。該CQI表是用來將頻道品質估算映射到一個建議的調變和TBSS。這個比預期性能差的問題目前用簡單的手擰(hand tweaking)CQI表來避開引起問題的TBSSs。在AMC中，這將導致傳輸率比最佳的傳輸率差，因為最佳的傳輸率將一定會被避開。
透過AMC支持的鏈路調適是R5 HSDPA的一個整體特徵。由於AMC，在HS-DSCH上的調變方式和編碼速率可以依照頻道情況而變化。在HS-DSCH上的不同編碼速率將由在一個預定的方法中該R99渦輪編碼器的速率調適(重複或穿刺)輸出來完成，就是說作為一個TBSS的功能和實體頻道位元的可用數目。R99/R4和R5兩者使用相同的1/3的編碼速率的渦輪編碼器。當速率匹配的原則對於R4和R5是相同時，較高效率的編碼速率(>1/2)的合適和較常的使用、速率匹配的多重階段的使用和遞增性冗餘(IR)的可能性的標準容許可區別R99/R4和R5。
HSDPA在WG4中的性能要求已經指出對於在HS-DSCH的渦輪編碼和穿刺傳輸區塊中異常高的和非常不能預料的SNR性能至少在有效編碼速率在1/2以上的範圍降低一些dB。
由1/3基本速率的渦輪編碼器輸出的不合適的同位位元流的穿刺型態將重度的打擊在HS-DSCH的渦輪編碼性能。雖然TDD的文章提供原始的WG4模擬結果，相同的降低也同樣恰好發生在FDD中，原因是兩個模式都恰好使用同樣的方式完成在HS-DSCH傳輸區塊(產生該問題互動)的渦輪編碼和速率匹配(TS25.212和TS25.222)。
在一些資料速率中比預期的性能差也是一個固定調變和編碼方案的問題。假如指派會產生該問題的編碼速率給一使用者，功率控制將會補償較差的編碼速率，使得細胞台的容量降低。
在另一個實施例中，該同位位元流的調整允許高速媒體存取控制協定(Medium Access Control-High Speed，MAC-hs)來簡單選擇任何理想的傳輸區塊大小作為一個排程決定的結果。它需要微小地改變在TS25.212/222的速率匹配階段的穿刺型態降低。例如一個實行於TS 25.212制訂的現今FDD標準的修改被附加於為什麼該修改是合理的討論中。
對於顯而易見的的第一階段速率匹配例子和採用的第一和第二階段速率匹配的例子而言，存在一些可接受的解決方案，藉由透過同位位元穿刺的調整來避開該問題互動(problematic interactions)。
其中一個解決方案，例如一個簡單偏差(biasing)方法，被概述在提供概念上顯而易見的的第一階段速率的範例的影響之下。
現今，加上同樣穿刺量到在該渦輪編碼器(圖十)輸出W中的同位位元流1和同位位元流2以使編碼速率大於1/3，雖然也可以調整穿刺型態相位(phases)。
當要求一個特殊的編碼速率，而確定使用它會導致性能降低時，選擇一個微小的較低編碼速率以避開該降低性能。一個好的替代編碼速率是低於該要求的編碼速率中允許的最大編碼速率，其要求的編碼速率已經確定有一個可接受的降低性能。
假如希望一個系統可無限制使用可用的編碼速率，然後穿刺型態的修改可回復該性能。回復穿刺渦輪碼性能的關鍵是避開有關該系統位元的該殘存同位位元過度的冗餘(redundant)，換言之，修改該穿刺型態以改進性能。
完成該目的的其中一個作法是取樣該同位位元，使得所有對應該半週期脈衝響應的一個完整週期的點能盡可能減少取樣數，然而卻維持相同的編碼速率，但在該資料區塊上的穿刺不被過份扭曲，或者在P1和P2中同位位元的數目上產生極度的不穩定。
注意這個緩和的方法可以應用到具有兩個以上同位流的系統。例如3GPP渦輪碼(CDMA 2000)包含四個同位流。假如發生一個問題穿刺型態，可以調整每一個個別的同位流的穿刺速率來緩和，當維持一個穩定的整體有效編碼速率。
在速率匹配的單一階段案例中，如同在R99/R4使用和許多R5的配置中，在該渦輪編碼輸出和穿刺傳輸序列之間的該問題互動發生在該穿刺型態的週期近似於等於七個倍數的殘留位元週期的區域，且當平均每3.5個同位位元殘存一個的時後。
這些降低個別對應秩為一和秩為二的情況。本案例對應秩(rank)為一的情況。秩為二的情況在SNR降低上比秩為一的情況有較小的衝擊。因為較高秩(>2)的情況對性能的降低並不明顯，不是秩為一和秩為二的情況在這裡並不討論。
以下決定在這些區域中心的編碼速率：
當N是偶數時，該臨界編碼速率CR對應秩為一的情況；當N是奇數時，該臨界編碼速率CR對應秩為二的情況。對於秩等於一時，我們得到CR=7/9,7/8,21/23,...，而秩等於二時，我們得到CR=7/11,21/25,...。
在同位位元流1或同位位元流2中系統位元和同位位元數目的比可以視為同位穿刺比(parity puncturing rate)。當使用具有接近或等於7N/2(N=1,2,3,...)同位穿刺比的殘留位元型態時，性能將會降低。一些渦輪編碼和穿刺互動也同樣發生在每當對個別的偶數和奇數N而言，該同位位元流1或同位位元流2的殘留位元的平均週期在7N/2的±1或±內。
當採用兩個或兩個階段以上的速率匹配時，用任何階段或在速率匹配階段間的互動可以產生問題穿刺型態。
一個封閉型態表示式已經發展在用來預測性能降低的Release 5 3GPP渦輪編碼器/速率匹配。該表示式將以下三者{在速率匹配的第一階段之前的位元，在第一次速率匹配之後的最大位元，在第二次速率匹配之後的位元}或兩者{有關同位位元的第一次速率匹配的速率，有關同位位元的第二次速率匹配的速率}之一作為輸出。該輸出，如下列方程式五表示的，為一個合理的數目，其可與一個門檻值比較來接受/拒絕該配置作為提供/不提供可接受的性能。該參數r1和r2代表關連於該有關同位位元流的第一和第二階段的速率匹配的速率。雖然看起來很複雜，但該方程式五在r1、r2上是片段線性(Piecewise Linear)且為連續函數，因此很容易求解。
一個基於該方程式的門檻比較，其係用以測試是否該成對的編碼速率能充分的執行。同樣地，可以使用下列三者{資料區塊大小、在第一次速率匹配階段之後的大小、在第二次速率匹配階段之後的大小}，因為這三者直接映射到該成對的編碼速率。
穿刺型態的週期性效應也可用在調整速率之前交錯(interleaving)該同位位元來減小。在這個方法中，在反交錯(de-interleaving)後，避開該同位位元的週期性取樣，即使當在速率匹配中完成週期性取樣時。
該頻道交錯器的功能性可以合併至速率匹配區塊交錯器。這可由增加一個額外的限制到該速率匹配區塊交錯器(其由該頻道交錯器所定義)來達成，當設計該交錯器時。然而，這將需要一個額外該系統位元的交錯器。
注意該非穿刺位元的重新安排僅需要發生在一個範圍內，其等於該渦輪編碼器的該遞歸編碼區塊的半週期脈衝響應的週期。因此，可以增加微小時間變化的交錯器到該同位位元流以避開問題穿刺型態。這擁有需要較少記憶體和有助於最小化該穿刺的相同失真的優點。
變化某些參數可作為一個時間函數(或位元指標)來產生可減弱性能降低的穿刺型態。一個這樣的3GPP例子包含在整個執行速率匹配中速率匹配參數Xi、e_ini、e_minus和e_plus參數的修改。在這種方式中，影響該穿刺型態的參數可以在一個或一個以上的位元被穿刺區塊內的位置上變化。由於允許該參數變化，該即時的編碼速率可以不同於該理想的全部編碼速率(因此可避開該穿刺互動)，而仍然保持相同的全部編碼速率。例如：1)e_plus和e_minus可在演算法中改變頻率來切斷任何可能長期的有害穿刺。2)可改變穿刺來改變編碼速率使得它在編碼區塊的某些區域較高，而在其他區域較低。
上述的方法是用來產生特定編碼速率的穿刺型態修改範例。所有這樣的方法可以考慮特別的情況和在該穿刺型態排列的較一般概念下的完成。改變該穿刺型態的任何方法，即產生某些原始穿刺型態的排列，有改變一個編碼的全部性能的趨勢。
一個可達到理想的全部編碼速率而避開問題穿刺型態的方法是調整在每一階段中執行的穿刺量。這個方法當被放置於3GPP HSDPA渦輪碼/速率匹配的演算法內時，導致該虛擬遞增性冗餘(IR)暫存器的體積減少。該方法一般暗指一個對每一階段個別穿刺速率的修改，而產生一個理想的全部穿刺型態。
改變該操作點(該成對的r1，r2)成為某些在固定編碼速率曲線上的點(即r1*r2的乘積不變)，且其性能的降低在可容許的範圍內可增加階段速率的偏差。
調整該階段穿刺速率和在該兩個同位流之間的相對速率的組合也可以減少在穿刺型態和渦輪碼性能間的問題互動。
我們可以想像將該操作點分成兩個點。其中一個對應該第一同位位元流的第一和第二階段速率匹配的速率，而另一個則對應該第二同位位元流。應該選擇該兩點使得全部編碼速率不變，其兩者落於可接受性能的區域，而在速率匹配第一階段之後的殘留位元的總數量不超過加強的限制，如一個IR暫存器。
本案提供許多簡單及有效的偵測、避免及/或改正在同位位元流的問題穿刺型態而不用避開理想編碼速率的技術。按照本發明，確認一個接近一特別編碼速率的穿刺型態，且按照該穿刺型態和該特別編碼速率的匹配而調整一個預期降低的值，將減少在穿刺誤差修正編碼傳輸的降低。
當透過穿刺而產生高編碼速率時，一般理想的是盡可能平均分佈用來穿刺的位元。使用這個方案時，不可避免的，某些編碼速率將需要效率較差的結果非穿刺位元型態。其中一個這樣的例子發生在當該非穿刺位元型態是週期性時，其具有一個等於該渦輪編碼器的遞歸編碼區塊的半週期脈衝響應的週期。可以使用一個演算法來確認所有具有降低性能的穿刺型態。
在本發明的一個特別例子中，決定一個WTRU的容量，其包含該WTRU支持的暫存器大小。使用穿刺來減少位元數目以合適該暫存器，並且調整該全部編碼速率以便提供足夠的糾錯能力。這在穿刺的第一階段提供第一速率，並在穿刺的第二階段提供第二速率。
按照本發明，可達到在同位位元流中偵測、避免及/或改正問題穿刺型態和完成穿刺渦輪碼而不用避開理想的編碼速率。這適用於但並不限制於FDD、TDD和其他傳輸模式，且能夠對相對較差渦輪碼性能的區域做確認或避免，其可能導因於早期習用的技術方案。
本案提供包含渦輪編碼和穿刺的前置錯誤修正(forward error correction)，其在任何性能的量測和有效編碼速率之間可達成一個平滑的功能性關係，該有效編碼速率導因於合併由具同位位元穿刺的渦輪編碼器產生的較低編碼速率。性能量測的範例為BLER、位元錯誤率(bit error rate，BER)、需要的信號干擾比(SIR)或需要的SNR。
在一個特別資料速率上產生一個編碼傳輸，並將一些編碼位元排除而產生穿刺的型態。在接收器端，零或其他填入(filler)位元被放置以取代該穿刺位元，且該解碼程序是建立在具有該遺失位元的接收訊號上。依照本發明，修改該穿刺型態是為了消除將在特別穿刺型態下發生的性能降低。特別的是，假如該穿刺型態是常規的且本質上有一個週期性，則它極可能產生一個訊號上的降低。消除該降低才可能達到理想的編碼速率。
本案特別適用於3GPP的編碼，且可使用於低片碼速率(low chip rate)的TDD，和高片碼速率的TDD和FDD。
其中一個如此的週期性的例子發生在當非穿刺型態的週期性等於該渦輪編碼器的遞歸編碼區塊的半週期脈衝響應的週期時。提供一個演算法來確認具有降低的全部穿刺型態。額外的，執行該穿刺型態的修改使得該渦輪碼的性能被儲存。
使用修改的穿刺以儲存渦輪性能。假如理想中一個系統可允許無限制的使用可用的編碼速率，則修改該穿刺型態可以儲存該性能。因此，假如理想中一個系統被認為可允許無限制的使用可用的編碼速率，則修改該穿刺型態可以儲存該性能。
合適的編碼意指從指示該頻道品質的WTRU中獲得的空中資訊。因此，該傳送器調整在其他參數間調整它的編碼速率。在接收不良的例子中，加入大量的冗餘(redundancy)導致一個非常低的編碼速率，但允許資料的傳送完成所要求區塊錯誤的可能性。
品質估算步驟天生不考慮也不應該去考慮可能已經使用的問題穿刺的可能性。典型的頻道品質是基於訊號功率和噪音功率而言，但不考慮已經以一個有問題的方法而穿刺的編碼器，因此AMC將不被用來避開有問題的編碼速率。由於頻道品質良好，因此僅需要非常少的編碼並且可以使用較高階的調變。假如頻道品質不良，則該編碼速率減小。因此，使用一個減小的資料速率來提供理想的錯誤性能。使用一個頻道品質指示器去監控該頻道品質並依序提供該資料速率控制器的輸出。
對全部供應的使用者而來決定一個合併的資料速率以測量容量。假如在一個細胞範圍內一個以上的使用者調到一個有問題的編碼速率時，則這些使用者就被認為需要更多的功率因而減少了細胞台的容量。在許多的案例中，透過本發明可以知道或決定有問題的編碼速率，因此可避開這些速率。
本案提供一個透過一些分析方法來進一步確認問題速率的能力，並且動態或靜態避開這些速率以回應這個資訊。
對於用來產生特定編碼速率的穿刺型態的修改有一些代表性範例，如在本案中之TDD和FDD的傳輸模式中的第一層和第二層。可想像一些對於描述範例的變化。所有這樣的變化可視為特殊案例和該穿刺型態排列的更一般概念的特定實施。改變該穿刺型態的任何方法，即產生原始穿刺型態的一些排列，有改變編碼的全部性能的傾向，並且它的目的是去包含本案設想的穿刺型態的產生如此排列的排列和方法。
圖十一表示三個不同的HS-DSCH傳輸區塊BLER性能，其個別增加4554、4705和4858大小的位元。它們全部為1/3的渦輪編碼速率，然後映射到高速實體下行分享頻道(High Speed Physical Downlink Shared Channels，HS-PDSCH)的穿刺降為6072個位元。這導致該三個增加的傳輸區塊大小的一個有效編碼速率的0.75倍(標示為7/9-)、0.77倍(標示為7/9)和0.80倍(標示為7/9+)。
當在HS-DSCH上的一個渦輪編碼傳輸區塊增加有效編碼速率時(或增加相同地穿刺速率)，可預計BLER性能將以一定的比例降低，即隨著有效編碼速率的提高，而得到更差的性能。但不幸地這不一定會發生，在這個例子中可見到速率0.77(7/9)的編碼傳輸區塊需要一些比速率0.80的編碼傳輸區塊多3dB的SNR來達到約10%的相同BLER。
對於觀察到的降低的理由是在兩個渦輪編碼器同位位元流的輸出中的週期性(週期等於七)，如組成的遞歸迴旋編碼器的脈衝響應所給予的，在許多例子中與第二及/或第一速率匹配階段實施的穿刺型態週期性產生不良的互動。這個效應隨著穿刺速率的增高而增加。
在下列的分析中，假設一個單一R99速率匹配區塊。然而，這個概念更一般性的將遞增性冗餘和不將遞增性冗餘實施在R4和R5。對於這兩個例子的結論是該導致SNR降低的臨界穿刺速率是可在規則中預測的，但需要考慮一個相當複雜的參數群組。
在Node B的MAC-hs中避免臨界穿刺速率的設定，其具有一個特別的優點使目前的標準不需要改變並且能留下開放給廠商(vendor-specific)執行的細節。當這個方法更好時，使用的查詢表(look-up tables)是複雜的，且在可能的MAC-hs的排程器決定加上限制。
替代性地，對穿刺型態作微小的改變，其係如同目前在TS 25.212/222中HS-DSCH的調整階段產生的。這些修改僅組成一微小改變在速率匹配參數產生在TS 25.212/222時，並且更重要的是不需要額外的發出訊號。
由於第二選擇方案(在渦輪編碼同位位元流上產生穿刺型態的微小修正)過於簡單，並且它對於MAC-hs排程器(簡單地選擇而不論傳輸區塊大小是如該排程器決定結果所要求的)的顯而易見性，在TS 25.212/222做出一個對應的改變來補救這個問題。
該組成遞歸迴旋編碼器在如TS 25.212/222的渦輪編碼器中有對於正時間(positive time)的週期七的無限的脈衝響應。在同位位元流中殘留(即非穿刺的)位元的某些型態的衝擊可用考慮有多少資訊留在這些殘留同位位元以表示其品質。
該渦輪編碼器產生三個位元流、對應輸出序列的系統位元、同位位元流1(第一組成編碼器的輸出)和同位位元流2(第二組成編碼器的輸出)。
注意該組成遞歸迴旋編碼器是一個在GF2上的LTI。因此，該編碼器的輸出是該編碼器的脈衝響應位移版本的總和。每一個脈衝響應的位移版本對應在TB中第一個位置。
某些穿刺型態可導致有關一小群橫跨在其中一個同位位元流中位元組的散佈資訊損失。例如讓TB包含後面跟著許多零的七個位元。現在考慮試圖決定該七個位元的問題，藉由在大量穿刺之後的編碼器的輸出觀察。每一個在該輸出做的觀察是該七個位元子集合的總和。每一個特別觀察的子集合是由該殘留位元週期和該遞歸編碼區塊的脈衝響應來決定。
對於大部分的穿刺型態，最後可觀察該七個位元的七個不同子集合的總和。因此形成七條帶有七個未知數的系統方程式。假設它們為線性獨立，則可決定該七個位元的值。
然而，當殘留位元的週期性是簡單(每週期一個殘留同位位元)且與遞歸編碼區塊的週期同樣為七時，則由於該訊號的週期性，對於t>6的每個觀察是該七個位元的相同子集合的總和，並且隨後的觀察無法獲得新的資訊。因此，形成一個秩為一的系統方程式，但無唯一解。
當殘留位元的週期性不是七的倍數時，在幾次觀察該同位位元後，最後會形成一個秩為七的系統方程式。對於我們的七位元群，這足夠去單獨決定該位元，即有足夠的資訊來決定散佈在殘留同位位元間的位元。
對於一些非簡易週期的散佈資訊也可能損失，例如考慮非穿刺型態在一個三和四的簡單週期之間(每週期為七時有兩個殘留同位位元)輪替的例子。
這導致一個週期七非穿刺型態但具有每週期兩個殘留同位位元。上述的有關爭論產生一個秩為二的七條系統方程式。這仍然不夠單獨決定這群位元，但這的確減少他們可能跨越空間的維度。清楚地，有關TB的一些資訊對於非穿刺殘留位元型態也可能損失。
至少有兩個替代方案來避免在渦輪編碼輸出和在速率匹配階段穿刺之間的問題互動。
避免問題穿刺型態是用一個方法，其需要該MAC-hs去避免使用導致降低的穿刺型態和不使用某些將接收的傳輸區塊大小映射至HS-PDSCHs的組合。
該避免若不是需要建立用來確認問題配置的查詢表，就是估算先前在MAC-hs排程器裡描述的預期降低表示。
使用查詢表方法的一個優點是不需改變目前的標準，並且不需留給廠商特殊的執行工作。
避免方法的一個缺點是事實上它是很複雜的，假如一個特別的配置將加大性能降低時，由於該問題有許多的維度(dimensions)，而它們將全部在決定中扮演一個重要的角色。該MAC-hs排程器的參數將需要額外考慮增加：
(1)HS-DSCH傳輸的傳輸區塊組大小；
(2)儲存於WTRU而給予HARQ的軟資訊位元數量；以及
(3)分配給HS-PDSCHs的實體頻道位元數量。
對於FDD而言，這些參數被隱含於有關該頻道化編碼的數目和調變格式i(1<i<29)的合併指示器以及在TS25.321中該傳輸區塊大小ki(0<ki<62)。
以下描述的是本案的一個實施例，其包含先前描述技術的組合。
該混和ARQ技術地分配在該頻道編碼器輸出上的位元數目給該HS-DSCH映射到該HS-PDSCHs組的總位元數目。遞歸版本(redundancy version，RV)參數控制該混和ARQ的功能性。在混和ARQ功能性的輸出上的精確位元組將依賴輸入位元的數目、輸出位元的數目和該RV參數。
該混和ARQ的功能性包含兩個速率匹配階段和一個虛擬暫存器。
第一速率匹配階段分配輸入位元的數目給該虛擬IR暫存器，相關的資訊由較高層(layer)提供。注意假如輸入位元的數目沒有超過該虛擬IR暫存容量時，該第一速率匹配階段是顯而易見的。
第二速率匹配階段分配在第一速率匹配階段之後的位元數目給在該TTI的HS-PDSCH組有用的實體頻道位元數目。
使用標記的定義：
N TTI ：速率匹配前在傳輸時間間格中的位元數目。
ΔN i ：一個中間的計算變數。
：若為正值，則代表具有傳輸格式1的TrCH i上的每一個傳輸時間間格裡重複的位元數目。
若為負值，則代表具有傳輸格式1的TrCH i上的每一個傳輸時間間格裡穿刺的位元數目。
ΔN PARITY ：在HARQ的第一次速率匹配階段中，調整同位流長度的位元數目。
ΔN data ：在TTI中對HS-DSCH有用的位元總數。
e ini ：在速率匹配型態決定演算法中變數e的初始值。
e plus ：在速率匹配型態決定演算法中變數e的增加值。
e min us ：在速率匹配型態決定演算法中變數e的減少值。
b：指示系統和同位位元
b=1：系統位元，x k 。
b=2：第一同位位元(從上渦輪組成編碼器)，z k 。
b=3：第二同位位元(從下渦輪組成編碼器)，。
HARQ位元分離的功能應該以渦輪編碼TrCHs位元分離相同的方式來執行。
HS-DSCH傳輸頻道的HARQ第一階段速率匹配使用以下具有下列特定參數的方法來執行。
在該虛擬IR暫存器中有用的軟位元的最大數目是NIR ，其係為從每一個HARQ過程的較高層發出的訊號。在速率匹配前一個TTI中編碼位元的數目是NTTI ，這是由較高層發出的資訊和每一個TTI的高速同步控制頻道(High Speed Synchronization Control Channel，HS-SCCH)發出的參數所推論出來的。注意HARQ的處理和實體層的儲存獨立地發生於每一個HARQ過程一般存在時。
假如NIR 不小於NTTI 時(即所有對應TTI的編碼位元可以被儲存。)，第一速率匹配階段應該是顯而易見的。例如這可由設定e min us =0來完成。注意到並不執行重複的動作。
假如NIR 大於NTTI 時，該同位位元流藉由設定速率匹配參數來完成穿刺，其中下標i和l表示在參考的次項目中的傳輸頻道和傳輸格式。注意到當速率匹配階段執行穿刺時，其值為負的。選擇來穿刺的位元，記做δ，應該被丟棄並且不被計算在通過該虛擬IR暫存器的全部位元流的數目以內。
假如執行第一階段穿刺時，應該執行下列的步驟。使用指標b來指示系統位元(b=1)、第一同位位元(b=2)和第二同位位元(b=3)。參數ΔN PARITY 是改變同位流中的長度，以避免問題穿刺速率的發生。
第一階段速率匹配變化值如以下所計算：
假如執行穿刺時：
假如ΔN i 在b=2或b=3時為零時，則不應該執行下列對應同位位元流的步驟和速率匹配演算法。
對於每一個無線框架，應該計算速率匹配型態，其中：
X i 如上所示
e ini =x i
e pius =a ×X i
e min uss =a ×|ΔN i |
HS-DSCH傳輸頻道的HARQ第二階段速率的調整使用兩個可能方法之一來完成。
假如使用第二階段穿刺，並且其中一個同位流的複合穿刺速率在使用以下公式計算時落在以下任何的區間時，[91/128,92/128]、[217/256,222/256]、[231/256,232/256]、[237/256,238/256]，則應該穿刺該同位流。注意到穿刺可能發生在兩個同位流其中之一，或兩者皆發生，或甚至皆不發生，但絕不會發生在系統同位流上。
複合穿刺比(Composite Puncturing Ratio)，
此外，HS-DSCH傳輸頻道的第二階段速率匹配應該用下列的參數來完成。被選擇來穿刺的位元，其表示為δ，應該被丟棄並且不被計算在接近該位元收集的位元流內。
第二速率匹配階段的參數取決於該RV參數s和r的值。該參數s在傳輸期間使用0和1的值來區分依先後順序處理的系統位元(s=1)和非系統位元(s=0)。該參數r(範圍從0到rmax -1)在穿刺的時候，改變初始錯誤變數e ini 。在重複的時候，參數s和r兩者改變初始錯誤變數e ini 。該參數X i 、e plus 和e min us 用下列的表一來計算。
將第二速率匹配之前的位元數目記做N syS 以代表該系統位元，N p 1 代表同位1位元(parity 1 bits)，而N p 2 代表同位2位元(parity 2 bits)。將使用在HS-DSCH的實體頻道數目記做P。N data 是在一TTI中對HS-DSCH有效的位元數目，並且定義N data =P ×3×N data 1 。該速率匹配參數決定如下。
對於時，在第二速率匹配階段中執行穿刺。傳輸時的傳輸系統位元的數目，對於系統位元優先而言的傳輸是N t,sys =min{N sys ,N data }，而對於非系統位元優先而言的傳輸是N 1,sys =max{N data -(N p 1 +N p 2 ),0}。
對於N data >N sys +N p 1 +N p 2 時，在第二速率匹配階段中執行重複。設定傳輸系統位元的數目為來完成在全部位元流中的相似重複。
在傳輸中的同位位元數目對個別的同位1和同位2位元而言是：。
上述的表一摘要了對第二速率匹配階段的參數選擇結果。對於每一個位元流的速率匹配參數eini 是按照RV參數r和s來計算，其在穿刺時為，即。而在在重複時為，即N data >N sys +N p 1 +N p 2 。其中，而rmax 是改變r而得到的全部冗餘版本的數目。注意到rmax 是依調變模式而變化，即對於16QAM而言，rmax =2，而對QPSK而言，rmax =4。
注意：在模操作下(modulo operation)使用下列的說明：(x mod y)的值嚴格限制在0到y-1的範圍內(即-1 mod 10=9)。
HS-DSCH傳輸頻道的HARQ第二階段速率匹配將以下列的方式完成，其將每一個位元流以下列計算的特定參數分離為區塊(segment)。被選擇來穿刺的位元，其表示為δ，應該被丟棄並且不被計算在接近該位元收集的位元流內。
該同位位元流將被分為三個區塊，第一區塊將由同位流的第一Xseg1位元所組成，第二區塊將由下一個Xseg2 位元所組成，而最後區塊將由剩下的Xseg3 位元所組成。
第一區塊記做xi,1 ,xi,2 ,...xi,Xseg1 ；
第二區塊記做xi,Xseg1+1 ,xi,Xseg1+2 ,...xi,xseg2 ；
而最後區塊記做xi,Xseg1+Xseg2+1 ,xi,Xseg1+Xseg2+2 ,...xi,xi ；
其中
注意：假如當Xi少於98出現在只有第三區塊存在時，且假如Xi是98的倍數而第三區塊是空的時候。對於這些特別的區塊是空的情況而言，則當然不會在不存在的區塊上執行任何的穿刺。
HARQ第二速率匹配階段的額外參數用在問題穿刺速率。
計算參數P、Ndata 、Nsys 、Np1 、Np2 、Np,t1 和Np,t2 ，額外參數定義如下。
將第二速率匹配前，分離後的同位1位元的數目對於個別在第一、第二和第三區塊的同位1位元記做Np1,seg1 、Np1,seg2 和Np1,seg3 。將第二速率匹配前，分離後的同位1位元的數目對於個別在第一、第二和第三區塊的同位2位元記做Np2,seg1 、Np2,seg2 和Np2,seg3 。速率匹配參數決定如下。
對而言，在第二速率匹配階段執行穿刺。
分離後的同位位元數目為
Npb,seg3 =Npb mod98
對於同位1位元(b=2)和同位2位元(b=3)在每一個區塊的同位位元數目為：
參數Xi 、eplus 和eminus 以下面的表二來計算。
對於每一個位元流的區塊，該速率匹配參數eini 是按照RV參數r和s來計算，其在穿刺時為。其中，而rmax 是改變r而得到的全部冗餘版本的數目。注意到rmax 是依調變模式而變化，即對於16QAM而言，rmax =2，而對QPSK而言，rmax =4。
注意：注意：在模操作下(modulo operation)使用下列的說明：(x mod y)的值嚴格限制在0到y-1的範圍內(即-1 mod 10=9)。該速率匹配演算法被依序要求同位流的每一個區塊。
對於兩個同位流，在該速率匹配演算法之後已經被要求三個區塊中的每一個，該三個穿刺區塊應該被一起連鎖在他們原始的命令。
該再連鎖的位元流記做：
該HARQ位元收集以Nrow ×Ncol 大小的方形交錯器(rectangular interleaver)來完成。行跟列的數目是由下列決定：
對於16QAM，Nrow =4，而對於QPSK，Nrow =2
Ncol =Ndata /Nrow
其中使用Ndata 。
資料是逐欄的寫入該交錯器，而從第一欄開始逐欄的從該交錯器讀出。
Nt,sys 是傳送系統位元的數目。中間的值Nr和Nc使用下列計算：
假如Nc =0且Nr >0，則該系統位元被寫入第1,...Nr 列。
此外系統位元在第一個Nc欄位中被寫入第1,...Nr +1列，且假如Nr >0時，系統位元在剩下的Ncol -Nc 的欄位中也被寫入第1,...Nr 列。
剩下的空間被填滿同位位元。該同位位元以欄方向填入各自欄位的剩餘的列。同位1和同位2位元以替代的順序填入，以一個同位2位元開始在一個具有最低指標數的第一個有效欄位。假如兩個同位流具有不一樣的長度，同位1和同位2位元應該交替的寫入，再以一個同位2位元開始，直到較短的同位流結束，然後較長的流中的殘留同位位元應該被寫入。
對於16QAM的每一欄而言，該位元以第一列、第二列、第三列、第四列的順序從交錯器讀出。對於QPSK的每一欄而言，該位元以第一列、第二列的順序從交錯器讀出。
當速率匹配問題的分析被限制在第一階段的HS-DSCH速率匹配情況是顯而易見時，在速率匹配型態的週期性和渦輪編碼器固有的週期性之間的互動產生性能降低。特別的是，它表示出在問題編碼速率上，殘留位元(即非穿刺的)的位置(即在非穿刺位元流)落在相同的位置，或對於非穿刺流的長區塊而言，在一個七週期的模態的位置裡。性能的降低已經被證明透過相同的機制而提高，當第一階段不是顯而易見時。
在下列的敘述中，一個“穿刺型態”被定義為從一個原始流中穿刺的位元位置的型態。“穿刺速率”被定義為在原始位元流中在穿刺位元位置間(包含穿刺位置)的位元數目的倒數。
在兩階段的速率匹配的例子中，導致降低的穿刺可能以兩個方法發生：
1)只從第一階段穿刺的位元出現的型態
2)在第二階段之後穿刺的位元出現的型態，這個型態取決於第一和第二速率匹配階段兩者。
為了避免導致性能降低的其中一個穿刺機制，下列的方法已經被採用：
在第一階段，測試該穿刺是否會產生一個問題穿刺型態。由估算一個“隱含持續”(implicit duration)函數來完成，其預測在穿刺型態中週期性的長度。第一階段速率匹配只在假如計算的隱含持續函數指在這個例子中，示出需要時才調整。在這個例子中，在第一位元流中穿刺的位元數微小的增加，而在第二位元流的數目是對應的微小減少。這擁有在兩流中穿刺速率位移的效應以打破七週期的模態，當保持穿刺位元的總數時也一樣。保持在每一流中穿刺速率的調整能夠小到使每一流中執行的編碼不受影響。
在第二階段，一個對於每一位元流的複合穿刺速率，考慮計算實現在第一階段中對穿刺速率的調整。在每一位元流的穿刺速率以一個查詢表比較，其查詢表預測模態為七週期型態的速率，因此將會提高編碼性能的降低。假如一個位元流的複合速率落在一個問題速率的範圍內，則執行一個“顫抖”(dithering)演算法。
假如在第一階段的穿刺速率的穿刺型態將導致速率降低，或在第二階段速率匹配後可能得到一個不需要的型態時，在兩個同位流中執行不同穿刺速率。在這個例子中，在第一同位流中位元穿刺的數目以一個ΔNPARITY的量減少，同時在第二同位流中位元穿刺的數目以相同的量增加。是否應該執行這樣改變的決定是視一個計算的參數而定，其估算在該非穿刺流中維持相同模態七位置的殘留位元串長度的倒數。這個長度變得比49個位元還長(即七模態七週期)，然後執行對該位元流長度的調整。
該顫抖穿刺演算法可以應用於在第二階段的兩個同位流其中之一或兩者。當處理一個同位流時，該演算法採用兩個穿刺速率，其中一個高於原始的穿刺速率，而另一個則低於；然後它在這兩個穿刺速率間切換，同時對該同位位元流執行穿刺。穿刺位元的總數被保持與原始演算法相同。一般可能在一個同位流內的兩個穿刺速率之間有一個或許多個切換點。切換點的數目對性能而言並不關鍵，因為在每一速率上穿刺的位元流片段與切換點的數目是分別獨立的。
切換點的數目被設定為一個(或兩個)，意指該穿刺流包含兩個(或三個)該第一區塊使用一個低於原始速率的穿刺速率，而該第二區塊使用一個高於原始速率的穿刺速率的區塊(segments)。假如無法解釋全部的同位流，則在原始速率上穿刺的最後允許一個第三區塊。該第三區塊維持在短的狀態，且在穿刺精確的數量上允許維持全部的穿刺速率。以這個方法來將該同位流分成少量的區塊，則該原始速率匹配演算法可以簡單地以一些次要參數的改變來使用。
在第一區塊上較高的穿刺速率和原始速率之間，以及在第二區塊上較低的穿刺速率和原始速率之間的不同已經被設為1/49。這個選擇避免在所有範例中的問題速率，並且在編碼速率上不會產生一個明顯的改變。
在主要的例子中，該修改的速率匹配演算法在如先前定義的完全相同的方法下操作。在次要的例子中，其第一或第二階段速率匹配將導致一個性能降低時，執行不同長度位元流和/或顫抖。這兩者修改並沒有以任何方式改變速率匹配步驟的本體，但卻應用了速率匹配參數。此外在一個實施例中，該修改可以用一個對該速率匹配DSP軟體(Rate Matching DSP software)的修改來完成，而不會影響系統的其他任何部分。
上述是對提供、偵測、避免/改正問題渦輪碼穿刺型態的較佳實施例和替代解決方案的描述。由於本案已經以相關的較佳實施例來表示及描述，熟習該技術之人士將會瞭解在本案在任何形式上的改變和不脫如上述發明範圍內的細節。
600．．．電路
605．．．第一速率匹配階段
610．．．第一速率匹配階段
615．．．虛擬IR暫存器
620．．．第二速率匹配階段
625．．．位元收集電路
630、635．．．位元速率匹配電路
640．．．系統位元速率匹配電路
645．．．P1位元速率匹配電路
650．．．P2位元速率匹配電路
本發明之各種細節係配合較佳實施例，並參考所附圖式詳細說明如下，其中：
圖一係為依照現今3GPP之說明，一個典型CDMA系統之圖示。
圖二係為依照3GPP TDD之說明，一個CCTrCH中TrCH資料的處理過程。
圖三和圖四係為依照3GPP TDD之說明，頻道編碼和多工範例圖示。
圖五a、五B和圖六依照3GPP FDD之說明，頻道編碼和多工範例圖示。
圖七係為穿刺產生的特別碼的典型結果，其極限SNR值為4dB的損失。
圖八係為當P1/P2產生偏壓時，以高或然率和編碼速率來描述用來成功解碼一個資料區塊(極限SNR)的SNR。
圖九係為關於序偶(ordered pair)(r1,r2)的問題區域圖示，其為個別在速率匹配的第一和第二階段中穿刺同位位元流的速率。
圖十係為HSDPA的3GPP速率匹配的電路方塊圖，其使用一個渦輪編碼的HS-DSCH。
圖十一係為對於具有某些有效編碼速率之HS-DSCH傳輸區塊，初始區塊錯誤率(initial Block Error Rate，BLER)之圖示。
600．．．電路
605．．．第一速率匹配階段
610．．．第一速率匹配階段
615．．．虛擬IR暫存器
620．．．第二速率匹配階段
625．．．位元收集電路
630、635．．．位元速率匹配電路
640．．．系統位元速率匹配電路
645．．．P1位元速率匹配電路
650．．．P2位元速率匹配電路

Claims (6)

  1. 一種速率匹配的方法，包括：交錯系統位元；交錯一第一同位位元流；交錯一第二同位位元流；當該已交錯的系統位元、該已交錯的第一同位位元流及該已交錯的第二同位位元流的位元數目沒有大於一虛擬緩衝器時，在該虛擬緩衝器中緩衝該已交錯的系統位元、該已交錯的第一同位位元流及該已交錯的第二同位位元流；當該已交錯的系統位元、該已交錯的第一同位位元流及該已交錯的第二同位位元流的位元數目大於該虛擬緩衝器時，緩衝該已交錯的系統位元、該已交錯的第一同位位元流及該已交錯的第二同位位元流的一部分；及使用一速率匹配單元來執行在該虛擬緩衝器的至少一輸出的速率匹配。
  2. 如申請專利範圍第1項所述的方法，其中該已緩衝的部份包括該已交錯的系統位元的全部。
  3. 如申請專利範圍第1項所述的方法，更包括：收集與該已交錯的系統位元、該已交錯的第一同位位元流及該已交錯的第二同位位元流相關的位元。
  4. 一種無線傳送/接收單元(WTRU)，包括：一第一交錯器，被配置用於交錯系統位元；一第二交錯器，被配置用於交錯一第一同位位元流；一第三交錯器，被配置用於交錯一第二同位位元流；一虛擬緩衝器，被配置用於在該已交錯的系統位元、該已交錯的第一同位位元流及該已交錯的第二同位位元流的位元數目沒有大於該虛擬緩衝器時緩衝該已交錯的系統位元、該已交錯的第一同位位元流及該已交錯的第二同位位元流，及被配置用於在該已交錯的系統位元、該已交錯的第一同位位元流及該已交錯的第二同位位元流的位元的數目大於該虛擬緩衝器時緩衝該已交錯的系統位元、該已交錯的第一同位位元流及該已交錯的第二同位位元流的一部分；及一速率匹配單元，被配置用於執行在該虛擬緩衝器的至少一輸出的速率匹配。
  5. 如申請專利範圍第4項所述的無線傳送/接收單元，其中該已緩衝的部份包括該已交錯的系統位元的全部。
  6. 如申請專利範圍第4項所述的無線傳送/接收單元，更包括：一位元收集單元，被配置用於收集與該已交錯的系統位元、該已交錯的第一同位位元流及該已交錯的第二同位位元流相關的位元。
TW098101733A 2002-12-16 2003-12-08 實施渦輪碼時所用同位位元流中問題緊縮形態之偵測、避免及／或改正 TWI387215B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US43423202P 2002-12-16 2002-12-16
US44406803P 2003-01-30 2003-01-30
US47092103P 2003-05-15 2003-05-15
US49440403P 2003-08-11 2003-08-11

Publications (2)

Publication Number Publication Date
TW200939644A TW200939644A (en) 2009-09-16
TWI387215B true TWI387215B (zh) 2013-02-21

Family

ID=32719499

Family Applications (5)

Application Number Title Priority Date Filing Date
TW092134624A TWI287915B (en) 2002-12-16 2003-12-08 Detection, avoidance and/or correction of problematic puncturing patterns in parity bit streams used when implementing turbo codes
TW095146533A TWI337011B (en) 2002-12-16 2003-12-08 Wireless communication system for processing individual parity bit steams derived through puncturing bits and method thereof
TW101130331A TWI527384B (zh) 2002-12-16 2003-12-08 實施渦輪碼時所用同位位元流中問題緊縮形態之偵測、避免及／或改正
TW098101733A TWI387215B (zh) 2002-12-16 2003-12-08 實施渦輪碼時所用同位位元流中問題緊縮形態之偵測、避免及／或改正
TW093120815A TWI367644B (en) 2002-12-16 2003-12-08 Detection, avoidance and/or correction of problematic puncturing patterns in parity bit streams used when implementing turbo codes

Family Applications Before (3)

Application Number Title Priority Date Filing Date
TW092134624A TWI287915B (en) 2002-12-16 2003-12-08 Detection, avoidance and/or correction of problematic puncturing patterns in parity bit streams used when implementing turbo codes
TW095146533A TWI337011B (en) 2002-12-16 2003-12-08 Wireless communication system for processing individual parity bit steams derived through puncturing bits and method thereof
TW101130331A TWI527384B (zh) 2002-12-16 2003-12-08 實施渦輪碼時所用同位位元流中問題緊縮形態之偵測、避免及／或改正

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW093120815A TWI367644B (en) 2002-12-16 2003-12-08 Detection, avoidance and/or correction of problematic puncturing patterns in parity bit streams used when implementing turbo codes

Country Status (16)

Country Link
US (5) US7293217B2 (zh)
EP (3) EP1573923A4 (zh)
JP (6) JP2006510333A (zh)
KR (3) KR101409948B1 (zh)
AR (2) AR042477A1 (zh)
AU (4) AU2003298791B2 (zh)
BR (1) BR0316783A (zh)
CA (2) CA2509965A1 (zh)
HK (2) HK1085852A1 (zh)
IL (1) IL169170A0 (zh)
MX (1) MXPA05006462A (zh)
MY (1) MY140376A (zh)
NO (1) NO20053329L (zh)
SG (1) SG154338A1 (zh)
TW (5) TWI287915B (zh)
WO (1) WO2004062113A1 (zh)

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1429487A3 (en) * 2002-12-09 2005-07-20 Broadcom Corporation EDGE incremental redundancy memory structure and memory management
US7293217B2 (en) * 2002-12-16 2007-11-06 Interdigital Technology Corporation Detection, avoidance and/or correction of problematic puncturing patterns in parity bit streams used when implementing turbo codes
JP4015939B2 (ja) * 2002-12-17 2007-11-28 株式会社エヌ・ティ・ティ・ドコモ パケット通信方法、基地局、移動局及びパケット通信用プログラム
US7394768B2 (en) * 2003-04-30 2008-07-01 Nokia Corporation Fair scheduling with guaranteed minimum parameter
JP4224688B2 (ja) * 2003-06-18 2009-02-18 日本電気株式会社 レートデマッチング処理装置
CN1846383B (zh) 2003-07-02 2011-05-04 松下电器产业株式会社 通信装置及通信方法
JP2005064961A (ja) * 2003-08-15 2005-03-10 Sony Ericsson Mobilecommunications Japan Inc 無線通信システム及び中継装置
FR2868657B1 (fr) * 2004-03-31 2006-07-21 Evolium Sas Soc Par Actions Si Gestion de taille de memoire virtuelle pour la transmission de blocs de bits de donnees dans un canal descendant de type hs-dsch d'un reseau de communications mobile
GB0421663D0 (en) * 2004-09-29 2004-10-27 Nokia Corp Transmitting data in a wireless network
EP1657845A3 (en) 2004-11-10 2012-03-07 Alcatel Lucent Dynamic retransmission mode selector
JP4689316B2 (ja) * 2005-03-28 2011-05-25 富士通株式会社 無線通信の下りリンクチャネルを伝送する制御情報のエラー検出方法及び移動端末
CN1893342B (zh) * 2005-07-05 2010-06-09 上海原动力通信科技有限公司 多载波hsdpa的业务传输信道编码方法和编码装置
US7764743B2 (en) * 2005-08-05 2010-07-27 Alcatel-Lucent Usa Inc. Methods of channel coding for communication systems
JP5108767B2 (ja) * 2005-08-30 2012-12-26 エルジー エレクトロニクス インコーポレイティド オーディオ信号をエンコーディング及びデコーディングするための装置とその方法
KR100678580B1 (ko) * 2005-10-14 2007-02-02 삼성전자주식회사 통신시스템에서 터보부호의 성능을 향상하기 위한 장치 및방법
US20070127458A1 (en) * 2005-12-06 2007-06-07 Micrel, Inc. Data communication method for detecting slipped bit errors in received data packets
US8726121B2 (en) 2007-03-27 2014-05-13 Qualcomm Incorporated Circular buffer based rate matching
US8448052B2 (en) 2007-06-20 2013-05-21 Lg Electronics Inc. Method for data rate matching
US8051358B2 (en) 2007-07-06 2011-11-01 Micron Technology, Inc. Error recovery storage along a nand-flash string
US8065583B2 (en) 2007-07-06 2011-11-22 Micron Technology, Inc. Data storage with an outer block code and a stream-based inner code
JP5069060B2 (ja) * 2007-08-14 2012-11-07 株式会社エヌ・ティ・ティ・ドコモ 通信制御方法及び基地局
US8254996B2 (en) * 2007-11-05 2012-08-28 Hewlett-Packard Development Company, L.P. Systems and methods for managing access channels
US8327245B2 (en) * 2007-11-21 2012-12-04 Micron Technology, Inc. Memory controller supporting rate-compatible punctured codes
US8046542B2 (en) 2007-11-21 2011-10-25 Micron Technology, Inc. Fault-tolerant non-volatile integrated circuit memory
CN101471758B (zh) * 2007-12-28 2012-09-26 三星电子株式会社 混合自动重传处理方法
US8599824B2 (en) * 2008-01-11 2013-12-03 Broadcom Corporation Method and system for bluetooth conditional synchronization
JP2009290618A (ja) * 2008-05-29 2009-12-10 Kyocera Corp 無線通信装置および無線通信方法
EP2150001B1 (en) * 2008-08-01 2019-10-23 Telefonaktiebolaget LM Ericsson (publ) Technique for rate matching in a data transmission system
KR101533240B1 (ko) * 2008-08-25 2015-07-03 주식회사 팬택 이동통신 시스템에서 레이트 매칭을 제어하기 위한 레이트 매칭 장치 및 그 방법
US8316286B2 (en) * 2008-09-04 2012-11-20 Futurewei Technologies, Inc. System and method for rate matching to enhance system throughput based on packet size
CA2680306C (en) * 2008-09-24 2018-01-16 Accenture Global Services Gmbh Identification of concepts in software
JP5356073B2 (ja) * 2009-03-06 2013-12-04 シャープ株式会社 符号化装置、受信装置、無線通信システム、パンクチャパターン選択方法及びそのプログラム
WO2010125794A1 (ja) * 2009-04-27 2010-11-04 パナソニック株式会社 無線通信装置及び無線通信方法
US8806310B2 (en) * 2010-05-03 2014-08-12 Intel Corporation Rate matching and de-rate matching on digital signal processors
US8839081B2 (en) * 2010-05-03 2014-09-16 Intel Corporation Rate matching and de-rate matching on digital signal processors
US8386895B2 (en) 2010-05-19 2013-02-26 Micron Technology, Inc. Enhanced multilevel memory
KR101806212B1 (ko) * 2011-02-22 2017-12-08 삼성전자주식회사 디지털 방송 시스템에서 시그널링 정보 전송 방법 및 장치
US8681698B2 (en) * 2011-04-29 2014-03-25 Lsi Corporation Rate matching for wideband code division multiple access
WO2013031118A1 (ja) * 2011-08-30 2013-03-07 パナソニック株式会社 送信装置及び送信方法
US8879650B2 (en) * 2011-10-28 2014-11-04 Trellisware Technologies, Inc. Method and system for controlling the peak-to-average power ratio of orthogonal frequency-domain signals
KR101907943B1 (ko) * 2012-01-31 2018-12-19 삼성전자주식회사 통신 시스템에서 데이터 송/수신 장치 및 방법
US20130262952A1 (en) * 2012-03-30 2013-10-03 Broadcom Corporation Memory architecture for turbo decoder
US9176812B1 (en) 2012-05-22 2015-11-03 Pmc-Sierra, Inc. Systems and methods for storing data in page stripes of a flash drive
US8972824B1 (en) 2012-05-22 2015-03-03 Pmc-Sierra, Inc. Systems and methods for transparently varying error correction code strength in a flash drive
US9183085B1 (en) 2012-05-22 2015-11-10 Pmc-Sierra, Inc. Systems and methods for adaptively selecting from among a plurality of error correction coding schemes in a flash drive for robustness and low latency
US9021333B1 (en) 2012-05-22 2015-04-28 Pmc-Sierra, Inc. Systems and methods for recovering data from failed portions of a flash drive
US9021336B1 (en) 2012-05-22 2015-04-28 Pmc-Sierra, Inc. Systems and methods for redundantly storing error correction codes in a flash drive with secondary parity information spread out across each page of a group of pages
US9047214B1 (en) 2012-05-22 2015-06-02 Pmc-Sierra, Inc. System and method for tolerating a failed page in a flash device
US8996957B1 (en) 2012-05-22 2015-03-31 Pmc-Sierra, Inc. Systems and methods for initializing regions of a flash drive having diverse error correction coding (ECC) schemes
US9021337B1 (en) 2012-05-22 2015-04-28 Pmc-Sierra, Inc. Systems and methods for adaptively selecting among different error correction coding schemes in a flash drive
EP2898621B1 (en) * 2012-09-19 2016-03-30 Telefonaktiebolaget LM Ericsson (publ) Method and communication node for mapping an enhanced physical downlink control channel, epdcch, message
US9577673B2 (en) 2012-11-08 2017-02-21 Micron Technology, Inc. Error correction methods and apparatuses using first and second decoders
US10708043B2 (en) 2013-03-07 2020-07-07 David Mayer Hutchinson One pad communications
US9009565B1 (en) 2013-03-15 2015-04-14 Pmc-Sierra, Inc. Systems and methods for mapping for solid-state memory
US9081701B1 (en) 2013-03-15 2015-07-14 Pmc-Sierra, Inc. Systems and methods for decoding data for solid-state memory
US9026867B1 (en) 2013-03-15 2015-05-05 Pmc-Sierra, Inc. Systems and methods for adapting to changing characteristics of multi-level cells in solid-state memory
US9053012B1 (en) 2013-03-15 2015-06-09 Pmc-Sierra, Inc. Systems and methods for storing data for solid-state memory
US9208018B1 (en) 2013-03-15 2015-12-08 Pmc-Sierra, Inc. Systems and methods for reclaiming memory for solid-state memory
EP3057255B1 (en) * 2013-11-04 2018-08-22 Huawei Technologies Co., Ltd. Rate matching method and apparatus for polar codes, and wireless communication device
KR102100261B1 (ko) * 2013-11-13 2020-04-13 엘지디스플레이 주식회사 유기발광다이오드 표시장치의 제조방법
US10541780B2 (en) * 2015-03-15 2020-01-21 Qualcomm Incorporated Code block level error correction and media access control (MAC) level hybrid automatic repeat requests to mitigate bursty puncturing and interference in a multi-layer protocol wireless system
US9742433B2 (en) * 2015-11-09 2017-08-22 Newracom, Inc. Communication of user specific control information in a wireless network
US10644839B2 (en) * 2016-01-15 2020-05-05 Avago Technologies International Sales Pte. Limited Codeword puncturing for varying code rates
US10686472B2 (en) * 2017-01-20 2020-06-16 Qualcomm Incorporated Methods and apparatus for achieving low coding rates
CN114050892B (zh) * 2021-11-11 2023-12-05 杭州红岭通信息科技有限公司 一种降低上行harq合并缓存空间大小的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW372376B (en) * 1996-09-13 1999-10-21 Brooktree Broadband Holding Inc An improved system for coding signals
US6308294B1 (en) * 1999-11-17 2001-10-23 Motorola, Inc. Adaptive hybrid ARQ using turbo code structure
US6339834B1 (en) * 1998-05-28 2002-01-15 Her Majesty The Queen In Right Of Canada, As Represented By The Minister Of Industry Through The Communication Research Centre Interleaving with golden section increments
TW478258B (en) * 1999-05-28 2002-03-01 Lucent Technologies Inc Turbo code symbol interleaver

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999025069A1 (fr) * 1997-11-10 1999-05-20 Ntt Mobile Communications Network, Inc. Procede et dispositif d'entrelacement, et support d'enregistrement dans lequel on a enregistre un programme de production de motifs d'entrelacement
US6370669B1 (en) 1998-01-23 2002-04-09 Hughes Electronics Corporation Sets of rate-compatible universal turbo codes nearly optimized over various rates and interleaver sizes
CN100466483C (zh) 1998-06-05 2009-03-04 三星电子株式会社 用于速率匹配的发送机和方法
EP1048114B1 (en) 1998-08-20 2006-06-07 Samsung Electronics Co., Ltd. Device and method for inserting previously known bits in input stage of channel encoder
KR100315708B1 (ko) 1998-12-31 2002-02-28 윤종용 이동통신시스템에서터보인코더의펑처링장치및방법
AU2673299A (en) 1999-02-11 2000-08-29 Hughes Electronics Corporation Optimized rate-compatible turbo encoding
CA2742096C (en) * 1999-04-13 2015-01-06 Ericsson Ab Rate matching and channel interleaving for a communications system
US6601214B1 (en) * 1999-04-27 2003-07-29 Hughes Electronics Corporation System and method employing a rate matching algorithm for providing optimized puncturing patterns for turbo encoded data in a communications network
US6266795B1 (en) 1999-05-28 2001-07-24 Lucent Technologies Inc. Turbo code termination
CA2550761C (en) * 1999-07-08 2009-05-26 Nortel Networks Limited Puncturing of convolutional codes
DE10030407B4 (de) * 1999-07-14 2011-09-01 Lg Electronics Inc. Verfahren zur optimalen Ratenanpassung in einem Mobilkommunikationssystem
DE10038229B4 (de) * 1999-08-24 2011-06-09 LG Electronics Inc., Kangnam-gu Verfahren und Vorrichtung zur Ratenanpassung in einem Mobilkommunikationssystem
WO2001091355A1 (en) * 2000-05-22 2001-11-29 Samsung Electronics Co., Ltd Data transmission apparatus and method for an harq data communication system
KR100672347B1 (ko) * 2000-07-05 2007-01-24 엘지전자 주식회사 가변 데이터 레이트 매칭 방법
US7251285B2 (en) * 2000-07-11 2007-07-31 Lg Electronics Inc. Method and apparatus for transmitting and receiving using turbo code
DE10034714A1 (de) * 2000-07-17 2002-02-07 Infineon Technologies Ag Verfahren und Einrichtung zur Diversitätsübertragung codierter Information
US6665813B1 (en) * 2000-08-03 2003-12-16 International Business Machines Corporation Method and apparatus for updateable flash memory design and recovery with minimal redundancy
US6476734B2 (en) 2000-09-14 2002-11-05 Texas Instruments Incorporated Method and apparatus for prioritizing information protection in high order modulation symbol mapping
KR100442685B1 (ko) 2000-10-21 2004-08-02 삼성전자주식회사 통신시스템에서 부호 생성장치 및 방법
US6845482B2 (en) * 2001-02-28 2005-01-18 Qualcomm Incorporated Interleaver for turbo decoder
KR100464360B1 (ko) * 2001-03-30 2005-01-03 삼성전자주식회사 고속 패킷 데이터 전송 이동통신시스템에서 패킷 데이터채널에 대한 효율적인 에너지 분배 장치 및 방법
KR100450968B1 (ko) * 2001-06-27 2004-10-02 삼성전자주식회사 부호분할다중접속 이동통신시스템에서 데이터 송/수신장치 및 방법
EP1442373A4 (en) * 2001-11-05 2006-08-16 Nokia Corp PARTIAL FILLING BLOCKING BOX FOR A COMMUNICATION SYSTEM
US7000173B2 (en) 2002-02-11 2006-02-14 Motorola, Inc. Turbo code based incremental redundancy
WO2003069822A2 (en) * 2002-02-15 2003-08-21 Siemens Aktiengesellschaft Method for rate matching
US7293217B2 (en) * 2002-12-16 2007-11-06 Interdigital Technology Corporation Detection, avoidance and/or correction of problematic puncturing patterns in parity bit streams used when implementing turbo codes
US7089450B2 (en) * 2003-04-24 2006-08-08 International Business Machines Corporation Apparatus and method for process recovery in an embedded processor system
US8726121B2 (en) * 2007-03-27 2014-05-13 Qualcomm Incorporated Circular buffer based rate matching
US9686044B2 (en) * 2007-03-27 2017-06-20 Qualcomm Incorporated Rate matching with multiple code block sizes

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW372376B (en) * 1996-09-13 1999-10-21 Brooktree Broadband Holding Inc An improved system for coding signals
US6339834B1 (en) * 1998-05-28 2002-01-15 Her Majesty The Queen In Right Of Canada, As Represented By The Minister Of Industry Through The Communication Research Centre Interleaving with golden section increments
TW478258B (en) * 1999-05-28 2002-03-01 Lucent Technologies Inc Turbo code symbol interleaver
US6308294B1 (en) * 1999-11-17 2001-10-23 Motorola, Inc. Adaptive hybrid ARQ using turbo code structure

Also Published As

Publication number Publication date
TW201325100A (zh) 2013-06-16
AR063386A2 (es) 2009-01-28
KR20050085693A (ko) 2005-08-29
EP1573923A4 (en) 2008-10-08
WO2004062113A1 (en) 2004-07-22
TW200415858A (en) 2004-08-16
US8074143B2 (en) 2011-12-06
US8359520B2 (en) 2013-01-22
US8788920B2 (en) 2014-07-22
JP2014017883A (ja) 2014-01-30
KR101296020B1 (ko) 2013-08-12
JP2006510333A (ja) 2006-03-23
TW200939644A (en) 2009-09-16
IL169170A0 (en) 2007-07-04
EP3879731A1 (en) 2021-09-15
EP1573923A1 (en) 2005-09-14
JP4819149B2 (ja) 2011-11-24
NO20053329D0 (no) 2005-07-07
EP2242182A1 (en) 2010-10-20
AU2003298791B2 (en) 2006-11-23
AU2007200808A1 (en) 2007-03-15
EP2242182A3 (en) 2010-12-29
AR042477A1 (es) 2005-06-22
CA2627995A1 (en) 2004-07-22
AU2008258196A1 (en) 2009-01-15
CA2509965A1 (en) 2004-07-22
JP2009247003A (ja) 2009-10-22
MXPA05006462A (es) 2005-09-08
AU2008258196B2 (en) 2009-08-13
TW200520438A (en) 2005-06-16
US20140289592A1 (en) 2014-09-25
NO20053329L (no) 2005-09-15
US20040187069A1 (en) 2004-09-23
US20130139040A1 (en) 2013-05-30
BR0316783A (pt) 2005-10-25
US7293217B2 (en) 2007-11-06
KR101409948B1 (ko) 2014-06-20
MY140376A (en) 2009-12-31
AU2003298791A1 (en) 2004-07-29
JP2017216748A (ja) 2017-12-07
US9065486B2 (en) 2015-06-23
US20120079344A1 (en) 2012-03-29
AU2009202467A1 (en) 2009-07-16
TWI527384B (zh) 2016-03-21
JP2016171593A (ja) 2016-09-23
HK1085852A1 (en) 2006-09-01
KR20110119802A (ko) 2011-11-02
TWI367644B (en) 2012-07-01
US20080046800A1 (en) 2008-02-21
TWI337011B (en) 2011-02-01
JP2010213348A (ja) 2010-09-24
KR20050098981A (ko) 2005-10-12
TWI287915B (en) 2007-10-01
TW200737742A (en) 2007-10-01
SG154338A1 (en) 2009-08-28
AU2007200808B2 (en) 2009-01-29
HK1133336A1 (zh) 2010-03-19

Similar Documents

Publication Publication Date Title
TWI387215B (zh) 實施渦輪碼時所用同位位元流中問題緊縮形態之偵測、避免及／或改正
JP4563456B2 (ja) 送信装置、符号化装置及び復号装置
JP4717072B2 (ja) 送信装置
CN101483440B (zh) 实施涡轮码时所用同位位流中问题穿刺型态的检测、避免及/或改正

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees