KR101296020B1

KR101296020B1 - 터보 코드 구현시에 사용되는 패리티 비트에서 의문 펑처링패턴의 검출, 회피 및/또는 교정

Info

Publication number: KR101296020B1
Application number: KR1020057018461A
Authority: KR
Inventors: 필립 제이 피에트라스키; 그레고리 에스 스텐버그
Original assignee: 인터디지탈 테크날러지 코포레이션
Priority date: 2002-12-16
Filing date: 2003-12-03
Publication date: 2013-08-12
Also published as: TW201325100A; AR063386A2; KR20050085693A; EP1573923A4; WO2004062113A1; TW200415858A; US8074143B2; US8359520B2; US8788920B2; JP2014017883A; JP2006510333A; TW200939644A; IL169170A0; EP3879731A1; EP1573923A1; TWI387215B; JP4819149B2; NO20053329D0; EP2242182A1; AU2003298791B2

Abstract

펑처링된 터보 코드를 구현할 때 사용되는 패리티 비트 스트림에서 문제있는 펑처링 패턴의 검출, 회피 및/또는 교정은 원하는 코드 레이트를 회피할 필요없이 달성된다. 이는 상대적으로 열악한 터보 코드 성능의 영역을 식별/회피 가능하게 한다. 터보 코딩과 펑처링을 포함하는 순방향 에러 교정은 터보 인코더(600)에 의해 생성되는 보다 낮은 레이트 코드를 패리티 비트의 펑처링과 결합하는 것으로부터 획득되는 유효 코딩 레이트와 임의의 성능 측정 간의 부드러운 함수 관계를 달성한다. 일 실시예에서, 터보 코딩으로 인한 열화를 교정/회피하는 방법은 둘 이상의 레이트 매칭단(610, 62)이 사용되는 경우 상호작용을 펑처링함으로써 구현된다.

레이트 매칭, 패리티 비트, 펑처링, 터보 코딩, 에러 교정

Description

터보 코드 구현시에 사용되는 패리티 비트에서 의문 펑처링 패턴의 검출, 회피 및/또는 교정{DETECTION, AVOIDANCE AND/OR CORRECTION OF PROBLEMATIC PUNCTURING PATTERNS IN PARITY BIT STREAMS USED WHEN IMPLEMENTING TURBO CODES}

본 발명의 보다 상세한 설명은 첨부 도면을 참조하여 바람직한 실시예의 후술하는 설명으로부터 행해질 수 있다.

도 1은 현재의 3GPP 사양에 따른 통상의 CDMA 시스템의 개략도이다.

도 2는 3GPP TDD 사양에 따른 CCTrCH에 대한 TrCH 데이터의 처리도이다.

도 3 및 도 4는 3GPP TDD 사양에 따른 채널 코딩과 다중화 예를 나타내는 도면이다.

도 5a, 도 5b, 및 도 6은 3GPP TDD 사양에 따른 채널 코딩과 다중화 예를 나타내는 도면.

도 7은 펑처링에 의해 생성된 특정 코드의 통상적인 결과로서, 4㏈만큼의 손실이 임계 SNR 값에서 측정될 수 있음을 나타내는 도면이다.

도 8은 P1/P2 바이어스가 인가되는 경우 높은 확률 대 코드 레이트로 데이터 블럭(임계 SNR)을 성공적으로 디코딩하는데 필요한 SNR을 나타내는 도면이다.

도 9는 레이트 매칭의 제1 및 제2 단에서 패리티 스트림을 펑처링하는 레이트인 정렬된 쌍(r1, r2)에 대하여 문제있는 영역을 각각 나타내는 플롯이다.

도 10은 터보 코드 HS'-DSCH를 사용하여 HSDPA에서의 3GPP 레이트 매칭을 위한 회로를 나타내는 개략 블럭도이다.

도 11은 몇몇 유효 코딩 레이트를 갖는 HS-DSCH에 대한 초기 블럭 에러 레이트(BLER)를 나타내는 도면이다.

본 발명은 터보 코드의 사용에 관한 것으로서, 보다 구체적으로는, 터보 인코더를 사용하여 펑처링(puncturing)된 터보 코드에서 성능 열화를 검출하여 교정하는 방법에 관한 것이다.

무선 통신 시스템은 당업계에 공지되어 있다. 일반적으로, 이러한 시스템은 서로 무선 통신 신호를 송수신하는 통신국을 포함한다. 통상, 복수의 가입자국과 무선 동시 통신을 행할 수 있는 기지국이 제공된다. 제3 세대 파트너십 프로젝트(3GPP)에 의해 규정된 코드 분할 다중 접속(CDMA) 시스템에서, 기지국은 노드 B로 불리고, 가입자국은 사용자 장비(UE)로 불리며, 노드 B와 UE 사이의 무선 인터페이스는 Uu 인터페이스로 알려져 있다. 도 1은 통상의 3GPP CDMA 시스템을 나타낸다.

3GPP 통신 시스템의 Uu 무선 인터페이스는 UE와 노드 B 사이의 시그널링 및 사용자 데이터의 전송을 위한 전송 채널(TrCH)을 사용한다. 3GPP 시분할 듀플렉스(TDD) 통신에서, TrCH 데이터는 상호 배타적인 물리 자원에 의해 한정되는 하나 이상의 물리 채널에 의해 전달된다. TrCH 데이터는 전송 블럭 세트(transport block set; TBS)로서 한정된 전송 블럭(TB)의 순차 그룹으로 전송된다. 각각의 TBS는 복수의 연속 시스템 타임 프레임을 걸칠 수 있는 주어진 전송 시구간(TTI)에서 전송된다. 통상의 시스템 타임 프레임은 10밀리초이며, TTI는 현재 이러한 타임 프레임의 1, 2, 4 또는 8로 걸치는 것으로서 규정된다.

도 2는 3GPP TS 25.222 v.3.8.0에 따라 TTD 모드에서 TrCH의 코딩된 복합 TrCH(CCTrCH)로 그 후 하나 이상의 물리 채널 데이터 스트림으로의 처리를 나타낸다. 데이터의 TB에서 시작하여, 주기적 덧붙임 검사(Cyclic Redundancy Check; CRC)가 부착되어 TB 접합(concatenation)과 코드 블럭 세그먼테이션(code block segmentation)이 수행된다. 컨볼루션 코딩 또는 터보 코딩이 그 후 수행되지만, 몇몇 경우, 어떤 코딩도 규정되지 않는다. 코딩 후의 단계는, 무선 프레임 등화(radio frame equalization), 제1 인터리빙, 무선 프레임 세그먼테이션, 및 레이트 매칭(rate matching)을 포함한다. 무선 프레임 세그먼테이션은 데이터를 규정된 TTI에서 프레임 개수로 나눈다. 레이트 매칭 펑션은 비트 반복 또는 펑처링에 의해 동작하고 CCTrCH 데이터 스트림을 형성하도록 추후 다중화되는 각각의 처리된 TrCH에 대한 비트의 개수를 한정한다.

CCTrCH 데이터 스트림의 처리는 비트 스크램블링(bit scrambling), 물리 채널 세그먼테이션, 제2 인터리빙 및 하나 이상의 물리 채널로의 매핑을 포함한다. 물리 채널의 개수는 물리 채널 세그먼테이션에 대응한다. UE에서 노드 B로의 상향 회선(uplink) 전송에서, CCTrCH의 전송을 위한 물리 채널의 최대 개수는 현재 2로 규정된다. 노드 B에서 UE로의 하향 회선(downlink) 전송에서, CCTrCH의 전송을 위한 물리 채널의 최대값은 현재 16으로 규정된다. 각 물리 채널 데이터 스트림은 그 후 채널화 코드로 확산되고 할당된 주파수 상의 무선 전송을 위해 변조된다.

TrCH 데이터의 수신/디코딩에서, 이 처리는 수신국에 의해 기본적으로 반전된다. 따라서, TrCH의 UE와 노드 B 물리적 수신은 TBS 데이터를 재구성하는 TrCH 처리 매개변수의 지식을 요구한다. 각 TrCH에 있어서, 소정 개수의 전송 포맷(TF)을 포함하는 전송 포맷 세트(TFS)가 규정된다. 각각의 TF는 TB와 TBS 크기를 포함하는 다양한 동적 매개변수, 및 TTI, 코딩 유형, 코딩 레이트, 레이트 매칭 매개변수와 CRC 길이를 포함하는 다양한 반정적 매개변수(semi static parameter)를 규정한다. 특정 프레임에서 CCTrCH의 TrCH에 대한 TFS의 소정 모음은 전송 포맷 조합(Transport Format Combination; TFC)으로 불린다.

수신국 처리는 CCTrCH에 대한 전송 포맷 조합 지시자(TFCI)의 전송에 의해 용이하게 된다. 3GPP는 선택적으로 수신국에 의해 "블라인드 전송 포맷 검출(blind transport format detection)"을 제공하며, 이 경우, 수신국은 잠재적 유효 TFCI를 고려한다. 단지 하나의 유효 TFCI가 있는 경우에는, 이 TFCI는 어느 경우이든 사용된다.

3GPP에서, 타임 슬롯 전송은 전송된 물리 채널 데이터가 개시 타임 슬롯 부분과 종료 타임 슬롯 부분으로 나누어 지는 소정의 버스트에서 행해진다. 선택된 미드앰블(midamble)은 두 물리 채널 데이터 부분 사이에 포함된다. TFCI는 미드앰블의 일 측에서 그리고 두 물리 채널 데어 부분 사이에서 두 부분으로 전송되는 것으로 현재 규정된다. 3GPP TR 25.944 V3.5.0에서의 두 예가 도 3 및 도 4에서 각각 도시되며, 여기서, 블럭 라벨된 MA는 미드앰블을 의미하고 블럭 라벨된 T는 TFCI의 일부를 의미한다. 도 4에서, CCTrCH는 두 개의 물리 채널에 매핑되지만, 단지 하나의 물리 채널만이 TFCI를 포함한다.

도 5a, 도 5b 및 도 6은 3GPP 주파수 분할 듀플렉스(FDD) 사양에 따른 채널 코딩과 다중화 예를 나타내는 도면이다.

통신 시스템에서 구현된 다양한 인코딩 단계는 무선 통신 시스템의 성능과 용량에서 주요한 역할을 행한다. 특히, 무선 전송을 위해 처리되어 지는 데이터의 터보 코딩은 3GPP 시스템에서 TDD와 FDD 통신 모두에 대하여 상당한 역할을 행한다.

터보 코딩의 원리는 정보 이론에서 폭넓은 애플리케이션을 발견하며, 그 일부는 주류 통신 이론 및 실습에 관여한다. 이들 원리는 에러 제어, 검출, 간섭 억제, 등화, 및 다른 통신 관력 영역에서 사용된다. 터보 코드는 병렬, 순환 시스템 컨볼루션 코드의 형태로서, 상이한 채널을 통한 디지털 데이터 전송에서 발생할 수 있는 에러를 검출 및 교정하기 위한 채널 코딩과 디코딩에 사용될 수 있다. 터보 코드는 특히 데이터 전송에서 유용하며, 이는 특정 상황에서, 데이터 전송 레이트가 섀넌의 법칙(Shannon's Law)의 이론적 한계에 도달할 수 있다. 이러한 우호적 조건은 통상 이동 통신에서 특히 유용한 큰 블럭 크기 전송을 포함한다.

도 7은 펑처링에 의해 생성된 특정 코드가 예측된 성능보다 어떻게 열악하게 되는지를 나타낸다. 임계 신호 대 잡음비(SNR)로 4㏈만큼의 손실이 측정될 수 있다.

통상, 고속 터보 코드는 원하는 코드 레이트가 달성될 때까지 보다 저속의 코드의 패리티 비트를 펑처링(즉, 제거)함으로써 생성된다. 펑처링에 의해 생성되는 특정 코드는 특정 펑처링 비트 패턴으로 인해 예측된 성능보다 열악하게 된다. 터보 인코더에서 순환 인코딩 블럭은 무한 임펄스 응답을 갖기 때문에, 각 시스템 비트에 대한 정보는 다수의 패리티 비트에 걸쳐 분포된다.

펑처링을 사용하는 임의의 에러 제어 코딩 방식에서, 펑처링된 비트의 위치는 성능에 영향을 미칠 수 있다. 이는 연속 비트의 펑처링 문자열이 디코더에 의해 버스트 에러로 간주될 수 있기 때문이다. 모든 에러 제어 메커니즘은 일부 임계치보다 작은 버스트 에러만을 교정할 수 있다. 따라서, 펑처링 방식을 설계하는 경우 고려되는 코드의 버스트 에러 교정 능력이 고려되어야 함이 중요하다. 에러 제어 코딩 방식의 특정 지식의 부재시에, 양호한 규칙은 펑처링된 비트의 최대 문자열을 최소화하는 것이다. 높은 코딩 레이트에서, 이는 전송된 블럭에 걸쳐 균일하게 펑처링되지 않은 비트를 분포시키는 것에 대응한다. 펑처링되지 않은 비트를 균일하게 분포시키는 펑처링 방식은 특정 에러 제어 코드와 상호작용하는 단점이 생길 수 있어, 디코더 성능을 감소시킨다.

터보 인코더에서 순환 인코딩 블럭은 무한 임펄스 응답을 갖기 때문에, 각 시스템 정보에 대한 정보는 다수의 패리티 비트에 걸쳐 분포된다. 패리티 비트에서 특정 주기적 비 펑처링(non-puncture) 패턴의 영향은 얼마나 많은 정보가 잔존 패리티 비트에 남아있는지를 고려하여 정성적으로(qualitatively) 나타낼 수 있다.

펑처링된 터보 코드의 성능이 저하되는 영역은, 펑처링 패턴이 터보 인코더 의 순환 인코딩 블럭의 반주기적(semi-periodic) 임펄스 응답의 주기에 관련된 주기에 얼마나 근접하게 주기적인지를 측정함으로써, 결정될 수 있다.

3GPP 터보 인코더에서, 구성하는 순환 인코더는 양의 시간(반주기) 동안 7심볼의 주기로 주기적인 임펄스 응답을 갖는다. 이는 M 시퀀스 생성기로서 인코더의 해석에 의해 용이하게 인식될 수 있으며, 다시 말하면, 시프트 레지스터가 제로 상태에서 개시하여 1이 t=0에서만 존재하는 경우, 인코더는 관련 3차 원시 다항식(primitive polynomial)과 초기 상태{10, 0}를 갖는 정확한 선형 피드백 시프트 레지스터(LFSR)이므로, 주기 2³-1=7인 M 시퀀스가 양의 시간 동안 발생된다.

인코더는 이원체(binary field)에 대한 선형 시불변(LTI) 시스템이다. 따라서, 인코더의 출력은 이 인코더의 임펄스 응답의 시프트 버전의 합으로서, 각각의 시프팅된 임펄스 응답은 TB에서 1의 위치에 대응한다. t>T에 대하여 입력이 모두 0인 경우를 고려하면, 구성하는 순환 인코딩 블럭의 출력은 또한 t>T에 대하여 반주기일 수 있다.

몇몇 비 펑처링 주기는 일련의 패리티 비트에 걸쳐 작은 비트 그룹에 대한 분산된 정보의 손실을 발생시킬 수 있다. 예를 들면, TB가 7비트로 이루어지고 다수의 제로가 뒤따른다고 가정한다. 헤비 펑처링(heavy puncturing) 후에 하나의 인코더의 출력의 관측에 의해 7비트의 결정을 시도하는 문제를 고려한다. 출력에서 행해지는 각 관측은 7비트의 부분집합의 합으로서, 이 부분집합은 순환 인코딩 블럭의 비 펑처링 주기와 임펄스 응답에 의해 결정된다. 대부분의 비 펑처링 패턴(반주기 임펄스 응답의 주기와 상대적으로 기본(prime) 주기를 갖는 것)에 있어서, 7개의 상이한 부분집합에 대한 합이 결과적으로 관측될 수 있다. 따라서, 7개의 미지수를 갖는 7개의 방정식의 시스템이 형성될 수 있다. 선형 독립으로 가정하면, 7비트의 값이 결정될 수 있다. 그러나, 비 펑처링 주기가 단순(주기 당 하나의 잔존(surviving) 패리티 비트)하고 순환 인코딩 블럭의 주기와 동일한 경우를 고려하자. t>6에 있어서 모든 관측은 그 후 7비트의 동일 부분집합의 합으로서, 어떤 새로운 정보도 획득되지 않으며, 다시 말하면, 방정식의 계수(rank) 1 시스템이 형성되고 고유 해가 존재하지 않게 된다. 이는 신호의 주기적 속성에 기인한다. 비 펑처링 주기가 순환 인코딩 블럭의 주기에서 상대적으로 기본적이면, 패리티 비트의 일련의 관측은 방정식의 계수-7의 시스템을 결과적으로 형성할 수 있다. 7비트의 그룹은, 비트를 고유하게 결정하기에 충분하며, 다시 말하면, 이는 비트를 판정하기에 충분한 정보가 잔존 패리티 비트에 걸쳐 분포된다. 주기가 상대적으로 기본적이지 않으면, 시스템의 계수는 L/K가 되며, 여기서 L은 순환 인코딩 블럭의 주기이고 K는 L과 N의 최대 공약수(GCD)이며, N은 비 펑처링 패턴의 주기이다.

상기 예에서, 명확성을 위해 작은 비트 그룹 후에 긴 제로 시퀀스를 가정한다. 그러나, 추가 비트 그룹을 제1 그룹을 뒤따르게 하는 것은 이전 그룹에 대한 분포 정보에 추가되지 않는다. 이는 시스템의 인과율(causality)로부터 알 수 있다.

또한, 비 단순(non-simple) 주기에 있어서도, 예를 들면, 비 펑처링 패턴이 3과 4의 단순 주기 사이에서 교번하는 경우, 몇몇 분포 정보는 상실될 수 있다. 이는 주기 7의 비 펑처링 패턴을 야기하지만 이는 주기 당 두개의 잔존 패리티 비트를 구비한다. 상기 동일한 인수는 비트 그룹을 고유 결정하기에는 여전히 불충분한7개의 방정식의 랭크-2 시스템을 유도하지만, 걸칠 수 있는 공간의 차원을 감소시킨다. 명확하게, 작은 비트 그룹에 대한 몇몇 정보는 일부 비 펑처링 패턴에 대하여 상실된다.

적절한 성능을 획득하기 위해서, 코드 레이트를 회피하여야 할 필요없이 패리티 비트 스트림에서 문제있는 펑처링 패턴을 검출, 회피, 및/또는 교정하는 것이 필요하다. 통상, 문제있는 상호 작용이 터보 코더 출력과 레이트 매칭단의 펑처링 사이에서 발생한다.

펑처링 패턴을 변형함으로써 문제있는 상호작용을 회피하는 고속 터보 코드를 생성하는 방법을 갖는 것이 바람직할 수 있다.

본 발명에 따르면, 펑처링된 에러 교정 코딩 전송의 품질의 저하가 식별되면 코드 전송이 그에 따라 변형된다. 특정 코드 레이트에 근사하는 펑처링 패턴이 식별되고, 펑처링 패턴과 특정 코드 레이트의 매칭에 따라 예측된 저하에 대한 값이 조절된다.

FDD와 TDD 모두에 있어서, 2단계의 레이트 매칭과 2개의 펑처링 동작이 포함되며, 이는 무선 송수신 유닛(WTRU)이 기지국으로부터 동일한 TB의 여러번의 전송을 수신하여 소프트 결합할 수 있게 하는 증분 잉여(incremental redundancy)로 불리는 특정 기술로 인해 행해진다. 전송이 처음에 실패한 경우, 두번째 성공적인 통신을 획득하려는 시도로 보다 많은 데이터를 구비한 신호가 재전송된다. 이를 위해서, WTRU는 특정 성능과 지원가능한 특정 버퍼 크기를 갖기 때문에, 두개의 상이한 단계의 펑처링이 사용되며, 버퍼에 결합되는 재전송에 적합할 수 있게 하기 위해서, 2단계의 펑처링이 있게 된다. 레이트 매칭의 제1 단은 잔존 비트가 버퍼에 적합하도록 충분한 비트를 펑처링하며, 펑처링(또는 반복)의 제2 단은 원하는 전체 코드 레이트를 달성하는 것이다. 레이트 매칭의 2개의 단이 결합되는 경우, 코딩 레이트의 문제발생가능 영역의 플롯은 다차원 플롯이다. 따라서, 이제 두개의 레이트, 즉, 제1 단의 펑처링에서의 레이트와 제2 단의 펑처링에서의 레이트가 관련된다.

본 발명의 제1 실시예에 따르면, 단일 단의 레이트 매칭에 대한 P1/P2 펑처링 바이어싱은 펑처링된 에러 교정 코딩 전송을 사용하여 구현된다.

제2 실시예에 따르면, 둘 이상의 단이 R5 고속 하향 회선 패킷 접속(HSDPA)에서 고속 하향 회선 공유 채널(HS-DSCH) 상의 펑처링된 터보 코드의 성능을 검출 및 교정하기 위해 레이트 매칭의 각 단에서 사용될 수 있다.

본 발명에 따르면, 코드 레이트를 회피할 필요없이 패리티 비트 스트림에서 문제있는 펑처링 패턴을 검출, 회피 및/또는 교정하는 여러 방법 및 실시예가 개시되어 있다.

본 발명은 FDD, CDMA2000 및 TDD 범용 이동 통신 시스템(UMTS) 모드의 전송뿐만 아니라 다른 모드의 전송에서 레이어 1 및 2에 잠재적으로 이용가능하다. 또 한, 저하된 터보 코드의 성능이 복원되도록 펑처링 패턴을 변형하는 방법을 이하 설명한다.

본 발명에 따르면, 여기서 개시되는 방법은 무선 송수신 유닛(WTRU) 및/또는 기지국에서 구현될 수 있다. 이하, WTRU는 UE, 이동국, 고정 또는 이동 가입자 유닛, 호출기 또는 무선 환경에서 동작할 수 있는 임의의 다른 유형의 장치를 포함하지만 이에 한정되는 것은 아니다. 이하, 기지국은 기지국, 노드-B, 사이트 제어기, 액세스 포인트 또는 무선 환경에서 다른 인터페이스 장치를 포함하지만 이에 한정되는 것은 아니다.

도 8은 패리티 비트 P1/P2의 바이어싱이 인가되는 경우 높은 확률 대 코드 레이트로 데이터 블록(임계 SNR)을 성공적으로 디코딩하는데 필요한 SNR을 나타낸다. 도 7에서 도시한 바와 같이, 레이트 1/3 3GPP 터보 코드를 펑처링하여 생성된 특정 코드는 도면 내의 피크로부터 알 수 있는 바와 같이 예측된 성능보다 열악하게 된다.

도 9는 레이트 매칭의 제1 및 제2 단에서 패리티 스트림을 펑처링하는 레이트인 정렬된 쌍(r1, r2)에 대하여 문제있는 영역을 각각 나타내는 플롯이다. 도시한 바와 같이, 패리티 스트림의 펑처링 레이트는 몇몇 레이트의 조합이 특히 문제있는 특정 영역이 있다.

일 실시예에서, 패리티 비트 P1과 P2에 대한 펑처링 바이어싱은 1단 레이트 매칭을 위해 구현된다. 도 10은 터보 코딩된 HS-DSCH를 사용하여 HSDPA에 있어서 3GPP 레이트 매칭을 위한 회로(600)를 나타내는 개략 블럭도이다. 회로(600)는 HSDPA에 대한 3GPP 레이트 매칭 방식을 구현한다. 이 회로(600)는 비트 분리 회로(605), 제1 레이트 매칭단(610), 가상 증분 잉여(IR) 버퍼(615), 제2 레이트 매칭단(620), 및 비트 수집 회로(625)를 포함한다. 비트 분리 회로(605)는 N^TTI를 시스템 비트, 패리티 1 비트 및 패리티 2 비트로 분리한다. 제1 레이트 매칭단(610)은 패리티 1(P1) 비트 레이트 매칭 회로(630)와 패리티 2(P2) 비트 레이트 매칭 회로(635)를 포함한다. 제2 레이트 매칭단(620)은 시스템 비트 레이트 매칭 회로(640), 제1 레이트 매칭을 위한 패리티 1(P1) 비트 레이트 매칭 회로(645)와 제2 레이트 매칭을 위한 패리티 2(P2) 비트 레이트 매칭 회로(650)를 포함한다. 동작 시에, 시스템 비트, 패리티 1(P1), 및 패리티 2(P2) 비트는 제1 비트 매칭단(610), 가상 IR 버퍼(615), 제2 레이트 매칭단(620) 및 비트 수집 회로(625)를 통해 처리된다. 패리티 1(P1)과 패리티 2(P2) 비트는 별도로 처리된다. 시스템 비트, 패리티 1(P1) 및 패리티 2(P2)는 비트 수집 회로(625)에서 결합되어 단일 데이터 출력(N_data)을 제공한다. 또한, 코딩된 비트의 개수가 가상 IR 버퍼(615)의 크기 이하인 경우, 제1 레이트 매칭단(630)은 투명하게 된다. 투명한 제1 단과 Rel-4 레이트 매칭이 고찰된다.

실제 구현예에서, 상이한 회로 펑션은 마이크로프로세서 회로와 같은 공통 회로 또는 회로들에 의해 프로그램 명령에 따라 실행될 수 있음을 예측한다. 따라서, 본 발명을 구현하는데 사용되는 특정 회로 펑션은 레이트 매칭 회로(600) 내에서 회로를 구성하는 것의 선택의 문제일 수 있다.

레이트 매칭 알고리즘은 전체 코드 레이트가 1/3보다 크면 펑처링을 수행하고 코드 레이트가 1/3 미만이면 반복을 수행한다. 1/3보다 큰 현재 코드 레이트는 P1과 P2 비트에(1비트 내에) 동일한 펑처링 레이트를 상이한 펑처링 패턴 단계로 인가하여 달성된다. 터보 코드 성능을 저하시키는 도시한 비 펑처링 주기성을 회피하기 위해서, P1과 P2에 대한 펑처링 레이트는 독립적으로 바이어싱된다. 예를 들면, P1 비트의 개수는 Δ에 의해서 감소되고 P2 비트의 개수는 Δ에 의해서 증가되면, 전체 코드 레이트는 변경되지 않지만 문제있는 비 펑처링 주기가 회피될 수 있다. 문제있는 코드 레이트를 회피하는 이러한 접근법이 주어지면, 필수 바이어스에 대한 분석 표현이 유도된다.

펑처링 패턴을 변형하는 단순하고 효율적인 방법은 P1과 P2에서 추가 펑처링을 하나에 추가시키고 다른 하나에서는 이를 제거함으로써 펑처링된 개수를 바이어싱하는 것이다. 바이어스 양은 특정 주기성을 회피하도록 하여야 한다. P1과 P2 비트의 펑처링 레이트를 바이어싱할 때, 두 개의 제한이 충족되어야 한다.

주기 7

/2 (

=1,2,3...)인 비 펑처링 패턴이 사용되는 경우, 성능 저하가 발생한다. 이들 주기는 P1 또는 P2 비트의 평균 비 펑처링 주기가 짝수 및 홀수 N에 있어서 각각의 7

/2의 ±1 또는 ±½ 내에 있을 때마다 사용될 수 있다.

P1과 P2 레이트 매칭 블럭의 평균 비 펑처링 레이트는 I1(P12)로서, 여기서, I는 레이트 매칭의 각 브랜치에 대한 입력에서 비트의 개수이며 P는 레이트 매칭의 출력에서 패리티 비트(P1과 P2)의 총 개수이다. 따라서, 원하는 코드 레이트는 문제있는 펑처링 패턴을 유도할 수 있다:

[수학식 1]

>0에서,

[수학식 2]

패리티 비트 스트림 1 및 2, 즉 P1과 P2의 펑처링 레이트를 바이어싱할 때, 두 개의 제한이 충족되어야 한다.

첫째, 패리티 비트 빔 1에서 잔존 비트의 개수는 문제있는 펑처링 패턴을 회피하도록 양 Δ만큼 충분히 증가되어야 한다. 둘째, 패리티 비트 2에서 잔존 비트의 개수는 또한 문제있는 펑처링 패턴을 회피하기에 충분한 동일 양 Δ만큼 감소되어야 한다.

이들 두 개의 제한은 Δ에 대하여 다음 수학식으로 결합될 수 있다.

[수학식 3]

다르게는, 비 펑처링된 비트는 P2에서 증가하고 P1에서 감소할 수 있다. 필 요한 P1/P2를 결정하여 적용하기 위한 절차는 다음과 같다:

단계 1) 수학식 2를 사용하여

을 계산.

단계 2) 수학식 1을 사용하여 원하는 코드 레이트가 문제있는 펑처링 패턴을 야기하는지를 판정. 그러한 경우, 단계 3으로 진행하고, 그렇지 않은 경우에는,

단계 3) 수학식 3을 사용하여 바이어스 Δ를 계산.

단계 4) TS 25.212/222에서 표를 변형하여 레이트 매칭 매개변수를 계산.

터보 코드 성능을 저하시키는 펑처링 패턴을 회피하기 위해서, 패리티 비트 스트림 1과 2에 각각 적용되는 펑처링 양은 약간 상이할 수 있지만, 펑처링 비트의 총 개수는 일정하게 유지한다.

패리티 비트 스트림 1에서 펑처링된 비트의 개수가 Δ만큼 감소하고, 이에 따라 패리티 비트 스트림 2 비트에서 펑처링된 비트의 개수가 Δ만큼 증가하면, 전체 코드 레이트는 변경되지 않지만 문제발생가능 펑처링 패턴은 회피할 수 있다. 비트 수집 및 비트 수집해제(de-collection) 단계는 이 경우에 대하여 조절될 필요가 있다. 저하된 성능의 개별 영역은 작아지는 경향이 있기 때문에, 저하된 성능을 갖는 코드 레이트의 사용을 간단히 회피할 수 있는 이점이 있다. 성능이 저하된 코스 레이트는 상기 수학식을 사용하여 이제 식별될 수 있기 때문에, 이를 회피하는 것은 간단한 문제이다.

3GPP에서 사용되는 바와 같은 하이브리드 자동 반복 요청(HARQ)에 있어서, 2단의 레이트 매칭을 사용할 필요가 있을 수 있다. 이는 증분 잉여(IR)가 사용되고 레이트 매칭 알고리즈에 입력된 비트의 개수가 가상 IR 버퍼보다 클 때마다 발생한다. 추적 결합 HARQ(Chase combining HARQ)이 사용되는 경우, 특정 IR 버퍼가 필요하지 않으며, 수신된 비트 버퍼가 충분할 수 있다. (배열 재배치(constellation rearrangement)가 사용되지 않으면, 수신된 심볼의 버퍼는 충분하다). IR이 추적 결합에 대하여 작은 향상만을 제공한다고 판정되는 경우, 표준에서 IR의 제거가 권고가능할 수 있다.

보다 고속의 데이터 레이트를 획득하기 위해서, 3GPP는 링크 적응이 수행되는 HSDPA 옵션을 도입하였다. 링크 적응의 컴포넌트 중 하나는 적응형 변조 및 코딩(AMC)이다. AMC를 사용하여, 채널 품질 추정치는 최대 처리율을 획득하는 변조 유형 및 코드 레이트를 선택하는데 사용된다. 채널 품질이 높은 경우, QAM 변조와 높은 코드 레이트가 선택된다. 높은 코드 레이트는 1/3 레이트의 터보 코드를 펑처링하여 획득된다. 채널 품질 표시(CQI) 표의 설계 동안, 일부 전송 블럭 집합 크기(TBSS)는 예상된 성능보다 열악함을 알 수 있다. CQI 표는 채널 품질 추정치를 권고된 변조 및 TBSS로 매핑하는데 사용된다. 예상 성능보다 열악한 문제는 현재 CQI 표를 "수동 미세조정(hand tweaking)"하여 문제를 야기하는 TBSS를 회피함으로써 해결된다. AMC에서, 이는 최적 코드 레이트가 불가피하게 회피될 수 있기 때문에 최적은 처리율보다는 적게 된다.

AMC에 의한 링크 적응에 대한 지원은 R5 HSDPA의 주요 특징이다. AMC를 사용하여, HS-DSCH에 대한 변조 유형과 코드 레이트는 채널 조건에 따라 변할 수 있 다. HS-DSCH에 대한 가변 코딩 레이트는 소정 방식으로, 즉, 물리 채널 비트의 가용 개수와 TBSS의 펑션으로서, R99 터보 코더의 레이트 매칭(반복 또는 펑처링) 출력에 의해 달성된다. R99/R4 및 R5는 모두 동일한 코드 레이트 1/3 터보 코더를 사용한다. 레이트 매칭의 원리는 R4와 R5에 대하여 동일하지만, 보다 높은 유효 코드 레이트(>1/2)의 가능하고 보다 빈번한 사용, 여러 단의 레이트 매칭의 사용, 및 증분 잉여(IR)의 확률에 허용된 표준은 R99/R4 및 R5마다 상이하다.

WG4에서 HSDPA 성능 요건은 1/2 이상의 유효 코딩 레이트의 범위에 있어서 수 ㏈까지 HS-DSCH 상의 터보 코딩되고 펑처링된 전송 블럭에 대하여 드물게 높고 다소 예측불가능한 SNR 성능 저하를 나타낸다.

HS-DSCH에 대한 터보 코딩 성능은 베이스라인 레이트 1/3 터보 코더에 의해 출력된 패리티 비트 스트림의 바람직하지 않은 펑처링 패턴에 의해 많은 영향을 받는다. 비록 원래의 WG4 시뮬레이션 결과는 TDD의 경우에 제공되지만, 정확하게 동일한 열화가 FDD에서도 발생하며, 이는 (문제있는 상호작용이 발생하는)HS-DSCH 전송 블럭에 대한 터보 코딩과 레이트 매칭(TS25.212과 TS25.222)이 두 모두에 대하여 완전히 동일한 방식으로 행해지기 때문이다.

몇몇 데이터 레이트에서 예측보다 열악한 성능은 또한 고정 변조와 코딩 방식을 갖는 문제이다. 사용자가 이 문제를 나타내는 코드 레이트를 할당받으면, 코드의 열악한 성능은 전력 제어에 의해 보상되어 셀 용량을 감소시킬 수 있다.

다른 실시예에서, 패리티 스트림 펑처링에 대한 조정은 고속 매체 액세스 제어(MAC-hs)가 스케줄러 결정의 출력으로서 임의의 원하는 전송 블럭 크기를 단순 선택할 수 있게 한다. TS25.212/222에서 레이트 매칭단에서 펑처링 패턴의 생성을 약간 변경할 필요가 있을 수 있다. 예를 들면, TS25.212에 대하여 설정된 현재의 FDD 표준에 대한 변형을 구현하는 것이 바람직한 변형의 이유의 간단한 설명과 함께 여기에 첨부된다.

제1 레이트 매칭단이 투명한 경우와 제1 및 제2 레이트 매칭단이 모두 사용되는 경우에 있어서, 패리티 비트 펑처링에 대한 조절에 의해 문제발생가능 상호작용을 회피하게 하는 여러 허용가능한 솔루션이 존재한다.

이들 솔루션 중 하나, 예를 들면, 단순 바이어싱법을, 제1 레이트 매칭단이 투명한 경우에 대한 개념적 예를 제공하여 이하 간략히 설명한다.

현재, 펑처링 패턴 "단계(phase)"가 조정될 수 있지만, 1/3 이상의 코딩 레이트는 터보 코더의 출력 W에서 패리티 비트 스트림 1과 2 모두에 동일한 양의 펑처링을 적용함으로써 달성된다(도 10).

특정 코드 레이트가 바람직하고 이의 사용이 성능 저하를 야기할 수 있다고 판단된 경우, 약간 낮은 코드 레이트가 저하를 회피하도록 선택될 수 있다. 대체된 코드 레이트에 대한 양호한 선택은 허용가능한 저하를 갖는 것으로 판단된 바람직한 코드 레이트보다 적은 최대 허용 코드 레이트일 수 있다.

시스템이 가용 코드 레이트를 제한받지 않고 사용할 수 있는 것이 바람직한 경우, 성능은 펑처링 패턴의 변형에 의해 복원될 수 있다. 펑처링된 터보 코드에 대한 성능을 복원하는 주요 사항은 잔존 패리티 비트가 시스템 비트에 대하여 과도하게 잉여인 경우를 회피하여, 즉, 펑처링 패턴을 변형하여 성능을 개선하는 것이 다. 이를 달성하는 방법 중 하나는, 반주기 임펄스 응답의 하나의 완전한 주기에 대응하는 모든 포인트가 동일한 코드 레이트를 유지하고 데이터 블럭에 대하여 펑처링 균일성을 과도하게 왜곡하지 않거나 P1과 P2에서 잔존 패리티 비트의 개수의 과도하게 큰 불균형을 생성하지 않으면서 가능한 한 적은 샘플로 샘플링하도록, 패리티 비트를 샘플링하는 것이다.

또한, 이러한 완화 방법은 2개를 초과하는 패리티 스트림을 구비한 시스템에 적용될 수 있다는 점이 인식되어야 한다. 예를 들면, 3GPP 터보 코드(CDMA 2000)는 4개의 패리티 스트림을 포함한다. 문제있는 펑처링 패턴이 발생하면, 이는 전체 유효 코딩 레이트를 일정하게 하면서 개별 패리티 스트림 각각의 펑처링 레이트를 조정함으로써 완화될 수 있다.

R99/R4와 많은 R5 구성에서 사용된 바와 같이, 레이트 매칭의 단일 단의 경우, 터보 코딩된 출력과 펑처링된 전송 시퀀스 간의 문제있는 상호작용은, 이 펑처링된 패턴이 7의 배수와 동일한 잔존 비트 주기에 거의 주기적인 영역에서 그리고 매 3.5 패리티 비트마다 평균 1이 잔존하는 경우에 발생한다.

이들 저하는 계수-1 및 계수-2 시나리오에 각각 대응한다. 이 경우는 계수-1 시나리오에 대응한다. 계수-2 시나리오는 계수-1 시나리오보다 SNR 열화에 영향을 덜 받는다. 이러한 보다 높은 계수 시나리오(>2)는 성능 저하에 상당히 기여하지 않기 때문에, 계수-1과 계수-2 시나리오 이외의 계수가 여기서는 고려되지 않는다.

이들 영역의 중심에서의 코드 레이트는 다음에 의해 결정된다:

[수학식 4]

임계 코드 레이트, CR는 N이 짝수일 때 계수-1 시나리오에 대응하고 N이 홀수일 때는 계수-2 시나리오에 대응한다. 계수-1에 있어서, 임계 코드 레이트 CR = 7/9, 7/8, 21/23,...이고, 계수-2에 있어서, CR = 7/11,21/25,....이다.

패리티 비트 스트림 1 또는 2에서 시스템 비트의 개수와 패리티 비트의 개수의 비는 "패리티 펑처링 레이트"로 간주될 수 있다. 7N/2에 근접하거나 동일한 패리티 펑처링 레이트로 잔존 비트 패턴이 사용되는 경우, 성능 저하가 발생한다. 또한, 터보 코딩과 펑처링 상호작용의 일부 양은, 패리티 비트 스트림 1 또는 2의 잔존 비트의 평균 주기성이 짝수 및 홀수 N에 대하여 각각 7N/2의 ±1 또는 ±½ 내에 있다.

레이트 매칭의 두(또는 그 이상) 단계가 사용되는 경우, 문제있는 펑처링 패턴이 임의의 단계에 의해 또는 레이트 매칭 단계들 간의 상호동작에 의해 생성될 수 있다.

폐쇄형 표현(들)(closed form expression)은 성능 저하를 예측하는 릴리스 5 3GPP 터보 코더/레이트 매칭에 대하여 구현되었다. 이 표현은 트리플릿(triplet){레이트 매칭의 제1단 이전의 비트, 제1 레이트 매칭 후의 최대 비트, 제2 레이트 매칭 후의 비트}으로 또는 한 쌍{패리티 비트에 있어서 제1 단 레이트 매칭의 레이트, 패리티 비트에 있어서 제2 단 레이트 매칭의 레이트}을 입력으로 취한다. 후 술하는 수학식 5에 나타낸 바와 같이 출력은 허용 성능을 제공하는/제공하지 않는 것으로서 구성을 승인/거절하는 임계치와 비교될 수 있는 유리수이다. 매개변수 r1 및 r2는 패리티 비트 스트림에 있어서 레이트 매칭의 제1 및 제2 단에 관련된 레이트를 나타낸다. 비록 복잡하지만, 수학식 5는 구분 선형(piecewise linear)으로서 r1, r2에서 연속함수이고 이에 따라 평가하기에 단순(trivial)하다.

[수학식 5]

임계치 비교는 그 후 이 수학식에 기초하여 코드 레이트 쌍이 적절하게 수행할 수 있는지를 테스트한다. 등가적으로, 트리플: {데이터 블럭 크기, 제1 단 레이트 매칭 후의 크기, 제2 단 레이트 매칭 후의 크기}가 이러한 트리플이 코드 레이트 쌍으로 직접 매핑하기 때문에 사용될 수 있다.

펑처링 패턴의 주기성의 영향은 또한 레이트 매칭이 발생하기 전에 패리티 비트를 인터리빙함으로써 완화될 수 있다. 이러한 방식으로, 디인터리빙(de-interleaving) 후에는, 주기적 샘플링이 레이트 매칭에서 행해진 경우에도 패리티 비트의 주기적 샘플링이 회피된다.

채널 인터리버의 기능은 레이트 매칭 블럭 인터리버로 통합될 수 있다. 이는 인터리버가 설계될 때 레이트 매칭 블럭 인터리버(채널 인터리버에 의해 한정된 것)에 추가적인 제한을 부가하여 달성될 수 있다. 그러나, 이는 시스템 비트에 대하여 추가 인터리버를 요구할 수 있다.

비 펑처링된 비트의 재배치는 단지 터보 인코더의 순환 인코딩 블럭의 반주기 임펄스 응답의 주기와 일치하는 범위에서 발생할 필요가 있다. 따라서, 작은 시변(time-varying) 인터리버는 문제있는 펑처링 패턴을 회피하도록 패리티 비트 스트림에 추가될 수 있다. 이는 메모리를 덜 요구하는 이점이 있으며 펑처링의 균일성의 왜곡을 최소화할 수 있다.

몇몇 매개변수는 성능 저하를 완화시킬 수 있는 펑처링 패턴을 생성하기 위해서 시간(또는 비트 인덱스)의 함수로서 변하게 할 수 있다. 이러한 3GPP에 대한 예 중 하나는 레이트 매칭의 실행을 통해 레이트 매칭 매개변수들, 즉, X_i, e_ini, e_minus 및 e_plus 매개변수의 변형을 포함한다. 이와 같이, 펑처링 패턴에 영향을 미치는 매개변수는 펑처링되는 블럭 내의 하나 이상의 위치에서 변할 수 있다. 매개변수가 변할 수 있게 함으로써, 순시 코드 레이트는 원하는 전체 코드 레이트와 상이할 수 있지만(이에 의해 펑처링 상호작용을 회피할 수 있지만), 전체 코드 레이트를 동일하게 유지한다. 예를 들면, 1) e_plus와 e_minus는 펑처링 알고리즘을 통해 자주 변경되어 바람직하지 않은 펑처링의 임의의 가능한 긴 실행을 나눌 수 있다. 2) 코드 레이트가 코드 블럭의 일 부분에서는 높고 다른 부분에서는 낮 도록 변경되도록 매개변수가 변할 수 있다.

상기 방법은 특정 코드 레이트를 생성하는데 사용되는 펑처링 패턴에 대한 변형의 일 예이다. 모든 이러한 방법은 펑처링 패턴의 조합의 보다 일반적인 개념의 특이한 경우 및 특정 구현으로 고려될 수 있다. 펑처링 패턴을 변경하는 임의의 방법, 즉, 원형 펑처링 패턴의 일부 조합의 생성은 전체 코드 성능을 변경할 가능성이 있다.

각 단에서 펑처링 양을 조정함으로써 문제발생가능 펑처링 패턴을 회피하면서 원하는 전체 코드 레이트를 달성할 수 있다. 3GPP HSDPA 터보 코드/레이트 매칭 알고리즘의 경우, 이 방법은 가상 증분 잉여(IR) 버퍼의 크기를 인위적으로 감소시킨다. 통상, 이 접근법은 바람직한 전체 펑처링 패턴이 발생하도록 각 단의 개별 펑처링 레이트에 대한 변형을 의미한다.

스테이지 레이트 바이어싱(Stage Rate Biasing)은 성능 저하가 허용되는 상수 코드 레이트의 곡선(즉, r1*r2의 곱이 일정) 상의 일정 지점으로 동작점(r1, r2 쌍)을 변경함으로써 용이하게 달성된다.

또한, 스테이지 펑처링 레이트 뿐만 아니라 두 개의 패리티 스트림에서 펑처링의 상대적 레이트를 조절하는 조합은 펑처링 패턴과 터보 코드 성능 간의 문제있는 상호작용을 완화시킬 수 있다.

이는 동작점을 두 지점으로 분할하여 안출될 수 있다. 이 지점 중 하나는 제1 패리티 비트 스트림에 대한 제1 및 제2 단 레이트 매칭의 레이트에 대응하고 제2 지점은 제2 패리티 비트 스트림에 대응한다. 두개의 지점은 전체 코드 레이트 가 변경되지 않도록 선택되어야 하며, 두 지점 모두 허용가능한 성능 영역에 있고, 레이트 매칭의 제1 단 후의 잔존 비트의 총 개수는 IR 버퍼와 같이 부과된 한도를 초과하지 않는다.

본 발명은 원하는 코드 레이트를 회피하여야 할 필요없이 패리티 비트 스트림에서 문제있는 펑처링 패턴을 검출, 회피 및/또는 교정하는 여러 간단하고 효율적인 기술을 제공한다. 본 발명에 따르면, 펑처링된 에러 교정 코딩 전송의 저하는, 특정 코드 레이트에 근사한 펑처링 패턴을 식별하고, 펑처링 패턴과 특정 코드 레이트의 매칭에 따라 예상된 저하에 대한 값을 조절함으로써 감소된다.

펑처링을 통해 하이 레이트 코드를 생성하는 경우, 통상 펑처링된 비트를 가능한 한 균일하게 분재하는 것이 바람직하다. 이러한 가이드라인을 사용하여, 몇몇 코드 레이트는 결과적인 비 펑처링된 비트 패턴이 덜 유효하게 할 필요가 있다. 이러한 예 중 하나는, 터보 인코더의 순환 인코딩 블럭의 반주기 임펄스 응답의 주기와 동일한 주기로, 비 펑처링된 비트 패턴이 주기적인 경우에 발생한다. 성능이 저하된 모든 펑처링 패턴을 식별하는 알고리즘이 사용될 수도 있다.

본 발명의 특정 실시예에서, WTRU에 의해 지원된 버퍼 크기를 포함하는 WTRU의 용량이 결정된다. 이 펑처링은 버퍼에 적합하도록 비트의 개수를 감소하는데 사용되며, 전체 코드 레이트는 충분한 에러 교정 능력을 제공하도록 조절된다. 이는 제1 단의 펑처링에서 제1 레이트와 제2 단의 펑처링에서 제2 레이트를 제공한다.

본 발명에 따르면, 패리티 비트 스트림과 펑처링된 터보 코드에서 문제있는 펑처링 패턴의 검출, 회피 및/또는 교정은 바람직한 코드 레이트를 회피할 필요없이 달성된다. 이는 FDD, TDD, 및 다른 전송 모드에 대한 제한 없이 이용가능하며, 종래 비트 펑처링 방식에서 발생할 수 있는 상대적으로 열악한 터보 코드 성능 영역의 식별/회피를 가능하게 한다. 본 발명은 패리티 비트의 펑처링과 터보 인코더에 의해 생성된 낮은 레이트 코드를 결합하여 발생한 유효 코딩 레이트 및 임의의 성능 측정 간의 부드러운 함수 관계를 달성하는 터보 코딩 및 펑처링 등의 순방향 에러 교정을 제공한다. 성능 측정의 예는 BLER, 비트 에러 레이트(BER), 필수 신호 대 간섭비(SIR), 또는 필수 SNR일 수 있다.

펑처링의 패턴은 특정 데이터 레이트에서 인코딩된 전송을 생성하고 인코딩된 비트의 일부를 제외함으로써 생성된다. 수신기 말단에서, 제로 또는 다른 "충진(filler)" 비트가 펑처링 비트 대신에 배치되며, 디코딩 동작은 미싱 비트를 갖는 수신 신호에 기초한다. 본 발명에 따르면, 펑처링 패턴은 특정 펑처링 패턴 하에서 발생할 수 있는 저하를 제거하기 위해서 변형된다. 특히, 펑처링 패턴이 규칙적이거나 주기적 특성을 갖는 경우, 신호 열화가 발생할 확률이 높다. 열화를 제거하기 위해서, 바람직한 코드 레이트를 달성할 수 있다.

본 발명은 3GPP 코딩에서 특히 유용하여, 로우 칩 레이트 TDD, 하이 칩 레이트 TDD 및 FDD에 대하여 사용될 수 있다.

이러한 주기성의 예 중 하나는, 터보 인코더의 순환 인코딩 블럭의 반주기 임펄스 응답의 주기와 동일한 주기로 비 펑처링된 비트 패턴이 주기적인 경우에 발생한다. 성능이 저하된 모든 펑처링 패턴을 식별하는 알고리즘이 제공된다. 또 한, 펑처링 패턴의 변형은 터보 코드의 성능이 복원되도록 수행된다.

펑처링에 대한 변형은 터보 성능을 복원하는데 사용된다. 시스템이 가용 코드 레이트의 무제한 사용할 수 있는 것이 바람직한 경우, 성능은 펑처링 패턴의 변형에 의해 복원될 수 있다. 따라서, 시스템이 가용 코드 레이트의 무제한 사용할 수 있는 것이 바람직한 경우, 성능은 펑처링 패턴의 변형에 의해 복원될 수 있다.

동작 중인 적응형 코딩 수단은 채널 품질을 나타내는 정보가 WTRU로부터 획득된다. 이에 기초하여, 전송기는 다른 매개변수 중에서 그 코드 레이트를 조절한다. 열악한 수신의 경우, 상당한 양의 잉여가 추가되며, 이는 매우 낮은 코드 레이트가 되게 하지만, 필요한 블럭 에러 확률을 통해 데이터 전송을 가능하게 한다.

채널 품질 추정 절차는 문제있는 펑처링이 사용될 수 있거나 사용되어야 하는 확률을 본래 고려하지 않는다. 채널 품질은 통산 신호 전력과 잡음 전력에 기초하지만, 이는 인코더가 문제유발가능한 방식으로 펑처링될 수 있다는 사실을 고려하지 않기 때문에, AMC는 문제있는 코드 레이트를 회피하지 않을 수 있다. 양호한 채널 품질로, 매우 낮은 코딩이 필요하고 보다 높은 차수의 변조를 사용할 수 있게 된다. 채널 품질이 열악하면, 코드 레이트는 감소된다. 따라서, 감소된 데이터 레이트가 바람직한 에러 성능을 제공하는데 사용된다. 채널 품질 지시자는 채널 품질을 모니터하는데 사용되고 이에 따라 데이터 레이트 제어기에 입력된다.

용량은 지원된 모든 사용자에 대한 결합 데이터 레이트를 결정함으로써 측정된다. 한 명 이상의 사용자가 셀 내에서 문제있는 코드 레이트에 튜닝되면, 이들 사용자는 보다 많은 전력이 필요하고 이에 따라 용량이 감소하게 된다. 많은 경우, 문제있는 코딩 레이트는 공지되어 있거나 본 발명을 통해 결정될 수 있기 때문에, 이 레이트를 회피할 수 있다.

본 발명은 몇몇 분석 수단을 통해 그리고 이들 레이트를 동적 또는 정적으로 회피함으로써 이 정보에 응답하여 미리 문제있는 레이트를 식별하는 능력을 제공한다. 이는 문제있는 패턴을 검출하여 또는 회피할 레이트의 공식 또는 표를 사용하여 달성될 수 있다. 전송이 문제의 레이트 중 하나를 요구하는 경우, 실제 전송이 약간 상이한 레이트에서 제공된다. 그 결과, 문제 레이트가 회피된다.

이들은 본 발명에 따라 TDD 및 FDD 전송 모드에서 레이어 1 및 레이어 2에서 이용가능한 바와 같이, 일반 특정 코드 레이트를 생성하는데 사용되는 펑처링 패턴에 대한 변형의 대표적 예이다. 설명한 예들의 변형이 고찰될 수 있다. 모든 이러한 변형은 펑처링 패턴의 조합의 보다 일반적인 개현의 특별한 경우 및 특정한 구현예로 간주될 수 있다. 펑처링 패턴을 변경하는 임의의 방법, 즉, 원형 펑처링 패턴의 일부 조합을 생성하는 것은 코드의 전체 성능을 변경할 가능성이 있으며, 이는 본 발명에서 고찰되는 펑처링 패턴의 조합과 이 조합을 생성하는 방법을 포함시키려는 것이다. 상술한 바와 같은 본 발명의 기본 개념에 대한 모든 변형 및 개선은 본 발명의 범위 내에서 고찰된다.

도 11은 증가하는 크기 4554, 4705, 및 4858 비트의 3개의 상이한 HS-DSCH 전송 블럭의 BLER 성능을 각각 나타낸다. 이들 모두는 레이트 1/3 터보 코딩되고, 그 후 고속 물리 하향 회선 공유 채널(HS-PDSCH)에 매핑된 6072비트로 펑처링된다. 이는 3개의 증가하는 전송 블럭 크기에서 0.75(7/9- 라벨), 0.77(7/9 라벨) 및 0.80(7/9+ 라벨)의 유효 코딩 레이트가 발생한다.

HS-DSCH 상에서 터보 코딩된 전송 블럭의 유효 코딩 레이트를 증가시키는 경우(또는 등가적으로 펑처링 레이트를 증가시키는 경우), BLER 성능은 비례적으로, 즉, 유효 코딩 레이트가 보다 많이 증가할 수록 더욱 열악하게 저하된다. 이는 불행히도 항상 발생하는 것이 아니며, 이 예에서는 레이트 0.77(7/9) 코딩 전송 블럭은 레이트 0.80 코딩 전송 블럭보다 약 3㏈ 이상의 SNR을 요구하여 대약 10%의 동일 BLER을 달성함을 알 수 있다.

관측된 저하의 이유는 두 개의 터보 코더 패리티 비트 스트림의 출력에서 주기성(주기 = 7)이, 구성하는 순환 컨볼루션 인코더의 임펄스 응답에 의해 주어진 바와 같이, 많은 경우 제2 및/또는 제1 레이트 매칭단에 의해 적용되는 펑처링 패턴의 주기성과 상호작용하는 단점이 있기 때문이다. 이러한 효과는 보다 높은 펑처링 레이트에 대하여 보다 빈번하게 된다.

후술하는 분석에서, 단일 R99 레이트 매칭 블럭이 가정된다. 그러나, 이 개념은 증분 잉여를 구비하여 그리고 구비하지 않고 보다 일반적으로 R4 및 R5에 적용된다. 두 경우에 대한 주요 결론은 SNR 저하를 야기하는 임계 펑처링 레이트는 원리상 예측가능하지만 보다 복잡한 매개변수 집합을 고려할 필요가 있다는 것이다.

임계 펑처링 레이트의 설정은 현재 표준에서 변화를 요구하지 않고 세부사항은 벤더 특정 구현예 맡길 수 있는 특별 이점을 갖는, 노드 B 내의 MAC-hs에서 회피된다. 이러한 접근법이 바람직한 경우, 사용된 룩업 테이블은 복잡하고 가능한 MAC-hs 스케줄러 결정에 대한 제한이 부과된다.

대안적으로는, TS25.212/222에서 HS-DSCH에 대한 현재의 레이트 매칭단에 의해 생성된 바와 같은 펑처링 배턴에 사소한 변형이 행해진다. 이들 변형은 레이트 매칭 매개변수, 예를 들면, HARQ 제2 레이트 매칭용 매개변수가 TS25.212/222에서 생성되는 방식으로 단지 사소한 변경으로 구성되고, 보다 중요하게는, 임의의 추가 시그널링을 요구하지 않는다.

제2 옵션의 명확한 단순성(터보 코딩된 패리티 비트 스트림에 대한 펑처링 패턴의 생성의 사소한 변형)과 MAC-hs 스케줄러에 대한 이의 투명성(스케줄러 결정의 결과로서 요구되는 전송 블럭 크기가 무엇이든 단순 선택)으로 인해, 이러한 문제를 개선하기 위해서 대응 변화가 TS25.212/222에서 행해진다.

TS25.212/222에 의해서와 같이 터보 코더에서 구성 순환 컨볼루션 인코더는 양의 시간에 대하여 주기 7로 주기적인 무한 임펄스 응답을 갖는다. 패리티 비트 스트림에서 잔존(즉, 비 펑처링된) 비트의 특정 패턴의 영향은 얼마나 많은 정보가 잔존 패리티 정보에서 남아있는지를 고려함으로써 정성적으로 고려될 수 있다.

터보 코더는 3비트 스트림, 즉, 입력 시퀀스에 대응하는 시스템 비트, 패리티 비트 스트림 1(제1 구성 인코더의 출력) 및 패리티 비트 스트림 2(제2 구성 인코더의 출력)을 생성한다.

구성 순환 컨볼루션 인코더는 GF₂에 대한 LTI 시스템이다. 따라서, 인코더의 출력은 인코더의 임펄스 응답의 시프트된 버전의 합이다. 임펄스 응답의 각각 의 시프트된 버전은 TB에서 1의 위치에 대응한다.

특정 펑처링 패턴은 패리티 비트 스트림 중 하나에서 일련의 비트에 걸쳐 작은 비트 그룹에 대한 분산 정보의 손실을 야기할 수 있다. 예를 들면, TB가 7비트로 이루어지고 다수의 제로가 뒤따른다고 가정한다. 헤비 펑처링 후에 하나의 인코더의 출력을 관측하여 7비트를 결정하려는 문제를 고려한다. 출력에서 행해진 각각의 관측은 7비트의 부분집합의 합이다. 각각의 특정 관측에 대한 부분집합은 잔존 비트 주기와 순환 인코딩 블럭의 임펄스 응답에 의해 결정된다.

대부분의 펑처링 패턴에 있어서, 7비트의 7개의 상이한 부분집합에 대한 합이 결과적으로 관측될 수 있다. 따라서, 7개의 미지수를 갖는 7개의 방정식의 시스템이 형성될 수 있다. 이들이 선형 독립이라고 가정하면, 7비트의 값이 결정될 수 있다.

그러나, 잔존 비트의 주기성이 단순하고(주기 당 하나의 잔존 패리티 비트) 순환 인코딩 블럭의 주기인 7과 동일하면, 신호의 주기성으로 인해, t>6에서의 모든 관측은 7비트의 동일 부분집합의 합이기 때문에 어떤 새로운 정보도 추후 관측에 의해 획득되지 않는다. 따라서, 계수-1 방정식 시스템이 형성되고 고유 해가 존재하지 않는다.

잔존 비트의 주기성이 7의 배수가 아닌 경우, 패리티 비트의 관측은 여러 관측 후에 계수-7 방정식 시스템을 결과적으로 형성할 수 있다. 7비트 그룹에 있어서, 이는 비트를 판정하기에 충분한 정보가 잔존 패리티 비트에 걸쳐 분포된다.

또한, 몇몇 분사 정보는 비 단순 주기에 대해서도, 예를 들면, 3과 4(주기 7에서 주기 당 2개의 잔존 패리티 비트)의 단순 주기 사이에서 비 펑처링된 패턴이 교번하는 경우 상실될 수 있다.

이는 주기 7인 비 펑처링된 패턴을 발생하지만 주기 당 2개의 잔존 패리티 비트를 구비한다. 상기 동일한 인수는 7개 방정식의 계수-2 시스템을 유도한다. 이는 여전히 비트 그룹을 고유 결정하기에는 불충분하지만, 걸칠 수 있는 공간의 차원을 감소시킨다. 명확하게는, TB에 대한 몇몇 정보는 또한 비 단순 잔존 비트 패턴에 대하여 상실될 수 있다.

레이트 매칭단에서의 펑처링과 터보 코더 출력 사이의 문제있는 상호동작을 회피하기 위한 적어도 두 개의 다른 접근법이 존재한다.

문제있는 펑처링 패턴의 회피는 SNR 저하를 야기하는 펑처링 패턴을 사용하여 MAC-hs를 회피하도록 하고 인커밍 전송 블럭 크기를 HS-PDSCH에 매핑하는 특정 조합을 사용하지 않는 접근법이다.

회피는 문제있는 구성을 식별하는 룩업 테이블을 구축하거나 MAC-hs 스케줄러에서 상술한 예측 저하 표현을 평가하는 것을 요구할 수 있다.

룩업 테이블 접근법의 이점은 현재 표준에서 어떤 변화도 필요하지 않고 임의의 특정 구현이 벤더 특정적(vendor-specific)인 것으로 남겨질 수 있다는 점이다.

회피 접근법의 단점은 특정 구성이 저하를 야기할 수 있는지를 판정하는데 모두 중요한 역할을 행할 수 있는 문제에 대하여 여러 차원이 있다는 사실에 의해 복잡해진다는 점이다. MAC-hs 스케줄러가 고려할 필요가 있을 수 있는 매개변수는 또한,

(1) HS-DSCH 전송의 전송 블럭 집합 크기;

(2) HARQ에 대한 WTRU에서 저장될 소프트 정보 비트의 개수; 및

(3) HS-PDSCH에 대하여 할당된 물리 채널 비트의 개수를 포함한다.

FDD에 있어서, 이들 매개변수는 TS25.321에서 채널화 코드와 변조 포맷 i((1 < i < 29) 및 전송 블럭 크기 k_i(0 < k_i < 62)에 대한 결합 지시자로 나타낸다.

상술한 기술의 조합을 포함하는 본 발명의 일 실시예를 후술한다.

하이브리드 ARQ 기능은 채널 코더의 출력에서 비트의 개수를 HS-DSCH가 매핑되는 HS-PDSCH 집합의 전체 비트수를 매칭한다. 하이브리드 ARQ 기능은 잉여 버전(RV) 매개변수에 의해 제어된다. 하이브리드 ARQ 기능의 출력에서 비트의 정확한 집합은 입력 비트의 개수, 출력 비트의 개수, 및 RV 매개변수에 의존한다.

하이브리드 ARQ 기능은 두 개의 레이트 매칭단과 가상 버퍼로 이루어진다.

제1 레이트 매칭단은 입력 비트의 개수를 보다 상부의 레이어에 의해 그에 관한 정보가 제공되는 정보인 가상 IR 버퍼에 매칭한다. 입력 비트의 개수가 가상 IR 버퍼링 용량을 초과하지 않으면, 제1 레이트 매칭단은 투명하게 된다.

제2 레이트 매칭단은 제1 레이트 매칭단 후의 비트수를 TTI에서 HS-PDSCH 집합에 이용가능한 물리 채널 비트수에 매칭한다.

사용된 표기의 정의:

N^TTl: 레이트 매칭 전의 전송 시구간에서 비트수.

ΔN_i: 중간 계산 변수.

: 양이면, 전송 포맷 l을 구비한 TrCH i 상의 각 전송 시구간에서 반복될 비트수. 음이면, 전송 포맷 l을 구비한 TrCH i 상의 각 전송 시구간에서 펑처링될 비트수.

ΔN_PARITY: HARQ에서 제1 단 레이트 매칭에 의해 패리티 스트림의 길이를 조절하는 비트수.

N_data: TTI에서 HS-DSCH에 이용가능한 총 비트수.

e_ini: 레이트 매칭 패턴 결정 알고리즘에서 변수 e의 초기값.

e_plus: 레이트 매칭 패턴 결정 알고리즘에서 변수 e의 증분.

e_minus: 레이트 매칭 패턴 결정 알고리즘에서 변수 e의 감소.

b: 시스템 및 패리티 비트를 나타낸다.

b=1: 시스템 비트, x_k.

b=2: 제1 패리티 비트(상부 터보 구성 인코더로부터), z_k.

b=3: 제2 패리티 비트(하부 터보 구성 인코더로부터), z'_k.

HARQ 비트 분리 펑션은 터보 인코딩된 TrCH에 대한 비트 분리와 동일한 방식으로 수행될 수 있다.

HS-DSCH 전송 채널에 대한 HARQ 제1 단 레이트 매칭은 다음 특정 매개변수에서 후술하는 방법을 사용하여 수행될 수 있다.

가상 IR 버퍼에서 이용가능한 소프트 비트의 최대값은 각 HARQ 프로세스에 대하여 보다 상부 레이어부터 전송된 NIR이다. 레이트 매칭 전에 TTI에서 코딩된 비트의 개수는 보다 상부 레이어로부터 전송된 정보와 각 TTI에서 고속 동기화 제어 채널(HS-SCCH) 상으로 전송된 매개변수로부터 추론된 N^TTI이다. HARQ 처리와 물리 레이어 스토리지는 현재 활성인 각 HARQ 프로세스에서 독립적으로 발생한다.

N_IR이 N^TTI보다 크거나 동일하면(즉, 대응하는 TTI의 모든 코딩 비트가 저장될 수 있으면), 제1 레이트 매칭단은 투명해질 수 있다. 이는, 예를 들면, e_minus=0으로 설정함으로써 달성될 수 있다. 어떤 반복도 수행되지 않는다.

N_IR은 N^TTI보다 작은 경우, 패리티 비트 스트림은 레이트 매칭 매개변수를 설정함으로써 펑처링된다:

, 여기서, 첨자 i와 l은 참조된 소절(subclause)에서 전송 채널 및 채널 포맷을 의미한다. 음의 값은 레이트 매칭이 펑처링이 구현하는 경우를 예측한다. δ로서 나타낸 펑처링에 대하여 선택된 비트는 폐기될 수 있으며 가상 IR 버퍼를 통한 스트림에서 전체가 카운트되지 않는다.

제1 단 펑처링이 수행될 경우, 아래 절차가 적용될 수 있다. 인덱스 b는 대칭(b=1), 제1 비트(b=2), 및 제2 비트(b=3)를 나타내는데 사용된다. 매개변수 ΔN_PARITY는 문제있는 펑처링 레이트를 회피하는 패리티 스트림에 대한 길이 변화이다. 제 1단 레이트 매칭 델타는 다음과 같이 계산된다:

펑처링이 수행되는 경우,

ΔN_i가 b=2 또는 b=3에 대하여 0으로서 계산되면, 다음 절차와 레이트 매칭 알고리즘은 대응하는 패리티 비트 스트림에 대하여 수행되지 않을 수 있다.

각 무선 프레임에서, 레이트 매칭 패턴이 계산될 수 있으며, 여기서,

Xi는 상기한 바와 같고,

HS-DSCH 전송 채널에 대한 HARQ 제2 단 레이트 매칭은 두개의 가능한 방법 중 하나를 사용하여 행해질 수 있다.

제2 단 펑처링이 수행되면, 아래 공식을 사용하여 계산된 패리티 스트림 중 하나의 복합 펑처링 레이트는 구간 [91/128,92/128], [217/256, 222/256], [231/256, 232/256], [237/256, 238/256] 또는 [487/512, 488/512] 중 임의의 것에 속하며, 이 패리티 스트림의 펑처링이 수행될 수 있다. 펑처링은 두 패리티 스트림 중 하나, 둘 모두에 실행될 수 있거나 둘 어느 것도 실행되지 않을 수 있지만, 시스템 패리티 스트림 상에는 결코 실행되지 않는다.

복합 펑처링 비,

다르게는, HS-DSCH 전송 채널에 대한 제2 단 레이트 매칭은 후술하는 특정 매개변수로 행해질 수 있다. δ로서 나타나는 펑처링을 위해 선택된 비트는 폐기될 수 있으며 비트 수집을 위한 스트림에서 카운트되지 않는다.

제2 레이트 매칭단의 매개변수는 RV 매개변수 s 및 r의 값에 의존한다. 매개변수 s는 시스템 비트(s=1)과 비시스템 비트(s=0)을 우선시하는 전송들을 구분하도록 값 0 또는 1을 취할 수 있다. 매개변수 r(0 내지 r_max-1 범위)은 펑처링의 경우 초기 에러 변수 e_i를 변경한다. 반복의 경우, 두 매개변수 r과 s는 모두 초기 에러 변수 e_ini를 변경한다. 매개변수 X_i, e_plus, 및 e_minus는 아래 표 1마다 계산된다.

제2 레이트 매칭 전의 비트수는 각각 시스템 비트에 대하여 N_sys, 패리티 1 비트에 대하여 N_p1, 및 패리티 2 비트에 대하여 N_p2이라 한다. HS-DSCH에 대하여 사용되는 물리 채널수를 P라 한다. N_data는 하나의 TTI에서 HS-DSCH에 이용가능한 비트수로서, N_data=P×3×N_data1로 한정된다. 레이트 매칭 매개변수는 다음과 같이 결정된다.

N_data≤ N_sys + N_p1 + N_p2에 있어서, 펑처링은 제2 레이트 매칭단으로 수행된다. 전송 시에 전송된 시스템 비트수는 시스템 비트를 우선시하는 전송에서는 N_t _, _sys= min{N_sys, N_data}이고 비시스템 비트를 우선시하는 전송에서는 N_t _, _sys = max{N_data-(N_p1+ N_p2), 0}이다.

N_data> N_sys + N_p1 + N_p2에 있어서, 제2 레이트 매칭단에서는 반복이 수행된다. 모든 비트 스트림에서 유사한 반복 레이트가 전송된 시스템 비트수를

로 설정하여 달성된다.

전송 시에 패리티 비트수는: 패리티 1과 패리티 2에 대하여, 각각

과 N_t _, _p2 = N_data- (N_t _, _sys + N_t _, _p1)이다.

[표 1]

	Xi	e_plus	e_minus
시스템 RM S	N_sys	N_sys	\|N_sys - N_t _, _sys\|
패리티 1 RM P1_2	N_p1	2ㆍN_p1	2ㆍ\|N_p1 - N_t _, _p1\|
패리티 2 RM P2_2	N_p2	N_p2	\|N_p2 - N_t _, _p2\|

HARQ 제2 레이트 매칭에 대한 매개변수

표 1은 제2 레이트 매칭단에 대하여 결과적인 매개변수 선택을 요약한다. 레이트 매칭 매개변수 e_ini는 RV 매개변수 r과 s에 따라 각 비트 스트림에 대하여 다음을 사용하여 계산된다: 펑처링의 경우,

, 즉, N_data≤ N_sys + N_p1 + N_p2, 반복의 경우,

, 즉, N_data> N_sys + N_p1 + N_p2. 여기서,

이며 r_max가 r을 변경함으로써 허용되 는 잉여 버전의 총 개수이다. r_max는 변조 모드에 따라 변하며, 즉, 16QAM에서 r_max=2이고, QPSK에서 r_max=4이다.

주의: 모듈로 연산에 있어서, 다음 설명이 사용된다: (x mod y)의 값은 엄격하게 0 내지 y-1(즉, -1 mod 10 = 9)의 범위에 있다.

HS-DSCH 전송 채널에 대한 HARQ 제2 단 레이트 매칭은 후술하는 방법을 사용하여 행해질 수 있으며, 이는 각 스트림을 아래에 계산된 특정 매개변수로 세그먼트로 분리한다. δ로서 나타나는 펑처링에 대하여 선택된 비트는 폐기될 수 있으며 비트 수집을 위한 스트림 내에 카운트되지 않는다.

패리티 스트림은 3 세그먼트로 분할될 수 있으며, 제1 세그먼트는 패리티 스트림의 제1 X_seg1로 이루어질 수 있고, 제2 세그먼트는 다음 X_seg2로 이루어질 수 있으며, 마지막 세그먼트는 나머지 X_seg3 비트로 이루어질 수 있다.

제1 세그먼트는 x_i,1, x_i,2,...x_i,Xseg1으로 나타낸다.

제2 세그먼트는 x_i,Xseg1+1, x_i, _Xseg1 ₊₂,...x_i, _Xseg2;

그리고, 마지막 세그먼트는 x_i, _Xseg1 ₊ _Xseg2 ₊₁, x_i, _Xseg1 ₊ _Xseg2 ₊₂,...x_i, _xi 으로 나타낸다.

여기서,

주의: X_i가 98 미만이면, 제3 세그먼트만이 존재하고, X_i가 98의 배수이면, 제3 세그먼트는 비어 있을 수 있다. 특정 세그먼트가 비어있는 경우, 어떤 펑처링도 비존재 세그먼트 상에서 실행되지 않는다.

문제있는 펑처링 레이트에 있어서 HARQ 제2 레이트 매칭단에 대한 추가 매개변수

매개변수 P, N_data, N_sys, N_pl, N_p2, N_p,ti, 및 N_p,t2가 계산되고, 추가 매개변수가 아래에서 한정된다.

세그먼테이션 후의 제2 레이트 매칭 전에 패리티 1 비트의 개수를 제1, 제2 및 제3 세그먼트 내의 패리티 1비트에 대하여 각각 N_p1 _, _segi, N_pl,seg2, N_pl _, _seg3이라고 한다. 세그먼테이션 후의 제2 레이트 매칭 전에 패리티 2 비트의 개수를 제1, 제2 및 제3 세그먼트 내의 패리티 1 비트에 대하여 각각 N_p2 _, _segl, N_p2 _, _seg2, N_p2 _, _seg3이라고 한다. 레이트 매칭 매개변수는 다음과 같이 결정될 수 있다.

N_data≤ N_sys + N_p1+ N_p2에 있어서, 펑처링은 제2 레이트 매칭단에서 수행된다.

세그먼테이션 후의 패리티 비트수는:

패리티 1 비트(b=2)와 패리티 2 비트(b=3)에 대한 각 세그먼트에서 패리티 비트의 수는:

매개변수 X_i, e_plus 및 e_minus는 아래 표 2에서 각각 계산된다.

[표 2]

스트림	세그먼트	X_i	e_lpus	e_minus
시스템 RM s		N_sys	N_sys	\|N_sys - N_t _, _sys\|
패리티 1 RM P1_2	제1	N_p1 _, _seg1	2ㆍN_p1 _, _seg1	2ㆍ\|N_p1 _, _seg1 - N_t _, _p1 _, _seg1\|
	제2	N_p1 _, _seg2	2ㆍN_p1 _, _seg2	2ㆍ\|N_p1 _, _seg2 - N_t _, _p1 _, _seg2\|
	제3	N_p1 _, _seg3	2ㆍN_p1 _, _seg3	2ㆍ\|N_p1 _, _seg3 - N_t _, _p1 _, _seg3\|
패리티 2 RM P2_2	제1	N_p2 _, _seg1	N_p2 _, _seg1	\|N_p2 _, _seg1 - N_t _, _p2 _, _seg1\|
	제2	N_p2 _, _seg2	N_p2 _, _seg2	\|N_p2 _, _seg2 - N_t _, _p2 _, _seg2\|
	제3	N_p2 _, _seg3	N_p2 _, _seg3	\|N_p2 _, _seg3 - N_t _, _p2 _, _seg3\|

디더링된(dithered) HARQ 제2 레이트 매칭에 대한 매개변수

레이트 매칭 매개변수 e_ini는 펑처링의 경우 RV 매개변수에 따라 비트 스트림의 각 세그먼트에 대하여

를 사용하여 계산된다. 여기서,

이고, r_max는 r를 변경함으로써 허용되는 잉여 버전의 총 개수이다. r_max는 변조 모드에 따라 변하며, 즉, 16QAM에서는 r_max=2이고, QPSK에서는 r_max=4이다.

주의: 모듈로 연산에 있어서, 다음 설명이 사용된다: (x mod y)의 값은 엄격하게 0 내지 y-1(즉, -1 mod 10 = 9)의 범위에 있다. 레이트 매칭 알고리즘은 패 리티 스트림의 각 세그먼트에 대하여 요구된다.

두 패리티 스트림 모두에 대하여, 레이트 매칭 알고리즘이 3개의 세그먼트 각각에 대하여 요구된 후에, 3개의 펑처링된 세그먼트는 이들의 원래 순서대로 접합되어야 한다.

재접합된 비트 스트림은 다음으로 나타낸다:

HARQ 비트 수집은 N_row×N_col 크기의 사각 인터리버를 사용하여 달성된다. 행과 열의 개수는 다음으로부터 결정된다:

16QAM에서 N_row=4, 및 QPSK에서 N_row=2

N_col = N_data/N_row

여기서, N_data가 사용된다.

데이터는 열별로 인터리버에 기입되고, 제1 열로부터 개시하여 열별로 인터리버에서 판독된다.

N_t _, _sys는 전송된 시스템 비트의 개수이다. 중간 값 N_r과 N_c는 다음을 사용하여 계산된다:

N_c=0 이고 N_r > 0인 경우, 시스템 비트는 행 1... N_r에 기입된다.

다르게는, 시스템 비트는 제1 N 열에서 행 1... N_r _+l에 기입되고, N_r > 0인 경우, 나머지 N_col-N_c열에서 행 1... N_r에 기입된다.

나머지 공간은 패리티 비트로 채워진다. 패리티 비트는 각각의 열의 나머지 행에 열별로 기입된다. 패리티 1과 2 비트들은 번갈아 기입되어, 최소 인덱스 번호를 갖는 제1 이용가능 열에서 패리티 2 비트로 개시한다. 두 개의 패리티 스트림이 동일하지 않은 길이인 경우, 패리티 1과 2 비트는 패리티 2 비트에서 다시 개시하여, 보다 짧은 패리티 스트림의 말단까지 번갈아 기입될 수 있으며, 그 후 보다 긴 스트림으로부터 나머지 패리티 비트가 기입될 수 있다.

각 열에 대한 16QAM의 경우, 비트는 행 1, 행 2, 행 3, 행 4의 순서로 인터리버에서 판독된다. 각 열에 대한 QPSK의 경우, 비트는 행 1, 행 2의 순서로 인터리버에서 판독된다.

레이트 매칭 이슈의 분석이 제1 단 HS-DSCH 레이트 매칭이 투명한 상황으로 한정되는 경우, 레이트 매칭 패턴의 주기성과 터보 인코더의 고유 주기성 간의 상호작용으로부터 성능 저하가 발생한다. 특히, 문제있는 코드 레이트에서, 잔존자(survivor; 즉, 비 펑처링된) 비트의 위치(비 펑처링된 비트 스트림에서)는 비 펑처링된 스트림의 긴 세그먼트에 대하여 모듈로 7 주기 내에서 동일한 위치 또는 위치들에 있게 된다. 제1 단이 투명하지 않은 경우 정확하게 동일한 메커니즘을 통해 성능 저하가 발생함이 밝혀졌다.

후술하는 설명에서, "펑처링 패턴"은 원형 스트림으로부터 펑처링된 비트의 위치 패턴으로 한정된다. "펑처링 레이트"는 원형 비트 스트림에서 펑처링된 비트 위치들(펑처링된 위치 포함) 간의 비트수의 역으로 한정된다.

2단 레이트 매칭의 경우, 저하를 야기하는 펑처링은 두가지 방법으로 발생할 수 있다:

1) 제1 단에만 펑처링된 비트에서 발생하는 패턴

2) 제2 단 후에 펑처링된 비트에서 발생하는 패턴; 이 패턴은 제1 및 제2 레이트 매칭단 모두에 의존한다.

성능 저하를 야기하는 이들 펑처링 메커니즘 모두를 회피하기 위해서, 다음 방법이 채택된다:

제1 단에서, 펑처링이 문제있는 펑처링 패턴을 야기할 수 있는 지를 테스트한다. 이는 펑처링 패턴에서 주기성의 길이를 예측하는 "묵시적 기간" 펑션을 평가하여 달성된다. 제1 단 레이트 매칭은 계산된 묵시적 기간이 필요성을 나타낸 경우에만 조절된다. 이 경우, 제1 패리티 스트림에서 펑처링된 비트의 양은 약간 증가하지만, 제2 스트림에서는, 이에 대응하여 그 개수가 약간 감소한다. 이는 두 스트림에서 모두 펑처링 레이트를 시프트하여 모듈로 7 주기성을 나누는 반면에 펑처링된 비트의 전체 양을 동일하게 유지하는 효과이다. 각 스트림에서 펑처링 레이트의 조절은 각 스트림의 코딩 성능이 영향을 받지 않도록 충분히 작게 유지된다.

제2 단에서, 제1 단에서 실행된 펑처링 레이트에 대한 조절을 고려하여, 각 스트림에 대한 복합 펑처링 레이트가 계산된다. 각 스트림에서 복합 펑처링 레이트는 모듈로-7 주기 패턴에서 레이트를 예측하는 룩업 테이블과 비교되며, 이에 따라, 코딩 저하가 발생할 수 있다. 스트림의 복합 레이트가 문제있는 레이트 범위 내에 해당하면, "디더링" 알고리즘이 적용된다.

제1 단에서 펑처링 패턴이 성능 저하를 야기할 수 있거나 제2 단 레이트 매칭 후에 원하지 않은 패턴에 기여할 수 있으면, 상이한 펑처링 레이트가 두 개의 패리티 스트림에서 적용된다. 이 경우, 제1 패리티 스트림에서 펑처링된 비트의 개수는 ΔN_PARITY만큼 감소하지만, 제2 스트림에서 펑처링된 비트의 개수는 동일한 양만큼 증가한다. 이러한 변화가 발생할 지에 대한 판단은, 비 펑처링된 스트림에서 동일한 모듈로 7 위치를 보유한 잔존 비트의 실행 길이의 역수를 추정하는 계산된 매개변수에 기초한다. 이 길이는 49비트(즉, 7 모듈로 7 주기) 이상이 되며, 스트림 길이에 대한 조정이 적용된다.

디더링된 펑처링 알고리즘은 제2 단에서 두 개의 패리티 스트림 하나 또는 둘 모두에 적용될 수 있다. 패리티 스트림을 처리한 경우, 알고리즘은 두 개의 펑처링 레이트, 즉, 하나는 원형보다 높고 다른 하나는 원형보다 낮은 레이트를 사용하고, 그 후 이들 두 펑처링 레이트 사이에 스위칭하면서 펑처링을 패리티 비트 스트림에 적용한다. 펑처링된 비트의 총 수는 원형 알고리즘에서와 동일하게 유지된다. 일반적으로, 패리티 스트림 내에서 두 개의 펑처링 간의 하나 또는 다수의 스위칭 포인트를 가질 수 있다. 각 레이트에서 펑처링된 비트 스트림 부분은 스위칭 포인트의 개수와 독립적이기 때문에, 포인트 개수는 성능에 중요하지 않다.

스위칭 포인트의 개수는 1(또는 2)로 설정되며, 이는 펑처링된 스트림이 제1 세그먼트가 원형보다 낮은 펑처링 레이트를 사용하고, 제2 세그먼트가 높은 펑처링 레이트를 사용하게 되는, 2(또는 3) 세그먼트로 이루어짐을 의미한다. 두 세그먼트가 전체 패리티 스트림을 설정하지 않으면, 제3 세그먼트가 원형 레이트에서 펑처링된 말단에 허용된다. 제3 세그먼트는 짧게 유지되어, 정확하게 올바른 양의 비트가 전체 펑처링 레이트를 유지할 수 있게 한다. 패리티 스트림을 이와 같이 낮은 개수의 세그먼트로 나눔으로써, 원형 레이트 매칭 알고리즘은 몇몇 사소한 매개변수 변화로 용이하게 사용될 수 있다.

제1 세그먼트에서의 보다 높은 펑처링 레이트와 원형 레이트 간의 차이와 제2 세그먼트에서의 보다 낮은 펑처링 레이트와 원형 레이트 간의 차이는 1/49로 설정된다. 이러한 선택은 모든 경우에 문제있는 레이트가 회피될 수 있게 하지만, 코딩 레이트에서의 상당한 변화를 나타내지 않는다.

대부분의 경우, 변형된 레이트 매칭 알고리즘은 상술한 것과 완전 동일한 방식으로 동작한다. 제1 또는 제2 단 레이트 매칭이 성능 저하를 야기할 수 있는 일부 경우에는, 동일하지 않은 길이 스트림 및/또는 디더링이 적용된다. 이들 변경은 모두 임의의 방식으로 레이트 매칭 절차의 핵심을 변경하지 않지만, 적용된 레이트 매칭 매개변수를 변경한다. 더욱이, 일 구현예에서, 이 변형은 시스템의 임의의 다른 부분에 영향을 미치지 않으면서 레이트 매칭 DSP 소프트웨어에 대하여 변형되어 달성될 수 있다.

문제있는 터보 코드 펑처링 패턴의 검출, 회피/교정을 제공하는 바람직한 실시예의 설명 및 다른 솔루션을 상술하였다. 본 발명은 특히 바람직한 실시예를 참조하여 설명하였지만, 당업자는 여기서 설명하는 본 발명의 범위를 벗어나지 않고 형태 및 세부사항에서 다양한 변화가 행해질 수 있음을 이해할 것이다.

Claims

무선 통신에서 터보 코딩된 전송 채널에 대한 레이트 매칭 방법에 있어서,

전송 블록에 있는 비트들을 제1 코드 블록, 제2 코드 블록 및 제3 코드 블록으로 분리하는 단계;

상기 제1 코드 블록에 배열된 터보 인코딩된 시스템 비트들을 인터리빙하는 단계;

상기 제2 코드 블록에 배열된 제1 터보 인코딩된 패리티 비트 스트림을 인터리빙하는 단계;

상기 제3 코드 블록에 배열된 제2 터보 인코딩된 패리티 비트 스트림을 인터리빙하는 단계;

제1 단(stage)의 레이트 매칭을 수행하는 단계 - 상기 제1 단의 레이트 매칭을 수행하는 단계는, 펑처링(puncturing)이, 문제있는 펑처링 패턴을 야기할 지 여부를 검사하는 단계를 포함함 - ;

상기 펑처링이 문제있는 펑처링 패턴을 야기할 경우, 상기 제1 단의 레이트 매칭을 조정하는 단계;

제2 단의 레이트 매칭을 수행하는 단계

를 포함하는 레이트 매칭 방법.
제 1 항에 있어서, 상기 펑처링이, 문제있는 펑처링 패턴을 야기할 지 여부를 검사하는 단계는, 펑처링 패턴의 주기성(periodicity)의 길이를 예측하는 묵시적 기간 펑션(implicit duration function)을 평가하는 단계를 포함하는 것인, 레이트 매칭 방법.
제 1 항 또는 제 2 항에 있어서,

상기 제1 단의 레이트 매칭을 조정하는 단계는 상기 인터리빙된 제1 패리티 비트 스트림 내의 펑처링된 비트들의 수를 증가시키는 단계를 포함하는 것인 레이트 매칭 방법.
제 1 항 또는 제 2 항에 있어서,

상기 제1 단의 레이트 매칭을 조정하는 단계는 상기 인터리빙된 제2 패리티 비트 스트림 내의 펑처링된 비트들의 수를 감소시키는 단계를 포함하는 것인 레이트 매칭 방법.
제 1 항 또는 제 2 항에 있어서,

상기 제1 단의 레이트 매칭을 조정하는 단계는 펑처링된 비트들의 총 갯수가 동일하도록 유지하는 것인 레이트 매칭 방법.
제 1 항에 있어서,

상기 제2 단의 레이트 매칭을 수행하는 단계는,

상기 인터리빙된 시스템 비트들, 상기 인터리빙된 제1 패리티 비트 스트림 및 상기 인터리빙된 제2 패리티 비트 스트림 각각에 대한 복합 펑처링 레이트를 계산하는 단계;

상기 복합 펑처링 레이트가 문제있는 레이트인 지 여부를 결정하기 위해 상기 복합 펑처링 레이트를 룩업 테이블(look up table)과 비교하는 단계;

상기 복합 펑처링 레이트가 문제있는 레이트인 경우, 디더링(dithering) 알고리즘을 적용하는 단계를 포함하는 것인 레이트 매칭 방법.
제 6 항에 있어서,

상기 룩업 테이블은 모듈로-7 주기적 패턴이 일어나는 레이트를 예측하는 것인 레이트 매칭 방법.
제 6 항 또는 제 7 항에 있어서, 상기 디더링 알고리즘은,

제1 펑처링 레이트와 제2 펑처링 레이트 사이에서, 인터리빙된 패리티 비트 스트림으로 스위칭함으로써 펑처링하는 것을 포함하고,

상기 제1 펑처링 레이트는 원래의 펑처링 레이트보다 높고, 상기 제2 펑처링 레이트는 상기 원래의 펑처링 레이트보다 낮은 것인 레이트 매칭 방법.
제 6 항 또는 제 7 항에 있어서,

상기 디더링 알고리즘은 상기 인터리빙된 제1 패리티 비트 스트림 및 상기 인터리빙된 제2 패리티 비트 스트림 중 어느 하나 또는 모두에 적용되는 것인 레이트 매칭 방법.
제 6 항 또는 제 7 항에 있어서,

상기 디더링 알고리즘은 펑처링된 비트들의 총 갯수를 동일하도록 유지하는 것인 레이트 매칭 방법.
제 6 항 또는 제 7 항에 있어서,

상기 디더링 알고리즘은 하나의 스위칭 포인트를 적용할 수 있는 것인 레이트 매칭 방법.
제 6 항 또는 제 7 항에 있어서,

상기 디더링 알고리즘은 둘 이상의 스위칭 포인트를 적용할 수 있는 것인 레이트 매칭 방법.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제