JP4309767B2 - 速度整合のための方法 - Google Patents

Description

本発明は、ある時間間隔内の複数の入力ビットをこの時間間隔内の固定数の出力ビットに速度整合するための方法に関する。

通信システムにおける伝送チャネルはデータ転送に対してある一定のデータ転送速度を提供する。これは、通信システムへの伝送チャネルの埋込みがデータ転送速度に制限を課すことに起因している。しかしながら、アプリケーションのデータ転送速度が伝送チャネルにより提供されるデータ転送速度とは異なっていることもありうる。したがって、個々のデータ転送速度はインタフェースで整合されなければならない。これについては後でＵＭＴＳ（Universal Mobile Telecommunications System）での例を用いて詳細に説明する。

ＵＭＴＳの重要な側面は、先行の移動通信システムに比べて高いデータ転送速度を提供するという点である。それゆえ、現在、特別なダウンリンク伝送、いわゆる高速データアクセス（ＨＳＤＰＡ）が確立されつつある。高速データアクセス（ＨＳＤＰＡ）はデータチャネルとしてＨＳ−ＤＳＣＨ（高速専用ダウンリンク共通チャネル）を使用し、関連する制御チャネルとしてＨＳ−ＳＣＣＨ（ＨＳ−ＳＣＣＨに関連した共通制御チャネル）を使用している。

ＨＳＤＰＡデータチャネルは基本的に現存のＵＭＴＳダウンリンク共通チャネルを拡張したものである。ＨＳＤＰＡは、異なるユーザ又は移動局を、拡散率が１６である１５個までの符号で符号多重化することができる。しかしながら、プライマリ多元接続は時間領域内でのものあり、転送時間間隔（ＴＴＩ）ごとに異なるユーザをスケジューリングすることができが、ＴＴＩは、３つのＵＭＴＳスロット、すわなち、２ｍｓに相当するので、特殊な時間窓である。また、１ユーザに割当てられる符号の数もＴＴＩごとに変化しうる。システム負荷とチャネル条件とに応じて、基地局又はノードＢは変調及び符号化率を各ユーザに合うよう適応させる。符号化率と変調とのある特定の組み合わせはＭＣＳ（変調符号化体系）レベルと呼ばれる。ＭＣＳはＴＴＩごとに変わりうる。ある特定のＭＣＳはチャネル条件の測定に基づいて選択される。

高データ転送速度を達成するためには、高い毎符号情報ビット伝送速度を許可する変調符号化体系が使用される。チャネル符号化のためには、速度Ｒ＝１／３の符号、特にターボ符号が使用される。チャネル符号化のためには、実際に情報を搬送するビットにビットを付加し、データ転送中に変更が生じた場合でも受信機において実際に情報を搬送するビットが再構成できるようにする。実際に情報を搬送するビットは組織ビット又は負荷ビットと呼ばれ、付加的なビットはパリティビットとして保護のために使用される。ターボ符号の伝送速度は、組織ビットと転送すべきビットの総数との間の関係を表したものである。

図１には、ＨＳ−ＤＳＣＨのためのトランスポートチャネル符号化構造の一部が示されている。チャネル符号化の後には、いわゆる物理層ハイブリッドＡＲＱ（自動再送要求）機能が続く。物理層ハイブリッドＡＲＱ機能は、チャネル（ターボ）コーダの出力側におけるビット数をＨＳ−ＤＳＣＨ物理チャネルのビット総数に整合させる速度整合機能を含んでいる。

ハイブリッドＡＲＱ機能はパラメータＲＶ（冗長バージョン）により制御される。すなわち、物理層ハイブリッドＡＲＱ機能の出力側におけるビットセットそのものは、入力ビットの数、出力ビットの数、及びＲＶパラメータに依存する。ＲＶパラメータそれ自体はパラメータｓ及びｒを含む。ＲＶパラメータｓは値０又は１をとり、自己復号可能な伝送（１）又は自己復号不可能な伝送（０）を区別することができる。自己復号可能な伝送に関しては、優先権は組織ビットに与えられる。組織ビットはターボデコーダのビット入力と同一である。明らかに、すべての組織ビット（プラス幾つかのパリティビット）が伝送されれば、パケットは少なくとも十分良好なチャネル条件の下では復号されうる。組織ビットがすべて伝送されているのではなければ、パリティビットの選択次第では、パケットが復号されないことがある。自己復号不可能な伝送に関しては、優先権はパリティビットに与えられる。これらの伝送は特に再送にとって有効である。というのも、これらは最初の伝送とは異なるビットを含んでおり、したがって最初の自己復号可能な伝送と組み合わされると良好なパフォーマンスを提供する。ＲＶパラメータｒは組織ビットとパリティビットの相対的数は変化させないが、どのビットのセットがこれらのクラスの内で使用されるかを設定する。このようにして、ｓの値が変化しないように選択された場合でも、異なる再送を選択することができる。物理層ハイブリッドＡＲＱ機能は、図２に示されているように、２つの速度整合段から成っている。

第１の速度整合段では、チャネル符号化後のビットの数がＵＥの格納容量を超えた場合には、パリティビットのみが破棄される。速度整合には、パンクチャリングと呼ばれるビットの間引きか、または、ビットの繰り返しの２つの方法が存在する。出力ビットの数は、ＨＳ−ＤＳＣＨのＴＴＩにおいて使用可能な物理チャネルビットの数にはまだ整合していない。代わりに、出力ビットの数は、ユーザ設備（ＵＥ）の利用可能なソフトバッファリング容量に整合している。このソフトバッファリング容量に関する情報は上位層により提供される。入力ビットの数がＵＥソフトバッファリング容量を超えない場合には、第１の速度整合段は透過的であることに注意されたい。ＵＥソフトバッファリング容量は仮想増加的冗長性（ＩＲ）バッファとも呼ばれる。

第２の速度整合段は、第１の速度整合段の出力側におけるビットの数をＨＳ−ＤＳＣＨのＴＴＩにおいて使用可能な物理チャネルビットの数に整合させる。第２の速度整合段はビットのパンクチャリング及び繰り返しのためのアルゴリズムを使用する。このアルゴリズムは、基本的にパンクチャリングパターンをシフトさせる速度整合パラメータ、例えば、ｅ_ｉｎｉパラメータの様々な値を使用する。ｅ_ｉｎｉパラメータはまたいわゆる冗長バージョン又はＲＶパラメータ、とりわけ、ｒに依存する。異なる冗長バージョンのすべてが、関連するタイプのビットではあるが異なるビットを同じ数だけ選択する。これについては後でより詳細に説明する。ＲＶパラメータの値に応じて、速度整合アルゴリズムも入力ビット（組織ビット及びパリティビット）の異なるセットに対して各様に適用されるようにしてもよい。

上記の速度整合は、様々な入力ビットストリームの速度を、伝送チャネルの外部から固定された速度に適応させることとして一般的に記述することもできる。「速度」又は「ビットストリーム」について論じる代わりに、時間窓で状況を記述することもできる。この時間窓には、それぞれのビット伝送速度に依存した数のビットが現れる。また、速度を比較する代わりに、時間窓内のビットの数を比較してもよい。

２つの速度整合段を用いた上記アプローチは現在論じられているものである。このアプローチが、ユーザ端末又はユーザ設備（ＵＥ）における簡単なバッファ管理、簡単なパラメータ計算、及び、ＵＭＴＳ仕様書のリリース９９バージョンにおいて使用される既存の速度整合アルゴリズムの再利用などのような広範な利点を提供するとしても、幾つかのケースにおいてはこのタイプの速度整合は不利となる。これは特に、限られたＵＥソフトバッファリング容量のゆえにＵＥ（ユーザ設備）バッファ速度整合がパンクチャリングを行い、チャネル速度整合段が繰り返しを行う場合に当てはまる。繰り返しは、ＴＴＩ内で使用可能なチャネルビットの数がＵＥ仮想ＩＲ（増加的冗長性）バッファ容量よりも大きいときに、第２段において生じる。

しかしながら、受信側での良好な検出の可能性を改善するという観点からは、諸研究が示しているように、これは不利である。
発明の開示
以上の記述に基づけば、本発明の課題は、１つより多くの段において行われる速度整合プロセスを最適化し、最後の速度整合段の出力側において、改善された情報内容が得られるようにすることである。

本発明の課題は、入力ビットが少なくとも２つの異なるビットクラスから成る集合から成っており、前記クラスの各々は前記時間間隔内に所定数のビットを有しており、速度整合が２つの速度整合段において行われ、その際、第１の速度整合段は異なるビットクラスの集合から選択されたビットクラスに対して作用し、それにより、前記異なるクラスのビットの数の間に比率を確立し、第２の速度整合段は、前記比率が第２の速度整合の後も正確に又は近似的に維持され、異なるビットクラスのビットから構成された固定数の出力ビットが得られるように、すべてのビットクラスに対し作用するようにした、ある時間間隔内の入力ビットの数を前記時間間隔内の出力ビットの固定された数に速度整合するための方法により解決される。

また、上記課題は、パンクチャリング及び繰り返しのために、パンクチャリング又は繰り返しを行うべきビットクラスからのビットの数を定める第１数が前もって決定され、ビットの種々のグループがそれぞれ冗長バージョンを形成し、（初期誤差変数）パラメータｅ_ｉｎｉに依存して冗長バージョンが形成され、各冗長バージョンは少なくともつの第１の冗長バージョンパラメータｒ又は第２の冗長バージョンパラメータｓにより記述され、

ｅ_ｐｌｕｓは各パンクチャリング動作の後に使用される誤差増分変数であり、ｒ_ｍａｘは冗長バージョンの最大数であり、ｅ_ｐｌｕｓは誤差変数の増分であるように構成された速度整合スキームにより解決される。

本発明の有利な実施形態は従属請求項において示されている。

本発明は、第１の速度整合段の後に、また、第２の速度整合段において繰り返しが行われる場合には最後の速度整合段の後に、達成されたパリティビットと組織ビットとの間の比率を大まかに維持するという発想に基づいている。この比率は大まかにしか維持しえない。というのも、第２の速度整合段では整数個のビットしか繰り返すことができないからである。このことは、相応して比率の僅かな変化をもたらす可能性がある。しかしながら、この変化は高々１つ又は２つのビットに対応するだけなので小さい。これは物理チャネルを介して転送されたデータの復号可能性の研究に基づいている。研究の結果として、比率の不均衡は転送されたビットの復号可能性の低下につながることが分かっている。言い換えれば、第２の速度整合段の繰り返し率は、第１の速度整合段における処理手順とは関係なく、すべてのビットクラスに関しておおよそ同じである。
図面の簡単な説明
以下では、添付図面を参照しつつ有利な実施例を用いて本発明を説明する。

図１は、ＨＳ−ＤＳＣＨのためのトランスポートチャネル符号化構造の一部を示しており、
図２は、ＵＭＴＳにおけるＨＳＤＰＡの場合の物理層ハイブリッドＡＲＱ機能を示しており、
図３は、基地局と移動局との間の通信ネットワークにおけるＨＳＤＰＡを介したデータ転送の実施例を概略的に示しており、この場合、速度整合は基地局において行われ、相応する解除は移動局又はユーザ設備において行われる。
発明の詳細な説明
本発明に先行する研究において、第１段におけるパンクチャリングと第２段における繰り返しの連結は、実際には第２段における繰返し率が多少低い場合にのみ行われるべきであることが分かっている。さもなければ、違う符号化体系がより良い結果を生み出すことになり、おそらく違う符号化体系が使用されることになる。それにもかかわらず、パンクチャリングと繰り返しの組み合わせは、ネットワークステータス、使用可能なトランスポートブロックサイズの細分性などに関連した他の理由によっても生じることがありうる。いずれにせよ、以下に説明するように、第２の速度整合は改善することができる。まず、図２に関連して、第２段のための速度整合パラメータの計算の分析から始める。第１の速度整合は、仮想ＩＲバッファ（ＢＵＦ）の限られた容量の主因であるパリティビットに対して、図示のケースでは、パリティ１及びパリティ２に対して行われる。ここで、以下の区別が為されなければならない。
ａ）入来ビットの数が仮想ＩＲバッファＢＵＦの容量に等しい又はより小さい。この場合、第１の速度整合段（ＦＲＳ１）はすべてのビットクラス、すなわち、組織ビット及びパリティビットに対して透過的である。
ｂ）入来ビットの数が仮想ＩＲバッファＢＵＦの容量より大きい。この場合、パンクチャリングがパリティビットに対して行われる。したがって、第１の速度整合ユニットの後では、組織ビットとパリティビット１とパリティビット２との間の所定の比又は割合が確立されている。第１の速度整合ユニットＲＭＵ１の後のすべてのクラスのビット総数はＮ_ｓｙｓ＋Ｎ_ｐ１＋Ｎ_ｐ２である。

第２の速度整合段（ＲＭＵ２）では、この数Ｎ_ｓｙｓ＋Ｎ_ｐ１＋Ｎ_ｐ２を伝送チャネルの所与のビット数Ｎ_ｄａｔａに整合させられなければならない。第２の速度整合段ＲＭＵ２では、整合のために必要ならば、すべてのビットにパンクチャリング又は繰り返しを施してよい。本発明は、符号化された情報を十分に保存するパンクチャリング又は繰り返しの方法を提供する。理論的に、パフォーマンスの観点からは、初めにパンクチャリングを行い、その後に繰り返しを行うことは合理的ではない。しかし、上で説明したように、これはＵＥバッファの限界のゆえに生じることがある。つぎに、上で述べたＨＳＤＰＡの実現に関連した実施例を用いて本発明を説明する。

ＨＳＤＰＡのために、第１段におけるパンクチャリングは、ターボ符号のパンクチャリングに関するＲ９９（リリース９９）において定められた規格に従って行われるので、パリティビットに対してのみパンクチャリングが行われ、組織ビットは透過的、すなわち、パンクチャリングが施されない。第１段の後のパリティ１及びパリティ２のビットに対する組織ビットの比率は、パンクチャリングが適用された場合、１：１：１とは異なる。これは、第１の速度整合段において、ソフトバッファ容量が限られているためパンクチャリングが必要な場合には、パリティビットに対してパンクチャリングが施されるのに対して、組織ビットにはパンクチャリングが施されないためである。しかしながら、Ｒ９９に関するシミュレーションでは、組織ビットにパンクチャリングを施さないことでパフォーマンスが改善されることが示されている。図１には、［１］に記載された２ステップ速度整合アプローチが示されている。これについては上で既に説明した。

図２には、２ステップ速度整合（物理層ＨＡＲＱ機能）が示されている。図中では、
ＲＭ Ｐｉ＿ｊ：パリティビットのクラスｉに対する段ｊにおける速度整合；
ＲＭ Ｓ：組織ビットのクラスに対する速度整合；
Ｎ_ｋ：それぞれのビットｋ（組織ビット又はパリティビット）の数；
Ｎ_ｔ，ｋ：伝送すべきそれぞれのビットｋの数
である。

現在のところ、第２の速度整合の規則は、冒頭で述べたように、バランスがとれておらず、第１の速度整合の後の組織ビットとパリティビットとの間の比率を維持しない。使用可能な数の繰り返しビットは、単純に組織ビット、パリティビット１、及びパリティビット２に等しく細分される。この結果として、繰り返し率はパリティビットと組織ビットとで等しくなくなる。これを避けるために、本発明による方法は、チャネル速度整合の３つのビットストリームのすべてにおける繰り返しを大まかに（近似的に）等しくすることを提案する。詳しくは、Ｎ_ｄａｔａ＞Ｎ_ｓｙｓ＋Ｎ_ｐ１＋Ｎ_ｐ２の場合には、第２の速度整合段において繰り返しを行う。Ｎ_ｄａｔａはＴＴＩごとの使用可能な物理チャネルビットの数を表している。組織ビット、パリティビット１、及びパリティビット２の繰り返しの量を計算するため、１つの実施形態では、伝送のための組織ビットの数を計算する次の式が使用される。

本発明の別の実施形態
ａ）第２の速度整合段（チャネル速度整合）のパラメータ
第２の速度整合段のパラメータはＲＶパラメータｓ及びＲＶパラメータｒの値に依存する。ＲＶパラメータｓは値０又は１をとり、自己復号可能な伝送（１）又は自己復号不可能な伝送（０）を区別することができ、ＲＶパラメータｒ（値域は０〜ｒ_ｍａｘ）は初期誤差変数ｅ_ｉｎｉを変化させる。

第２の速度整合以前のビットの数をそれぞれ、組織ビットについてはＮ_ｓｙｓ、パリティ１ビットについてはＮ_ｐ１、パリティ２ビットについてはＮ_ｐ２で表すとする。ＴＴＩごとの使用可能な物理チャネルビットの数はＮ_ｄａｔａである。ビット分離が使用され、速度整合パラメータは以下のようにして決定される。

Ｎ_ｄａｔａ≦Ｎ_ｓｙｓ＋Ｎ_ｐ１＋Ｎ_ｐ２の場合には、第２の速度整合段においてパンクチャリングが行われる。再送の際に伝送される組織ビットの数は、自己復号可能なタイプの伝送の場合（ｓ＝１）には、
Ｎ_{ｔ，ｓｙｓ}＝ｍｉｎ｛Ｎ_ｓｙｓ，Ｎ_ｄａｔａ｝
であり、自己復号不可能な場合、すなわち、ｓ＝０の場合には、
Ｎ_{ｔ，ｓｙｓ}＝ｍａｘ｛Ｎ_ｄａｔａ−（Ｎ_ｐ１＋Ｎ_ｐ２），０｝
である。

Ｎ_ｄａｔａ＞Ｎ_ｓｙｓ＋Ｎ_ｐ１＋Ｎ_ｐ２の場合には、第２の速度整合段において繰り返しが行われる。すべてのビットストリームにおける同じ繰り返し率は、伝送される組織ビットの数を

に設定することにより達成される。伝送においてパリティビットのために使用できる余地は、パリティ１及びパリティ２のビットに関してそれぞれ

である。

表１は第２の速度整合段に関するパラメータ選択の結果をまとめたものである。表１のパラメータａは［２］の場合と同じに選択されている。すなわち、パリティ１に対してはａ＝２であり、パリティ２に対してはａ＝１である。

速度整合パラメータｅ_ｉｎｉ（［２］のサブクラス４．２．７．５を参照）は、各ビットストリームについて、ｅ_ｉｎｉ変更パラメータｒに応じて、パンクチャリングの場合、すなわち、Ｎ_ｄａｔａ≦Ｎ_ｓｙｓ＋Ｎ_ｐ１＋Ｎ_ｐ２の場合には、

を用いて、繰り返しの場合、すなわち、Ｎ_ｄａｔａ＞Ｎ_ｓｙｓ＋Ｎ_ｐ１＋Ｎ_ｐ２の場合には、

を用いて計算される。

本発明の別の幾つかの実施形態も当業者により適用可能である。例えば、丸め記号は、上向きもしくは下向きに丸めるように、又は、偶数から次の偶数まで再び上向きもしくは下向きに丸めるように選択することができる。このようにして、ある程度の微調整が可能である。例として、以下に有利な実施形態を幾つか示す。

第１の速度整合は、幾つか（又は正確に１つ）の第１パリティビットが存在する、すなわち、Ｎ_ｐ１＝１であるが、第２パリティビットが存在しない、すなわち、Ｎ_ｐ２＝０であるケースを生じさせることがありうる。その場合、上に示した式は第２パリティビットの繰り返しを生じさせるが、これは繰り返すべきビットが存在しないため不可能である。これは賢く設計されたシステムにおいてはおそらく使用されることのない極端なケースであるが、それでも式の僅かな変更

によりこのケースをもカバーすることが可能である。

このように、第２の速度整合の後に１つもパリティ２が存在しなければ、伝送されるすべてのビットは組織ビットに割り当てられる。したがって、パリティビットは、特にパリティビット２は、繰り返されなくてもよい。これにより、存在しないパリティ２ビットを繰り返さなければならないという問題は回避される。第１の速度整合ステップの詳細に応じて、第１の速度整合の後、パリティ１ビットは存在しないがパリティ２ビットが１つ存在するという状況は存在しないということが起こりうる。また、他の状況も可能である。すなわち、第１の速度整合ステップが（パリティ１ビットとパリティ２ビットの両方の合計が奇数である場合に）パリティ１ビットより多くのパリティ２ビットを形成するという状況もありうる。このことはＵＭＴＳ向けに提案された第１の速度整合ステップに当てはまる。そして、また、第１の速度整合の後、パリティ２ビットは存在しないがパリティ１ビットが１つ存在するという状況も生じない。このケースでは、上記の式は直接には適用可能でないが、指摘された原理は、第１の速度整合の後にパリティ１ビットよりもパリティ２ビットの方が多く存在するケースにも適用することが可能である。基本的に、本明細書中に示されたすべての式において、「パリティ１」及び「パリティ２」ならびに相応するインデックスは交換されなければならない。したがって、ＵＭＴＳシステムの拡張に使用される式（及びその説明）は本明細書に示された式そのものではなく、「パリティ１」と「パリティ２」を交換した式である。例えば、直前の式は、

と変更される。

同様に、他のすべての式もパリティ１とパリティ２を交換することによって変更することができる。これは極めて明らかなことなので、本明細書全体を通して強調されることはないが、それでも本発明の適用の範囲内にあるものと見なされる。実際、どのストリームをパリティ１又はパリティ２と呼ぶかは、少なくとも第２の速度正号段の目的にとっては、純粋に命名の問題にすぎないと考えることができる。

さらなる拡張として、第２の速度整合の後にパリティ２ビットよりも多くの又は同じ数のパリティ１ビットが存在するようにすることが望ましい場合もある。このことは、パリティビットに使用可能なビットの数が奇数である場合には、Ｎ_ｔ，ｐ１＝１＋Ｎ_ｔ，ｐ２の意味でパリティ１ビットが優先されることを意味する。このような優先の１つの理由は、同じ優先がすでに第１の速度整合後のビットに与えられており、同じ優先が第２の速度整合にも与えられれば、優先が逆である場合よりも、第２の速度整合ステップのパンクチャリング率及び繰り返し率がパリティ１ビットとパリティ２ビットとの間でより近くなるからである。

別の利点は、第２の速度整合後の後続処理ステップの実施が容易になることである。例えば、同じ出願人による「ＨＳＤＰＡ向けのビット分配機能の最適化」と題された２００２年２月１９日付けの別の出願には、これらのビットをさらにいわゆる高信頼位置及び低信頼位置にどのように分配するかに関する方法が示されている。この目的で、ある特定の処理ステップにおいて、パリティ１ビットとパリティ２ビットを交互に書き込むことが提案されている。パリティ１ビットがパリティ２ビットよりも高々１つ多い（又は同数である）場合には、この発明により提案されているように、パリティ１ビットから始めてパリティ１ビットとパリティ２ビットを交互に書き込むことがつねに可能である。その他の場合には、最後に２つのパリティ２ビットを続けて書き込まなければならない。これは明らかに洗練さで劣っており、また、ある特定のケースでは、この例外に対処する必要性から実施を複雑化させてしまう。

パリティ１ビットに対するこの優先を達成するための式は、単純に計算の丸めを逆にしたものである。すなわち、パリティ１ビットとパリティ２ビットに関して、伝送におけるパリティビットの数をそれぞれ

として計算するものである。

同じ目的を達成する、すなわち、第２の速度整合ステップ後のビットの効率的な取扱いを可能にする別の実施形態は、パリティビット用に使用可能なビットの数をつねに偶数にすることである。伝送に使用可能なビットの総数も偶数である（ＨＳＤＰＡの場合がまさにそうであるが、議論は総数が奇数である場合にも適応させることできる）と仮定すると、このことは伝送すべき組織ビットの数も偶数となるように選択しなければならないことを意味する。これは、伝送すべき組織ビットの数Ｎ_{ｔ，ｓｙｓ}の計算に関して、次の整数への丸めではなく、偶整数への丸めを行うことにより為される。また、丸めは上向きに又は下向きに又は最も近い偶整数に向かって行ってもよい。最後のケースでは、また、丸めは前の丸めの結果が奇整数ならば上向きに又は下向きに行うことができ、この特別なケースにおいては、４で割り切れる最も近い整数への丸めを行ってもよい。

したがって、式は例えば以下のように書ける。

Ｎ_ｄａｔａ＞Ｎ_ｓｙｓ＋Ｎ_ｐ１＋Ｎ_ｐ２の場合には、第２の速度整合段において繰り返しが行われる。すべてのビットストリームにおける同じ繰り返し率は、伝送される組織ビットの数を

に設定することにより達成される。伝送におけるパリティビットの数は、パリティ１及びパリティ２のビットに関してそれぞれ

である。このケースでは、Ｎ_ｔ，ｐ１とＮ_ｔ，ｐ２の計算に丸めは必要ないことに注意されたい。これは両方の値とも整数であるからである。

本発明の別の側面として、種々の冗長バージョンを生成する方法そのものを拡張することができる。異なる冗長バージョンのすべてが、関連するタイプのビットではあるが異なるビットを同じ数だけ選択する。理想的には、２つの冗長バージョンは、
１）できるだけ多くのビットにおいて異なっていなければならない。すなわち、一方の冗長バージョンにおいても他方の冗長バージョンにおいてもパンクチャリングされるビットの数は、できるだけ少なくなくてはならない。
２）さらに、適度な数の冗長バージョンを選択しなければならない。シグナリングにおける制限のため、この数は一般に２又は４に選択される。
３）さらなる最適化として、２つの冗長バージョンにおいてパンクチャリングされるビットパターンは相互に十分離れていなければならない。これは、一方の冗長バージョンが例えばビット番号１，９，１７，…をパンクチャリングするならば、他方の冗長バージョンはビット２，１０，１８ではなく、ビット５，１３，２１，…をパンクチャリングすべきであるということを意味する。前者のパターンは第１のパターンに対して１だけしかシフトされていないのに対して、第２のパターンは４だけシフトされている。このように、２つの伝送が組み合わされた後、両方の伝送のパンクチャリングされたビットは、第３のパターン（と第１のパターン）を使用したときよりも第２のパターンを使用したときの方がより均一に分配される。同様に、一方の冗長バージョンにおいてビット番号１，９，１７，…だけはパンクチャリングされない場合には、次の冗長バージョンにおいては理想的にはビット番号５，１３，２１，…はパンクチャリングされるべきでない。

種々のパンクチャリングパターンの形成は、パラメータｅ_ｉｎｉをパラメータｒに依存して設定することにより為される。同じ原理は繰り返しが行われる場合でも同様に適用される。この場合には、ｅ_ｉｎｉは（２ｓ＋ｒ）に依存して計算される。両ケースとも類似しており、したがって、以下の文章では、記述を簡潔にするために、時としてパンクチャリングのみが扱われる。しかし、本発明が繰り返しに対しても同様に適用可能であることは強調されねばならない。

上に挙げたｅ_ｉｎｉの計算のための式をここに再び示す。
パンクチャリングの場合、すなわち、Ｎ_ｄａｔａ≦Ｎ_ｓｙｓ＋Ｎ_ｐ１＋Ｎ_ｐ２の場合には、

繰り返しの場合、すなわち、Ｎ_ｄａｔａ＞Ｎ_ｓｙｓ＋Ｎ_ｐ１＋Ｎ_ｐ２の場合には、

変数ｅ_ｉｎｉは、パンクチャリングすべきビットを実際に決定する速度整合アルゴリズムの誤差変数ｅの初期値として使用される。このアルゴリズムは［３］のセクション４．２．７．５“Rate matching pattern determination”に記載されている。以下は、このセクションの引用である：
ｂ）速度整合パターンの決定

ここで、ｉはＴｒＣＨ番号であり、シーケンスは、アップリンクの場合については４．２．７．３において、ダウンリンクの場合については４．２．７．４において定義されている。パラメータＸ_ｉ，ｅ_ｉｎｉ，ｅ_ｐｌｕｓ及びｅ_{ｍｉｎｕｓ}は、アップリンクの場合については４．２．７．１において、ダウンリンクの場合については４．２．７．２において与えられている。速度整合の規則は以下の通りである。

引用終わり
δは移動するので、δに設定されたビットは実際にはパンクチャリングされることに注意されたい。

式を検討することにより分かるように、ｅ_ｉｎｉがｅ_{ｍｉｎｕｓ}の値だけ増大すれば、パンクチャリングパターンは１ビットだけシフトし、ｅ_ｉｎｉがｓｈ＊ｅ_{ｍｉｎｕｓ}の値だけ増大すれば、パンクチャリングパターンはｓｈビットだけシフトする。なお、ここで、ｓｈは整数である。ｅ_ｉｎｉがｅ_{ｍｉｎｕｓ}よりも小さな値で増分させられれば、１だけシフトするパンクチャリング位置（ビットがパンクチャリングされる位置）もあれば、影響されないパンクチャリング位置もある。これは他のパラメータの値次第である。

明らかに、ｅ_ｉｎｉを設定するための上記式は上記基準１及び２に関してのみ効果的であり、基準３に関しては効果的ではない。それゆえ、基準３に関してより効果的な、ｅ_ｉｎｉを設定するための別のスキームも知られている：
パンクチャリングの場合には、

そして、繰り返しの場合には、

ここで、ｒ∈｛０，１，…，ｒ_ｍａｘ−１｝、ｒ_ｍａｘはｒを変化させることで可能になる冗長バージョンの総数である。ｒはすでに述べたように一般には２又は４である。

このように、ｅ_ｉｎｉはｅ_{ｍｉｎｕｓ}のステップにおいてではなくｅ_ｐｌｕｓ／ｒ_ｍａｘにおいて変更される。式に含まれているモジュロ計算のゆえに、ｅ_ｐｌｕｓを超える変化はより小さな変化に等しいことに注意されたい。なお、モジュロ計算は、ｅ_ｉｎｉが合理的には１とｅ_ｐｌｕｓの間の値しかとることができないため必要とされる。したがって、この式はｅ_ｉｎｉの変化を合理的な範囲内で最大化し、その結果として基準３をより良く満たそうとするものである。それゆえ、この式は［３］に詳述されているようにＨＳＤＰＡに使用される。

しかし、このｅ_ｉｎｉの式を拡張することもまた可能である。１つの重要な事実は、上記式はｅ_ｐｌｕｓ＊ｒがｒ_ｍａｘで割り切れない（又は繰り返しの場合であれば（ｓ＋２＊ｒ）が２＊ｒ_ｍａｘで割り切れない）場合には非整数値のｅ_ｉｎｉを生じてしまうこともあるということである。これは、セクション４．２．７．５の速度整合式に関する不必要な実施の複雑化である。したがって、本発明の目的はこの不都合を含まない代替を提供することにより実施を簡潔にすることである。

また、特別なケースのための式を変更する別の理由もある。特別なケースとは、すなわち、システムが例えば以下のような特別のパラメータを使用している場合である：
単一ビットをパンクチャリングする必要がある（Ｎ_ｐ１＝１；Ｎ_ｔ，ｐ１＝０）。丸めなしで計算されるパラメータは、Ｘｉ＝１，ｅ_ｐｌｕｓ＝１，ｅ_{ｍｉｎｕｓ}＝１，ｅ_ｉｎｉ＝１．５である。この場合、速度整合アルゴリズムはこの単一ビットをパンクチャリングしない。これはこのビットをパンクチャリングしなければならないという要求と矛盾する。ｅ_ｉｎｉはこの単一ビットがパンクチャリングされるには高々１でなければならない。より一般的には：すべてのビットをパンクチャリング（又は繰り返し）するためには、以下の条件が成立しなければならない：ｅ_ｐｌｕｓ＝ｅ_{ｍｉｎｕｓ}かつｅ_ｉｎｉ＜＝ｅ_ｐｌｕｓ。これは今の式では達成されない。同じことは単一ビットの繰り返し（Ｎ_ｐ１＝１；Ｎ_ｔ，ｐ１＝２）にも当てはまる。この場合にも式はうまくいかない。

一般的に、条件ｅ_ｉｎｉ＜＝ｅ_ｐｌｕｓは、正しい数のビットがパンクチャリングされるようにするために必要である。ｅ_ｉｎｉが非整数でありうるという事実のため、この前提条件は保証され得ない（一方、この前提条件は、モジュロ関数のゆえに、整数値に対しては保証される）。

これらすべての問題は小数部分を丸めることにより解決される。この丸めは以下のようにして計算される：
パンクチャリングの場合には、

繰り返しの場合には、

これらの式はモジュロ演算（又は実際には小数を生じさせる可能性のある除算を含む任意の部分）の外側で丸めを行うことと等しい。例えば、
パンクチャリングの場合には、

丸め関数を除算の直後に実施すれば、小数を扱わなければならない領域が最小化される：
パンクチャリングの場合には、

繰り返しの場合には、

小数が使用される領域のこの最小化は、他の有利な実施形態にも適用可能である。

別の変更形態においては、丸めに先立つ除算は、しばしば記号“ｄｉｖ”で表される、いわゆる整数除算として実施してもよい。これは、生じた小数の結果を下向きに、今の場合のように、少なくとも正数に丸める除算に等しい。したがって、式はこのようになる：
パンクチャリングの場合には、

繰り返しの場合には、

下向きに丸める代わりに、上向きの丸めを実施してもよいことに注意されたい。これは幾つかのビットに関しては位置を１だけシフトさせるが、この差は一般的には重大なものではない。上向きの丸めは、ｄｉｖ関数が使えないため、実施の観点からは少し複雑である。典型的には、ｄｉｖ演算を実行する前の被除数に−１を加えなければならない。

そうしなければ、再び上で述べたのと同じ問題が生じる。すなわち、ｅ_ｉｎｉは（１．５からの丸めの後）２と計算され、したがって、ｅ_ｐｌｕｓよりも大きくなるため、単一ビットがパンクチャリングされない。モジュロ関数内での丸めは以下の式により与えられる：
パンクチャリングの場合には、

繰り返しの場合には、

これらの有利な実施形態のうちのいずれによっても、つねに正確に要求された数のビットをパンクチャリングする又は繰り返す冗長バージョンを矛盾無く形成することが可能である。

概して、本発明は様々な実施形態において以下のものに焦点を当てている。
１．要素の複数のクラスに対して逐次的に作用する少なくとも２つの速度整合ステップを用い、
第１の速度整合ステップにおいて、パンクチャリング率又は繰り返し率はクラスが異なれば異なり、
第２の速度整合ステップの繰り返し又はパンクチャリングの速度はクラスが異なっても同一又はほぼ同一である、速度整合スキーム。
２．１に記載された速度整合スキームであって、第１のクラスに対しては、第２の速度整合ステップ後に伝送すべき要素の数の計算のために上向きの丸めを行い、第２のクラスに対しては、下向きの丸めを行うことにより、第２のクラスに比べて第１のクラスを優先させるようにした速度整合スキーム。
３．速度整合アルゴリズムにおいて種々の値で使用される初期誤差変数ｅ_ｉｎｉをプリセット又は予め定めることにより種々の冗長バージョンを形成することのできる速度整合スキーム。
４．１から３に記載された速度整合スキームであって、ｅ_ｉｎｉが初期誤差変数と冗長バージョンの番号により除されたｅ_ｐｌｕｓの整分数との合計として計算されるようにした速度整合スキーム。ただし、ｅ_ｐｌｕｓは各パンクチャリング演算の後に使用される誤差変数の増分である。

速度整合は速度整合ユニットＲＵの中の基地局ＢＳにおいて行われる。基地局は、例えばセルラネットワーク内のセルにサーブする、通信ネットワークＣＮ内の中央ユニットである。速度整合の相補的解除は端末装置又はユニットＲＵ^−１内の移動通信装置において行われる。このことは図３に概略的に示されている。図中では、ＨＳＤＰＡデータ転送も矢印で示されている。
４．参考文献
［１］ R1-02-0199 TR 25.858 “High Speed Downlink Packet access”, Espoo, Finland, January, 2002
［２］ R1-01-0029 Siemens, “Physical Layer Hybrid ARQ Functionality for HSDPA”, Espoo, Finland, January, 2002
［３］ 3GPP TS 25.212 V5.0.0. (2002-03), “Multiplexing and channel coding (FDD) (Release 5) ”, 3GPP

ＨＳ−ＤＳＣＨのためのトランスポートチャネル符号化構造の一部を示す。

ＵＭＴＳにおけるＨＳＤＰＡの場合の物理層ハイブリッドＡＲＱ機能を示す。

基地局と移動局との間の通信ネットワークにおけるＨＳＤＰＡを介したデータ転送の実施例を概略的に示す。

符号の説明

ＡＲＱ 自動再送要求
ＢＣＨ 放送チャネル
ＢＥＲ ビット誤り率
ＢＬＥＲ ブロック謝り率
ＢＳ 基地局
ＣＣＰＣＨ 共通制御物理チャネル
ＣＣＴｒＣＨ 符号化複合トランスポートチャネル
ＣＦＮ 接続フレーム数
ＣＲＣ 巡回冗長検査
ＤＣＨ 個別チャネル
ＤＬ ダウンリンク（フォワードリンク）
ＤＰＣＣＨ 個別物理制御チャネル
ＤＰＣＨ 個別物理チャネル
ＤＰＤＣＨ 個別物理データチャネル
ＤＳ−ＣＤＭＡ 直接拡散符号分割多元接続
ＤＳＣＨ ダウンリンク共通チャネル
ＤＴＸ 非連続伝送
ＦＡＣＨ フォワードアクセスチャネル
ＦＤＤ 周波数分割複信
ＦＥＲ フレーム謝り率
ＧＦ ガロワ体
ＨＡＲＱ ハイブリッド自動再送要求
ＨＳ−ＤＰＣＣＨ 高速ダウンリンク伝送に関連した個別物理制御チャネル
ＨＳ−ＤＳＣＨ 高速ダウンリンク共通チャネル
ＨＳ−ＰＤＳＣＨ 高速物理ダウンリンク共通チャネル
ＨＳ−ＳＣＣＨ 高速ダウンリンク共通チャネル用共通制御チャネル
ＭＡＣ 媒体アクセス制御層
Ｍｃｐｓ メガチップ毎秒
ＭＳ 移動局
ＯＶＳＦ 直交可変拡散率（符号）
ＰＣＣＣ 並列連結畳み込み符号
ＰＣＨ ページングチャネル
ＰｈＣＨ 物理チャネル
ＰＲＡＣＨ 物理ランダムアクセスチャネル
ＲＡＣＨ ランダムアクセスチャネル
ＲＳＣ 再帰的組織畳み込み（符号器）
ＲＶ 冗長バージョン
ＲＸ 受信
ＳＣＨ 同期チャネル
ＳＦ 拡散率
ＳＦＮ システムフレーム数
ＳＩＲ 信号対干渉比
ＳＮＲ 信号対雑音比
ＴＦ トランスポートフォーマット
ＴＦＣ トランスポートフォーマットコンビネーション
ＴＦＣＩ トランスポートフォーマットコンビネーションインデックス
ＴＰＣ 送信電力制御
ＴｒＣＨ トランスポートチャネル
ＴＴＩ 伝送時間間隔
ＴＸ 送信
ＵＬ アップリンク（リバースリンク）
ＲＡＮ ＷＧ１ 無線アクセスネットワーク作業部会１（物理層）
ＣＲ 変更要求
ＨＩ ＨＳ−ＤＳＣＨインデックス
ＨＳＤＰＡ 高速ダウンリンクパケットアクセス
ＭＣＳ （変調符号化スキーム）
ＨＳＤＰＡに関する文献は、第３世代パートナーシッププロジェクト３ＧＰＰにより保存されている。住所：ＥＴＳＩ，Ｍｏｂｉｌｅ Ｃｏｍｐｔｅｎｃｅ Ｃｅｎｔｒｅ，６５０，ｒｏｕｔｅ ｄｅｓ Ｌｕｃｉｏｌｅｓ，０６９２１ Ｓｏｐｈｉａ−Ａｎｔｉｐｏｌｉｓ Ｃｅｄｅｘ，ウェブサイトｗｗｗ．３ｇｐｐ．ｏｒｇ．

Claims (13)

1. ある時間間隔内の複数の入力ビットを前記時間間隔内の固定数の出力ビットに速度整合するための方法において、
   前記入力ビットは少なくとも２つの異なるビットクラスから成る集合から成っており、前記クラスの各々は前記時間間隔内にある一定の数のビットを有しており、
   前記速度整合は２つの速度整合段において行われ、その際、
   第１の速度整合段は異なるビットクラスの集合から選択されたビットクラスのビットに対してパンクチャリングを行い、それにより、前記異なるクラスのビットの数の間に比率を確立し、
   第２の速度整合段は、前記比率が第２の速度整合の後も正確に又は近似的に維持され、異なるビットクラスのビットから構成された固定数の出力ビットが得られるように、すべてのビットクラスのビットの繰り返し又はパンクチャリングを行う、ことを特徴とするある時間間隔内の複数の入力ビットを前記時間間隔内の固定数の出力ビットに速度整合するための方法。
2. 異なるビットクラスから成る前記集合は、ペイロードを搬送する組織ビットを有する少なくとも１つの組織ビットクラスと、チェックサム情報を搬送するパリティビットを有する少なくとも１つのパリティビットクラスとを含んでいる、請求項１記載の方法。
3. 前記第１段における作用を受ける、前記ビットクラスから選択されたビットクラスは、少なくとも１つのパリティビットクラスを含む、請求項１又は２記載の方法。
4. 前記比率が近似的に維持される場合には、第２の速度整合段において、少なくとも１つのビットクラスのビットの数を１つ下の整数値まで下げ、決められた総数の出力ビットが得られるように、少なくとも１つの別のビットクラスの数を１つ上の整数値まで上げる、請求項１から３のいずれか１項記載の方法。
5. 前記第２の速度整合段において、
   

   

   を選択することにより、前記比率を維持し、
   ただしここで、Ｎ_ｄａｔａはビットの総数を表し、Ｎ_{ｔ，ｓｙｓ}は組織ビットＮ_ｓｙｓの出力ビットの数を表し、Ｎ_ｔ，ｐ１はパリティビットＮ_ｐ１の第１クラスの出力ビットの数を表し、Ｎ_ｔ，ｐ２はパリティビットＮ_ｐ２の第２クラスの出力ビットの数を表している、請求項２から４のいずれか１項記載の方法。
6. 

   を維持することにより前記比率を維持し、
   ただしここで、Ｎ_ｄａｔａはビットの総数を表し、Ｎ_{ｔ，ｓｙｓ}は組織ビットＮ_ｓｙｓの出力ビットの数を表し、Ｎ_ｔ，ｐ２はパリティビットＮ_ｐ２のクラスの出力ビットの数を表している、請求項２から４のいずれか１項記載の方法。
7. ２つのパリティビットクラスと１つの組織ビットクラスの３つのビットクラスを使用し、ただし、２つのパリティビットクラスと１つの組織ビットクラスは、
   

   

   により組織ビットの出力ビットの数Ｎ _{ｔ，ｓｙｓ} 、第１のパリティビットクラスの出力ビットの数Ｎ _ｔ，ｐ１ 、及び第２のパリティビットクラスの出力ビットの数Ｎ _ｔ，ｐ２ を計算することにより求められ、
   ここで、Ｎ_ｓｙｓ，Ｎ_ｐ１及びＮ_ｐ２はそれぞれ相応するクラスの入力ビットの数であり、Ｎ_ｄａｔａは出力ビットの総数を表している、請求項２から４のいずれか１項記載の方法。
8. それぞれ冗長バージョンを形成するビットの種々のグループを選択し、
   前記選択を初期誤り変数ｅ_ｉｎｉの値に基づいて行い、
   前記初期誤り変数ｅ_ｉｎｉを異なる値で速度整合アルゴリズムにおいて使用し、前記初期誤り変数ｅ_ｉｎｉの値に応じて、ビットクラスの異なるサブセットに対してパンクチャリング又は繰り返しを行う、請求項１から７のいずれか１項記載の方法。
9. 特に請求項１から８のいずれか１項記載の速度整合方法において使用される速度整合スキームを決定するための方法において、
   パンクチャリング又は繰り返しのために、パンクチャリング又は繰り返しを行うべきビットクラスからのビットの数を定める第１数が前もって決定され、
   ビットの種々のグループがそれぞれ冗長バージョンを形成し、
   （初期誤り変数）パラメータｅ_ｉｎｉに依存して冗長バージョンが形成され、
   各冗長バージョンは少なくともつの第１の冗長バージョンパラメータｒ又は第２の冗長バージョンパラメータｓにより記述され、
   ｅ_ｉｎｉは、パンクチャリングの場合には、
   

   

   として計算され、繰り返しの場合には、
   

   

   として計算され、
   ただしここで、Ｘ_ｉは入力ビットの数であり、ｅ_ｐｌｕｓは各パンクチャリング動作の後に使用される誤差増分変数であり、ｒ_ｍａｘは冗長バージョンの最大数である、ことを特徴とする速度整合スキームを決定するための方法。
10. 下記の実数値数式の整数表現
    

    

    に基づいた、請求項９記載の方法。
11. パンクチャリングの場合の表現ｒ＊ｅ_ｐｌｕｓ／ｒ_ｍａｘ及び繰り返しの場合の表現（ｓ＋２ｒ）＊ｅ_ｐｌｕｓ／（２ｒ_ｍａｘ）は１つ下の整数へと丸められ、これにより、パンクチャリングの場合には、
    

    

    が得られ、繰り返しの場合には、
    

    

    が得られる、請求項８又は９記載の方法。
12. ｅ_ｉｎｉの計算は少なくとも２つの計算ステップで行われ、各計算結果の少数部分はそれ以降の計算ステップには使用されない、請求項９から１１のいずれか１項記載の方法。
13. 特に単一ビットのパンクチャリング及び繰り返しに使用される、請求項１２記載の方法。

Images