JP2009238820A - 半導体レーザ装置およびその製造方法 - Google Patents
半導体レーザ装置およびその製造方法 Download PDFInfo
- Publication number
- JP2009238820A JP2009238820A JP2008080009A JP2008080009A JP2009238820A JP 2009238820 A JP2009238820 A JP 2009238820A JP 2008080009 A JP2008080009 A JP 2008080009A JP 2008080009 A JP2008080009 A JP 2008080009A JP 2009238820 A JP2009238820 A JP 2009238820A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- side electrode
- semiconductor
- main body
- semiconductor laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Abstract
【課題】本発明は、Ｎ側電極とＰ側電極同士が接触した状態で押さえつけられて、保護膜の成膜時に熱が加えられても、電極同士を剥がしやすくなることを可能にする。
【解決手段】レーザ光を誘導放出する半導体レーザ素子の本体部１１と、前記本体部１１のＮ側半導体１４側に形成されたＮ側電極４５と、前記本体部のＰ側半導体１２側に形成されたＰ側電極４１を有し、前記Ｐ側電極４１の最表面および前記Ｎ側電極４５の最表面のうち、一方の電極の最表面は金、金合金、アルミニウムもしくはアルミニウム合金で形成され、他方の電極の最表面は白金もしくは白金合金で形成されている。
【選択図】図１
【解決手段】レーザ光を誘導放出する半導体レーザ素子の本体部１１と、前記本体部１１のＮ側半導体１４側に形成されたＮ側電極４５と、前記本体部のＰ側半導体１２側に形成されたＰ側電極４１を有し、前記Ｐ側電極４１の最表面および前記Ｎ側電極４５の最表面のうち、一方の電極の最表面は金、金合金、アルミニウムもしくはアルミニウム合金で形成され、他方の電極の最表面は白金もしくは白金合金で形成されている。
【選択図】図１
Description
本発明は、半導体レーザ装置およびその製造方法に関するものである。
半導体レーザ装置を作製するには、ウエハに複数の半導体レーザ素子の本体部を形成した後、その本体部のＰ側にＰ側電極を形成し、またＮ側にＮ側電極を形成する。このＰ側電極、Ｎ側電極の最表面は、金で形成されている（例えば、特許文献１参照。）。
次いで、上記ウエハから、複数個の半導体レーザ素子が１列に配列した状態で切り出して、図１２（１）に示すように、複数個の半導体レーザ素子１１１が１列に配列してなる製品バー１１５を形成する。このとき、切り出し面１１５Ｆが半導体レーザ素子１１１のレーザ光の放出面になっている。当然、切り出し面１１５Ｆの反対側の面はレーザ光の反射面となる切り出し面１１５Ｒとなっている。
その後、図１２（２）に示すように、成膜治具２０１にウエハから切り出された製品バー１１５を複数本重ね合わせて詰める。
そして、図１３（３）に示すように、製品バー１１５の最上部に蓋２１１を配置し、製品バー１１５がはずれないように、例えば上記蓋２１１を製品バー１１５側に押し圧する。この押し圧は、例えばばね力を利用することができる。
次いで、図１３（４）に示すように、上記複数本は重ねられた製品バー１１５の各切り出し面１１５Ｆ、１１５Ｒに、酸化シリコン、酸化アルミニウム等の保護膜（図示せず）を、例えば蒸着法によって形成する。切り出し面１１５Ｆおよびその反対側の切り出し面１１５Ｒ（図示せず）に形成される保護膜の膜種がことなるので、例えば、先に切り出し面１１５Ｆ側に保護膜を形成し、その後切り出し面１１５Ｒ側に保護膜を形成する。
上記保護膜を形成した後、成膜治具２０１（前記図１３参照）から上記製品バー１１５を取り出す。
次いで、上記ウエハから、複数個の半導体レーザ素子が１列に配列した状態で切り出して、図１２（１）に示すように、複数個の半導体レーザ素子１１１が１列に配列してなる製品バー１１５を形成する。このとき、切り出し面１１５Ｆが半導体レーザ素子１１１のレーザ光の放出面になっている。当然、切り出し面１１５Ｆの反対側の面はレーザ光の反射面となる切り出し面１１５Ｒとなっている。
その後、図１２（２）に示すように、成膜治具２０１にウエハから切り出された製品バー１１５を複数本重ね合わせて詰める。
そして、図１３（３）に示すように、製品バー１１５の最上部に蓋２１１を配置し、製品バー１１５がはずれないように、例えば上記蓋２１１を製品バー１１５側に押し圧する。この押し圧は、例えばばね力を利用することができる。
次いで、図１３（４）に示すように、上記複数本は重ねられた製品バー１１５の各切り出し面１１５Ｆ、１１５Ｒに、酸化シリコン、酸化アルミニウム等の保護膜（図示せず）を、例えば蒸着法によって形成する。切り出し面１１５Ｆおよびその反対側の切り出し面１１５Ｒ（図示せず）に形成される保護膜の膜種がことなるので、例えば、先に切り出し面１１５Ｆ側に保護膜を形成し、その後切り出し面１１５Ｒ側に保護膜を形成する。
上記保護膜を形成した後、成膜治具２０１（前記図１３参照）から上記製品バー１１５を取り出す。
上記成膜治具には、製品バーを複数本重ね合わせて、かつ固定するために押さえつけられて詰められているため、保護膜の成膜時の熱によって、図１４に示すように、製品バー１１５から蓋２１１は剥がれても、製品バー１１５と製品バー１１５のＰ側電極１４１とＮ側電極１４５同士が密着して剥がれなくなる場合がある。このように電極同士が密着した場合には、保護膜を形成した後に製品バーを容易に一つ一つ剥がすことが困難になり、作業性が悪化する。また、密着した製品バーを剥がした際に製品バーが損傷する恐れがあり、歩留まりの低下をきたす。
解決しようとする問題点は、複数個の半導体レーザ素子が１列に配列してなる製品バーを複数本重ね合わせた状態で、半導体レーザ素子のレーザ光の誘導放出面に保護膜を形成したとき、Ｎ側電極とＰ側電極同士が密着して、剥がしにくくなる点である。
本発明は、Ｐ側電極とＮ側電極同士が接触した状態で押さえつけられて、保護膜の成膜時に熱が加えられても、電極同士を剥がしやすくなることを可能にする。
本発明の半導体レーザ装置は、レーザ光を誘導放出する半導体レーザ素子の本体部と、前記本体部のＰ側半導体側に形成されたＰ側電極と、前記本体部のＮ側半導体側に形成されたＮ側電極を有し、前記Ｐ側電極の最表面および前記Ｎ側電極の最表面のうち、一方の電極の最表面は金、金合金、アルミニウムもしくはアルミニウム合金で形成され、他方の電極の最表面は白金もしくは白金合金で形成されている。
本発明の半導体レーザ装置では、Ｐ側電極の最表面および前記Ｎ側電極の最表面のうち、一方の電極の最表面は金、金合金、アルミニウムもしくはアルミニウム合金で形成され、他方の電極の最表面は白金もしくは白金合金で形成されている。このことから、Ｎ側電極とＰ側電極同士が接触した状態で押さえつけられて保護膜の成膜時の熱が加えられても、電極同士を剥がしやすくなる。これは、Ｐ側電極とＮ側電極の最表面の電極材料が異なるので、熱圧着しにくくなるためである。
本発明の半導体レーザ装置は、レーザ光を誘導放出する半導体レーザ素子の本体部と、前記本体部のＰ側半導体側形成されたＰ側電極と、前記本体部のＮ側半導体側に形成されたＮ側電極を有し、前記Ｐ側電極の最表面および前記Ｎ側電極の最表面の少なくとも一方の最表面が梨地面に形成されている。
本発明の半導体レーザ装置では、前記Ｐ側電極の最表面および前記Ｎ側電極の最表面の少なくとも一方の最表面が梨地面で形成されている。このことから、Ｎ側電極とＰ側電極同士が接触した状態で押さえつけられて保護膜の成膜時の熱が加えられても、電極同士を剥がしやすくなる。これは、Ｐ側電極とＮ側電極の最表面の接触面積が少なくなるので、熱圧着しにくくなるためである。
本発明の半導体レーザ装置の製造方法は、半導体基板に複数の半導体レーザ素子の本体部を形成する工程と、前記各本体部のＰ側半導体側にＰ側電極を形成する工程と、前記各本体部のＮ側半導体側にＮ側電極を形成する工程と、前記半導体基板から前記本体部の発光端面が露出するように、前記本体部を１列に切り出して製品バーを形成する工程と、前記製品バーを複数積み上げて前記各本体部の発光端面に保護膜を形成する工程と、前記製品バーを個々の半導体レーザ素子に分割する工程を有し、前記本体部のＰ側電極の最表面およびＮ側電極の最表面のうち、一方の電極の最表面を金、金合金、アルミニウムもしくはアルミニウム合金で形成し、他方の電極の最表面を白金もしくは白金合金で形成する。
本発明の半導体レーザ装置の製造方法では、本体部のＰ側電極の最表面およびＮ側電極の最表面のうち、一方の電極の最表面を金、金合金、アルミニウムもしくはアルミニウム合金で形成し、他方の電極の最表面を白金もしくは白金合金で形成する。このことから、Ｎ側電極とＰ側電極同士が接触した状態で押さえつけられて保護膜の成膜時の熱が加えられても、電極同士を剥がしやすくなる。これは、Ｐ側電極とＮ側電極の最表面の電極材料が異なので、熱圧着しにくくなるためである。
本発明の半導体レーザ装置の製造方法は、半導体基板に複数の半導体レーザ素子の本体部を形成する工程と、前記各本体部のＰ側半導体側にＰ側電極を形成する工程と、前記各本体部のＮ側半導体側にＮ側電極を形成する工程と、前記半導体基板から前記本体部の発光端面が露出するように、前記本体部を１列に切り出して製品バーを形成する工程と、前記製品バーを複数積み上げて前記各本体部の発光端面に保護膜を形成する工程と、前記製品バーを個々の半導体レーザ素子に分割する工程を有し、前記Ｎ側電極を形成する工程は、前記Ｎ側半導体側を研削によって削って前記本体部を薄くする工程と、前記薄くした本体部の研削面をエッチングにより梨地面に形成する工程と、前記梨地面にＮ側電極を形成する工程を有する。
本発明の半導体レーザ装置の製造方法では、Ｎ側電極を形成する工程は、Ｎ側半導体側を研削によって削って本体部を薄くする工程と、薄くした本体部の研削面をエッチングにより梨地面に形成する工程と、梨地面にＮ側電極を形成する工程を有する。このことから、Ｎ側電極とＰ側電極同士が接触した状態で押さえつけられて保護膜の成膜時の熱が加えられても、電極同士を剥がしやすくなる。これは、Ｐ側電極とＮ側電極の最表面の接触面積が少なくなるので、熱圧着しにくくなるためである。
本発明の半導体レーザ装置は、Ｐ側電極とＮ側電極同士が接触した状態で押さえつけられて保護膜の成膜時の熱が加えられても、電極同士が剥がれやすくなる。このため、密着した電極同士を剥がす手間がなくなるので作業性が向上され、半導体レーザ装置の損傷がなくなるので歩留まりが向上できるとともにコストダウンに寄与するという利点がある。
本発明の半導体レーザ装置の製造方法は、Ｐ側電極とＮ側電極同士が接触した状態で押さえつけられて保護膜の成膜時の熱が加えられても、電極同士を剥がしやすくなる。このため、密着した電極同士を剥がす手間がなくなるので作業性が向上され、半導体レーザ装置の損傷がなくなるので歩留まりが向上できるとともにコストダウンに寄与するという利点がある。
本発明の半導体レーザ装置に係る一実施の形態の一例（第１実施形態）を、図１の概略構成斜視図によって説明する。
図１に示すように、半導体レーザ装置１は、レーザ光を誘導放出する半導体レーザ素子の本体部１１を有する。この本体部１１は、Ｐ側半導体１２とＮ側半導体１４との間に活性層を含む層１３が挟まれた構成を有する。上記本体部１１の詳細例については、後述する。
上記本体部１１のＰ側半導体１２にはＰ側電極４１が形成されている。また上記本体部１１のＮ側半導体１４にはＮ側電極４５が形成されている。
上記Ｐ側電極４１は、最表面が金、金合金、アルミニウムもしくはアルミニウム合金で形成されている。
例えば上記Ｐ側半導体１２側から、例えばチタン（Ｔｉ）層、白金（Ｐｔ）層、金（Ａｕ）層からなる積層構造を成している。ここで、金層の代わりに金合金層、アルミニウム層、アルミニウム合金層を用いることができる。上記チタン層は、Ｐ側電極４１をＰ側半導体１２に密着させるための金属層であり、例えば５０ｎｍの膜厚で形成される。また上記白金層は例えば１００ｎｍの膜厚で形成され、上記金層は例えば２００ｎｍの膜厚で形成されている。上記各膜厚は上記値に限定されることはなく、適宜、変更が可能である。また、金合金層、アルミニウム層、アルミニウム合金層の場合の膜厚も金属層と同等である。
例えば上記Ｐ側半導体１２側から、例えばチタン（Ｔｉ）層、白金（Ｐｔ）層、金（Ａｕ）層からなる積層構造を成している。ここで、金層の代わりに金合金層、アルミニウム層、アルミニウム合金層を用いることができる。上記チタン層は、Ｐ側電極４１をＰ側半導体１２に密着させるための金属層であり、例えば５０ｎｍの膜厚で形成される。また上記白金層は例えば１００ｎｍの膜厚で形成され、上記金層は例えば２００ｎｍの膜厚で形成されている。上記各膜厚は上記値に限定されることはなく、適宜、変更が可能である。また、金合金層、アルミニウム層、アルミニウム合金層の場合の膜厚も金属層と同等である。
上記のようにＰ側電極４１の最表面を金、金合金、アルミニウムもしくはアルミニウム合金で形成した場合、上記Ｎ側電極４５は、その最表面が白金もしくは白金合金で形成されている。
例えば上記Ｎ側半導体１４側から、金ゲルマニウム（ＡｕＧｅ）層、ニッケル（Ｎｉ）層、金（Ａｕ）層、チタン（Ｔｉ）層、白金（Ｐｔ）層を順に積層した構造を成している。上記各層の膜厚は、一例として、金ゲルマニウム（ＡｕＧｅ）層が１６０ｎｍ、ニッケル（Ｎｉ）層が３０ｎｍ、金（Ａｕ）層が１０００ｎｍ、チタン（Ｔｉ）層が５０ｎｍ、白金（Ｐｔ）層が３０ｎｍである。
また、最表面を白金層の代わりに白金合金層で形成することもでき、その場合の膜厚は白金層と同等とすることができる。
また、チタン（Ｔｉ）層と白金（Ｐｔ）もしくは白金合金層との間に、チタン（Ｔｉ）層側から順に１００ｎｍの白金（Ｐｔ）層と、４００ｎｍの金（Ａｕ）層を積層させてもよい。
また、上記各層の膜厚は、適宜変更することができる。また、各層間の材料は適宜、別の金属系材料に代えることもできる。
例えば上記Ｎ側半導体１４側から、金ゲルマニウム（ＡｕＧｅ）層、ニッケル（Ｎｉ）層、金（Ａｕ）層、チタン（Ｔｉ）層、白金（Ｐｔ）層を順に積層した構造を成している。上記各層の膜厚は、一例として、金ゲルマニウム（ＡｕＧｅ）層が１６０ｎｍ、ニッケル（Ｎｉ）層が３０ｎｍ、金（Ａｕ）層が１０００ｎｍ、チタン（Ｔｉ）層が５０ｎｍ、白金（Ｐｔ）層が３０ｎｍである。
また、最表面を白金層の代わりに白金合金層で形成することもでき、その場合の膜厚は白金層と同等とすることができる。
また、チタン（Ｔｉ）層と白金（Ｐｔ）もしくは白金合金層との間に、チタン（Ｔｉ）層側から順に１００ｎｍの白金（Ｐｔ）層と、４００ｎｍの金（Ａｕ）層を積層させてもよい。
また、上記各層の膜厚は、適宜変更することができる。また、各層間の材料は適宜、別の金属系材料に代えることもできる。
上記金合金について、以下に説明する。
上記金合金は、例えば金（Ａｕ）と、チタン（Ｔｉ）、銅（Ｃｕ）、マグネシウム（Ｍｇ）、シリコン（Ｓｉ）もしくはゲルマニウム（Ｇｅ）との合金である。金以外の元素の含有率は、０．０atomic％より多く、２０atomic％よりも少ない。また、金に含有される上記元素は、１種類であっても、複数種類であってもよい。
上記金合金は、例えば金（Ａｕ）と、チタン（Ｔｉ）、銅（Ｃｕ）、マグネシウム（Ｍｇ）、シリコン（Ｓｉ）もしくはゲルマニウム（Ｇｅ）との合金である。金以外の元素の含有率は、０．０atomic％より多く、２０atomic％よりも少ない。また、金に含有される上記元素は、１種類であっても、複数種類であってもよい。
上記アルミニウム合金について、以下に説明する。
上記アルミニウム合金は、例えばアルミニウム（Ａｌ）と、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、スズ（Ｓｎ）もしくは亜鉛（Ｚｎ）との合金である。アルミニウム以外の元素の含有率は、０．０atomic％より多く、２０atomic％よりも少ない。また、アルミニウムに含有される上記元素は、１種類であっても、複数種類であってもよい。
上記アルミニウム合金は、例えばアルミニウム（Ａｌ）と、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、スズ（Ｓｎ）もしくは亜鉛（Ｚｎ）との合金である。アルミニウム以外の元素の含有率は、０．０atomic％より多く、２０atomic％よりも少ない。また、アルミニウムに含有される上記元素は、１種類であっても、複数種類であってもよい。
上記白金合金について、以下に説明する。
上記白金合金は、例えば白金（Ｐｔ）と、銅（Ｃｕ）、クロム（Ｃｒ）、シリコン（Ｓｉ）、スズ（Ｓｎ）、チタン（Ｔｉ）もしくはゲルマニウム（Ｇｅ）との合金である。白金以外の元素の含有率は、０．０atomic％より多く、２０atomic％よりも少ない。また、白金に含有される上記元素は、１種類であっても、複数種類であってもよい。
上記白金合金は、例えば白金（Ｐｔ）と、銅（Ｃｕ）、クロム（Ｃｒ）、シリコン（Ｓｉ）、スズ（Ｓｎ）、チタン（Ｔｉ）もしくはゲルマニウム（Ｇｅ）との合金である。白金以外の元素の含有率は、０．０atomic％より多く、２０atomic％よりも少ない。また、白金に含有される上記元素は、１種類であっても、複数種類であってもよい。
通常、Ｐ側電極４１側に金線を用いたワイヤボンディングを行うため、金線の接着性を確保するためにＰ側電極４１の最表面は、金、金合金、アルミニウム、アルミニウム合金とすることが好ましい。しかしながら、金線によるワイヤボンディングを行わない場合には、上記Ｐ側電極４１の最表面を白金もしくは白金合金で形成することができる。この場合、上記Ｎ側電極４５の最表面は金、金合金、アルミニウムもしくはアルミニウム合金で形成される。
上記Ｐ側電極４１の最表面をＮ側電極４５の最表面と異なる材質の白金層で形成した理由は、以下の通りである。
すなわち、上記半導体レーザ装置１のＰ側電極４１上に別の半導体レーザ装置１のＮ側電極４５を接触させるように積み上げて、２００℃ないし３００℃程度の熱を加えた場合に、Ｐ側電極４１とＮ側電極４５とが熱圧着しないようにするためである。
そのようにするには、最表面の白金層が連続膜で形成されていることが必要である。したがって白金層の膜厚は、例えば０．５ｎｍ以上とすることが求められる。
また、白金層の膜厚は１００ｎｍ以下とする。白金層は１５０ｎｍ程度の厚さで、膜応力によって例えばＰ側半導体１２にクラックを生じさせてしまうことがある。そこで、クラックの発生を生じさせないように、白金層の膜厚は例えば１００ｎｍ以下とした。
さらに白金は高価な材料であるため、コスト面からもできうる限り薄く形成することが好ましい。
すなわち、上記半導体レーザ装置１のＰ側電極４１上に別の半導体レーザ装置１のＮ側電極４５を接触させるように積み上げて、２００℃ないし３００℃程度の熱を加えた場合に、Ｐ側電極４１とＮ側電極４５とが熱圧着しないようにするためである。
そのようにするには、最表面の白金層が連続膜で形成されていることが必要である。したがって白金層の膜厚は、例えば０．５ｎｍ以上とすることが求められる。
また、白金層の膜厚は１００ｎｍ以下とする。白金層は１５０ｎｍ程度の厚さで、膜応力によって例えばＰ側半導体１２にクラックを生じさせてしまうことがある。そこで、クラックの発生を生じさせないように、白金層の膜厚は例えば１００ｎｍ以下とした。
さらに白金は高価な材料であるため、コスト面からもできうる限り薄く形成することが好ましい。
また、上記本体部１１のレーザ光が放出されかつ一部が反射される端面１１Ｆには保護膜５１が形成されていて、レーザ光が反射される端面１１Ｒには保護膜５２が形成されている。
上記保護膜５１、５２は、例えば、酸化アルミニウム、窒化アルミニウム、酸化シリコン、シリコン、酸化チタン、酸化ジルコニウム等から適宜選択される積層膜で形成される。
上記保護膜５１、５２は、例えば、酸化アルミニウム、窒化アルミニウム、酸化シリコン、シリコン、酸化チタン、酸化ジルコニウム等から適宜選択される積層膜で形成される。
次に、上記半導体レーザ装置の本体部１１の構成の一例について、以下に説明する。
例えば、赤色発光の半導体レーザ装置の場合、ｎ型ＧａＡｓ基板２１上に、Ｎ側半導体１４、活性層を含む層１３、Ｐ側半導体１２が順に積層されている。
Ｎ側半導体１４として、ｎ型ＧａＡｓ基板２１側よりｎ型ＧａＩｎＰバッファ層、ｎ型ＡｌＩｎＰクラッド層の順に形成されている。
また、活性層を含む層１３として、Ｎ側半導体１４側よりノンドープＡｌ0.6ＧａＩｎＰ光ガイド層、ノンドープＧａＩｎＰ活性層、ノンドープＡｌ0.6ＧａＩｎＰ光ガイド層の順に形成されている。
さらに、Ｐ側半導体１２として、活性層を含む層１３側よりｐ型ＡｌＩｎＰクラッド層、ｐ型ＧａＩｎＰエッチングストップ層、ｐ型ＡｌＩｎＰクラッド層、ｐ型ＧａＩｎＰ中間層、ｐ型ＧａＡｓコンタクト層の順に形成されている。
各層の膜厚は、一例として、ｎ型ＧａＩｎＰバッファ層が３０ｎｍ、ｎ型ＡｌＩｎＰクラッド層が０.８μｍである。
また、ノンドープＡｌ0.6ＧａＩｎＰ光ガイド層が１２０ｎｍ、ノンドープＧａＩｎＰ活性層が１２ｎｍ、ノンドープＡｌ0.6ＧａＩｎＰ光ガイド層が１２０ｎｍである。
さらに、ｐ型ＡｌＩｎＰクラッド層が０.２５μｍ、ｐ型ＧａＩｎＰエッチングストップ層が１５ｎｍ、ｐ型ＡｌＩｎＰクラッド層が０.５５μｍ、ｐ型ＧａＩｎＰ中間層が３０ｎｍ、ｐ型ＧａＡｓコンタクト層が０.２６μｍである。
これらの材質、膜厚は一例であって、本発明は、いかなる半導体レーザ装置にも適用できる。例えば、ＡｌＧａＩｎＰ系の半導体レーザ装置、ＡｌＧａＡｓ系の半導体レーザ装置、ＧａＮ系の半導体レーザ装置等、種々の半導体レーザ装置に適用することができる。
また、上記Ｐ側半導体１２はＰ型半導体で形成され、また電流狭窄層やノンドープ半導体層が含まれていてもよい。また、上記Ｎ側半導体１４はＮ型半導体で形成され、またノンドープ半導体層が含まれていてもよい。
例えば、赤色発光の半導体レーザ装置の場合、ｎ型ＧａＡｓ基板２１上に、Ｎ側半導体１４、活性層を含む層１３、Ｐ側半導体１２が順に積層されている。
Ｎ側半導体１４として、ｎ型ＧａＡｓ基板２１側よりｎ型ＧａＩｎＰバッファ層、ｎ型ＡｌＩｎＰクラッド層の順に形成されている。
また、活性層を含む層１３として、Ｎ側半導体１４側よりノンドープＡｌ0.6ＧａＩｎＰ光ガイド層、ノンドープＧａＩｎＰ活性層、ノンドープＡｌ0.6ＧａＩｎＰ光ガイド層の順に形成されている。
さらに、Ｐ側半導体１２として、活性層を含む層１３側よりｐ型ＡｌＩｎＰクラッド層、ｐ型ＧａＩｎＰエッチングストップ層、ｐ型ＡｌＩｎＰクラッド層、ｐ型ＧａＩｎＰ中間層、ｐ型ＧａＡｓコンタクト層の順に形成されている。
各層の膜厚は、一例として、ｎ型ＧａＩｎＰバッファ層が３０ｎｍ、ｎ型ＡｌＩｎＰクラッド層が０.８μｍである。
また、ノンドープＡｌ0.6ＧａＩｎＰ光ガイド層が１２０ｎｍ、ノンドープＧａＩｎＰ活性層が１２ｎｍ、ノンドープＡｌ0.6ＧａＩｎＰ光ガイド層が１２０ｎｍである。
さらに、ｐ型ＡｌＩｎＰクラッド層が０.２５μｍ、ｐ型ＧａＩｎＰエッチングストップ層が１５ｎｍ、ｐ型ＡｌＩｎＰクラッド層が０.５５μｍ、ｐ型ＧａＩｎＰ中間層が３０ｎｍ、ｐ型ＧａＡｓコンタクト層が０.２６μｍである。
これらの材質、膜厚は一例であって、本発明は、いかなる半導体レーザ装置にも適用できる。例えば、ＡｌＧａＩｎＰ系の半導体レーザ装置、ＡｌＧａＡｓ系の半導体レーザ装置、ＧａＮ系の半導体レーザ装置等、種々の半導体レーザ装置に適用することができる。
また、上記Ｐ側半導体１２はＰ型半導体で形成され、また電流狭窄層やノンドープ半導体層が含まれていてもよい。また、上記Ｎ側半導体１４はＮ型半導体で形成され、またノンドープ半導体層が含まれていてもよい。
上記半導体レーザ装置１では、Ｐ側電極４１の最表面およびＮ側電極４５の最表面のうち、一方の電極の最表面は金、金合金、アルミニウムもしくはアルミニウム合金で形成され、他方の電極の最表面は白金もしくは白金合金で形成されている。このことから、Ｐ側電極４１とＮ側電極４５同士が接触した状態で押さえつけられて保護膜の成膜時の熱が加えられても、電極同士を剥がしやすくなる。これは、Ｐ側電極４１とＮ側電極４５の最表面の電極材料が異なるので、熱圧着しにくくなるためである。
よって、半導体レーザ装置１の構成とすることで、密着した電極同士を剥がす手間がなくなるので作業性が向上され、半導体レーザ装置の損傷がなくなるので歩留まりが向上できるとともにコストダウンに寄与するという利点がある。
よって、半導体レーザ装置１の構成とすることで、密着した電極同士を剥がす手間がなくなるので作業性が向上され、半導体レーザ装置の損傷がなくなるので歩留まりが向上できるとともにコストダウンに寄与するという利点がある。
次に、本発明の半導体レーザ装置に係る一実施の形態の一例（第２実施形態）を、図２（１）の概略構成断面図および図２（２）の平面図によって説明する。
図２に示すように、半導体レーザ装置１は、レーザ光を誘導放出する半導体レーザ素子の本体部１１を有する。この本体部１１は、Ｐ側半導体１２とＮ側半導体１４との間に活性層１３が挟まれた構成を有する。上記本体部１１の詳細例については、前述した通りである。
上記本体部１１のＰ側半導体１２にはＰ側電極４１が形成されている。また上記本体部１１のＮ側半導体１４にはＮ側電極４５が形成されている。
上記Ｐ側電極４１の最表面および上記Ｎ側電極４５の最表面の少なくとも一方の最表面が梨地面で形成されている。
図面では一例として、Ｎ側電極４５が形成されるＮ側半導体１４表面も梨地面で形成されている状態を示した。例えば、このＮ側半導体１４の梨地面がＮ側電極４５の表面に転写されて、Ｎ側電極４５の最表面が梨地面で形成されている。もちろん、Ｎ側半導体１４の電極形成面は平滑面であり、Ｎ側電極４５の表面のみ梨地面に形成されていてもよい。
ここでいう梨地面の電荷表面とは、電極表面に像が写る鏡面、像は写るが曇りを生じていて写る像がぼやける、いわゆる亜鏡面ではなく、像が写らないような面をいう。例えば、表面粗さが最大粗さ（Ｒmax）で０．１μｍ以上、好ましくは０．３μｍ以上とする。ただし、粗すぎても電極としての電気的接続に不都合が生じるので、例えば最大粗さ（Ｒmax）で１．０μｍ以下とする。この程度の粗さであれば、ボンディング等による電気的接続に不都合を生じることはない。
図面では一例として、Ｎ側電極４５が形成されるＮ側半導体１４表面も梨地面で形成されている状態を示した。例えば、このＮ側半導体１４の梨地面がＮ側電極４５の表面に転写されて、Ｎ側電極４５の最表面が梨地面で形成されている。もちろん、Ｎ側半導体１４の電極形成面は平滑面であり、Ｎ側電極４５の表面のみ梨地面に形成されていてもよい。
ここでいう梨地面の電荷表面とは、電極表面に像が写る鏡面、像は写るが曇りを生じていて写る像がぼやける、いわゆる亜鏡面ではなく、像が写らないような面をいう。例えば、表面粗さが最大粗さ（Ｒmax）で０．１μｍ以上、好ましくは０．３μｍ以上とする。ただし、粗すぎても電極としての電気的接続に不都合が生じるので、例えば最大粗さ（Ｒmax）で１．０μｍ以下とする。この程度の粗さであれば、ボンディング等による電気的接続に不都合を生じることはない。
また、上記Ｐ側電極４１は、最表面が金、金合金、アルミニウムもしくはアルミニウム合金で形成されている。
例えば上記Ｐ側半導体１２側から、例えばチタン（Ｔｉ）層、白金（Ｐｔ）層、金（Ａｕ）層からなる積層構造を成している。ここで、金層の代わりに金合金層、アルミニウム層、アルミニウム合金層を用いることができる。上記チタン層は、Ｐ側電極４１をＰ側半導体１２に密着させるための金属層であり、例えば５０ｎｍの膜厚で形成される。また上記白金層は例えば１００ｎｍの膜厚で形成され、上記金層は例えば２００ｎｍの膜厚で形成されている。上記各膜厚は上記値に限定されることはなく、適宜、変更が可能である。また、金合金層、アルミニウム層、アルミニウム合金層の場合の膜厚も金属層と同等である。
例えば上記Ｐ側半導体１２側から、例えばチタン（Ｔｉ）層、白金（Ｐｔ）層、金（Ａｕ）層からなる積層構造を成している。ここで、金層の代わりに金合金層、アルミニウム層、アルミニウム合金層を用いることができる。上記チタン層は、Ｐ側電極４１をＰ側半導体１２に密着させるための金属層であり、例えば５０ｎｍの膜厚で形成される。また上記白金層は例えば１００ｎｍの膜厚で形成され、上記金層は例えば２００ｎｍの膜厚で形成されている。上記各膜厚は上記値に限定されることはなく、適宜、変更が可能である。また、金合金層、アルミニウム層、アルミニウム合金層の場合の膜厚も金属層と同等である。
また上記Ｎ側電極４５は、その最表面が金、金合金、アルミニウムもしくはアルミニウム合金で形成されている。または第１実施形態と同様に、白金もしくは白金合金で形成されていてもよい。
例えば上記Ｎ側半導体１４側から、金ゲルマニウム（ＡｕＧｅ）層、ニッケル（Ｎｉ）層、金（Ａｕ）層、チタン（Ｔｉ）層、白金（Ｐｔ）層、金（Ａｕ）層を順に積層した構造を成していてもよい。上記各層の膜厚は、一例として、金ゲルマニウム（ＡｕＧｅ）層が１６０ｎｍ、ニッケル（Ｎｉ）層が３０ｎｍ、金（Ａｕ）層が１０００ｎｍ、チタン（Ｔｉ）層が５０ｎｍ、白金（Ｐｔ）層が１００ｎｍ、金（Ａｕ）層が４００ｎｍである。
または、第１実施形態と同様に、金ゲルマニウム（ＡｕＧｅ）層、ニッケル（Ｎｉ）層、金（Ａｕ）層、チタン（Ｔｉ）層、白金（Ｐｔ）層を順に積層した構造を成していてもよい。上記各層の膜厚は、一例として、金ゲルマニウム（ＡｕＧｅ）層が１６０ｎｍ、ニッケル（Ｎｉ）層が３０ｎｍ、金（Ａｕ）層が１０００ｎｍ、チタン（Ｔｉ）層が５０ｎｍ、白金（Ｐｔ）層が３０ｎｍである。
また、最表面を白金層の代わりに白金合金層で形成することもでき、その場合の膜厚は白金層と同等とすることができる。
また、チタン（Ｔｉ）層と白金（Ｐｔ）もしくは白金合金層との間に、チタン（Ｔｉ）層側から順に１００ｎｍの白金（Ｐｔ）層と、４００ｎｍの金（Ａｕ）層を積層させてもよい。
また、上記各層の膜厚は、適宜変更することができる。また、各層間の材料は適宜、別の金属系材料に代えることもできる。
例えば上記Ｎ側半導体１４側から、金ゲルマニウム（ＡｕＧｅ）層、ニッケル（Ｎｉ）層、金（Ａｕ）層、チタン（Ｔｉ）層、白金（Ｐｔ）層、金（Ａｕ）層を順に積層した構造を成していてもよい。上記各層の膜厚は、一例として、金ゲルマニウム（ＡｕＧｅ）層が１６０ｎｍ、ニッケル（Ｎｉ）層が３０ｎｍ、金（Ａｕ）層が１０００ｎｍ、チタン（Ｔｉ）層が５０ｎｍ、白金（Ｐｔ）層が１００ｎｍ、金（Ａｕ）層が４００ｎｍである。
または、第１実施形態と同様に、金ゲルマニウム（ＡｕＧｅ）層、ニッケル（Ｎｉ）層、金（Ａｕ）層、チタン（Ｔｉ）層、白金（Ｐｔ）層を順に積層した構造を成していてもよい。上記各層の膜厚は、一例として、金ゲルマニウム（ＡｕＧｅ）層が１６０ｎｍ、ニッケル（Ｎｉ）層が３０ｎｍ、金（Ａｕ）層が１０００ｎｍ、チタン（Ｔｉ）層が５０ｎｍ、白金（Ｐｔ）層が３０ｎｍである。
また、最表面を白金層の代わりに白金合金層で形成することもでき、その場合の膜厚は白金層と同等とすることができる。
また、チタン（Ｔｉ）層と白金（Ｐｔ）もしくは白金合金層との間に、チタン（Ｔｉ）層側から順に１００ｎｍの白金（Ｐｔ）層と、４００ｎｍの金（Ａｕ）層を積層させてもよい。
また、上記各層の膜厚は、適宜変更することができる。また、各層間の材料は適宜、別の金属系材料に代えることもできる。
上記金合金、アルミニウム合金、白金合金は、前記第１実施形態と同様な合金を用いることができる。
また、上記第１実施形態と同様に、Ｐ側電極４１側に金線を用いたワイヤボンディングを行うため、金線の接着性を確保するためにＰ側電極４１の最表面は、金、金合金、アルミニウム、アルミニウム合金とすることが好ましい。しかしながら、金線によるワイヤボンディングを行わない場合には、上記Ｐ側電極４１の最表面を白金もしくは白金合金で形成することができる。この場合、上記Ｎ側電極４５の最表面は金、金合金、アルミニウムもしくはアルミニウム合金で形成される。または白金もしくは白金合金で形成することもできる。
また、上記本体部１１のレーザ光が放出されかつ一部が反射される端面１１Ｆには保護膜５１が形成されていて、レーザ光が反射される端面１１Ｒには保護膜５２が形成されている。
上記保護膜５１、５２は、例えば、酸化アルミニウム、窒化アルミニウム、酸化シリコン、シリコン、酸化チタン、酸化ジルコニウム等から適宜選択される積層膜で形成される。
上記保護膜５１、５２は、例えば、酸化アルミニウム、窒化アルミニウム、酸化シリコン、シリコン、酸化チタン、酸化ジルコニウム等から適宜選択される積層膜で形成される。
上記半導体レーザ装置の本体部１１の構成は、上記第１実施形態で説明したように、例えばＡｌＧａＩｎＰ系の半導体レーザ装置、ＡｌＧａＡｓ系の半導体レーザ装置、ＧａＮ系の半導体レーザ装置等、種々の半導体レーザ装置の構成を採用することができる。
上記半導体レーザ装置２では、上記Ｐ側電極４１の最表面および上記Ｎ側電極４５の最表面の少なくとも一方の最表面が梨地面で形成されている。このことから、Ｐ側電極４１とＮ側電極４５同士が接触した状態で押さえつけられて保護膜の成膜時の熱が加えられても、電極同士を剥がしやすくなる。これは、Ｐ側電極４１とＮ側電極４５の最表面の接触面積が少なくなるので、熱圧着しにくくなるためである。
よって、半導体レーザ装置２の構成とすることで、密着した電極同士を剥がす手間がなくなるので作業性が向上され、半導体レーザ装置の損傷がなくなるので歩留まりが向上できるとともにコストダウンに寄与するという利点がある。
よって、半導体レーザ装置２の構成とすることで、密着した電極同士を剥がす手間がなくなるので作業性が向上され、半導体レーザ装置の損傷がなくなるので歩留まりが向上できるとともにコストダウンに寄与するという利点がある。
次に、本発明の半導体レーザ装置の製造方法に係る一実施の形態の一例（第３実施形態）を、図３、図５〜図９の斜視図（一部断面図、部分平面図）および図４の概略構成断面図によって説明する。一例として、赤色発光の半導体レーザ装置の作製例を説明する。なお、各図間の縮尺は必ずしも一致させていない。
図３（１）に示すように、半導体基板１０を用意する。この半導体基板１０には、例えばｎ型ＧａＡｓ基板を用いる。
次に、図３（２）に示すように、上記半導体基板１０上に、エピタキシャル成長技術によって、Ｎ側半導体、活性層を含む層、Ｐ側半導体を順に形成し、複数の半導体レーザ素子の本体部１１を形成する。この段階では、半導体基板１０の全面に本体部が形成され、複数の半導体レーザ素子には分割されていない。
具体的には、例えば、図４に示すように、ｎ型ＧａＡｓ基板２１上に、エピタキシャル成長技術によって、Ｎ側半導体１４、活性層を含む層１３、Ｐ側半導体１２を順に積層して、半導体レーザ素子の本体部１１を形成する。
まず、上記Ｎ側半導体１４を、例えば、半導体基板１０（ｎ型ＧａＡｓ基板２１）側よりｎ型バッファ層２２、ｎ型クラッド層２３の順に積層して形成する。
上記ｎ型バッファ層２２は例えばｎ型ＧａＩｎＰ層で形成され、上記ｎ型クラッド層２３は例えばｎ型ＡｌＩｎＰ層で形成される。
各層の膜厚は、一例として、ｎ型ＧａＩｎＰバッファ層が３０ｎｍ、ｎ型ＡｌＩｎＰクラッド層が０.８μｍとした。
上記ｎ型バッファ層２２は例えばｎ型ＧａＩｎＰ層で形成され、上記ｎ型クラッド層２３は例えばｎ型ＡｌＩｎＰ層で形成される。
各層の膜厚は、一例として、ｎ型ＧａＩｎＰバッファ層が３０ｎｍ、ｎ型ＡｌＩｎＰクラッド層が０.８μｍとした。
続いて活性層を含む層１３を、Ｎ側半導体１４側より光ガイド層２４、活性層２５、光ガイド層２６の順に積層して形成する。
上記光ガイド層２４は例えばノンドープＡｌ0.6ＧａＩｎＰ層で形成され、上記活性層２５は例えばノンドープＧａＩｎＰ層で形成され、上記光ガイド層２６は例えばノンドープＡｌ0.6ＧａＩｎＰ層で形成される。
各層の膜厚は、一例として、光ガイド層２４のノンドープＡｌ0.6ＧａＩｎＰ層が１２０ｎｍ、ノンドープＧａＩｎＰ層が１２ｎｍ、光ガイド層２６のノンドープＡｌ0.6ＧａＩｎＰ層が１２０ｎｍである。
上記光ガイド層２４は例えばノンドープＡｌ0.6ＧａＩｎＰ層で形成され、上記活性層２５は例えばノンドープＧａＩｎＰ層で形成され、上記光ガイド層２６は例えばノンドープＡｌ0.6ＧａＩｎＰ層で形成される。
各層の膜厚は、一例として、光ガイド層２４のノンドープＡｌ0.6ＧａＩｎＰ層が１２０ｎｍ、ノンドープＧａＩｎＰ層が１２ｎｍ、光ガイド層２６のノンドープＡｌ0.6ＧａＩｎＰ層が１２０ｎｍである。
続いてＰ側半導体１２を、活性層を含む層１３側よりｐ型クラッド層２７、ｐ型エッチングストップ層２８、ｐ型クラッド層２９、ｐ型中間層３０、ｐ型コンタクト層３１の順に積層して形成する。
上記ｐ型クラッド層２７は例えばｐ型ＡｌＩｎＰ層で形成され、上記ｐ型エッチングストップ層２８は例えばｐ型ＧａＩｎＰ層で形成され、上記ｐ型クラッド層２９は例えばｐ型ＡｌＩｎＰ層で形成される。また上記ｐ型中間層３０は例えばｐ型ＧａＩｎＰ層で形成され、上記ｐ型コンタクト層３１は例えばｐ型ＧａＡｓ層で形成される。
各層の膜厚は、一例として、ｐ型クラッド層２７のｐ型ＡｌＩｎＰ層が０.２５μｍ、ｐ型エッチングストップ層２８のｐ型ＧａＩｎＰ層が１５ｎｍ、ｐ型クラッド層２９のｐ型ＡｌＩｎＰ層が０.５５μｍである。また、ｐ型中間層３０のｐ型ＧａＩｎＰ層が３０ｎｍ、ｐ型コンタクト層３１のｐ型ＧａＡｓ層が０.２６μｍである。
上記説明した各層の材質、膜厚は一例であって、本発明は、いかなる半導体レーザ装置にも適用される。例えば、ＡｌＧａＩｎＰ系の半導体レーザ装置、ＡｌＧａＡｓ系の半導体レーザ装置、ＧａＮ系の半導体レーザ装置等、種々の半導体レーザ装置に適用される。
また、上記Ｐ側半導体１２はＰ型半導体で形成され、また電流狭窄層やノンドープ半導体層が含まれていてもよい。また、上記Ｎ側半導体１４はＮ型半導体で形成され、またノンドープ半導体層が含まれていてもよい。
上記ｐ型クラッド層２７は例えばｐ型ＡｌＩｎＰ層で形成され、上記ｐ型エッチングストップ層２８は例えばｐ型ＧａＩｎＰ層で形成され、上記ｐ型クラッド層２９は例えばｐ型ＡｌＩｎＰ層で形成される。また上記ｐ型中間層３０は例えばｐ型ＧａＩｎＰ層で形成され、上記ｐ型コンタクト層３１は例えばｐ型ＧａＡｓ層で形成される。
各層の膜厚は、一例として、ｐ型クラッド層２７のｐ型ＡｌＩｎＰ層が０.２５μｍ、ｐ型エッチングストップ層２８のｐ型ＧａＩｎＰ層が１５ｎｍ、ｐ型クラッド層２９のｐ型ＡｌＩｎＰ層が０.５５μｍである。また、ｐ型中間層３０のｐ型ＧａＩｎＰ層が３０ｎｍ、ｐ型コンタクト層３１のｐ型ＧａＡｓ層が０.２６μｍである。
上記説明した各層の材質、膜厚は一例であって、本発明は、いかなる半導体レーザ装置にも適用される。例えば、ＡｌＧａＩｎＰ系の半導体レーザ装置、ＡｌＧａＡｓ系の半導体レーザ装置、ＧａＮ系の半導体レーザ装置等、種々の半導体レーザ装置に適用される。
また、上記Ｐ側半導体１２はＰ型半導体で形成され、また電流狭窄層やノンドープ半導体層が含まれていてもよい。また、上記Ｎ側半導体１４はＮ型半導体で形成され、またノンドープ半導体層が含まれていてもよい。
次に、図３（３）に示すように、各半導体レーザ素子の本体部１１に対応する位置のＰ側にＰ側電極４１を形成する。
上記Ｐ側電極４１は、最表面が金、金合金、アルミニウムもしくはアルミニウム合金で形成される。
例えば、蒸着法、スパッタ法等の成膜方法によって、上記Ｐ側半導体１２側から、例えばチタン（Ｔｉ）層、白金（Ｐｔ）層、金（Ａｕ）層からなる積層構造を形成する。このとき、成膜面上にマスクを設置しておく。
ここで、金層の代わりに金合金層、アルミニウム層、アルミニウム合金層を用いることもできる。
上記各層の膜厚は、一例として、上記チタン層は、Ｐ側電極４１をＰ側半導体１２に密着させるための金属層であり、例えば５０ｎｍの膜厚で形成される。また上記白金層は例えば１００ｎｍの膜厚で形成され、上記金層は例えば２００ｎｍの膜厚で形成されている。上記各膜厚は上記値に限定されることはなく、適宜、変更が可能である。また、金合金層、アルミニウム層、アルミニウム合金層の場合の膜厚も金属層と同等である。
上記Ｐ側電極４１は、最表面が金、金合金、アルミニウムもしくはアルミニウム合金で形成される。
例えば、蒸着法、スパッタ法等の成膜方法によって、上記Ｐ側半導体１２側から、例えばチタン（Ｔｉ）層、白金（Ｐｔ）層、金（Ａｕ）層からなる積層構造を形成する。このとき、成膜面上にマスクを設置しておく。
ここで、金層の代わりに金合金層、アルミニウム層、アルミニウム合金層を用いることもできる。
上記各層の膜厚は、一例として、上記チタン層は、Ｐ側電極４１をＰ側半導体１２に密着させるための金属層であり、例えば５０ｎｍの膜厚で形成される。また上記白金層は例えば１００ｎｍの膜厚で形成され、上記金層は例えば２００ｎｍの膜厚で形成されている。上記各膜厚は上記値に限定されることはなく、適宜、変更が可能である。また、金合金層、アルミニウム層、アルミニウム合金層の場合の膜厚も金属層と同等である。
次に、図３（４）に示すように、いわゆる裏面研削によって、上記半導体基板１０の裏面側（本体部１１を形成するための半導体層を積層した側とは反対側）を研削して、半導体基板１０の厚さを、例えば０．２μｍ程度の薄さにする。次いで、鏡面研磨およびエッチングにより半導体基板１０の裏面を鏡面加工する。
次いで、図３（５）に示すように、半導体基板１０の裏面の各半導体レーザ素子の本体部１１のＰ側半導体上に形成したＰ側電極４１対応する位置のＮ側にＮ側電極４５を形成する。
このＮ側電極４５は、上記のようにＰ側電極４１の最表面を金、金合金、アルミニウムもしくはアルミニウム合金で形成した場合、その最表面を白金もしくは白金合金で形成する。
例えば蒸着法、スパッタ法等の成膜方法によって、上記Ｎ側半導体１４側から、例えば金ゲルマニウム（ＡｕＧｅ）層、ニッケル（Ｎｉ）層、金（Ａｕ）層、チタン（Ｔｉ）層、白金（Ｐｔ）層を順に積層して形成する。このとき、成膜面上にマスクを設置しておく。
上記各層の膜厚は、一例として、金ゲルマニウム（ＡｕＧｅ）層を１６０ｎｍ、ニッケル（Ｎｉ）層を３０ｎｍ、金（Ａｕ）層を１０００ｎｍ、チタン（Ｔｉ）層を５０ｎｍ、白金（Ｐｔ）層を３０ｎｍで形成する。
また、最表面を白金層の代わりに白金合金層で形成することもでき、その場合の膜厚は例えば白金層と同等とする。
また、チタン（Ｔｉ）層と白金（Ｐｔ）もしくは白金合金層との間に、チタン（Ｔｉ）層側から順に１００ｎｍの白金（Ｐｔ）層と、４００ｎｍの金（Ａｕ）層を積層させてもよい。
また、上記各層の膜厚は、適宜変更することができる。また、各層間の材料は適宜、別の金属系材料に代えることもできる。
次いで、図３（５）に示すように、半導体基板１０の裏面の各半導体レーザ素子の本体部１１のＰ側半導体上に形成したＰ側電極４１対応する位置のＮ側にＮ側電極４５を形成する。
このＮ側電極４５は、上記のようにＰ側電極４１の最表面を金、金合金、アルミニウムもしくはアルミニウム合金で形成した場合、その最表面を白金もしくは白金合金で形成する。
例えば蒸着法、スパッタ法等の成膜方法によって、上記Ｎ側半導体１４側から、例えば金ゲルマニウム（ＡｕＧｅ）層、ニッケル（Ｎｉ）層、金（Ａｕ）層、チタン（Ｔｉ）層、白金（Ｐｔ）層を順に積層して形成する。このとき、成膜面上にマスクを設置しておく。
上記各層の膜厚は、一例として、金ゲルマニウム（ＡｕＧｅ）層を１６０ｎｍ、ニッケル（Ｎｉ）層を３０ｎｍ、金（Ａｕ）層を１０００ｎｍ、チタン（Ｔｉ）層を５０ｎｍ、白金（Ｐｔ）層を３０ｎｍで形成する。
また、最表面を白金層の代わりに白金合金層で形成することもでき、その場合の膜厚は例えば白金層と同等とする。
また、チタン（Ｔｉ）層と白金（Ｐｔ）もしくは白金合金層との間に、チタン（Ｔｉ）層側から順に１００ｎｍの白金（Ｐｔ）層と、４００ｎｍの金（Ａｕ）層を積層させてもよい。
また、上記各層の膜厚は、適宜変更することができる。また、各層間の材料は適宜、別の金属系材料に代えることもできる。
上記金合金について、以下に説明する。
上記金合金は、例えば金（Ａｕ）と、チタン（Ｔｉ）、銅（Ｃｕ）、マグネシウム（Ｍｇ）、シリコン（Ｓｉ）もしくはゲルマニウム（Ｇｅ）との合金で形成する。金以外の元素の含有率は、０．０atomic％より多く、２０atomic％よりも少ない。また、金に含有される上記元素は、１種類であっても、複数種類であってもよい。
上記金合金は、例えば金（Ａｕ）と、チタン（Ｔｉ）、銅（Ｃｕ）、マグネシウム（Ｍｇ）、シリコン（Ｓｉ）もしくはゲルマニウム（Ｇｅ）との合金で形成する。金以外の元素の含有率は、０．０atomic％より多く、２０atomic％よりも少ない。また、金に含有される上記元素は、１種類であっても、複数種類であってもよい。
上記アルミニウム合金について、以下に説明する。
上記アルミニウム合金は、例えばアルミニウム（Ａｌ）と、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、スズ（Ｓｎ）もしくは亜鉛（Ｚｎ）との合金で形成する。アルミニウム以外の元素の含有率は、０．０atomic％より多く、２０atomic％よりも少ない。また、アルミニウムに含有される上記元素は、１種類であっても、複数種類であってもよい。
上記アルミニウム合金は、例えばアルミニウム（Ａｌ）と、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、スズ（Ｓｎ）もしくは亜鉛（Ｚｎ）との合金で形成する。アルミニウム以外の元素の含有率は、０．０atomic％より多く、２０atomic％よりも少ない。また、アルミニウムに含有される上記元素は、１種類であっても、複数種類であってもよい。
上記白金合金について、以下に説明する。
上記白金合金は、例えば白金（Ｐｔ）と、銅（Ｃｕ）、クロム（Ｃｒ）、シリコン（Ｓｉ）、スズ（Ｓｎ）、チタン（Ｔｉ）もしくはゲルマニウム（Ｇｅ）との合金で形成する。白金以外の元素の含有率は、０．０atomic％より多く、２０atomic％よりも少ない。また、白金に含有される上記元素は、１種類であっても、複数種類であってもよい。
上記白金合金は、例えば白金（Ｐｔ）と、銅（Ｃｕ）、クロム（Ｃｒ）、シリコン（Ｓｉ）、スズ（Ｓｎ）、チタン（Ｔｉ）もしくはゲルマニウム（Ｇｅ）との合金で形成する。白金以外の元素の含有率は、０．０atomic％より多く、２０atomic％よりも少ない。また、白金に含有される上記元素は、１種類であっても、複数種類であってもよい。
通常、Ｐ側電極４１側に金線を用いたワイヤボンディングを行うため、金線の接着性を確保するためにＰ側電極４１の最表面は、金、金合金、アルミニウム、アルミニウム合金とすることが好ましい。しかしながら、金線によるワイヤボンディングを行わない場合には、上記Ｐ側電極４１の最表面を白金もしくは白金合金で形成することができる。この場合、上記Ｎ側電極４５の最表面を金、金合金、アルミニウムもしくはアルミニウム合金で形成する。
上記Ｐ側電極４１の最表面をＮ側電極４５の最表面と異なる材質の白金層で形成した理由は、前記第１実施形態で説明したのと同様な理由からである。
次に、図５（５）に示すように、上記半導体基板１０から上記半導体レーザ素子の本体部１１のレーザ光が放出されかつ一部が反射される端面１１Ｆおよびその反対側のレーザ光が反射される端面１１Ｒが切り出し面となって露出するように、上記本体部１１を１列に切り出して製品バー１５を形成する。なお、上記切り出し面は、例えばへき開によって形成される面である。
次に、図６（６）に示すように、成膜治具２０１にウエハから切り出された製品バー１５を複数本重ね合わせて詰める。
そして、図６（７）に示すように、製品バー１５の最上部に蓋２１１を配置し、成膜治具２０１から製品バー１５がはずれないように、例えば上記蓋２１１を製品バー１５側に押し圧する。この押し圧は、例えばばね力を利用することができる。
次いで、図７（８）、（９）に示すように、上記複数本は重ねられた製品バー１５の各端面１１Ｆに保護膜５１を形成し、上記各端面１１Ｒに保護膜５２を形成する。
上記保護膜５１、５２は、例えば、酸化アルミニウム、窒化アルミニウム、酸化シリコン、シリコン、酸化チタン、酸化ジルコニウム等から適宜選択される積層膜で形成される。その成膜方法は、例えば従来方法と同様に、蒸着法、スパッタ法等を用いることができる。
また、上記端面１１Ｒをレーザ光が放出されかつ一部が反射される端面としてもよい。
上記保護膜５１、５２は、例えば、酸化アルミニウム、窒化アルミニウム、酸化シリコン、シリコン、酸化チタン、酸化ジルコニウム等から適宜選択される積層膜で形成される。その成膜方法は、例えば従来方法と同様に、蒸着法、スパッタ法等を用いることができる。
また、上記端面１１Ｒをレーザ光が放出されかつ一部が反射される端面としてもよい。
上記保護膜５１、５２を形成した後、図８（１０）に示すように、成膜治具２０１（前記図７（８）参照）から上記製品バー１５を取り出す。このとき、製品バー１５同士は用意に剥がれる。また蓋２１１も製品バー１５から容易に剥がれる。
その後、図９（１１）に示す上記製品バー１５を個々の半導体レーザ装置に分割し、図８（１２）に示すような、半導体レーザ装置１を得る。
すなわち、上記半導体レーザ装置１は、Ｐ側半導体１２とＮ側半導体１４との間に活性層を含む層１３が挟まれた構成を有するレーザ光を誘導放出する半導体レーザ素子の本体部１１を有する。この本体部１１のＰ側半導体１２には、最表面が金、金合金、アルミニウムもしくはアルミニウム合金で形成されているＰ側電極４１が形成されている。また上記本体部１１のＮ側半導体１４には、最表面が白金もしくは白金合金で形成されているＮ側電極４５が形成されている。さらに、上記本体部１１のレーザ光が放出されかつ一部が反射される端面１１Ｆには保護膜５１が形成されていて、レーザ光が反射されるもしくはレーザ光が放出されかつ一部が反射される端面１１Ｒには保護膜５２が形成されているものである。
すなわち、上記半導体レーザ装置１は、Ｐ側半導体１２とＮ側半導体１４との間に活性層を含む層１３が挟まれた構成を有するレーザ光を誘導放出する半導体レーザ素子の本体部１１を有する。この本体部１１のＰ側半導体１２には、最表面が金、金合金、アルミニウムもしくはアルミニウム合金で形成されているＰ側電極４１が形成されている。また上記本体部１１のＮ側半導体１４には、最表面が白金もしくは白金合金で形成されているＮ側電極４５が形成されている。さらに、上記本体部１１のレーザ光が放出されかつ一部が反射される端面１１Ｆには保護膜５１が形成されていて、レーザ光が反射されるもしくはレーザ光が放出されかつ一部が反射される端面１１Ｒには保護膜５２が形成されているものである。
上記半導体レーザ装置の製造方法では、本体部１１のＰ側電極４１の最表面およびＮ側電極４５の最表面のうち、一方の電極の最表面を金、金合金、アルミニウムもしくはアルミニウム合金で形成し、他方の電極の最表面を白金もしくは白金合金で形成する。このことから、Ｎ側電極４５とＰ側電極４１同士が接触した状態で押さえつけられて保護膜５１、５２の成膜時の２００℃〜３００℃程度の熱が加えられても、電極同士を剥がしやすくなる。これは、Ｐ側電極４１とＮ側電極４５の最表面の電極材料が異なので、熱圧着しにくくなるためである。
よって、密着した電極同士を剥がす手間がなくなるので作業性が向上され、半導体レーザ装置１の損傷がなくなるので歩留まりが向上できるとともにコストダウンに寄与するという利点がある。
よって、密着した電極同士を剥がす手間がなくなるので作業性が向上され、半導体レーザ装置１の損傷がなくなるので歩留まりが向上できるとともにコストダウンに寄与するという利点がある。
次に、本発明の半導体レーザ装置の製造方法に係る一実施の形態の一例（第４実施形態）を、図１０の斜視図および断面図、および前記図５（５）、図６〜図９によって説明する。一例として、赤色発光の半導体レーザ装置の作製例を説明する。なお、各図間の縮尺は必ずしも一致させていない。
図１０（１）に示すように、前記図３（１）〜（３）および図４によって説明した製造方法の一例によって、半導体基板１０に、レーザ光を誘導放出する半導体レーザ素子の本体部１１を形成する。さらに、上記本体部１１のＰ側半導体上にＰ側電極４１を形成する。
上記Ｐ側電極４１は、最表面が金、金合金、アルミニウムもしくはアルミニウム合金で形成される。
例えば上記本体部１１のＰ側半導体側から、例えばチタン（Ｔｉ）層、白金（Ｐｔ）層、金（Ａｕ）層からなる積層構造を成している。ここで、金層の代わりに金合金層、アルミニウム層、アルミニウム合金層を用いることができる。上記チタン層は、Ｐ側電極４１を本体部１１のＰ側半導体に密着させるための金属層であり、例えば５０ｎｍの膜厚で形成される。また上記白金層は例えば１００ｎｍの膜厚で形成され、上記金層は例えば２００ｎｍの膜厚で形成されている。上記各膜厚は上記値に限定されることはなく、適宜、変更が可能である。また、金合金層、アルミニウム層、アルミニウム合金層の場合の膜厚も金属層と同等である。
例えば上記本体部１１のＰ側半導体側から、例えばチタン（Ｔｉ）層、白金（Ｐｔ）層、金（Ａｕ）層からなる積層構造を成している。ここで、金層の代わりに金合金層、アルミニウム層、アルミニウム合金層を用いることができる。上記チタン層は、Ｐ側電極４１を本体部１１のＰ側半導体に密着させるための金属層であり、例えば５０ｎｍの膜厚で形成される。また上記白金層は例えば１００ｎｍの膜厚で形成され、上記金層は例えば２００ｎｍの膜厚で形成されている。上記各膜厚は上記値に限定されることはなく、適宜、変更が可能である。また、金合金層、アルミニウム層、アルミニウム合金層の場合の膜厚も金属層と同等である。
次に、図１０（２）に示すように、いわゆる裏面研削によって、上記半導体基板１０の裏面側（本体部１１を形成するための半導体層を積層した側とは反対側）を研削して、半導体基板１０の厚さを、例えば０．２μｍ程度の薄さにする。次いで、エッチングにより半導体基板１０の裏面を加工する。このようにして、半導体基板１０の裏面（Ｎ側半導体のＮ側電極の形成面）を梨地面に形成する。
ここでいう梨地面とは、その表面に像が写る鏡面、像は写るが曇りを生じていて写る像がぼやける、いわゆる亜鏡面ではなく、像が写らないような面をいう。例えば、表面粗さが最大粗さ（Ｒmax）で０．１μｍ以上、好ましくは０．３μｍ以上とする。ただし、粗すぎても後に形成される電極表面の電気的接続に不都合が生じるので、例えば最大粗さ（Ｒmax）で１．０μｍ以下とする。この表面粗さは、その後に形成されるＮ側電極がこの表面粗さを転写して形成される場合である。また、この程度の粗さであれば、その表面に形成された電極に対して行うボンディング等での電気的接続に不都合を生じることはない。
ここでいう梨地面とは、その表面に像が写る鏡面、像は写るが曇りを生じていて写る像がぼやける、いわゆる亜鏡面ではなく、像が写らないような面をいう。例えば、表面粗さが最大粗さ（Ｒmax）で０．１μｍ以上、好ましくは０．３μｍ以上とする。ただし、粗すぎても後に形成される電極表面の電気的接続に不都合が生じるので、例えば最大粗さ（Ｒmax）で１．０μｍ以下とする。この表面粗さは、その後に形成されるＮ側電極がこの表面粗さを転写して形成される場合である。また、この程度の粗さであれば、その表面に形成された電極に対して行うボンディング等での電気的接続に不都合を生じることはない。
次いで、図１０（３）に示すように、半導体基板１０の裏面の各半導体レーザ素子の本体部１１のＰ側半導体上に形成したＰ側電極４１対応する位置のＮ側半導体にＮ側電極４５を形成する。
例えば上記Ｎ側半導体（半導体基板１０）側から、金ゲルマニウム（ＡｕＧｅ）層、ニッケル（Ｎｉ）層、金（Ａｕ）層、チタン（Ｔｉ）層、白金（Ｐｔ）層、金（Ａｕ）層を順に積層した構造を成していてもよい。上記各層の膜厚は、一例として、金ゲルマニウム（ＡｕＧｅ）層が１６０ｎｍ、ニッケル（Ｎｉ）層が３０ｎｍ、金（Ａｕ）層が１０００ｎｍ、チタン（Ｔｉ）層が５０ｎｍ、白金（Ｐｔ）層が１００ｎｍ、金（Ａｕ）層が４００ｎｍである。
または、第１実施形態と同様に、金ゲルマニウム（ＡｕＧｅ）層、ニッケル（Ｎｉ）層、金（Ａｕ）層、チタン（Ｔｉ）層、白金（Ｐｔ）層を順に積層した構造を成していてもよい。上記各層の膜厚は、一例として、金ゲルマニウム（ＡｕＧｅ）層が１６０ｎｍ、ニッケル（Ｎｉ）層が３０ｎｍ、金（Ａｕ）層が１０００ｎｍ、チタン（Ｔｉ）層が５０ｎｍ、白金（Ｐｔ）層が３０ｎｍである。
また、最表面を白金層の代わりに白金合金層で形成することもでき、その場合の膜厚は白金層と同等とすることができる。
また、チタン（Ｔｉ）層と白金（Ｐｔ）もしくは白金合金層との間に、チタン（Ｔｉ）層側から順に１００ｎｍの白金（Ｐｔ）層と、４００ｎｍの金（Ａｕ）層を積層させてもよい。
また、上記各層の膜厚は、適宜変更することができる。また、各層間の材料は適宜、別の金属系材料に代えることもできる。
例えば上記Ｎ側半導体（半導体基板１０）側から、金ゲルマニウム（ＡｕＧｅ）層、ニッケル（Ｎｉ）層、金（Ａｕ）層、チタン（Ｔｉ）層、白金（Ｐｔ）層、金（Ａｕ）層を順に積層した構造を成していてもよい。上記各層の膜厚は、一例として、金ゲルマニウム（ＡｕＧｅ）層が１６０ｎｍ、ニッケル（Ｎｉ）層が３０ｎｍ、金（Ａｕ）層が１０００ｎｍ、チタン（Ｔｉ）層が５０ｎｍ、白金（Ｐｔ）層が１００ｎｍ、金（Ａｕ）層が４００ｎｍである。
または、第１実施形態と同様に、金ゲルマニウム（ＡｕＧｅ）層、ニッケル（Ｎｉ）層、金（Ａｕ）層、チタン（Ｔｉ）層、白金（Ｐｔ）層を順に積層した構造を成していてもよい。上記各層の膜厚は、一例として、金ゲルマニウム（ＡｕＧｅ）層が１６０ｎｍ、ニッケル（Ｎｉ）層が３０ｎｍ、金（Ａｕ）層が１０００ｎｍ、チタン（Ｔｉ）層が５０ｎｍ、白金（Ｐｔ）層が３０ｎｍである。
また、最表面を白金層の代わりに白金合金層で形成することもでき、その場合の膜厚は白金層と同等とすることができる。
また、チタン（Ｔｉ）層と白金（Ｐｔ）もしくは白金合金層との間に、チタン（Ｔｉ）層側から順に１００ｎｍの白金（Ｐｔ）層と、４００ｎｍの金（Ａｕ）層を積層させてもよい。
また、上記各層の膜厚は、適宜変更することができる。また、各層間の材料は適宜、別の金属系材料に代えることもできる。
上記金合金、アルミニウム合金、白金合金は、前記第１実施形態と同様な合金を用いることができる。
また、上記第１実施形態と同様に、Ｐ側電極４１側に金線を用いたワイヤボンディングを行うため、金線の接着性を確保するためにＰ側電極４１の最表面は、金、金合金、アルミニウム、アルミニウム合金とすることが好ましい。しかしながら、金線によるワイヤボンディングを行わない場合には、上記Ｐ側電極４１の最表面を白金もしくは白金合金で形成することができる。この場合、上記Ｎ側電極４５の最表面は金、金合金、アルミニウムもしくはアルミニウム合金で形成される。または白金もしくは白金合金で形成することもできる。
上記のように、半導体基板１０側の梨地面（裏面）上に形成されたＮ側電極４５の表面は、梨地面の表面粗さをほぼ転写した状態で形成されていく。ただし、成膜の膜厚が厚くなるに従い平坦化されていく性質があるような成膜では、出来上がりのＮ側電極４５の表面が梨地面になるように、Ｎ側電極４５が形成される表面は出来上がりのＮ側電極４５の表面よりも粗く形成しておくことが好ましい。例えば、１．５倍から２倍程度の粗さに形成しておくことが好ましい。
次に、前記図５（５）によって説明したのと同様に、上記半導体基板１０から上記半導体レーザ素子の本体部１１のレーザ光が放出されかつ一部が反射される端面１１Ｆおよびその反対側のレーザ光が反射される端面１１Ｒが切り出し面となって露出するように、上記本体部１１を１列に切り出して製品バー１５を形成する。なお、上記切り出し面は、例えばへき開によって形成される面である。
次に、前記図６（６）によって説明したのと同様に、成膜治具２０１にウエハから切り出された製品バー１５を複数本重ね合わせて詰める。
そして、前記図６（７）によって説明したのと同様に、製品バー１５の最上部に蓋２１１を配置し、製品バー１５がはずれないように、例えば上記蓋２１１を製品バー１５側に押し圧する。この押し圧は、例えばばね力を利用することができる。
次いで、前記図７（８）によって説明したのと同様に、上記複数本は重ねられた製品バー１５の各端面１１Ｆに保護膜５１を形成し、上記各端面１１Ｒに保護膜５２を形成する。
上記保護膜５１、５２は、例えば、酸化アルミニウム、窒化アルミニウム、酸化シリコン、シリコン、酸化チタン、酸化ジルコニウム等から適宜選択される積層膜で形成される。その成膜方法は、例えば従来方法と同様に、蒸着法、スパッタ法等を用いることができる。
また、上記端面１１Ｒをレーザ光が放出されかつ一部が反射される端面としてもよい。
上記保護膜５１、５２は、例えば、酸化アルミニウム、窒化アルミニウム、酸化シリコン、シリコン、酸化チタン、酸化ジルコニウム等から適宜選択される積層膜で形成される。その成膜方法は、例えば従来方法と同様に、蒸着法、スパッタ法等を用いることができる。
また、上記端面１１Ｒをレーザ光が放出されかつ一部が反射される端面としてもよい。
上記保護膜５１、５２を形成した後、前記図８（１０）によって説明したのと同様に、成膜治具２０１（前記図７（８）参照）から上記製品バー１５を取り出す。
その後、前記図９（１１）に示す上記製品バー１５を個々の半導体レーザ装置に分割し、図９（１２）によって説明したのと同様に、半導体レーザ装置１を得る。
すなわち、上記半導体レーザ装置１は、Ｐ側半導体１２とＮ側半導体１４との間に活性層を含む層１３が挟まれた構成を有するレーザ光を誘導放出する半導体レーザ素子の本体部１１を有する。この本体部１１のＰ側半導体１２にはＰ側電極４１が形成されている。また上記本体部１１のＮ側半導体１４には表面が梨地面のＮ側電極４５が形成されている。さらに、上記本体部１１のレーザ光が放出されかつ一部が反射される端面１１Ｆには保護膜５１が形成されていて、レーザ光が反射されるもしくはレーザ光が放出されかつ一部が反射される端面１１Ｒには保護膜５２が形成されているものである。
すなわち、上記半導体レーザ装置１は、Ｐ側半導体１２とＮ側半導体１４との間に活性層を含む層１３が挟まれた構成を有するレーザ光を誘導放出する半導体レーザ素子の本体部１１を有する。この本体部１１のＰ側半導体１２にはＰ側電極４１が形成されている。また上記本体部１１のＮ側半導体１４には表面が梨地面のＮ側電極４５が形成されている。さらに、上記本体部１１のレーザ光が放出されかつ一部が反射される端面１１Ｆには保護膜５１が形成されていて、レーザ光が反射されるもしくはレーザ光が放出されかつ一部が反射される端面１１Ｒには保護膜５２が形成されているものである。
上記説明では、Ｎ側電極４５の表面を梨地面に形成したが、Ｎ側電極４５と同様に、Ｐ側電極４１の表面を梨地面に形成することもできる。この場合は、Ｐ側電極４１の表面を荒すようなエッチングを行うことで、梨地面を形成することができる。
上記半導体レーザ装置２の製造方法では、Ｎ側電極４５を形成する工程は、本体部１１の研削面をエッチングにより梨地面に形成し、その梨地面にＮ側電極４５を形成する。このことから、Ｎ側電極４５とＰ側電極４１同士が接触した状態で押さえつけられて保護膜５１、５２の成膜時の熱が加えられても、電極同士を剥がしやすくなる。これは、Ｐ側電極４１とＮ側電極４５の最表面の接触面積が少なくなるので、熱圧着しにくくなるためである。
よって、密着した電極同士を剥がす手間がなくなるので作業性が向上され、半導体レーザ装置１の損傷がなくなるので歩留まりが向上できるとともにコストダウンに寄与するという利点がある。
よって、密着した電極同士を剥がす手間がなくなるので作業性が向上され、半導体レーザ装置１の損傷がなくなるので歩留まりが向上できるとともにコストダウンに寄与するという利点がある。
そして、上記製造方法によって形成された半導体レーザ装置１，２は、例えば図１１に示すようなパッケージ１０１に収納される。このとき、Ｐ側電極４１には例えばワイヤボンディングによって配線が接続され、Ｎ側電極４５は、Ｐ側電極を兼ねるヒートシンクに直接接続される。
１…半導体レーザ装置、１１…本体部、４１…Ｐ側電極、４５…Ｎ側電極４５
Claims (6)
- レーザ光を誘導放出する半導体レーザ素子の本体部と、
前記本体部のＰ側半導体側に形成されたＰ側電極と、
前記本体部のＮ側半導体側に形成されたＮ側電極を有し、
前記Ｐ側電極の最表面および前記Ｎ側電極の最表面のうち、一方の電極の最表面は金、金合金、アルミニウムもしくはアルミニウム合金で形成され、他方の電極の最表面は白金もしくは白金合金で形成されている
半導体レーザ装置。 - 前記Ｐ側電極の最表面および前記Ｎ側電極の最表面の少なくとも一方の最表面が梨地面で形成されている
請求項１記載の半導体レーザ装置。 - レーザ光を誘導放出する半導体レーザ素子の本体部と、
前記本体部のＮ側に形成されたＮ側電極と、
前記本体部のＰ側に形成されたＰ側電極を有し、
前記Ｐ側電極の最表面および前記Ｎ側電極の最表面の少なくとも一方の最表面が梨地面に形成されている
半導体レーザ装置。 - 半導体基板に複数の半導体レーザ素子の本体部を形成する工程と、
前記各本体部のＰ側半導体側にＰ側電極を形成する工程と、
前記各本体部のＮ側半導体側にＮ側電極を形成する工程と、
前記半導体基板から前記本体部の発光端面が露出するように、前記本体部を１列に切り出して製品バーを形成する工程と、
前記製品バーを複数積み上げて前記各本体部の発光端面に保護膜を形成する工程と、
前記製品バーを個々の半導体レーザ素子に分割する工程を有し、
前記本体部のＰ側電極の最表面およびＮ側電極の最表面のうち、一方の電極の最表面を金、金合金、アルミニウムもしくはアルミニウム合金で形成し、他方の電極の最表面を白金もしくは白金合金で形成する
半導体レーザ装置の製造方法。 - 前記Ｎ側電極を形成する工程は、
前記半導体基板のＮ側半導体側を研削によって削って前記本体部を薄くする工程と、
前記薄くした本体部の研削面をエッチングにより梨地面に形成する工程と、
前記梨地面にＮ側電極を形成する工程を有する
請求項４記載の半導体レーザ装置の製造方法。 - 半導体基板に複数の半導体レーザ素子の本体部を形成する工程と、
前記各本体部のＰ側半導体側にＰ側電極を形成する工程と、
前記各本体部のＮ側半導体側にＮ側電極を形成する工程と、
前記半導体基板から前記本体部の発光端面が露出するように、前記本体部を１列に切り出して製品バーを形成する工程と、
前記製品バーを複数積み上げて前記各本体部の発光端面に保護膜を形成する工程と、
前記製品バーを個々の半導体レーザ素子に分割する工程を有し、
前記Ｎ側電極を形成する工程は、
前記半導体基板のＮ側半導体側を研削によって削って前記本体部を薄くする工程と、
前記薄くした本体部の研削面をエッチングにより梨地面に形成する工程と、
前記梨地面にＮ側電極を形成する工程を有する
半導体レーザ装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008080009A JP2009238820A (ja) | 2008-03-26 | 2008-03-26 | 半導体レーザ装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008080009A JP2009238820A (ja) | 2008-03-26 | 2008-03-26 | 半導体レーザ装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2009238820A true JP2009238820A (ja) | 2009-10-15 |
Family
ID=41252457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008080009A Pending JP2009238820A (ja) | 2008-03-26 | 2008-03-26 | 半導体レーザ装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2009238820A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113557642A (zh) * | 2019-03-18 | 2021-10-26 | 三菱电机株式会社 | 半导体激光器装置制造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002299769A (ja) * | 2001-03-30 | 2002-10-11 | Matsushita Electric Ind Co Ltd | 半導体レーザ装置およびその製造方法 |
| JP2005322881A (ja) * | 2004-04-06 | 2005-11-17 | Mitsubishi Electric Corp | 半導体レーザ素子 |
| WO2006123580A1 (ja) * | 2005-05-19 | 2006-11-23 | Matsushita Electric Industrial Co., Ltd. | 窒化物半導体装置及びその製造方法 |
| JP2006332452A (ja) * | 2005-05-27 | 2006-12-07 | Sharp Corp | 半導体レーザ素子の製造方法 |
| JP2007288090A (ja) * | 2006-04-20 | 2007-11-01 | Nec Electronics Corp | 半導体レーザ素子およびその製造方法 |
-
2008
- 2008-03-26 JP JP2008080009A patent/JP2009238820A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002299769A (ja) * | 2001-03-30 | 2002-10-11 | Matsushita Electric Ind Co Ltd | 半導体レーザ装置およびその製造方法 |
| JP2005322881A (ja) * | 2004-04-06 | 2005-11-17 | Mitsubishi Electric Corp | 半導体レーザ素子 |
| WO2006123580A1 (ja) * | 2005-05-19 | 2006-11-23 | Matsushita Electric Industrial Co., Ltd. | 窒化物半導体装置及びその製造方法 |
| JP2006332452A (ja) * | 2005-05-27 | 2006-12-07 | Sharp Corp | 半導体レーザ素子の製造方法 |
| JP2007288090A (ja) * | 2006-04-20 | 2007-11-01 | Nec Electronics Corp | 半導体レーザ素子およびその製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113557642A (zh) * | 2019-03-18 | 2021-10-26 | 三菱电机株式会社 | 半导体激光器装置制造方法 |
| CN113557642B (zh) * | 2019-03-18 | 2024-02-13 | 三菱电机株式会社 | 半导体激光器装置制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2685511B1 (en) | Semiconductor light-emitting element and method of manufacturing thereof | |
| JP5470673B2 (ja) | 半導体発光装置及び半導体発光素子 | |
| JP4997304B2 (ja) | 半導体発光素子及びその製造方法 | |
| EP1821346A2 (en) | Semiconductor light-emitting device and method of manufacturing the same | |
| JP5639626B2 (ja) | 半導体発光素子及び電極成膜方法 | |
| JP5109363B2 (ja) | 半導体発光素子の製造方法、半導体発光素子及び発光装置 | |
| JP2008205005A (ja) | ＧａＮ系ＬＥＤ素子 | |
| US20160133793A1 (en) | Semiconductor light emitting element and method for manufacturing same | |
| JP2008140841A (ja) | 発光素子 | |
| JP2009231478A (ja) | 半導体素子の製造方法 | |
| CN111492494A (zh) | 半导体发光元件及其制造方法 | |
| JP6040769B2 (ja) | 発光素子及びその製造方法 | |
| JP2005197296A (ja) | 発光素子及びその製造方法 | |
| JP2009238820A (ja) | 半導体レーザ装置およびその製造方法 | |
| JP2010212401A (ja) | 光半導体装置及びその製造方法 | |
| JP5586860B2 (ja) | 半導体発光素子及び半導体発光装置 | |
| JP6119906B2 (ja) | 発光素子 | |
| JP4867414B2 (ja) | 窒化物半導体発光ダイオード | |
| JP2012169667A (ja) | 半導体発光素子及びその製造方法 | |
| JP5887978B2 (ja) | 半導体発光素子およびその製造方法 | |
| JP2022096917A (ja) | 発光素子の製造方法 | |
| JP2022037340A (ja) | 半導体発光素子 | |
| JP5438806B2 (ja) | 半導体発光素子及び半導体発光装置 | |
| JP2020141037A (ja) | 半導体素子の製造方法 | |
| JP2010123861A (ja) | 貼り合わせ基板の製造方法、発光ダイオードの製造方法及び発光ダイオード |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100909 |
|
| RD02 | Notification of acceptance of power of attorney |
Effective date: 20100909 Free format text: JAPANESE INTERMEDIATE CODE: A7422 |
|
| A621 | Written request for application examination |
Effective date: 20110325 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Effective date: 20120502 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121113 |
|
| A521 | Written amendment |
Effective date: 20121218 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A02 | Decision of refusal |
Effective date: 20130129 Free format text: JAPANESE INTERMEDIATE CODE: A02 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20130222 |