JP2009231721A - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法 Download PDF

Info

Publication number
JP2009231721A
JP2009231721A JP2008078048A JP2008078048A JP2009231721A JP 2009231721 A JP2009231721 A JP 2009231721A JP 2008078048 A JP2008078048 A JP 2008078048A JP 2008078048 A JP2008078048 A JP 2008078048A JP 2009231721 A JP2009231721 A JP 2009231721A
Authority
JP
Japan
Prior art keywords
electrode
semiconductor device
substrate electrode
bump electrode
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008078048A
Other languages
English (en)
Inventor
Masahito Tsujii
雅人 辻井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2008078048A priority Critical patent/JP2009231721A/ja
Publication of JP2009231721A publication Critical patent/JP2009231721A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1601—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】ＲＦＩＤタグ等の半導体装置における半導体チップの実装に関して、従来のＡＣＰ実装等に代えて、安価かつ高接続強度の半導体チップの実装を行うことで、低価格・高歩留まり・高信頼性の、半導体装置を提供することを目的とする。
【解決手段】プリント配線基板の基板電極には少なくとも一つの凸部を、半導体チップのバンプ電極には少なくとも一つの凹部を形成し、前記凸部の少なくとも一つと前記凹部の少なくとも一つを嵌合して電気的接続をさせることで、安価かつ高強度にて半導体チップの基板電極への実装を行う。その結果、低価格・高歩留まり・高信頼性の、半導体装置を提供できるようになる。
【選択図】図１

Description

本発明は、半導体チップを実装してなる半導体装置の製造方法に関するもので、低価格で信頼性の高い半導体装置を供給できる製造方法に関するものである。
近年、有線ケーブルを使わずに、無線波の送受信で情報交換が行える無線通信技術であるＲＦＩＤが普及している。現在、ＲＦＩＤは、その利便性のよさから、交通手段での料金の支払管理などで使用されている磁気記憶の代替として、流通業や小売業での商品管理、工場での部品管理などで使用されているバーコードの代替として、用いられ始めており、今後もＲＦＩＤの使用領域と市場規模は拡大していくことが予想される。
個々のデータの情報管理には半導体チップとアンテナによって構成されているＲＦＩＤタグが使われている。バーコードの代替として開発されているため、低価格で供給する必要があり、アンテナ用導体を形成する絶縁板には安価なフィルム状樹脂が使用されている。こういったフィルム状樹脂のガラス転移温度は７０℃程度であるため、１００℃を超えると収縮により変形してしまう。そのため、プリント配線基板で一般的に使用されている半田による半導体チップの実装方式は高温であるという理由から適応できず、異方性導電ペースト（ＡＣＰ）を用いたＡＣＰ実装が一般的に使用されている。
従来技術であるＡＣＰ実装について、図２３を用いて説明する。
まず、ＡＣＰとは接着用樹脂４に導電性フィラー８を混ぜたもので、この導電性フィラー８が半導体チップ２のバンプ電極３とアンテナが形成されている絶縁板６の基板電極５の電気的な接続を担う。図２２が従来技術のＡＣＰ実装によって製造された半導体装置である。
ＡＣＰ実装は、一般的に、アンテナ用導体を形成する基材の基板電極５を有した半導体チップ実装領域にＡＣＰを塗布し、ＡＣＰの上からバンプ電極３が形成された半導体チップ２を設置し、上下から圧力をかけることで半導体チップ２のバンプ電極３と基板電極５を導電性フィラー８で電気的に接続し、接着用樹脂に熱などを加えることでその形体を固定する実装方式である。
また、ＲＦＩＤタグで使用されるＡＣＰの場合、接着用樹脂には熱硬化性樹脂が使用されていることが多い。
ＡＣＰは熱硬化性樹脂のみのＮＣＰと比べて、導電性フィラーが必要なだけでなく、バンプ電極と基板電極間といった接続させたい界面に導電性フィラーが少なくとも一つは存在する必要があるため、導電性フィラーをできるだけ均一に拡散させるための工程が必要であり、ＮＣＰより高価である。よって、ＡＣＰ実装はＮＣＰ実装と比べて高価な実装方式となっており、低価格で供給する必要のあるＲＦＩＤタグの製造には、本来はＮＣＰ実装を使用することが理想であるといえる。
しかし、導電性フィラーがない熱硬化性樹脂のみのＮＣＰを使ったＮＣＰ実装では、バンプ電極と基板電極との電気的な接続が、接触による接続であり、信頼性に欠けるといった理由や実装時に電気的に接続されない不良が多発するといった理由から、一般的にＡＣＰ実装が使用されている。
ＡＣＰ実装では、ＡＣＰの熱硬化性樹脂内で、導電性フィラーが少ない領域や、複数の導電性フィラーがくっつき塊となってしまっている場合がある。そのため、ＡＣＰ実装では半導体チップのバンプ電極と基板電極の間に導電性フィラーがないためにおこる接続不良や、あるバンプ電極が複数の導電性フィラーからなる塊でアンテナ用導体と接続されることで、他のバンプ電極が電気的に接続されないといった実装時の不良が発生する。
さらには、ＡＣＰ実装では、バンプ電極と導電性フィラーの接続、導電性フィラーと基板電極の接続が、接触による接続に近く、長期間保証することができず、信頼性に欠ける問題があった。
実装時の不良や信頼性の改善方法としてはいくつか提案がなされており、例えば、熱硬化樹脂内に導電性フィラーが均一に形成されているフィルム状のＡＣＦを使用したＡＣＦ実装が挙げられる。しかし、ＡＣＦはＡＣＰ以上に高価であるため、ＲＦＩＤタグのような半導体装置に求められている安価な実装方式とはいえない。
また、半導体チップのバンプ電極にパラジウムといった硬度の高いバンプ電極を使用したり、バンプ電極の先端を尖らせたりすることで、バンプ電極のアンテナ用導体への埋め込み性をよくした、ＮＣＰ実装が提案されている。安価なＮＣＰを使用した実装ではあるが、半導体チップのバンプ電極は一般的に金が使用されており、これを一つずつパラジウム等の硬度の高い金属に取り替える工程や、バンプ電極形状を尖らせる工程を必要とするため、接続信頼性を高めることはできても、前記工程分高価なＲＦＩＤタグとなってしまうため、ＲＦＩＤタグのような半導体装置に求められている安価な製造方法としては適していない。
特許文献１にあるような、超音波による振動によってフィルム基材上のアンテナ用導体に半導体チップのバンプ電極を接続させる半導体チップ実装方法が提案されているが、熱可塑性樹脂をアンテナ用導体の上に形成する必要があり、これも安価な接続方式とはいえいない。
特許３５８４４０４号公報
本発明は、上記の問題に対して考案されたもので、接着用樹脂を用いた半導体チップの実装を安価でかつ接続強度の高い実装方式で行うことで、低価格で信頼性の高い半導体装置を供給することを課題とする。
本発明は上記課題を解決するためになされたものであり、本発明の請求項１に記載の半導体装置は、半導体チップと、プリント配線基板と、を有する半導体装置であって、前記半導体チップにはバンプ電極が形成されており、前記プリント配線基板には基板電極が形成されており、前記バンプ電極には少なくとも一つの凹部が存在し、前記基板電極には少なくとも一つの凸部が存在し、前記凹部の少なくとも一つと前記凸部の少なくとも一つとが嵌合し、電気的に接続している、ことを特徴とする半導体装置である。
また、本発明の請求項２に記載の半導体装置は、バンプ電極が形成されている面をもつ半導体チップと、絶縁板上に基板電極が形成されている面をもつプリント配線基板と、を有する半導体装置であって、前記プリント配線基板は、前記基板電極が形成されている面を前記半導体チップの方向へ向けられて配置され、前記半導体チップは、前記バンプ電極が形成されている面を前記プリント配線基板の方向へ向けられて配置され、前記絶縁板と前記基板電極とには、前記バンプ電極側の面に凸部が少なくとも一つ形成されており、前記バンプ電極側と逆側の面に凹部が少なくとも一つ形成されており、前記バンプ電極には、前記基板電極側の面に、凹部が少なくとも一つ形成されており、前記バンプ電極の前記凹部の少なくとも一つと前記基板電極の前記凸部の少なくとも一つにおいて、前記バンプ電極と前記基板電極が直接電気的に接続されている、ことを特徴とする半導体装置である。
また、本発明の請求項３に記載の半導体装置は、前記絶縁板と前記基板電極とに形成されている、前記凸部及び／又は前記凹部とにおいて、前記絶縁板と前記基板電極のうち、少なくとも一方に貫通孔が存在する、ことを特徴とする請求項２に記載の半導体装置である。
また、本発明の請求項４に記載の半導体装置は、前記絶縁板と前記基板電極とに形成されている前記凸部及び前記凹部は、バンプ電極に一定のピッチＰで複数形成されている、ことを特徴とする請求項２又は請求項３に記載の半導体装置である。
また、本発明の請求項５に記載の半導体装置は、前記絶縁板がフレキシブル絶縁板である、ことを特徴とする請求項２乃至請求項４のいずれか１項に記載の半導体装置である。
また、本発明の請求項６に記載の半導体装置は、前記バンプ電極と前記基板電極が接着用樹脂で覆われている、ことを特徴とする請求項１乃至請求項５のいずれか１項に記載の半導体装置である。
また、本発明の請求項７に記載の半導体装置は、前記接着用樹脂が熱又は電磁波によって硬化する接着用樹脂である、ことを特徴とする請求項６に記載の半導体装置である。
また、本発明の請求項８に記載の半導体装置の製造方法は、バンプ電極が形成されている半導体チップと、絶縁板上に基板電極が形成されているプリント配線基板と、を有する半導体装置の製造方法であって、前記基板電極が正方向にくるように前記プリント配線基板を配置し、前記バンプ電極が前記正方向とは逆向きである負方向にくるように前記半導体チップを配置することで、前記基板電極と前記バンプ電極とを正対させ、前記プリント配線基板の背後である負方向の位置に、少なくとも一つの突起を有する第一の圧着用ジグを設置し、前記半導体チップの背後である正方向の位置に、第二の圧着用ジグを設置する過程と、前記第一の圧着用ジグにより前記基板電極に正方向への圧力を加え、前記第二の圧着用ジグにより前記バンプ電極に前記負方向への圧力を加え、前記基板電極の正方向の面に少なくとも一つの凸部を形成させ、前記バンプ電極の負方向の面に少なくとも一つの凹部を形成させ、前記バンプ電極と前記基板電極とが、形成された前記凸部と前記凹部との嵌合により電気的に接続される過程と、を有することを特徴とする半導体装置の製造方法である。
また、本発明の請求項９に記載の半導体装置の製造方法は、バンプ電極が形成されている半導体チップと、絶縁板上に基板電極が形成されているプリント配線基板と、を有する半導体装置の製造方法であって、前記基板電極が正方向にくるように前記プリント配線基板を配置し、弾性材部又は開口部が前記正方向とは逆向きである負方向にくるように加圧対向ジグを配置することで、前記基板電極と前記弾性材部又は開口部とを正対させ、
前記プリント配線基板の背後である負方向の位置に、少なくとも一つの突起を有する第一の圧着用ジグを設置する過程と、前記第一の圧着用ジグにより前記基板電極に正方向への圧力を加え、前記加圧対向ジグにより前記プリント配線基板に前記負方向への圧力を加え、前記基板電極の正方向の面に少なくとも一つの凸部を形成させる過程と、前記基板電極が正方向にくるように前記プリント配線基板を配置し、前記バンプ電極が前記正方向とは逆向きである負方向にくるように前記半導体チップを配置することで、前記基板電極と前記バンプ電極とを正対させ、前記プリント配線基板の背後である負方向の位置に、少なくとも一つの突起を有する第一の圧着用ジグを設置し、前記半導体チップの背後である正方向の位置に、第二の圧着用ジグを設置する過程と、前記第一の圧着用ジグにより前記基板電極に正方向への圧力を加え、前記第二の圧着用ジグにより前記バンプ電極に前記負方向への圧力を加え、前記バンプ電極の負方向の面に少なくとも一つの凹部を形成させ、前記バンプ電極と前記基板電極とが、形成された前記凸部と前記凹部との嵌合により電気的に接続される過程と、を有することを特徴とする半導体装置の製造方法である。
また、本発明の請求項１０に記載の半導体装置の製造方法は、前記バンプ電極及び／又は前記基板電極に、接着用樹脂を塗工する過程を有することを特徴とする請求項８又は請求項９に記載の半導体装置の製造方法である。
また、本発明の請求項１１に記載の半導体装置の製造方法は、前記第一の圧着用ジグが少なくとも一つ有する前記突起は、先端が平坦又は丸みをおびた形状であることを特徴とする請求項８乃至請求項１０のいずれか１項に記載の半導体装置の製造方法である。
また、本発明の請求項１２に記載の半導体装置の製造方法は、前記第一の圧着用ジグが、前記突起を複数有することを特徴とする請求項８乃至請求項１１のいずれか１項に記載の半導体装置の製造方法である。
また、本発明の請求項１３に記載の半導体装置の製造方法は、前記第一の圧着用ジグが有する前記複数の突起は、間隔ピッチＰ´で配列されており、前記間隔ピッチＰ´は前記バンプ電極の直径よりも小さいことを特徴とする請求項１２に記載の半導体装置の製造方法である。
また、本発明の請求項１４に記載の半導体装置の製造装置は、請求項８乃至請求項１３のいずれか１項に記載の製造方法に使用される製造装置であって、前記第一の圧着用ジグを有することを特徴とする半導体装置の製造装置である。
請求項１、請求項２に記載の半導体装置は、半導体チップに形成されたバンプ電極と絶縁板上に回路配線が形成されたプリント配線基板の基板電極が直接接続しており、かつ、基板電極をバンプ電極に埋め込む方式での接続であるため、接触による接続であるＡＣＰ実装に比べてバンプ電極と基板電極の接続が良好で、かつ接着剤の使用を必須としないため安価に生産できる半導体装置である。
請求項３に記載の半導体装置は、基板電極のバンプ電極への埋め込み圧力を高めた場合や、絶縁材にフレキシビリティの少ない基材を使用した場合などに、生じ易い構造であり、請求項１に記載の半導体装置と同様に基板電極をバンプ電極に埋め込む方式での接続であるため、接触による接続であるＡＣＰ実装に比べて、安価に生産できる半導体装置である。
請求項４に記載の半導体装置は、バンプ電極と基板電極の接続箇所は一つではなく複数あり、信頼性を高めつつ、安価に生産できる半導体装置である。
また、請求項５に記載の半導体装置は、絶縁材がフレキシビリティの少ない基材であっても、薄膜であれば、半導体チップが破損しないような圧力で絶縁材を突き破り、バンプ電極と基板電極を接続することはできるが、絶縁材がフレキシブル基板であった方が、半導体チップの破損の可能性も低く、生産効率を高めることができ、低価格の半導体チップを供給することができる。
また、請求項６、請求項７に記載されている半導体装置は、請求項１、請求項２、請求項３の半導体装置において、接着剤のみでバンプ電極と基板電極の接続部を固定することで信頼性を高めることができ、ＡＣＰ実装に比べて安価に生産できる半導体装置である。通常、半導体装置は信頼性を求められるため、本発明において、請求項６、請求項７の半導体装置が本発明において最も有用な半導体装置である。
また、請求項８から請求項１３に記載の半導体装置の製造方法は、請求項１から請求項７に記載の半導体装置を製造するための製造方法である。
請求項８から請求項１０に記載の半導体装置の製造方法は、第一の圧着用ジグが有する突起によって、基板電極がバンプ電極に埋め込まれることで電気的にバンプ電極と基板電極が強固に接続され、かつ、第一の圧着用ジグは突起が磨耗するまで何度も使用することができるため、半導体装置を、低価格でかつ信頼性の高い半導体装置を供給することができる。
特に、大量生産を行うＲＦＩＤタグといった半導体装置を安価に供給することが可能である。
請求項７、請求項８に記載の半導体装置の製造方法は接着剤を使用していない製造方法であり、請求項９に記載の半導体装置の製造方法は、接着用樹脂を使用することで、バンプ電極と基板電極の接続部を固定し、信頼性が高くかつＡＣＰを用いた半導体装置より安価な半導体装置が供給できる製造方法である。
請求項８に記載の半導体装置の製造方法は、先に基板電極の凸部を形成しておくことで、基板電極のバンプ電極への埋め込み性を高めた半導体装置の製造方法である。
請求項１１に記載の半導体装置の製造方法は、実装後に半導体装置を圧着用ジグから取り外す工程において、取り外しやすい構造となっており、実装時の半導体装置の取り外し不良を改善することが可能な半導体装置の製造方法である。
また、請求項１２、請求項１３に記載の半導体装置の製造方法は、実際に半導体チップを実装する際の位置精度を緩和することができ、かつ、バンプ電極のピッチの違う半導体チップも同じ突起を有した圧着用ジグで実装することができるため、大量生産でありながた多品種のチップが実装できる製造方法である。
また、請求項１４は、請求項８から請求項１３までの請求項に記載の少なくとも一つの突起を有した第一の圧着用ジグを有した半導体装置の製造装置であって、本装置を使用することで、ＡＣＰを使用せずかつ安価な製造方法を提供できるため、結果として安価で信頼性の高い半導体装置を供給することが可能である。
以下、本発明の半導体装置の例を、図を用いて説明する。
図１の（ａ）、（ｂ）は、それぞれ本発明にかかる半導体装置の第１、第２の実施形態を示す断面模式図である。
図１の（ａ）に示したように、絶縁板６の上に形成された基板電極５が半導体チップ２（半導体IＣ、半導体素子などがパッケージされたもの）に形成されたバンプ電極３と直接接続された構造であって、絶縁板６と基板電極５のバンプ電極３側の面に凸部、バンプ電極３の基板電極５側の面に凹部、絶縁基板６と基板電極５のバンプ電極３側と逆側の面に凹部を、それぞれ１つ有しており、基板電極５の凸部とバンプ電極３の凹部部分で、バンプ電極３と基板電極５が電気的に接続されている。
本構造は埋め込み（又は嵌合。以下同様。）による接続で、かつ導電性フィラーを有したＡＣＰを使用するＡＣＰ実装と比べて初期不良も少ないため、低価格の半導体チップを供給することができる。
また、図１の（ｂ）に示したように、図１の（ａ）の形体のバンプ電極３と基板電極５の接続部周辺に接着用樹脂として熱硬化樹脂で接続状態を固定することで、バンプ電極３と基板電極５の接続信頼性を高めた構造とすることができる。
本構造により、導電性フィラーを有したＡＣＰを使用する必要がなく、かつ埋め込みによる接続であるため、低価格で信頼性の高い半導体チップを供給することができる。
半導体チップ２のバンプ電極３には金を使用し、接着用樹脂４にはアクリル系の熱硬化性接着剤を使用し、基板電極５には10um厚のアルミを使用し、絶縁板６には12um厚のＰＥＴフィルムを使用した。基板電極５と絶縁板６を薄膜とすることで、よりバンプ電極３への埋め込み性がよい構造となっている。
なお、図１の（ａ）、（ｂ）において、絶縁板６と基板電極５のバンプ電極３とは逆側の面にある凹部は、特に無くてもよい。また、接着用樹脂４にはアクリル系の熱硬化性接着剤に代えて、ＵＶ硬化樹脂や光硬化樹脂等の電磁波によって硬化する接着用樹脂を使用することもできる。
図２の（ａ）、（ｂ）は、それぞれ本発明にかかる半導体装置の第３、第４の実施形態を示す断面模式図である。
図２の（ａ）に示したように、絶縁板６の上に形成された基板電極５が半導体チップ２に形成されたバンプ電極３と直接接続された構造であって、絶縁板６と基板電極５のバンプ電極３側の面に凸部、バンプ電極３の基板電極５側の面に凹部、絶縁基板６と基板電極５のバンプ電極３側と逆側の面に凹部を、それぞれ１つ有しており、基板電極５の凸部とバンプ電極３の凹部部分で、バンプ電極３と基板電極５が電気的に接続されている。
図９に示したように、突起を有した圧着ジグ７の突起７ａが鋭角であるために、絶縁板６と基板電極５を突起７ａが突き破った構造（貫通孔がある構造）となっている。
本構造は埋め込みによる接続で、かつ導電性フィラーを有したＡＣＰを使用するＡＣＰ実装と比べて初期不良も少ないため、低価格の半導体チップを供給することができる。
また、図２の（ｂ）に示したように、図２の（ａ）の形体のバンプ電極３と基板電極５の接続部周辺に接着用樹脂として熱硬化樹脂で接続状態を固定することで、バンプ電極３と基板電極５の接続信頼性を高めた構造となっている。
本構造により、導電性フィラーを有したＡＣＰを使用する必要がなく、かつ埋め込みによる接続であるため、低価格で信頼性の高い半導体チップを供給することができる。
半導体チップ２のバンプ電極３には金を使用し、接着用樹脂４にはアクリル系の熱硬化性接着剤を使用し、基板電極５には10um厚のアルミを使用し、絶縁板６には12um厚のＰＥＴフィルムを使用した。基板電極５と絶縁板６を薄膜とすることで、よりバンプ電極３への埋め込み性がよい構造となっている。
なお、図２の（ａ）、（ｂ）において、絶縁板６と基板電極５のバンプ電極３とは逆側の面にある凹部は、特に無くてもよい。また、接着用樹脂４にはアクリル系の熱硬化性接着剤に代えて、ＵＶ硬化樹脂や光硬化樹脂等の電磁波によって硬化する接着用樹脂を使用することもできる。
図３の（ａ）、（ｂ）は、それぞれ本発明にかかる半導体装置の第５、第６の実施形態を示す断面模式図である。
図３の（ａ）に示したように、絶縁板６の上に形成された基板電極５が半導体チップ２に形成されたバンプ電極３と直接接続された構造であって、絶縁板６と基板電極５のバンプ電極３側の面に凸部、バンプ電極３の基板電極５側の面に凹部、絶縁基板６と基板電極５のバンプ電極３側とは逆側の面に凹部を、それぞれ複数有しており、基板電極５の凸部とバンプ電極３の凹部部分で、バンプ電極３と基板電極５が電気的に接続されている。
本構造は複数箇所での埋め込みによる接続で、かつ導電性フィラーを有したＡＣＰを使用するＡＣＰ実装と比べて初期不良も少ないため、低価格の半導体チップを供給することができる。
また、図３の（ｂ）に示したように、図３の（ａ）の形体のバンプ電極３と基板電極５の接続部周辺に接着用樹脂として熱硬化樹脂で接続状態を固定することで、バンプ電極３と基板電極５の接続信頼性を高めた構造となっている。
本構造により、導電性フィラーを有したＡＣＰを使用する必要がなく、かつ埋め込みによる接続であるため、低価格で信頼性の高い半導体チップを供給することができる。
半導体チップ２のバンプ電極３には金を使用し、接着用樹脂４にはアクリル系の熱硬化性接着剤を使用し、基板電極５には10um厚のアルミを使用し、絶縁板６には12um厚のＰＥＴフィルムを使用した。基板電極５と絶縁板６を薄膜とすることで、よりバンプ電極３への埋め込み性がよい構造となっている。
なお、図３の（ａ）、（ｂ）において、絶縁板６と基板電極５のバンプ電極３とは逆側の面にある凹部は、特に無くてもよい。また、接着用樹脂４にはアクリル系の熱硬化性接着剤に代えて、ＵＶ硬化樹脂や光硬化樹脂等の電磁波によって硬化する接着用樹脂を使用することもできる。
さらに、図３（ａ）、（ｂ）において、前記複数の凸部と前記複数の凹部は、それぞれ一定の間隔ピッチＰで配列しているが、本発明は必ずしもこれに限定されるものではない。例えば、間隔ピッチがランダムであってもよい。二次元的な配列方法にも限定はない。
図４の（ａ）、（ｂ）は、それぞれ本発明にかかる半導体装置の第７、第８の実施形態を示す断面模式図である。
図４の（ａ）に示したように、絶縁板６の上に形成された基板電極５が半導体チップ２に形成されたバンプ電極３と直接接続された構造であって、絶縁板６と基板電極５のバンプ電極３側の面に凸部、バンプ電極３の基板電極５側の面に凹部、絶縁基板６と基板電極５のバンプ電極３側とは逆側の面に凹部を、それぞれ複数有しており、基板電極５の凸部とバンプ電極３の凹部部分で、バンプ電極３と基板電極５が電気的に接続されている。
図９に示したような、突起を有した第一の圧着ジグ７の突起７ａが鋭角であるために、絶縁板６と基板電極５を突起７ａが突き破った構造（貫通孔がある構造）となっている。
本構造は埋め込みによる接続で、かつ導電性フィラーを有したＡＣＰを使用するＡＣＰ実装と比べて初期不良も少ないため、低価格の半導体チップを供給することができる。
また、図４の（ｂ）に示したように、図４の（ａ）の形体のバンプ電極３と基板電極５の接続部周辺に接着用樹脂として熱硬化樹脂で接続状態を固定することで、バンプ電極３と基板電極５の接続信頼性を高めた構造となっている。
本構造により、導電性フィラーを有したＡＣＰを使用する必要がなく、かつ埋め込みによる接続であるため、低価格で信頼性の高い半導体チップを供給することができる。
半導体チップ２のバンプ電極３には金を使用し、接着用樹脂４にはアクリル系の熱硬化性接着剤を使用し、基板電極５には10um厚のアルミを使用し、絶縁板６には12um厚のＰＥＴフィルムを使用した。基板電極５と絶縁板６を薄膜とすることで、よりバンプ電極３への埋め込み性がよい構造となっている。
なお、図４の（ａ）、（ｂ）において、絶縁板６と基板電極５のバンプ電極３とは逆側の面にある凹部は、特に無くてもよい。また、接着用樹脂４にはアクリル系の熱硬化性接着剤に代えて、ＵＶ硬化樹脂や光硬化樹脂等の電磁波によって硬化する接着用樹脂を使用することもできる。
さらに、図４（ａ）、（ｂ）において、前記複数の凸部と前記複数の凹部は、それぞれ一定の間隔ピッチＰで配列しているが、本発明は必ずしもこれに限定されるものではない。例えば、間隔ピッチがランダムであってもよい。二次元的な配列方法にも限定はない。
図５の（ａ）、（ｂ）、（ｃ）、（ｄ）は、本発明にかかる半導体装置の製造方法における第１の実施形態を示す断面模式図である。
図５の（ａ）に示したように、まず、バンプ電極３が形成されている半導体チップ２を基板電極５が形成されている絶縁板６に正対するように搭載する。すなわち、図５（ａ）において、上方向を正方向・下方向を負方向とすると、バンプ電極３が負方向へくるように半導体チップ２を配置し、基板電極５が正方向へくるようにプリント配線基板（この図では基板電極５＋絶縁板６）を配置する。
次に、（ｂ）に示したように、半導体チップ２の上部に第二の圧着用ジグ１を、絶縁板６の下部に突起７ａが形成されている第一の圧着用ジグ７を設置し、第一の圧着用ジグ７の突起７ａがバンプ電極３と基板電極５の中央に来るようにアライメントを行う。
次に、（ｃ）に示したように、第二の圧着用ジグ１、第一の圧着用ジグ７で上下から圧力をかけ、突起７ａによって絶縁板６の基板電極５を半導体チップ２のバンプ電極３に埋め込むことで、バンプ電極３と基板電極５を電気的に接続させる。
次に、（ｄ）に示したように、第二の圧着用ジグ１と第一の圧着用ジグ７を半導体チップ２のバンプ電極３が電気的に接続された絶縁板６から取り外す。
第二の圧着用ジグ１にはニッケル又はステンレスを使用し、半導体チップ２のバンプ電極３には20um厚で80umΦの金を使用し、基板電極５には10um厚のアルミを使用し、絶縁板６には12um厚のＰＥＴフィルムを使用した。第一の圧着用ジグ７にはダイス鋼又はステンレスを使用し、突起７ａは頂点部が９０°の円錐形に近い形状とし、その高さは20umとした。
また、基板電極５と絶縁板６を薄膜とすることで、よりバンプ電極３への埋め込み性がよい構造となっている。
図６の（ａ）、（ｂ）、（ｃ）、（ｄ）は、本発明にかかる半導体装置の製造方法における第２の実施形態を示す断面模式図である。
図６の（ａ）に示したように、まず、絶縁板６の基板電極５が覆われるように接着用樹脂４を塗布し（図省略）、その後、バンプ電極３が形成されている半導体チップ２を基板電極５が形成されている絶縁板６に正対するように搭載する。すなわち、図６（ａ）において、上方向を正方向・下方向を負方向とすると、バンプ電極３が負方向へくるように半導体チップ２を配置し、基板電極５が正方向へくるようにプリント配線基板（この図では基板電極５＋絶縁板６）を配置する。
次に、（ｂ）に示したように、半導体チップ２の上部に第二の圧着用ジグ１を、絶縁板６の下部に突起７ａが形成されている第一の圧着用ジグ７を設置し、第一の圧着用ジグ７の突起７ａがバンプ電極３と基板電極５の重なりある箇所に来るようにアライメントを行う。
次に、（ｃ）に示したように、第二の圧着用ジグ１、第一の圧着用ジグ７で上下から圧力をかけ、突起７ａによって絶縁板６の基板電極５を半導体チップ２のバンプ電極３に埋め込むことで、バンプ電極３と基板電極５を電気的に接続させると同時に、第一の圧着用ジグ７を加熱し、接着用樹脂４を固化させ、バンプ電極３と基板電極５の電気的接続状態を固定する。
次に、（ｄ）に示したように、第二の圧着用ジグ１と第一の圧着用ジグ７を半導体チップ２のバンプ電極３が電気的に接続された絶縁板６から取り外す。
第二の圧着用ジグ１にはニッケル又はステンレスを使用し、半導体チップ２のバンプ電極３には20um厚で80umΦの金を使用し、接着用樹脂４にはアクリル系樹脂を使用し、基板電極５には10um厚のアルミを使用し、絶縁板６には12um厚のＰＥＴフィルムを使用した。第一の圧着用ジグ７にはダイス鋼又はステンレスを使用し、突起７ａは頂点部が90°の円錐形に近い形状とし、その高さは20umとした。
また、基板電極５と絶縁板６を薄膜とすることで、よりバンプ電極３への埋め込み性がよい構造となっている。
また、圧着用ジグ７の加熱時の温度は１７０℃とし、５秒間加熱を行い、接着用樹脂４を固化した。
なお、接着用樹脂４には熱硬化性接着剤に代えて、ＵＶ硬化樹脂や光硬化樹脂等の電磁波によって硬化する接着用樹脂を使用してもよい（その場合には、加熱処理に代えて電磁波照射を行う）。
図７の（ａ）、（ｂ）、（ｃ）、（ｄ）は、本発明にかかる半導体装置の製造方法における第３の実施形態を示す断面模式図である。
図７の（ａ）に示したように、まず、絶縁板６の基板電極５が覆われるように接着用樹脂４を塗布し（図省略）、その後、バンプ電極３が形成されている半導体チップ２を基板電極５が形成されている絶縁板６に正対するように搭載する。すなわち、図７（ａ）において、上方向を正方向・下方向を負方向とすると、バンプ電極３が負方向へくるように半導体チップ２を配置し、基板電極５が正方向へくるようにプリント配線基板（この図では基板電極５＋絶縁板６）を配置する。
次に、（ｂ）に示したように、半導体チップ２の上部に第二の圧着用ジグ１を、絶縁板６の下部に突起７ａが形成されている第一の圧着用ジグ７を設置し、第一の圧着用ジグ７の突起７ａがバンプ電極３と基板電極５の重なり合う箇所に来るようにアライメントを行う。
次に、（ｃ）に示したように、第二の圧着用ジグ１、第一の圧着用ジグ７で上下から圧力をかけ、突起７ａによって絶縁板６の基板電極５を半導体チップ２のバンプ電極３に埋め込み、かつ突起７ａが絶縁板６と基板電極５を貫く（貫通孔をつくる）ことで、バンプ電極３と基板電極５を電気的に接続させると同時に、第一の圧着用ジグ７を加熱し、接着用樹脂４を固化させ、バンプ電極３と基板電極５の電気的接続状態を固定する。
次に、（ｄ）に示したように、第二の圧着用ジグ１と第一の圧着用ジグ７を半導体チップ２のバンプ電極３が電気的に接続された絶縁板６から取り外す。
第二の圧着用ジグ１にはニッケル又はステンレスを使用し、半導体チップ２のバンプ電極３には20um厚で80umΦの金を使用し、接着用樹脂４にはアクリル系樹脂を使用し、基板電極５には10um厚のアルミを使用し、絶縁板６には12um厚のＰＥＴフィルムを使用した。第一の圧着用ジグ７にはダイス鋼又はステンレスを使用し、突起７ａは頂点部が60°の円錐形に近い形状とし、その高さは30umとした。
また、基板電極５と絶縁板６を薄膜とすることで、よりバンプ電極３への埋め込み性がよい構造となっている。
また、圧着用ジグ７の加熱時の温度は１７０℃とし、５秒間加熱を行い、接着用樹脂４を固化した。
なお、接着用樹脂４には熱硬化性接着剤に代えて、ＵＶ硬化樹脂や光硬化樹脂等の電磁波によって硬化する接着用樹脂を使用してもよい（その場合には、加熱処理に代えて電磁波照射を行う）。
図８の（ａ）、（ｂ）、（ｃ）、（ｄ）は、本発明にかかる半導体装置の製造方法における第４の実施形態を示す断面模式図である。
図８の（ａ）に示したように、まず、絶縁板６の基板電極５が覆われるように接着用樹脂４を塗布し（図省略）、その後、バンプ電極３が形成されている半導体チップ２を基板電極５が形成されている絶縁板６に正対するように搭載する。すなわち、図８（ａ）において、上方向を正方向・下方向を負方向とすると、バンプ電極３が負方向へくるように半導体チップ２を配置し、基板電極５が正方向へくるようにプリント配線基板（この図では基板電極５＋絶縁板６）を配置する。
次に、（ｂ）に示したように、半導体チップ２の上部に第二の圧着用ジグ１を、絶縁板６の下部にバンプ電極３の直径よりやや広い範囲で、かつ、バンプ電極３の直径Ｂ´より短い間隔Ｐ´で突起７ａが複数形成された範囲、７ｂを有する第一の圧着用ジグ７を設置した。
これにより、第一の圧着用ジグ７の複数形成された突起７ａのうち少なくとも一つが、バンプ電極３と基板電極５の重なり合う箇所に来るようにすればよいため、アライメント精度を軽減することができる。
次に、（ｃ）に示したように、第二の圧着用ジグ１、第一の圧着用ジグ７で上下から圧力をかけ、突起７ａによって絶縁板６の基板電極５を半導体チップ２のバンプ電極３に埋め込むことで、バンプ電極３と基板電極５を電気的に接続させると同時に、第一の圧着用ジグ７を加熱し、接着用樹脂４を固化させ、バンプ電極３と基板電極５の電気的接続状態を固定する。
次に、（ｄ）に示したように、第二の圧着用ジグ１と第一の圧着用ジグ７を半導体チップ２のバンプ電極３が電気的に接続された絶縁板６から取り外す。
圧着用ジグ１にはニッケル又はステンレスを使用し、半導体チップ２のバンプ電極３には20um厚でＢ´＝80umΦの金を使用し、接着用樹脂４にはアクリル系樹脂を使用し、基板電極５には10um厚のアルミを使用し、絶縁板６には12um厚のＰＥＴフィルムを使用した。圧着用ジグ７にはダイス鋼又はステンレスを使用し、複数の突起７ａは頂点部が90°の円錐形に近い形状とし、その高さは20umとし、突起７ａの間隔Ｐ´は40umとした。
また、基板電極５と絶縁板６を薄膜とすることで、よりバンプ電極３への埋め込み性がよい構造となっている。
また、圧着用ジグ７の加熱時の温度は１７０℃とし、５秒間加熱を行い、接着用樹脂４を固化した。
なお、接着用樹脂４には熱硬化性接着剤に代えて、ＵＶ硬化樹脂や光硬化樹脂等の電磁波によって硬化する接着用樹脂を使用してもよい（その場合には、加熱処理に代えて電磁波照射を行う）。
図８（ｂ）、（ｃ）において、前記突起７ａは、一定の間隔ピッチＰ´で配列されているが、本発明は必ずしもこれに限定されるものではない。例えば、間隔ピッチがランダムであってもよい。二次元的な配列方法にも限定はない。
図９の（ａ）、（ｂ）、（ｃ）、（ｄ）は、本発明にかかる半導体装置の製造方法における第５の実施形態を示す断面模式図である。図９（ｅ）は、本発明にかかる半導体装置の製造方法における第５の実施形態を示す平面模式図である。
図９の（ａ）に示したように、まず、絶縁板６の基板電極５が覆われるように接着用樹脂４を塗布し（図省略）、その後、バンプ電極３が形成されている半導体チップ２を基板電極５が形成されている絶縁板６に正対するように搭載する。すなわち、図９（ａ）において、上方向を正方向・下方向を負方向とすると、バンプ電極３が負方向へくるように半導体チップ２を配置し、基板電極５が正方向へくるようにプリント配線基板（この図では基板電極５＋絶縁板６）を配置する。
次に、（ｂ）（ｅ）に示したように、半導体チップ２の上部に第二の圧着用ジグ１を、絶縁板６の下部に半導体チップ２より広い範囲７で、かつ、バンプ電極３の直径Ｂ´より短い間隔Ｐ´で突起７ａが複数形成された範囲、７ｂを有する第一の圧着用ジグ７を設置した。
上記構造の第一の圧着用ジグとすることで、一つの突起の場合、バンプ電極３と基板電極５の重なり合う箇所に必ずくるようにアライメントをする必要があるが、７ｂ内にあればアライメントは問題がないため、アライメントの精度を大幅に改善した構造となっている。
また、突起７ａが複数形成された範囲７ｂを、半導体チップ２と同じ大きさでもバンプの配置箇所が違う半導体チップや、今回使用した半導体チップ２より小さいまたは大きい半導体チップのアライメント精度も十分考慮した面積とした。
次に、（ｃ）に示したように、第二の圧着用ジグ１、第一の圧着用ジグ７で上下から圧力をかけ、突起７ａによって絶縁板６の基板電極５を半導体チップ２のバンプ電極３に埋め込むことで、バンプ電極３と基板電極５を電気的に接続させると同時に、
第一の圧着用ジグ７を加熱し、接着用樹脂４を固化させ、バンプ電極３と基板電極５の電気的接続状態を固定する。
次に、（ｄ）に示したように、第二の圧着用ジグ１と第一の圧着用ジグ７を半導体チップ２のバンプ電極３が電気的に接続された絶縁板６から取り外す。
第二の圧着用ジグ１にはニッケル又はステンレスを使用し、半導体チップ２のバンプ電極３には20um厚で80umΦの金を使用し、接着用樹脂４にはアクリル系樹脂を使用し、基板電極５には10um厚のアルミを使用し、絶縁板６には12um厚のＰＥＴフィルムを使用した。第一の圧着用ジグ７にはダイス鋼又はステンレスを使用し、複数の突起７ａは頂点部が９０°の円錐形に近い形状とし、その高さは20umとし、突起７ａの間隔Ｐ´は40umとした。
また、基板電極５と絶縁板６を薄膜とすることで、よりバンプ電極３への埋め込み性がよい構造となっている。
また、第一の圧着用ジグ７の加熱時の温度は１７０℃とし、５秒間加熱を行い、接着用樹脂４を固化した。
なお、接着用樹脂４には熱硬化性接着剤に代えて、ＵＶ硬化樹脂や光硬化樹脂等の電磁波によって硬化する接着用樹脂を使用してもよい（その場合には、加熱処理に代えて電磁波照射を行う）。
図９（ｂ）、（ｃ）において、前記突起７ａは、一定の間隔ピッチＰ´で配列されているが、本発明は必ずしもこれに限定されるものではない。例えば、間隔ピッチがランダムであってもよい。二次元的な配列方法にも限定はない。
図１０の（ａ）、（ｂ）、（ｃ）、（ｄ）は、本発明にかかる半導体装置の製造方法における第６の実施形態を示す断面模式図である。図１０（ｅ）は、本発明にかかる半導体装置の製造方法における第６の実施形態を示す平面模式図である。
図１０の（ａ）に示したように、まず、絶縁板６の基板電極５が覆われるように接着用樹脂４を塗布し（図省略）、その後、バンプ電極３が形成されている半導体チップ２を基板電極５が形成されている絶縁板６に正対するように搭載する。すなわち、図１０（ａ）において、上方向を正方向・下方向を負方向とすると、バンプ電極３が負方向へくるように半導体チップ２を配置し、基板電極５が正方向へくるようにプリント配線基板（この図では基板電極５＋絶縁板６）を配置する。
次に、（ｂ）（ｅ）に示したように、半導体チップ２の上部に第二の圧着用ジグ１を、絶縁板６の下部に第一の圧着用ジグ７の圧着用の面７ｃをすべて、突起７ａが複数形成された範囲７ｂ（＝７ｃ）とし、かつ、バンプ電極３の直径Ｂ´より短い間隔Ｐ´で突起７ａが複数形成された範囲、７ｂを有する第一の圧着用ジグ７を設置した。これにより、第一の圧着用ジグ７の突起７ａが複数形成された範囲７ｂが、バンプ電極３と基板電極５の重なり合う箇所に必ずくるようにアライメントをする必要があるが、その精度を軽減できるようにした。さらには、バンプの配置箇所が違う半導体チップや、使用する搭載機が搭載可能な半導体チップ全てを実装できるようにした。
次に、（ｃ）に示したように、第二の圧着用ジグ１、第一の圧着用ジグ７で上下から圧力をかけ、突起７ａによって絶縁板６の基板電極５を半導体チップ２のバンプ電極３に埋め込むことで、バンプ電極３と基板電極５を電気的に接続させると同時に、第一の圧着用ジグ７を加熱し、接着用樹脂４を固化させ、バンプ電極３と基板電極５の電気的接続状態を固定する。
次に、（ｄ）に示したように、第二の圧着用ジグ１と第一の圧着用ジグ７を半導体チップ２のバンプ電極３が電気的に接続された絶縁板６から取り外す。
第二の圧着用ジグ１にはニッケル又はステンレスを使用し、半導体チップ２のバンプ電極３には20um厚で80umΦの金を使用し、接着用樹脂４にはアクリル系樹脂を使用し、基板電極５には10um厚のアルミを使用し、絶縁板６には12um厚のＰＥＴフィルムを使用した。第一の圧着用ジグ７にはダイス鋼又はステンレスを使用し、複数の突起７ａは頂点部が90°の円錐形に近い形状とし、その高さは20umとし、突起７ａの間隔Ｐ´は40umとした。
また、基板電極５と絶縁板６を薄膜とすることで、よりバンプ電極３への埋め込み性がよい構造となっている。
また、圧着用ジグ７の加熱時の温度は１７０℃とし、５秒間加熱を行い、接着用樹脂４を固化した。
なお、接着用樹脂４には熱硬化性接着剤に代えて、ＵＶ硬化樹脂や光硬化樹脂等の電磁波によって硬化する接着用樹脂を使用してもよい（その場合には、加熱処理に代えて電磁波照射を行う）。
図１０（ｂ）、（ｃ）において、前記突起７ａは、一定の間隔ピッチＰ´で配列されているが、本発明は必ずしもこれに限定されるものではない。例えば、間隔ピッチがランダムであってもよい。二次元的な配列方法にも限定はない。
図１１の（ａ）、（ｂ）、（ｃ）、（ｄ）は、本発明にかかる半導体装置の製造方法における第７の実施形態を示す断面模式図である。
図１１の（ａ）に示したように、まず、バンプ電極３が形成されている半導体チップ２を基板電極５が形成されている絶縁板６に正対するように搭載する。すなわち、図１１（ａ）において、上方向を正方向・下方向を負方向とすると、バンプ電極３が負方向へくるように半導体チップ２を配置し、基板電極５が正方向へくるようにプリント配線基板（この図では基板電極５＋絶縁板６）を配置する。
次に、（ｂ）に示したように、半導体チップ２の上部に第二の圧着用ジグ１を、絶縁板６の下部に突起７ａが形成されている圧着用ジグ７を設置し、第一の圧着用ジグ７の突起７ａがバンプ電極３と基板電極５の中央に来るようにアライメントを行う。
次に、（ｃ）に示したように、第二の圧着用ジグ１、第一の圧着用ジグ７で上下から圧力をかけ、突起７ａによって絶縁板６の基板電極５を半導体チップ２のバンプ電極３に埋め込むことで、バンプ電極３と基板電極５を電気的に接続させる。
次に、（ｄ）に示したように、第二の圧着用ジグ１と第一の圧着用ジグ７を半導体チップ２のバンプ電極３が電気的に接続された絶縁板６から取り外す。
第二の圧着用ジグ１にはニッケル又はステンレスを使用し、半導体チップ２のバンプ電極３には20um厚で80umΦの金を使用し、基板電極５には10um厚のアルミを使用し、絶縁板６には１２um厚のＰＥＴフィルムを使用した。第一の圧着用ジグ７にはダイス鋼又はステンレスを使用し、突起７ａは頂点部が９０°の円錐形に近い形状の頂点付近をなくした構造となっており、その高さは15umとした。
これにより、工程（ｄ）の圧着用ジグ７の取り外しを、容易にした実装方式となる。
また、基板電極５と絶縁板６を薄膜とすることで、よりバンプ電極３への埋め込み性がよい構造となっている。
図１２の（ａ）、（ｂ）、（ｃ）、（ｄ）は、本発明にかかる半導体装置の製造方法における第８の実施形態を示す断面模式図である。図１２（ｅ）は、本発明にかかる半導体装置の製造方法における第８の実施形態を示す平面模式図である。
図１２は、図１１の圧着用ジグ７の突起７ａが複数ある形態での製造方法である。
（ｂ）（ｅ）に示したように、半導体チップ２の上部に第二の圧着用ジグ１を、絶縁板６の下部に半導体チップ２より広い範囲７で、かつ、バンプ電極３の直径Ｂ´より短い間隔Ｐ´で突起７ａが複数形成された範囲、７ｂを有する第一の圧着用ジグ７を配置した。
上記構造の第一の圧着用ジグとすることで、一つの突起の場合、バンプ電極３と基板電極５の重なり合う箇所に必ずくるようにアライメントをする必要があるが、７ｂ内にあればアライメントは問題がないため、アライメントの精度を大幅に改善した構造となっている。
また、突起７ａが複数形成された範囲７ｂを、半導体チップ２と同じ大きさでもバンプの配置箇所が違う半導体チップや、今回使用した半導体チップ２より小さいまたは大きい半導体チップのアライメント精度も十分考慮した面積とした。
第二の圧着用ジグ１にはニッケル又はステンレスを使用し、半導体チップ２のバンプ電極３には20um厚で80umΦの金を使用し、基板電極５には10um厚のアルミを使用し、絶縁板６には12um厚のＰＥＴフィルムを使用した。第一の圧着用ジグ７にはダイス鋼又はステンレスを使用し、突起７ａは頂点部が９０°の円錐形に近い形状の頂点付近をなくした構造となっており、その高さは15umとした。
これにより、工程（ｄ）の第一の圧着用ジグ７の取り外しを、容易にした実装方式となる。
また、基板電極５と絶縁板６を薄膜とすることで、よりバンプ電極３への埋め込み性がよい構造となっている。
なお、図１０（ｅ）のように、第二の圧着用ジグ７の面７ｃの全面に突起７ａが形成された製造方法も行った（図なし）。
図１２（ｂ）、（ｃ）において、前記突起７ａは、一定の間隔ピッチＰ´で配列されているが、本発明は必ずしもこれに限定されるものではない。例えば、間隔ピッチがランダムであってもよい。二次元的な配列方法にも限定はない。
図１３の（ａ）、（ｂ）、（ｃ）、（ｄ）は、本発明にかかる半導体装置の製造方法における第９の実施形態を示す断面模式図である。
図１３の例は、図１１の例と同様にして製造したが、第一の圧着用ジグ７の突起７ａが違う形態である。
第一の圧着用ジグ７にはダイス鋼又はステンレスを使用し、突起７ａは頂点部が９０°の円錐形に近い形状の頂点付近を丸くした構造となっており、その高さは15umとした。
これにより、工程（ｄ）の第一の圧着用ジグ７の取り外しを、容易にした実装方式となる。
また、図１２の例と同様の、複数の突起７ａがある第一の圧着用ジグ７を使用した製造方法も行った（図なし）。
また、図１０の（ｅ）のように、第一の圧着用ジグ７の面７ｃの全面に突起７ａが形成された製造方法も行った（図なし）。
図１４の（ａ）、（ｂ）、（ｃ）、（ｄ）は、本発明にかかる半導体装置の製造方法における第１０の実施形態を示す断面模式図である。
図１４の例は、図１１の例と同様にして製造したが、第一の圧着用ジグ７の突起７ａが違う形態である。
第一の圧着用ジグ７にはダイス鋼又はステンレスを使用し、突起７ａは頂点部が９０°の円錐形に近い形状を有し、且つすその付近との間を滑らかにした構造となっており、その高さは20umとした。
これにより、工程（ｄ）の第一の圧着用ジグ７の取り外しを、容易にした実装方式となる。
また、基板電極５と絶縁板６を薄膜とすることで、よりバンプ電極３への埋め込み性がよい構造となっている。
図１５の（ａ）、（ｂ）、（ｃ）、（ｄ）は、本発明にかかる半導体装置の製造方法における第１１の実施形態を示す断面模式図である。図１５（ｅ）は、本発明にかかる半導体装置の製造方法における第１１の実施形態を示す平面模式図である。
図１５は、図１４の第一の圧着用ジグ７の突起７ａが複数ある形態での製造方法である。
図１５の（ｂ）（ｅ）に示したように、半導体チップ２の上部に第二の圧着用ジグ１を設置し、絶縁板６の下部に半導体チップ２より広い範囲で、かつ、バンプ電極３の直径Ｂ´より短い間隔Ｐ´で突起７ａが複数形成された範囲、７ｂ（突起７ａを有する範囲）を有する第一の圧着用ジグ７を設置した。突起７ａと突起７ａの間に平たい部位を有することで、図１４の実施例の場合と同様に、工程（ｄ）の第一の圧着用ジグ７の取り外しを、容易にした実装方式となる。
上記構造の第一の圧着用ジグとすることで、一つの突起の場合、バンプ電極３と基板電極５の重なり合う箇所に必ずくるようにアライメントをする必要があるが、７ｂ内にあればアライメントは問題がないため、アライメントの精度を大幅に改善した構造となっている。
また、突起７ａが複数形成された範囲７ｂを、半導体チップ２と同じ大きさでもバンプの配置箇所が違う半導体チップや、今回使用した半導体チップ２より小さいまたは大きい半導体チップのアライメント精度も十分考慮した面積とした。
また、図１０の（ｅ）のように、第一の圧着用ジグ７の面７ｃの全面に突起７ａが形成された製造方法も行った（図なし）。
図１５（ｂ）、（ｃ）において、前記突起７ａは、一定の間隔ピッチＰ´で配列されているが、本発明は必ずしもこれに限定されるものではない。例えば、間隔ピッチがランダムであってもよい。二次元的な配列方法にも限定はない。
図１６の（ａ）、（ｂ）、（ｃ）、（ｄ）は、本発明にかかる半導体装置の製造方法における第１２の実施形態を示す断面模式図である。図１６（ｅ）は、本発明にかかる半導体装置の製造方法における第１２の実施形態を示す平面模式図である。
図１６は、図１５と同様に、図１４の第一の圧着用ジグ７の突起７ａが複数ある形態での製造方法である。
図１６の（ｂ）（ｅ）に示したように、半導体チップ２の上部に第二の圧着用ジグ１を、絶縁板６の下部に半導体チップ２より広い範囲７で、かつ、バンプ電極３の直径Ｂ´より短い間隔Ｐ´で突起７ａが複数形成された範囲、７ｂを有する第一の圧着用ジグ７を設置した。突起７ａと突起７ａの間を滑らかな形状とすることで、図１４、図１５の実施例の場合と同様に、工程（ｄ）の第一の圧着用ジグ７の取り外しを、容易にした実装方式となる。
上記構造の圧着用ジグとすることで、一つの突起の場合、バンプ電極３と基板電極５の重なり合う箇所に必ずくるようにアライメントをする必要があるが、７ｂ内にあればアライメントは問題がないため、アライメントの精度を大幅に改善した構造となっている。
また、突起７ａが複数形成された範囲７ｂを、半導体チップ２と同じ大きさでもバンプの配置箇所が違う半導体チップや、今回使用した半導体チップ２より小さいまたは大きい半導体チップのアライメント精度も十分考慮した面積とした。
また、図１０の（ｅ）のように、圧着用ジグ７の面７ｃの全面に突起７ａが形成された製造方法も行った（図なし）。
図１６（ｂ）、（ｃ）において、前記突起７ａは、一定の間隔ピッチＰ´で配列されているが、本発明は必ずしもこれに限定されるものではない。例えば、間隔ピッチがランダムであってもよい。二次元的な配列方法にも限定はない。
図１７の（ａ）、（ｂ）、（ｃ）、（ｄ）は、本発明にかかる半導体装置の製造方法における第１３の実施形態を示す断面模式図である。図１７（ｅ）は、本発明にかかる半導体装置の製造方法における第１３の実施形態を示す平面模式図である。
図１７は、図１１の第一の圧着用ジグ７の突起７ａが複数ある形態での製造方法である。
図１７の（ｂ）（ｅ）に示したように、半導体チップ２の上部に第二の圧着用ジグ１を、絶縁板６の下部に半導体チップ２より広い範囲で、かつ、バンプ電極３の直径Ｂ´より短い間隔Ｐ´で突起７ａが複数形成された範囲、７ｂ（突起７ａを有する範囲）を有する第一の圧着用ジグ７を設置した。突起７ａの先端を平らにし、かつ、突起７ａと突起７ａの間に平たい部位を有することで、工程（ｄ）の圧着用ジグ７の取り外しを、容易にした実装方式である。
上記構造の圧着用ジグとすることで、一つの突起の場合、バンプ電極３と基板電極５の重なり合う箇所に必ずくるようにアライメントをする必要があるが、７ｂ内にあればアライメントは問題がないため、アライメントの精度を大幅に改善した構造となっている。
また、突起７ａが複数形成された範囲７ｂを、半導体チップ２と同じ大きさでもバンプの配置箇所が違う半導体チップや、今回使用した半導体チップ２より小さいまたは大きい半導体チップのアライメント精度も十分考慮した面積とした。
また、図１０の（ｅ）のように、圧着用ジグ７の面７ｃの全面に突起７ａが形成された製造方法も行った（図なし）。
図１７（ｂ）、（ｃ）において、前記突起７ａは、一定の間隔ピッチＰ´で配列されているが、本発明は必ずしもこれに限定されるものではない。例えば、間隔ピッチがランダムであってもよい。二次元的な配列方法にも限定はない。
図１８の（ａ）、（ｂ）、（ｃ）、（ｄ）は、本発明にかかる半導体装置の製造方法における第１４の実施形態を示す断面模式図である。図１８（ｅ）は、本発明にかかる半導体装置の製造方法における第１４の実施形態を示す平面模式図である。
図１８の（ｂ）（ｅ）に示したように、半導体チップ２の上部に第二の圧着用ジグ１を、絶縁板６の下部に半導体チップ２より広い範囲で、かつ、バンプ電極３の直径Ｂ´より短い間隔Ｐ´で突起７ａが複数形成された範囲、７ｂ（突起７ａを有する範囲）を有する第一の圧着用ジグ７を設置した。突起７ａの先端を丸くし、かつ、突起７ａと突起７ａの間を滑らかにすることで、工程（ｄ）の圧着用ジグ７の取り外しを、容易にした実装方式である。
上記構造の第一の圧着用ジグとすることで、一つの突起の場合、バンプ電極３と基板電極５の重なり合う箇所に必ずくるようにアライメントをする必要があるが、７ｂ内にあればアライメントは問題がないため、アライメントの精度を大幅に改善した構造となっている。
また、突起７ａが複数形成された範囲７ｂを、半導体チップ２と同じ大きさでもバンプの配置箇所が違う半導体チップや、今回使用した半導体チップ２より小さいまたは大きい半導体チップのアライメント精度も十分考慮した面積とした。
また、図１０の（ｅ）のように、第一の圧着用ジグ７の面７ｃの全面に突起７ａが形成された製造方法も行った（図なし）。
図１８（ｂ）、（ｃ）において、前記突起７ａは、一定の間隔ピッチＰ´で配列されているが、本発明は必ずしもこれに限定されるものではない。例えば、間隔ピッチがランダムであってもよい。二次元的な配列方法にも限定はない。
図１９の（ａ）、（ｂ）、（ｃ）、図２０の（ｄ）、（ｅ）、（ｆ）は、本発明にかかる半導体装置の製造方法における第１５の実施形態を示す断面模式図である。
図１９の（ａ）に示したように、まず、基板電極５が形成された絶縁板６の上部に加圧対向ジグ（支持体部）９、加圧対向ジグ（弾性材部）１０を、絶縁板６の下部に突起７ａが形成されている第一の圧着用ジグ７を設置し、圧着用ジグ７の突起７ａが基板電極５の中央に来るようにアライメントを行う。
次に、（ｂ）に示したように、加圧対向ジグ９、１０と第一の圧着用ジグ７を用いて上下から圧力を掛け、突起７ａによって、基板電極５の凸部５ａを形成する。
次に、（ｃ）に示したように、加圧対向ジグ９、１０のみ、基板電極５が形成された絶縁板６から取り外す。
次に、（ｄ）に示したように、（ｃ）で形成した構造の、絶縁板６の基板電極５が覆われるように接着用樹脂４を塗布し（図省略）、その後、バンプ電極３が形成されている半導体チップ２を基板電極５が形成されている絶縁板６に対応するように搭載し、半導体チップ２の上部に第二の圧着用ジグ１を配置する。
次に、（ｅ）に示したように、第二の圧着用ジグ１、第一の圧着用ジグ７で上下から圧力をかけ、突起７ａと基板電極の凸部５ａによって、絶縁板６の基板電極５を半導体チップ２のバンプ電極３に埋め込むことで、バンプ電極３と基板電極５を電気的に接続させると同時に、
第一の圧着用ジグ７を加熱し、接着用樹脂４を固化させ、バンプ電極３と基板電極５の電気的接続状態を固定する。
次に、（ｆ）に示したように、第二の圧着用ジグ１と第一の圧着用ジグ７を半導体チップ２のバンプ電極３が電気的に接続された絶縁板６から取り外す。
以上により、予め凸部５ａを形成しておくことで、基板電極５のバンプ電極３への埋め込み性をよくした実装方式である。
半導体チップ２のバンプ電極３には20um厚で80umΦの金を使用し、接着用樹脂４にはアクリル系樹脂を使用し、基板電極５には10um厚のアルミを使用し、絶縁板６には12um厚のＰＥＴフィルムを使用した。第一の圧着用ジグ７にはダイス鋼又はステンレスを使用し、突起７ａは頂点部が９０°の円錐形に近い形状とし、その高さは20umとした。加圧対向ジグ（弾性材部）１０にはシリコーンゴムを使用した。
また、基板電極５と絶縁板６を薄膜とすることで、よりバンプ電極３への埋め込み性がよい構造となっている。
また、第一の圧着用ジグ７の加熱時の温度は１７０℃とし、５秒間加熱を行い、接着用樹脂４を固化した。
図２１の（ａ）、（ｂ）、（ｃ）は、本発明にかかる半導体装置の製造方法における第１６の実施形態を示す断面模式図である。
図２１の（ａ）に示したように、まず、基板電極５が形成された絶縁板６の上部に開口部が形成されている加圧対向ジグ１１を、絶縁板６の下部に突起７ａが形成されている第一の圧着用ジグ７を配置し、第一の圧着用ジグ７の突起７ａと加圧対向ジグ１１の開口部が基板電極５の中央に来るようにアライメントを行う。
次に、（ｂ）に示したように、加圧対向ジグ１１と第一の圧着用ジグ７を用いて上下から圧力を掛け、突起７ａによって、基板電極５の凸部５ａを形成する。
次に、（ｃ）に示したように、加圧対向ジグ１１のみ、基板電極５が形成された絶縁板６から取り外す。
後は図２０と同様にして製造を行った（図なし）。
（ａ）本発明にかかる半導体装置の第１の実施形態を示す断面模式図である。（ｂ）本発明にかかる半導体装置の第２の実施形態を示す断面模式図である。 （ａ）本発明にかかる半導体装置の第３の実施形態を示す断面模式図である。（ｂ）本発明にかかる半導体装置の第４の実施形態を示す断面模式図である。 （ａ）本発明にかかる半導体装置の第５の実施形態を示す断面模式図である。（ｂ）本発明にかかる半導体装置の第６の実施形態を示す断面模式図である。 （ａ）本発明にかかる半導体装置の第７の実施形態を示す断面模式図である。（ｂ）本発明にかかる半導体装置の第８の実施形態を示す断面模式図である。 （ａ）〜（ｄ）本発明にかかる半導体装置の製造方法における第１の実施形態を説明する断面模式図である。 （ａ）〜（ｄ）本発明にかかる半導体装置の製造方法における第２の実施形態を説明する断面模式図である。 （ａ）〜（ｄ）本発明にかかる半導体装置の製造方法における第３の実施形態を説明する断面模式図である。 （ａ）〜（ｄ）本発明にかかる半導体装置の製造方法における第４の実施形態を説明する断面模式図である。 （ａ）〜（ｄ）本発明にかかる半導体装置の製造方法における第５の実施形態を説明する断面模式図である。（ｅ）本発明にかかる半導体装置の製造方法における第５の実施形態を説明する平面模式図である。 （ａ）〜（ｄ）本発明にかかる半導体装置の製造方法における第６の実施形態を説明する断面模式図である。（ｅ）本発明にかかる半導体装置の製造方法における第６の実施形態を説明する平面模式図である。 （ａ）〜（ｄ）本発明にかかる半導体装置の製造方法における第７の実施形態を説明する断面模式図である。 （ａ）〜（ｄ）本発明にかかる半導体装置の製造方法における第８の実施形態を説明する断面模式図である。（ｅ）本発明にかかる半導体装置の製造方法における第８の実施形態を説明する平面模式図である。 （ａ）〜（ｄ）本発明にかかる半導体装置の製造方法における第９の実施形態を説明する断面模式図である。 （ａ）〜（ｄ）本発明にかかる半導体装置の製造方法における第１０の実施形態を説明する断面模式図である。 （ａ）〜（ｄ）本発明にかかる半導体装置の製造方法における第１１の実施形態を説明する断面模式図である。（ｅ）本発明にかかる半導体装置の製造方法における第１１の実施形態を説明する平面模式図である。 （ａ）〜（ｄ）本発明にかかる半導体装置の製造方法における第１２の実施形態を説明する断面模式図である。（ｅ）本発明にかかる半導体装置の製造方法における第１２の実施形態を説明する平面模式図である。 （ａ）〜（ｄ）本発明にかかる半導体装置の製造方法における第１３の実施形態を説明する断面模式図である。（ｅ）本発明にかかる半導体装置の製造方法における第１３の実施形態を説明する平面模式図である。 （ａ）〜（ｄ）本発明にかかる半導体装置の製造方法における第１４の実施形態を説明する断面模式図である。（ｅ）本発明にかかる半導体装置の製造方法における第１４の実施形態を説明する平面模式図である。 （ａ）〜（ｃ）本発明にかかる半導体装置の製造方法における第１５の実施形態を説明する断面模式図である。 （ｄ）〜（ｆ）本発明にかかる半導体装置の製造方法における第１５の実施形態を説明する断面模式図である。 （ａ）〜（ｃ）本発明にかかる半導体装置の製造方法における第１６の実施形態を説明する断面模式図である。 従来の半導体装置を示す断面模式図である。 （ａ）〜（ｃ）従来の半導体装置の製造方法を説明する断面模式図である。
符号の説明
１・・・・第二の圧着用ジグ
２・・・・半導体チップ
３・・・・バンプ電極
４・・・・硬化性樹脂
５・・・・基板電極
５ａ・・・・凸部
６・・・・絶縁板
７・・・・第一の圧着用ジグ
７ａ・・・・突起
７ｂ・・・・突起７ａの範囲
７ｃ・・・・第一の圧着用ジグ７の圧着面
８・・・・導電性フィラー
９・・・・加圧対向ジグ（支持体部）
１０・・・・加圧対向ジグ（弾性材部）
１１・・・・加圧対向ジグ（開口部ありのもの）

Claims (14)

  1. 半導体チップと、プリント配線基板と、を有する半導体装置であって、
    前記半導体チップにはバンプ電極が形成されており、前記プリント配線基板には基板電極が形成されており、
    前記バンプ電極には少なくとも一つの凹部が存在し、前記基板電極には少なくとも一つの凸部が存在し、
    前記凹部の少なくとも一つと前記凸部の少なくとも一つとが嵌合し、電気的に接続している、ことを特徴とする半導体装置。
  2. バンプ電極が形成されている面をもつ半導体チップと、絶縁板上に基板電極が形成されている面をもつプリント配線基板と、を有する半導体装置であって、
    前記プリント配線基板は、前記基板電極が形成されている面を前記半導体チップの方向へ向けられて配置され、前記半導体チップは、前記バンプ電極が形成されている面を前記プリント配線基板の方向へ向けられて配置され、
    前記絶縁板と前記基板電極とには、前記バンプ電極側の面に凸部が少なくとも一つ形成されており、前記バンプ電極側と逆側の面に凹部が少なくとも一つ形成されており、
    前記バンプ電極には、前記基板電極側の面に、凹部が少なくとも一つ形成されており、
    前記バンプ電極の前記凹部の少なくとも一つと前記基板電極の前記凸部の少なくとも一つにおいて、前記バンプ電極と前記基板電極が直接電気的に接続されている、ことを特徴とする半導体装置。
  3. 前記絶縁板と前記基板電極とに形成されている、前記凸部及び／又は前記凹部とにおいて、
    前記絶縁板と前記基板電極のうち、少なくとも一方に貫通孔が存在する、ことを特徴とする請求項２に記載の半導体装置。
  4. 前記絶縁板と前記基板電極とに形成されている前記凸部及び前記凹部は、バンプ電極に一定のピッチＰで複数形成されている、ことを特徴とする請求項２又は請求項３に記載の半導体装置。
  5. 前記絶縁板がフレキシブル絶縁板である、ことを特徴とする請求項２乃至請求項４のいずれか１項に記載の半導体装置。
  6. 前記バンプ電極と前記基板電極が接着用樹脂で覆われている、ことを特徴とする請求項１乃至請求項５のいずれか１項に記載の半導体装置。
  7. 前記接着用樹脂が熱又は電磁波によって硬化する接着用樹脂である、ことを特徴とする請求項６に記載の半導体装置。
  8. バンプ電極が形成されている半導体チップと、絶縁板上に基板電極が形成されているプリント配線基板と、を有する半導体装置の製造方法であって、
    前記基板電極が正方向にくるように前記プリント配線基板を配置し、前記バンプ電極が前記正方向とは逆向きである負方向にくるように前記半導体チップを配置することで、前記基板電極と前記バンプ電極とを正対させ、
    前記プリント配線基板の背後である負方向の位置に、少なくとも一つの突起を有する第一の圧着用ジグを設置し、前記半導体チップの背後である正方向の位置に、第二の圧着用ジグを設置する過程と、
    前記第一の圧着用ジグにより前記基板電極に正方向への圧力を加え、前記第二の圧着用ジグにより前記バンプ電極に前記負方向への圧力を加え、前記基板電極の正方向の面に少なくとも一つの凸部を形成させ、前記バンプ電極の負方向の面に少なくとも一つの凹部を形成させ、
    前記バンプ電極と前記基板電極とが、形成された前記凸部と前記凹部との嵌合により電気的に接続される過程と、
    を有することを特徴とする半導体装置の製造方法。
  9. バンプ電極が形成されている半導体チップと、絶縁板上に基板電極が形成されているプリント配線基板と、を有する半導体装置の製造方法であって、
    前記基板電極が正方向にくるように前記プリント配線基板を配置し、弾性材部又は開口部が前記正方向とは逆向きである負方向にくるように加圧対向ジグを配置することで、前記基板電極と前記弾性材部又は開口部とを正対させ、
    前記プリント配線基板の背後である負方向の位置に、少なくとも一つの突起を有する第一の圧着用ジグを設置する過程と、
    前記第一の圧着用ジグにより前記基板電極に正方向への圧力を加え、前記加圧対向ジグにより前記プリント配線基板に前記負方向への圧力を加え、前記基板電極の正方向の面に少なくとも一つの凸部を形成させる過程と、
    前記基板電極が正方向にくるように前記プリント配線基板を配置し、前記バンプ電極が前記正方向とは逆向きである負方向にくるように前記半導体チップを配置することで、前記基板電極と前記バンプ電極とを正対させ、
    前記プリント配線基板の背後である負方向の位置に、少なくとも一つの突起を有する第一の圧着用ジグを設置し、前記半導体チップの背後である正方向の位置に、第二の圧着用ジグを設置する過程と、
    前記第一の圧着用ジグにより前記基板電極に正方向への圧力を加え、前記第二の圧着用ジグにより前記バンプ電極に前記負方向への圧力を加え、前記バンプ電極の負方向の面に少なくとも一つの凹部を形成させ、
    前記バンプ電極と前記基板電極とが、形成された前記凸部と前記凹部との嵌合により電気的に接続される過程と、
    を有することを特徴とする半導体装置の製造方法。
  10. 前記バンプ電極及び／又は前記基板電極に、接着用樹脂を塗工する過程
    を有することを特徴とする請求項８又は請求項９に記載の半導体装置の製造方法。
  11. 前記第一の圧着用ジグが少なくとも一つ有する前記突起は、先端が平坦又は丸みをおびた形状であること
    を特徴とする請求項８乃至請求項１０のいずれか１項に記載の半導体装置の製造方法。
  12. 前記第一の圧着用ジグが、前記突起を複数有すること
    を特徴とする請求項８乃至請求項１１のいずれか１項に記載の半導体装置の製造方法。
  13. 前記第一の圧着用ジグが有する前記複数の突起は、間隔ピッチＰ´で配列されており、前記間隔ピッチＰ´は前記バンプ電極の直径よりも小さいことを
    特徴とする請求項１２に記載の半導体装置の製造方法。
  14. 請求項８乃至請求項１３のいずれか１項に記載の製造方法に使用される製造装置であって、
    前記第一の圧着用ジグを有することを特徴とする半導体装置の製造装置。
JP2008078048A 2008-03-25 2008-03-25 半導体装置とその製造方法 Withdrawn JP2009231721A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008078048A JP2009231721A (ja) 2008-03-25 2008-03-25 半導体装置とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008078048A JP2009231721A (ja) 2008-03-25 2008-03-25 半導体装置とその製造方法

Publications (1)

Publication Number Publication Date
JP2009231721A true JP2009231721A (ja) 2009-10-08

Family

ID=41246762

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008078048A Withdrawn JP2009231721A (ja) 2008-03-25 2008-03-25 半導体装置とその製造方法

Country Status (1)

Country Link
JP (1) JP2009231721A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023152961A1 (ja) * 2022-02-14 2023-08-17 富士通株式会社 電子装置及び電子装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023152961A1 (ja) * 2022-02-14 2023-08-17 富士通株式会社 電子装置及び電子装置の製造方法

Similar Documents

Publication Publication Date Title
JP2008009881A (ja) Ｒｆｉｄタグ製造方法およびｒｆｉｄタグ
JP2008009882A (ja) Ｒｆｉｄタグの製造方法、およびｒｆｉｄタグ
JP2007206800A (ja) Ｒｆｉｄタグシリーズの巻取方法およびｒｆｉｄタグロール
US7960752B2 (en) RFID tag
CN101385402A (zh) 电路基板以及电路基板的制造方法
US7431218B2 (en) RFID tag, module component, and RFID tag fabrication method
JP4860494B2 (ja) 電子装置の製造方法
JPH11345302A (ja) Ｉｃチップの実装方法、ｉｃモジュール、インレットおよびｉｃカード
JP2009231721A (ja) 半導体装置とその製造方法
JP4754344B2 (ja) Ｒｆｉｄタグ
JP2007073817A (ja) 半導体装置の製造方法
JP2006140359A (ja) インターポーザの接合方法及び、このインターポーザの接合方法を利用して作製した電子部品
US8299925B2 (en) RFID tag and manufacturing method thereof
JP3753984B2 (ja) 非接触通信機器用モジュール及びその製造方法
TWI336223B (en) Electronic device and method of manufacturing same
KR20080084767A (ko) 전자카드 모듈 및 그 제조방법
EP3688668B1 (en) Strap mounting techniques for wire format antennas
KR20100043945A (ko) 무선 인식 태그의 제조 방법 및 제조 장치
KR101651272B1 (ko) 이방성 접착제를 이용하여 접속영역의 스트레스가 완화되는 연성 패키지
JP2007012965A (ja) Ｉｃチップの実装方法
JP2006019606A (ja) 電子部品の製造方法および電子部品ならびにｉｃカード
JP5548059B2 (ja) 回路素子
JP2014115938A (ja) 半導体装置およびその製造方法
JP2002222401A (ja) 補強板付き非接触ｉｃカード
KR20110131430A (ko) Ｒｆｉｄ 태그, 이의 제작방법, 이를 이용한 패키징 구조체 및 제작방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110224

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20120214