JP2009231378A - デバイスの製造方法 - Google Patents

デバイスの製造方法 Download PDF

Info

Publication number
JP2009231378A
JP2009231378A JP2008072199A JP2008072199A JP2009231378A JP 2009231378 A JP2009231378 A JP 2009231378A JP 2008072199 A JP2008072199 A JP 2008072199A JP 2008072199 A JP2008072199 A JP 2008072199A JP 2009231378 A JP2009231378 A JP 2009231378A
Authority
JP
Japan
Prior art keywords
buffer layer
mask pattern
layer
etchant
crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008072199A
Other languages
English (en)
Other versions
JP4247413B1 (ja
Inventor
Takafumi Yao
隆文 八百
明煥 ▲チョ▼
Meoung Whan Cho
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku Techno Arch Co Ltd
Original Assignee
Tohoku Techno Arch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku Techno Arch Co Ltd filed Critical Tohoku Techno Arch Co Ltd
Priority to JP2008072199A priority Critical patent/JP4247413B1/ja
Priority to EP09250644.3A priority patent/EP2104134A3/en
Priority to US12/405,696 priority patent/US7906409B2/en
Priority to KR1020090023704A priority patent/KR101075607B1/ko
Application granted granted Critical
Publication of JP4247413B1 publication Critical patent/JP4247413B1/ja
Publication of JP2009231378A publication Critical patent/JP2009231378A/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)
  • Weting (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】ＩＩＩ族窒化物の結晶部材のデバイスを製造する際における剥離バッファー層をエッチングする時間を短縮する。
【解決手段】下地基板の上にバッファー層を形成する工程と、前記バッファー層の上に前記バッファー層の一部を覆うマスクパターンを形成する工程と、前記バッファー層の表面における前記マスクパターンにより露出された領域からＩＩＩ族窒化物の結晶を成長させ前記バッファー層と前記マスクパターンの一部とを覆うように複数の結晶部材が互いに隙間を隔てて配された構造体を形成する工程と、前記マスクパターンの第１のエッチャントを用いて前記マスクパターンを選択的にエッチングして前記バッファー層の第２のエッチャントを供給するための経路を形成する工程と、前記隙間及び前記経路を介して前記第２のエッチャントを供給し前記バッファー層を選択的にエッチングして前記複数の結晶部材を前記下地基板から分離するとともに互いに分離する。
【選択図】図１

Description

本発明は、デバイスの製造方法に関する。
ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）などの電子素子は、窒化ガリウムの結晶部材の上に形成されることがある。ここで、電子素子の特性を向上するためには、窒化ガリウムの結晶部材の結晶性を向上することが必要である。窒化ガリウムの結晶部材の結晶性を向上するためには、窒化ガリウムの結晶部材を下地基板の上に直接形成せずに、下地基板の上に低温バッファー層を形成した後に、その低温バッファー層の上に窒化ガリウムの結晶部材を形成することが一般的である（特許文献１参照）。低温バッファー層は、窒化ガリウムの結晶部材を形成するための温度よりも低い温度で、窒化ガリウムを成長させて得られる層である。
一般的に、下地基板は、サファイアの結晶を含む。この場合、下地基板（サファイア）と低温バッファー層（窒化ガリウム）との間で、格子不整合が大きく、熱膨張係数の差が大きい。これにより、下地基板の上に成長させた低温バッファー層に転位や内部応力が発生するので、その上に成長させた窒化ガリウムの結晶部材の結晶性が向上しない可能性がある。
近年では、下地基板（サファイア）と低温バッファー層（窒化ガリウム）との間の格子不整合に起因して発生する欠陥の密度を低減する方法として、ＥＬＯ（非特許文献１参照）や、ＦＩＥＬＯ（非特許文献２参照）、ペンデオエピタキシー（非特許文献３参照）といった成長技術が開発されているが、低温バッファー層の上に成長させた窒化ガリウムの結晶体の結晶性を十分に向上させるまでには至っていない。
下地基板（サファイア）と低温バッファー層（窒化ガリウム）との間の格子不整合や熱膨張係数の差を緩和する技術が望まれる。
それに対して、下地基板の上にクロム層を形成して、そのクロム層を窒化してクロム窒化物のバッファー層とする技術が本発明者によって提案された（特許文献２参照）。特許文献２の技術では、下地基板／クロム窒化物のバッファー層／初期成長層／ＧａＮ単結晶層の構造を形成する。この構造において、クロム窒化物のバッファー層の格子間隔は、下地基板（サファイア）の格子間隔と初期成長層（窒化ガリウム）の格子間隔との間の値を有する。クロム窒化物のバッファー層の熱膨張係数は、下地基板（サファイア）の熱膨張係数と初期成長層（窒化ガリウム）の熱膨張係数との間の値を有する。
特開昭６３−１８８９８３号公報 Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．７１（１８）２６３８（１９９７） Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．３８，Ｌ１８４（１９９９） ＭＲＳ Ｉｎｔｅｒｎｅｔ Ｊ．Ｎｉｔｒｉｄｅ Ｓｅｍｉｃｏｎｄ．Ｒｅｓ．４Ｓ１，Ｇ３．３８（１９９９） 国際公開第ＷＯ２００６／１２６３３０号パンフレット
特許文献２に示された技術では、さらに、ＧａＮ単結晶層の上に接合層と伝導性基板とを形成することにより、下地基板／クロム窒化物のバッファー層（剥離バッファー層）／初期成長層／ＧａＮ単結晶層／接合層／伝導性基板の構造を形成している。この構造における下地基板〜ＧａＮ単結晶層の部分を上面視における格子形状にスクライビングすることにより、下地基板／クロム窒化物のバッファー層（剥離バッファー層）／初期成長層／ＧａＮ単結晶層をそれぞれ含む複数の積層体が互いに隙間を隔てて配された構造体を形成している。そして、複数の積層体のそれぞれにおける下地基板と初期成長層との間に形成されたクロム窒化物の剥離バッファー層を化学溶液（エッチャント）でエッチングすることにより、窒化ガリウムの単結晶層及び初期成長層を下地基板からチップサイズで分離する技術が開示されている。これにより、窒化ガリウムの結晶体及び初期成長層からなるチップサイズのデバイスを得ることができる。
ここで、クロム窒化物の剥離バッファー層をエッチングするための時間を短縮できれば、デバイスを製造する際のスループットを向上できる。
特許文献２には、単に、エッチャントでエッチングすることにより複数の積層体のそれぞれにおける窒化ガリウムの結晶体及び初期成長層を下地基板から分離する技術が開示されているのみであり、どのような方法でクロム窒化物の剥離バッファー層をエッチングするための時間を短縮できるのかについての開示がない。クロム窒化物の剥離バッファー層をエッチングするための時間を短縮するための方法が望まれる。
本発明の目的は、ＩＩＩ族窒化物の結晶部材のデバイスを製造する際における剥離バッファー層をエッチングするための時間を短縮することにある。
本発明の第１側面に係るデバイスの製造方法は、下地基板の上に剥離バッファー層を形成する剥離バッファー層形成工程と、前記剥離バッファー層の上に、前記剥離バッファー層の一部を覆うマスクパターンを形成するマスクパターン形成工程と、前記剥離バッファー層の表面における前記マスクパターンにより露出された領域からＩＩＩ族窒化物の結晶を成長させることにより、前記剥離バッファー層と前記マスクパターンの一部とを覆うように複数の結晶部材が互いに隙間を隔てて配された構造体を形成する成長工程と、前記マスクパターンの第１のエッチャントを用いて前記マスクパターンを選択的にエッチングすることにより、前記剥離バッファー層の第２のエッチャントを供給するための経路を形成する経路形成工程と、前記隙間及び前記経路を介して前記第２のエッチャントを供給して前記剥離バッファー層を選択的にエッチングすることにより、前記複数の結晶部材を前記下地基板から分離するとともに互いに分離する分離工程とを備えたことを特徴とする。
本発明の第２側面に係るデバイスの製造方法は、本発明の第１側面に係るデバイスの製造方法であって、前記マスクパターン形成工程では、前記複数の結晶部材のそれぞれが形成されるべき領域の一部を覆うように前記マスクパターンを形成し、前記経路形成工程では、前記経路の少なくとも一部が前記複数の結晶部材のそれぞれと前記剥離バッファー層との間を延びるように、前記経路を形成することを特徴とする。
本発明の第３側面に係るデバイスの製造方法は、本発明の第１側面又は第２側面に係るデバイスの製造方法であって、前記成長工程では、前記剥離バッファー層の表面における前記マスクパターンにより露出された領域から前記複数の結晶部材が互いに前記隙間を隔てて成長することにより、前記構造体を形成することを特徴とする。
本発明の第４側面に係るデバイスの製造方法は、本発明の第１側面又は第２側面に係るデバイスの製造方法であって、前記成長工程は、前記剥離バッファー層の表面における前記マスクパターンにより露出された領域から、前記剥離バッファー層及び前記マスクパターンを覆うように、前記複数の結晶部材となるべきＩＩＩ族窒化物の結晶層を成長させる工程と、前記隙間を形成するように前記結晶層の一部を選択的に除去することにより、前記構造体を形成する工程とを含むことを特徴とする。
本発明の第５側面に係るデバイスの製造方法は、本発明の第１側面から第４側面のいずれかに係るデバイスの製造方法であって、前記マスクパターン形成工程の後であって前記成長工程の前に、前記剥離バッファー層の表面における前記マスクパターンにより露出された領域を窒化することにより、前記剥離バッファー層の一部を他の剥離バッファー層に変える窒化工程をさらに備え、前記剥離バッファー層は、金属を含み、前記他の剥離バッファー層は、金属窒化物を含み、前記分離工程では、前記隙間及び前記経路を介して前記第２のエッチャントを供給して前記剥離バッファー層及び前記他の剥離バッファー層を選択的にエッチングすることにより、前記複数の結晶部材を前記下地基板から分離することを特徴とする。
本発明の第６側面に係るデバイスの製造方法は、本発明の第５側面に係るデバイスの製造方法５に記載のデバイスの製造方法であって、前記第１のエッチャントに対する前記マスクパターンのエッチングレートは、前記第１のエッチャントに対する前記下地基板、前記剥離バッファー層、前記他の剥離バッファー層、及び前記結晶部材のそれぞれのエッチングレートより大きく、前記第２のエッチャントに対する前記剥離バッファー層のエッチングレートと前記他の剥離バッファー層のエッチングレートとは、いずれも、前記第２のエッチャントに対する前記下地基板、及び前記結晶部材のそれぞれのエッチングレートより大きいことを特徴とする。
本発明の第７側面に係るデバイスの製造方法は、本発明の第１側面から第４側面のいずれかに係るデバイスの製造方法であって、前記剥離バッファー層形成工程では、前記マスクパターン形成工程の前に、前記下地基板の上に金属層を形成し、その後、前記金属層を窒化することにより、金属窒化物の前記剥離バッファー層を形成することを特徴とする。
本発明の第８側面に係るデバイスの製造方法は、本発明の第１側面から第４側面のいずれかに係るデバイスの製造方法であって、前記剥離バッファー層形成工程は、前記下地基板の上に金属層を形成する金属層形成工程と、前記金属層を窒化することにより、金属窒化物の前記剥離バッファー層を形成する窒化工程とを含むことを特徴とする。
本発明の第９側面に係るデバイスの製造方法は、本発明の第７側面又は第８側面に係るデバイスの製造方法であって、前記第１のエッチャントに対する前記マスクパターンのエッチングレートは、前記第１のエッチャントに対する前記下地基板、前記剥離バッファー層、及び前記結晶部材のそれぞれのエッチングレートより大きく、前記第２のエッチャントに対する前記剥離バッファー層のエッチングレートは、前記第２のエッチャントに対する前記下地基板、及び前記結晶部材のそれぞれのエッチングレートより大きいことを特徴とする。
本発明の第１０側面に係るデバイスの製造方法は、本発明の第１側面から第９側面のいずれかに係るデバイスの製造方法であって、前記成長工程の後であって前記経路形成工程の前に、前記隙間に埋め込み物質を埋め込む埋め込み工程をさらに備え、前記経路形成工程では、前記埋め込み物質を選択的にエッチングすることにより、前記剥離バッファー層のエッチャントを供給するための前記隙間を再形成することを特徴とする。
本発明の第１１側面に係るデバイスの製造方法は、本発明の第１０側面に係るデバイスの製造方法であって、前記第１のエッチャントに対する前記埋め込み物質のエッチングレートは、前記第１のエッチャントに対する前記下地基板、前記剥離バッファー層、及び前記結晶部材のそれぞれのエッチングレートより大きいことを特徴とする。
本発明の第１２側面に係るデバイスの製造方法は、本発明の第３側面に係るデバイスの製造方法であって、前記成長工程の後であって前記経路形成工程の前に、前記複数の結晶部材のそれぞれの端部をエッチングするエッチング工程をさらに備えたことを特徴とする。
本発明の第１３側面に係るデバイスの製造方法は、本発明の第１から１２のいずれか１項に記載のデバイスの製造方法であって、前記成長工程の後であって前記分離工程の前に、前記構造体の上に接着層を形成し、その後、前記接着層の上に補強層を形成する工程をさらに備え、前記分離工程では、前記剥離バッファー層を選択的にエッチングした後に前記接着層及び前記補強層を除去することにより、前記複数の結晶部材を前記下地基板から分離するとともに互いに分離することを特徴とする。
本発明によれば、ＩＩＩ族窒化物の結晶部材のデバイスを製造する際における剥離バッファー層をエッチングするための時間を短縮することができる。
本発明の第１実施形態に係るデバイスの製造方法を、図１〜１１を用いて説明する。図１は、本発明の第１実施形態に係るデバイスの製造方法を示すフローチャートである。図２及び図４〜１１は、本発明の第１実施形態に係るデバイスの製造方法を示す工程断面図である。図３は、図２（ｂ）に示す工程で形成されるマスクパターンの上面形状を示す図である。以下では、製造すべき基板の材質であるＩＩＩ族窒化物の例として、ＧａＮについて説明する。このＧａＮの結晶部材は、低抵抗化が容易であるので、基板自体に電流が流れるいわゆる縦型デバイスに適している。
図１のステップＳ１では、下地基板１０を準備する。下地基板１０は、サファイアの単結晶で形成されている。下地基板１０の上面１０ａは、サファイアの単結晶の（０００１）面になっている。
なお、下地基板は、六方晶系、擬似六方晶系及び立方晶系のいずれかの結晶構造を有する材料であれば、サファイア以外の材料で形成されていてもよい。なお、下地基板が立方晶系の場合には、以下の記載において上面として（１１１）面を用いる。
次に、下地基板１０の上にクロム膜（剥離バッファー層）２０を形成する（図２（ａ）参照）。例えば、下地基板１０としてサファイアの結晶の基板を準備する。そして、下地基板１０の上面、すなわち、サファイアの結晶の（０００１）面の上にクロム膜２０を成膜する。
具体的には、まず、下地基板１０は、通常の半導体基板の洗浄方法（有機洗浄による脱脂、酸・アルカリ・純水洗浄による、汚染物・パ−ティクル除去）で洗浄し上面１０ａの清浄度を確保する。次に、清浄度が確保された上面１０ａの上に、スパッタリング法により、不活性ガス（たとえばＡｒガス）雰囲気中で金属Ｃｒの膜を成膜してクロム膜２０を形成する。
図１のステップＳ２では、クロム膜２０の上に、クロム膜２０の一部を覆うマスクパターン４０を形成する。
具体的には、クロム膜２０上に、気相成長法等により、マスクパターン４０となるべきマスク層（図示せず）を形成する。例えば、このマスク層はプラズマＣＶＤ法により、下地基板１０の温度を３５０℃にした状態でシランガスと笑気ガス（Ｎ２Ｏ）とを用いてクロム膜２０上にＳｉＯ２のマスク層を形成する。マスク層の厚さは、例えば、３００ｎｍである。
なお、マスクパターン４０となるべきマスク層は、熱ＣＶＤ法、スパッタ法、スピンオン法等で形成してもよい。
次に、フォトリソグラフィー法等でマスク層をパターニングすることにより、マスクパターン４０を形成する（図２（ｂ）参照）。マスクパターン４０は、図３（ａ）に示すように、複数のチップ領域ＣＲと周辺領域ＰＲとを含む。複数のチップ領域ＣＲは、行方向及び列方向に配列されている。周辺領域ＰＲは、複数のチップ領域ＣＲを格子状に区画している。チップ領域ＣＲは、図３（ｂ）に示すように、上面視においてライン形状を有しており、複数のライン部４０ａ，４０ｂ，４０ｃ，・・・を含む。複数のライン部４０ａ，４０ｂ，４０ｃ，・・・は、例えば、幅３μｍ及び間隔１２μｍである。すなわち、後述する複数の結晶部材６０のそれぞれが形成されるべき領域（チップ領域ＣＲ）の一部を覆うようにマスクパターン４０を形成する。なお、図３（ｂ）は、図３（ａ）における破線で示した箇所を拡大した図である。
ここで、後述のステップＳ６におけるマスクパターン４０のエッチングの起点が下地基板１０の縁部に存在するので、マスクパターン４０における周辺領域ＰＲの少なくとも一端が下地基板１０の縁部まで連続して延在していることが好ましい。また、マスクパターン４０におけるチップ領域ＣＲの各ライン部４０ａ，４０ｂ，４０ｃ，・・・は、少なくとも一端が周辺領域ＰＲに交差していることが好ましい。マスクパターン４０の周辺領域ＰＲにおける２つのチップ領域ＣＲに挟まれた部分の幅（図３（ｃ）参照）は、後述のステップＳ５においてそのまま構造体ＳＴが成長するように決められている。
なお、マスクパターン４０の周辺領域ＰＲにおける２つのチップ領域ＣＲに挟まれた部分の幅（図３（ｃ）参照）は、後述のステップＳ５において結晶層を成長後にエッチング又はスクライビングするために必要な値に決められていても良い。図３（ｃ）は、図３（ｂ）のＢ−Ｂ’断面図である。
ここで、チップ領域ＣＲにおけるマスクパターン４０の厚さｔは、０．０５〜１．０μｍであることが好ましく、０．１〜０．５μｍであることがさらに好ましい。剥離バッファー層のエッチング時間を短縮するには厚さｔが厚いことが好ましい。しかし、厚さｔが厚すぎる場合には窒化時または成長時に膜が剥がれるという問題が生じる。
チップ領域ＣＲにおけるライン形状の各ライン部（４０ａ，・・・）は、（好ましくは±３度以内のずれで）下地基板１０の［１−１００］方向に沿って延びていることが好ましい。各ライン部（４０ａ，・・・）が下地基板１０の［１−１００］方向に沿って延びている場合、他の方向に沿って延びている場合に比べて、後述のＧａＮの結晶部材は、各ライン部（４０ａ，・・・）の両側方からその上へ横方向成長した際に結晶方位がそろった状態でマージしやすくなる。
チップ領域ＣＲにおける各ライン部（４０ａ，・・・）の幅ｗは、１〜１０μｍであることが好ましい。幅ｗが１μｍ未満である場合、フォトリソグラフィー等の比較的簡便なパターニングプロセスでライン部を形成することが困難となり、また、エッチング液の浸透が遅く、エッチング時間が長くなるという問題が生じる。幅ｗが１０μｍ以上である場合、後述のＧａＮの結晶部材は、各ライン部（４０ａ，・・・）の両側方からその上へ横方向成長した際に結晶方位がそろった状態でマージしにくくなる。また、周辺領域ＰＲの幅は、５０μｍであることが好ましい。
各ライン部（４０ａ，・・・）の間隔ｐは、１〜２０μｍであることが好ましい。ｐが１μｍ未満に小さくなると、フォトリソグラフィー等の比較的簡便なパターニングプロセスでライン部を形成することが困難となり、一方、ｐが２０μｍより大きくなると、各ライン部の下にある剥離バッファー層の幅（あるいは面積）が大きくなるため、ライン部の側面と直交する方向へエッチング液が層浸透する距離が大きく、エッチング時間が長くなるという問題が生じる。
なお、マスクパターン４０は、選択成長及び選択エッチングの容易さから、非晶質であることが好ましい。マスクパターン４０の材料としては、ＩＩＩ族窒化物の結晶部材と同じＩＩＩ族元素を含まない酸化物あるいは窒化物であることが好ましく、ＩＩＩ族窒化物の結晶部材のＩＩＩ族にＧａ、ＡｌまたはＩｎを含む場合、ＳｉＯ２、ＳｉＮｘ、ＳｉＯｘＮｙ、Ｓｉ、及びその混合物を少なくとも１つを含むことが好ましい。
また、マスクパターン４０のチップ領域ＣＲの上面視における形状は、ライン形状以外の形状であっても良い。マスクパターン４０の上面視における形状は、例えば、ドット形状、六角形状、クロッシング形状などであってもよい。マスクパターン４０の断面形状は、逆メサ型であってもよい。この理由は、逆メサ形状の方が、順メサ形状に比べて、エッチャントを供給するための経路の断面積を実効的に大きくでき、剥離バッファー層のエッチング時間を短縮しやすいからである。これらの場合でも、後述のステップＳ６におけるマスクパターン４０のエッチングの起点が下地基板１０の縁部に存在するので、マスクパターン４０における周辺領域ＰＲの少なくとも一端が下地基板１０の縁部まで連続して延在していることが好ましい。また、マスクパターン４０におけるチップ領域ＣＲの各ライン部４０ａ，４０ｂ，４０ｃ，・・・は、少なくとも一端が周辺領域ＰＲに交差していることが好ましい。
図１のステップＳ３では、クロム膜２０の表面におけるマスクパターン４０により露出された領域を窒化することにより、クロム膜２０の一部をクロム窒化物膜（他の剥離バッファー層）３０に変える。
具体的には、図１のステップＳ２が行われた後の試料を、ＧａＮの結晶を成長させるための成長装置へ移送しての窒化プロセスを行う。
そして、窒素を含有した還元性ガス雰囲気で試料に対して加熱窒化処理を行うことにより、マスクパターン４０により露出された領域近傍のクロム膜２０が窒化されてクロム窒化物膜３０になる（図２（ｃ）参照）。この窒素を含有した還元性ガスは、好ましくはアンモニア及びヒドラジンの少なくとも一方を含んでいる。その際、下地基板１０の加熱温度は、１０００℃以上（１２７３Ｋ以上）１３００℃以下であることがクロム窒化物膜３０の結晶性向上の観点から好ましい。
例えば、下地基板１０がアルミニウムを含む場合、加熱温度１０００℃以上１３００℃以下で窒化することにより、下地基板１０からＡｌ原子が拡散し、クロム窒化物膜３０からＮ原子が拡散する。これにより、窒化アルミニウムを含む中間層（図示せず）が下地基板１０とクロム窒化物膜３０との間に形成される。この中間層は、下地基板１０に対してクロム窒化物膜３０の結晶格子が特定の方向に揃った状態で再配列することを支援すると考えられる。加熱窒化処理の一例において、下地基板１０の加熱温度は、例えば、１０８０℃である。
ここで、クロム窒化物膜３０の平均膜厚は、１０ｎｍ以上６８ｎｍ以下の範囲内の値であることがクロム窒化物膜３０の結晶性向上の観点から好ましい。クロム窒化物膜３０の平均膜厚は、断面ＴＥＭで凹凸を測定して求めることができ、窒化を行う以前のクロム膜２０の平均層厚の１．５倍に相当することが確認された。
クロム窒化物膜３０の平均膜厚が１０ｎｍ未満の場合、すなわちクロム膜厚が７ｎｍ未満の場合、下地基板１０の表面１０ａが部分的に露出することがあるため、後述のＧａＮエピタキシャル成長では下地基板１０とクロム窒化物膜３０との両者からＧａＮの初期成長層が成長し始めることになる。これにより、下地基板１０から成長したＧａＮの初期成長層とクロム窒化物膜３０から成長したＧａＮの初期成長層とで結晶方位が異なるので、後述の図６（ａ）の工程で結晶品質の向上が期待できないおそれがあり、又は、後述の図６（ａ）の工程で結晶成長後のＧａＮの表面においてピットが多くなるおそれがある。また、クロム窒化物膜３０の平均膜厚が６８ｎｍを越えた場合、上述の加熱窒化処理において、下地基板１０上にクロム窒化物膜３０の固相エピタキシャル成長が均一に進行せずにクロム窒化物膜３０が多結晶となる傾向にある。これにより、後述の図６（ａ）の工程でクロム窒化物膜３０の上に成長するＧａＮがモザイク状乃至多結晶になり、後述のＧａＮエピタキシャル成長では結晶品質の向上が期待できないおそれがある。
なお、クロム窒化物膜３０は、図４に示すように、三角錐形状の微結晶３１が横方向に連続して複数並んだものとして形成されてもよい。
図１のステップＳ４では、クロム窒化物膜３０の上に、初期成長層５０を成長させる。
例えば、成長装置中で、ＨＶＰＥ法により、下地基板１０の温度を９００℃にした状態で厚さ５μｍの初期成長層５０を成膜する（図５参照）。
なお、三角錐形状の微結晶３１（図４参照）が横方向に連続して複数並んだものとして形成されたクロム窒化物膜３０の上に、初期成長層５０を成長させた場合、初期成長層をその表面が平坦になるように成長できる。ここで、微結晶３１が近くにあると、比較的高い成長温度（９００℃）で初期成長層５０が成長しやすくなる傾向があると考えられる。
仮に、クロム窒化膜３０を形成せず、サファイア基板上へ初期成長層を直接成長させた場合、比較的高い成長温度（９００℃）でもサファイア基板表面での核生成がうまく行かず、初期成長層をその表面が平坦になるように成長できないと考えられる。
ここで、初期成長層５０の厚さは、マスクパターン４０より薄くてもよく（図５（ａ）参照）、マスクパターン４０より厚くかつ横方向にマージしない程度でもよく（図５（ｂ）参照）、マスクパターン４０より厚くかつ横方向にマージする程度でもよい（図５（ｃ）参照）。
上述のようにクロム窒化物膜３０の結晶性が良好なので、図５（ａ）及び図５（ｂ）の場合、初期成長層５０が結晶性の良好な状態で結晶成長し、図５（ｃ）の場合、初期成長層５０が各ライン部（４０ａ，・・・）の両側方からその上へ横方向成長した際に結晶方位がそろった状態でマージする。
図１のステップＳ５では、クロム窒化物膜３０の表面におけるマスクパターン４０（図３（ａ）〜（ｃ）参照）により露出された領域からＩＩＩ族窒化物の結晶を成長させることにより、クロム窒化物膜３０とマスクパターン４０の一部とを覆うように複数の結晶部材６０が互いに隙間８０を隔てて配された構造体ＳＴ（図９（ａ）参照）を形成する。すなわち、マスクパターン４０の周辺領域ＰＲにおける２つのチップ領域ＣＲに挟まれた部分の幅は、そのまま構造体ＳＴが成長するように決められている。このため、クロム窒化物膜３０の表面におけるマスクパターン４０により露出された領域から複数の結晶部材６０が互いに隙間８０を隔てて成長することにより、構造体ＳＴを形成する。また、結晶部材６０の上面に電極９０を形成する。
例えば、成長装置中で、ＨＶＰＥ法により、Ｖ／ＩＩＩ比を２５とし、下地基板１０の温度を１０４０℃にした状態で厚さ５００μｍのＩＩＩ族窒化物の結晶部材６０を成膜する（図６参照）。結晶部材からチップを得るためには、結晶部材の厚みは３μｍ以上であることが好ましい。
ここで、初期成長層５０の厚さは、例えば、数μｍ〜約１０μｍである。
上述のように初期成長層５０の結晶性が良好なので、図６（ａ）及び図６（ｂ）の場合、結晶部材６０が各ライン部（４０ａ，・・・）の両側方からその上へ横方向成長した際に結晶方位がそろった状態でマージし、図６（ｃ）の場合、結晶部材６０が結晶性の良好な状態で結晶成長する。下地基板１０の温度を１０４０℃より高く、例えば、１０８０℃にした状態でＩＩＩ族窒化物の結晶部材６０を成膜すると、よりマージしやすくなる。
なお、マスクパターン４０の周辺領域ＰＲにおける２つのチップ領域ＣＲに挟まれた部分の幅（図３（ｃ）参照）は、ステップＳ５において結晶層を成長後にエッチング又はスクライビングするために必要な値に決められていても良い。この場合、ステップＳ５では、クロム窒化物膜３０の表面におけるマスクパターン４０により露出された領域から、クロム窒化物膜３０及びマスクパターン４０を覆うように、複数の結晶部材６０となるべきＩＩＩ族窒化物の結晶層（図示せず）を成長させてもよい。このとき、結晶層の上面には、マスクパターン４０に応じた凹凸が形成される。その後、結晶層の上面を（平坦化せずに）その凹凸に応じて、隙間８０（図９（ａ）参照）を形成するように結晶層の一部（マスクパターン４０の周辺領域ＰＲに対応した部分）を選択的に除去することにより、構造体ＳＴを形成する。結晶層の一部は、スクライビングにより除去してもよいし、エッチングにより除去してもよい。このように、マスクパターン４０の周辺領域ＰＲにおける２つのチップ領域ＣＲに挟まれた部分の幅をそのまま構造体ＳＴが成長するような値以下であってエッチング又はスクライビングに必要な値以上にして構造体ＳＴを形成することができる。この結果、１枚の下地基板１０から得られるチップの個数（収率）を向上することができる。
次に、複数の結晶部材６０のそれぞれの端部６０ａ，６０ｂをエッチングする（図９（ｂ）参照）。これにより、上部の幅が下部の幅より大きな隙間８１が形成される。
そして、スピンオン法により隙間８１に埋め込み物質８２を埋め込み、リソグラフィー法により隙間８１以外の部分の埋め込み物質８２を除去する。ここで、スピンオン法を用いるので、後の工程で埋め込み物質（例えば、ＳｉＯ２）８２をエッチングしやすくすることができる。
さらに、構造体ＳＴの上に接着層８３を形成し、その後、その接着層８３の上に補強層８４を形成する。接着層８３は、例えば、Ｓｎ，Ｉｎを主成分とするソフトメタルで形成する。補強層８４は、金属で形成する。
なお、スパッタ法により補強層８４を所定以上の厚さで接着層８３を介さずに構造体ＳＴの上に形成してもよい。
図１のステップＳ６では、マスクパターン４０の第１のエッチャントを用いてマスクパターン４０を選択的にエッチングすることにより、クロム窒化物膜３０の第２のエッチャントを供給するための経路ＥＴ（ＥＴａ，ＥＴｂ，ＥＴｃ，・・・）を形成する（図７参照）。また、埋め込み物質８２（図９（ｄ）参照）を選択的にエッチングすることにより、剥離バッファー層のエッチャントを供給するための隙間８１を再形成する（図１０（ａ）参照）。
第１のエッチャントに対するマスクパターン４０のエッチングレートは、第１のエッチャントに対する下地基板１０、クロム膜２０、クロム窒化物膜３０、及び結晶部材６０のそれぞれのエッチングレートより大きい。エッチング選択比としては、１０以上あることが好ましい。少なくとも結晶部材は実質不溶解であることがより好ましい。
例えば、マスクパターン４０がＳｉＯ２、ＳｉＮｘ、ＳｉＯｘＮｙ、Ｓｉ、及びその混合物を少なくとも１つを含む場合、第１のエッチャントは、フッ酸系の水溶液が好ましい。
図１のステップＳ７では、経路ＥＴ（ＥＴａ，ＥＴｂ，ＥＴｃ，・・・）を介して第２のエッチャントを供給してクロム膜２０及びクロム窒化物膜３０を選択的にエッチングすることにより、初期成長層５０及び結晶部材６０を下地基板１０から分離する（図８参照）。このとき、複数の結晶部材６０のそれぞれは、電極９０を介して、接着層８３及び補強層８４により保持されているので、下地基板１０から分離した際に散在しないようになっている（図１０（ｂ）参照）。
第２のエッチャントに対するクロム膜２０のエッチングレートとクロム窒化物膜３０のエッチングレートとは、いずれも、第２のエッチャントに対する下地基板１０、及び結晶部材６０のそれぞれのエッチングレートより大きい。エッチング選択比としては、１０以上あることが好ましい。少なくとも結晶部材は実質不溶解であることがより好ましい。
第２のエッチャントは、過塩素酸（ＨＣｌＯ４）と硝酸２セリウムアンモニウム（Ｃｅ（ＮＨ４）２（ＮＯ３）６）との混合水溶液であることが好ましい。
次に、スピンオン法により、初期成長層５０の裏面及び隙間８１を覆うように、マスク層８５を形成する。マスク層８５における電極を形成すべき箇所に開口８５ａを形成する（図１０（ｃ）参照）。マスク層８５は、ＳｉＯ２などの粘度の小さい物質で形成する。
そして、マスク層８５を覆うように、蒸着法又はスパッタ法により、電極となるべき電極層８６ｉを形成する（図１０（ｄ）参照）。
さらに、マスク層８５をエッチャントによりエッチングする。電極層８６ｉにおける開口８５ａ以外の部分がリフトオフされることにより、初期成長層５０の裏面における所定の箇所に電極８６が形成される。
その後、接着層８３及び補強層８４をエッチャントによりエッチングする。これにより、初期成長層５０及び結晶部材６０を互いに分離するので、初期成長層５０及び結晶部材６０をチップサイズのデバイスとして得ることができる。
以上のように、複数の結晶部材６０のそれぞれにおける初期成長層５０及び結晶部材６０と下地基板１０との間の剥離バッファー層（クロム膜２０及びクロム窒化物膜３０）をエッチングする際に、側方からだけでなく経路ＥＴを介した上方からも剥離バッファー層へエッチャントを供給することができる。これにより、ＩＩＩ族窒化物の結晶部材のデバイスを製造する際における剥離バッファー層をエッチングするための時間を短縮することができる。
次に、本発明の第１実施形態に係るデバイスの製造方法を用いた実験例を説明する。
本発明の実験例として、図１のステップＳ１〜Ｓ７の工程を行うことにより、初期成長層５０及び結晶部材６０をチップサイズのデバイスとして下地基板１０から分離した。
具体的には、下地基板１０として２インチの基板を１／４に分割したものを用意し、ステップＳ１〜Ｓ５の工程を行った後、１．０ｍｍ×１．０ｍｍのチップ領域における３００ｎｍ厚のマスクパターン４０を、フッ酸水溶液を用いてエッチングした。マスクパターン４０のエッチング時間は、１時間であった。その後、２０ｎｍのクロム膜２０及びクロム窒化物膜３０を、過塩素酸（ＨＣｌＯ４）と硝酸２セリウムアンモニウム（Ｃｅ（ＮＨ４）２（ＮＯ３）６）との混合水溶液を用いて３時間だけエッチングした。この結果、側面からのエッチング速度は８３０μｍ／ｈであった。
一方、比較例として、図１のステップＳ１、Ｓ３〜Ｓ５、Ｓ７を行って、初期成長層５０及び結晶部材６０を下地基板１０から分離した。
具体的には、下地基板１０として２インチの基板を１／４に分割したものを用意し、マスクパターン４０を形成せずに（すなわち剥離バッファー層をエッチングするための経路を形成せずに）、下地基板１０の上に、１．０ｍｍ×１．０ｍｍのチップ領域ごとにバッファー層（クロム膜及びクロム窒化物膜）、初期成長層５０及び結晶部材６０を順次に形成した。そして、２０ｎｍのクロム膜２０及びクロム窒化物膜３０を、過塩素酸（ＨＣｌＯ４）と硝酸２セリウムアンモニウム（Ｃｅ（ＮＨ４）２（ＮＯ３）６）との混合水溶液を用いて３時間だけエッチングした。この結果、側面からのエッチング速度は５０〜７０μｍ／ｈであった。
このように、本実施形態の技術を用いると、剥離バッファー層をエッチングするための経路を形成しない場合に比べて、ＩＩＩ族窒化物の結晶部材の基板を製造する際における剥離バッファー層をエッチングするための時間を、（５０〜７０μｍ／ｈ）÷（８３０μｍ／ｈ）≒（１／１７〜１／１２）に短縮することができる。
なお、第１実施形態に係るデバイスの製造方法は、図１に示すステップＳ１の後であってステップＳ２の前に、Ｔｉ膜７０を形成するためのステップＳ１１をさらに備えても良い。図１２に示すステップＳ１１では、図１３（ａ）に示すように、クロム膜２０の上に、Ｔｉ膜７０を形成する。ステップＳ１１に続くステップＳ１２では、Ｔｉ膜７０の上に、マスクパターン４０となるべきマスク層を形成する。図１３（ｂ）に示すように、マスク層をパターニングすることによりマスクパターン４０を形成する際に、マスクパターン４０で覆われていない部分において、Ｔｉ膜７０を除去することにより、Ｔｉ膜７０において、各ライン部（４０ａ，・・・）と同様な形状のライン部（７０ａ，・・・）が形成される。この場合、Ｔｉ膜７０はフッ酸系の水溶液でエッチングすることができる。このように、マスクパターン４０とクロム膜２０との間にＴｉ膜７０が形成されていると、マスクパターン４０がＳｉＯ２で形成される場合に、クロム膜２０の表面が酸化されることを避けることができる。これにより、ステップＳ１２に続くステップＳ３において、結晶性が良好なクロム窒化物膜３０を得ることができ、さらにステップＳ４において、初期成長層の初期成長が良好に行える。この結果、ステップＳ５において、結晶部材６０が横方向成長する場合（図５（ａ）又は（ｂ）の場合）に、結晶部材６０が結晶方位のそろった状態でマージしやすくなる。
次に、本発明の第２実施形態に係るデバイスの製造方法を、図１４及び図１５を用いて説明する。図１４は、本発明の第２実施形態に係るデバイスの製造方法を示すフローチャートである。図１５は、本発明の第２実施形態に係るデバイスの製造方法を示す工程断面図である。以下では、第１実施形態と異なる部分を中心に説明し、同様の部分の説明を省略する。
本発明の第２実施形態に係るデバイスの製造方法は、ステップＳ１の後であってステップＳ４の前に、ステップＳ２１とステップＳ２２とを備える。
ステップＳ２１では、クロム膜２０を窒化することにより、クロム窒化物膜１３０を形成する。ここで、クロム膜２０の上面全体が窒化されてクロム窒化物膜１３０になる（図１５（ａ）参照）。
図１のステップＳ２２では、クロム窒化物膜１３０の上に、クロム窒化物膜１３０の一部を覆うマスクパターン１４０を形成する（図１５（ｂ）参照）。
ここで、マスクパターン４０の厚さｔは、０．１５〜１．１μｍであることが好ましく、０．２〜０．６μｍであることがさらに好ましい。剥離バッファー層のエッチング時間を短縮するには厚さｔが厚いことが好ましい。しかし、厚さｔが厚すぎる場合には窒化時または成長時に膜が剥がれるという問題が生じる。
このように、マスクパターン１４０を形成する前にクロム膜２０を窒化することにより、基板の製造方法を全体として簡素化することができ、さらに剥離バッファー層の剥離時間や結晶部材の品質の再現性を向上させることができる。
なお、本発明の第２実施形態に係るデバイスの製造方法は、ステップＳ２１の後であってステップＳ５の前に、ステップＳ３１とステップＳ３２とを備えても良い。
ステップＳ３１では、クロム窒化物膜１３０の上に、初期成長層２５０を形成する。
ステップＳ３２では、初期成長層２５０の上に、初期成長層２５０の一部を覆うように、マスクパターン２４０（２４０ａ，・・・）を形成する。
本発明の第１実施形態に係るデバイスの製造方法を示すフローチャート。 本発明の第１実施形態に係るデバイスの製造方法を示す工程断面図。 図２（ｂ）に示す工程で形成されるマスクパターンの上面形状を示す図。 本発明の第１実施形態に係るデバイスの製造方法を示す工程断面図。 本発明の第１実施形態に係るデバイスの製造方法を示す工程断面図。 本発明の第１実施形態に係るデバイスの製造方法を示す工程断面図。 本発明の第１実施形態に係るデバイスの製造方法を示す工程断面図。 本発明の第１実施形態に係るデバイスの製造方法を示す工程断面図。 本発明の第１実施形態に係るデバイスの製造方法を示す工程断面図。 本発明の第１実施形態に係るデバイスの製造方法を示す工程断面図。 本発明の第１実施形態に係るデバイスの製造方法を示す工程断面図。 本発明の第１実施形態の変形例に係るデバイスの製造方法を示すフローチャート。 本発明の第１実施形態の変形例に係るデバイスの製造方法を示す工程断面図。 本発明の第２実施形態に係るデバイスの製造方法を示すフローチャート。 本発明の第２実施形態に係るデバイスの製造方法を示す工程断面図。 本発明の第２実施形態の変形例に係るデバイスの製造方法を示すフローチャート。 本発明の第２実施形態の変形例に係るデバイスの製造方法を示す工程断面図。
符号の説明
１０ 下地基板
２０ クロム膜
３０，１３０ クロム窒化物膜
４０，１４０，２４０ マスクパターン

Claims (13)

  1. 下地基板の上に剥離バッファー層を形成する剥離バッファー層形成工程と、
    前記剥離バッファー層の上に、前記剥離バッファー層の一部を覆うマスクパターンを形成するマスクパターン形成工程と、
    前記剥離バッファー層の表面における前記マスクパターンにより露出された領域からＩＩＩ族窒化物の結晶を成長させることにより、前記剥離バッファー層と前記マスクパターンの一部とを覆うように複数の結晶部材が互いに隙間を隔てて配された構造体を形成する成長工程と、
    前記マスクパターンの第１のエッチャントを用いて前記マスクパターンを選択的にエッチングすることにより、前記剥離バッファー層の第２のエッチャントを供給するための経路を形成する経路形成工程と、
    前記隙間及び前記経路を介して前記第２のエッチャントを供給して前記剥離バッファー層を選択的にエッチングすることにより、前記複数の結晶部材を前記下地基板から分離するとともに互いに分離する分離工程と、
    を備えたことを特徴とするデバイスの製造方法。
  2. 前記マスクパターン形成工程では、前記複数の結晶部材のそれぞれが形成されるべき領域の一部を覆うように前記マスクパターンを形成し、
    前記経路形成工程では、前記経路の少なくとも一部が前記複数の結晶部材のそれぞれと前記剥離バッファー層との間を延びるように、前記経路を形成する
    ことを特徴とする請求項１に記載のデバイスの製造方法。
  3. 前記成長工程では、前記剥離バッファー層の表面における前記マスクパターンにより露出された領域から前記複数の結晶部材が互いに前記隙間を隔てて成長することにより、前記構造体を形成する
    ことを特徴とする請求項１又は２に記載のデバイスの製造方法。
  4. 前記成長工程は、
    前記剥離バッファー層の表面における前記マスクパターンにより露出された領域から、前記剥離バッファー層及び前記マスクパターンを覆うように、前記複数の結晶部材となるべきＩＩＩ族窒化物の結晶層を成長させる工程と、
    前記隙間を形成するように前記結晶層の一部を選択的に除去することにより、前記構造体を形成する工程と、
    を含む
    ことを特徴とする請求項１又は２に記載のデバイスの製造方法。
  5. 前記マスクパターン形成工程の後であって前記成長工程の前に、前記剥離バッファー層の表面における前記マスクパターンにより露出された領域を窒化することにより、前記剥離バッファー層の一部を他の剥離バッファー層に変える窒化工程をさらに備え、
    前記剥離バッファー層は、金属を含み、
    前記他の剥離バッファー層は、金属窒化物を含み、
    前記分離工程では、前記隙間及び前記経路を介して前記第２のエッチャントを供給して前記剥離バッファー層及び前記他の剥離バッファー層を選択的にエッチングすることにより、前記複数の結晶部材を前記下地基板から分離する
    ことを特徴とする請求項１から４のいずれか１項に記載のデバイスの製造方法。
  6. 前記第１のエッチャントに対する前記マスクパターンのエッチングレートは、前記第１のエッチャントに対する前記下地基板、前記剥離バッファー層、前記他の剥離バッファー層、及び前記結晶部材のそれぞれのエッチングレートより大きく、
    前記第２のエッチャントに対する前記剥離バッファー層のエッチングレートと前記他の剥離バッファー層のエッチングレートとは、いずれも、前記第２のエッチャントに対する前記下地基板、及び前記結晶部材のそれぞれのエッチングレートより大きい
    ことを特徴とする請求項５に記載のデバイスの製造方法。
  7. 前記剥離バッファー層形成工程では、
    前記マスクパターン形成工程の前に、前記下地基板の上に金属層を形成し、その後、前記金属層を窒化することにより、金属窒化物の前記剥離バッファー層を形成する
    ことを特徴とする請求項１から４のいずれか１項に記載のデバイスの製造方法。
  8. 前記剥離バッファー層形成工程は、
    前記下地基板の上に金属層を形成する金属層形成工程と、
    前記金属層を窒化することにより、金属窒化物の前記剥離バッファー層を形成する窒化工程と、
    を含む
    ことを特徴とする請求項１から４のいずれか１項に記載のデバイスの製造方法。
  9. 前記第１のエッチャントに対する前記マスクパターンのエッチングレートは、前記第１のエッチャントに対する前記下地基板、前記剥離バッファー層、及び前記結晶部材のそれぞれのエッチングレートより大きく、
    前記第２のエッチャントに対する前記剥離バッファー層のエッチングレートは、前記第２のエッチャントに対する前記下地基板、及び前記結晶部材のそれぞれのエッチングレートより大きい
    ことを特徴とする請求項７又は８に記載のデバイスの製造方法。
  10. 前記成長工程の後であって前記経路形成工程の前に、前記隙間に埋め込み物質を埋め込む埋め込み工程をさらに備え、
    前記経路形成工程では、前記埋め込み物質を選択的にエッチングすることにより、前記剥離バッファー層のエッチャントを供給するための前記隙間を再形成する
    ことを特徴とする請求項１から９のいずれか１項に記載のデバイスの製造方法。
  11. 前記第１のエッチャントに対する前記埋め込み物質のエッチングレートは、前記第１のエッチャントに対する前記下地基板、前記剥離バッファー層、及び前記結晶部材のそれぞれのエッチングレートより大きい
    ことを特徴とする請求項１０に記載のデバイスの製造方法。
  12. 前記成長工程の後であって前記経路形成工程の前に、前記複数の結晶部材のそれぞれの端部をエッチングするエッチング工程をさらに備えた
    ことを特徴とする請求項３に記載のデバイスの製造方法。
  13. 前記成長工程の後であって前記分離工程の前に、前記構造体の上に接着層を形成し、その後、前記接着層の上に補強層を形成する工程をさらに備え、
    前記分離工程では、前記剥離バッファー層を選択的にエッチングした後に前記接着層及び前記補強層を除去することにより、前記複数の結晶部材を前記下地基板から分離するとともに互いに分離する
    ことを特徴とする請求項１から１２のいずれか１項に記載のデバイスの製造方法。
JP2008072199A 2008-03-19 2008-03-19 デバイスの製造方法 Expired - Fee Related JP4247413B1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2008072199A JP4247413B1 (ja) 2008-03-19 2008-03-19 デバイスの製造方法
EP09250644.3A EP2104134A3 (en) 2008-03-19 2009-03-06 Semiconductor device manufacturing method
US12/405,696 US7906409B2 (en) 2008-03-19 2009-03-17 Device manufacturing method
KR1020090023704A KR101075607B1 (ko) 2008-03-19 2009-03-19 소자 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008072199A JP4247413B1 (ja) 2008-03-19 2008-03-19 デバイスの製造方法

Publications (2)

Publication Number Publication Date
JP4247413B1 JP4247413B1 (ja) 2009-04-02
JP2009231378A true JP2009231378A (ja) 2009-10-08

Family

ID=40612077

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008072199A Expired - Fee Related JP4247413B1 (ja) 2008-03-19 2008-03-19 デバイスの製造方法

Country Status (4)

Country Link
US (1) US7906409B2 (ja)
EP (1) EP2104134A3 (ja)
JP (1) JP4247413B1 (ja)
KR (1) KR101075607B1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8304805B2 (en) 2009-01-09 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor diodes fabricated by aspect ratio trapping with coalesced films
JP4461227B1 (ja) * 2009-03-31 2010-05-12 株式会社 東北テクノアーチ 半導体基板の製造方法
US10087547B2 (en) * 2015-12-21 2018-10-02 The Regents Of The University Of California Growth of single crystal III-V semiconductors on amorphous substrates

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0049286B1 (en) * 1980-04-10 1988-03-02 Massachusetts Institute Of Technology Methods of producing sheets of crystalline material and devices amde therefrom
JPS63188983A (ja) 1987-01-31 1988-08-04 Ricoh Co Ltd 半導体発光装置
US6521514B1 (en) * 1999-11-17 2003-02-18 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates
US6355497B1 (en) * 2000-01-18 2002-03-12 Xerox Corporation Removable large area, low defect density films for led and laser diode growth
JP2004336040A (ja) * 2003-04-30 2004-11-25 Osram Opto Semiconductors Gmbh 複数の半導体チップの製造方法および電子半導体基体
JP4315742B2 (ja) * 2003-06-20 2009-08-19 株式会社沖データ 半導体薄膜の製造方法及び半導体装置の製造方法
ATE522643T1 (de) 2005-04-04 2011-09-15 Tohoku Techno Arch Co Ltd Verfahren zum züchten eines gan-einzelkristalls, verfahren zur herstellung eines gan-substrats, verfahren zur herstellung eines elements auf gan- basis und element auf gan-basis
CA2638191A1 (en) * 2007-07-20 2009-01-20 Gallium Enterprises Pty Ltd Buried contact devices for nitride-based films and manufacture thereof

Also Published As

Publication number Publication date
US7906409B2 (en) 2011-03-15
US20090239356A1 (en) 2009-09-24
EP2104134A2 (en) 2009-09-23
KR20090100317A (ko) 2009-09-23
EP2104134A3 (en) 2013-07-10
KR101075607B1 (ko) 2011-10-20
JP4247413B1 (ja) 2009-04-02

Similar Documents

Publication Publication Date Title
JP4783288B2 (ja) 犠牲層上のヘテロエピタキシによるｉｉｉ族窒化物の自立基板の実現方法
JP3886341B2 (ja) 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
US6521514B1 (en) Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates
JP4790909B2 (ja) 横方向成長による窒化ガリウム層の製造
US8574968B2 (en) Epitaxial methods and templates grown by the methods
JP4117156B2 (ja) Ｉｉｉ族窒化物半導体基板の製造方法
JP5371430B2 (ja) 半導体基板並びにハイドライド気相成長法により自立半導体基板を製造するための方法及びそれに使用されるマスク層
US20040029365A1 (en) Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby
TWI440073B (zh) 電路結構的製造方法
JP2005534182A (ja) 気相エピタキシにより低い欠陥密度を有する窒化ガリウム膜を作成するプロセス
JP2005343713A (ja) Ｉｉｉ−ｖ族窒化物系半導体自立基板及びその製造方法並びにｉｉｉ−ｖ族窒化物系半導体
US9252012B2 (en) Method of fabricating a nitride substrate
JP2019134101A (ja) 半導体素子の製造方法
TW200933740A (en) Method for manufacturing gallium nitride single crystalline substrate using self-split
US10283356B2 (en) Semiconductor wafer comprising a monocrystalline group-IIIA nitride layer
JP4247413B1 (ja) デバイスの製造方法
JP2007246289A (ja) 窒化ガリウム系半導体基板の作製方法
JP2011216549A (ja) ＧａＮ系半導体エピタキシャル基板の製造方法
JP4203865B1 (ja) 基板の製造方法
EP4053881B1 (en) Semiconductor element and method for producing semiconductor element
JP2004363251A (ja) ３−５族化合物半導体とその製造方法
JP4248005B2 (ja) 基板の製造方法
US20220064818A1 (en) Method of manufacturing semiconductor element, semiconductor element, and substrate
JP4248006B2 (ja) 基板の製造方法
JP4126452B2 (ja) 半導体基板の製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081128

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081219

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120123

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120123

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313114

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120123

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120123

Year of fee payment: 3

R154 Certificate of patent or utility model (reissue)

Free format text: JAPANESE INTERMEDIATE CODE: R154

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150123

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees