KR20090100317A - 소자 제조 방법 - Google Patents

소자 제조 방법 Download PDF

Info

Publication number
KR20090100317A
KR20090100317A KR1020090023704A KR20090023704A KR20090100317A KR 20090100317 A KR20090100317 A KR 20090100317A KR 1020090023704 A KR1020090023704 A KR 1020090023704A KR 20090023704 A KR20090023704 A KR 20090023704A KR 20090100317 A KR20090100317 A KR 20090100317A
Authority
KR
South Korea
Prior art keywords
buffer layer
mask pattern
layer
crystal
base substrate
Prior art date
Application number
KR1020090023704A
Other languages
English (en)
Other versions
KR101075607B1 (ko
Inventor
다카후미 야오
명환 조
Original Assignee
가부시키가이샤 토호쿠 테크노 아치
후루카와 기카이 긴조쿠 가부시키가이샤
도와 홀딩스 가부시키가이샤
(주)웨이브스퀘어
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 토호쿠 테크노 아치, 후루카와 기카이 긴조쿠 가부시키가이샤, 도와 홀딩스 가부시키가이샤, (주)웨이브스퀘어 filed Critical 가부시키가이샤 토호쿠 테크노 아치
Publication of KR20090100317A publication Critical patent/KR20090100317A/ko
Application granted granted Critical
Publication of KR101075607B1 publication Critical patent/KR101075607B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Weting (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 소자 제조 방법을 제공한다. 소자 제조 방법은 기저 기판 상에 버퍼층을 형성하는 버퍼층 형성 단계; 버퍼층 상에 버퍼층을 부분적으로 덮는 마스크 패턴을 형성하는 마스크 패턴 형성 단계; 버퍼층의 표면 상에 마스크 패턴에 의하여 노출된 영역들로부터 III 족 질화물 결정을 성장시키고, 이에 따라 버퍼층과 마스크 패턴을 부분적으로 덮도록 복수의 결정 부재들이 그 사이에 간극들을 가지고 배열된 구조를 형성하는 성장 단계; 마스크 패턴을 위한 제1 식각제를 이용하여 마스크 패턴을 선택적으로 식각함으로써, 버퍼층을 위한 제2 식각제를 버퍼층에 제공하여 채널을 형성하는 채널 형성 단계; 및 간극들과 채널을 통하여 버퍼층에 제2 식각제를 제공하고 버퍼층을 선택적으로 식각함으로써, 복수의 결정 부재들을 기저 기판으로부터 분리하고, 복수의 결정 부재들을 서로 분리하는 분리 단계;를 포함한다.
버퍼층, III 족 질화물, 마스크 패턴, 선택적 식각

Description

소자 제조 방법{Device manufacturing method}
본 발명은 소자 제조 방법에 관한 것이다.
발광 다이오드(Light Emitting Diode, LED)와 같은 전자 소자는 종종 갈륨 질화물 결정 부재 상에 형성된다. 상기 전자 소자의 특성들을 개선하기 위하여, 상기 갈륨 질화물 결정 부재의 결정도(crystallinity)의 개선이 필요하다. 상기 갈륨 질화물 결정 부재의 결정도를 개선하기 위하여, 기저 기판 상에 갈륨 질화물 결정 부재를 직접적으로 형성하는 대신에, 기저 기판 상에 저온 버퍼층을 형성하고, 이어서 상기 저온 버퍼층 상에 갈륨 질화물 결정 부재를 형성하는 일반적인 방법이 있다(일본특허출원공개번호 제63-188983호를 참조). 상기 저온 버퍼층은 갈륨 질화물 결정 부재가 형성되는 온도에 비하여 낮은 온도에서 갈륨 질화물을 성장시켜 얻은 층이다.
상기 기저 기판은 일반적으로 사파이어 결정을 포함한다. 이러한 경우에 있어서, 상기 기저 기판(사파이어)과 상기 저온 버퍼층(갈륨 질화물) 사이의 격자 부정합 및 열 팽창의 차이가 크다. 이는 상기 기저 기판 상에 성장한 상기 저온 버퍼층 내에 종종 전위를 발생하거나 또는 내부 스트레스를 발생시키며, 이에 따라 상기 저온 버퍼층 상에서 성장한 갈륨 질화물 결정 부재의 결정도를 개선하지 못할 수 있다.
최근에는, 기저 기판(사파이어)과 저온 버퍼층(갈륨 질화물) 사이에서 격자 부정합에 의하여 야기된 결함들의 밀도를 감소시키기 위하여, ELO(Appl. Phys. Lett. 71(18)2638(1997) 참조), FIELO(Jpn. J. Appl. Phys. 38, L184(1999) 참조) 및 펜도-에피택시(pendeo-epitaxy)(MRS Internet J. Nitride Semicond. Res. 4S1, G3.38(1999) 참조)와 같은 성장 기술들이 개발되었다. 그러나, 이러한 기술들은 상기 저온 버퍼층 상에 성장한 갈륨 질화물 결정 몸체의 결정도를 만족하게 개선하지 못하고 있다.
기저 기판(사파이어)과 저온 버퍼층(갈륨 질화물) 사이의 격자 부정합 및 열팽창 계수의 차이를 감소시키는 기술이 요구된다.
이러한 요구를 충족하기 위하여, 본 발명의 발명자들은, 기저 기판 상에 크롬층을 형성하고, 상기 크롬층을 질화하고, 이에 따라 크롬 질화물 버퍼층을 형성하는 기술을 제안하였다(국제특허출원번호 제WO 2006/126330호 참조). 국제특허출원번호 제WO 2006/126330호에 개시된 기술은 "기저 기판/크롬 질화물 버퍼층/초기 성장층/갈륨 질화물 단결정층"을 포함하는 구조를 형성한다. 이러한 구조에서, 크롬 질화물 버퍼층의 격자 간격은 상기 기저 기판 (사파이어)과 상기 초기 성장층(갈륨 질화물) 사이의 값을 가진다. 상기 크롬 질화물 버퍼층의 열팽창 계수는 상기 기저 기판 (사파이어)과 상기 초기 성장층(갈륨 질화물) 사이의 값을 가진다.
국제특허출원번호 제WO 2006/126330호 참조에 개시된 기술은 "기저 기판/크 롬 질화물 버퍼층(필링 버퍼층)/초기 성장층/갈륨 질화물 단결정층/결합층/도전 기판"을 포함하는 구조를 형성하기 위하여, 갈륨 질화물 단결정층 상에 결합층 및 도전 기판을 더 형성한다. "기저 기판/크롬 질화물 버퍼층(필링 버퍼층)/초기 성장층/갈륨 질화물 단결정층"을 각각 포함하는 복수의 적층 몸체들이 그들 사이에 간극들을 가지도록 배열된 구조를 형성하기 위하여, 이러한 구조 내의 상기 기저 기판으로부터 상기 갈륨 질화물 GaN 단결정층까지의 부분은 상측에서 보면 그리드 패턴으로 스크라이브된다. 상기 특허는, 상기 복수의 적층 몸체들 각각의 내부의 상기 기저 기판과 상기 초기 성장층 사이에 형성된 크롬 질화물의 필링 버퍼층을 화학 용액(식각제)을 이용하여 식각하고, 이에 따라 상기 기저 기판으로부터 상기 갈륨 질화물 단결정층과 상기 초기 성장층을 칩 크기를 가지도록 분리하는 기술을 또한 개시한다. 이것은 상기 갈륨 질화물 결정 몸체 및 상기 초기 성장층을 포함하는 칩 크기 소자(chip-size device)를 구현할 수 있다.
크롬 질화물의 필링 버퍼층을 감소시킴으로써, 소자 제조의 수율을 증가시킬 수 있다.
국제특허출원번호 제WO 2006/126330호는, 상기 기저 기판으로부터 상기 갈륨 질화물 결정 몸체 및 상기 초기 성장층을 분리하기 위하여, 상기 식각제를 이용하여 상기 크롬 질화물의 상기 필링 버퍼층을 식각하는 기술을 개시한다고 하여도, 상기 크롬 질화물의 상기 필링 버퍼층의 식각 시간을 감소하는 방법을 개시하지 못하고 있다. 상기 크롬 질화물의 상기 필링 버퍼층의 식각 시간을 감소하는 방법이 요구된다.
본 발명이 이루고자 하는 기술적 과제는, III 족 질화물 결정 부재로 형성된 소자를 제조할 때에 필링 버퍼층의 식각 시간을 감소시킬 수 있는 소자 제조 방법을 제공하는 것이다.
본 발명의 제1 관점에 따라서, 소자 제조 방법을 제공한다. 상기 소자 제조 방법은: 기저 기판 상에 필링 버퍼층을 형성하는 필링 버퍼층 형성 단계; 상기 필링 버퍼층 상에, 상기 필링 버퍼층을 부분적으로 덮는 마스크 패턴을 형성하는 마스크 패턴 형성 단계; 상기 필링 버퍼층의 표면 상에 상기 마스크 패턴에 의하여 노출된 영역들로부터 III 족 질화물 결정을 성장시키고, 이에 따라 상기 필링 버퍼층과 상기 마스크 패턴을 부분적으로 덮도록 복수의 결정 부재들이 그 사이에 간극들을 가지고 배열된 구조를 형성하는 성장 단계; 상기 마스크 패턴을 위한 제1 식각제를 이용하여 상기 마스크 패턴을 선택적으로(selectively) 식각함으로써, 상기 필링 버퍼층을 위한 제2 식각제를 상기 필링 버퍼층에 제공하는 채널을 형성하는 채널 형성 단계; 및 상기 간극들과 상기 채널을 통하여 상기 필링 버퍼층에 상기 제2 식각제를 제공하고 상기 필링 버퍼층을 선택적으로 식각함으로써, 상기 복수의 결정 부재들을 상기 기저 기판으로부터 분리하고, 상기 복수의 결정 부재들을 서로 분리하는 분리 단계;를 포함한다.
본 발명의 제2 관점에 따라서, 본 발명의 제1 관점에 따른 소자 제조 방법에 있어서, 상기 마스크 패턴 형성 단계에서, 상기 복수의 결정 부재들이 형성되는 영역들을 부분적으로 덮도록 상기 마스크 패턴을 형성하고, 상기 채널 형성 단계에서, 상기 채널의 적어도 일부가 상기 필링 버퍼층과 상기 복수의 결정 부재들 각각의 사이에 연장되도록 상기 채널을 형성하는 소자 제조 방법이 제공된다.
본 발명의 제3 관점에 따라서, 본 발명의 제1 또는 제2 관점에 따른 소자 제조 방법에 있어서, 상기 성장 단계에서, 그 사이에 간극들을 가지는 상기 복수의 결정 부재들을 상기 필링 버퍼층의 표면 상의 상기 마스크 패턴에 의하여 노출된 영역으로부터 성장시켜, 상기 구조를 형성하는 소자 제조 방법이 제공된다.
본 발명의 제4 관점에 따라서, 본 발명의 제1 또는 제2 관점에 따른 소자 제조 방법에 있어서, 상기 성장 단계는, 상기 필링 버퍼층과 상기 마스크 패턴을 덮기 위하여, 상기 필링 버퍼층의 표면 상의 상기 마스크 패턴에 의하여 노출된 영역들로부터 상기 복수의 결정 부재로 형성될 III 족 질화물 결정층을 성장시키는 단계; 및 상기 간극들을 형성하기 위하여, 상기 결정층의 일부를 선택적으로 제거하여 상기 구조를 형성하는 단계;를 포함하는 소자 제조 방법이 제공된다.
본 발명의 제5 관점에 따라서, 본 발명의 제1 내지 제4 관점 중의 어느 하나에 따른 소자 제조 방법에 있어서, 상기 마스크 패턴 형성 단계와 상기 성장 단계 사이에, 상기 필링 버퍼층의 표면 상의 상기 마스크 패턴에 의하여 노출된 영역들을 질화하고, 이에 따라 상기 필링 버퍼층이 제2 필링 버퍼층으로 변화하는 질화 단계를 더 포함하고, 상기 필링 버퍼층은 금속을 포함하고, 상기 제2 필링 버퍼층은 금속 질화물을 포함하고, 상기 분리 단계에서, 상기 간극들과 상기 채널을 통하 여 상기 필링 버퍼층 및 상기 제2 필링 버퍼층에 상기 제2 식각제를 제공하고 상기 필링 버퍼층 및 상기 제2 필링 버퍼층을 선택적으로 식각함으로써, 상기 복수의 결정 부재들이 상기 기저 기판으로부터 분리되는 소자 제조 방법이 제공된다.
본 발명의 제6 관점에 따라서, 본 발명의 제5 관점에 따른 소자 제조 방법에 있어서, 상기 제1 식각제에 대한 상기 마스크 패턴의 식각 속도는, 상기 제1 식각제에 대한 상기 기저 기판, 상기 필링 버퍼층, 상기 제2 필링 버퍼층 및 상기 결정 부재의 식각 속도들에 비하여 높고, 상기 제2 식각제에 대한 상기 필링 버퍼층 및 상기 제2 필링 버퍼층의 식각 속도는, 상기 제2 식각제에 대한 상기 기저 기판 및 상기 결정 부재의 식각 속도들에 비하여 높은 소자 제조 방법이 제공된다.
본 발명의 제7 관점에 따라서, 본 발명의 제1 내지 제4 관점 중의 어느 하나에 따른 소자 제조 방법에 있어서, 상기 필링 버퍼층 형성 단계에서, 상기 마스크 패턴 형성 단계 전에 상기 기저 기판 상에 금속층을 형성하고, 상기 금속층은, 금속 질화물의 필링 버퍼층을 형성하기 위하여, 질화되는 것을 특징으로 하는 소자 제조 방법이 제공된다.
본 발명의 제8 관점에 따라서, 본 발명의 제1 내지 제4 관점 중의 어느 하나에 따른 소자 제조 방법에 있어서, 상기 필링 버퍼층 형성 단계는: 상기 기저 기판 상에 금속층을 형성하는 금속층 형성 단계; 및 금속 질화물의 필링 버퍼층을 형성하기 위하여 상기 금속층을 질화하는 질화 단계;를 포함하는 소자 제조 방법이 제공된다.
본 발명의 제9 관점에 따라서, 본 발명의 제7 또는 제8 관점에 따른 소자 제 조 방법에 있어서, 상기 제1 식각제에 대한 상기 마스크 패턴의 식각 속도는, 상기 제1 식각제에 대한 상기 기저 기판, 상기 필링 버퍼층 및 상기 결정 부재의 식각 속도들에 비하여 높고, 상기 제2 식각제에 대한 상기 필링 버퍼층의 식각 속도는, 상기 제2 식각제에 대한 상기 기저 기판 및 상기 결정 부재의 식각 속도들에 비하여 높은 소자 제조 방법이 제공된다.
본 발명의 제10 관점에 따라서, 본 발명의 제1 내지 제9 관점 중의 어느 하나에 따른 소자 제조 방법에 있어서, 상기 성장 단계와 상기 채널 형성 단계 사이에, 매립 물질을 이용하여 상기 간극들을 매립하는 매립 단계를 더 포함하고, 상기 채널 형성 단계에서, 상기 필링 버퍼층을 위한 식각제를 제공하여 상기 간극들을 재형성하기 위하여, 상기 매립 물질을 선택적으로 식각하는 소자 제조 방법이 제공된다.
본 발명의 제11 관점에 따라서, 본 발명의 제1 내지 제10 관점 중의 어느 하나에 따른 소자 제조 방법에 있어서 상기 제1 식각제에 대한 상기 매립 물질의 식각 속도는, 상기 제1 식각제에 대한 상기 기저 기판, 상기 필링 버퍼층 및 상기 결정 부재의 식각 속도들에 비하여 높은 소자 제조 방법이 제공된다.
본 발명의 제12 관점에 따라서, 본 발명의 제3 관점에 따른 소자 제조 방법에 있어서, 상기 성장 단계와 상기 채널 형성 단계 사이에, 상기 복수의 결정 부재들 각각의 단부들을 식각하는 식각 단계를 더 포함하는 소자 제조 방법이 제공된다.
본 발명의 제13 관점에 따라서, 본 발명의 제1 내지 제12 관점 중의 어느 하 나에 따른 소자 제조 방법에 있어서, 상기 성장 단계와 상기 분리 단계 사이에, 상기 구조 상에 결합층을 형성하는 단계; 및 상기 결합층 상에 강화층을 형성하는 단계;를 더 포함하고, 상기 분리 단계에서, 상기 필링 버퍼층을 선택적으로 식각한 후에, 상기 결합층과 상기 강화층을 제거함으로써, 상기 복수의 결정 부재들을 상기 기저 기판으로부터 분리하고, 상기 복수의 결정 부재들을 서로 분리하는 소자 제조 방법이 제공된다.
본 발명에 따라서, III 족 질화물 결정 부재로 형성된 소자의 제조에 있어서 필링 버퍼층의 식각 시간을 감소시킬 수 있다.
첨부된 도면들을 참조하여 예시적인 실시예들에 대한 하기의 설명에 의하여 본 발명의 형태들이 명백하게 될 수 있다.
본 발명에 따른 소자 제조 방법은 III 족 질화물 결정 부재로 형성된 소자의 제조에 있어서 필링 버퍼층의 식각 시간을 감소시킬 수 있다.
본 발명의 제1 실시예에 따른 소자 제조 방법이 도 1 내지 도 11을 참조하여 설명하기로 한다. 도 1은 본 발명의 제1 실시예에 따른 소자 제조 방법을 도시하는 흐름도이다. 도 2a 내지 도 2c 및 도 4 내지 도 11은 본 발명의 제1 실시예에 따른 소자 제조 방법의 단계들을 도시하는 단면도들이다. 도 3a 및 도 3b는 도 2b의 단계에서 형성된 마스크 패턴의 상측 표면의 형상을 도시한다. 도 3c는 도 3b의 선 B-B'를 따라 절취된 단면도이다. 도 2a 내지 도 2c 및 도 4 내지 도 11은 도 3의 선 A-A'를 따라 절취된 단면에 각각 상응하는 단면도들이다.
제조되는 기판의 물질로서 기능하는 III 족 질화물로서 갈륨 질화물(GaN)은 하기에 예시적으로 설명됨을 유의하여야 한다. 갈륨 질화물 결정 부재는 낮은 저항을 가지는 것이 용이하므로, 기판을 통하여 전류가 흐르는 소위 수직 소자에 적합하다.
도 1의 단계 S1에 있어서, 기저 기판(10)이 마련된다. 기저 기판(10)은, 예를 들어, 사파이어 단결정으로 형성된다. 기저 기판(10)의 상측 표면(10a)은 사파이어 단결정의 (0001) 평면이다.
기저 기판은 사파이어 이외의 육방정계(hexagonal system)), 준-육방정계(pseudo-hexagonal system) 및 입방정계(cubic system) 중에 어느 하나의 결정 구조를 가지는 다른 물질로 형성될 수 있음에 유의한다. 또한, 하기의 설명에서, 기저 기판이 입방정계를 가지는 물질로 형성되는 경우에 있어서, 상기 결정의 (111) 평면이 상기 기저 기판의 상측 표면으로서 이용되는 것에 유의한다.
크롬막(20) (필링 버퍼층)은 기저 기판(10) 상에 형성된다(도 2a 참조). 예를 들어, 사파이어 결정으로 형성된 기판이 기저 기판(10)으로 마련된다. 크롬막(20)은 기저 기판(10)의 상측 표면 상에 형성되며, 즉 사파이어 결정의 (0001) 평면 상에 형성된다.
보다 상세하게는, 먼저, 상측 표면(10a)의 청결함을 보장하기 위하여, 기저 기판(10)이 일반적인 반도체 기판의 세정 방법에 의하여 세정된다(유기 세정에 의하여 유기물을 제거하고, 산/알칼리/순수(pure water) 세정에 의하여 오염물/파티 클을 제거함). 이어서, 크롬막(20)을 형성하기 위하여 불활성 가스(예를 들어, 아르곤 가스)의 분위기에서 스퍼터링에 의하여 청결함이 보장된 상측 표면(10a) 상에 크롬 금속막이 형성된다.
도 1의 단계 S2에 있어서, 크롬막(20) 상에 크롬막(20)을 부분적으로 덮는 마스크 패턴(40)이 형성된다.
보다 상세하게는, 예를 들어, 기상 증착에 의하여 크롬막(20) 상에 마스크 패턴(40)으로 기능하는 마스크층(미도시)이 형성된다. 예를 들어, 실리콘 산화물(SiO2) 마스크층은, 기저 기판(10)의 온도를 350℃로 유지하면서, 플라즈마 화학 기상 증착(CVD)에 의하여 실란(silane) 가스와 웃음 가스(laughter gas, N2O)를 이용하여 크롬막(20) 상에 형성된다. 상기 마스크층의 두께는, 예를 들어 300 nm이다.
마스크 패턴(40)으로 패터닝되는 마스크층은, 예를 들어, 열 CVD, 스퍼터링, 또는 스핀-온(spin-on) 방법에 의하여 형성될 수 있다.
마스크 패턴(40)을 형성하기 위하여, 상기 마스크층은, 예를 들어, 포토리소그래피에 의하여 패터닝된다(도 2b 참조). 도 3a 에 도시된 바와 같이, 마스크 패턴(40)은 복수의 칩 영역들(CR) 및 주변 영역(PR)을 포함한다. 복수의 칩 영역들(CR)은 열과 행의 방향들로 어레이되어 있다. 주변 영역(PR)은 그리드(grid) 패턴으로 복수의 칩 영역들(CR)을 분할한다. 도 3b에 도시된 바와 같이,칩 영역(CR)은 상측에서 보면 라인 형상을 가지며, 복수의 라인 부분들(40a, 40b, 40c, ...)을 포함한다. 복수의 라인 부분들(40a, 40b, 40c, ...) 각각은, 예를 들어, 3
Figure 112009016777258-PAT00001
의 폭 및 12
Figure 112009016777258-PAT00002
의 간격을 가진다. 즉, 복수의 결정 부재들(60, 하기에 설명함)이 형성되는 영역들(칩 영역들(CR))을 부분적으로 덮도록, 마스크 패턴(40)이 형성된다. 도 3b는 도 3a의 점선으로 표시된 부분을 확대하여 도시한 것임에 유의한다.
단계 S6(하기에 설명함)에서 마스크 패턴(40)을 식각하는 시작점이 기저 기판(10)의 에지에 위치하므로, 마스크 패턴(40)의 주변 영역(PR)의 적어도 하나의 단부는, 바람직하게는, 기저 기판(10)의 에지까지 연속적으로 연장된다. 또한, 마스크 패턴(40)의 칩 영역(CR) 내의 라인 부분들(40a, 40b, 40c, ...) 각각의 적어도 하나의 단부는, 바람직하게는, 주변 영역(PR)과 교차한다. 마스크 패턴(40) 내의 주변 영역(PR) 내의 두 개의 칩 영역들(CR) 사이에 개재된 상기 부분의 폭은 단계 S5(하기에 설명함) 에서 구조(ST)가 접촉되지 않고 성장하도록 결정된다.
마스크 패턴(40)의 주변 영역(PR) 내의 두 개의 칩 영역들(CR) 사이에 개재된 상기 부분의 폭은 (도 3c 참조), 단계 S5(하기에 설명함) 에서 성장한 결정층을 식각하거나 또는 스트라이브하기에 필요한 값으로 결정될 수 있다. 도 3c는 도 3b의 선 B-B'를 따라 절취된 단면도이다.
칩 영역(CR) 내의 마스크 패턴(40)의 두께(t)는, 바람직하게는, 0.05 내지 1.0
Figure 112009016777258-PAT00003
이고, 더 바람직하게는, 0.1 내지 0.5
Figure 112009016777258-PAT00004
이다. 상기 필링(peeling) 버퍼층의 식각 시간을 감소시키기 위하여, 상기 두께(t)는 큰 것이 바람직하다. 그러나, 상기 두께(t)가 너무 크면, 질화 또는 성장 중에 막이 벗겨질 수 있다.
칩 영역(CR) 내에서 라인 형상을 각각 가지는 라인 부분들(40a, ...)은, 바람직하게는, 기저 기판(10)의 [1-100] 방향으로 연장된다(바람직하게는, ±3도 이내의 편차를 가짐). 라인 부분들(40a, ...)이 기저 기판(10)의 [1-100] 방향으로 연장되는 경우에 있어서, 라인 부분들(40a, ...)이 다른 방향으로 연장되는 경우에 비하여, 상기 갈륨 질화물(GaN) 결정 부재(하기에 설명함)가 상기 라인 부분들(40a, ...) 각각의 양 측면들로부터 상기 라인 부분들 위로 측방향으로 성장할 때, 상기 갈륨 질화물 결정 부재의 결정 방위들은 균일하게 유지되는 반면, 상기 갈륨 질화물 결정 부재가 용이하게 합체된다.
칩 영역(CR) 내의 라인 부분들(40a, ...) 각각의 폭은, 바람직하게는, 1 내지 10
Figure 112009016777258-PAT00005
이다. 상기 폭(w)이 1
Figure 112009016777258-PAT00006
에 비하여 작은 경우에는, 포토리소그래피와 같은 상대적으로 간단한 패터닝 공정에 의하여 라인 부분들을 형성하는 것이 어렵다. 또한, 식각제의 침투 속도가 느리고, 이에 따라 식각 시간이 연장된다. 상기 폭(w)이 10
Figure 112009016777258-PAT00007
와 동일하거나 큰 경우에는, 갈륨 질화물 결정 부재(하기에 설명함)가 상기 라인 부분들(40a, ...) 각각의 양 측면들로부터 상기 라인 부분들 위로 측방향으로 성장할 때, 상기 갈륨 질화물 결정 부재의 결정 방위들은 균일하게 유지되면서도, 상기 갈륨 질화물 결정 부재가 합체되기는 어렵다. 따라서, 주변 영역(PR)의 폭은, 바람직하게는, 50
Figure 112009016777258-PAT00008
이다.
라인 부분들(40a, ...) 사이의 간격(p)은, 바람직하게는, 1 내지 20
Figure 112009016777258-PAT00009
이다. 상기 간격(p)이 1
Figure 112009016777258-PAT00010
에 비하여 작은 경우에는, 포토리소그래피와 같은 상대 적으로 간단한 패터닝 공정에 의하여 라인 부분들을 형성하는 것이 어렵다. 상기 간격(p)이 20
Figure 112009016777258-PAT00011
와 동일하거나 큰 경우에는, 상기 라인 부분들 하측의 상기 필링 버퍼층의 폭(또는 면적)이 커지므로, 상기 라인 부분들의 측면 표면들에 대하여 수직인 방향으로 상기 식각 액이 침투하는 거리가 크고, 이에 따라 식각 시간이 연장된다.
마스크 패턴(40)은, 선택적 성장 및 선택적 식각이 상대적으로 용이하므로, 바람직하게는, 비정질 물질로 형성된다. 마스크 패턴(40)의 물질은, 바람직하게는, III 족 질화물 결정 부재를 형성하는 동일한 III 족를 가지지 않는 산화물 또는 질화물일 수 있다. 상기 III 족 질화물 결정 부재가 상기 III 족 원소로서 갈륨(Ga), 알루미늄(Al), 또는 인듐(In)을 포함하는 경우에 있어서, 마스크 패턴(40)의 물질은, 바람직하게는, SiO2, SiNx, SiOxNy, Si, 또는 이들의 혼합물 중의 적어도 하나를 포함할 수 있다.
상측에서 볼 때에, 마스크 패턴(40) 내의 칩 영역(CR)의 형상은 라인 형상 이외의 다른 형상일 수 있다. 상측에서 볼 때에, 마스크 패턴(40)의 형상은, 예를 들어, 도트(dot) 형상, 육각형(hexagonal) 형상, 또는 십자가(crossing) 형상일 수 있다. 마스크 패턴(40)의 단면 형상은 역 메사(inverted mesa) 형상일 수 있다. 역 메사 형상은 식각제를 제공하기 위한 경로의 단면을 효과적으로 증가시킬 수 있으므로, 직립한 메사 형상과 비교하여, 상기 필링 버퍼층의 식각 시간을 용이하게 감소시킬 수 있다. 양쪽 경우 모두에 있어서, 단계 S6 (하기에 설명함)에서의 마 스크 패턴(40)의 식각의 시작 지점이 기저 기판(10)의 에지에 위치하기 때문에, 마스크 패턴(40) 내의 주변 영역(PR)의 적어도 하나의 단부는, 바람직하게는, 기저 기판(10)의 상기 에지에까지 연속적으로 연장된다. 또한, 마스크 패턴(40)의 칩 영역(CR) 내의 라인 부분들(40a, 40b, 40c, ...) 각각의 적어도 하나의 단부는, 바람직하게는, 주변 영역(PR)과 교차한다.
도 1의 단계 S3에 있어서, 크롬막(20)의 표면 상의 상기 마스크 패턴에 의하여 노출된(40) 영역들은 질화되어, 크롬막(20)을 부분적으로 크롬 질화물막(30) (다른 필링 버퍼층)으로 변화시킨다.
보다 상세하게는, 도 1의 단계 S2를 거친 샘플은 갈륨 질화물 결정을 성장시키기 위하여 성장 장치로 이송되고, 질화 공정을 거치게 된다.
상기 샘플은 질소를 포함하는 환원성 가스의 분위기에서 열 질화 공정을 거치게 되며, 상기 마스크 패턴(40)에 의하여 노출된 영역들에 인접한 크롬막(20)을 질화하여 크롬 질화물막(30)을 형성한다(도 2c 참조). 질소를 포함하는 상기 환원성 가스는, 바람직하게는, 암모니아 또는 히드라진(hydrazine) 중 적어도 어느 하나를 포함한다. 이때에, 크롬 질화물막(30)의 결정도를 개선하기 위한 관점으로부터, 기저 기판(10)의 가열 온도는, 바람직하게는, 1000℃(이를 포함함)(즉 l,273K, 이를 포함함) 또는 그 이상이고, 1300℃(이를 포함함) 또는 그 이하이다.
예를 들어, 기저 기판(10)이 알루미늄을 포함하는 경우에는, 1000℃(이를 포함함) 또는 그 이상이고, 1300℃(이를 포함함) 또는 그 이하의 가열 온도에서의 질화는, 기저 기판(10) 및 크롬 질화물막(30)으로부터 알루미늄과 질소 원자들을 각 각 확산시킨다. 상기 공정에 의하여, 알루미늄 질화물을 포함하는 중간층(미도시)이 기저 기판(10)과 크롬 질화물막(30) 사이에 형성된다. 상기 중간층은, 그 결정 격자들이 기저 기판(10)에 대하여 특정한 방향으로 균일하게 방위되는 동안, 크롬 질화물막(30)을 재배열하도록 도움을 줄 수 있다. 열 질화 공정의 하나의 예로서, 기저 기판(10)의 가열 온도는, 예를 들어, 1,080℃이다.
크롬 질화물막(30)의 평균 막 두께는, 바람직하게는, 크롬 질화물막(30)의 결정도를 개선하기 위한 관점으로부터 10 nm(이를 포함함) 또는 그 이상 및 68 nm(이를 포함함) 또는 그 이하의 범위에 포함된다. 크롬 질화물막(30)의 평균 막 두께는 단면 TEM에 의하여 불균일성을 측정하여 계산될 수 있고, 질화되기 전에 크롬막(20)의 두께의 1.5배로 확인되었다.
크롬 질화물막(30)의 평균 막 두께가 10 nm 보다 작은 경우, 즉 상기 크롬막의 두께가 7 nm 보다 작은 경우에는, 기저 기판(10)의 상측 표면(10a)은 종종 부분적으로 노출된다. 이러한 경우에 있어서, 갈륨 질화물의 초기 성장층은 갈륨 질화물 에피택시 성장에 의하여 기저 기판(10) 및 크롬 질화물막(30) 모두로부터 성장을 시작한다(하기에 설명함). 이러한 일이 발생하면, 상기 결정도는 도 6a의 단계(하기에 설명함)에서 개선되지 않거나, 또는 결정 성장된 후에 많은 수의 피트들(pits)이 도 6a의 단계(하기에 설명함)에서 갈륨 질화물의 표면 내에서 성장될 수 있고, 이는 기저 기판(10)으로부터 성장한 상기 갈륨 질화물 초기 성장층과 크롬 질화물막(30)으로부터 성장한 상기 갈륨 질화물 초기 성장층 사이의 결정 방위가 다르기 때문이다. 또한, 크롬 질화물막(30)의 평균 막 두께가 68 nm에 비하여 큰 경우에는, 상술한 열질화 공정에서 크롬 질화물막(30)의 고상 에피택시 성장이 기저 기판(10) 상에 균일하게 진행될 수 없으므로, 크롬 질화물막(30)은 다결정이 될 수 있다. 이러한 경우에는, 도 6a의 단계(하기에 설명함)에서 크롬 질화물막(30) 상에 성장하는 갈륨 질화물은 모자이크 결정(mosaic crystal) 또는 다결정이 되고, 또한 결정도는 갈륨 질화물 에피택시 성장 동안에 개선되지 않는다(하기에 설명함).
도 4에 도시된 바와 같이, 크롬 질화물막(30)은 측 방향으로 연속적으로 정렬되는 복수의 피라미드형 미세 결정들(31)로거 형성될 수 있다.
도 1의 단계 S4에 있어서, 초기 성장층(50)은 크롬 질화물막(30) 상에 성장한다.
예를 들어, 5
Figure 112009016777258-PAT00012
의 두께를 가지는 초기 성장층(50)은, 기저 기판(10)의 온도를 900℃로 설정하여, 수소화물 기상 에피택시(Hydride Vapor Phase Epitaxy, HVPE)를 이용하여 성장 소자 내에 형성된다(도 5a 내지 도 5c 참조).
초기 성장층(50)이 측 방향으로 연속적으로 정렬되는 복수의 피라미드형 미세 결정들(31) (도 4 참조) 로서 성장한 크롬 질화물막(30) 상에 형성된 경우에는, 평평한 표면을 가지도록 성장할 수 있다. 초기 성장층(50)은, 미세 결정들(31)이 인접하여 존재하는 경우에, 상대적으로 높은 성장 온도(900℃)에서 용이하게 성장할 수 있다.
크롬 질화물막(30)을 형성하지 않고, 초기 성장층이 사파이어 기판의 직접적으로 상에 성장하는 경우를 가정한다. 이러한 경우에 있어서, 초기 성장층은 평평 한 표면을 가지도록 성장하지 못하고, 이는 상기 사파이어 기판의 표면 상의 핵생성이 상대적으로 높은 성장 온도(900℃)에서도 발생하지 않기 때문이다.
초기 성장층(50)의 두께는 마스크 패턴(40)의 두께의 비하여 작을 수 있고(도 5a 참조), 마스크 패턴(40)의 두께에 비하여 크지만, 또한 측 방향으로 초기 성장층(50)이 합체되지 못할 정도로 작을 수 있고(도 5b 참조), 또는 마스크 패턴(40)의 두께에 비하여 크고, 측 방향으로 초기 성장층(50)이 합체하기 충분하게 클 수 있다(도 5c 참조).
상술한 바와 같이, 크롬 질화물막(30)의 결정도는 우수하다. 따라서, 도 5a 및 도 5b의 경우에 있어서, 초기 성장층(50)의 결정은 우수한 결정도를 가지고 성장한다. 도 5c의 경우에 있어서, 초기 성장층(50)이 라인 부분들(40a, ...) 각각의 양 측면으로부터 상기 라인 부분들 위로 측방향으로 성장할 때, 상기 초기 성장층(50)의 결정 방위들은 균일하게 유지되면서, 초기 성장층(50)이 합체된다.
도 1의 단계 S5에 있어서, III 족 질화물 결정은 크롬 질화물막(30)의 표면 상에 상기 마스크 패턴(40)에 의하여 노출된 영역들로부터 성장하여(도 3a 내지 도 3c 참조), 크롬 질화물막(30)과 마스크 패턴(40)을 부분적으로 덮도록, 복수의 결정 부재들(60)은 그들 사이에 간극들(80)을 가지고 배열되는 구조(ST)를 형성한다(도 9a 참조). 즉, 마스크 패턴(40)의 주변 영역(PR) 내의 두 개의 칩 영역들(CR) 사이에 개재된 부분의 폭은 구조(ST)가 접촉되지 않고(intact) 성장하도록 결정될 수 있다. 이에 따라, 복수의 결정 부재들(60)은, 구조(ST)를 형성하기 위하여 그들 사이에 간극들(80)을 가지고, 크롬 질화물막(30)의 표면 상에 상기 마스크 패 턴(40)에 의하여 노출된 영역들로부터 성장한다. 또한, 전극(90)은 결정 부재(60)의 상측 표면 상에 형성된다.
예를 들어, V/III 비율을 25로 설정하고, 기저 기판(10)의 온도를 1040℃로 설정하여, 500
Figure 112009016777258-PAT00013
의 두께를 가지는 III 족 질화물 결정 부재(60)를 성장 장치 내에 수소화물 기상 에피택시(HVPE)를 이용하여 형성한다(도 6a 내지 도 6c 참조). 결정 부재로부터 칩을 얻기 위하여, 그 두께는, 바람직하게는, 3
Figure 112009016777258-PAT00014
이거나 또는 그 이상이다.
초기 성장층(50)의 두께는, 예를 들어, 수 마이크로 미터 내지 약 10
Figure 112009016777258-PAT00015
일 수 있다.
상술한 바와 같이, 초기 성장층(50)의 결정도는 우수하다. 따라서, 도 6a 및 도 6b의 경우에 있어서, 결정 부재(60)가 라인 부분들(40a, ...) 각각의 양 측면으로부터 상기 라인 부분들 위로 측방향으로 성장할 때, 결정 부재(60)의 결정 방위들이 균일하게 유지되면서, 결정 부재(60)가 합체된다. 도 6c의 경우에 있어서, 결정 부재(60)의 결정은 우수한 결정도를 가지고 성장한다. 기저 기판(10)의 온도를 1040℃ 이상으로, 예를 들어 1080℃로 설정하여 III 족 질화물 결정 부재(60)를 형성하면, 더 용이하게 합체된다.
마스크 패턴(40)의 주변 영역(PR) 내에 두 개의 칩 영역들(CR) 사이에 개재된 부분의 폭(도 3c 참조)은, 단계 S5에서 성장한 상기 결정층을 식각 또는 스크라이브하기 위하여 필요한 값으로서 결정될 수 있다. 이러한 경우에 있어서, 단계 S5에서, 크롬 질화물막(30)의 표면 상의 상기 마스크 패턴(40)에 의하여 노출된 영역들로부터 크롬 질화물막(30)과 마스크 패턴(40)을 덮도록, 복수의 결정 부재들(60)로서 기능하는 III 족 질화물 결정층(미도시)이 형성될 수 있다. 이러한 경우에 있어서, 마스크 패턴(40)에 따른 3차원 구조가 상기 결정층의 상측 표면 상에 형성된다. 이어서, 상기 결정층의 부분(마스크 패턴(40) 내의 주변 영역(PR)에 상응하는 부분)이 선택적으로 제거되어(도 9a 참조), 상기 결정층의 상측 표면 상의 상기 3차원 구조에 따라, 간극들(80)을 형성하고(평탄화 하지 않음), 이에 따라 구조(ST)를 형성한다. 상기 결정층의 이러한 부분은 스크라이브 또는 식각에 의하여 제거될 수 있다. 이러한 방법에 있어서, 마스크 패턴(40)의 주변 영역(PR) 내의 두 개의 칩 영역들(CR) 사이에 개재된 부분의 폭을 구조(ST)가 접촉되지 않고(intact) 성장하고 식각 또는 스크라이브에 필요한 수치와 동일하거나 작은 값으로서 결정하여, 구조(ST)를 형성할 수 있다. 이것은 하나의 기저 기판(10)으로부터 얻을 수 있는 칩들의 갯수(수율)을 개선할 수 있다.
복수의 결정 부재들(60) 각각의 단부들(60a, 60b)을 식각한다(도 9b 참조). 상기 공정에 의하여, 하측 폭에 비하여 큰 상측 폭을 가지는 간극들(81)이 형성된다.
간극들(81)은 스핀-온 방법(spin-on method)에 의하여 매립 물질(82)로 충진지고, 간극들(81) 이외의 영역 내의 매립 물질(82)은 리소그래피에 의하여 제거된다. 상기 스핀-온 방법의 사용은 후속 공정에서 매립 물질(82) (예를 들어, SiO2) 의 식각을 용이하게 한다.
결합층(83)이 구조(ST) 상에 형성되고, 강화층(84)이 결합층(83) 상에 형성된다. 결합층(83)은 주요 구성요소로서, 예를 들어, 주석(Sn) 또는 인듐(In)과 같은 약한 금속으로 형성된다. 강화층(84)은 금속으로 형성된다.
강화층(84)은, 결합층(83)을 형성하지 않고, 스퍼터링에 의한 소정의 두께에 비하여 크거나 또는 같은 두께를 가지도록 구조(ST) 상에 형성될 수 있다.
도 1의 단계 S6에 있어서, 마스크 패턴(40)에 대한 제1 식각제를 이용하여 마스크 패턴(40)을 선택적으로 식각하여, 크롬 질화물막(30)에 대한 제2 식각제를 제공하는 채널들(ET) (즉, ETa, ETb, ETc, ...)을 형성한다(도 7a 내지 도 7c 참조). 또한, 매립 물질(82)(도 9d)은 선택적으로 식각되어, 간극들(81)을 다시 형성하고, 필링 버퍼층에 대한 식각제를 제공한다(도 10a 참조).
상기 제1 식각제에 대한 마스크 패턴(40)의 식각 속도는, 상기 제1 식각제에 대한 기저 기판(10), 크롬막(20), 크롬 질화물막(30) 및 결정 부재(60)의 식각 속도에 비하여 크다. 상기 식각 선택비는, 바람직하게는, 10 이거나 또는 그 보다 크다. 적어도 상기 결정 부재는, 바람직하게는, 거의 불용성이다.
예를 들어, 마스크 패턴(40)이 SiO2, SiNx, SiOxNy, Si 및 이들의 혼합물의 적어도 하나를 포함하는 경우에는, 상기 제1 식각제는, 바람직하게는, 불화수소산(hydrofluoric acid) 용액이다.
도 1의 단계 S7에 있어서, 채널들(ET) (즉, ETa, ETb, ETc, ...)을 통하여 제2 식각제가 크롬막(20)과 크롬 질화물막(30)에 공급되어, 선택적으로 식각되고, 이에 따라 초기 성장층(50)과 결정 부재들(60)이 기저 기판(10)으로부터 분리된다(도 8a 내지 도 8e 참조). 이때에, 복수의 결정 부재들(60)은 전극들(90)을 통하여 결합층(83)과 강화층(84)에 의하여 지지되므로, 그들은 기저 기판(10)으로부터 분리될 때에 산재되지 않는다(도 10b 참조).
상기 제2 식각제에 대한 크롬막(20)과 크롬 질화물막(30)의 식각 속도들은 상기 제2 식각제에 대한 기저 기판(10) 및 결정 부재(60)의 식각 속도에 비하여 크다. 식각 선택비는, 바람직하게는, 10 이거나 또는 그 보다 크다. 적어도 상기 결정 부재는, 바람직하게는, 거의 불용성이다.
상기 제2 식각제는, 바람직하게는, 과염소산(perchloric acid, HClO4)과 세륨(IV) 암모늄 나이트레이트(cerium (IV) ammonium nitrate, Ce(NH4)2(NO3)6)의 혼합 용액이다.
상기 스핀-온 방법에 의하여 초기 성장층(50)의 하측 표면 및 간극들(81)을 덮도록, 마스크층(85)이 형성된다. 마스크층(85) 내에 전극들이 형성되는 부분들 내에 개구부들(85a)이 형성된다(도 10c 참조). 마스크층(85)은 SiO2와 같은 낮은 점성 물질로 형성한다.
기상 증착 또는 스퍼터링에 의하여 마스크층(85)을 덮도록 전극들로 기능하는 전극층(86i)을 형성한다(도 10d 참조).
마스크층(85)을 식각제를 이용하여 식각한다. 초기 성장층(50)의 하측 표면 상의 소정의 부분들에 전극들(86)을 형성하기 위하여, 전극층(86i) 내의 개구부들(85a) 이외의 부분을 리프트-오프(lift-off)한다.
식각제를 이용하여 결합층(83) 및 강화층(84)을 식각한다. 상기 공정에서, 초기 성장층(50)과 결정 부재(60)는 서로 분리된다. 상기 방법은 칩 크기의 소자로서 초기 성장층(50)과 결정 부재(60)를 구현할 수 있다.
상술한 바와 같이, 기저 기판(10)과 초기 성장층(50) 및 복수의 결정 부재들(60) 각각 사이의 필링 버퍼층(크롬막(20) 및 크롬 질화물막(30))을 식각하는 단계에서, 식각제는 상기 필링 버퍼층에 채널들(ET)을 통하여 측방향 및 상측에서 공급될 수 있다. 이는, III 족 질화물 결정 부재로 형성된 소자의 제조에 있어서 상기 필링 버퍼층의 식각 시간을 감소시킬 수 있다.
이어서, 본 발명의 제1 실시예에 따른 소자 제조 방법을 이용한 실험예를 설명하기로 한다.
본 발명의 실험예에 있어서, 칩 크기 소자로서 기저 기판으로부터 초기 성장층(50)과 결정 부재(60)의 분리하기 위하여 도 1의 단계 S1 내지 단계 S7의 공정을 수행하였다.
보다 상세하게는, 기저 기판(10)으로서 2-인치 기판의 1/4을 마련하였고, 단계 S1 내지 단계 S5를 수행하였다. 1.0 mm × 1.0 mm 칩 영역 내에서 300 nm의 두께를 가지는 마스크 패턴(40)을 불산 용액을 이용하여 식각하였다. 마스크 패턴(40)의 식각 시간은 1시간이었다. 이어서, 20 nm 크롬막(20) 및 크롬 질화물 막(30)을 과염소산(perchloric acid, HClO4)과 세륨(IV) 암모늄 나이트레이트(cerium (IV) ammonium nitrate, Ce(NH4)2(NO3)6)의 혼합 용액을 이용하여, 3 시간 동안 식각하였다. 결과적으로, 측방향의 식각 속도는 830
Figure 112009016777258-PAT00016
/h이었다.
비교예에 있어서, 초기 성장층(50)과 결정 부재(60)를 기저 기판(10)으로부터 분리하기 위하여, 도 1의 단계 S1, S3 내지 S5 및 S7를 수행하였다.
보다 상세하게는, 기저 기판(10)으로서 2-인치 기판의 1/4을 마련하였고, 마스크 패턴(40)을 형성하지 않고(즉, 상기 필링 버퍼층을 식각하는 채널들을 형성하지 않음), 필링 버퍼층(크롬막 및 크롬 질화물막), 초기 성장층(50) 및 결정 부재(60)를 기저 기판(10) 상에 각각 1.0 mm × 1.0 mm 칩 영역 내에 순차적으로 형성하였다. 이어서, 20 nm 크롬막(20) 및 크롬 질화물막(30)을 과염소산(perchloric acid, HClO4)과 세륨(IV) 암모늄 나이트레이트(cerium (IV) ammonium nitrate, Ce(NH4)2(NO3)6)의 혼합 용액을 이용하여, 3 시간 동안 식각하였다. 결과적으로, 측방향의 식각 속도는 50 내지 70
Figure 112009016777258-PAT00017
/h이었다.
이러한 방법에 있어서, 본 실시예에 따른 기술의 사용은, 상기 필링 버퍼층을 식각하는 채널들이 형성되지 않는 경우와 비교하여, III 족 질화물 결정 부재로 형성된 기판의 제조에서 상기 필링 버퍼층의 식각 시간을 다음과 같이 감소시킬 수 있다.
(50 내지 70
Figure 112009016777258-PAT00018
/h) ÷ (830
Figure 112009016777258-PAT00019
/h) ≒ (1/17 내지 1/12),
제1 실시예에 따른 소자 제조 방법은, 티타늄막(70)을 형성하기 위하여 도 1의 상기 단계 S1과 단계 S3 사이에 단계 S11을 더 포함할 수 있다. 도 12의 상기 단계 S11에 있어서, 도 13a에 도시된 바와 같이, 티타늄막(70)은 크롬막(20) 상에 형성된다. 상기 단계 S11에 후속하는 상기 단계 S12에 있어서, 마스크 패턴(40)으로 기능하는 마스크층이 티타늄막(70) 상에 형성된다. 도 13b에 도시된 바와 같이, 상기 마스크층을 패터닝하여 마스크 패턴(40)을 형성하는 단계에 있어서, 라인 부분들(40a, ...)의 형상과 유사한 형상을 가지는 라인 부분들(70a, ...)을 티타늄막(70) 상에 형성하기 위하여, 마스크 패턴(40)에 의하여 덮이지 않은 부분의 티타늄막(70)은 제거된다. 이러한 경우에는, 불산 용액을 이용하여 티타늄막(70)을 식각할 수 있다. 상기 경우와 같이, 마스크 패턴(40)과 크롬막(20) 사이에 티타늄막(70)이 형성된 경우에 있어서, 실리콘 산화물(SiO2)를 이용하여 마스크 패턴(40)을 형성할 때에, 크롬막(20)의 표면이 산화되는 것을 방지할 수 있다. 이러한 방법은, 단계 S12에 후속하는 단계 S3에서 우수한 결정도를 가지는 크롬 질화물막(30)을 얻을 수 있고, 단계 S4에서 초기 성장층의 초기 성장을 수행할 수 있다. 결과적으로, 단계 S5에 있어서, 결정 부재(60)는, 측방향으로 성장되는 동안 그 결정 방위들을 균일하게 하면서 용이하게 합체될 수 있다(도 5a 또는 도 5b의 경우임).
도 14, 도 15a 및 도 15b를 참조하여, 제2 실시예에 따른 소자 제조 방법을 설명하기로 한다. 도 14는 본 발명의 제2 실시예에 따른 소자 제조 방법을 도시하는 흐름도이다. 도 15a 및 도 15b는 본 발명의 제2 실시예에 따른 소자 제조 방법의 단계들을 도시하는 단면도들이다. 상기 제1 실시예와 다른 점들을 중심으로 하기에 설명하고, 동일한 설명은 생략하기로 한다.
본 발명의 제2 실시예에 따른 소자 제조 방법은 단계 S1과 S4 사이에 단계 S21 및 S22를 포함한다.
단계 S21에 있어서, 크롬 질화물막(130)을 형성하기 위하여 크롬막(20)이 질화된다. 크롬막(20)의 상측 표면 전체가 질화되어 크롬 질화물막(130)이 형성되는 것에 유의한다(도 15a 참조).
도 14의 단계 S22에 있어서, 크롬 질화물막(130)을 부분적으로 덮는 마스크 패턴(140)을 크롬 질화물막(130) 상에 형성한다(도 15b 참조).
마스크 패턴(140)의 두께(t')는, 바람직하게는, 0.15 내지 1.1
Figure 112009016777258-PAT00020
이고, 보다 바람직하게는, 0.2 내지 0.6
Figure 112009016777258-PAT00021
이다. 상기 필링 버퍼층의 식각 시간을 감소시키기 위하여, 상기 두께(t')가 큰 것이 바람직하다. 그러나, 상기 두께(t')가 너무 크면, 상기 막이 질화 또는 성장 도중에 벗겨질 수 있다.
이러한 방법에 있어서, 마스크 패턴(140)을 형성하기 전에 크롬막(20)을 질화하여, 전체적인 기판 제조 방법을 간단하게 하고, 상기 필링 버퍼층의 분리 시간을 개선하고, 또한 상기 결정 부재들의 균일한 성질의 재현성을 개선할 수 있다.
본 발명의 제2 실시예에 따른 소자 제조 방법은 상기 단계 S21과 상기 단계 S5 사이에 단계 S31 및 S32를 포함할 수 있다.
상기 단계 S31에 있어서, 초기 성장층(250)은 크롬 질화물막(130) 상에 성장한다.
상기 단계 S32에 있어서, 마스크 패턴들(240, 240a, ...)은 초기 성장층(250) 상에 형성되어, 초기 성장층(250)을 부분적으로 덮는다.
본 발명은 예시적인 실시예들을 참조하여 설명되었으나. 본 발명은 개시된 예시적인 실시예들에 한정되는 것이 아님을 이해할 수 있다. 하기의 청구항들의 범위는 모든 변형들과 동등한 구조들 및 기능들을 포함하도록 가장 넓은 해석에 따라야 할 것이다.
도 1은 본 발명의 제1 실시예에 따른 소자 제조 방법을 도시하는 흐름도이다.
도 2a 내지 도 2c는 본 발명의 제1 실시예에 따른 소자 제조 방법의 단계들을 도시하는 단면도들이다.
도 3a 및 도 3b는 도 2b의 단계에서 형성된 마스크 패턴의 상측 표면의 형상을 도시한다.
도 3c는 도 3b의 선 A-A'를 따라 절취된 단면도이다.
도 4는 본 발명의 제1 실시예에 따른 소자 제조 방법의 단계를 도시하는 단면도이다.
도 5a 내지 도 5c는 본 발명의 제1 실시예에 따른 소자 제조 방법의 단계들을 도시하는 단면도들이다.
도 6a 내지 도 6c는 본 발명의 제1 실시예에 따른 소자 제조 방법의 단계들을 도시하는 단면도들이다.
도 7a 내지 도 7c는 본 발명의 제1 실시예에 따른 소자 제조 방법의 단계들을 도시하는 단면도들이다.
도 8a 내지 도 8c는 본 발명의 제1 실시예에 따른 소자 제조 방법의 단계들을 도시하는 단면도들이다.
도 9a 내지 도 9d는 본 발명의 제1 실시예에 따른 소자 제조 방법의 단계들을 도시하는 단면도들이다.
도 10a 내지 도 10d는 본 발명의 제1 실시예에 따른 소자 제조 방법의 단계들을 도시하는 단면도들이다.
도 11은 본 발명의 제1 실시예에 따른 소자 제조 방법의 단계를 도시하는 단면도이다.
도 12는 본 발명의 제1 실시예의 변형에 따른 소자 제조 방법을 도시하는 흐름도이다.
도 13a 및 도 13b는 본 발명의 제1 실시예의 변형에 따른 소자 제조 방법의 단계들을 도시하는 단면도들이다.
도 14는 본 발명의 제2 실시예에 따른 소자 제조 방법을 도시하는 흐름도이다.
도 15a 및 도 15b는 본 발명의 제2 실시예에 따른 소자 제조 방법의 단계들을 도시하는 단면도들이다.
도 16은 본 발명의 제2 실시예의 변형에 따른 소자 제조 방법을 도시하는 흐름도이다.
도 17a 및 도 17b는 본 발명의 제2 실시예의 변형에 따른 소자 제조 방법의 단계들을 도시하는 단면도들이다.

Claims (13)

  1. 기저 기판 상에 필링(peeling) 버퍼층을 형성하는 필링 버퍼층 형성 단계;
    상기 필링 버퍼층 상에, 상기 필링 버퍼층을 부분적으로 덮는 마스크 패턴을 형성하는 마스크 패턴 형성 단계;
    상기 필링 버퍼층의 표면 상에 상기 마스크 패턴에 의하여 노출된 영역들로부터 III 족 질화물 결정을 성장시키고, 이에 따라 상기 필링 버퍼층과 상기 마스크 패턴을 부분적으로 덮도록 복수의 결정 부재들이 그 사이에 간극들을 가지고 배열된 구조를 형성하는 성장 단계;
    상기 마스크 패턴을 위한 제1 식각제를 이용하여 상기 마스크 패턴을 선택적으로(selectively) 식각함으로써, 상기 필링 버퍼층을 위한 제2 식각제를 상기 필링 버퍼층에 제공하는 채널을 형성하는 채널 형성 단계; 및
    상기 간극들과 상기 채널을 통하여 상기 필링 버퍼층에 상기 제2 식각제를 제공하여 상기 필링 버퍼층을 선택적으로 식각함으로써, 상기 복수의 결정 부재들을 상기 기저 기판으로부터 분리하고, 상기 복수의 결정 부재들을 서로 분리하는 분리 단계;
    를 포함하는 소자 제조 방법.
  2. 제 1 항에 있어서,
    상기 마스크 패턴 형성 단계에서,
    상기 복수의 결정 부재들이 형성되는 영역들을 부분적으로 덮도록 상기 마스크 패턴을 형성하고,
    상기 채널 형성 단계에서,
    상기 채널의 적어도 일부가 상기 필링 버퍼층과 상기 복수의 결정 부재들 각각의 사이에 연장되도록 상기 채널을 형성하는 것을 특징으로 하는 소자 제조 방법.
  3. 제 1 항에 있어서,
    상기 성장 단계에서,
    그 사이에 간극들을 가지는 상기 복수의 결정 부재들을 상기 필링 버퍼층의 표면 상의 상기 마스크 패턴에 의하여 노출된 영역으로부터 성장시켜, 상기 구조를 형성하는 것을 특징으로 하는 소자 제조 방법.
  4. 제 1 항에 있어서,
    상기 성장 단계는,
    상기 필링 버퍼층과 상기 마스크 패턴을 덮기 위하여, 상기 필링 버퍼층의 표면 상의 상기 마스크 패턴에 의하여 노출된 영역들로부터 상기 복수의 결정 부재들로 형성될 III 족 질화물 결정층을 성장시키는 단계; 및
    상기 간극들을 형성하기 위하여, 상기 결정층의 일부를 선택적으로 제거하여 상기 구조를 형성하는 단계;
    를 포함하는 것을 특징으로 하는 소자 제조 방법.
  5. 제 1 항에 있어서,
    상기 마스크 패턴 형성 단계와 상기 성장 단계 사이에,
    상기 필링 버퍼층의 표면 상의 상기 마스크 패턴에 의하여 노출된 영역들을 질화하고, 이에 따라 상기 필링 버퍼층이 제2 필링 버퍼층으로 부분적으로 변화시키는 질화 단계를 더 포함하고,
    상기 필링 버퍼층은 금속을 포함하고,
    상기 제2 필링 버퍼층은 금속 질화물을 포함하고,
    상기 분리 단계에서,
    상기 간극들과 상기 채널을 통하여 상기 필링 버퍼층 및 상기 제2 필링 버퍼층에 상기 제2 식각제를 제공하고 상기 필링 버퍼층 및 상기 제2 필링 버퍼층을 선택적으로 식각함으로써, 상기 복수의 결정 부재들이 상기 기저 기판으로부터 분리되는 것을 특징으로 하는 소자 제조 방법.
  6. 제 5 항에 있어서,
    상기 제1 식각제에 대한 상기 마스크 패턴의 식각 속도는, 상기 제1 식각제에 대한 상기 기저 기판, 상기 필링 버퍼층, 상기 제2 필링 버퍼층 및 상기 결정 부재의 식각 속도들에 비하여 높고,
    상기 제2 식각제에 대한 상기 필링 버퍼층 및 상기 제2 필링 버퍼층의 식각 속도들은, 상기 제2 식각제에 대한 상기 기저 기판 및 상기 결정 부재의 식각 속도들에 비하여 높은 것을 특징으로 하는 소자 제조 방법.
  7. 제 1 항에 있어서,
    상기 필링 버퍼층 형성 단계에서,
    상기 마스크 패턴 형성 단계 전에 상기 기저 기판 상에 금속층을 형성하고,
    상기 금속층은, 금속 질화물의 필링 버퍼층을 형성하기 위하여, 질화되는 것을 특징으로 하는 소자 제조 방법.
  8. 제 1 항에 있어서,
    상기 필링 버퍼층 형성 단계는:
    상기 기저 기판 상에 금속층을 형성하는 금속층 형성 단계; 및
    금속 질화물의 필링 버퍼층을 형성하기 위하여 상기 금속층을 질화하는 질화 단계;
    를 포함하는 것을 특징으로 하는 소자 제조 방법.
  9. 제 7 항에 있어서,
    상기 제1 식각제에 대한 상기 마스크 패턴의 식각 속도는, 상기 제1 식각제에 대한 상기 기저 기판, 상기 필링 버퍼층 및 상기 결정 부재의 식각 속도들에 비하여 높고,
    상기 제2 식각제에 대한 상기 필링 버퍼층의 식각 속도는, 상기 제2 식각제에 대한 상기 기저 기판 및 상기 결정 부재의 식각 속도들에 비하여 높은 것을 특징으로 하는 소자 제조 방법.
  10. 제 1 항에 있어서,
    상기 성장 단계와 상기 채널 형성 단계 사이에,
    매립 물질을 이용하여 상기 간극들을 매립하는 매립 단계를 더 포함하고,
    상기 채널 형성 단계에서, 상기 필링 버퍼층을 위한 식각제를 제공하기 위한 상기 간극들을 재형성하기 위하여, 상기 매립 물질을 선택적으로 식각하는 것을 특징으로 하는 소자 제조 방법.
  11. 제 10 항에 있어서,
    상기 제1 식각제에 대한 상기 매립 물질의 식각 속도는, 상기 제1 식각제에 대한 상기 기저 기판, 상기 필링 버퍼층 및 상기 결정 부재의 식각 속도들에 비하여 높은 것을 특징으로 하는 소자 제조 방법.
  12. 제 3 항에 있어서,
    상기 성장 단계와 상기 채널 형성 단계 사이에,
    상기 복수의 결정 부재들 각각의 단부들을 식각하는 식각 단계를 더 포함하는 것을 특징으로 하는 소자 제조 방법.
  13. 제 1 항에 있어서,
    상기 성장 단계와 상기 분리 단계 사이에,
    상기 구조 상에 결합층을 형성하는 단계; 및
    상기 결합층 상에 강화층을 형성하는 단계;
    를 더 포함하고,
    상기 분리 단계에서,
    상기 필링 버퍼층을 선택적으로 식각한 후에, 상기 결합층과 상기 강화층을 제거함으로써, 상기 복수의 결정 부재들을 상기 기저 기판으로부터 분리하고, 또한 상기 복수의 결정 부재들을 서로 분리하는 것을 특징으로 하는 소자 제조 방법.
KR1020090023704A 2008-03-19 2009-03-19 소자 제조 방법 KR101075607B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2008-072199 2008-03-19
JP2008072199A JP4247413B1 (ja) 2008-03-19 2008-03-19 デバイスの製造方法

Publications (2)

Publication Number Publication Date
KR20090100317A true KR20090100317A (ko) 2009-09-23
KR101075607B1 KR101075607B1 (ko) 2011-10-20

Family

ID=40612077

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090023704A KR101075607B1 (ko) 2008-03-19 2009-03-19 소자 제조 방법

Country Status (4)

Country Link
US (1) US7906409B2 (ko)
EP (1) EP2104134A3 (ko)
JP (1) JP4247413B1 (ko)
KR (1) KR101075607B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8304805B2 (en) 2009-01-09 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor diodes fabricated by aspect ratio trapping with coalesced films
JP4461227B1 (ja) * 2009-03-31 2010-05-12 株式会社 東北テクノアーチ 半導体基板の製造方法
US10087547B2 (en) * 2015-12-21 2018-10-02 The Regents Of The University Of California Growth of single crystal III-V semiconductors on amorphous substrates

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1981002948A1 (en) * 1980-04-10 1981-10-15 Massachusetts Inst Technology Methods of producing sheets of crystalline material and devices made therefrom
JPS63188983A (ja) 1987-01-31 1988-08-04 Ricoh Co Ltd 半導体発光装置
US6521514B1 (en) * 1999-11-17 2003-02-18 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates
US6355497B1 (en) * 2000-01-18 2002-03-12 Xerox Corporation Removable large area, low defect density films for led and laser diode growth
JP2004336040A (ja) * 2003-04-30 2004-11-25 Osram Opto Semiconductors Gmbh 複数の半導体チップの製造方法および電子半導体基体
JP4315742B2 (ja) * 2003-06-20 2009-08-19 株式会社沖データ 半導体薄膜の製造方法及び半導体装置の製造方法
CN102634849B (zh) 2005-04-04 2016-02-17 东北技术使者株式会社 GaN单晶生长方法、GaN基板制备方法、GaN系元件制备方法以及GaN系元件
TW200915476A (en) * 2007-07-20 2009-04-01 Gallium Entpr Pty Ltd Buried contact devices for nitride-based films and manufacture thereof

Also Published As

Publication number Publication date
KR101075607B1 (ko) 2011-10-20
JP4247413B1 (ja) 2009-04-02
EP2104134A2 (en) 2009-09-23
US20090239356A1 (en) 2009-09-24
EP2104134A3 (en) 2013-07-10
US7906409B2 (en) 2011-03-15
JP2009231378A (ja) 2009-10-08

Similar Documents

Publication Publication Date Title
EP1367150B1 (en) Production method for semiconductor crystal and semiconductor luminous element
JP4790909B2 (ja) 横方向成長による窒化ガリウム層の製造
US6881651B2 (en) Methods and devices using group III nitride compound semiconductor
JP4444104B2 (ja) 気相エピタキシにより低い欠陥密度を有する窒化ガリウム膜を作成するプロセス
KR101380717B1 (ko) 반도체 기판 및 수소화물-기상 에피택시에 의해자유-기립형 반도체 기판을 제조하기 위한 방법 및 마스크층
US20140159208A1 (en) III-V Compound Semiconductor Epitaxy From a Non-III-V Substrate
CA2321118C (en) Methods of fabricating gallium nitride semiconductor layers by lateral overgrowth through masks, and gallium nitride semiconductor structures fabricated thereby
EP2302665A1 (en) Pendeoepitaxial growth of gallium nitride layers on sapphire substrates
US20040029365A1 (en) Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby
US20100044719A1 (en) III-V Compound Semiconductor Epitaxy Using Lateral Overgrowth
JP2002343728A (ja) 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
TWI440073B (zh) 電路結構的製造方法
JP2011524322A (ja) Ｉｉｉ族窒化物テンプレート、ならびにそれを構成するための関連するヘテロ構造、デバイスおよび方法
CN101441999A (zh) 半绝缘氮化物半导体衬底及其制造方法、氮化物半导体外延衬底和场效应晶体管
JP2010521810A (ja) 半導体ヘテロ構造及びその製造
WO2019066789A1 (en) NANORUBAN III-N EPITAXIAL STRUCTURES FOR MANUFACTURING DEVICES
US11695066B2 (en) Semiconductor layer structure
US20170372888A1 (en) Semiconductor wafer comprising a monocrystalline group-iiia nitride layer
KR101075607B1 (ko) 소자 제조 방법
JP2007246289A (ja) 窒化ガリウム系半導体基板の作製方法
US20120097975A1 (en) Nitride-Based Semiconductor Substrates Having Hollow Member Pattern And Methods Of Fabricating The Same
CN109817514B (zh) 绝缘层上半导体基板与其形成方法
US20160133792A1 (en) Semiconductor substrate and method of fabricating the same
JP4199599B2 (ja) ３−５族化合物半導体の製造方法
US20220064818A1 (en) Method of manufacturing semiconductor element, semiconductor element, and substrate

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140902

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee