JP2009224533A - 半導体装置の製造方法および半導体装置の製造装置 - Google Patents

半導体装置の製造方法および半導体装置の製造装置 Download PDF

Info

Publication number
JP2009224533A
JP2009224533A JP2008067065A JP2008067065A JP2009224533A JP 2009224533 A JP2009224533 A JP 2009224533A JP 2008067065 A JP2008067065 A JP 2008067065A JP 2008067065 A JP2008067065 A JP 2008067065A JP 2009224533 A JP2009224533 A JP 2009224533A
Authority
JP
Japan
Prior art keywords
flux
semiconductor chip
semiconductor device
manufacturing
measuring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008067065A
Other languages
English (en)
Inventor
Hidekazu Hasegawa
英一 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2008067065A priority Critical patent/JP2009224533A/ja
Publication of JP2009224533A publication Critical patent/JP2009224533A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75Apparatus for connecting with bump connectors or layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】FCバンプの形状や、リフロー温度のばらつきなどに依存することなく、半導体装置を製造することができる技術を提供する。
【解決手段】半導体チップに塗布されたフラックスの量を測定するフラックス量測定装置を備えるマウント装置と、半導体チップを基板に接続するときの半導体チップの周囲の温度を測定する温度測定装置を備えるリフロー装置と、フラックスを洗浄する洗浄装置とを具備する半導体装置の製造装置を構成する。ここで、洗浄装置は、フラックス量測定装置によって得られたフラックスの量と、温度測定装置によって得られた半導体チップの周囲の温度とに基づいて、フラックス洗浄条件を決定する。
【選択図】図2

Description

本発明は、半導体装置の製造方法および半導体装置の製造装置に関する。
フリップチップ方式によるボンディングでは、FCバンプや金バンプなどのバンプ(以下、FCバンプと呼ぶ。)が使用されている。FCバンプによる接続は、半導体チップにFCバンプを形成した後、フリップチップマウント装置によりFCバンプに一定条件でフラックスを塗布する。そして、実装基板にFCバンプ付き半導体素子をマウントする。さらにリフロー装置によりFCバンプをリフローした後、フラックス洗浄装置により一定条件でフラックス除去洗浄を実施する。従来の製造方法では、洗浄後にフラックス残渣が発生する場合があった。フラックス残渣を低減する技術が知られている(例えば、特許文献1〜3参照。)。
特許文献1(特開平07−142852号公報)には、半田付け供試基板全域の温度プロファイルを非接触温度センサーにより計測把握し、コンピュータに記録させた最適温度データと比較演算して不具合信号の出力時に供試基板にマーキングするとともに、供試基板の搬送速度制御、プリヒータ温度制御、噴流半田の温度制御を行うモニター方法及び装置に関する技術が記載されている。
また、特許文献2(特開平09−191013号公報)には、バンプの変形や素子へのダメージがなく、洗浄が容易であり、且つ腐食の原因になるイオン性残渣のないバンプ付き半導体装置の製造に関する技術が記載されている。
また、特許文献3(特開2007−115857号公報)には、フラックスを塗布する工程およびフラックス残渣を除去する工程や、フラックス残渣の除去のために用いる有機溶剤の回収および処理を行うことなく電子部品の端子を形成することで、半導体装置の製造における工数を低減する技術が記載されている。
特開平07−142852号公報 特開平09−191013号公報 特開2007−115857号公報
FCバンプの高さ、FCバンプ接続の際のフラックス塗布量およびFCバンプリフロー条件のばらつきなどにより、フラックスを適切に除去できない場合があった。たとえば、フリップマウントの際にはフラックスを一定条件により塗布するが、その塗布量がハンダバンプ高さのばらつきにより必要以上に多くなったり、あるいはリフロー温度のばらつきによりフラックスの焼きつきがおこり、洗浄条件の不足により、洗浄後フラックス残渣となったりする。
フラックス残渣の発生は、半導体装置の信頼性を低下させてしまう。本発明が解決しようとする課題は、FCバンプの形状や、リフロー温度のばらつきなどに依存することなく、半導体装置を製造することができる技術を提供することにある。
以下に、[発明を実施するための最良の形態]で使用される番号を用いて、課題を解決するための手段を説明する。これらの番号は、[特許請求の範囲]の記載と[発明を実施するための最良の形態]との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、[特許請求の範囲]に記載されている発明の技術的範囲の解釈に用いてはならない。
半導体チップに塗布されたフラックスの量を測定するフラックス量測定装置を備えるマウント装置と、前記半導体チップを基板に接続するときの前記半導体チップの周囲の温度を測定する温度測定装置を備えるリフロー装置と、前記フラックスを洗浄する洗浄装置とを具備する半導体装置の製造装置を構成する。ここで、前記洗浄装置は、前記フラックス量測定装置によって得られた前記フラックスの量と、前記温度測定装置によって得られた前記半導体チップの周囲の温度とに基づいて、フラックス洗浄条件を決定する。
本発明によると、FCバンプ接続、フラックス洗浄後のフラックス残渣に影響するパラメータをモニターし、その値を洗浄条件にフィードバックすることにより、フラックス残渣を低減し、かつ洗浄効率をよくすることができる。
具体的には、FCバンプ(半田バンプ、金バンプ)の高さ、フラックス塗布量、リフロー温度をモニターし、その結果をフラックス洗浄条件に反映している。これにより、フラックス残渣がなく、洗浄効率のよい半導体装置の製造を行うことができる。
以下に、図面を参照して本発明を実施するための形態について説明を行う。なお、以下では、FCバンプがハンダバンプである場合を例示して、本実施形態の説明を行う。図1は、本実施形態における製造対象の半導体装置10の構成を例示するブロック図である。本実施形態の半導体装置10は、実装基板8と、その実装基板8に実装される半導体チップ1とを含んでいる。図1に示されているように、半導体チップ1と実装基板8とは、半田バンプ(FCバンプ)2を介して接続されている。
図2は、半導体装置10を製造する半導体装置製造装置11の構成を例示するブロック図である。本実施形態の半導体装置製造装置11は、FCバンプ形成部12と、フリップチップマウント部13と、リフロー部14と、洗浄部15と、最適洗浄条件テーブル16とを含んでいる。FCバンプ形成部12は、所定の半導体チップ1に半田バンプ(FCバンプ)2形成する。フリップチップマウント部13は、半田バンプ(FCバンプ)2が形成された半導体チップ1を、実装基板8のアイランドにマウントする。
図2に示されているように、フリップチップマウント部13は、バンプ高さ測定装置3と、フラックス量測定装置4とを備えている。バンプ高さ測定装置3は、半導体チップ1に形成された半田バンプ(FCバンプ)2に高さを計測する。本実施形態では、バンプ高さ測定装置3がCCDセンサー等の光学的機器である場合を例示する。フラックス量測定装置4は、半田バンプ(FCバンプ)2が形成された半導体チップ1に塗布されたフラックスの量を測定する。本実施形態では、フラックス量測定装置4が重量を測定する重量計測機器である場合を例示する。
リフロー部14は、半導体チップ1がマウントされた実装基板8を、加熱してハンダ付け(以下、リフローと呼ぶ場合もある)を行う。図2に示されているように、リフロー部14は、温度測定装置6を備えている。温度測定装置6は、リフローが行われるときのリフロー炉の温度を計測する。本実施形態では、温度測定装置6がパイロメータである場合を例示する。洗浄部15は、リフローが終了した半導体装置10を洗浄して、残されているフラックスを除去する。最適洗浄条件テーブル16は、洗浄部15が半導体装置10を洗浄するときの条件を保持している。
図3は、本実施形態の半導体装置製造装置11の動作を例示するフローチャートである。図3は、ダイシング後の半導体チップ1をパッケージング可能な状態にするまでの動作を例示している。ステップS101において、FCバンプ形成部12は、半導体チップ1に半田バンプ(FCバンプ)2を形成する。ステップS102において、フリップチップマウント部13は、ハンダバンプ付半導体チップ1を、実装基板8にマウントする。
ここにおいて、フリップチップマウント部13は、バンプ高さ測定装置3でバンプ上部からバンプ下部までの距離を計測する。例えば、バンプ高さ測定装置3に備えられたオートフォーカス機能を使用し、焦点深度測定によって、バンプ上部からバンプ下部(半導体チップ1表面)までを測定し、ハンダバンプ高さH1とする。
図4は、本実施形態におけるバンプ高さH1を測定する動作を例示する図である。図4に示されているように、バンプ高さ測定装置3は、複数の半田バンプ(FCバンプ)2のうち、少なくとも1つを特定し、バンプ高さH1を測定する。
フリップチップマウント部13は、その結果により、フラックス塗布量を決定する。フリップチップマウント部13は決定した量のフラックスを半導体チップ1の半田バンプ(FCバンプ)2に塗布する。フラックスの塗布が完了したフリップチップマウント部13は、フラックス量測定装置4を使用して、実際のフラックス塗布量を測定する。フリップチップマウント部13は、この値をフリップチップマウント装置のメモリ(図示されず)に記憶する。
図5は、本実施形態における実際のフラックス塗布量を測定する動作を例示する図である。図5の(a)は、フラックス5が塗布される前の半導体チップ1の重量を測定するフラックス量測定装置4を例示している。図5の(b)は、フラックス5が塗布された後の半導体チップ1の重量を測定するフラックス量測定装置4を例示している。フラックス量測定装置4は、フラックス5が塗布される前後の重量に基づいて、実際のフラックス塗布量を算出する。フリップチップマウント部13は、算出された値を保持する。
図3に戻り、ステップS103において、リフロー部14は、半導体チップ1と実装基板8とをリフローする。ここにおいて、リフロー部14は、温度測定装置6によって加えられる温度をモニターし、その値をリフロー部14に備えられたメモリ(図示されず)に記憶する。
図6は、リフロー部14がリフローするときの様子を例示する図である。リフロー部14は、ヒーターブロック7を備え、実装基板8と、半導体チップ1との間の半田バンプ(FCバンプ)2を一度に加熱する。図6に示されているように、温度測定装置6は、半導体チップ1の近傍の温度を計測する。リフロー部14は、その毛側によって得られた値を記憶する。
図3に戻り、ステップS104において、フラックス洗浄工程では、洗浄部15は、あらかじめ保持されている最適洗浄条件テーブル16を読み出す。洗浄部15は、上記のフラックス塗布量とリフローデータを取り込み、最適洗浄条件テーブル16を参照して、フラックス塗布量とリフローデータに対応する洗浄条件を選択設定して洗浄を行う。
上述のように、本実施形態では、フリップチップマウント装置にハンダバンプ高さ測定機構およびフラックス塗布量の測定機構を取り付け、フラックス塗布量をモニターする。さらにハンダバンプリフロー装置に温度測定機構を取り付ける。そして、フラックス塗布量、リフロー装置の温度のモニター結果を、洗浄条件にフィードフォーワードして最適な洗浄条件を決定する。このような構成・動作によって、洗浄残渣がなく、かつ、洗浄効率のよい半導体装置の製造を行うことができる。
上述の実施形態では、フラックス塗布量を重量測定によりモニターしたが、たとえば光学的なフラックス膜厚測定方法を用いてモニターしても、本実施形態と同様な結果を得ることができる。また、温度測定装置6がパイロメータである場合を例示したが、熱電対測定方法によるモニターによっても本実施形態と同様な結果を得ることができる。
図1は、本実施形態における製造対象の半導体装置10の構成を例示するブロック図である。 図2は、半導体装置10を製造する半導体装置製造装置11の構成を例示するブロック図である。 図3は、本実施形態の半導体装置製造装置11の動作を例示するフローチャートである。 図4は、本実施形態におけるバンプ高さH1を測定する動作を例示する図である。 図5は、本実施形態における実際のフラックス塗布量を測定する動作を例示する図である。 図6は、リフロー部14がリフローするときの様子を例示する図である。
符号の説明
1…半導体チップ
2…半田バンプ(FCバンプ)
3…バンプ高さ測定装置
4…フラックス量測定装置
5…フラックス
6…温度測定装置
7…ヒーターブロック
8…実装基板
10…半導体装置
11…半導体装置製造装置
12…FCバンプ形成部
13…フリップチップマウント部
14…リフロー部
15…洗浄部
16…最適洗浄条件テーブル
H1…バンプ高さ

Claims (10)

  1. 半導体チップに塗布されたフラックスの量を測定するフラックス量測定装置を備えるマウント装置と、
    前記半導体チップを基板に接続するときの前記半導体チップの周囲の温度を測定する温度測定装置を備えるリフロー装置と、
    前記フラックスを洗浄する洗浄装置と
    を具備し、
    前記洗浄装置は、
    前記フラックス量測定装置によって得られた前記フラックスの量と、前記温度測定装置によって得られた前記半導体チップの周囲の温度とに基づいて、フラックス洗浄条件を決定する
    半導体装置の製造装置。
  2. 請求項1に記載の半導体装置の製造装置において、
    前記マウント装置は、さらに、
    前記半導体チップに形成されるバンプの高さを測定するバンプ高さ測定装置
    を具備し、
    前記マウント装置は、
    前記バンプ高さ測定装置によって得られた前記バンプの高さに基づいて、前記半導体チップに塗布するフラックスの量を決定する
    半導体装置の製造装置。
  3. 請求項2に記載の半導体装置の製造装置において、
    前記高さ測定装置は、フォーカス機能を有する光学的機器を含み、
    前記光学的機器は、
    前記バンプの上部にピントを合わせたときの焦点深度と、前記バンプの下部にピントを合わせたときの焦点深度とに基づいて前記バンプの高さを測定する
    半導体装置の製造装置。
  4. 請求項2または3に記載の半導体装置の製造装置において、
    前記フラックス量測定装置は、前記フラックスを含む前記半導体チップの重量を測定する重量測定器を含み、
    前記重量測定器は、
    前記フラックスが塗布される前の前記半導体チップの重量と、前記フラックスが塗布された後の前記半導体チップの重量の差に基づいて、前記フラックスの量を測定する
    半導体装置の製造装置。
  5. 請求項2から4の何れか1項に記載の半導体装置の製造装置において、さらに、
    フラックス塗布量とリフロー温度と前記フラックス洗浄条件との対応を示す最適洗浄条件テーブルを備え、
    前記洗浄装置は、
    前記フラックス量測定装置によって得られた前記フラックスの量と、前記温度測定装置によって得られた前記半導体チップの周囲の温度とに基づいて、前記最適洗浄条件テーブルを参照して前記フラックス洗浄条件を決定する
    半導体装置の製造装置。
  6. (a)半導体チップに塗布されたフラックスの量を測定するステップと、
    (b)前記半導体チップを基板に接続するときの前記半導体チップの周囲の温度を測定するステップと、
    (c)前記フラックスを洗浄するステップと
    を具備し、
    前記(c)ステップは、
    前記測定された前記フラックスの量と、前記半導体チップの周囲の温度とに基づいて、フラックス洗浄条件を決定するステップを含む
    半導体装置の製造方法。
  7. 請求項6に記載の半導体装置の製造方法において、さらに、
    (d)前記半導体チップに形成されるバンプの高さを測定するステップ
    を具備し、
    前記(a)ステップは、
    前記バンプの高さに基づいて、前記半導体チップに塗布する前記フラックスの量を決定する
    半導体装置の製造方法。
  8. 請求項7に記載の半導体装置の製造方法において、
    前記(d)ステップは、
    前記バンプの上部にピントを合わせたときの焦点深度と、前記バンプの下部にピントを合わせたときの焦点深度とに基づいて前記バンプの高さを測定するステップを含む
    半導体装置の製造方法。
  9. 請求項7または8に記載の半導体装置の製造方法において、
    前記(a)ステップは、
    前記フラックスが塗布される前の前記半導体チップの重量と、前記フラックスが塗布された後の前記半導体チップの重量の差に基づいて、前記フラックスの量を測定するステップを含む
    半導体装置の製造方法。
  10. 請求項7から9の何れか1項に記載の半導体装置の製造方法において、さらに、
    (e)フラックス塗布量とリフロー温度と前記フラックス洗浄条件との対応を示す最適洗浄条件テーブルを読み出すステップ
    を具備し、
    前記(c)ステップは、
    前記フラックスの量と、前記半導体チップの周囲の温度とに基づいて、前記最適洗浄条件テーブルを参照して前記フラックス洗浄条件を決定するステップを含む
    半導体装置の製造方法。
JP2008067065A 2008-03-17 2008-03-17 半導体装置の製造方法および半導体装置の製造装置 Withdrawn JP2009224533A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008067065A JP2009224533A (ja) 2008-03-17 2008-03-17 半導体装置の製造方法および半導体装置の製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008067065A JP2009224533A (ja) 2008-03-17 2008-03-17 半導体装置の製造方法および半導体装置の製造装置

Publications (1)

Publication Number Publication Date
JP2009224533A true JP2009224533A (ja) 2009-10-01

Family

ID=41241011

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008067065A Withdrawn JP2009224533A (ja) 2008-03-17 2008-03-17 半導体装置の製造方法および半導体装置の製造装置

Country Status (1)

Country Link
JP (1) JP2009224533A (ja)

Similar Documents

Publication Publication Date Title
TWI567859B (zh) 安裝裝置及其偏移量修正方法
US7777510B2 (en) Wafer inspecting apparatus, wafer inspecting method and computer program
JP4522881B2 (ja) 電子部品の実装方法
JP2010044030A (ja) レーザクリーニング装置およびレーザクリーニング方法
TWI729205B (zh) 檢查用晶圓及檢查用晶圓的使用方法
JP4932618B2 (ja) 検査方法及びこの方法を記録したプログラム記録媒体
JPWO2015029255A1 (ja) 情報制御装置、実装システム及び情報制御方法
JP5964520B2 (ja) 電子部品接合装置および電子部品接合方法
JP6809952B2 (ja) レーザ加工装置
JP5391007B2 (ja) 電子部品の実装装置及び実装方法
JP2009224533A (ja) 半導体装置の製造方法および半導体装置の製造装置
JP5437221B2 (ja) ボンディング装置
JP2008192861A (ja) 半導体検査装置および半導体検査方法
JP5003590B2 (ja) 電子部品の製造装置及びその製造方法
JP5224139B2 (ja) モールド除去方法およびモールド除去装置
JP5946209B2 (ja) シート抵抗率計測機構付きレーザアニール装置
JP2007078484A (ja) はんだ濡れ性試験装置及びはんだ濡れ性試験方法
JP4924480B2 (ja) 半導体装置の製造方法および装置
JP4653132B2 (ja) 熱圧着方法および熱圧着装置
TWI835636B (zh) 電子元件的維修方法及設備
JP2002110740A (ja) 半導体装置の実装方法及び実装装置
JP2006023229A (ja) プローブカードの品質評価方法及びその装置、プローブ検査方法
JP4223159B2 (ja) 電子部品実装装置
JP5753805B2 (ja) 実装装置およびその制御方法
JP4551120B2 (ja) プローバ装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20110607