JP2009218181A - 表示装置及び表示装置の製造方法 - Google Patents

表示装置及び表示装置の製造方法 Download PDF

Info

Publication number
JP2009218181A
JP2009218181A JP2008063387A JP2008063387A JP2009218181A JP 2009218181 A JP2009218181 A JP 2009218181A JP 2008063387 A JP2008063387 A JP 2008063387A JP 2008063387 A JP2008063387 A JP 2008063387A JP 2009218181 A JP2009218181 A JP 2009218181A
Authority
JP
Japan
Prior art keywords
layer
pixel
region
electrode
sealing portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008063387A
Other languages
English (en)
Other versions
JP5115256B2 (ja
Inventor
Satoru Shimoda
悟 下田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2008063387A priority Critical patent/JP5115256B2/ja
Publication of JP2009218181A publication Critical patent/JP2009218181A/ja
Application granted granted Critical
Publication of JP5115256B2 publication Critical patent/JP5115256B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】表示領域内においても良好に封止された表示装置及び表示装置の製造方法を提供する。
【解決手段】内側封止部24を形成する領域に発光層37、電子注入層38、低抵抗化層39を形成し、これらの層をレーザーアブレーションによって除去した上で内側封止部24によって封止を行う。更に本実施形態では仕切り壁35上に保護膜40が形成されており、この保護膜40によって、封止部が良好に接合されるだけでなく、レーザーアブレーションの工程で仕切り壁35上面、及び仕切り壁35下に形成された層を保護することができる。
【選択図】図9

Description

本発明は、有機EL(electroluminescence)素子を用いた表示装置及び表示装置の製造方法に関する。
近年、液晶表示装置(LCD)に続く次世代の表示デバイスとして、有機エレクトロルミネッセンス素子(以下、「有機EL素子」と略記する)等の自発光素子を2次元配列した発光素子型の表示パネルを備えた表示装置の本格的な実用化、普及に向けた研究開発が盛んに行われている。
有機EL素子は、例えば、アノード電極と、カソード電極と、これらの電極間に形成された電子注入層、発光層、正孔注入層、等を有する有機EL層を備える。有機EL素子では、発光層において正孔注入層、電子注入層からそれぞれ供給された正孔と電子とが再結合することによって発生するエネルギーによって発光する。
このような有機ELは、特許文献1に開示されているように水による劣化を防ぐため封止基板、封止基板接着剤等によって封止されている。封止基板接着剤は、2枚の基板を接着するとともに基板間への水等の浸入を抑制するものである。
特開2000−294369号公報
ところで、封止基板接着剤は、一般的に表示領域の外側周縁を囲むように形成されるが、表示装置のデザイン等の都合上、例えば表示領域の内部にも封止をする場合がある。このような場合、表示領域内には有機EL層や電極等が形成されており、これらの上に封止基板接着剤を形成すると、封止樹脂が強固に接合せず、良好な封止が難しいという問題があった。
本発明は、上述した実情に鑑みてなされたものであり、表示領域内においても良好に封止された表示装置及び表示装置の製造方法を提供することを目的とする。
上記目的を達成するため、本発明の第1の観点に係る表示装置の製造方法は、
画素電極及び絶縁層が形成された画素基板の少なくとも前記画素電極上に、有機層を形成する有機層形成工程と、
封止部が形成される領域の前記絶縁層上に電極層を形成する電極層工程と、
レーザ光を照射することによって、表示領域内において封止部が形成される領域に形成された前記電極層を除去する除去工程と、を備えることを特徴とする。
前記除去工程は、前記電極層の下方の前記有機層も除去してもよい。
前記除去工程は、前記電極層と、前記有機物層とを除去する際、それぞれレーザ光の波長を変化させることが好ましい。
前記絶縁層上の前記封止樹脂が形成される領域に対応し、保護膜を形成する工程を更に備えてもよい。
前記保護膜は、ガラス又は金属から形成されてもよい。
上記目的を達成するため、本発明の第2の観点に係る表示装置は、
上記第1の観点に係る製造方法によって製造されたことを特徴とする。
上記目的を達成するため、本発明の第3の観点に係る表示装置は、
画素基板と、
画素基板上に形成された画素電極と、
前記画素基板上に形成された絶縁層と、
前記画素電極上に形成された有機層と、
前記有機層上に形成された電極層と、
周縁封止部に囲まれた表示領域内の前記絶縁層上に形成された封止部と、
前記封止部と前記絶縁層との間に形成された保護膜と、を備えることを特徴とする。
本発明によれば、封止部を形成する領域に形成された層を除去することによって、良好に封止された表示装置及び表示装置の製造方法を提供することができる。
本発明の実施形態に係る表示装置及び表示装置の製造方法について図を用いて説明する。本実施形態では、表示装置として、有機EL素子が配列された表示領域内に指針計が設置された構成を例に挙げて説明する。このような表示装置は例えば時計等に用いられる。
本発明の実施形態に係る表示装置の構成例を図1に示す。また、図2には図1に示す表示装置の断面図であり、図3は表示部11の構成例を示す図である。
本実施形態の表示装置10は、図1〜図3に示すように、画素(有機EL素子)20を2次元配列した表示部11と、短針13と、長針14と、秒針15と、これらの指針を駆動するための駆動軸16と、指針駆動装置17と、を備える。表示部11の中心には開口11aが設けられており、この開口11a内に駆動軸16が設置される。
表示部11は、複数の画素20と、画素基板21と、封止基板22と、複数の画素20の外周縁を囲むように設けられた外側封止部23と、外側封止部23の内側の内周縁を囲むように設けられた内側封止部24と、を備える。画素20は、赤(R)、緑(G)、青(B)それぞれの光を発し、RGBの画素20で一組の画素ユニットとされる。この画素ユニットは、画素基板21上に、行方向に繰り返し複数配列されるとともに、列方向に同一色の画素が複数配列されているストライプ配列でもよいし、RGBの画素20が互いに隣接することによって三角形の配置となるデルタ配列であってもよい。RGBそれぞれの画素20は有機EL素子20aと、有機EL素子を駆動するための駆動回路DSとを備える。本実施形態では有機EL素子20aはボトムエミッション型であり、有機EL素子20aが形成された画素基板21側から光を取り出す構成である。なお、表示部11は単色発光表示でもよく、このような構造の場合、複数の画素20が同一単色発光画素となり、後述する各色ごとに画素を仕切る仕切り壁35が不要となる。
また、指針駆動装置17は、例えばモータ等から構成され、指針駆動装置17によって各指針が回転する。各指針は画素基板21の光を取り出す面側に設けられており、指針駆動装置17は封止基板22側に設けられている。
次に、画素20の配置例を図4に示し、各画素20の等価回路DSを図5に示す。更に、図6は各画素20の平面図であり、図7は図6に示すVII−VII線断面図である。また、図8は表示部11の開口11a近傍の領域の構成例を示す図であり、図9は図8に示すIX−IX線断面図である。なお、図示の都合上、図8及び図9の画素20では、画素20の一部を省略して図示している。
各画素20は有機EL素子20aと、有機EL素子20aをアクティブ動作する画素回路DSとを備えており、画素回路DSは、トランジスタ(選択トランジスタ)Tr11と、トランジスタ(発光駆動トランジスタ)Tr12と、キャパシタCsと、を備える。図5に示すトランジスタTr11及びトランジスタTr12は、いずれもnチャネル型アモルファスシリコン薄膜トランジスタであるが、これに限らず、少なくとも一方がpチャネル型でもよく、ポリシリコン薄膜トランジスタであってもよい。
表示部11には、それぞれ所定行に配列された複数の画素回路DSに接続された複数のアノードラインLaと、それぞれ所定列に配列された複数の画素回路DSに接続されたデータラインLdと、それぞれ所定行に配列 された複数の画素回路DSのトランジスタTr11を選択する複数の走査ラインLsと、が形成されている。
図5に示すように、選択トランジスタTr11のゲート端子は走査ラインLsに、ドレイン端子が画素基板21の列方向に配設されたデータラインLdに、ソース端子が接点N11にそれぞれ接続される。また、発光駆動トランジスタTr12のゲート端子は接点N11に接続されており、ドレイン端子は供給電圧ラインLaに、ソース端子は接点N12にそれぞれ接続されている。キャパシタCsは、トランジスタTr12のゲート端子及びソース端子に接続されている。なお、キャパシタCsは、トランジスタTr12のゲート−ソース間に付加的に設けられた補助容量、もしくはこれらの寄生容量と補助容量からなる容量成分である。また、有機EL素子20aは、アノード端子(画素電極34)が接点N12に接続され、カソード端子(対向電極41)に基準電圧Vssが印加されている。なお、トランジスタTr11及びトランジスタTr12がpチャネル型の電界効果型トランジスタの場合は、それぞれソース端子及びドレイン端子が図2とは逆に接続され、キャパシタCsの一端は、アノードラインLaに接続される。
走査ラインLsは走査ドライバ(図示せず)に接続されており、所定のタイミングで表示パネルの行方向に配列された複数の画素20を選択状態に設定するための選択電圧信号(走査信号)Sselが印加される。また、データラインLdはデータドライバ(図示せず)に接続され、上記画素20の選択状態に同期するタイミングで表示データに応じたデータ電圧(階調信号)Vpixが印加される。走査ドライバ及びデータドライバは別個のICチップであってもよく、同一のICチップでもよい。
各行ごとに配列された複数のトランジスタTr12が、当該トランジスタTr12に接続された有機EL素子20aの画素電極(例えばアノード電極)に表示データに応じた発光駆動電流を流す状態に設定するように、複数のアノードラインLa(供給電圧ライン)は、いずれも所定の高電位電源に直接又は間接的に接続されている。つまり、アノードラインLaは、有機EL素子20aの対向電極41に印加される基準電圧Vssより十分電位の高い所定の高電位(供給電圧Vdd)が印加される。また、対向電極41は、例えば、所定の低電位電源に直接又は間接的に接続され、絶縁性基板11上に2次元配列された全ての画素(有機EL素子)に対して単一の電極層により形成されており、所定の低電圧(基準電圧Vss,例えば接地電位GND)が共通に印加されるように設定されている。
すなわち、各画素において、直列に接続されたトランジスタTr12と有機EL素子20aの組の両端(トランジスタTr12のドレイン端子と有機EL素子20aのカソード端子)にそれぞれ、供給電圧Vddと基準電圧Vssを印加して有機EL素子20aに順バイアスを付与して有機EL素子20aが発光できる状態にし、更に階調信号Vpixに応じて流れる発光駆動電流の電流値を画素回路DSにより制御している。
また、本実施形態では、図2及び図3に示すように画素基板21、封止基板22の中心領域に、光硬化性樹脂及び熱硬化樹脂の少なくともいずれか一方を硬化してなる内側封止部24を形成して画素20を封止した上で開口11aを形成している。このため、図8に示すように画素基板21上において、列方向に走るアノードラインLaと走査ラインLs、行方向に走るデータラインLdは開口11aが形成された領域を迂回するように配線されている。また、これらの配線は図8に示すように内側封止部24が形成される領域に配置されている。また、詳細に後述するように、本実施形態では内側封止部24が形成される領域には金属等からなる保護膜40が形成されている。
次に、画素基板21は、透光性を備える材料から形成され、例えばガラス基板である。また、画素基板21上には図示するように、データラインLd、ゲート電極56a,56b及び絶縁膜32が形成される。
絶縁膜32は、絶縁性材料、例えばシリコン酸化膜、シリコン窒化膜等から構成されであり、ゲート電極56a,56bを覆うように画素基板31上に形成される。また、絶縁膜32はゲート電極56a,56bが形成された領域においてトランジスタTr11及びTr12のゲート絶縁膜として機能する。
トランジスタTr11及びTr12は、それぞれnチャネル型の薄膜トランジスタ(TFT;Thin Film Transistor)である。トランジスタTr11及びTr12は、それぞれ画素基板21上に形成される。また、トランジスタTr11は半導体層51aと、ソース電極52sと、ドレイン電極53dと、オーミックコンタクト層(図示せず)と、ゲート電極56aと、保護絶縁膜(図示せず)と、を備える。トランジスタTr12は、図7に示すように、半導体層51bと、ドレイン電極52dと、ソース電極53sと、オーミックコンタクト層54b,55bと、ゲート電極56bと、保護絶縁膜57bと、を備える。また、Tr12のソース電極53sは画素電極34に接続される。
トランジスタTr11、Tr12において、ゲート電極56a,56bは、例えば、アルミニウム−ネオジウム−チタン(AlNdTi)またはクロム(Cr)から形成される。また、ドレイン電極53d,52d、ソース電極52s,53sはそれぞれ例えばアルミニウム−チタン(AlTi)/Cr、AlNdTi/CrまたはCrから形成されている。また、それぞれのドレイン電極及びソース電極と半導体層との間には低抵抗性接触のため、不純物を含む半導体を有するオーミックコンタクト層が形成される。
絶縁膜32上に形成される画素電極(アノード電極)34は、表示装置10がボトムエミッション型であれば、透光性を備える導電材料、例えばITO(Indium Tin Oxide)、ZnO等から構成される。また、各画素電極34は隣接する他の画素20の画素電極34との間に層間絶縁膜33に介在している。
層間絶縁膜33は、絶縁材料、例えばSiN等から形成される。層間絶縁膜33は、トランジスタTr11及びTr12を保護し、発光領域に対応する領域となる各画素電極34上を開口する複数の開口部33aを有している。各開口部33aは、上述したストライプ配列の場合、列方向に沿って同一色の複数の画素20をまとめて開口するようにストライプ状に形成され、デルタ配列の場合、各画素20毎に設けられている。このように仕切り壁35の開口33aによって露出された画素電極34上に、後述する正孔注入層36、発光層37等の有機EL層が成膜される。なお、表示部11が単色発光表示の場合、仕切り壁35がなく、層間絶縁膜33上に保護膜40が形成され、層間絶縁膜33の開口部33a内のみならず、層間絶縁膜33上にも連続して有機EL層が堆積される。
仕切り壁35は、絶縁材料、例えばポリイミド、アクリル樹脂を硬化してなり、層間絶縁膜33の上面に設けられている。仕切り壁35は、層間絶縁膜33の開口部33aの形状に応じて形成された開口部33aよりやや幅広の開口部を有している。仕切り壁35の開口部は、層間絶縁膜33の開口部33aがストライプ状であれば、ストライプ状に形成され、層間絶縁膜33の開口部33aが個々の画素20毎に形成されていれば個々の画素20毎に形成されている。また、仕切り壁35は、内側封止部24が形成される領域には設けられておらず、当該領域において、層間絶縁膜33上には、図9に示すように保護膜40が形成されている。
正孔注入層36は、画素電極34上に形成され、発光層37に正孔を供給する機能を有する。正孔注入層36は正孔(ホール)注入、輸送が可能な有機高分子系の材料から構成される。また、本実施形態では正孔注入層36を成膜する際に、正孔注入層36となる有機高分子系のホール注入・輸送材料を含む有機化合物含有液として、導電性ポリマーであるポリエチレンジオキシチオフェン(PEDOT)とドーパントであるポリスチレンスルホン酸(PSS)を水系溶媒に分散させた分散液であるPEDOT/PSS水溶液を用いている。
発光層37は、正孔注入層36上に形成されている。発光層37は、アノード電極とカソード電極との間に所定の電圧を印加することにより光を発生する機能を有する。発光層37は、蛍光あるいは燐光を発光することが可能な公知の高分子発光材料、例えばポリパラフェニレンビニレン系やポリフルオレン系等の共役二重結合ポリマーを含む赤(R)、緑(G)、青(B)色の発光材料から構成される。また、これらの発光材料は、適宜水系溶媒あるいはテトラリン、テトラメチルベンゼン、メシチレン、キシレン等の有機溶媒に溶解(又は分散)した溶液(分散液)を、連続した液流を流し出すノズルコート法や分離した複数の液滴を吐出するインクジェット法等により塗布し、溶媒を揮発させることによって形成する。
対向電極(カソード電極)41は、電子注入層38及び低抵抗化層39を有している。電子注入層38は、仕事関数の低い材料、例えばBa、Ca、Mg、Li等又はこれらの少なくとも1つを含む化合物から形成された10nm程度の膜厚の層である。本実施形態では、低抵抗化層39は複数の画素20に跨って形成される単一の電極層から構成されており、電子注入層38も画素基板21上に全面形成されている。
低抵抗化層39は、導電性材料、例えばAlまたはAl合金等から形成され、対向電極41のシート抵抗を低くするため、200nm程度の膜厚の層である。低抵抗化層39は複数の画素20に跨って形成される単一の電極層から構成されており、画素基板21上に全面形成されている。電子注入層38はBa、Ca等から形成され、これらの膜は仕事関数が低いため酸化しやすく、低抵抗化層39はこれらの膜を酸化から保護する機能も有する。
保護膜40は、仕切り壁35上の内側封止部24が形成される領域に対応して形成され、本実施形態では内側封止部24が環状に形成されるため保護膜40も環状に形成される。保護膜40はエポキシ樹脂等で形成される内側封止部24やSiN等の層間絶縁膜33との間で良好に接合されるよう、ガラス、Al又はAl合金からなる単層や、Cr下層とAl又はAl合金の上層とで構成された積層構造であることが好ましい。また、本実施形態では詳細に後述するように、内側封止部24が形成される領域に形成された発光層等の有機層、電子注入層38、低抵抗化層39等をレーザーアブレーションによって除去する。この際、層間絶縁膜33下の配線層を保護することが可能なように、保護膜40は特に良好にレーザ光を反射することが好ましく、所望の反射率を備える金属から形成されるのが好ましい。また、内側封止部24は、画素基板21と封止基板22とを貼り合わせして接合しているため、これらの重さや貼り合わせ製造過程の荷重が集中して掛かりやすい構造となっている。このため、仮に内側封止部24が形成される領域に電子注入層38、低抵抗化層39があると、電子注入層38、低抵抗化層39との間で剥離が生じやすくこの間から水や酸素が浸入しやすくなってしまうが、内側封止部24の下方に電子注入層38、低抵抗化層39を配置していないので、表示部11の開口11aの端面から水や酸素が浸入しにくい構造となっている。
次に、本発明の実施形態に係るRGB等の多色発光の表示装置の製造方法について図10〜12を用いて説明する。なお、単色発光表示の表示装置の場合、仕切り壁35の製造工程がない以外は、以下に示す製造方法と実質的に同じである。
まず、ガラス基板等からなる画素基板21を用意する。画素基板21は、複数の表示部11を同時に形成可能な面積を備える。次にこの画素基板31上に、スパッタ法、真空蒸着法等により金属膜を形成し、これを図10(a)に示すようにデータラインLd、ゲート電極56a、56bの形状にパターニングする。
続いて、CVD(Chemical Vapor Deposition)法等によりゲート電極56a及び56b上にSiN、SiO等からなる絶縁膜32を形成する。次に絶縁膜32上に、半導体層51a,51bを形成し、更に半導体層51a,51bの上面に保護膜57a,57b、アモルファスシリコンにn型不純物が含まれたトランジスタTr11のオーミックコンタクト層及びトランジスタTr12のオーミックコンタクト層54b,55bを形成する。
次に、図6、図10(b)に示すように、スパッタ法、蒸着等により、絶縁膜32上に画素電極34を形成する。更に、スパッタ法、真空蒸着法等により、ドレイン電極53d,52d及びソース電極52s,53sを形成する。
続いて、形成されたトランジスタTr11,Tr12等を覆うように窒化シリコン等からなる層間絶縁膜33を、CVD法等により形成する。更に、フォトリソグラフィ等により画素20の発光領域に対応する領域に開口35aを形成し、画素電極34を露出させる。
次に、例えばポリイミド等からなる仕切り壁35を層間絶縁膜33上に、図10(b)に示すようにフォトリソグラフィ等によって形成する。このとき、仕切り壁35は、内側封止部24が形成される領域には設けられていない。単色発光表示の表示装置の場合、仕切り壁35は形成されなくてもよいが、仕切り壁35がある方が、データラインLdや走査ラインLsのような信号線と対向電極41との間の寄生容量を低下されるため、データラインLd等の信号線の上方に仕切り壁35が配置されることが望ましい。
このようにして、画素基板21上にはTFT回路、画素電極34、層間絶縁膜33、仕切り壁35が形成される。
次に、真空蒸着法等によって、図10(c)に示すように内側封止部を形成する領域に対応した開口を有するマスク81を介して、層間絶縁膜33上に保護膜40を形成する。保護膜40は、レーザーアブレーションに用いる波長において反射率が高くかつ、下地となるSiN等の層間絶縁膜33と内側封止部24を形成するエポキシ樹脂等と密着性がよい材料を用いる。例えば、アルミもしくはアルミ合金等、または表面にアルミ下地層上にクロム等の層が形成された複数の層を用いる。このような保護膜40は、マスクによってパターニングすることが可能であるため、フォトリソグラフィ工程の増加を防ぐことができる。更に、レーザ光の反射性が良い材料を用いることにより、層間絶縁膜33下に形成された配線をレーザーアブレーション時に保護することが可能である。
続いて、正孔注入材料(導電性高分子であるPEDOT及びドーパントとなるPSS)を分散した水を主成分とする含有液(以下、PEDOT含有液)を、複数の液滴を吐出するインクジェットや連続する液体を流すノズルコータ等の方法で画素基板21上に塗布する。このとき、仕切り壁35は、液体が画素の外に漏れ出ないように仕切っている。PEDOTの塗布後、100℃以上の温度にて乾燥を行う。単色発光表示の表示装置の場合、いずれも同一の発光材料でよいため各発光層毎に或いは各同一色列の発光層毎に仕切られなくてもよいので仕切り壁35は形成されなくてよい。このため、上述するインクジェット等以外にもスピンコータ、スプレー、印刷、ディップによって正孔注入材料含有液を塗布することができ、内側封止部24が形成される領域にも正孔注入層36が形成される。多色発光表示の場合でも、正孔注入層36が異なる色の画素で共通している場合、スピンコータ、スプレー、印刷、ディップによって正孔注入材料含有液を塗布し、内側封止部24が形成される領域にも正孔注入層36が形成されていてもよい。つまり、図11(a)では図示を省略しているが、正孔注入層36は保護膜40上にも形成されていてもよい。
次に、赤・緑・青色の発光材料(ポリフルオレン系)をテトラリン、テトラメチルベンゼン、メシチレン等の有機溶剤に溶かした発光材料含有液を、インクジェットやノズルコータ等の方法により、層間絶縁膜33の開口部33a及び仕切り壁35の開口部で囲まれた正孔注入層36上にそれぞれ成膜する。発光材料を成膜後、窒素雰囲気中の加熱乾燥、或いは真空中での加熱乾燥を行い、残留溶媒の除去を行う。これにより、発光層37を形成する。表示部11が単色発光表示の場合、層間絶縁膜33の開口部33a内のみならず、層間絶縁膜33上にも連続して正孔注入層36及び発光層37が堆積されてよい。また、単色発光表示の表示装置では、上述するインクジェット等以外にもスピンコータ、スプレー、印刷、ディップによって発光材料含有液を塗布することができ、この場合、内側封止部24が形成される領域にも発光層37が形成される。
発光層37まで形成した画素基板21に、図11(a)に示すように真空蒸着やスパッタリングで、Ca,Ba等からなる電子注入層38を形成する。上述したように電子注入層38は複数の画素20間に共通して形成されるため、内側封止部24が形成される領域も含め、画素基板21上に全面に形成される。
更に電子注入層38上に、真空蒸着やスパッタリングによって内側封止部24が形成される領域も含め画素基板21上の全面に、図11(a)に示すように低抵抗化層39を形成する。単色発光表示の表示装置では、内側封止部24が形成される領域においても、発光層37上に電子注入層38及び低抵抗化層39が堆積される。
次に、図11(b)に示すように、内側封止部24が形成される領域に開口を有するマスク82を用いて、レーザーアブレーションによって、保護膜40上に形成された、電子注入層38、低抵抗化層39とを除去する。具体的には、Nd:YAGレーザー光等の近赤外線で低抵抗化層39と、電子注入層38とを除去する。また、内側封止部24が形成される領域に正孔注入層36及び発光層37の少なくともいずれかが堆積されている場合、電子注入層38、低抵抗化層39に加え、保護膜40上に形成された正孔注入層36及び発光層37の少なくともいずれかも除去することになる。まずNd:YAGレーザー光等の近赤外線で低抵抗化層39と、電子注入層38とを除去してから、続いてNd:YAGレーザー光の3倍高調波等の紫外レーザー光で、正孔注入層36及び発光層37の少なくともいずれかの有機物を除去する。この際、保護膜40下にダメージを与えないようレーザ光のパワーを調整する。なお、紫外レーザ光として近赤外レーザ光の3倍高調波を使用することによって、単一レーザー光源とすることができるという利点がある。
次に、図12(a)に示すように、紫外線硬化樹脂又は熱硬化樹脂を硬化してなる外側封止部23と、内側封止部24とを、不活性ガス雰囲気下でディスペンサを用いて、又はスクリーン印刷法によって、封止基板上のそれぞれ所定の領域に塗布する。なお、画素基板側に封止樹脂を塗布しても良い。また、両基板間のギャップを保つためのスペーサを混入させることも可能である。この際、スペーサは、封止樹脂が形成される領域下の配線が交差する部分にダメージを与えないような変形率を有するものを用いると良い。
次に、画素基板21と封止基板22とを重ね合わせ、圧力を加えて密着させ、圧力を徐々に常圧に戻す。常圧に戻した後で、UVを照射し、又は熱を加え、樹脂を硬化させ封止を完了させる。なお、基板間には吸湿・吸酸素作用を有するゲッター剤を設けると良い。
次に、以上の工程によって封止基板22によって封止された画素基板21を、所定の箇所でスクライブ及びブレイクを行い、複数の表示部11を得る。
複数切り出した表示部11を重ね合わせ、図12(b)に示すようにドリル等によって中心領域に開口11aを形成する。
次に、短針13と長針14と秒針15とを画素基板の光取り出し面側に、駆動軸16を開口11a内に、指針駆動装置17を封止基板22上に設置し、表示装置10が製造される。
本実施形態では、レーザーアブレーションによって、内側封止部24が形成される領域の正孔注入層等の有機層や、電子注入層、低抵抗化層を除去した上で、内側封止部24を塗布し、画素基板と封止基板との封止を行っている。これにより、間で剥がれやすい電子注入層38及び低抵抗化層39を除去でき、また封止樹脂の密着性の低下をもたらす有機物を除去することができる。従って、封止樹脂を基板と強固に接合させることができ、表示装置の信頼性を確保できる。
内側封止部下に密着性を低下させる電子注入層等を形成しないようにする方法としては、例えば、図13に示すようなメタルマスクを用いて真空蒸着、スパッタリング等を行い、電子注入層及び低抵抗化層を形成することも考えられる。しかし、内側封止部領域に成膜が行われないようにするためには、中心領域がマスクされる必要があり、更にこのマスクを支持するためのステーが不可欠である。このため、このステー下の領域には電子注入層等が成膜されないため、表示領域内に発光させることができない領域が発生するという問題がある。
これに対し、本実施形態では、有機層、電子注入層等を形成し、内側封止部が形成される領域についてはレーザーアブレーションによって、これらの層を除去している。このため、従来のようなメタルマスクを用いる方法と異なり、表示領域内で電子注入層等を成膜出来ない領域が生じることがなく、表示領域内を全面発光させることが可能である。
また、特に本実施形態では、保護膜40を封止部との密着性が良好な材料から形成することによって、封止部と良好に接合させることが可能であり、更に、この保護膜40によってレザーアブレーションをした際に、仕切り壁35の損傷、仕切り壁35下に形成された配線の損傷を防ぐことが可能である。
更に、実施例では保護膜40をメタルマスクによってパターニングしているため、フォトリソグラフィの工程が増加することなく、製造コストの点からも有利である。また、本実施例ではレーザーアブレーションに用いる光源をNd:YAGに代表される近赤外レーザーとその高調波を使用するため、単一のレーザー光源によって製造することができ、製造が容易であり、製造コストが上昇しない。
本発明は上述した実施形態に限られず、様々な変形及び応用が可能である。
上述した実施形態では、保護膜40を形成する構成を例に挙げたが、レーザ光による影響が仕切り壁35下に形成された配線層等に与える影響が小さければ、保護膜40を形成しなくとも良い。
また、上述した実施形態では画素基板側に指針を取り付け、画素基板上にボトムエミッション型の有機EL素子を形成し、画素基板側から光を取り出す構成を例に挙げて説明した。しかし、これに限られず、指針部を封止基板側に形成し、封止基板から外側に向けて表示光を出射するトップエミッション型の有機EL素子を形成し、封止基板側から光を取り出すことも可能である。この場合、画素電極はAl等の光反射性の金属層及びその上に積層された上述のITO等の透明導電層の2層構造等を用い、低抵抗化層はITO等の透光性を備える電極を用いると良い。この場合、指針駆動装置17は画素基板21側に設けられればよい。
また、本実施形態では外側封止部に囲まれた中心領域に一つの開口を形成する構成を例に挙げたが、これに限られず、開口を形成する領域は任意であり、更に複数の指針部等を設けて複数の開口を形成しても良い。また、本実施形態では、画素基板21と封止基板22とを貫く開口11aを形成し駆動軸16を設置する構成を例に挙げて説明したが、これに限られず例えば封止基板22にのみに開口を形成することも可能であるし、開口を形成しなくとも良い。
なお、上述の実施形態においては画素20の画素回路が2個のトランジスタを有して構成されるものとしたが、一例を示したに過ぎず、3個以上のトランジスタを有して構成されるものであってもよく、1個のトランジスタを有して構成されるものであってもよい。更に、画素20はアクティブ駆動される構成に限られず、パッシブ駆動されてもよい。
また、本実施形態では画素30はRGBの各色を発する構成を例に挙げて説明したが、これに限られず、その発色する数は任意である。
また、上述した実施形態では表示装置に指針を設け、時計等に利用する構成を例に挙げて説明したが、本実施形態はこれに限られず、時計以外に利用することも可能である。
本発明の実施形態に係る表示装置の構成例を示す平面図である。 本発明の実施形態に係る表示装置の構成例を示す断面図である。 表示部を示す図である。 表示部の構成例を示す図である。 画素の駆動回路の等価回路を示す図である。 画素の平面図である。 図6に示すVII−VII線断面図である。 内側封止部が形成される領域近傍の画素基板を示す図である。 図8に示すIX−IX線断面図である。 本発明の実施形態に係る表示装置の製造方法を示す図である。 本発明の実施形態に係る表示装置の製造方法を示す図である。 本発明の実施形態に係る表示装置の製造方法を示す図である。 従来用いられるマスクを示す図である。
符号の説明
10・・・表示装置、11・・・表示部、11a・・・開口、13・・・短針、14・・・長針、15・・・秒針、16・・・駆動軸、17・・・指針駆動装置、20・・・画素、21・・・画素基板、22・・・封止基板、23・・・外側封止部、24・・・内側封止部、32・・・絶縁膜、33・・・層間絶縁膜、34・・・画素電極、35・・・仕切り壁、36・・・正孔注入層、37・・・発光層、38・・・電子注入層、39・・・低抵抗化層、40・・・保護膜、Cs・・・キャパシタ、La・・・アノードライン、Ld・・・データライン、Ls・・・セレクトライン、Tr11,Tr12・・・トランジスタ

Claims (7)

  1. 画素電極及び絶縁層が形成された画素基板の少なくとも前記画素電極上に、有機層を形成する有機層形成工程と、
    封止部が形成される領域の前記絶縁層上に電極層を形成する電極層工程と、
    レーザ光を照射することによって、表示領域内において封止部が形成される領域に形成された前記電極層を除去する除去工程と、を備えることを特徴とする表示装置の製造方法。
  2. 前記除去工程は、前記電極層の下方の前記有機層も除去することを特徴とする請求項1に記載の表示装置の製造方法。
  3. 前記除去工程は、前記電極層と、前記有機物層とを除去する際、それぞれレーザ光の波長を変化させることを特徴とする請求項2に記載の表示装置の製造方法。
  4. 前記絶縁層上の前記封止部が形成される領域に対応し、保護膜を形成する工程を更に備えることを特徴とする請求項1乃至3のいずれか1項に記載の表示装置の製造方法。
  5. 前記保護膜は、ガラス又は金属から形成されることを特徴とする請求項4に記載の表示装置の製造方法。
  6. 請求項1乃至5のいずれか1項に記載の製造方法によって製造されたことを特徴とする表示装置。
  7. 画素基板と、
    画素基板上に形成された画素電極と、
    前記画素基板上に形成された絶縁層と、
    前記画素電極上に形成された有機層と、
    前記有機層上に形成された電極層と、
    周縁封止部に囲まれた表示領域内の前記絶縁層上に形成された封止部と、
    前記封止部と前記絶縁層との間に形成された保護膜と、を備えることを特徴とする表示装置。
JP2008063387A 2008-03-12 2008-03-12 表示装置の製造方法 Expired - Fee Related JP5115256B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008063387A JP5115256B2 (ja) 2008-03-12 2008-03-12 表示装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008063387A JP5115256B2 (ja) 2008-03-12 2008-03-12 表示装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009218181A true JP2009218181A (ja) 2009-09-24
JP5115256B2 JP5115256B2 (ja) 2013-01-09

Family

ID=41189816

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008063387A Expired - Fee Related JP5115256B2 (ja) 2008-03-12 2008-03-12 表示装置の製造方法

Country Status (1)

Country Link
JP (1) JP5115256B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015156389A (ja) * 2012-11-09 2015-08-27 イーエム・ミクロエレクトロニク−マリン・エス アー Oled表示デバイス、及びこれを備えた時計
WO2019009185A1 (ja) * 2017-07-05 2019-01-10 シャープ株式会社 アクティブマトリックス基板および表示装置
JP2020528161A (ja) * 2017-07-28 2020-09-17 武漢華星光電半導体顕示技術有限公司Wuhan China Star Optoelectronics Semiconductor Disolay Technology Co.,Ltd フレキシブルディスプレイパネル及び装置
US11018210B2 (en) 2015-12-04 2021-05-25 Samsung Display Co., Ltd. Display device
GB2600660A (en) * 2019-09-24 2022-05-04 Lg Display Co Ltd Display device

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08222371A (ja) * 1995-02-13 1996-08-30 Idemitsu Kosan Co Ltd エレクトロルミネッセンス素子の微細パターン化方法及びそれより得られた素子
JPH10321366A (ja) * 1997-05-20 1998-12-04 Hokuriku Electric Ind Co Ltd 有機el素子とその製造方法
JP2005005159A (ja) * 2003-06-12 2005-01-06 Seiko Epson Corp 有機el装置とその製造方法、並びに電子機器
JP2005203196A (ja) * 2004-01-14 2005-07-28 Fuji Electric Holdings Co Ltd パッシブマトリクス駆動トップエミッション型有機el素子およびその製造方法
JP2005202398A (ja) * 2004-01-12 2005-07-28 Samsung Electronics Co Ltd フレキシブルディスプレイおよびその製造方法
JP2006140021A (ja) * 2004-11-12 2006-06-01 Nippon Seiki Co Ltd 表示素子
JP2007141710A (ja) * 2005-11-21 2007-06-07 Tokki Corp 有機el素子の製造方法
JP2007200890A (ja) * 2006-01-25 2007-08-09 Samsung Sdi Co Ltd 有機電界発光表示装置及びその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08222371A (ja) * 1995-02-13 1996-08-30 Idemitsu Kosan Co Ltd エレクトロルミネッセンス素子の微細パターン化方法及びそれより得られた素子
JPH10321366A (ja) * 1997-05-20 1998-12-04 Hokuriku Electric Ind Co Ltd 有機el素子とその製造方法
JP2005005159A (ja) * 2003-06-12 2005-01-06 Seiko Epson Corp 有機el装置とその製造方法、並びに電子機器
JP2005202398A (ja) * 2004-01-12 2005-07-28 Samsung Electronics Co Ltd フレキシブルディスプレイおよびその製造方法
JP2005203196A (ja) * 2004-01-14 2005-07-28 Fuji Electric Holdings Co Ltd パッシブマトリクス駆動トップエミッション型有機el素子およびその製造方法
JP2006140021A (ja) * 2004-11-12 2006-06-01 Nippon Seiki Co Ltd 表示素子
JP2007141710A (ja) * 2005-11-21 2007-06-07 Tokki Corp 有機el素子の製造方法
JP2007200890A (ja) * 2006-01-25 2007-08-09 Samsung Sdi Co Ltd 有機電界発光表示装置及びその製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015156389A (ja) * 2012-11-09 2015-08-27 イーエム・ミクロエレクトロニク−マリン・エス アー Oled表示デバイス、及びこれを備えた時計
EP2731138B1 (fr) * 2012-11-09 2020-06-17 EM Microelectronic-Marin SA Procédé de fabrication d'un affichage OLED, affichage OLED résultant et pièce d'horlogerie comprenant un tel affichage
US11018210B2 (en) 2015-12-04 2021-05-25 Samsung Display Co., Ltd. Display device
US11778866B2 (en) 2015-12-04 2023-10-03 Samsung Display Co., Ltd. Display device with data lines curved along perimeter of through hole
WO2019009185A1 (ja) * 2017-07-05 2019-01-10 シャープ株式会社 アクティブマトリックス基板および表示装置
CN111033601A (zh) * 2017-07-05 2020-04-17 夏普株式会社 有源矩阵基板和显示装置
JP2020528161A (ja) * 2017-07-28 2020-09-17 武漢華星光電半導体顕示技術有限公司Wuhan China Star Optoelectronics Semiconductor Disolay Technology Co.,Ltd フレキシブルディスプレイパネル及び装置
GB2600660A (en) * 2019-09-24 2022-05-04 Lg Display Co Ltd Display device
US11367383B2 (en) 2019-09-24 2022-06-21 Lg Display Co., Ltd. Display device
US11694610B2 (en) 2019-09-24 2023-07-04 Lg Display Co., Ltd. Display device
GB2600660B (en) * 2019-09-24 2024-04-24 Lg Display Co Ltd Display device

Also Published As

Publication number Publication date
JP5115256B2 (ja) 2013-01-09

Similar Documents

Publication Publication Date Title
US10811487B2 (en) Organic light emitting diode display and manufacturing method thereof
JP3999783B2 (ja) 平板表示装置
JP5302033B2 (ja) 有機発光表示装置及びその製造方法
US10756309B2 (en) Light-emitting display device
KR20070003250A (ko) 표시 장치 및 이의 제조 방법
KR20140064328A (ko) 유기전계 발광소자 및 이의 제조 방법
JP2007103098A (ja) 有機el装置の製造方法、有機el装置及び電子機器
JP2007227129A (ja) 有機el装置及び有機el装置の製造方法
JP5115256B2 (ja) 表示装置の製造方法
JP2007213999A (ja) 有機el装置の製造方法及び有機el装置
US8629857B2 (en) Organic electro-luminescent display apparatus and imaging apparatus including the same
JP5441374B2 (ja) 半導体素子の製造方法、半導体素子、発光装置、表示装置および駆動用基板
JP2003317960A (ja) エレクトロルミネッセンス装置とその製造方法及び電子機器
JP2008159934A (ja) フレキシブルtft基板及びその製造方法とフレキシブルディスプレイ
JP5158241B2 (ja) 電気光学装置及び電子機器
JP5190709B2 (ja) 表示パネル及びその製造方法
KR20150034462A (ko) 고 개구율 유기발광 다이오드 표시장치 및 그 제조 방법
JP5267845B2 (ja) 表示装置の製造方法
JP5257828B2 (ja) 回路基板及びその接続方法
US12022683B2 (en) Display panel and manufacturing method thereof
JP5125686B2 (ja) 発光装置の製造方法
KR20150044451A (ko) 유기전계 발광소자 및 이의 제조 방법
JP2003208976A (ja) エレクトロルミネッセンス装置及びその製造方法、並びに電子機器
JP2009212013A (ja) 表示装置及び表示装置の製造方法
JP2009301754A (ja) 表示装置及び表示装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120302

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120703

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120829

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120918

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121001

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5115256

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151026

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees