JP2009206364A - 薄膜光電変換モジュールの製造方法および製造装置 - Google Patents

Abstract

【課題】複数の直列接続された光電変換素子の逆バイアス処理を簡易な構成で短時間で行なうことが可能な薄膜光電変換モジュールの製造方法および製造装置を提供する。
【解決手段】直列接続された光電変換素子Ｄにおいて、隣接する一方の光電変換素子Ｄの第２電極と他方の光電変換素子Ｄの第１電極とが接続される。薄膜光電変換モジュールの製造方法は、複数個の光電変換素子Ｄのうち、複数個の光電変換素子Ｄが間に接続された１対の光電変換素子Ｄを第１の光電変換素子Ｄおよび第２の光電変換素子Ｄに設定するステップと、第１の光電変換素子Ｄおよび第２の光電変換素子Ｄの第１電極にそれぞれ第１の電圧を供給し、かつ第１の光電変換素子Ｄおよび第２の光電変換素子Ｄの第２電極にそれぞれ第２の電圧を供給することにより、第１の光電変換素子Ｄおよび第２の光電変換素子Ｄに逆バイアスをかけるステップとを含む。
【選択図】図１

Description

本発明は、薄膜光電変換モジュールの製造方法および製造装置に関し、特に、直列接続された光電変換素子に逆バイアス電圧を印加して逆バイアス処理を行なう薄膜光電変換モジュールの製造方法および製造装置に関する。

近年、ガスを原料としてプラズマＣＶＤ（Chemical Vapor Deposition）法により形成される薄膜太陽電池が注目されている。この薄膜太陽電池の例として、シリコン系薄膜からなるシリコン系薄膜太陽電池ならびにＣＩＳ化合物薄膜太陽電池およびＣＩＧＳ化合物薄膜太陽電池等が挙げられ、開発および生産量の拡大が進められている。

これらの薄膜太陽電池を構成する薄膜光電変換素子は、プラズマＣＶＤ法、スパッタ法または真空蒸着法等により、基板上に半導体膜および電極膜を積層することにより形成される。薄膜光電変換素子では２つの電極に挟まれた半導体層の層厚が薄いため、半導体層中のピンホールによる電極間の短絡が生じ易く、これによって発電特性が低下する。

このような薄膜太陽電池の特性回復を目的として、特開２０００−３２３７３８号公報には、太陽電池セルの電極間に逆バイアス電圧を印加して短絡部（ピンホール）を除去する太陽電池モジュールの逆バイアス処理装置に関する発明が記載されている。

また、特開２０００−３２３７３８号公報に記載された太陽電池モジュールの逆バイアス処理装置は、互いに隣り合う３段以上の太陽電池セルにおける電極に接触する複数段のプローブと、複数段のプローブを一体的に昇降させる昇降手段と、複数段のプローブから隣り合う任意の１対の太陽電池セルの電極間に逆バイアス電圧を印加する１対のプローブを選択する切換スイッチとを具備したことを特徴としている。プローブを下降させて太陽電池セルの電極に接触させた後、スイッチ切り替えにより複数段の太陽電池セルの逆バイアス処理ができる。このため、最も時間のかかるプローブの下降操作の回数を従来よりも大幅に減少させることができることから、逆バイアス処理全体の効率を向上できるとされている。

図１０および図１１は、従来の光電変換素子の逆バイアス処理装置を説明するための図面である。図１０は、従来の薄膜光電変換モジュールの概略断面図である。図１１は従来の薄膜光電変換モジュールの等価回路図である。

図１０に示すように、薄膜光電変換モジュールＭＤにおいて、光電変換素子Ｄ１〜Ｄ６は、ガラス等の透明絶縁基板Ｂ上に、ＳｎＯ２等の透明導電膜からなる表面電極Ｓと、光電変換層を含む半導体層Ｌと、金属および透明電極からなる裏面電極ＲＳとが積層された構造を有する。

表面電極Ｓ、半導体層Ｌおよび裏面電極ＲＳの一部が除去されて、表面電極Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５，Ｓ６と裏面電極ＲＳ１，ＲＳ２，ＲＳ３，ＲＳ４，ＲＳ５，ＲＳ６とがそれぞれ電気的に接続される。これにより、光電変換素子Ｄ１〜Ｄ６が直列接続される。

図１１の等価回路においては、光電変換素子Ｄ１〜Ｄ６、表面電極Ｓ１〜Ｓ６および裏面電極ＲＳ１〜ＲＳ７が示される。ここで、特開２０００−３２３７３８号公報に記載された装置では、裏面電極ＲＳ７と裏面電極ＲＳ６との間、すなわち光電変換素子Ｄ６に逆バイアス電圧を印加して逆バイアス処理を行なった後、切換スイッチにより裏面電極ＲＳ６と裏面電極ＲＳ５との間、すなわち光電変換素子Ｄ５に逆バイアス電圧を印加して逆バイアス処理を行ない、その後順次光電変換素子Ｄ１まで逆バイアス処理を行なう。

また、特開昭６２−１７６１７３号公報には、直列接続された複数個の光電変換素子全部に同時に逆バイアス処理を行なう構成が開示されている。
特開２０００−３２３７３８号公報 特開昭６２−１７６１７３号公報

しかしながら、特開２０００−３２３７３８号公報に記載された装置では、全ての光電変換素子に逆バイアス処理を施すためには光電変換素子の数に応じた時間を要するという問題点がある。また、特開昭６２−１７６１７３号公報に記載された構成では、光電変換素子ごとに電源が必要になってしまい、薄膜光電変換モジュールの製造装置の構成が複雑化してしまうという問題点がある。

それゆえに、本発明の目的は、複数の直列接続された光電変換素子の逆バイアス処理を簡易な構成で短時間で行なうことが可能な薄膜光電変換モジュールの製造方法および製造装置を提供することである。

上記課題を解決するために、この発明のある局面に係わる薄膜光電変換モジュールの製造方法は、直列接続され、各々が第１電極および第２電極を有する複数個の光電変換素子を含み、隣接する一方の光電変換素子の第２電極と他方の光電変換素子の第１電極とが接続された薄膜光電変換モジュールの製造方法であって、第１の電位および第２の電位を生成するステップと、複数個の光電変換素子のうち、複数個の光電変換素子が間に接続された１対の光電変換素子を第１の光電変換素子および第２の光電変換素子に設定するステップと、第１の光電変換素子および第２の光電変換素子の第１電極にそれぞれ第１の電位を供給し、かつ第１の光電変換素子および第２の光電変換素子の第２電極にそれぞれ第２の電位を供給することにより、第１の光電変換素子および第２の光電変換素子に逆バイアスをかけるステップとを含む。

好ましくは、薄膜光電変換モジュールの製造方法は、さらに、第１の電位と第２の電位との間のレベルを有する１または複数の電位を生成するステップと、第１の光電変換素子および第２の光電変換素子の間に接続された複数個の光電変換素子同士を接続する１または複数のノードに１または複数の電位を供給するステップとを含む。

好ましくは、薄膜光電変換モジュールの製造方法は、さらに、第１の電位と第２の電位との間のレベルを有する１または複数の電位を生成するステップと、第１の光電変換素子および第２の光電変換素子の間に接続された複数個の光電変換素子にそれぞれ順バイアスがかかるように、第１の光電変換素子および第２の光電変換素子の間に接続された複数個の光電変換素子同士を接続する複数のノードに１または複数の電位を供給するステップとを含む。

より好ましくは、第１の光電変換素子および第２の光電変換素子を設定するステップにおいては、複数個の光電変換素子のうち、３個以上の光電変換素子が間に接続された１対の光電変換素子を第１の光電変換素子および第２の光電変換素子に設定し、複数の電位を生成するステップにおいては、３個以上の光電変換素子同士を接続する複数のノードの数の電位であって、等間隔のレベル差を有する複数の電位を生成する。

好ましくは、薄膜光電変換モジュールの製造方法は、さらに、第１の光電変換素子および第２の光電変換素子の間に接続された複数個の光電変換素子のうちのいずれかを新たな第１の光電変換素子に設定し、かつ第１の光電変換素子との間に第２の光電変換素子を挟む光電変換素子を新たな第２の光電変換素子に設定するステップと、新たな第１の光電変換素子および新たな第２の光電変換素子の第１電極にそれぞれ第１の電位を供給し、かつ新たな第１の光電変換素子および新たな第２の光電変換素子の第２電極にそれぞれ第２の電位を供給するステップとを含む。

好ましくは、第１の光電変換素子および第２の光電変換素子を設定するステップにおいては、第１の電位および第２の電位の差を光電変換素子の内蔵電位で除した数より大きい数の光電変換素子が間に接続された１対の光電変換素子を第１の光電変換素子および第２の光電変換素子に設定する。

好ましくは、第１の電位および第２の電位の差は、光電変換素子の耐電圧以下である。
上記課題を解決するために、この発明のある局面に係わる薄膜光電変換モジュールの製造装置は、直列接続され、各々が第１電極および第２電極を有する複数個の光電変換素子を含み、隣接する一方の光電変換素子の第２電極と他方の光電変換素子の第１電極とが接続された薄膜光電変換モジュールの製造装置であって、第１の電位および第２の電位を生成することが可能に構成された電位生成部と、電位生成部によって生成された第１の電位および第２の電位を光電変換素子に供給することが可能に構成された電位供給部とを備え、電位供給部は、複数個の光電変換素子が間に接続された第１の光電変換素子および第２の光電変換素子の第１電極にそれぞれ第１の電位を供給し、かつ第１の光電変換素子および第２の光電変換素子の第２電極にそれぞれ第２の電位を供給することが可能に構成されている。

好ましくは、電位生成部は、さらに、第１の電位と第２の電位との間のレベルを有する１または複数の電位を生成することが可能に構成され、電位供給部は、さらに、第１の光電変換素子および第２の光電変換素子の間に接続された複数個の光電変換素子同士を接続する１または複数のノードに１または複数の電位を供給することが可能に構成されている。

好ましくは、電位生成部は、さらに、第１の電位と第２の電位との間のレベルを有する１または複数の電位を生成することが可能に構成され、電位供給部は、さらに、第１の光電変換素子および第２の光電変換素子の間に接続された複数個の光電変換素子にそれぞれ順バイアスがかかるように、第１の光電変換素子および第２の光電変換素子の間に接続された複数個の光電変換素子同士を接続する複数のノードに１または複数の電位を供給することが可能に構成されている。

本発明によれば、複数の直列接続された光電変換素子の逆バイアス処理を簡易な構成で短時間で行なうことができる。

以下、本発明の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。

＜第１の実施の形態＞
［構成および基本動作］
図１は、本発明の第１の実施の形態に係る薄膜光電変換モジュールの製造装置の概略図である。

図１を参照して、薄膜光電変換モジュールの製造装置１０１は、電位生成部１と、電位供給部２とを備える。電位供給部２は、複数個の端子１４と、複数本のケーブル１５と、切り替え部１１とを含む。

電位生成部１は、電位Ｖ１およびＶ２を生成し、切り替え部１１に供給する。電位供給部２は、電位生成部１によって生成された電位Ｖ１およびＶ２をケーブル１５および端子１４経由で光電変換素子Ｄ１〜Ｄ６に供給する。

光電変換素子Ｄ１〜Ｄ６は、たとえば上述した図１０に示す光電変換素子Ｄ１〜Ｄ６と同じ構造を有する。

以下、光電変換素子Ｄ１〜Ｄ６の各々を光電変換素子Ｄと称する場合がある。また、裏面電極ＲＳ１〜ＲＳ７の各々を裏面電極ＲＳと称する場合がある。また、表面電極Ｓ１〜Ｓ６の各々を表面電極Ｓと称する場合がある。

図２は、本発明の第１の実施の形態に係る薄膜光電変換モジュールの等価回路図である。

図２を参照して、光電変換素子Ｄ１〜Ｄ６の各々において、隣接する光電変換素子Ｄの表面電極Ｓに裏面電極ＲＳが電気的に接続される。すなわち、隣接する一方の光電変換素子Ｄの表面電極Ｓと他方の光電変換素子Ｄの裏面電極ＲＳとが順次接続される。これにより、光電変換素子Ｄ１〜Ｄ６が直列接続される。

［動作］
次に、本発明の第１の実施の形態に係る薄膜光電変換モジュールの製造装置が光電変換素子に逆バイアスをかける際の動作について説明する。

図３は、本発明の第１の実施の形態に係る薄膜光電変換モジュールの製造装置が逆バイアス電圧を供給する動作を示す図である。図３は、それぞれＮ個（Ｎは３以上の自然数）の裏面電極ＲＳすなわち（Ｎ−１）個の光電変換素子Ｄで構成される組へ電位Ｖ１およびＶ２が供給される場合を示している。ここでは、図３に示された光電変換素子Ｄ１〜Ｄ（３Ｎ＋２）について代表的に説明する。

なお、薄膜光電変換モジュールが含む光電変換素子Ｄの数は、（Ｎ−１）の組数倍に限定されるものではない。すなわち、（Ｎ−１）個の間隔をあけて、光電変換素子Ｄに逆バイアスをかければよく、直列接続された光電変換素子Ｄの端における１個または複数個の光電変換素子Ｄには逆バイアス電圧が印加されない場合があってもよい。

図３を参照して、電位生成部１は、たとえば接地電位である電位Ｖ１を生成し、かつたとえば３Ｖである電位Ｖ２を生成し、切り替え部１１へ出力する。

切り替え部１１において、スイッチＳＷ１は、裏面電極ＲＳ１、ＲＳ（Ｎ＋１）、ＲＳ（２Ｎ＋１）およびＲＳ（３Ｎ＋１）と電位Ｖ１すなわち接地電圧が供給されるノードＶ１とを接続する。スイッチＳＷ２は、裏面電極ＲＳ２、ＲＳ（Ｎ＋２）、ＲＳ（２Ｎ＋２）およびＲＳ（３Ｎ＋２）と電位Ｖ２すなわち３Ｖの直流電圧が供給されるノードＶ２とを接続する。また、スイッチＳＷ３〜ＳＷＮは、他の裏面電極ＲＳを開放状態とする。

なお、本実施の形態および以下の実施の形態において、「ノード」とは、２つの回路素子同士の電気回路上の接続点を意味し、たとえば、接続された光電変換素子Ｄの裏面電極および表面電極自体、および裏面電極および表面電極を接続する配線等を含む。

これにより、光電変換素子Ｄ１、Ｄ（Ｎ＋１）、Ｄ（２Ｎ＋１）およびＤ（３Ｎ＋１）に３Ｖの逆バイアス電圧が印加される。このような構成により、複数個の光電変換素子Ｄを同時に逆バイアス処理することができる。すなわち、Ｎ個の光電変換素子Ｄで構成される組数の光電変換素子Ｄを１回の電位設定で逆バイアス処理することができる。したがって、光電変換素子の逆バイアス処理時間を短縮することができる。

また、裏面電極ＲＳ２、ＲＳ（Ｎ＋２）およびＲＳ（２Ｎ＋２）に供給される３Ｖの電位および裏面電極ＲＳ（Ｎ＋１）、ＲＳ（２Ｎ＋１）およびＲＳ（３Ｎ＋１）に供給される接地電位により、光電変換素子Ｄ２〜ＤＮ、Ｄ（Ｎ＋２）〜Ｄ（Ｎ＋Ｎ）およびＤ（２Ｎ＋２）〜Ｄ（２Ｎ＋Ｎ）に順バイアス電圧が印加される。

ここで、逆バイアス電圧が印加される１対の光電変換素子Ｄ間に接続される光電変換素子Ｄの数（Ｎ−１）は、順バイアス電圧により光電変換素子Ｄを通して流れる電流によって光電変換素子Ｄが破損せず、かつ順バイアス電圧により光電変換素子Ｄを通して流れる電流の合計が電位生成部１の電流容量より小さくなるように設定することが好ましい。例えば、逆バイアス電圧を光電変換素子Ｄの内蔵電位で除した数より（Ｎ−１）が大きくなるように設定すればよい。

具体的には、逆バイアス電圧が８Ｖであり、光電変換素子Ｄの内蔵電位が１Ｖである場合、逆バイアス電圧が印加される１対の光電変換素子Ｄ間に接続される光電変換素子Ｄの数（Ｎ−１）を９以上に設定する。

ここで、光電変換素子Ｄの内蔵電位とは、光電変換素子Ｄを形成するＰＩＮ接合の内蔵電位（光電変換素子Ｄが複数のＰＩＮ接合を含む場合はそれらの内蔵電位の和）のことである。光電変換素子Ｄの内蔵電位は、素子構造によっても異なるが、例えば０．６〜１．８Ｖである。

また、光を照射したときの無負荷状態の光起電圧（開放電圧Ｖｏｃ）を目安にしてもよい。すなわち、逆バイアス電圧が印加される１対の光電変換素子Ｄ間に接続される光電変換素子Ｄの開放電圧Ｖｏｃが逆バイアス電圧より大きくなるように（Ｎ−１）を設定してもよい。

開放電圧を目安にする場合、光電変換素子の開放電圧を直接測定してもよいが、たとえば、直列接続された光電変換素子全体の開放電圧を測定し、その測定値を光電変換素子の数で除すことで、１つの光電変換素子あたりの開放電圧の値を求めることもできる。

たとえば、逆バイアス電圧が印加される１対の光電変換素子Ｄ間に接続される光電変換素子Ｄの数（Ｎ−１）を以下のように設定することができる。

たとえば、逆バイアス電圧が８Ｖである場合であって、光電変換素子Ｄが単層のＰＩＮ接合を有するときには、（Ｎ−１）は１２以上が好ましく、１５以上がさらに好ましい。また、光電変換素子Ｄがタンデム構造を有する、すなわち２層のＰＩＮ接合を有するときには、（Ｎ−１）は６以上が好ましく、７以上がさらに好ましい。また、光電変換素子Ｄがトリプル構造を有する、すなわち３層のＰＩＮ接合を有するときには、（Ｎ−１）は４以上が好ましく、５以上がさらに好ましい。

逆バイアス電圧が印加される１対の光電変換素子Ｄ間に接続される光電変換素子Ｄの数が多くなるほど、順方向電流が減るため、逆バイアス処理に寄与する電力を増加させることができ、確実に逆バイアス処理を行うことができる。このため、逆バイアス電圧が印加される１対の光電変換素子Ｄ間に接続される光電変換素子Ｄの数は多い方が好ましい。一方、逆バイアス電圧が印加される１対の光電変換素子Ｄ間に接続される光電変換素子Ｄの数が多すぎると、同時に逆バイアス処理できる光電変換素子の数が少なくなるため好ましくない。

なお、本発明の第１の実施の形態に係る薄膜光電変換モジュールの製造方法および製造装置では、逆バイアス電圧が３Ｖであるとしたが、これに限定するものではない。逆バイアス電圧は、光電変換素子ＤのＰＩＮ接合が破壊されて短絡状態となることを防ぐために、光電変換素子Ｄの耐電圧以下の電圧であればよい。光電変換素子の耐電圧は、半導体層の膜厚および層数等、光電変換素子の構造により異なるが、一般的には数Ｖ〜２０Ｖ程度である。

次に、電位供給部２は、逆バイアス電圧の印加された光電変換素子Ｄに隣接する光電変換素子Ｄを新たに逆バイアス電圧が印加されるべき光電変換素子Ｄに設定する。そして、電位供給部２は、新たに設定された光電変換素子Ｄに逆バイアス電圧を印加する。

より詳細には、切り替え部１１において、スイッチＳＷ２は、裏面電極ＲＳ２、ＲＳ（Ｎ＋２）、ＲＳ（２Ｎ＋２）およびＲＳ（３Ｎ＋２）とノードＶ１とを接続する。スイッチＳＷ３は、裏面電極ＲＳ３、ＲＳ（Ｎ＋３）、ＲＳ（２Ｎ＋３）およびＲＳ（３Ｎ＋３）とノードＶ２とを接続する。また、スイッチＳＷ１，ＳＷ４〜ＳＷＮは、他の裏面電極ＲＳを開放状態とする。

これにより、光電変換素子Ｄ２、Ｄ（Ｎ＋２）、Ｄ（２Ｎ＋２）およびＤ（３Ｎ＋２）に３Ｖの逆バイアス電圧が印加される。

以降も同様に、新たに逆バイアス電圧が印加されるべき光電変換素子Ｄの設定および新たに設定された光電変換素子Ｄへの逆バイアス電圧印加を繰り返し行なう。このような動作を合計Ｎ回行なうことにより、すべての光電変換素子Ｄの逆バイアス処理を行なうことができる。

なお、ここでは、電位供給部２は、逆バイアス電圧の印加された光電変換素子Ｄに隣接する光電変換素子Ｄを新たに逆バイアス電圧が印加されるべき光電変換素子Ｄに設定する構成であるとしたが、これに限定するものではない。逆バイアス電圧の印加されていない光電変換素子Ｄを新たに逆バイアス電圧が印加されるべき光電変換素子Ｄに設定する構成であればよい。

ところで、複数の光電変換素子に逆バイアス電圧を印加して同時に処理する方法として、以下のような方法が考えられる。

図４は、薄膜光電変換モジュールの製造装置において複数の光電変換素子に逆バイアスをかけた状態を示す回路図である。

図４を参照して、特開２０００−３２３７３８号公報に記載された装置を用いて、間に１個の光電変換素子Ｄを挟む１対の光電変換素子Ｄを選択し、選択した光電変換素子Ｄを同時に逆バイアス処理する。例えば、光電変換素子Ｄ６と光電変換素子Ｄ４とを同時に逆バイアス処理する。すなわち、裏面電極ＲＳ７および裏面電極ＲＳ５に３Ｖの電位を付与し、かつ、裏面電極ＲＳ６および裏面電極ＲＳ４に０Ｖの電位を付与する。

この場合、光電変換素子Ｄ５のｐ側電極が３Ｖの電位となり、かつ、ｎ側電極が０Ｖの電位となるため、光電変換素子Ｄ５に過大な順方向電流ＩＦが流れる。そうすると、光電変換素子Ｄ５が破損し、また、逆バイアス電圧を供給する電源の電力容量以上の過大電流が流れ、各光電変換素子に印加する電圧を所望の電圧に保つことができないという問題が生じる。

しかしながら、本発明の第１の実施の形態に係る薄膜光電変換モジュールの製造方法および製造装置では、直列接続された複数個の光電変換素子Ｄのうち、複数個の光電変換素子Ｄが間に接続された１対の光電変換素子Ｄを逆バイアス電圧が印加されるべき１対の光電変換素子に設定する。電位供給部２は、複数個の光電変換素子Ｄが間に接続された１対の光電変換素子Ｄの裏面電極ＲＳにそれぞれ接地電位を供給し、かつこの１対の光電変換素子Ｄの表面電極Ｓにそれぞれ３Ｖの電位を供給する。

このような構成により、逆バイアス電圧が印加されるべき１対の光電変換素子の間に直列接続された光電変換素子の数を適切に設定することで、光電変換素子に過大な順方向電流が流れることを防ぐことができる。また、光電変換素子ごとに電源を用意することなく、より少ない電源で同時に複数個の光電変換素子Ｄに逆バイアス処理を行なうことができる。したがって、本発明の第１の実施の形態に係る薄膜光電変換モジュールの製造方法および製造装置では、複数の直列接続された光電変換素子の逆バイアス処理を簡易な構成で安定して短時間で行なうことができる。

なお、本実施の形態および以下の実施の形態において、「同時に逆バイアス処理する」とは、複数の光電変換素子の逆バイアス処理が同時に開始および終了される場合に限らず、異なった時刻に開始される場合および異なった時刻に終了する場合も含む。すなわち、ある時刻において、複数の光電変換素子に逆バイアス電圧が印加されて逆バイアス処理が行なわれていればよい。

また、本実施の形態および以下の実施の形態においては、端子１４を裏面電極ＲＳに接触させているが、表面電極Ｒが露出している場合には、表面電極Ｒに端子１４を接触させても良い。すなわち、端子１４を裏面電極ＲＳおよび表面電極Ｒのいずれに接触させても良い。

また、本実施の形態および以下の実施の形態においては、透明基板を使用したスーパーストレート型の光電変換素子を例に挙げたが、不透明基板を使用したサブストレート型の光電変換素子であってもよい。

次に、本発明の他の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。

＜第２の実施の形態＞
本実施の形態は、第１の実施の形態に係る薄膜光電変換モジュールの製造方法および製造装置と比べて印加する電位の種類を増やした薄膜光電変換モジュールの製造方法および製造装置に関する。以下で説明する内容以外は第１の実施の形態に係る薄膜光電変換モジュールの製造方法および製造装置と同様である。

以下、本発明の第２の実施の形態に係る薄膜光電変換モジュールの製造装置が光電変換素子に逆バイアスをかける際の動作について説明する。

図５は、本発明の第２の実施の形態に係る薄膜光電変換モジュールの製造装置がバイアス電圧を供給する動作を示す図である。

図６は、本発明の第２の実施の形態に係る薄膜光電変換モジュールの製造装置がバイアス電圧を供給する動作を示すグラフ図である。

図５および図６を参照して、電位生成部２１は、電位Ｖ１と電位Ｖ２との間のレベルを有し、かつ光電変換素子Ｄ１およびＤ（Ｎ＋１）間、光電変換素子Ｄ（Ｎ＋１）およびＤ（２Ｎ＋１）間ならびに光電変換素子Ｄ（２Ｎ＋１）およびＤ（３Ｎ＋１）間の各々に接続された（Ｎ−１）個の光電変換素子Ｄ同士を接続するノードＶＢ２〜ＶＢＮの数だけ互いに異なる複数個の電位を生成する。すなわち、電位生成部２１は、互いに異なる（Ｎ−２）個の電位を生成する。

電位供給部２２は、たとえば接地電位をノードＶＢ１に供給し、電位ＶＲたとえば３Ｖの電位をノードＶＢ２に供給する。これにより、光電変換素子Ｄ１、Ｄ（Ｎ＋１）、Ｄ（２Ｎ＋１）およびＤ（３Ｎ＋１）に３Ｖの逆バイアス電圧が印加される。このような構成により、複数個の光電変換素子Ｄを同時に逆バイアス処理することができる。すなわち、Ｎ個の光電変換素子Ｄで構成される組数の光電変換素子Ｄを１回の電位設定で逆バイアス処理することができる。したがって、光電変換素子の逆バイアス処理時間を短縮することができる。

なお、電位供給部２２は、ノードＶＢ２〜ＶＢＮのすべてに電位を供給する構成に限らず、少なくともいずれか１つのノードに電位Ｖ１と電位Ｖ２との間のレベルを有する電位を供給する構成であってもよい。

また、電位供給部２２は、光電変換素子Ｄ２〜ＤＮ、Ｄ（Ｎ＋２）〜Ｄ（Ｎ＋Ｎ）およびＤ（２Ｎ＋２）〜Ｄ（２Ｎ＋Ｎ）にそれぞれ順バイアスがかかるように、（Ｎ−２）個の電位をノードＶＢ３〜ＶＢＮに供給する。

電位供給部２２は、表面電極ＲＳ１〜ＲＳＮの組と、表面電極ＲＳ（Ｎ＋１）〜ＲＳ（Ｎ＋Ｎ）の組と、表面電極ＲＳ（２Ｎ＋１）〜ＲＳ（２Ｎ＋Ｎ）の組とで、対応の裏面電極ＲＳに共通の電位を供給する。これにより、各組において同じ逆バイアス電圧および同じ順バイアス電圧を各光電変換素子Ｄに印加することができる。

また、電位生成部２１は、等間隔のレベル差を有する（Ｎ−２）個の電位を生成する。電位供給部２２は、等間隔のレベル差を有する（Ｎ−２）個の電位をノードＶＢ３〜ＶＢＮに供給する。このような構成により、各光電変換素子Ｄに印加する順バイアス電圧を等しくすることができる。なお、電位生成部２１は、等間隔のレベル差を有する電位を生成する構成に限定されるものではない。

電位ＶＲのレベルをＶＲとすると、たとえば、電位供給部２２は、ノードＶＢ１に接地電位を供給し、ノードＶＢ２にＶＲの電位を供給し、ノードＶＢ３にＶＲ×（Ｎ−２）／（Ｎ−１）の電位を供給し、ノードＶＢ４にＶＲ×（Ｎ−３）／（Ｎ−１）の電位を供給し、以降同様に、ノードＶＢＮにＶＲ×１／（Ｎ−１）の電位を供給する（グラフＡ１）。

これにより、光電変換素子Ｄ１、Ｄ（Ｎ＋１）、Ｄ（２Ｎ＋１）およびＤ（３Ｎ＋１）にそれぞれＶＲの逆バイアス電圧が印加される。また、光電変換素子Ｄ２〜ＤＮ、Ｄ（Ｎ＋２）〜Ｄ（Ｎ＋Ｎ）およびＤ（２Ｎ＋２）〜Ｄ（２Ｎ＋Ｎ）にそれぞれＶＲ／（Ｎ−１）の順バイアス電圧が印加される。

このような構成により、順バイアスがかかる光電変換素子を通して流れる電流を電位生成部２１の電流容量より十分に小さくすることができるため、電位生成部２１の電流容量が不足することなく、複数個の光電変換素子Ｄを同時に逆バイアス処理することができる。

すなわち、順バイアスがかかる光電変換素子Ｄ２〜ＤＮ、Ｄ（Ｎ＋２）〜Ｄ（Ｎ＋Ｎ）およびＤ（２Ｎ＋２）〜Ｄ（２Ｎ＋Ｎ）の中で、多くの光電変換素子が短絡している場合であっても、これらの光電変換素子に印加される順バイアス電圧はＶＲ／（Ｎ−１）で固定されている。このため、光電変換素子が短絡していてもＶＲ／（Ｎ−１）の電圧による電流が流れるだけであることから、逆バイアス電圧を供給する電源の電力容量以上の過大電流が流れることを防ぐことができるため、逆バイアス処理を確実に行なうことができる。

なお、ＶＲ／（Ｎ−１）の順バイアス電圧は、光電変換素子Ｄの内蔵電位より小さいことが好ましい。このような構成により、光電変換素子Ｄを通して電流が殆ど流れないようにすることができる。

図７は、本発明の第２の実施の形態に係る薄膜光電変換モジュールの製造装置において複数の光電変換素子に逆バイアスおよび順バイアスをかけた状態の具体例を示す回路図である。

図７を参照して、電位供給部２２は、ノードＶＢ１に０ボルトを供給し、ノードＶＢ２に３ボルトを供給し、ノードＶＢ３に９／４ボルトを供給し、ノードＶＢ４に６／４ボルトを供給し、ノードＶＢ５に３／４ボルトを供給する。

他の例として、ＶＲ＝８Ｖ、Ｎ＝１０の場合、電位供給部２２は、ノードＶＢ１に０ボルトを供給し、ノードＶＢ２に８ボルトを供給し、ノードＶＢ３に７．１１ボルトを供給し、ノードＶＢ４に６．２２ボルトを供給し、ノードＶＢ５に５．３３ボルトを供給し、ノードＶＢ６に４．４４ボルトを供給し、ノードＶＢ７に３．５６ボルトを供給し、ノードＶＢ８に２．６７ボルトを供給し、ノードＶＢ９に１．７８ボルトを供給し、ノードＶＢ１０に０．８９ボルトを供給する。

次に、電位供給部２２は、ノードＶＢ２に接地電位を供給し、ノードＶＢ３にＶＲの電位を供給し、ノードＶＢ４にＶＲ×（Ｎ−２）／（Ｎ−１）の電位を供給し、ノードＶＢ５にＶＲ×（Ｎ−３）／（Ｎ−１）の電位を供給し、以降同様に、ノードＶＢＮにＶＲ×２／（Ｎ−１）の電位を供給し、ノードＶＢ１にＶＲ×１／（Ｎ−１）の電位を供給する（グラフＡ２）。

これにより、光電変換素子Ｄ２、Ｄ（Ｎ＋２）、Ｄ（２Ｎ＋２）およびＤ（３Ｎ＋２）にそれぞれＶＲの逆バイアス電圧が印加される。また、光電変換素子Ｄ３〜Ｄ（Ｎ＋１）、Ｄ（Ｎ＋３）〜Ｄ（２Ｎ＋１）およびＤ（２Ｎ＋３）〜Ｄ（３Ｎ＋１）にそれぞれＶＲ／（Ｎ−１）の順バイアス電圧が印加される。

以降同様に、電位供給部２２は、グラフＡ３〜ＡＮに示すようにノードＶＢ１〜ＶＢＮに供給する電位を切り替えることにより、光電変換素子Ｄ３〜ＤＮ、Ｄ（Ｎ＋３）〜Ｄ（Ｎ＋Ｎ）およびＤ（２Ｎ＋３）〜Ｄ（２Ｎ＋Ｎ）に３Ｖの逆バイアス電圧を順次印加する。

このように、電位供給部２２は、新たに逆バイアス電圧が印加されるべき光電変換素子Ｄの設定および新たに設定された光電変換素子Ｄへの逆バイアス電圧印加を繰り返し行なう。このような動作を合計Ｎ回行なうことにより、すべての光電変換素子Ｄの逆バイアス処理を行なうことができる。

その他の構成および動作は第１の実施の形態に係る薄膜光電変換モジュールの製造方法および製造装置と同様であるため、ここでは詳細な説明を繰り返さない。したがって、本発明の第２の実施の形態に係る薄膜光電変換モジュールの製造方法および製造装置では、複数の直列接続された光電変換素子の逆バイアス処理を簡易な構成で安定して短時間で行なうことができる。

次に、本発明の他の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。

＜第３の実施の形態＞
本実施の形態は、切り替え部を用いない薄膜光電変換モジュールの製造方法および製造装置に関する。以下で説明する内容以外は第１の実施の形態に係る薄膜光電変換モジュールの製造方法および製造装置と同様である。

図８は、本発明の第３の実施の形態に係る薄膜光電変換モジュールの製造装置の概略上面図である。図９は、本発明の第３の実施の形態に係る薄膜光電変換モジュールの製造装置の図８におけるＩＸ−ＩＸ断面を示す断面図である。

図８および図９を参照して、薄膜光電変換モジュールの製造装置１０３は、薄膜光電変換モジュールの製造装置１０１と比べて、切り替え部１１を備えない構成である。

薄膜光電変換モジュールの製造装置１０３において、たとえば隣接する２個の光電変換素子Ｄの裏面電極ＲＳに対応する間隔で２個の端子１４が設けられ、この２個の端子の複数組が間隔をあけて設けられている。

以下、本発明の第３の実施の形態に係る薄膜光電変換モジュールの製造装置を用いて光電変換素子に逆バイアスをかける方法について説明する。

まず、薄膜光電変換モジュールの製造装置１０３の位置決めを行なう。すなわち、複数個の端子１４がそれぞれ図８および図９で示す位置になるように薄膜光電変換モジュールの製造装置１０３を光電変換素子Ｄの配列方向および延伸方向に移動させる。

次に、薄膜光電変換モジュールの製造装置１０３を降下させることにより、光電変換素子Ｄの裏面電極ＲＳに複数個の端子１４を接触させる。

次に、薄膜光電変換モジュールの製造装置１０３を用いて複数個の光電変換素子Ｄを同時に逆バイアス処理する。すなわち、複数個の端子１４を介して複数個の光電変換素子Ｄに同時に逆バイアス電圧を印加する。

次に、薄膜光電変換モジュールの製造装置１０３を上昇させる。そして、前回と異なる新たな光電変換素子Ｄに逆バイアス電圧が印加されるように、薄膜光電変換モジュールの製造装置１０３を光電変換素子Ｄの配列方向に移動させ、降下させ、そして逆バイアス電圧を印加する。

以降も同様に、薄膜光電変換モジュールの製造装置１０３の移動および光電変換素子Ｄへの逆バイアス電圧印加を繰り返し行なうことにより、すべての光電変換素子Ｄの逆バイアス処理を行なうことができる。

その他の構成および動作は第１の実施の形態に係る薄膜光電変換モジュールの製造方法および製造装置と同様であるため、ここでは詳細な説明を繰り返さない。したがって、本発明の第３の実施の形態に係る薄膜光電変換モジュールの製造方法および製造装置では、複数の直列接続された光電変換素子の逆バイアス処理を簡易な構成で安定して短時間で行なうことができる。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

本発明の第１の実施の形態に係る薄膜光電変換モジュールの製造装置の概略図である。 本発明の第１の実施の形態に係る薄膜光電変換モジュールの等価回路図である。 本発明の第１の実施の形態に係る薄膜光電変換モジュールの製造装置が逆バイアス電圧を供給する動作を示す図である。 薄膜光電変換モジュールの製造装置において複数の光電変換素子に逆バイアスをかけた状態を示す回路図である。 本発明の第２の実施の形態に係る薄膜光電変換モジュールの製造装置がバイアス電圧を供給する動作を示す図である。 本発明の第２の実施の形態に係る薄膜光電変換モジュールの製造装置がバイアス電圧を供給する動作を示すグラフ図である。 本発明の第２の実施の形態に係る薄膜光電変換モジュールの製造装置において複数の光電変換素子に逆バイアスおよび順バイアスをかけた状態の具体例を示す回路図である。 本発明の第３の実施の形態に係る薄膜光電変換モジュールの製造装置の概略上面図である。 本発明の第３の実施の形態に係る薄膜光電変換モジュールの製造装置の図８におけるＩＸ−ＩＸ断面を示す断面図である。 従来の薄膜光電変換モジュールの概略断面図である。 従来の薄膜光電変換モジュールの等価回路図である。

符号の説明

１，２１ 電位生成部、２，２２ 電位供給部、１１ 切り替え部、１４ 端子、１５ ケーブル、１０１，１０３ 薄膜光電変換モジュールの製造装置、ＲＳ１〜ＲＳ（３Ｎ＋２） 裏面電極、Ｄ１〜Ｄ（３Ｎ＋２） 光電変換素子、ＳＷ１〜ＳＷＮ スイッチ、Ｂ 透明絶縁基板、Ｓ１〜Ｓ６ 表面電極、Ｌ 半導体層。

Claims (10)

1. 直列接続され、各々が第１電極および第２電極を有する複数個の光電変換素子を含み、隣接する一方の前記光電変換素子の第２電極と他方の前記光電変換素子の第１電極とが接続された薄膜光電変換モジュールの製造方法であって、
   第１の電位および第２の電位を生成するステップと、
   前記複数個の光電変換素子のうち、複数個の前記光電変換素子が間に接続された１対の前記光電変換素子を第１の前記光電変換素子および第２の前記光電変換素子に設定するステップと、
   前記第１の光電変換素子および前記第２の光電変換素子の第１電極にそれぞれ前記第１の電位を供給し、かつ前記第１の光電変換素子および前記第２の光電変換素子の第２電極にそれぞれ前記第２の電位を供給することにより、前記第１の光電変換素子および前記第２の光電変換素子に逆バイアスをかけるステップとを含む薄膜光電変換モジュールの製造方法。
2. 前記薄膜光電変換モジュールの製造方法は、さらに、
   前記第１の電位と前記第２の電位との間のレベルを有する１または複数の電位を生成するステップと、
   前記第１の光電変換素子および前記第２の光電変換素子の間に接続された複数個の前記光電変換素子同士を接続する１または複数のノードに前記１または複数の電位を供給するステップとを含む請求項１に記載の薄膜光電変換モジュールの製造方法。
3. 前記薄膜光電変換モジュールの製造方法は、さらに、
   前記第１の電位と前記第２の電位との間のレベルを有する１または複数の電位を生成するステップと、
   前記第１の光電変換素子および前記第２の光電変換素子の間に接続された前記複数個の光電変換素子にそれぞれ順バイアスがかかるように、前記第１の光電変換素子および前記第２の光電変換素子の間に接続された前記複数個の光電変換素子同士を接続する複数のノードに前記１または複数の電位を供給するステップとを含む請求項１に記載の薄膜光電変換モジュールの製造方法。
4. 前記第１の光電変換素子および前記第２の光電変換素子を設定するステップにおいては、前記複数個の光電変換素子のうち、３個以上の前記光電変換素子が間に接続された１対の前記光電変換素子を前記第１の光電変換素子および前記第２の光電変換素子に設定し、
   前記複数の電位を生成するステップにおいては、前記３個以上の前記光電変換素子同士を接続する複数のノードの数の電位であって、等間隔のレベル差を有する複数の電位を生成する請求項３に記載の薄膜光電変換モジュールの製造方法。
5. 前記薄膜光電変換モジュールの製造方法は、さらに、
   前記第１の光電変換素子および前記第２の光電変換素子の間に接続された複数個の光電変換素子のうちのいずれかを新たな第１の光電変換素子に設定し、かつ前記第１の光電変換素子との間に前記第２の光電変換素子を挟む前記光電変換素子を新たな第２の光電変換素子に設定するステップと、
   前記新たな第１の光電変換素子および前記新たな第２の光電変換素子の第１電極にそれぞれ前記第１の電位を供給し、かつ前記新たな第１の光電変換素子および前記新たな第２の光電変換素子の第２電極にそれぞれ前記第２の電位を供給するステップとを含む請求項１に記載の薄膜光電変換モジュールの製造方法。
6. 前記第１の光電変換素子および前記第２の光電変換素子を設定するステップにおいては、前記第１の電位および前記第２の電位の差を前記光電変換素子の内蔵電位で除した数より大きい数の前記光電変換素子が間に接続された１対の前記光電変換素子を前記第１の光電変換素子および前記第２の光電変換素子に設定する請求項１に記載の薄膜光電変換モジュールの製造方法。
7. 前記第１の電位および前記第２の電位の差は、前記光電変換素子の耐電圧以下である請求項１に記載の薄膜光電変換モジュールの製造方法。
8. 直列接続され、各々が第１電極および第２電極を有する複数個の光電変換素子を含み、隣接する一方の前記光電変換素子の第２電極と他方の前記光電変換素子の第１電極とが接続された薄膜光電変換モジュールの製造装置であって、
   第１の電位および第２の電位を生成することが可能に構成された電位生成部と、
   前記電位生成部によって生成された前記第１の電位および前記第２の電位を前記光電変換素子に供給することが可能に構成された電位供給部とを備え、
   前記電位供給部は、複数個の前記光電変換素子が間に接続された第１の前記光電変換素子および第２の前記光電変換素子の第１電極にそれぞれ前記第１の電位を供給し、かつ前記第１の光電変換素子および前記第２の光電変換素子の第２電極にそれぞれ前記第２の電位を供給することが可能に構成された薄膜光電変換モジュールの製造装置。
9. 前記電位生成部は、さらに、前記第１の電位と前記第２の電位との間のレベルを有する１または複数の電位を生成することが可能に構成され、
   前記電位供給部は、さらに、前記第１の光電変換素子および前記第２の光電変換素子の間に接続された複数個の前記光電変換素子同士を接続する１または複数のノードに前記１または複数の電位を供給することが可能に構成された請求項８に記載の薄膜光電変換モジュールの製造装置。
10. 前記電位生成部は、さらに、前記第１の電位と前記第２の電位との間のレベルを有する１または複数の電位を生成することが可能に構成され、
    前記電位供給部は、さらに、前記第１の光電変換素子および前記第２の光電変換素子の間に接続された前記複数個の光電変換素子にそれぞれ順バイアスがかかるように、前記第１の光電変換素子および前記第２の光電変換素子の間に接続された前記複数個の光電変換素子同士を接続する複数のノードに前記１または複数の電位を供給することが可能に構成された請求項８に記載の薄膜光電変換モジュールの製造装置。

Images