JP2009200309A - 自動配置配線方法および半導体装置 - Google Patents
自動配置配線方法および半導体装置 Download PDFInfo
- Publication number
- JP2009200309A JP2009200309A JP2008041385A JP2008041385A JP2009200309A JP 2009200309 A JP2009200309 A JP 2009200309A JP 2008041385 A JP2008041385 A JP 2008041385A JP 2008041385 A JP2008041385 A JP 2008041385A JP 2009200309 A JP2009200309 A JP 2009200309A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- vias
- wiring layer
- nth
- track
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【課題】コストの削減および製造容易性の向上を図りつつ、配線の配置の修正およびビアの分布の均一化を図れる自動配置配線方法を提供する。
【解決手段】この自動配置配線方法は、配線層間において複数のビアvを自動配置配線の対象領域の全体または一部に縦横に間隔を空けて配置し、前記配線層の配線M2s,M1sを前記複数のビアvの間を通る様に配置し、前記配線M2s,M1sの端部をその端部近傍のビアvs,vA,vBに接続する様にしたものである。
【選択図】図4
【解決手段】この自動配置配線方法は、配線層間において複数のビアvを自動配置配線の対象領域の全体または一部に縦横に間隔を空けて配置し、前記配線層の配線M2s,M1sを前記複数のビアvの間を通る様に配置し、前記配線M2s,M1sの端部をその端部近傍のビアvs,vA,vBに接続する様にしたものである。
【選択図】図4
Description
本発明は、半導体装置の配線およびビアを自動的に配置する自動配置配線方法、およびその自動配置配線方法で設計された半導体装置に関する。
従来の自動配置配線方法では、縦横の配線量を見積りそれに基づき概略配線を決め、その概略配線に基づき各配線層への配線の割り当てを決め、各配線層毎にその割り当てに基づき詳細配線を決め、その詳細配線に基づきビアの配置を決めている。即ち、配線の配置を決め、それに基づきビアの配置を決めている。
また従来の自動配置配線方法では、ビアの分布の不均一を抑える技術として、配線の配置を完了した後に空き領域にダミービアを配置する技術が用いられている。
この様な自動配置配線方法としは、例えば特許文献1に記載されたものある。
論理バグが発生すると、その度に配線の配置を修正する必要が生じるが、従来の自動配置配線方法では、配線の配置を修正すると、その度にビアの配置およびダミービアの配置を修正する必要が生じるので、修正費用が掛かるという欠点があった。
そこで、この発明の課題は、コストの削減および製造容易性の向上を図りつつ、配線の配置の修正およびビアの分布の均一化を行える自動配置配線方法および半導体装置を提供することにある。
上記課題を解決する為に、本発明の第1の形態に係る自動配置配線方法は、配線層間において複数のビアを自動配置配線の対象領域の全体または一部に縦横に間隔を空けて配置し、前記配線層の配線を前記複数のビアの間を通る様に配置し、前記配線の端部をその端部近傍の前記ビアに接続するものである。
本発明の第1の形態によれば、配線層間において複数のビアを自動配置配線の対象領域の全体または一部に平面視で縦横に間隔を空けて規則的に配置し、配線層の配線を平面視で複数のビアの間を通る様に配置し、それら配線の端部をその端部近傍のビアに接続するので、配線の配置を修正する必要が生じた場合、配線の配置のみを修正すれば良く、従来の様にビアの配置まで修正する必要が無く、ビア用マスクの費用削減(即ちコスト削減)を図れる。また複数のビアを自動配置配線の対象領域の全体または一部に縦横に間隔を空けて配置するので、配線の分布に依らずビアの分布の均一性を確保でき、製造容易性を向上できる。
実施の形態1.
この実施の形態に係る自動配置配線方法は、半導体装置の配線構造を設計するものであり、配線層間において複数のビアを自動配置配線の対象領域の全体または一部に平面視で縦横に間隔を空けて規則的に配置し、前記配線層の配線を平面視で前記複数のビアの間を通る様に配置し、前記配線の端部をその端部近傍の前記ビアに接続する様にしたものである。
この実施の形態に係る自動配置配線方法は、半導体装置の配線構造を設計するものであり、配線層間において複数のビアを自動配置配線の対象領域の全体または一部に平面視で縦横に間隔を空けて規則的に配置し、前記配線層の配線を平面視で前記複数のビアの間を通る様に配置し、前記配線の端部をその端部近傍の前記ビアに接続する様にしたものである。
以下、配線層が第1配線層とその上層の第2配線層との2層の場合で説明する。
まず図1の様に、複数のビアvが、第1配線層と第2配線層との間において、自動配置配線の対象領域の全体または一部に平面視で縦横に(即ち行列状に)間隔を空けて規則的に配置される。そしてビアvが配置されると、第1配線層および第2配線層にそれぞれ、上記の複数のビアvから構成される1つ以上のビア列が設定され、それら各ビア列の両側に、そのビア列に対応する1つ以上の配線トラックが設定される。
ここでは例えば、第1配線層には、複数のビアvの各行の配列をそれぞれ1つのビア列とする、横方向(x方向)に沿った複数のビア列R1,R2,…が設定される。そしてそれら各ビア列の両側に、そのビア列に対応する2つの配線トラックTu,Tdがそのビア列に沿って設定される。また第2配線層には、複数のビアvの各列の配列をそれぞれ1つのビア列とする、縦方向(y方向)に沿った複数のビア列L1,L2,…が設定される。そしてそれら各ビア列の両側に、そのビア列に対応する2つの配線トラックTl,Trがそのビア列に沿って設定される。
そして図2の様に、それら複数のビアvの配置領域を禁止領域として、各配線トラックTu,Td,Tl,Tr上に配線M1,M2が配置されて配線リソースが見積もられる。
そしてその見積もりに基づき実際の配線が設定される。ここでは、一例として図3の様に、第1配線層上の所定のA地点と第2配線層上の所定のB地点とを結ぶ配線が設定される場合を例に挙げて説明する。
まず図3の様に、A地点とB地点とを結ぶ配線として、概略的に例えば、第2配線層に設定された配線トラック(ここではビア列L1に対応する配線トラック)Tr上を通ってA地点付近とビアVs付近とを結ぶ配線M2sと、第1配線層に設定された配線トラック(ここではビア列R3に対応する配線トラック)Td上を通ってビアVs付近とB地点付近とを結ぶ配線M1sとが見積もられる。
そして図4の様に、各配線M1s(M2s)の端部がそれぞれ、その配線M1s(M2s)が配置する配線トラックTd(Tr)に対応するビア列R3(L1)上の、その配線M1s(M2s)の端部の近傍に在るビアvに接続される。ここでは、配線M1sの一方の端部はビアvBに接続され、配線M1sの他方の端部はビアvsに接続される。また配線M2sの一方の端部はビアvsに接続され、配線M2sの他方の端部はビアvAに接続される。
この様にして、第1配線層上のA地点と第2配線層上のB地点とを結ぶ配線として、A地点付近のビアvA→第2配線層の配線M2s→ビアvs→第1配線層の配線M1s→B地点付近のビアvBという配線(詳細配線)が設定される。
尚、この様に設計された半導体装置は、配線層間において自動配置配線の対象領域の全体または一部に縦横に間隔を空けて配置された複数のビアvと、前記配線層において複数のビアvの間を通る様に配置され、その端部がその端部近傍のビアvに接続された配線(例えばM1s,M2s)とを備えて構成されている。この構成では、複数のビアvは、全て使用される訳ではないが、使用されないビアvは、ビアvの分布の均一性を確保するためのダミービアとして機能する。
以上に説明した自動配置配線方法およびこの自動配置配線方法で設計された半導体装置によれば、配線層間において複数のビアvを自動配置配線の対象領域の全体または一部に平面視で縦横に間隔を空けて規則的に配置し、配線層の配線(例えばM1s,M2s)を平面視で複数のビアvの間を通る様に配置し、それら配線の端部をその端部近傍のビアvに接続するので、配線(例えばM1s,M2s)の配置を修正する必要が生じた場合、配線の配置のみを修正すれば良く、従来の様にビアvの配置まで修正する必要が無く、ビア用マスクの費用削減(即ちコスト削減)を図れる。
また複数のビアvを自動配置配線の対象領域の全体または一部に縦横に間隔を空けて配置するので、配線(例えばM1s,M2s)の分布に依らずビアvの分布の均一性を確保でき、製造容易性を向上できる。
また第1配線層(第2配線層)には、複数のビアvから構成される1つ以上のビア列R1,R2,…(L1,L2,…)が設定され、それら各ビア列の両側には、そのビア列に対応する1つ以上の配線トラックTu,Td(Tl,Tr)が設定され、それら各配線トラック上に配置された配線の端部は、その配線トラックに対応するビア列上の、当該配線の端部近傍に在るビアvに接続されるので、各配線の端部に対し、接続相手のビアを速やかに特定できる。
実施の形態2.
実施の形態1において更に、図5の様に、配線M1s(M2s)の端部H1(H2)を、その配線M1s(M2s)が配置された配線トラックTd(Tr)の設定方向(x方向(y方向))にオーバーハングする様に、ビアvs,vB(vs,vA)に接続させても良い。
実施の形態1において更に、図5の様に、配線M1s(M2s)の端部H1(H2)を、その配線M1s(M2s)が配置された配線トラックTd(Tr)の設定方向(x方向(y方向))にオーバーハングする様に、ビアvs,vB(vs,vA)に接続させても良い。
尚、図5では、配線M1s(M2s)の端部H1(H2)は、接続相手となるビアvs,vB(vs,vA)の手前で、その配線M1s(M2s)が配置する配線トラックTd(Tr)上からそのビアvs,vB(vs,vA)が配置するビア列R3(L1)上に経路変更し、そのビア列R3(L1)上を通ってビアvs,vB(vs,vA)にオーバーハングして接続する場合で図示されるが、この様な形のオーバーハングに限定するものではない。
以上に説明した自動配置配線方法およびこの自動配置配線方法で設計された半導体装置によれば、配線M1s(M2s)の端部H1(H2)がオーバーハングしてビアvs,vB(vs,vA)に接続される場合に、そのオーバーハングした端部H1(H2)が周辺の他の配線トラックと干渉する事を防止できる。
実施の形態3.
実施の形態1において更に、同一ビア列に対応する各配線トラックに優先順位を設定し、それら各配線トラック上に配置された配線の端部が同時に同一ビアの付近に配置された場合は、それらの中で、最高順位の優先順位の配線トラック上の配線の端部を優先的に前記同一ビアに接続し、次順位以降の優先順位の配線トラック上の配線の端部を、優先順位の順に、前記同一ビア列上において前記同一ビアの両側に最初に現れる未接続ビアの一方に接続する様にしてもよい。
実施の形態1において更に、同一ビア列に対応する各配線トラックに優先順位を設定し、それら各配線トラック上に配置された配線の端部が同時に同一ビアの付近に配置された場合は、それらの中で、最高順位の優先順位の配線トラック上の配線の端部を優先的に前記同一ビアに接続し、次順位以降の優先順位の配線トラック上の配線の端部を、優先順位の順に、前記同一ビア列上において前記同一ビアの両側に最初に現れる未接続ビアの一方に接続する様にしてもよい。
具体的には例えば、図6の様に、第2配線層に、複数のビアvの各列の配列をそれぞれ1つのビア列とする、縦方向(y方向)に沿った複数のビア列L1,L2,…が設定され、それら各ビア列の両側に、そのビア列に対応する4つの配線トラックTr1,Tr2,Tl1,Tl2がそのビア列に沿って設定された場合を考える。各配線トラックTr1,Tr2,Tl1,Tl2には、Tr1>Tl1>Tr2>Tr2の順(優先順位の高い順)に優先順位が設定されている。
この場合において、図6の様に、ビア列L1に対応する各配線トラックTr1,Tr2,Tl1,Tl2上に配線M2a,M2b,M2c,M2dが配置され、それらの一方の端部Ha,Hb,Hc,Hdがともに同一ビアvs1の近傍に配置された場合を考える。
この場合、図7の様に、まず最高順位の優先順位の配線トラックTr1上の配線M2cの端部Hcが、そのビアvs1に優先的に接続される。そして優先順位2番の配線トラックTl1上の配線M2bの端部Hbは、ビア列L1上においてビアvs1の両側に最初に現れる未接続ビアvs2,vs3の一方(例えばビアvs2)に接続される。そして優先順位3番の配線トラックTr2上の配線M2dの端部Hdは、ビア列L1上においてビアvs1の両側に最初に現れる未接続ビアvs3,vs4の一方(例えばビアvs3)に接続される。そして優先順位4番の配線トラックTl2上の配線M2aの端部Haは、ビア列L1上においてビアvs1の両側に最初に現れる未接続ビアvs4,vs5の一方(例えばビアvs5)に接続される。
以上に説明した自動配置配線方法によれば、同一ビア列(例えばL1)に対応する各配線トラックTr1,Tr2,Tl1,Tl2には優先順位が設定されており、それら各配線トラック上に配置された配線M2a,M2b,M2c,M2dの端部Ha,Hb,Hc,Hdが同時に同一ビアvs1の付近に配置された場合は、それらの中で、最高順位の優先順位の配線トラック(例えばTr1)上の配線M2cの端部Hcが同一ビアvs1に優先的に接続され、次順位以降の優先順位の配線トラックTl2,Tl1,Tr2上の配線M2a,M2b,M2dの端部Ha,Hb,Hdは、優先順位の順に、同一ビア列L1上において同一ビアvs1の両側に最初に現れる未接続ビアの一方に接続されるので、各配線M2a,M2b,M2c,M2dの端部Ha,Hb,Hc,Hdに対し、接続相手のビアを一層速やかに特定できる。
実施の形態4.
この実施の形態は、実施の形態1において配線層を3層以上とした場合において、各配線層間のビアの配置を、その上下の配線層間のビアの配置と重ならない様に(即ちスタックドビアにならない様に)ずらしたものである。以下、一例として第1〜第4配線層の4層の場合で説明する。
この実施の形態は、実施の形態1において配線層を3層以上とした場合において、各配線層間のビアの配置を、その上下の配線層間のビアの配置と重ならない様に(即ちスタックドビアにならない様に)ずらしたものである。以下、一例として第1〜第4配線層の4層の場合で説明する。
第1配線層(第n配線層)とその上層の第2配線層(第(n+1)配線層)との間に配置されるビアvを第1ビア(第nビア)v1とし、第2配線層とその上層の第3配線層(第(n+1)配線層)との間に配置されるビアvを第2ビア(第(n+1)ビア)v2とし、第3配線層と第4配線層との間に配置されるビアvを第3ビアv3とする。第1〜第3ビアv1,v2,v3はそれぞれ、図8の様に、実施の形態1と同様、各配線層間において自動配置配線の対象領域の全体または一部に縦横に間隔を開けて複数配置される。
第1配線層には、実施の形態1と同様、複数の第1ビアv1から構成される1つ以上のビア列(図示省略)が横方向(x方向:第1方向)に沿って設定され、それら各ビア列の両側に、そのビア列に対応する1つ以上の配線トラック(図示省略)がそのビア列に沿って(即ち横方向に沿って)設定される。これにより第1配線層の配線は、それら各ビア列に沿って(即ち横方向に沿って)配置される。
また第2配線層には、実施の形態1と同様、複数の第2ビアv2から構成される1つ以上のビア列(図示省略)が縦方向(y方向:第1方向に交差する第2方向)に沿って設定され、それら各ビア列の両側に、そのビア列に対応する1つ以上の配線トラック(図示省略)がそのビア列に沿って(即ち縦方向に沿って)設定される。これにより第2配線層の配線は、それら各ビア列に沿って(即ち縦方向に沿って)配置される。
また第3配線層には、実施の形態1と同様、複数の第3ビアv3から構成される1つ以上のビア列が横方向(x方向)に沿って設定され、それら各ビア列の両側に、そのビア列に対応する1つ以上の配線トラックがそのビア列に沿って(即ち横方向に沿って)設定される。これにより第3配線層の配線は、それら各ビア列に沿って(即ち横方向に沿って)配置される。
この設定の下で、第2ビアv2は、図8の様に、平面視において、第1ビアv1の配置から、第2配線層の配線が配置される方向(縦方向:y方向:第2方向)に沿って所定距離ずれた位置に配置される。また第3ビアv3は、図8の様に、平面視において、第2ビアv2の配置から、第3配線層の配線が配置される方向(横方向:x方向:第1方向)に沿って所定距離ずれた位置に配置される。そしてこの設定の下で、実施の形態1と同様にして配線を設定する。
以上に説明した自動配置配線方法およびこの自動配置配線方法で設計された半導体装置によれば、第2ビアv2は、図8の様に、平面視において、第1ビアv1の配置から、第2配線層の配線が配置される方向(縦方向:y方向:第2方向)に沿って所定距離ずれた位置に配置され、また第3ビアv3は、図8の様に、平面視において、第2ビアv2の配置から、第3配線層の配線が配置される方向(横方向:x方向:第1方向)に沿って所定距離ずれた位置に配置されるので、配線トラックの配置スペースを確保しつつスタックドビアを防止できる。
尚、この実施の形態では、配線層が4層の場合で説明したが、3層の場合および5層以上の場合も、同様に考えれば良い。
実施の形態5.
実施の形態1〜4において、第n配線層と第(n+1)配線層との配線トラック間隔が異なる場合において、第n配線層と第(n+1)配線層との間に配置される各ビアの間隔を、第n配線層と第(n+1)配線層との配線トラック間隔のうちの大きい方に対応(比例)させて、小さい方に対応させる場合よりも大きく設定する様にしてもよい。
実施の形態1〜4において、第n配線層と第(n+1)配線層との配線トラック間隔が異なる場合において、第n配線層と第(n+1)配線層との間に配置される各ビアの間隔を、第n配線層と第(n+1)配線層との配線トラック間隔のうちの大きい方に対応(比例)させて、小さい方に対応させる場合よりも大きく設定する様にしてもよい。
尚、第n配線層上の配線トラックと第(n+1)配線層上の配線トラックが直交する場合においては、第n配線層と第(n+1)配線層との間に配置される各ビアの縦方向の間隔および横方向の間隔のうち、一方の間隔(当該大きい方の配線トラック間隔と同方向の間隔)についてだけ、当該大きい方の配線トラック間隔に対応させて大きく設定し、他方の間隔(小さい方の配線トラック間隔と同方向の間隔)については、当該大きい方の配線トラック間隔に対応させて大きく設定してもよく、または当該小さい方の配線トラック間隔に対応させて小さく設定してもよい。
この様にすれば、配線トラック間隔が大きい方の配線層上において、各ビア間に設定される配線トラックの本数を、配線トラック間隔が大きくても必要な本数確保する事ができる。
v,vs,vA,vB,vs1,vs2,vs3,vs4,vs5,v1,v2,v3 ビア、R1,R2,…,L1,L2,… ビア列、Tu,Td,Tl,Tr,Tr1,Tr2,Tl1,Tl2 配線トラック、M1,M2,M1s,M2s,M2a,M2b,M2c,M2d 配線、H1,H2,Ha,Hb,Hc,Hd 配線の端部。
Claims (9)
- 配線層間において複数のビアを自動配置配線の対象領域の全体または一部に平面視で縦横に間隔を空けて規則的に配置し、
前記配線層の配線を平面視で前記複数のビアの間を通る様に配置し、
前記配線の端部をその端部近傍の前記ビアに接続することを特徴とする自動配置配線方法。 - 前記配線層には、前記複数のビアから構成される1つ以上のビア列が設定され、それら各ビア列の両側には、そのビア列に対応する1つ以上の配線トラックが設定され、それら各配線トラック上に配置された前記配線の端部は、その配線トラックに対応するビア列上の、当該配線の端部の近傍のビアに接続されることを特徴とする請求項1に記載の自動配置配線方法。
- 同一ビア列に対応する各配線トラックには優先順位が設定されており、それら各配線トラック上に配置された配線の端部が同時に同一ビアの付近に配置された場合は、それらの中で、最高順位の優先順位の配線トラック上の配線の端部が優先的に前記同一ビアに接続され、次順位以降の優先順位の配線トラック上の配線の端部は、優先順位の順に、前記同一ビア列上において前記同一ビアの両側に最初に現れる未接続ビアの一方に接続されることを特徴とする請求項2に記載の自動配置配線方法。
- 前記配線の端部がオーバーハングして前記ビアに接続される場合において、
前記配線の端部は、その配線が配置された配線トラックの設定方向にオーバーハングする様に、前記ビアに接続されることを特徴とする請求項1に記載の自動配置配線方法。 - 第n配線層と第(n+1)配線層との間に配置される前記ビアを第nビアとし、
前記第(n+1)配線層と第(n+2)配線層との間に配置される前記ビアを第(n+1)ビアとし、
前記第n配線層の配線は、前記複数の第nビアの間を第1方向に沿って配置され、
前記第(n+1)配線層の配線は、前記複数の第(n+1)ビアの間を前記第1方向に交差する第2方向に沿って配置され、
前記第(n+1)ビアは、平面視において、前記第nビアの配置から、前記第2方向に沿って所定距離ずれた位置に設定されることを特徴とする請求項1に記載の自動配置配線方法。 - 第n配線層と第(n+1)配線層との配線トラック間隔が異なる場合において、
第n配線層と第(n+1)配線層との間に配置される前記各ビアの間隔を、第n配線層と第(n+1)配線層との配線トラック間隔のうちの大きい方に対応させて大きく設定することを特徴とする請求項1に記載の自動配置配線方法。 - 配線層間において自動配置配線の対象領域の全体または一部に平面視で縦横に間隔を空けて規則的に配置された複数のビアと、
前記配線層において平面視で前記複数のビアの間を通る様に配置され、その端部がその近傍の前記ビアに接続された配線と、
を備えることを特徴とする半導体装置。 - 第n配線層と第(n+1)配線層との間に配置される前記ビアを第nビアとし、
前記第(n+1)配線層と第(n+2)配線層との間に配置される前記ビアを第(n+1)ビアとし、
前記第n配線層の配線は、前記複数の第nビアの間を第1方向に沿って配置され、
前記第(n+1)配線層の配線は、前記複数の第(n+1)ビアの間を前記第1方向に交差する第2方向に沿って配置され、
前記第(n+1)ビアは、平面視において、前記第nビアの配置から、前記第2方向に沿って所定距離ずれた位置に設定されることを特徴とする請求項7に記載の半導体装置。 - 前記配線の端部がオーバーハングして前記ビアに接続される場合において、
前記配線の端部は、その配線の長手方向に沿った方向にオーバーハングする様に、前記ビアに接続されることを特徴とする請求項7に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008041385A JP2009200309A (ja) | 2008-02-22 | 2008-02-22 | 自動配置配線方法および半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008041385A JP2009200309A (ja) | 2008-02-22 | 2008-02-22 | 自動配置配線方法および半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009200309A true JP2009200309A (ja) | 2009-09-03 |
Family
ID=41143485
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008041385A Pending JP2009200309A (ja) | 2008-02-22 | 2008-02-22 | 自動配置配線方法および半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009200309A (ja) |
-
2008
- 2008-02-22 JP JP2008041385A patent/JP2009200309A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4882455B2 (ja) | 半導体集積回路のユニットセルおよびユニットセルを使用した配線方法および配線プログラム | |
KR102389047B1 (ko) | 집적회로 내부의 전력망 도체 배치 | |
CN100378989C (zh) | 具有对角方向线路的半导体集成电路器件及其布置方法 | |
JP5820412B2 (ja) | 半導体集積回路 | |
JP2007013060A (ja) | 半導体装置 | |
JP2009049107A (ja) | ダミーパターンの配置装置及びその配置方法、プログラム、並びに半導体装置 | |
JP5711455B2 (ja) | 半導体装置及び該半導体装置のレイアウト方法 | |
US20090113370A1 (en) | Layout designing method for semiconductor device and layout design supporting apparatus for the same | |
US8823173B2 (en) | Semiconductor device having plurality of wiring layers and designing method thereof | |
JP2006100673A (ja) | 半導体集積回路 | |
JP2008227130A (ja) | 半導体集積回路およびレイアウト設計方法 | |
KR100783813B1 (ko) | 듀얼 스캔 방식의 유기 발광 소자 패널 | |
JP2007081220A (ja) | 半導体集積回路およびそのレイアウト設計方法 | |
US7010641B2 (en) | Integrated circuit routing resource optimization algorithm for random port ordering | |
JP2001257268A (ja) | レイアウト方法 | |
JP4610313B2 (ja) | 半導体集積回路の設計方法 | |
JP2009200309A (ja) | 自動配置配線方法および半導体装置 | |
JP5653001B2 (ja) | 半導体装置及び半導体装置の補償容量の配置方法 | |
US8307325B2 (en) | Method of semiconductor integrated circuit and computer readable medium | |
JP2007165487A (ja) | 半導体装置及びその設計方法 | |
JP2006237123A (ja) | 半導体集積回路 | |
JP2006244080A (ja) | 自動配置配線装置 | |
JP2642377B2 (ja) | 半導体集積回路装置及びその製造方法 | |
JPH11177029A (ja) | 半導体集積回路 | |
JPS62139342A (ja) | Lsi設計方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100524 |