JP2009199478A - メモリミラーリング自動構成制御方式 - Google Patents
メモリミラーリング自動構成制御方式 Download PDFInfo
- Publication number
- JP2009199478A JP2009199478A JP2008042326A JP2008042326A JP2009199478A JP 2009199478 A JP2009199478 A JP 2009199478A JP 2008042326 A JP2008042326 A JP 2008042326A JP 2008042326 A JP2008042326 A JP 2008042326A JP 2009199478 A JP2009199478 A JP 2009199478A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- mirroring
- hot
- computer
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】使用可能なメモリが枯渇する状況において、ハードウェアリソースを増やすことなくメモリ不足を解消する。
【解決手段】計算機は、ユーザが設定したメモリ使用率の閾値情報を保有している。OSは、常に現在使用しているメモリ使用率と、計算機が保有しているメモリ使用率の閾値を比較し監視する。OSは、現在使用しているメモリの使用率が、メモリ使用率の閾値以上になったことを検出したとき、F/Wに対してメモリ使用率が閾値を超えたことを報告する。報告を受け取った計算機のF/Wは、メモリミラーリングによって、OSが参照できないメモリをHot‐Removeする。その後F/Wはメモリミラーリング機能を解除し、このメモリを再びHot‐Addする。さらにF/Wは、Hot‐Addしたメモリを、OSが新たに参照できるメモリアドレス空間に配置し、OSに対して作業完了の報告を行う。
【選択図】図1
【解決手段】計算機は、ユーザが設定したメモリ使用率の閾値情報を保有している。OSは、常に現在使用しているメモリ使用率と、計算機が保有しているメモリ使用率の閾値を比較し監視する。OSは、現在使用しているメモリの使用率が、メモリ使用率の閾値以上になったことを検出したとき、F/Wに対してメモリ使用率が閾値を超えたことを報告する。報告を受け取った計算機のF/Wは、メモリミラーリングによって、OSが参照できないメモリをHot‐Removeする。その後F/Wはメモリミラーリング機能を解除し、このメモリを再びHot‐Addする。さらにF/Wは、Hot‐Addしたメモリを、OSが新たに参照できるメモリアドレス空間に配置し、OSに対して作業完了の報告を行う。
【選択図】図1
Description
本発明は、メモリミラーリング機能を持つ計算機に関する
ミッションクリティカルな分野において、システムの可用性を高めるため、フォールトトレラントシステムを構築するのが一般的である。その手段として、近年取り組まれている手法に、ハードウェアを冗長化する方法がある。この方法でのシステムは、冗長化しているハードウェアの一方で、致命的なエラーが発生しても、エラーが発生していないもう一方のハードウェアで稼動し続ける。
ハードウェアにはプロセッサ、メモリ、ハードディスクと様々存在するが、この中でもメモリの場合は、メモリをミラーリングすることで、冗長化し、可用性を高めることができる。この技術は、プロセッサが、2つのメモリに同一の内容を書込み、メモリから任意のデータを読込むとき、一方のメモリで致命的エラーが起きても、エラーが発生していないもう一方メモリからデータを読込む。これにより、特別な条件下でない限り、メモリのエラーによる致命的な障害は、回避できる。
特許文献1で述べているインタリーブメモリシステムでは、ひとつのメモリコントローラに対して、2つのチャネルが接続しており、それぞれのチャネルの先に、データを書込むデータセクション1とデータセクション2が存在する。従来までの方式では、プロセッサが、データをメモリに書込むとき、データセクション1だけに、目的のデータを書込み、その後、同一セクションに冗長化させたいデータを書込んでいた。そのため、冗長化させたいデータを書込むためには、先に目的のデータが書込み完了してから出なければ、行えない。
特許文献1では、プロセッサが、データをメモリに書込むとき、データセクション1に目的のデータを書込み、データセクション2に冗長化させたいデータを同時に書込む。これにより、プロセッサが、メモリにデータを書込むとき、データセクション1に目的のデータを書込むのと同時に、データセクション2に冗長化したいデータを書込む、といった並列処理を行うことができる。これにより、メモリにデータを書込む効率を、向上させている。
また、プロセッサが、メモリに書込むデータを、チャネル間でインタリーブさせており、メモリのデータを読込むのときの効率化も高めている。インタリーブとは、チャネル間でデータを保存するアドレスを分散させ、データアクセス時に、スループット低下をさせないため、一箇所のチャネルに集中させず、アクセス効率を高める技術である。
しかし、この特許文献1の技術を用いても、搭載しているメモリの容量を超えるようなアプリケーションを稼動させようとすると、スラッシングという現象が発生し、アプリケーションの動作に支障をきたす。この点の解決策に関して、発明が解決しようとする課題にて、詳細に説明する。
通常、OSは、アプリケーションを実行しようとするとき、メモリを消費する。OSは、その消費するメモリの量が、システムに搭載されているメモリを大幅に超えると、仮想メモリからのスワップイン、スワップアウトを頻繁に繰り返す。この状態に陥ると、OSは、アプリケーション処理能力が大幅に低下する。一般的に、この現象をスラッシング状態と呼ぶ。
このスラッシング状態に陥る一例として、ループ処理を含むプログラムに、メモリリークが存在する場合がある。メモリリークとは、一度確保したメモリを開放しないプログラムの不良のことである。OSが、このメモリリークが存在するプログラムを実行すると、消費するメモリ量は増大していく。前記に記したように、OSが消費するメモリ量が、搭載しているメモリを大幅に超えると、仮想メモリからのスワップイン、スワップアウトを頻繁に繰り返す。これにより、システムはスラッシング状態に陥る。
スラッシング状態から復帰するには、OSがメモリを大量に消費しているアプリケーションを終了させるしかないが、一旦、スラッシング状態に陥ると、OSがアプリケーションを終了することすらできない場合が多い。
上記で説明したスラッシングの問題が発生しうる場合、通常のシステムでは、あらかじめ、メモリを増設することで、スラッシングを回避することができる。しかし、メモリミラーリングを行っているシステムにおいて、同様の対策を行おうとすると、メモリの増設量は、通常のシステムと比べ、2倍のメモリを必要とする。メモリミラーリングとは、背景技術で説明したとおり、プロセッサが、2枚のメモリに同じデータを書込むことにより、データの冗長性を持たせる機能である。そのため、実際にOSが使用できるメモリは、半分になる。
本発明が解決しようとする課題は、上記で説明したスラッシングを、新たなメモリを増設することなく、解決することである。
本発明を行うシステムの構成して、計算機内に複数のメモリコントローラが存在し、対になるメモリコントローラ配下に、メモリのセットが存在する。メモリのセットとは、複数のメモリを、ひとつのメモリグループとしたものを示す。メモリのセットには、プライマリメモリのセットと、セカンダリメモリのセットがある。データの書込みの際、対になるメモリコントローラが、プライマリメモリのセットと、セカンダリメモリのセットに、同一のデータを書込むことにより、メモリミラーリングを行う。このような構成の計算機が、同一ネットワーク上に複数存在する。
計算機は、メモリをHot−Addする機能と、Hot−Removeする機能を兼ね備える。ここで述べたHot−AddとHot−Removeとは、システムを停止せず、動的にハードウェアリソースを、追加、又は削除する機能のことを示す。また、計算機は、あらかじめ、ユーザが設定したメモリ使用率の閾値の情報を持っている。このメモリ使用率の閾値は、メモリをミラーリングした状態で、OSが使用可能なメモリ量を、上限とする。OSは、常に現在のメモリ使用率と、計算機が持っているメモリ使用率の閾値を比較する。OSは、現在のメモリの使用率が、メモリ使用率の閾値以上になったとき、F/Wに対して、メモリ使用率が閾値を超えたことを報告する。
報告を受け取ったF/Wは、セカンダリメモリのセットを、Hot‐Removeし、メモリミラーリング機能を解除する。F/Wは、Hot‐Removeしたメモリのセットを再び、Hot‐Addし、初期化する。メモリのセットの初期化完了後、F/Wは、Hot‐Addしたメモリのセットを、OSが参照できるメモリアドレス空間に配置し、OSに対して作業完了の報告を行う。
さらに、OSは、現在のメモリ使用率と、計算機が持っているメモリ使用率の閾値を比較し続ける。現在のメモリの使用率が、メモリ使用率の閾値未満になった場合、OSは、セカンダリのメモリのセットに、保存されているデータを、一旦ハードディスクのスワップ領域に、退避する。そして、F/Wに対して、メモリ使用率が閾値未満になったことを報告する。
報告を受け取ったF/Wは、セカンダリのメモリのセットを、Hot‐Removeし、メモリミラーリング機能を有効にする。F/Wは、Hot‐Removeしたメモリのセットを、Hot‐Addし、プライマリメモリのセットのデータを、Hot‐Addしたセカンダリメモリのセットのデータに、コピーする。メモリのセットのデータを、コピー完了後、F/Wは、OSに対して作業完了の報告を行う。
以上、このような仕組みにより、事前にメモリ不足を検出し、システムがスラッシング状態に陥ることを未然に防ぐことができる。
本メモリミラーリング方式は、計算機に新たなメモリを搭載することなく、プログラムの不良に起因するメモリリークや、アプリケーション処理の一時的な高負荷によるメモリ不足に、柔軟に対応でき、システムがスラッシング状態に陥ることを、未然に防ぐことができる。
図1に、本発明の一実施形態の構成図を示す。計算機200の構成は、メモリコントローラ10に、チャネル30Aと30Zを介して、メモリ20Aと20Zが接続し、同様に、メモリコントローラ11に、チャネル31Aと31Zを介して、メモリ21Aと21Zが接続している。メモリコントローラ10とメモリコントローラ11は、メモリのセット300とメモリのセット301のメモリをミラーリングしており、メモリ20Aと21A、20Bと21Bに同一のデータを、書込む仕組みになっている。メモリは、30Aから30Z、31Aから31Zまで複数接続可能だが、説明を簡略化するために、30A、30Z、31A、31Zだけが、存在する構成で説明する。計算機200内には、上記に述べたメモリミラーリングのセットが100から10nまで、複数存在する。このような構成の計算機が、管理バス70を介して、計算機200から計算機20nまで、計算機200と同一ネットワーク上に存在する。各計算機200は、通信制御部80を介して、外部の計算機20nと、通信することができる。
計算機200は、あらかじめ、ユーザによって設定された管理情報60を保有している。この管理情報60には、自動メモリミラーリング制御機能を有効するか否かの情報と、メモリミラーリングを解除するメモリ使用率の閾値がある。自動メモリミラーリング制御機能とは、自動的に、メモリミラーリングの構成を変更する機能である。この制御機能は、計算機200で稼動するOSが、管理情報60に保存されているメモリ使用率の閾値を越えるメモリを、使用したときに、稼動する。この機能の詳細について、図2の制御フローで説明する。
図2(a)と(b)は、先に図1で示した構成において、自動メモリミラーリング機能を制御する動作フロー図を示したものである。この動作フロー図では、OSが、現在稼動しているメモリの使用率と、管理情報60に格納されているメモリ使用率の閾値を、比較した時点での始点( ステップ01)から開始している。
OSは、現在使用しているメモリ使用率が、計算機200に格納してあるメモリ使用率の閾値を超えたことを検出したとき(ステップ02)、F/Wサービスルーチンコールを用いて、メモリ構成変更指示をF/Wに通報する(ステップ03)。
F/Wは、メモリ構成変更指示を、OSから受けると(ステップ04)、計算機200に格納してある管理情報60にアクセスし、自動メモリミラーリング制御機能の情報を受信する。自動メモリミラーリング制御機能が、無効であるとき、F/Wは何も行わず、OSに正常値を返す(ステップ08)。自動メモリミラーリング制御機能の設定が有効の場合、F/Wは、現在のメモリ構成の設定を確認するため、システム制御部90に設定してある、メモリ構成状態情報61を参照する。メモリ構成がミラーリング状態ではなかった場合、F/Wは何も行わず、OSに正常値を返す(ステップ08)。メモリ構成がミラーリング状態であった場合は、F/Wは、メモリミラーリングを解除する領域のチェックを行う(ステップ09)。F/Wが、メモリミラーリング領域を、解除できるか否かの判定は、メモリを使用する用途で判断する。この用途については、後述の図4で詳細に説明する。メモリミラーリングを解除できない領域である場合、F/Wは何も行わず、OSに正常値を返す(ステップ08)。メモリミラーリングを解除できる領域である場合、F/Wは、メモリのセット301をHot‐Removeするように、メモリコントローラ11を設定する(ステップ9)。一定時間待っていても、メモリコントローラ11がHot‐Removeを完了しない場合、F/Wは、タイムアウトし、OSに異常終了示すレスポンスを返す(ステップ10)。
メモリのセット301のHot‐Remove完了後、F/Wは、ミラーリング機能を解除にするため、メモリコントローラ10とメモリコントローラ11に、ミラーリング機能を無効にする設定を行う(ステップ11)。この設定が完了すると、F/Wは、再びメモリのセット301をHot‐Addするように、メモリコントローラ11を設定する(ステップ12)。Hot−Remove時と同様に、一定時間待っていても、メモリコントローラ11がHot‐Add が完了しない場合、F/Wは、タイムアウトし、OSに異常終了示すレスポンスを返す(ステップ10)。Hot‐Add完了後、F/Wは、Hot‐Addしたメモリのセット301を初期化する(ステップ13)。初期化完了後、F/WはOSに正常終了示すレスポンスを返す(ステップ14)。ここまでのステップまで異常終了せず、動作が完了すると、OSは、ミラーリングするために、使用していたメモリ領域を、新たなメモリ領域として、使用することができる。
この間、OSは、初期の状態から一時的に、メモリ容量が増えた状態が稼動する。しかし、OSが、アプリケーションを終了することで、使用していたメモリを開放し、管理情報60のメモリ使用率の閾値を下回ると、再びメモリをミラーリングする。この時の動作フローを、図3で詳細に説明する。
図3の(a)と(b)は、先に図1で示した構成において、図2のフロー動作後、自動メモリミラーリング機能を制御する動作フロー図を示したものである。この動作フロー図では、図3と同様に、OSが、現在稼動しているメモリの使用率と、管理情報60のメモリ使用率の閾値を、比較した時点での始点( ステップ16)から開始している。
OSは、現在使用しているメモリ使用率が、管理情報60のメモリ使用率の閾値未満になったことを検出すると(ステップ17)、メモリのセット301にあるデータを、スワップ領域に退避する(ステップ18)。退避完了後、OSは、F/Wサービスルーチンコールを用いて、メモリ構成変更指示をF/Wに通報する(ステップ19)。
F/Wは、メモリ構成変更指示を、OSから受けると(ステップ20)、計算機200に格納してある管理情報60にアクセスし、自動メモリミラーリング制御機能の情報を受信する(ステップ22)。自動メモリミラーリング制御機能が、無効であるとき、F/Wは何も行わず、OSに正常値を返す(ステップ23)。自動メモリミラーリング制御機能の設定が有効の場合、F/Wは、現在のメモリ構成の設定を確認するため、システム制御部90に設定してある、メモリ構成状態情報61を参照する(ステップ24)。メモリ構成がミラーリング状態ではなかった場合、F/Wは何も行わず、OSに正常値を返す(ステップ23)。メモリ構成がミラーリング状態だった場合、F/Wは、メモリのセット301をHot‐Removeするように、メモリコントローラ11を設定する(ステップ25)。一定時間待っていても、メモリコントローラ11がHot‐Removeを完了しない場合、F/Wは、タイムアウトし、OSに異常終了示すレスポンスを返す(ステップ26)。
メモリのセット301のメモリをHot‐Remove完了後、F/Wは、メモリコントローラ10とメモリコントローラ11に、ミラーリング機能を有効にする設定を行う(ステップ27)。設定完了後、F/Wは、再びメモリのセット301をHot‐Addするように、メモリコントローラ11を設定する(ステップ28)。一定時間待っていても、メモリコントローラ11がHot‐Add が完了しない場合、F/Wは、タイムアウトし、OSに異常終了示すレスポンスを返す(ステップ26)。Hot‐Add完了後、F/Wは、メモリセット300のデータを、Hot‐Addしたメモリのセット301のデータにコピーする(ステップ29)。コピー完了後、F/WはOSに正常終了示すレスポンスを返す(ステップ30)。ここまでのステップ経て、メモリが枯渇気味な状況おいて、OSは、一時的に使用できるメモリが増加する。次に、この機能を、OSが使用するメモリの用途別に適応した例を、図4で説明する。
図4に、システム内の物理メモリアドレスと、OSが参照可能なアドレス領域の関係の概略図を示す。この図では、計算機が、メモリ20Aとメモリ20Zを、用途別に使用した例を表している。メモリ20Aは、OSがミッションクリティカルなアプリケーション実行するために、利用される。その他、通常のアプリケーションは、メモリ20Zを使用する。
図1で説明したように、メモリ20Aとメモリ21Aには、同様のデータが書込まれ、メモリ20Zとメモリ21Zには、同様のデータが書込まれる。また、メモリ21Aとメモリ21Zは、メモリミラーリングにより、OSから参照できない領域とする。今回、説明を簡潔にするため、各メモリの量は全てxとして考える。
図4の左図は、本発明が稼動していないときを、右図は本発明が稼動しているときを、示している。本発明が稼動していないとき、OSが使用できる総メモリ量は2xである。ここで、OSのメモリ使用量が、閾値を超えると、図2のステップ踏み、メモリミラーリングを解除する。ただし、OSが、使用しているメモリの領域をチェックし、ミッションクリティカルな用途で使用されているメモリ領域ならば、ミラーリングを解除しない。この判定は、図2のステップ09において、F/Wが行う。
図2の全てのステップ経て、図4の右図に示すように、OSが使用できる総メモリ量は、3xとなる。つまり、OSは、通常のメモリミラーリングを行っているときに比べ、1.5倍のメモリを、一時的に使用できるようになったことになる。今回の条件では、全て同一のメモリの量であったため、1.5倍となったが、ミッションクリティカルなアプリケーションに、使用するメモリ量を下げると、この数値は上昇する。
さらに、OSが使用するメモリ量が、メモリ使用率の閾値を下回ると、図3に示したステップをふむ。
以上、OSが、ミッションクリティカルなアプリケーションに使用しているメモリ領域を除き、部分的にミラーリングを解除することできる。結果、ミッションクリティカルなアプリケーションを稼動しているシステムの可用性を維持しつつ、OSが使用できるメモリ量が増加する。
10、11…メモリコントローラ、20A、20Z、21A、21Z…メモリ、30A、30Z、31A、31Z…チャネル、60…管理情報、61…メモリ構成状態情報、70…管理バス、80…通信制御部、90…システム制御部、100、10n…メモリミラーリングのセット、200、20n…計算機、300、301、30n…メモリのセット。
Claims (4)
- 計算機内に複数のメモリを搭載し、メモリをHot‐Add、Hot‐Removeできる機能を備え、メモリをミラーリングできるシステムにおいて、Hot‐Add、Hot‐Removeの機能を用いて、動的にミラーリングの機能を解除し、OSが使用可能なメモリ領域を増やすことを、特徴とするメモリミラーリングシステム。
- 請求項1のメモリミラーリングシステムにおいて、メモリの使用率が閾値未満になった場合、動的にメモリミラーリングの機能を、再び有効にできることを、特徴とするメモリミラーリングシステム。
- 請求項2のメモリミラーリングシステムにおいて、OSが使用するメモリの使用用途に応じて、部分的に、メモリミラーリングを解除できることを、特徴とするメモリミラーリングシステム。
- 請求項2のメモリミラーリングシステムにおいて、ユーザがメモリ使用率の閾値を動的に変更でき、また本機能を動的に有効もしくは無効に変更することができることを、特徴とするメモリミラーリングシステム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008042326A JP2009199478A (ja) | 2008-02-25 | 2008-02-25 | メモリミラーリング自動構成制御方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008042326A JP2009199478A (ja) | 2008-02-25 | 2008-02-25 | メモリミラーリング自動構成制御方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009199478A true JP2009199478A (ja) | 2009-09-03 |
Family
ID=41142880
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008042326A Pending JP2009199478A (ja) | 2008-02-25 | 2008-02-25 | メモリミラーリング自動構成制御方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009199478A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012190064A (ja) * | 2011-03-08 | 2012-10-04 | Nec Corp | 情報処理装置、メモリ管理方法、およびメモリ管理プログラム |
WO2012146998A1 (en) * | 2011-04-29 | 2012-11-01 | International Business Machines Corporation | Runtime dynamic performance skew elimination |
WO2013069136A1 (ja) * | 2011-11-10 | 2013-05-16 | 富士通株式会社 | 情報処理装置、情報処理方法、情報処理プログラム、および同プログラムを記録した記録媒体 |
US8479198B2 (en) | 2010-02-17 | 2013-07-02 | Hitachi, Ltd. | Hypervisor and server apparatus capable of restoring data inside a failure area |
WO2013146252A1 (ja) * | 2012-03-30 | 2013-10-03 | 日本電気株式会社 | ソフトウェア延命時期決定システム、ソフトウェア延命時期決定方法、およびプログラム |
WO2015025343A1 (ja) * | 2013-08-22 | 2015-02-26 | 富士通株式会社 | 電子回路、情報処理装置、及びメモリ制御方法 |
KR20170031230A (ko) * | 2014-09-16 | 2017-03-20 | 후아웨이 테크놀러지 컴퍼니 리미티드 | 메모리 할당 방법 및 장치 |
CN117312183A (zh) * | 2023-11-30 | 2023-12-29 | 苏州元脑智能科技有限公司 | 一种内存容量调整方法、装置、电子设备及存储介质 |
-
2008
- 2008-02-25 JP JP2008042326A patent/JP2009199478A/ja active Pending
Cited By (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8479198B2 (en) | 2010-02-17 | 2013-07-02 | Hitachi, Ltd. | Hypervisor and server apparatus capable of restoring data inside a failure area |
JP2012190064A (ja) * | 2011-03-08 | 2012-10-04 | Nec Corp | 情報処理装置、メモリ管理方法、およびメモリ管理プログラム |
US8738975B2 (en) | 2011-04-29 | 2014-05-27 | International Business Machines Corporation | Runtime dynamic performance skew elimination |
US8365023B2 (en) | 2011-04-29 | 2013-01-29 | International Business Machines Corporation | Runtime dynamic performance skew elimination |
JP2014502395A (ja) * | 2011-04-29 | 2014-01-30 | インターナショナル・ビジネス・マシーンズ・コーポレーション | コンピューティング・ストレージ環境における実行時動的性能スキュー排除のための方法、システム、コンピュータ・プログラム(実行時動的性能スキュー排除) |
GB2505115A (en) * | 2011-04-29 | 2014-02-19 | Ibm | Runtime dynamic performance skew elimination |
US8719645B2 (en) | 2011-04-29 | 2014-05-06 | International Business Machines Corporation | Runtime dynamic performance skew elimination |
WO2012146998A1 (en) * | 2011-04-29 | 2012-11-01 | International Business Machines Corporation | Runtime dynamic performance skew elimination |
US8443241B2 (en) | 2011-04-29 | 2013-05-14 | International Business Machines Corporation | Runtime dynamic performance skew elimination |
US9104316B2 (en) | 2011-04-29 | 2015-08-11 | International Business Machines Corporation | Runtime dynamic performance skew elimination |
US9552241B2 (en) | 2011-11-10 | 2017-01-24 | Fujitsu Limited | Information processing apparatus, method of information processing, and recording medium having stored therein program for information processing |
WO2013069136A1 (ja) * | 2011-11-10 | 2013-05-16 | 富士通株式会社 | 情報処理装置、情報処理方法、情報処理プログラム、および同プログラムを記録した記録媒体 |
WO2013146252A1 (ja) * | 2012-03-30 | 2013-10-03 | 日本電気株式会社 | ソフトウェア延命時期決定システム、ソフトウェア延命時期決定方法、およびプログラム |
WO2015025343A1 (ja) * | 2013-08-22 | 2015-02-26 | 富士通株式会社 | 電子回路、情報処理装置、及びメモリ制御方法 |
KR20170031230A (ko) * | 2014-09-16 | 2017-03-20 | 후아웨이 테크놀러지 컴퍼니 리미티드 | 메모리 할당 방법 및 장치 |
JP2017531252A (ja) * | 2014-09-16 | 2017-10-19 | 華為技術有限公司Huawei Technologies Co.,Ltd. | メモリ割当て方法および装置 |
KR101996975B1 (ko) * | 2014-09-16 | 2019-07-05 | 후아웨이 테크놀러지 컴퍼니 리미티드 | 메모리 할당 방법 및 장치 |
US10353609B2 (en) | 2014-09-16 | 2019-07-16 | Huawei Technologies Co., Ltd. | Memory allocation method and apparatus |
US10990303B2 (en) | 2014-09-16 | 2021-04-27 | Huawei Technologies Co., Ltd. | Memory allocation method and apparatus |
CN117312183A (zh) * | 2023-11-30 | 2023-12-29 | 苏州元脑智能科技有限公司 | 一种内存容量调整方法、装置、电子设备及存储介质 |
CN117312183B (zh) * | 2023-11-30 | 2024-02-20 | 苏州元脑智能科技有限公司 | 一种内存容量调整方法、装置、电子设备及存储介质 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009199478A (ja) | メモリミラーリング自動構成制御方式 | |
US8321622B2 (en) | Storage system with multiple controllers and multiple processing paths | |
US8255562B2 (en) | Adaptive data throttling for storage controllers | |
JP4902501B2 (ja) | 電力制御方法、計算機システム、及びプログラム | |
US20130268739A1 (en) | Hardware based memory migration and resilvering | |
US8412892B2 (en) | Storage system and ownership control method for storage system | |
JP2012208896A (ja) | ディスクアレイ装置、接続経路制御方法、及び接続経路制御プログラム | |
JP2008269142A (ja) | ディスクアレイ装置 | |
JP2005196490A (ja) | データ多重化のためのシステム及び方法 | |
JP2006313407A (ja) | ダーティデータ処理方法、ダーティデータ処理装置およびダーティデータ処理プログラム | |
JP6028415B2 (ja) | 仮想サーバ環境のデータ移行制御装置、方法、システム | |
JP2011227766A (ja) | 記憶手段の管理方法、仮想計算機システムおよびプログラム | |
JP4322240B2 (ja) | 再起動方法、システム及びプログラム | |
JP5287974B2 (ja) | 演算処理システム、再同期方法、およびファームプログラム | |
JP2009069963A (ja) | マルチプロセッサシステム | |
JP4985512B2 (ja) | 分散共有メモリ型マルチプロセッサシステム及びマルチプロセッサシステムにおける負荷分散方法 | |
JP2006114064A (ja) | 記憶サブシステム | |
JP2010204885A (ja) | ディスクアレイ装置及びその制御方法 | |
JP4156470B2 (ja) | ノード移送装置、ノード代替装置及びそのプログラム | |
JP5353378B2 (ja) | Haクラスタシステムおよびそのクラスタリング方法 | |
JPH08202627A (ja) | 二重化された共用メモリの等価性回復処理方法および装置 | |
JP5870809B2 (ja) | 仮想化システム、管理用ホスト計算機、ストレージシステムのファームウェアアップデート方法、及びストレージシステムのファームウェアアップデートプログラム | |
JP5382471B2 (ja) | 電力制御方法、計算機システム、及びプログラム | |
JPS59180897A (ja) | バツテリバツクアツプメモリの二重化方式 | |
JP3691316B2 (ja) | 異常検出時の動作モードを決定する装置および方法 |