JP4985512B2 - 分散共有メモリ型マルチプロセッサシステム及びマルチプロセッサシステムにおける負荷分散方法 - Google Patents
分散共有メモリ型マルチプロセッサシステム及びマルチプロセッサシステムにおける負荷分散方法 Download PDFInfo
- Publication number
- JP4985512B2 JP4985512B2 JP2008080540A JP2008080540A JP4985512B2 JP 4985512 B2 JP4985512 B2 JP 4985512B2 JP 2008080540 A JP2008080540 A JP 2008080540A JP 2008080540 A JP2008080540 A JP 2008080540A JP 4985512 B2 JP4985512 B2 JP 4985512B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- control unit
- routing
- node
- nodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Multi Processors (AREA)
- Memory System (AREA)
Description
分散配置されたある1つのメモリコントローラが管理するメモリに対して、複数のプロセッサから集中的にアクセスされると、当該メモリコントローラが管理するメモリアクセスレイテンシやスループットが悪化し、システム全体の処理能力低下の要因となる。
図1は、本発明による分散共有メモリ型マルチプロセッサシステムの実施の形態における構成図である。図1を参照して、本発明による分散共有メモリ型マルチプロセッサシステムは、ノード間インタフェース300を介して相互に接続された複数のノード100〜102、200を具備する。ここで、ノード100〜102、200のそれぞれは、1つ以上のCPUとメモリ(主記憶装置)を備えるコンピュータ装置である。ノード100〜102、200のそれぞれにおけるメモリは、それぞれが備えるメモリコントローラ(メモリ制御部115)によって管理される。ここで、ノード100〜102は、現用系のノードとして使用され、ノード200は、現用系のノードに何らかの障害が発生した場合に当該現用系ノードの代わりに処理を行う予備系のノードである。現用系のノード100〜102のそれぞれにおける複数のCPUは、分散共有しているそれぞれのメモリ123に対してアクセスすることができる。予備系として用いられるノード200に対するアクセスは行われていない。しかし、ノード200が現用系の替わりに用いられる場合、ノード100〜102と同様に動作するため、ノード200の構成はノード100〜102と同様な構成となっている。
次に、図2から図7を参照して、本発明による分散共有メモリ型マルチプロセッサシステムの動作の詳細を説明する。以下では、(1)通常モード時の監視動作、(2)通常モードから負荷分散モードへの切り替え時におけるリソース移動動作、(3)負荷分散モード時の監視動作、(4)負荷分散モードから通常モードへの切り替え時におけるリソース復旧動作、(5)トランザクション処理動作について説明する。又、以下では、複数のプロセッサから発行されたメモリアクセスリクエストが、ノード101のメモリ制御部115が管理するメモリ123に対し、集中してアクセスされた場合について説明する。
図2及び図3を参照して、通常モード時におけるメモリ123の負荷状態を監視する動作の詳細を説明する。通常モード時では、図3におけるステップS101〜S105の処理が行われる。
図2、図4及び図5を参照して、通常モードから負荷分散モードへの切り替え時におけるリソース移動動作(メモリコピー動作)の詳細を説明する。MemCopy実行制御部117で実施するメモリコピー動作は、ソフトウェア(メモリ負荷監視部125)により設定されたMemoryブロックに対して、現用ノード100内のメモリ123と移動先の予備ノード200内のメモリ223とでアドレスインタリーブされるような構成に切り替わる。例えば、図5に示すように、メモリ123におけるデータのLine Sizeを128Bとした場合、アドレスのbit(7)をEven/Odd判定として行い、bit(7)=1bであるLineをコピー領域300とし、メモリ223のコピー領域400にコピー領域300内のデータがコピーされる。又、bit(7)=0bであれば、メモリコピーは実施されず、bit(7)=1bとなるように次Lineのアドレスにインクリメントされる。
負荷分散後もソフトウェアは定期的(又は任意の時期)に負荷状態を監視している。図2及び図3を参照して、負荷分散モード時におけるメモリ123の負荷状態を監視する動作の詳細を説明する。負荷分散モード時では、図3におけるステップS101、S106〜S108の処理が行われる。ただし、負荷分散モード時においても、通常モード時と同様に高負荷状態の監視処理が並行して行われても良い。
図2、図5及び図6を参照して、負荷分散モードから通常モードへの切り替え時におけるリソース移動動作(メモリ復旧動作)の詳細を説明する。MemCopy実行制御部117で実施するメモリ復旧動作は、ソフトウェア(メモリ負荷監視部125)により設定されたMemoryブロックに対して、予備ノード200内のメモリ223と移動先のメモリ123とでアドレスインタリーブされるような構成に切り替わる。例えば、図5に示すように、メモリ223におけるデータのLine Sizeを128Bとした場合、アドレスのbit(7)をEven/Odd判定として行い、bit(7)=1bであるLineをコピー領域400とし、メモリ123のコピー領域300にコピー領域400内のデータがコピーされる。又、bit(7)=0bであれば、メモリコピーは実施されず、bit(7)=1bとなるように次Lineのアドレスにインクリメントされる。
図2及び図7を参照して、本発明による分散共有メモリ型マルチプロセッサシステムにおけるトランザクション処理の動作の詳細を説明する。以下では、ノード100におけるトランザクション処理について説明する。
103:CPU群
105〜108:CPU
109:CPU制御部
110:CPUトランザクション制御部
111:ルーティング制御部
112、113、118、122:セレクタ
114:トランザクション受信制御部
115:メモリ制御部
116:トランザクション実行管理部
117:メモリコピー実行制御部
119:メモリトランザクションルーティング制御部
120:メモリアクセス制御部
121:メモリライト生成部
123、223:メモリ
125:メモリ負荷監視部
1:負荷管理部
2:負荷測定部
3:負荷検出部
4:ルーティング制御部
300:ノード間インタフェース
Claims (13)
- 複数のノードを具備する分散共有メモリ型マルチプロセッサシステムにおいて、
前記複数のノードの各々は、
アクセス量が閾値を超えた第1メモリの一部のデータを、他のノードの第2メモリに移動し、前記第1メモリと前記第2メモリとでインタリーブを行うメモリ制御部を備え、
前記複数のノードは、前記第1メモリを備える第1ノードと、前記第2メモリを備える第2ノードを含み、
前記第1ノードは現用ノードであり、前記第2ノードは、障害が発生した現用ノードの代わりに用いられる予備ノードである
分散共有メモリ型マルチプロセッサシステム。 - 請求項1に記載の分散共有メモリ型マルチプロセッサシステムにおいて、
前記複数のノードの各々は、
フレームに付与される宛先アドレスと、移動先のメモリ上のアドレスとを対応付けて保持するルーティングレジスタと、
前記複数のノードのいずれかのメモリに対するアクセス量に基づいて、前記ルーティングレジスタの設定を変更するルーティング設定部と、
前記ルーティングレジスタに基づいて、入力したフレームの宛先アドレスに対応するメモリに前記フレームを出力するトランザクションルーティング制御部と、
を備え、
前記第1メモリに対するアクセス量が閾値を超える場合、前記複数のノードの各々の前記ルーティング設定部は、各々の前記ルーティングレジスタにおいて第1宛先アドレスに対応付けられているメモリを、前記第1メモリから前記第2メモリに変更し、
前記複数のノードの各々の前記トランザクションルーティング制御部は、設定が変更された前記ルーティングレジスタに基づいて、前記第1宛先アドレスが付与されたフレームを前記第2メモリに出力する
分散共有メモリ型マルチプロセッサシステム。 - 請求項2に記載の分散共有メモリ型マルチプロセッサシステムにおいて、
前記第1メモリに対するアクセス量が閾値を超えた状態から閾値以下に変化した場合、前記複数のノードの各々の前記ルーティング設定部は、各々の前記ルーティングレジスタにおいて第1宛先アドレスに対応付けられている前記第2メモリ上のアドレスを、前記第1メモリ上のアドレスに変更し、
前記複数のノードの各々の前記トランザクションルーティング制御部は、設定が変更された前記ルーティングレジスタに基づいて、前記第1宛先アドレスが付与されたフレームを前記第1メモリに出力する
分散共有メモリ型マルチプロセッサシステム。 - 請求項1から3のいずれか1項に記載の分散共有メモリ型マルチプロセッサシステムにおいて、
前記第1ノードは、
前記第1メモリに対するアクセス量が閾値を超える場合、前記第1メモリ上の所定のアドレスに対応する第1領域へのトランザクションを待機させ、前記第1領域内のデータを前記第2メモリ上の第2領域にコピーする第1メモリコピー実行制御部を更に具備する
分散共有メモリ型マルチプロセッサシステム。 - 請求項4に記載の分散共有メモリ型マルチプロセッサシステムにおいて、
前記第2ノードは、
前記第1メモリに対するアクセス量が閾値を超えた状態から閾値以下に変化した場合、前記第2領域へのトランザクションを待機させ、前記第2領域内のデータを前記第1領域にコピーする第2メモリコピー実行制御部を更に具備する
分散共有メモリ型マルチプロセッサシステム。 - 請求項1から5のいずれか1項に記載の分散共有メモリ型マルチプロセッサシステムにおいて、
前記第1ノードは、
前記第1メモリに対するアクセス量を監視する監視部を更に具備し、
前記複数のノードの各々のルーティング設定部は、前記監視部における監視結果に基づいて、各々の前記ルーティングレジスタの設定を変更する
分散共有メモリ型マルチプロセッサシステム。 - 請求項1から6のいずれか1項に記載の分散共有メモリ型マルチプロセッサシステムで利用される前記第1ノードである
ノード。 - 請求項1から6のいずれか1項に記載の分散共有メモリ型マルチプロセッサシステムで利用される前記第2ノードである
ノード。 - 複数のノードを具備する分散共有メモリ型マルチプロセッサシステムにおける負荷分散方法において、
メモリ制御部が、アクセス量が閾値を超えた現用ノードの第1メモリの一部のデータを、障害が発生した現用ノードの代わりに用いられる予備ノードの第2メモリに移動するステップと、
前記メモリ制御部が、前記第1メモリと前記第2メモリとでインタリーブを行うステップと、
を具備する負荷分散方法。 - 請求項9に記載の負荷分散方法において、
ルーティングレジスタが、フレームに付与される宛先アドレスと、移動先のメモリ上のアドレスとを対応付けて保持するステップと、
ルーティング設定部が、前記複数のノードのいずれかのメモリに対するアクセス量に基づいて、前記ルーティングレジスタの設定を変更するステップと、
トランザクションルーティング制御部が、前記ルーティングレジスタに基づいて、入力したフレームの宛先アドレスに対応するメモリに前記フレームを出力するステップと、
を備え、
前記設定を変更するステップは、前記第1メモリに対するアクセス量が閾値を超える場合、前記ルーティング設定部が、前記複数のノードの各々の前記ルーティングレジスタにおいて第1宛先アドレスに対応付けられているメモリを、前記第1メモリから前記第2メモリに変更するステップを備え、
前記フレームを出力するステップは、前記トランザクションルーティング制御部が、前記設定が変更されたルーティングレジスタに基づいて、前記第1宛先アドレスが付与されたフレームを前記第2メモリに出力するステップを備える
負荷分散方法。 - 請求項10に記載の負荷分散方法において、
前記設定を変更するステップは、前記第1メモリに対するアクセス量が閾値を超えた状態から閾値以下に変化した場合、前記ルーティング設定部が、前記複数のノードの各々の前記ルーティングレジスタにおいて第1宛先アドレスに対応付けられている前記第2メモリ上のアドレスを、前記第1メモリ上のアドレスに変更するステップを備え、
前記フレームを出力するステップは、前記トランザクションルーティング制御部が、前記設定が変更されたルーティングレジスタに基づいて、前記第1宛先アドレスが付与されたフレームを前記第1メモリに出力するステップを備える
負荷分散方法。 - 請求項9から11のいずれか1項に記載の負荷分散方法において、
前記第1メモリに対するアクセス量が閾値を超える場合、第1メモリコピー実行制御部が、前記第1メモリ上の所定のアドレスに対応する第1領域へのトランザクションを待機させ、前記第1領域内のデータを前記第2メモリ上の第2領域にコピーするステップを更に具備する
負荷分散方法。 - 請求項12に記載の負荷分散方法において、
前記第1メモリに対するアクセス量が閾値を超えた状態から閾値以下に変化した場合、第2メモリコピー実行制御部が、前記第2領域へのトランザクションを待機させ、前記第2領域内のデータを前記第1領域にコピーするステップを更に具備する
負荷分散方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008080540A JP4985512B2 (ja) | 2008-03-26 | 2008-03-26 | 分散共有メモリ型マルチプロセッサシステム及びマルチプロセッサシステムにおける負荷分散方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008080540A JP4985512B2 (ja) | 2008-03-26 | 2008-03-26 | 分散共有メモリ型マルチプロセッサシステム及びマルチプロセッサシステムにおける負荷分散方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009237709A JP2009237709A (ja) | 2009-10-15 |
JP4985512B2 true JP4985512B2 (ja) | 2012-07-25 |
Family
ID=41251609
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008080540A Expired - Fee Related JP4985512B2 (ja) | 2008-03-26 | 2008-03-26 | 分散共有メモリ型マルチプロセッサシステム及びマルチプロセッサシステムにおける負荷分散方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4985512B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6155723B2 (ja) * | 2013-03-18 | 2017-07-05 | 富士通株式会社 | レーダ装置及びプログラム |
US9921754B2 (en) * | 2015-07-28 | 2018-03-20 | Futurewei Technologies, Inc. | Dynamic coding algorithm for intelligent coded memory system |
US10437480B2 (en) | 2015-12-01 | 2019-10-08 | Futurewei Technologies, Inc. | Intelligent coded memory architecture with enhanced access scheduler |
JP6991446B2 (ja) * | 2018-05-18 | 2022-01-12 | 日本電信電話株式会社 | パケット処理装置及びそのメモリアクセス制御方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3808373B2 (ja) * | 2002-01-24 | 2006-08-09 | エヌイーシーコンピュータテクノ株式会社 | 分散共有メモリ装置及び分散処理方法 |
JP2004205577A (ja) * | 2002-12-24 | 2004-07-22 | Toshiba Corp | 表示制御方法および表示制御装置 |
JP4725130B2 (ja) * | 2005-02-22 | 2011-07-13 | 日本電気株式会社 | 分散共有メモリ装置およびメモリアクセス方法 |
-
2008
- 2008-03-26 JP JP2008080540A patent/JP4985512B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009237709A (ja) | 2009-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6328134B2 (ja) | クラスタ化されたコンピュータ・システムで通信チャネルのフェイルオーバを実行する方法、装置、およびプログラム | |
US6976140B2 (en) | Computer system and a method of replication | |
JP5225515B2 (ja) | プロセッサ装置及びプログラム | |
US8261249B2 (en) | Distributed schemes for deploying an application in a large parallel system | |
JP4902501B2 (ja) | 電力制御方法、計算機システム、及びプログラム | |
US8051325B2 (en) | Multiprocessor system and failure recovering system | |
JP5360061B2 (ja) | マルチプロセッサシステム及びその制御方法 | |
JP6477266B2 (ja) | ダンプ管理装置、ダンプ管理プログラム及びダンプ管理方法 | |
JP4609521B2 (ja) | 情報処理装置、および情報処理方法、並びにコンピュータ・プログラム | |
JP4985512B2 (ja) | 分散共有メモリ型マルチプロセッサシステム及びマルチプロセッサシステムにおける負荷分散方法 | |
JP2009199478A (ja) | メモリミラーリング自動構成制御方式 | |
JP5082479B2 (ja) | データ一貫性制御システム及びデータ一貫性制御方法 | |
US8356205B2 (en) | Disk array device, disk control device and load distribution method in disk array device | |
JP5408620B2 (ja) | データ分散管理システム及びデータ分散管理方法 | |
JP2009069963A (ja) | マルチプロセッサシステム | |
JP2006053896A (ja) | コンピュータシステムの複数の処理ノードを接続するファブリック数のソフトウェアトランスペアレントな拡張 | |
JP5516411B2 (ja) | 情報処理システム | |
JP2005339300A (ja) | データベース処理方法およびシステム並びにその処理プログラム | |
JP2009037273A (ja) | マルチプロセッサシステム | |
JPWO2012101759A1 (ja) | プロセッサ処理方法、およびプロセッサシステム | |
JP2010211506A (ja) | 不均一メモリアクセス機構を備えるコンピュータ、コントローラ、及びデータ移動方法 | |
JP4295815B2 (ja) | マルチプロセッサシステムおよびマルチプロセッサシステムの動作方法 | |
US20170017549A1 (en) | Node, arithmetic processing device, and arithmetic processing method | |
JP2005339079A (ja) | データベース管理システムにおける処理代行方法 | |
JP2005122229A (ja) | 計算機システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110616 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110627 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110822 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120403 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120416 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4985512 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |