JP2009199336A - システム監視回路を備えた計算機 - Google Patents
システム監視回路を備えた計算機 Download PDFInfo
- Publication number
- JP2009199336A JP2009199336A JP2008040271A JP2008040271A JP2009199336A JP 2009199336 A JP2009199336 A JP 2009199336A JP 2008040271 A JP2008040271 A JP 2008040271A JP 2008040271 A JP2008040271 A JP 2008040271A JP 2009199336 A JP2009199336 A JP 2009199336A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- signal
- bus
- control circuit
- system monitoring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012544 monitoring process Methods 0.000 title claims abstract description 51
- 230000005856 abnormality Effects 0.000 claims abstract description 13
- 230000002159 abnormal effect Effects 0.000 claims 2
- 238000000034 method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Images
Abstract
【課題】システムの障害発生時に、障害の発生原因の特定に寄与する情報を収集し、迅速な障害解析を行う。
【解決手段】ＣＰＵ１０１、複数のＩ／Ｏバス１０８を有する入出力制御回路１０７、およびこれらに動作用の電力を供給する電源装置１１３、前記ＣＰＵ、メモリ制御回路及び入出力制御回路を接続するバス１０２，１０６等を備えた計算機において、前記システム監視回路は、前記入出力制御回路が前記電源の開閉を制御する信号として出力する電源制御信号１１２および前記電源装置が該装置の状態を表す信号として出力する電源状態信号１１７を監視し、前記電源状態信号が電源制御信号に適合したレベルにないとき入出力制御回路あるいは電源装置に異常があると判断し、また、前記Ｉ／Ｏバス上の信号を監視し、Ｉ／Ｏバス上に所定期間に渡って信号が検出されないとき前記Ｉ／Ｏバスに異常があると判断する。
【選択図】図１
【解決手段】ＣＰＵ１０１、複数のＩ／Ｏバス１０８を有する入出力制御回路１０７、およびこれらに動作用の電力を供給する電源装置１１３、前記ＣＰＵ、メモリ制御回路及び入出力制御回路を接続するバス１０２，１０６等を備えた計算機において、前記システム監視回路は、前記入出力制御回路が前記電源の開閉を制御する信号として出力する電源制御信号１１２および前記電源装置が該装置の状態を表す信号として出力する電源状態信号１１７を監視し、前記電源状態信号が電源制御信号に適合したレベルにないとき入出力制御回路あるいは電源装置に異常があると判断し、また、前記Ｉ／Ｏバス上の信号を監視し、Ｉ／Ｏバス上に所定期間に渡って信号が検出されないとき前記Ｉ／Ｏバスに異常があると判断する。
【選択図】図１
Description
本発明は、システム監視回路を備えた計算機に係り、特に障害の発生原因を特定する情報を迅速に収集することのできる計算機に関する。
計算機において、バスマスタによる転送が可能な共通バスの使用状態を、監視回路により監視し、一定時間以上、共通バスが使用されていない場合にハングアップが発生したとして障害検出を行い、さらにハングアップ発生要因となったデバイスの情報を表示し、記録した後、計算機の強制再起動を行う技術が知られている。
この技術は、監視対象を共通バスに限定しているため、バスロックによるハングアップしか検出することができない。また、障害発生時にハングアップ発生要因となったデバイスの情報を記録する手段を備えているが、記録された情報を入手するためには直接計算機を操作しなければならない。
特開２００３−３４５６７３号公報
計算機を実運用するに際しては、計算機の電源が遮断状態となる、電源がリセットされる、あるいは電源供給以外の機能が停止する等の障害が発生することがある。
これらの障害が発生した場合、障害を再現し、さらに障害発生の原因を特定する等の障害解析には長時間を要する。
高度の信頼性を要求される計算機においては、前記障害発生の原因を早期に解析して問題を解決することは非常に重要であり、このためには、障害発生時における装置情報を収集し、記録しておくことが重要である。
本発明は、これらの問題点に鑑みてなされたもので、障害発生時に障害の発生原因の特定に寄与する情報を収集し迅速な障害解析のできるシステム監視回路を備えた計算機を提供するものである。
本発明は上記課題を解決するため、次のような手段を採用した。
ＣＰＵ、該ＣＰＵと接続されＣＰＵが使用するデータを記憶したメモリを制御するメモリ制御回路、複数のＩ／Ｏバスを有する入出力制御回路、およびこれらに動作用の電力を供給する電源装置、前記ＣＰＵ、メモリ制御回路及び入出力制御回路を接続するバス、並びに前記複数のＩ／Ｏバスの状態を監視するシステム監視回路を備えた計算機において、
前記システム監視回路は、前記入出力制御回路が前記電源の開閉を制御する信号として出力する電源制御信号および前記電源装置が該装置の状態を表す信号として出力する電源状態信号を監視し、前記電源状態信号が電源制御信号に適合したレベルにないとき入出力制御回路あるいは電源装置に異常があると判断し、また、前記Ｉ／Ｏバス上の信号を監視し、Ｉ／Ｏバス上に所定期間に渡って信号が検出されないとき前記Ｉ／Ｏバスに異常があると判断する。
前記システム監視回路は、前記入出力制御回路が前記電源の開閉を制御する信号として出力する電源制御信号および前記電源装置が該装置の状態を表す信号として出力する電源状態信号を監視し、前記電源状態信号が電源制御信号に適合したレベルにないとき入出力制御回路あるいは電源装置に異常があると判断し、また、前記Ｉ／Ｏバス上の信号を監視し、Ｉ／Ｏバス上に所定期間に渡って信号が検出されないとき前記Ｉ／Ｏバスに異常があると判断する。
本発明は、以上の構成を備えるため、システムの障害発生時に、障害の発生原因の特定に寄与する情報を収集し、迅速な障害解析を行うことができる。
以下、最良の実施形態を添付図面を参照しながら説明する。図１は、本実施形態にかかるシステム監視回路を備えた計算機を説明する図である。
図１に示すように、システム監視回路１１１を備えた計算機１００は、ＣＰＵ１０１、ＣＰＵバス１０２，メモリ制御回路１０３、メモリデバイス１０５、入出力制御回路１０７、Ｉ／Ｏバス１０８、電源装置１１３を備える。なお、電源装置１１３はＣＰＵ１０１、メモリ制御回路１０３、メモリデバイス１０５、入出力制御回路１０７に動作用の電源を供給する主電源と該主電源とは独立して電源を供給するサブ電源を有している。
ＣＰＵ１０１およびメモリデバイス１０５は、それぞれＣＰＵバス１０２、メモリバス１０４を介してメモリ制御回路１０３と接続されている。また、メモリ制御回路１０３と入出力制御回路１０７はシステムバス１０６を介して接続されている。また、複数のデバイス１０９およびＢＩＯＳは、Ｉ／Ｏバス１０８に接続されている。計算機１００を起動する際には、ＣＰＵ１０１はＢＩＯＳ１１０に記録された手順にしたがって計算機１００に接続されている各種デバイスおよび回路を初期化する。
システム監視回路１１１にはＩ／Ｏバス１０８、入出力制御回路１０７および電源装置１１３が接続される。これにより、システム監視回路１１１はＩ／Ｏバス１０８の使用状況、入出力制御回路１０７が前記電源の開閉を制御する信号として出力する電源制御信号１１２および前記電源装置１１３が該装置の状態を表す信号として出力する電源状態信号１１７を監視することができる。
また、システム監視回路１１１は、例えば記憶媒体が取り外し可能な記憶装置１１５と接続される。また、記憶装置１１５はシステム監視回路を介して外部の装置と接続可能な外部接続端子１１４と接続されている。
システム監視回路１１１および取り外し可能な記憶装置１１５は、前記電源装置１１３とは独立したサブ電源装置と接続され、該サブ電源装置を介して、前記主電源の障害発生時においても停電することなく前記システム監視回路１１１および取り外し可能な記憶装置１１５に給電することができる。サブ電源装置は、例えば、直流５Ｖの電源であり、この電源を供給することにより、システム監視回路１１１および記憶装置１１５は電源装置全体が故障などにより電源供給不能とならない限り、計算機１００の動作状態に依存することなく動作可能となる。
計算機１００が正常に動作している場合には、入出力制御回路１０７からシステム監視回路１１１に、例えば電源をオンにするための電源制御信号１１２が送信され、また、電源装置１１３からシステム監視回路１１１に、例えば電源装置１１３が正常（出力が所定レベル）であることを表す電源状態信号１１７が送信されている。
システム監視回路１１１は、電源制御信号１１２および電源状態信号１１３を監視し、例えば、前記電源状態信号１１２が主電源をオンにするためための電源制御信号を出力しているにもかかわらず、電源状態信号１１７が電源出力が正常レベルであることを表す信号でないとき、システム監視回路１１１と電源装置１１３を結ぶラインあるいは電源装置１１３に異常があると判断する。このように、電源状態信号が電源制御信号に適合した値にないとき入出力制御回路あるいは電源装置に異常があると判断することができる。
また、電源制御信号１１２および電源状態信号の何れかの信号が途絶えた場合、途絶えた装置（入出力制御回路１０７あるいは電源装置１１３）に障害があったと判断することができる。また、障害発生を検知したとき、障害発生部位、障害発生日時等の障害情報を記憶装置１１５に記録する。
システム監視回路１１１は接続されたＩ／Ｏバス１０８（本実施形態では３本）の監視を行う。バスマスタによる転送が可能なＩ／Ｏバスの場合、デバイス１０９から入出力制御回路１０７に対してバスマスタ転送の許可を求める信号が送られる。また、バスマスタ転送を許可する場合には入出力制御回路１０７からデバイス１０９に対して、使用許可の信号が送られる。したがって、これらの信号を監視することで、現在バスを使用しているデバイス１０９の特定を行うことができる。また、Ｉ／Ｏバス１０８の使用状況を監視し、信号途絶などの障害が発生したときには障害発生パス名、発生日時、直前まで当該バスを使用していたデバイスＩＤ等の障害情報を記憶装置１１５に記録する。
また、外部接続端子１１４に外部端末を接続することにより、システム監視回路１１１に接続された記憶装置１１５に記録された情報を読み出すことができる。また、システム監視回路１１１に接続されたＩ／Ｏバス１０８の中で障害発生後使用可能なものを経由して、入出力制御回路１０７や使用可能なバスに接続されたデバイス１０９の持つレジスタの内容を読み出すことができる。さらに、システム監視回路１１１で監視は行わないが、使用可能であればシステムバス１０６やメモリバス１０４、ＣＰＵバス１０２を経由することでそれらに接続されているＣＰＵやメモリデバイス、メモリ制御回路の持つ情報を収集することも可能である。
図２は、障害発生時の処理を説明する図である。システム監視回路１１１に接続されているＩ／Ｏバス１０８の信号、電源制御信号１１２および電源状態信号１１７が正常である場合、システム監視回路１１１はシステム監視回路内の図示しないバッファ領域に対して、最新のＩ／Ｏバス１０８の信号、電源制御信号１１２および電源状態信号１１７を出力し、該信号の状態を記録し続ける（ステップＳ２００，２０１）。
入出力制御回路１０７あるいは電源装置１１３に障害が発生し、電源状態信号が電源制御信号に適合したレベルにないとき、前記バッファ領域に記録された障害発生直前におけるデータを記憶装置１１５に転送して記憶する（ステップＳ２０２、２０４，２０５）。また、Ｉ／Ｏバス１０８の信号の異常を検知すると、前記バッファ領域に記録された障害発生直前におけるデータを記憶装置１１５に転送して記憶する（ステップＳ２０３，２０４，２０５）。
以上説明したように、本実施形態によれば、システム監視回路１１１は、システム監視回路１１１に接続されているＩ／Ｏバス１０８の信号、電源制御信号１１２および電源状態信号１１７が正常である場合、最新のＩ／Ｏバス１０８の信号、電源制御信号１１２および電源状態信号１１７をバッファメモリに記録し続け、前記Ｉ／Ｏバス１０８の信号の異常、あるいは電源状態信号が電源制御信号に適合した値にないことを検知すると前記バッファメモリの内容を記憶装置１１５に転送して記憶する。このため、記憶装置１１５の記憶内容を解析することにより、障害発生時における障害発生箇所の特定、障害解析等を迅速に行うことができる。また、前記記憶装置１１５は記憶装置に記憶された情報を前記Ｉ／Ｏバスとは独立して出力するための外部接続端子１１４を備えるため、外部からの接続により計算機内の情報を収集することができる。
１００ 計算機
１０１ ＣＰＵ
１０２ ＣＰＵバス
１０３ メモリ制御回路
１０４ メモリバス
１０５ メモリデバイス
１０６ システムバス
１０７ 入出力制御回路
１０８ Ｉ／Ｏバス
１０９ デバイス
１１０ ＢＩＯＳ
ｌｌｌ システム監視回路
１１２ 電源制御信号
１１３ 電源装置
１１４ 外部接続端子
１１５ 記憶装置
１１６ サブ電源装置
１１７ 電源状態信号
１０１ ＣＰＵ
１０２ ＣＰＵバス
１０３ メモリ制御回路
１０４ メモリバス
１０５ メモリデバイス
１０６ システムバス
１０７ 入出力制御回路
１０８ Ｉ／Ｏバス
１０９ デバイス
１１０ ＢＩＯＳ
ｌｌｌ システム監視回路
１１２ 電源制御信号
１１３ 電源装置
１１４ 外部接続端子
１１５ 記憶装置
１１６ サブ電源装置
１１７ 電源状態信号
Claims (4)
- ＣＰＵ、該ＣＰＵと接続されＣＰＵが使用するデータを記憶したメモリを制御するメモリ制御回路、複数のＩ／Ｏバスを有する入出力制御回路、およびこれらに動作用の電力を供給する電源装置、前記ＣＰＵ、メモリ制御回路及び入出力制御回路を接続するバス、並びに前記複数のＩ／Ｏバスの状態を監視するシステム監視回路を備えた計算機において、
前記システム監視回路は、前記入出力制御回路が前記電源の開閉を制御する信号として出力する電源制御信号および前記電源装置が該装置の状態を表す信号として出力する電源状態信号を監視し、前記電源状態信号が電源制御信号に適合したレベルにないとき入出力制御回路あるいは電源装置に異常があると判断し、
また、前記Ｉ／Ｏバス上の信号を監視し、Ｉ／Ｏバス上に所定期間に渡って信号が検出されないとき前記Ｉ／Ｏバスに異常があると判断することを特徴とするシステム監視回路を備えた計算機。 - 請求項１記載の計算機において、
前記システム監視回路は、取り外し可能な記憶装置を備え、前記電源状態信号が電源制御信号に適合したレベルにないとき、およびＩ／Ｏバスに異常があると判断したとき異常発生箇所のデータを前記記憶装置に記憶させることを特徴とするシステム監視回路を備えた計算機。 - 請求項２記載の計算機において、
前記システム監視回路および取り外し可能な記憶装置は前記電源装置とは独立したサブ電源装置を備え、該電源装置を介して、前記電源の異常時にも給電可能であることを特徴とするシステム監視回路を備えた計算機。 - ＣＰＵ、該ＣＰＵと接続されＣＰＵが使用するデータを記憶したメモリを制御するメモリ制御回路、複数のＩ／Ｏバスを有する入出力制御回路、およびこれらに動作用の電力を供給する電源装置、前記ＣＰＵ、メモリ制御回路及び入出力制御回路を接続するバス、並びに前記複数のＩ／Ｏバスの状態を監視するシステム監視回路を備えた計算機において、
前記システム監視回路は取り外し可能な記憶装置並びに前記システム監視回路および記憶装置に前記電源装置とは独立して電源を供給するサブ電源装置を備え、
前記システム監視回路は、前記入出力制御回路が前記電源の開閉を制御する信号として出力する電源制御信号および前記電源装置が該装置の状態を表す信号として出力する電源状態信号を監視し、前記電源状態信号が電源制御信号に適合したレベルにないとき入出力制御回路あるいは電源装置に異常があると判断し、
また、前記Ｉ／Ｏバス上の信号を監視し、Ｉ／Ｏバス上に所定期間に渡って信号が検出されないとき前記Ｉ／Ｏバスに異常があると判断して、異常を表す情報を前記取り外し可能な記憶装置に記憶するとともに、前記記憶装置は記憶装置に記憶された情報を前記Ｉ／Ｏバスとは独立して前記システム監視回路を介して出力するための外部接続端子を備えたことを特徴とするシステム監視回路を備えた計算機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008040271A JP5011159B2 (ja) | 2008-02-21 | 2008-02-21 | システム監視回路を備えた計算機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008040271A JP5011159B2 (ja) | 2008-02-21 | 2008-02-21 | システム監視回路を備えた計算機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009199336A true JP2009199336A (ja) | 2009-09-03 |
| JP5011159B2 JP5011159B2 (ja) | 2012-08-29 |
Family
ID=41142766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008040271A Expired - Fee Related JP5011159B2 (ja) | 2008-02-21 | 2008-02-21 | システム監視回路を備えた計算機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5011159B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110146807A (zh) * | 2019-06-05 | 2019-08-20 | 厦门立林电气控制技术有限公司 | 一种脱扣器线圈监视电路及监视方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08328914A (ja) * | 1995-05-29 | 1996-12-13 | Hitachi Ltd | メモリダンプ方式 |
| JPH10241259A (ja) * | 1997-03-03 | 1998-09-11 | Fujitsu Ltd | ディスク装置の立ち上げ装置およびデータ処理装置 |
| JP2003256240A (ja) * | 2002-02-28 | 2003-09-10 | Toshiba Corp | 情報処理装置及びその障害回復方法 |
| JP2003345673A (ja) * | 2002-05-23 | 2003-12-05 | Hitachi Ltd | 計算機システムのハングアップ検出装置 |
| JP2005115766A (ja) * | 2003-10-09 | 2005-04-28 | Sharp Corp | 情報処理装置 |
-
2008
- 2008-02-21 JP JP2008040271A patent/JP5011159B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08328914A (ja) * | 1995-05-29 | 1996-12-13 | Hitachi Ltd | メモリダンプ方式 |
| JPH10241259A (ja) * | 1997-03-03 | 1998-09-11 | Fujitsu Ltd | ディスク装置の立ち上げ装置およびデータ処理装置 |
| JP2003256240A (ja) * | 2002-02-28 | 2003-09-10 | Toshiba Corp | 情報処理装置及びその障害回復方法 |
| JP2003345673A (ja) * | 2002-05-23 | 2003-12-05 | Hitachi Ltd | 計算機システムのハングアップ検出装置 |
| JP2005115766A (ja) * | 2003-10-09 | 2005-04-28 | Sharp Corp | 情報処理装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110146807A (zh) * | 2019-06-05 | 2019-08-20 | 厦门立林电气控制技术有限公司 | 一种脱扣器线圈监视电路及监视方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5011159B2 (ja) | 2012-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2021169260A1 (zh) | 一种系统板卡电源检测方法、装置、设备及存储介质 | |
| US20170149925A1 (en) | Processing cache data | |
| US8286034B2 (en) | Accurate fault status tracking of variable access sensors | |
| JP2006294021A (ja) | 消費電力監視が内蔵されているメモリモジュール | |
| CN110445638B (zh) | 一种交换机系统故障保护方法及装置 | |
| US20040205388A1 (en) | Method for managing computer, apparatus for managing computer, and computer readable medium storing program for managing computer | |
| JP4356634B2 (ja) | 故障診断回路とこの故障診断回路を備えた情報処理装置、故障診断システム及び故障診断プログラム | |
| JP6880961B2 (ja) | 情報処理装置、およびログ記録方法 | |
| US8024604B2 (en) | Information processing apparatus and error processing | |
| JP5011159B2 (ja) | システム監視回路を備えた計算機 | |
| JP2008225567A (ja) | 情報処理システム | |
| JP2008104251A (ja) | 電源異常検知方法 | |
| JP6996602B1 (ja) | Ｂｍｃ、サーバシステム、装置安定度判定方法及びプログラム | |
| WO2008050455A1 (fr) | Appareil de traitement d'anomalies de lignes d'adresses, procédé de traitement d'anomalies de lignes d'adresses, programme de traitement d'anomalies de lignes d'adresses, appareil de traitement d'informations et unité de commande de mémoire | |
| JP2007219846A (ja) | 半導体ディスク装置の異常監視・記録方法、プログラム、半導体ディスク装置、および記憶システム | |
| JP2010003132A (ja) | 情報処理装置、その入出力装置の故障検出方法及びプログラム | |
| JP2007121163A (ja) | 試験装置、プログラム、及び記録媒体 | |
| JP2008134838A (ja) | バスデバイス | |
| JP4209866B2 (ja) | 監視装置、監視方法および情報処理装置 | |
| JP5561790B2 (ja) | ハードウェア障害被疑特定装置、ハードウェア障害被疑特定方法、及びプログラム | |
| US20230375602A1 (en) | Detecting electrical power line disturbances | |
| JP2010231646A (ja) | ログ採取装置、ログ採取方法、プログラム | |
| CN108415788B (zh) | 用于对无响应处理电路作出响应的数据处理设备和方法 | |
| JP2009230206A (ja) | 情報処理装置及び情報処理方法 | |
| JP6410015B2 (ja) | 情報処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100119 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110421 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110517 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110802 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120110 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120302 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120508 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120604 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5011159 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150608 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |