JP2009188218A - Multilayer board - Google Patents

Multilayer board Download PDF

Info

Publication number
JP2009188218A
JP2009188218A JP2008027121A JP2008027121A JP2009188218A JP 2009188218 A JP2009188218 A JP 2009188218A JP 2008027121 A JP2008027121 A JP 2008027121A JP 2008027121 A JP2008027121 A JP 2008027121A JP 2009188218 A JP2009188218 A JP 2009188218A
Authority
JP
Japan
Prior art keywords
conductor
multilayer substrate
ceramic
surface electrode
resin layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008027121A
Other languages
Japanese (ja)
Inventor
Shunsuke Chisaka
俊介 千阪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2008027121A priority Critical patent/JP2009188218A/en
Publication of JP2009188218A publication Critical patent/JP2009188218A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19106Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a multilayer board for improving connection reliability between the via hole conductor of a resin layer and the surface conductor of a ceramic substrate. <P>SOLUTION: The multilayer board S includes: a ceramic multilayer board 10 made of a plurality of laminated ceramic layers 11A and provided with a first surface electrode 12A made of a sintered metal baked integrally with the plurality of ceramic layers 11A on a lower surface; and a resin layer 20 laminated on the lower surface of the ceramic multilayer board 10 and provided with a via hole conductor 22 electrically connected to a first surface electrode 12A. In the multilayer board S, a recess 12E is formed in the first surface electrode 12A and the via hole conductor 22 is fitted to the recess 12A. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、セラミック基板と樹脂層とが積層された多層基板に関し、更に詳しくは、樹脂層に形成されたビアホール導体とセラミック基板の表面に形成された表面電極との接続信頼性を高めることができる多層基板に関するものである。   The present invention relates to a multilayer substrate in which a ceramic substrate and a resin layer are laminated, and more specifically, to improve the connection reliability between a via-hole conductor formed in the resin layer and a surface electrode formed on the surface of the ceramic substrate. The present invention relates to a multilayer substrate that can be produced.

多層基板は、例えば図4で主要部を示すように、セラミック多層基板1と、セラミック多層基板1に積層された樹脂層2と、を備えている。セラミック多層基板1は、上下両面に形成された表面導体1Aと、セラミック多層基板1の内部に形成された面内導体1Bと、上下の表面導体1Aと面内導体1Bを電気的に接続する層間接続導体1Cと、を備えている。樹脂層2は、下面に形成された表面電極2Aと、表面電極2Aとセラミック多層基板1の表面電極1Aを電気的に接続するビアホール導体2Bと、を備えている。   For example, as shown in FIG. 4, the multilayer substrate includes a ceramic multilayer substrate 1 and a resin layer 2 laminated on the ceramic multilayer substrate 1. The ceramic multilayer substrate 1 includes a surface conductor 1A formed on both upper and lower surfaces, an in-plane conductor 1B formed inside the ceramic multilayer substrate 1, and an interlayer electrically connecting the upper and lower surface conductors 1A and the in-plane conductor 1B. Connecting conductor 1C. The resin layer 2 includes a surface electrode 2A formed on the lower surface, and a via-hole conductor 2B that electrically connects the surface electrode 2A and the surface electrode 1A of the ceramic multilayer substrate 1.

このような多層基板に関する技術として、例えば特許文献1に記載の技術がある。特許文献1の技術ではセラミック多層基板の表面電極と樹脂層のビアホール導体を電気的に接続する場合、次の2つの方法が採用されている。   As a technique related to such a multilayer substrate, for example, there is a technique described in Patent Document 1. In the technique of Patent Document 1, the following two methods are adopted when the surface electrode of the ceramic multilayer substrate and the via-hole conductor of the resin layer are electrically connected.

第1の方法では、引用文献1の図5に示されているように、一方の主面に表面導体が形成された未硬化の樹脂層を用意し、この樹脂層に表面導体を底面としてレーザーによりビアホールを形成する。このビアホールに導体ペーストを充填してビアホール導体を形成する。この未硬化の樹脂層を回路部品が搭載されたセラミック多層基板に圧着した後、樹脂層を硬化させる。また、第2の方法では、引用文献1の図7に示されているように、セラミック多層基板上に回路部品を搭載した後、セラミック多層基板に未硬化の樹脂層を形成する。引き続き、セラミック多層基板の表面導体を底面として未硬化の樹脂層にレーザーによりビアホールを形成した後、ビアホールに導体ペーストを充填してビアホール導体を形成する。その後、未硬化の樹脂層をビアホール導体と一緒に硬化させる。いずれの方法も、レーザーを用いて樹脂層にビアホールを形成するため、ビアホールは断面形状が図4に示すようにテーパ形状になる。   In the first method, as shown in FIG. 5 of Cited Document 1, an uncured resin layer having a surface conductor formed on one main surface is prepared, and a laser is applied to the resin layer with the surface conductor as a bottom surface. To form a via hole. The via hole is filled with a conductive paste to form a via hole conductor. After this uncured resin layer is pressure-bonded to a ceramic multilayer substrate on which circuit components are mounted, the resin layer is cured. In the second method, as shown in FIG. 7 of Cited Document 1, after circuit components are mounted on the ceramic multilayer substrate, an uncured resin layer is formed on the ceramic multilayer substrate. Subsequently, a via hole is formed in the uncured resin layer by using the surface conductor of the ceramic multilayer substrate as a bottom surface by a laser, and then a via paste is filled in the via hole to form a via hole conductor. Thereafter, the uncured resin layer is cured together with the via-hole conductor. In either method, since a via hole is formed in the resin layer using a laser, the via hole has a tapered shape as shown in FIG.

特開2003−188538号公報JP 2003-188538 A

しかしながら、特許文献1の第1の方法では、未硬化の樹脂層をセラミック多層基板に積層する際に、ビアホール導体の大径側をセラミック多層基板の表面導体に位置合わせして積層するため、ビアホール導体の表面導体との接続面積を大きくすることができるものの、未硬化の樹脂層をセラミック多層基板に圧着するため、樹脂層の変形に伴ってビアホール導体が変形して表面導体から位置ズレし、接続不良を発生する虞がある。一方、特許文献1の第2の方法では、セラミック多層基板に圧着した後にビアホールを形成するため、第1の方法のような問題はないものの、ビアホールはセラミック多層基板の表面導体に近づくほど先細になり、このビアホールに導体ペーストを充填して硬化させても表面導体との接続面積が小さく接続信頼性に問題を生じる虞がある。   However, in the first method of Patent Document 1, when laminating an uncured resin layer on a ceramic multilayer substrate, the large-diameter side of the via-hole conductor is aligned with the surface conductor of the ceramic multilayer substrate. Although the connection area of the conductor with the surface conductor can be increased, the uncured resin layer is pressure-bonded to the ceramic multilayer substrate, so that the via-hole conductor is deformed and displaced from the surface conductor with the deformation of the resin layer, There is a risk of poor connection. On the other hand, in the second method of Patent Document 1, since the via hole is formed after pressure bonding to the ceramic multilayer substrate, there is no problem as in the first method, but the via hole tapers toward the surface conductor of the ceramic multilayer substrate. Therefore, even if this via hole is filled with a conductive paste and cured, the connection area with the surface conductor is small, and there is a risk of causing a problem in connection reliability.

本発明は、上記課題を解決するためになされたもので、樹脂層のビアホール導体とセラミック基板の表面導体との接続信頼性を向上させることができる多層基板を提供することを目的としている。   The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a multilayer substrate that can improve the connection reliability between the via-hole conductor of the resin layer and the surface conductor of the ceramic substrate.

本発明の請求項1に記載の多層基板は、セラミック層からなり、少なくとも一方の主面に上記セラミック層と一体に焼成された焼結金属からなる表面導体が形成されたセラミック基板と、上記セラミック基板の上記主面上に積層され、上記表面導体と電気的に接続されたビアホール導体が形成された樹脂層と、を備えた多層基板であって、上記表面導体には凹部が形成されていると共に、上記ビアホール導体が上記凹部と嵌合していることを特徴とするものである。   The multilayer substrate according to claim 1 of the present invention comprises a ceramic substrate comprising a ceramic layer, and a surface conductor made of a sintered metal fired integrally with the ceramic layer on at least one main surface, and the ceramic A multilayer substrate including a resin layer formed on the main surface of the substrate and formed with a via-hole conductor electrically connected to the surface conductor, wherein the surface conductor has a recess. At the same time, the via-hole conductor is fitted into the recess.

また、本発明の請求項2に記載の多層基板は、請求項1に記載の発明において、上記セラミック層のうち表面層には上記ビアホール導体と平面視して重なるように層間接続導体が形成されており、上記凹部は上記表面導体を貫通し、上記ビアホール導体が上記層間接続導体に接していることを特徴とするものである。   The multilayer substrate according to claim 2 of the present invention is the multilayer substrate according to claim 1, wherein an interlayer connection conductor is formed on the surface layer of the ceramic layer so as to overlap the via-hole conductor in plan view. The concave portion penetrates the surface conductor, and the via-hole conductor is in contact with the interlayer connection conductor.

また、本発明の請求項3に記載の多層基板は、請求項1または請求項2に記載の発明において、上記表面導体は、レーザー吸収性が高いことを特徴とするものである。   The multilayer substrate according to claim 3 of the present invention is characterized in that, in the invention according to claim 1 or 2, the surface conductor has high laser absorptivity.

また、本発明の請求項4に記載の多層基板は、請求項3に記載の発明において、上記表面導体は、ガラス及びアルミナをフィラーとして含むペーストが焼結してなることを特徴とするものである。   The multilayer substrate according to claim 4 of the present invention is characterized in that, in the invention according to claim 3, the surface conductor is formed by sintering a paste containing glass and alumina as fillers. is there.

また、本発明の請求項5に記載の多層基板は、請求項3または請求項4に記載の発明において、上記表面導体は、表面粗さが調整されていることを特徴とするものである。   According to a fifth aspect of the present invention, in the multilayer substrate according to the third or fourth aspect, the surface conductor has a surface roughness adjusted.

また、本発明の請求項6に記載の多層基板は、請求項3〜請求項5のいずれか1項に記載の発明において、上記表面導体は、上記焼結金属の表面がレーザー吸収性の高い金属により形成されていることを特徴とするものである。   The multilayer substrate according to claim 6 of the present invention is the multilayer conductor according to any one of claims 3 to 5, wherein the surface conductor has a surface of the sintered metal having high laser absorption. It is characterized by being formed of metal.

また、本発明の請求項7に記載の多層基板は、請求項6に記載の発明において、上記レーザー吸収性の高い金属は、Ni、Sn、Al、Zn、Pb及びBiの中から選択される少なくとも一つの金属であることを特徴とするものである。   In the multilayer substrate according to claim 7 of the present invention, in the invention according to claim 6, the metal having high laser absorption is selected from Ni, Sn, Al, Zn, Pb and Bi. It is characterized by being at least one metal.

また、本発明の請求項8に記載の多層基板は、請求項1〜請求項7のいずれか1項に記載の発明において、上記表面導体が形成された上記セラミック基板の主面には、上記表面導体とは異なる導体が形成されており、上記表面導体は上記導体よりも分厚いことを特徴とするものである。   The multilayer substrate according to claim 8 of the present invention is the multilayer substrate according to any one of claims 1 to 7, wherein the main surface of the ceramic substrate on which the surface conductor is formed is A conductor different from the surface conductor is formed, and the surface conductor is thicker than the conductor.

また、本発明の請求項9に記載の多層基板は、請求項1〜請求項8のいずれか1項に記載の発明において、上記樹脂層に回路部品が埋設されていることを特徴とするものである。   The multilayer substrate according to claim 9 of the present invention is characterized in that, in the invention according to any one of claims 1 to 8, a circuit component is embedded in the resin layer. It is.

本発明によれば、樹脂層のビアホール導体とセラミック基板の表面導体との接続信頼性を向上させることができる多層基板を提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, the multilayer substrate which can improve the connection reliability of the via-hole conductor of a resin layer and the surface conductor of a ceramic substrate can be provided.

以下、図1〜図4に示す実施形態に基づいて本発明を説明する。尚、各図中、図1の(a)、(b)はそれぞれ本発明の多層基板の一実施形態を示す図で、(a)はその全体を示す断面図、(b)は(a)の○で囲んだ部分を拡大して示す断面図、図2は本発明の多層基板の他の実施形態を示す図1の(b)に相当する断面図、図3の(a)〜(e)はそれぞれ図1に示す多層基板の主要部な製造工程を示す工程図である。   Hereinafter, the present invention will be described based on the embodiment shown in FIGS. 1A and 1B are diagrams showing an embodiment of the multilayer substrate of the present invention, FIG. 1A is a sectional view showing the whole of the multilayer substrate, and FIG. 2 is an enlarged cross-sectional view showing a portion surrounded by a circle, FIG. 2 is a cross-sectional view corresponding to FIG. 1B showing another embodiment of the multilayer substrate of the present invention, and FIGS. FIG. 2 is a process diagram showing a main manufacturing process of the multilayer substrate shown in FIG.

第1の実施形態
本実施形態の多層基板Sは、例えば図1の(a)に示すように、セラミック多層基板10と、セラミック多層基板10の一方の主面(下面)に積層された第1の樹脂層20と、セラミック多層基板10の他方の主面(上面)に積層された第2の樹脂層30と、セラミック多層基板10の下面に実装された第1の電子部品40と、セラミック多層基板10の上面に実装された第2の電子部品50と、を備えている。
First Embodiment A multilayer substrate S of the present embodiment includes, for example, a ceramic multilayer substrate 10 and a first multilayer laminated on one main surface (lower surface) of the ceramic multilayer substrate 10 as shown in FIG. Resin layer 20, second resin layer 30 laminated on the other main surface (upper surface) of ceramic multilayer substrate 10, first electronic component 40 mounted on the lower surface of ceramic multilayer substrate 10, and ceramic multilayer And a second electronic component 50 mounted on the upper surface of the substrate 10.

第1の電子部品40は、例えばコンデンサ、インダクタ及び抵抗等の受動型電子部品によって構成され、第1の樹脂層20によって外部環境から封止されている。第2の電子部品50は、例えばガリウム砒素半導体素子やシリコン半導体素子等の能動型電子部品によって構成され、第2の樹脂層30によって外部環境から封止されている。   The first electronic component 40 is composed of, for example, passive electronic components such as a capacitor, an inductor, and a resistor, and is sealed from the external environment by the first resin layer 20. The second electronic component 50 is composed of an active electronic component such as a gallium arsenide semiconductor element or a silicon semiconductor element, and is sealed from the external environment by the second resin layer 30.

セラミック多層基板10は、図1の(a)、(b)に示すように、複数のセラミック層11Aが積層されたセラミック積層体11と、セラミック積層体11に所定のパターンで形成されたパターン導体12と、を備えている。パターン導体12は、セラミック積層体11の上下両面それぞれに所定のパターンで形成された第1、第2の表面導体(以下、「表面電極」と称す。)12A、12A’、12Bと、セラミック積層体11内で上下のセラミック層11Aの界面に所定のパターンで形成された面内導体12Cと、セラミック層11Aを上下に貫通して第1、第2の表面電極12A、12A’、12Bと面内導体12Cを所定のパターンで電気的に接続する層間接続導体12Dと、を備えている。セラミック多層基板10の下面には、二種類の第1の表面電極12A、12A’が形成されている。一方の第1の表面電極12Aは、他方の第1の表面電極12A’より分厚く形成されていることが好ましい。ここで、便宜上、薄い第1の表面電極12A’を第3の表面電極12A’とする。パターン導体12を構成する各導体は、いずれもセラミック積層体11と一体的に焼成されて焼結金属として形成されている。セラミック積層体11の下面の第3の表面電極12A’には第1の電子部品40が半田等を介して接続され、上面の第2の表面電極12Bには第2の電子部品50が半田等により接続されている。   As shown in FIGS. 1A and 1B, the ceramic multilayer substrate 10 includes a ceramic laminate 11 in which a plurality of ceramic layers 11A are laminated, and a patterned conductor formed on the ceramic laminate 11 in a predetermined pattern. 12. The pattern conductor 12 includes first and second surface conductors (hereinafter referred to as “surface electrodes”) 12A, 12A ′, and 12B formed in a predetermined pattern on both upper and lower surfaces of the ceramic laminate 11, and ceramic laminates. An in-plane conductor 12C formed in a predetermined pattern at the interface between the upper and lower ceramic layers 11A in the body 11, and the first and second surface electrodes 12A, 12A ′, 12B and the surface penetrating the ceramic layer 11A vertically And an interlayer connection conductor 12D that electrically connects the inner conductor 12C in a predetermined pattern. Two types of first surface electrodes 12 </ b> A and 12 </ b> A ′ are formed on the lower surface of the ceramic multilayer substrate 10. One first surface electrode 12A is preferably formed thicker than the other first surface electrode 12A '. Here, for convenience, the thin first surface electrode 12A 'is referred to as a third surface electrode 12A'. Each conductor constituting the pattern conductor 12 is fired integrally with the ceramic laminate 11 and formed as a sintered metal. The first electronic component 40 is connected to the third surface electrode 12A ′ on the lower surface of the ceramic laminate 11 via solder or the like, and the second electronic component 50 is soldered to the second surface electrode 12B on the upper surface or the like. Connected by.

また、図1の(a)、(b)に示すように、第1の樹脂層20は、下面に所定のパターンで形成された表面電極21と、左右両端部に形成されて表面電極21とセラミック多層基板10の第1の表面電極12Aを電気的に接続するビアホール導体22と、を備えている。ビアホール導体22はビアホール22Aに導電性ペーストを充填して形成されている。本実施形態においてビアホール22Aは、第1の樹脂層20をセラミック多層基板10に積層した後、レーザーによって形成されている。そのため、ビアホール導体22は、表面電極21側からセラミック多層基板10の第1の表面電極12A側に向けて徐々に口径が小さくなっており、ビアホール導体22と第1の表面電極12Aとの接続面積が小さくなっている。尚、23はソルダーマスクである。   Also, as shown in FIGS. 1A and 1B, the first resin layer 20 includes a surface electrode 21 formed in a predetermined pattern on the lower surface, and a surface electrode 21 formed on both left and right ends. And a via-hole conductor 22 that electrically connects the first surface electrode 12A of the ceramic multilayer substrate 10. The via hole conductor 22 is formed by filling the via hole 22A with a conductive paste. In the present embodiment, the via hole 22 </ b> A is formed by laser after the first resin layer 20 is laminated on the ceramic multilayer substrate 10. Therefore, the diameter of the via-hole conductor 22 gradually decreases from the surface electrode 21 side toward the first surface electrode 12A side of the ceramic multilayer substrate 10, and the connection area between the via-hole conductor 22 and the first surface electrode 12A Is getting smaller. Reference numeral 23 denotes a solder mask.

而して、セラミック多層基板10の第1の表面電極12Aの表面には、図1の(b)に示すように凹部12Eが形成されており、この凹部12Eにビアホール導体22の先端部が嵌合している。第1の表面電極12Aに凹部12Eが形成されているため、第1の表面電極12Aとビアホール導体22の接続面積が増加し、両者を電気的に確実に接続し、両者間の接続信頼性が向上している。特に本発明においては、第1の表面電極12Aを焼結金属により形成している。焼結金属は多孔質であるため、レーザーを照射することにより凹部12Eが形成されやすい。従来は表面電極の反射率を高めて表面電極の損傷を防止しているが、本発明では意図的に第1の表面電極12Aにレーザーを吸収させて凹部12Eを積極的に形成している。   Thus, a recess 12E is formed on the surface of the first surface electrode 12A of the ceramic multilayer substrate 10 as shown in FIG. 1B, and the tip of the via-hole conductor 22 is fitted into the recess 12E. Match. Since the recess 12E is formed in the first surface electrode 12A, the connection area between the first surface electrode 12A and the via-hole conductor 22 increases, and the two are electrically connected reliably, and the connection reliability between the two is improved. It has improved. Particularly in the present invention, the first surface electrode 12A is formed of a sintered metal. Since the sintered metal is porous, the recesses 12E are easily formed by laser irradiation. Conventionally, the reflectance of the surface electrode is increased to prevent the surface electrode from being damaged. However, in the present invention, the laser beam is intentionally absorbed by the first surface electrode 12A to actively form the recess 12E.

また、第1の表面電極12Aは、上述のように第1の電子部品40が実装される第3の表面電極12A’や配線パターンより肉厚に形成されている。第1の表面電極12Aを第3の表面電極12A’や配線パターンより厚くすることにより、より深い凹部12Eを形成することができ、ビアホール導体22と第1の表面電極12Aとの接続面積を増大させることができる。また、第3の表面電極12A’を薄くすることにより多層基板Sを薄型化することができる。   Further, the first surface electrode 12A is formed thicker than the third surface electrode 12A 'on which the first electronic component 40 is mounted and the wiring pattern as described above. By making the first surface electrode 12A thicker than the third surface electrode 12A ′ and the wiring pattern, a deeper recess 12E can be formed, and the connection area between the via-hole conductor 22 and the first surface electrode 12A is increased. Can be made. Further, the multilayer substrate S can be thinned by thinning the third surface electrode 12A '.

第1の表面電極12Aは、レーザー吸収性が高くなっている。第1の表面電極12Aのレーザー吸収性を高くすることによって、第1の樹脂層20に対してレーザーを照射してビアホール22Aを形成する際に、第1の表面電極12Aに達したレーザーの吸収を促進し、凹部12Eがより形成されやすくなる。第1の表面電極12Aのレーザー吸収性を高める手法としては、例えば、金属粉末にレーザー吸収性の高いフィラーを添加する方法、第1の表面電極12Aの表面粗さを調整する方法、及びレーザー吸収性の高い金属材料を電極材料として使用する方法などがある。   The first surface electrode 12A has high laser absorptivity. By increasing the laser absorptivity of the first surface electrode 12A, when the via hole 22A is formed by irradiating the laser to the first resin layer 20, the absorption of the laser that has reached the first surface electrode 12A And the recess 12E is more easily formed. As a technique for increasing the laser absorptivity of the first surface electrode 12A, for example, a method of adding a filler having a high laser absorptivity to metal powder, a method of adjusting the surface roughness of the first surface electrode 12A, and laser absorption There is a method of using a highly metallic material as an electrode material.

フィラーを添加する方法では、例えば電極材料となるCu粉末等の金属粉末にAlやガラス等のレーザー吸収性の高いフィラーが添加された導体ペーストを用いて第1の表面電極12Aを形成する。導体ペーストは、金属粉末に対して0.1〜15重量%のフィラーが添加されたものが好ましく、0.2〜5重量%のフィラーが添加されたものがより好ましい。金属粉末としてはCu粉末が好ましい。また、表面粗さによる方法では、導体ペーストに無機フィラーを添加することによって第1の表面電極12Aの表面粗さを適宜調整することができる。第1の表面電極12Aの表面粗さは、Raで0.1〜20μmの範囲に調整されていることが好ましく、2〜10μmの範囲がより好ましい。レーザー吸収性の高い金属材料を用いる方法では、電極材料として、例えばNi、Sn、Al、Zn、Pb、Biの中から選択される、少なくともいずれか一つの金属を用いることが好ましい。 In the method of adding a filler, for example, the first surface electrode 12A is formed using a conductive paste in which a metal powder such as Cu powder as an electrode material is added with a filler having high laser absorptivity such as Al 2 O 3 or glass. To do. The conductor paste preferably has 0.1 to 15% by weight filler added to the metal powder, and more preferably has 0.2 to 5% by weight filler added thereto. Cu powder is preferable as the metal powder. In the method based on the surface roughness, the surface roughness of the first surface electrode 12A can be appropriately adjusted by adding an inorganic filler to the conductor paste. The surface roughness of the first surface electrode 12A is preferably adjusted to a range of 0.1 to 20 μm by Ra, and more preferably a range of 2 to 10 μm. In the method using a metal material having high laser absorption, it is preferable to use at least one metal selected from, for example, Ni, Sn, Al, Zn, Pb, and Bi as the electrode material.

また、第2の樹脂層30の上面にはシールド金属膜31が形成され、このシールド金属膜31によって第2の樹脂層30で封止された第2の電子部品50を外部の電磁波から保護することができる。第2の樹脂層30にビアホール導体を形成する場合には、第1の樹脂層20と同一要領でビアホール導体を形成することができる。   A shield metal film 31 is formed on the upper surface of the second resin layer 30, and the second electronic component 50 sealed with the second resin layer 30 is protected from external electromagnetic waves by the shield metal film 31. be able to. When a via hole conductor is formed in the second resin layer 30, the via hole conductor can be formed in the same manner as the first resin layer 20.

而して、セラミック層11Aの材料は、セラミック材料であれば特に制限されないが、例えば低温焼結セラミック(LTCC:Low Temperature Co-fired Ceramic)材料が好ましい。低温焼結セラミック材料とは、1050℃以下の温度で焼結可能であって、比抵抗の小さなAgやCu等と同時焼成が可能なセラミック材料である。低温焼結セラミックとしては、具体的には、アルミナやフォルステライト等のセラミック粉末にホウ珪酸系ガラスを混合してなるガラス複合系LTCC材料、ZnO−MgO−Al−SiO系の結晶化ガラスを用いた結晶化ガラス系LTCC材料、BaO−Al−SiO系セラミック粉末やAl−CaO−SiO−MgO−B系セラミック粉末等を用いた非ガラス系LTCC材料等が挙げられる。 Thus, the material of the ceramic layer 11A is not particularly limited as long as it is a ceramic material. For example, a low temperature co-fired ceramic (LTCC) material is preferable. The low-temperature sintered ceramic material is a ceramic material that can be sintered at a temperature of 1050 ° C. or less and can be simultaneously fired with Ag, Cu, or the like having a small specific resistance. Specifically, as the low-temperature sintered ceramic, a glass composite LTCC material obtained by mixing borosilicate glass with ceramic powder such as alumina or forsterite, ZnO-MgO-Al 2 O 3 -SiO 2 crystal Non-glass using crystallized glass-based LTCC material using a crystallized glass, BaO—Al 2 O 3 —SiO 2 ceramic powder, Al 2 O 3 —CaO—SiO 2 —MgO—B 2 O 3 ceramic powder, etc. System LTCC materials and the like.

セラミック積層体11Aの材料として低温焼結セラミック材料を用いることによって、パターン導体12としてCu等の低抵抗で低融点をもつ低融点金属を用いることができる。その結果、セラミック積層体11とパターン導体12を1050℃以下の低温で同時焼成することによって焼結金属を形成することができる。   By using a low-temperature sintered ceramic material as the material of the ceramic laminate 11A, a low melting point metal having a low resistance and a low melting point such as Cu can be used as the pattern conductor 12. As a result, a sintered metal can be formed by simultaneously firing the ceramic laminate 11 and the pattern conductor 12 at a low temperature of 1050 ° C. or lower.

また、セラミック材料として、高温焼結セラミック(HTCC:High Temperature Co-fired Ceramic)材料を使用することもできる。高温焼結セラミック材料としては、例えば、アルミナ、窒化アルミニウム、ムライト、その他の材料にガラスなどの焼結助剤を加え、1100℃以上で焼結されたものが用いられる。このとき、パターン導体12としては、Mo、Pt、Pd、W、Ni及びこれらの合金から選択される金属を使用する。   In addition, a high temperature co-fired ceramic (HTCC) material can be used as the ceramic material. Examples of the high-temperature sintered ceramic material include alumina, aluminum nitride, mullite, and other materials added with a sintering aid such as glass and sintered at 1100 ° C. or higher. At this time, as the pattern conductor 12, a metal selected from Mo, Pt, Pd, W, Ni, and alloys thereof is used.

以上説明したように本実施形態によれば、積層された複数のセラミック層11Aからなり、下面に複数のセラミック層11Aと一体に焼成された焼結金属からなる第1の表面電極12Aが形成されたセラミック多層基板10と、セラミック多層基板10の下面に積層され、第1の表面電極12Aと電気的に接続されたビアホール導体22が形成された樹脂層20と、を備えた多層基板Sにおいて、第1の表面電極12Aには凹部12Eが形成されていると共に、ビアホール導体22が凹部12Eと嵌合しているため、第1の表面電極12Aとビアホール導体22が凹部12Eで接続され、第1の表面電極12Aの平坦面で接続される従来と比較して接続面積が増え、第1の表面電極12Aとビアホール導体22との接続信頼性が向上する。また、第1の表面電極12Aは多孔質な焼結金属により形成されているため、レーザーを照射することにより容易に凹部12Eを形成することができる。   As described above, according to the present embodiment, the first surface electrode 12A is formed of a plurality of laminated ceramic layers 11A, and the lower surface is formed of a sintered metal integrally fired with the plurality of ceramic layers 11A. In the multilayer substrate S provided with the ceramic multilayer substrate 10 and the resin layer 20 formed on the lower surface of the ceramic multilayer substrate 10 and formed with the via-hole conductor 22 electrically connected to the first surface electrode 12A, Since the first surface electrode 12A has a recess 12E and the via-hole conductor 22 is fitted in the recess 12E, the first surface electrode 12A and the via-hole conductor 22 are connected by the recess 12E. The connection area is increased as compared with the conventional case where the surface electrode 12A is connected on the flat surface, and the connection reliability between the first surface electrode 12A and the via-hole conductor 22 is improved. Further, since the first surface electrode 12A is formed of a porous sintered metal, the recess 12E can be easily formed by irradiating a laser.

また、本実施形態によれば、第1の表面電極12Aは、レーザー吸収性が高いため、第1の樹脂層20にビアホール22Aを形成するレーザーが第1の表面電極12Aで反射されることなく吸収されて凹部12Eを更に容易に形成することができる。また、第1の表面電極12Aは、金属粉末にガラス及びアルミナがフィラーとして含まれている導体ペーストが焼結して形成されるため、第1の表面電極12Aはフィラーによってレーザーを吸収して第1の表面電極12Aに凹部12Eを形成しやすくなる。   Further, according to the present embodiment, since the first surface electrode 12A has high laser absorptivity, the laser for forming the via hole 22A in the first resin layer 20 is not reflected by the first surface electrode 12A. By being absorbed, the recess 12E can be formed more easily. Further, since the first surface electrode 12A is formed by sintering a conductive paste containing glass and alumina as fillers in metal powder, the first surface electrode 12A absorbs the laser by the filler and is It becomes easy to form the recess 12E in one surface electrode 12A.

また、本実施形態において第1の表面電極12Aのレーザー吸収性を、表面粗さを調整することによって高めた場合には、第1の表面電極12Aに凹部12Eを形成しやすくなる。焼結金属からなる第1の表面電極12Aの表面を、例えばNi、Sn、Al、Zn、Pb及びBiのようにレーザー吸収性の高い金属により被覆して形成した場合には、第1の表面電極12Aの表面でレーザーを吸収して凹部12Eを容易に形成することができる。   Further, in the present embodiment, when the laser absorptivity of the first surface electrode 12A is increased by adjusting the surface roughness, it becomes easy to form the recess 12E in the first surface electrode 12A. When the surface of the first surface electrode 12A made of sintered metal is formed by coating with a metal having high laser absorption such as Ni, Sn, Al, Zn, Pb and Bi, the first surface electrode The recess 12E can be easily formed by absorbing the laser on the surface of the electrode 12A.

更に、第1の表面電極12Aが形成されたセラミック多層基板10の下面には、第1の表面電極12Aとは異なる第3の表面電極12A’や配線パターンが形成されており、第1の表面電極12Aが第3の表面電極12A’よりも分厚くされている。これにより、第1の表面電極12Aの凹部12Eを深くすることができてビアホール導体22との接続信頼性を高めることができると共に、第3の表面電極12A’を薄くすることにより実装される第1の電子部品40の高さを低くでき、多層基板Sを薄型化することができる。また、第1、第2の樹脂層20、30内に第1、第2の電子部品40、50が埋設されているため、多層基板Sを高機能化した電子部品モジュールとして構成することができる。   Further, a third surface electrode 12A ′ and a wiring pattern different from the first surface electrode 12A are formed on the lower surface of the ceramic multilayer substrate 10 on which the first surface electrode 12A is formed. The electrode 12A is thicker than the third surface electrode 12A ′. Accordingly, the recess 12E of the first surface electrode 12A can be deepened, the connection reliability with the via-hole conductor 22 can be increased, and the third surface electrode 12A ′ is mounted by being thinned. Thus, the height of the electronic component 40 can be reduced, and the multilayer substrate S can be made thinner. In addition, since the first and second electronic components 40 and 50 are embedded in the first and second resin layers 20 and 30, the multilayer substrate S can be configured as an electronic component module with high functionality. .

第2の実施形態
本実施形態の多層基板は、セラミック多層基板の表面導体に、表面導体を貫通する凹部が形成されていること以外は、第1の実施形態に準じて構成されている。そこで、以下では、第1の実施形態と異なる点を中心にして、第1の実施形態と同一または相当部分には同一符号を付して本実施形態について図2に参照しながら説明する。
Second Embodiment The multilayer substrate of the present embodiment is configured according to the first embodiment except that a concave portion penetrating the surface conductor is formed in the surface conductor of the ceramic multilayer substrate. Therefore, the following description will be made with reference to FIG. 2 with the same reference numerals assigned to the same or corresponding parts as those in the first embodiment, focusing on the differences from the first embodiment.

本実施形態の多層基板S’は、第1の実施形態と同様に、セラミック多層基板10と、セラミック多層基板10の下面に積層された第1の樹脂層20と、セラミック多層基板10の上面に積層された第2の樹脂層(図示せず)と、を備えている。セラミック多層基板10の第1の表面電極12Aには、第1の表面電極12Aを貫通して層間接続導体12Dに達する凹部12E’が形成されている。この凹部12E’は、第1の表面電極12Aに形成された貫通孔と層間接続導体12Dに形成された窪みが連設された構造になっている。本実施形態では、凹部12E’が第1の実施形態のそれよりも深く形成されているため、第1の樹脂層20のビアホール導体22の先端部が凹部12E’と深く嵌合して接続面積が増え、ビアホール導体22と第1の表面電極12Aとの接続信頼性が第1の実施形態の場合よりも向上する。   As in the first embodiment, the multilayer substrate S ′ according to the present embodiment includes the ceramic multilayer substrate 10, the first resin layer 20 laminated on the lower surface of the ceramic multilayer substrate 10, and the upper surface of the ceramic multilayer substrate 10. And a laminated second resin layer (not shown). The first surface electrode 12A of the ceramic multilayer substrate 10 is formed with a recess 12E 'that reaches the interlayer connection conductor 12D through the first surface electrode 12A. The recess 12E 'has a structure in which a through-hole formed in the first surface electrode 12A and a recess formed in the interlayer connection conductor 12D are connected. In the present embodiment, since the recess 12E ′ is formed deeper than that of the first embodiment, the tip end portion of the via-hole conductor 22 of the first resin layer 20 is fitted deeply into the recess 12E ′ and the connection area. The connection reliability between the via-hole conductor 22 and the first surface electrode 12A is improved as compared with the case of the first embodiment.

本実施形態によれば、セラミック多層基板10の複数のセラミック層11Aのうち最上層には第1の樹脂層20のビアホール導体22と平面視して重なるように層間接続導体12Dが形成されており、ビアホール導体22は第1の表面電極12Aを貫通してこれに接続された層間接続導体12Dとも接しているため、ビアホール導体22と第1の表面電極12A、更に層間接続導体12Dとの接続信頼性が第1の実施形態の場合よりも向上する。   According to the present embodiment, the interlayer connection conductor 12D is formed on the uppermost layer of the plurality of ceramic layers 11A of the ceramic multilayer substrate 10 so as to overlap the via hole conductor 22 of the first resin layer 20 in plan view. Since the via-hole conductor 22 is also in contact with the interlayer connection conductor 12D that passes through and is connected to the first surface electrode 12A, the connection reliability between the via-hole conductor 22 and the first surface electrode 12A, and further the interlayer connection conductor 12D. The characteristics are improved as compared with the case of the first embodiment.

以下、図3の(a)〜(e)をも参照しながら具体的な実施例について説明する。   Hereinafter, specific examples will be described with reference to FIGS.

実施例1
本実施例では多層基板を作製し、下記要領で多層基板のセラミック多層基板の表面電極と樹脂層のビアホール導体の接続信頼性を検証した。
1.セラミック多層基板の作製
まず、出発原料として、BaO、SiO、Al、B、CaOを準備し、各出発原料を所定量秤量し、混合する。得られた混合物を1300℃で2時間仮焼し、得られた仮焼物を粉砕して仮焼粉末を得た。この仮焼粉末に適当量のバインダ、可塑剤及び溶剤を加えて混練し、セラミックスラリーを得た。このセラミックスラリーを、ドクターブレード法を用いて、厚さ100μmのシート状に成形してセラミックグリーンシートを作製した。更に、このセラミックグリーンシートを、縦100mm×横100mmの方形状に切断した。
Example 1
In this example, a multilayer substrate was produced, and the connection reliability between the surface electrode of the ceramic multilayer substrate of the multilayer substrate and the via-hole conductor of the resin layer was verified as follows.
1. Preparation of Ceramic Multilayer Substrate First, BaO, SiO 2 , Al 2 O 3 , B 2 O 3 , and CaO are prepared as starting materials, and a predetermined amount of each starting material is weighed and mixed. The obtained mixture was calcined at 1300 ° C. for 2 hours, and the obtained calcined product was pulverized to obtain a calcined powder. An appropriate amount of a binder, a plasticizer and a solvent were added to the calcined powder and kneaded to obtain a ceramic slurry. This ceramic slurry was formed into a sheet having a thickness of 100 μm using a doctor blade method to produce a ceramic green sheet. Furthermore, this ceramic green sheet was cut into a rectangular shape having a length of 100 mm and a width of 100 mm.

次いで、セラミックグリーンシートの所定位置に直径200μmのビアホールを形成した。また、Cu粉末、適当量のバインダ、フィラー及び分散剤等からなる導体ペーストを調製した。この導体ペーストをスクリーン印刷により方形状のセラミックグリーンシート上に印刷し、セラミックグリーンシートのビアホールに導体ペーストを充填してビアホール導体を形成した。同様にCu粉末、適当量のバインダ、フィラー及び分散剤等からなる導体ペーストを用いて、面内導体をスクリーン印刷により形成した。この時特に、樹脂層が設けられるセラミック多層基板の面上に表面電極を形成する導体ペーストとしては、Cu粉末にフィラーとしてガラスやAl等が適量添加されたペーストを使用した。 Next, a via hole having a diameter of 200 μm was formed at a predetermined position of the ceramic green sheet. Moreover, the conductor paste which consists of Cu powder, a suitable quantity binder, a filler, a dispersing agent, etc. was prepared. This conductor paste was printed on a rectangular ceramic green sheet by screen printing, and the via hole of the ceramic green sheet was filled with the conductor paste to form a via hole conductor. Similarly, an in-plane conductor was formed by screen printing using a conductor paste made of Cu powder, an appropriate amount of binder, filler, dispersant and the like. In particular, as the conductive paste for forming the surface electrode on the surface of the ceramic multilayer substrate on which the resin layer is provided, a paste obtained by adding an appropriate amount of glass, Al 2 O 3 or the like as a filler to Cu powder was used.

次に、方形状のセラミックグリーンシートを複数枚積層し、圧着することにより、1mmの厚みの積層体を得た、この積層体を800〜1000℃の温度で5時間焼成し、図3の(a)に示すセラミック多層基板10を得た。このセラミック多層基板10は、セラミック積層体11及びパターン導体12を備えている。パターン導体12は、同図に示すように第1、第2の表面電極12A、12A’、12B、面内導体12C及び層間接続導体12Dからなっている。   Next, a plurality of rectangular ceramic green sheets were laminated and pressed to obtain a laminate having a thickness of 1 mm. This laminate was fired at a temperature of 800 to 1000 ° C. for 5 hours. A ceramic multilayer substrate 10 shown in a) was obtained. The ceramic multilayer substrate 10 includes a ceramic laminate 11 and a pattern conductor 12. The pattern conductor 12 includes first and second surface electrodes 12A, 12A ', 12B, an in-plane conductor 12C, and an interlayer connection conductor 12D as shown in FIG.

2.樹脂層の作製
無機フィラーとしてシリカ、熱硬化性樹脂として液状エポキシ樹脂を準備し、シリカが90重量%、液状エポキシ樹脂が10重量%となるように秤量し、これに分散剤を加えて混合し、ペースト状の混合物を調製した。得られたペースト状の混合物を、ポリエチレンテレフタレートからなり、表面にシリコンによる離形処理が施された離形フィルム上に滴下し、加圧プレスを行って厚さ100μmの板状の樹脂プリプレグシートを得た。
2. Preparation of Resin Layer Prepare silica as inorganic filler and liquid epoxy resin as thermosetting resin, weigh so that silica is 90% by weight and liquid epoxy resin is 10% by weight, and add a dispersant to this and mix. A paste-like mixture was prepared. The obtained paste-like mixture is made of polyethylene terephthalate and dropped onto a release film having a release treatment with silicon on the surface, and a pressure-press is performed to obtain a plate-like resin prepreg sheet having a thickness of 100 μm. Obtained.

3.多層基板の作製
樹脂プリプレグシートを縦100mm×横100mmの方形状に切断した。切断した樹脂プリプレグシートをセラミック多層基板10上に重ね、真空プレスにより160℃の温度で60分間圧着することにより、図3の(b)に示すように硬化済みの樹脂層120が積層された樹脂層付きセラミック多層基板200を得た。
3. Production of Multilayer Substrate A resin prepreg sheet was cut into a rectangular shape with a length of 100 mm and a width of 100 mm. A resin in which a cured resin layer 120 is laminated as shown in FIG. 3B by stacking the cut resin prepreg sheet on the ceramic multilayer substrate 10 and press-bonding it at a temperature of 160 ° C. for 60 minutes by a vacuum press. A multilayer ceramic substrate 200 with layers was obtained.

そして、炭酸ガスレーザーを、樹脂層120側からセラミック多層基板10上の所望の接続用の表面電極12Aに向けて照射し、図3の(c)に示すように樹脂層120に直径150μmのビアホール122Aを形成した。この時、接続用の表面電極12Aの表面に、表面電極12Aを貫通しない範囲で凹部(図示せず)が形成された。この凹部の窪み量を測定した結果、平均口径125μm、最大深さ8μmであった。   Then, a carbon dioxide laser is irradiated from the resin layer 120 side toward the desired surface electrode 12A for connection on the ceramic multilayer substrate 10, and a via hole having a diameter of 150 μm is formed in the resin layer 120 as shown in FIG. 122A was formed. At this time, a recess (not shown) was formed on the surface of the connecting surface electrode 12A in a range not penetrating the surface electrode 12A. As a result of measuring the amount of depressions in the recess, the average diameter was 125 μm and the maximum depth was 8 μm.

次に、Cu、Sn、Ag及び適当量の樹脂バインダなどからなるビアホール導体ペーストを、スクリーン印刷により樹脂層付きセラミック多層基板200のビアホール122Aに充填し、図3の(d)に示すようにビアホール導体122を形成した。   Next, via hole conductor paste made of Cu, Sn, Ag, and an appropriate amount of resin binder is filled into the via hole 122A of the ceramic multilayer substrate 200 with a resin layer by screen printing, and as shown in FIG. A conductor 122 was formed.

一方、樹脂プリプレグシート上に厚さ18μmの銅箔を重ね、銅箔付きの樹脂プリプレグシート120’を作製した。この樹脂プリプレグシート120’上に形成された銅箔を、フォトリソグラフィーによりエッチングし、表面に表面電極21’を作製した。この表面電極付きの樹脂プリプレグシート120’についても所望の位置に炭酸ガスレーザーを用いて直径150μmのビアホール122’Aを形成した。そして、表面電極付き樹脂プリプレグシート120’のビアホール122’Aにビアホール導体ペーストを充填し、ビアホール導体122’を形成した。   On the other hand, a copper foil having a thickness of 18 μm was stacked on the resin prepreg sheet to prepare a resin prepreg sheet 120 ′ with a copper foil. The copper foil formed on the resin prepreg sheet 120 'was etched by photolithography to produce a surface electrode 21' on the surface. Also for the resin prepreg sheet 120 ′ with a surface electrode, a via hole 122 ′ A having a diameter of 150 μm was formed at a desired position using a carbon dioxide laser. Then, a via hole conductor paste was filled into the via hole 122'A of the resin prepreg sheet 120 'with a surface electrode to form a via hole conductor 122'.

次いで、図3の(e)に示すように、樹脂層付きセラミック多層基板200と表面電極付き樹脂プリプレグシート120’をそれぞれ位置合わせし、樹脂層120上に表面電極付き樹脂プリプレグシート120’を積層した後、真空プレスにより160℃の温度で60分間圧着し、多層基板を得た。   Next, as shown in FIG. 3E, the ceramic multilayer substrate 200 with a resin layer and the resin prepreg sheet 120 ′ with a surface electrode are aligned, and the resin prepreg sheet 120 ′ with a surface electrode is laminated on the resin layer 120. Then, pressure bonding was performed at 160 ° C. for 60 minutes by a vacuum press to obtain a multilayer substrate.

これまでの手順で表1に示すようにビアホール径及び表面電極の凹部の深さが異なる多層基板のサンプルを作製した。   As shown in Table 1, samples of multilayer substrates having different via hole diameters and depths of recesses on the surface electrode were prepared by the above procedure.

4.多層基板の接続信頼性試験
上述のようにして得られたサンプルについて−55℃〜+125℃の範囲で昇降温操作を繰り返すHST試験を行い、接続信頼性を検証し、その結果を表1に示した。表1において、◎印、○印、△印は上記温度範囲での温度サイクル数とそれぞれのサイクル数での接続不良の発生の有無を示している。
◎:5000サイクルまで接続不良発生なし
○:2000サイクルまで接続不良発生なし
△:1000サイクルまで接続不良発生なし
4). Multilayer substrate connection reliability test The sample obtained as described above was subjected to an HST test in which the temperature raising and lowering operation was repeated in the range of -55 ° C to + 125 ° C, the connection reliability was verified, and the results are shown in Table 1. It was. In Table 1, ◎, ○, and Δ indicate the number of temperature cycles in the above temperature range and the presence / absence of connection failure at each number of cycles.
◎: No connection failure occurred up to 5000 cycles ○: No connection failure occurred up to 2000 cycles △: No connection failure occurred up to 1000 cycles

Figure 2009188218
Figure 2009188218

表1に示す結果によれば、表面電極の凹部が深く、ビアホール径が大きいほど接続不良を発生しないことが実証された。   According to the results shown in Table 1, it was proved that the connection defect does not occur as the concave portion of the surface electrode is deeper and the via hole diameter is larger.

尚、本発明は、上記各実施形態に何等制限されるものではない。本発明は、多層基板のセラミック基板側の表面導体の表面に凹部が形成され、この凹部に樹脂層側のビアホール導体が嵌合して接続された構造であれば、全て本発明に包含される。例えば、上記各実施形態において、セラミック層を複数層積層してなるセラミック多層基板を用いたが、セラミック層一層からなるセラミック基板を用いることもできる。   Note that the present invention is not limited to the above embodiments. The present invention includes all the structures as long as a concave portion is formed on the surface of the surface conductor on the ceramic substrate side of the multilayer substrate, and the via hole conductor on the resin layer side is fitted and connected to the concave portion. . For example, in each of the above embodiments, a ceramic multilayer substrate formed by laminating a plurality of ceramic layers is used, but a ceramic substrate composed of a single ceramic layer can also be used.

本発明は、電子機器などに使用される多層基板及びその製造方法に好適に利用することができる。   INDUSTRIAL APPLICABILITY The present invention can be suitably used for multilayer substrates used for electronic devices and the like and methods for manufacturing the same.

(a)、(b)はそれぞれ本発明の多層基板の一実施形態を示す図で、(a)はその全体を示す断面図、(b)は(a)の○で囲んだ部分を拡大して示す断面図である。(A), (b) is a figure which shows one Embodiment of the multilayer board | substrate of this invention, respectively, (a) is sectional drawing which shows the whole, (b) expands the part enclosed by (circle) of (a). FIG. 本発明の多層基板の他の実施形態を示す図1の(b)に相当する断面図である。It is sectional drawing equivalent to FIG.1, (b) which shows other embodiment of the multilayer substrate of this invention. 図3の(a)〜(e)はそれぞれ図1に示す多層基板の主要部な製造工程を示す工程図である。FIGS. 3A to 3E are process diagrams showing main manufacturing steps of the multilayer substrate shown in FIG. 従来の多層基板の一例を示す図1の(b)に相当する断面図である。It is sectional drawing equivalent to (b) of FIG. 1 which shows an example of the conventional multilayer substrate.

符号の説明Explanation of symbols

S、S’ 多層基板
10 セラミック多層基板
11 セラミック層
12A 表面電極(表面導体)
12D 層間接続導体
12E 凹部
20、30 樹脂層
22 ビアホール導体
S, S 'multilayer substrate 10 ceramic multilayer substrate 11 ceramic layer 12A surface electrode (surface conductor)
12D Interlayer connection conductor 12E Recess 20, 30 Resin layer 22 Via hole conductor

Claims (9)

セラミック層からなり、少なくとも一方の主面に上記セラミック層と一体に焼成された焼結金属からなる表面導体が形成されたセラミック基板と、上記セラミック基板の上記主面上に積層され、上記表面導体と電気的に接続されたビアホール導体が形成された樹脂層と、を備えた多層基板であって、
上記表面導体には凹部が形成されていると共に、上記ビアホール導体が上記凹部と嵌合していることを特徴とする多層基板。
A ceramic substrate comprising a ceramic layer and having a surface conductor formed of a sintered metal fired integrally with the ceramic layer on at least one main surface; and the surface conductor laminated on the main surface of the ceramic substrate And a resin layer formed with a via-hole conductor electrically connected to the multilayer substrate,
A multilayer substrate, wherein a concave portion is formed in the surface conductor, and the via-hole conductor is fitted in the concave portion.
上記セラミック層のうち表面層には上記ビアホール導体と平面視して重なるように層間接続導体が形成されており、上記凹部は上記表面導体を貫通し、上記ビアホール導体が上記層間接続導体に接していることを特徴とする請求項1に記載の多層基板。   An interlayer connection conductor is formed on the surface layer of the ceramic layer so as to overlap the via hole conductor in plan view, the recess penetrates the surface conductor, and the via hole conductor is in contact with the interlayer connection conductor. The multilayer substrate according to claim 1, wherein: 上記表面導体は、レーザー吸収性が高いことを特徴とする請求項1または請求項2に記載の多層基板。   The multilayer substrate according to claim 1, wherein the surface conductor has high laser absorbability. 上記表面導体は、ガラス及びアルミナをフィラーとして含むペーストが焼結してなることを特徴とする請求項3に記載の多層基板。   The multilayer substrate according to claim 3, wherein the surface conductor is formed by sintering a paste containing glass and alumina as a filler. 上記表面導体は、表面粗さ調整されていることを特徴とする請求項3または請求項4に記載の多層基板。 The surface conductors, multi-layer substrate according to claim 3 or claim 4, characterized in that the surface roughness is adjusted. 上記表面導体は、上記焼結金属の表面がレーザー吸収性の高い金属により形成されていることを特徴とする請求項3〜請求項5のいずれか1項に記載の多層基板。   The multilayer substrate according to any one of claims 3 to 5, wherein the surface conductor has a surface of the sintered metal formed of a metal having high laser absorptivity. 上記レーザー吸収性の高い金属は、Ni、Sn、Al、Zn、Pb及びBiの中から選択される少なくとも一つの金属であることを特徴とする請求項6に記載の多層基板。   The multilayer substrate according to claim 6, wherein the metal having high laser absorption is at least one metal selected from Ni, Sn, Al, Zn, Pb, and Bi. 上記表面導体が形成された上記セラミック基板の主面には、上記表面導体とは異なる導体が形成されており、上記表面導体は上記導体よりも分厚いことを特徴とする請求項1〜請求項7のいずれか1項に記載の多層基板。   The main surface of the ceramic substrate on which the surface conductor is formed is formed with a conductor different from the surface conductor, and the surface conductor is thicker than the conductor. The multilayer substrate according to any one of the above. 上記樹脂層に回路部品が埋設されていることを特徴とする請求項1〜請求項8のいずれか1項に記載の多層基板。   The multilayer substrate according to any one of claims 1 to 8, wherein a circuit component is embedded in the resin layer.
JP2008027121A 2008-02-07 2008-02-07 Multilayer board Pending JP2009188218A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008027121A JP2009188218A (en) 2008-02-07 2008-02-07 Multilayer board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008027121A JP2009188218A (en) 2008-02-07 2008-02-07 Multilayer board

Publications (1)

Publication Number Publication Date
JP2009188218A true JP2009188218A (en) 2009-08-20

Family

ID=41071167

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008027121A Pending JP2009188218A (en) 2008-02-07 2008-02-07 Multilayer board

Country Status (1)

Country Link
JP (1) JP2009188218A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013197437A (en) * 2012-03-22 2013-09-30 Ngk Insulators Ltd Multilayer sintered ceramic interposer, and semiconductor package including the same
WO2014073563A1 (en) * 2012-11-09 2014-05-15 古河電気工業株式会社 Production method for build-up multilayer substrate, and build-up multilayer substrate
JP2015097243A (en) * 2013-11-15 2015-05-21 富士通株式会社 Electronic component, manufacturing method of electronic component, and electronic apparatus
US9451700B2 (en) 2011-06-03 2016-09-20 Murata Manufacturing Co., Ltd. Method for producing multi-layer substrate and multi-layer substrate
WO2023228829A1 (en) * 2022-05-27 2023-11-30 株式会社村田製作所 Multilayer substrate

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5254172A (en) * 1975-10-28 1977-05-02 Siemens Ag Method of producing microminiature multiilayer wiring
JPH07183456A (en) * 1993-12-24 1995-07-21 Sumitomo Metal Mining Co Ltd Composition for thick film resistor paste
JP2000252609A (en) * 1999-02-26 2000-09-14 Omron Corp Printed board and its processing
JP2003188538A (en) * 2001-12-18 2003-07-04 Murata Mfg Co Ltd Multilayer board and multilayer module
JP2005136048A (en) * 2003-10-29 2005-05-26 Kyocera Corp Manufacturing method of multilayered wiring board
JP2007096121A (en) * 2005-09-29 2007-04-12 Mitsubishi Plastics Ind Ltd Multilayer wiring board

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5254172A (en) * 1975-10-28 1977-05-02 Siemens Ag Method of producing microminiature multiilayer wiring
JPH07183456A (en) * 1993-12-24 1995-07-21 Sumitomo Metal Mining Co Ltd Composition for thick film resistor paste
JP2000252609A (en) * 1999-02-26 2000-09-14 Omron Corp Printed board and its processing
JP2003188538A (en) * 2001-12-18 2003-07-04 Murata Mfg Co Ltd Multilayer board and multilayer module
JP2005136048A (en) * 2003-10-29 2005-05-26 Kyocera Corp Manufacturing method of multilayered wiring board
JP2007096121A (en) * 2005-09-29 2007-04-12 Mitsubishi Plastics Ind Ltd Multilayer wiring board

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9451700B2 (en) 2011-06-03 2016-09-20 Murata Manufacturing Co., Ltd. Method for producing multi-layer substrate and multi-layer substrate
JP2013197437A (en) * 2012-03-22 2013-09-30 Ngk Insulators Ltd Multilayer sintered ceramic interposer, and semiconductor package including the same
WO2014073563A1 (en) * 2012-11-09 2014-05-15 古河電気工業株式会社 Production method for build-up multilayer substrate, and build-up multilayer substrate
JP5840304B2 (en) * 2012-11-09 2016-01-06 古河電気工業株式会社 Build-up multilayer substrate manufacturing method and build-up multilayer substrate
JPWO2014073563A1 (en) * 2012-11-09 2016-09-08 古河電気工業株式会社 Build-up multilayer substrate manufacturing method and build-up multilayer substrate
TWI618464B (en) * 2012-11-09 2018-03-11 Furukawa Electric Co Ltd Manufacturing method of build-up multilayer substrate and build-up multilayer substrate
JP2015097243A (en) * 2013-11-15 2015-05-21 富士通株式会社 Electronic component, manufacturing method of electronic component, and electronic apparatus
WO2023228829A1 (en) * 2022-05-27 2023-11-30 株式会社村田製作所 Multilayer substrate

Similar Documents

Publication Publication Date Title
JP5104932B2 (en) Multilayer wiring board and manufacturing method thereof
JP4254860B2 (en) Multilayer substrate with built-in chip-type electronic component and method for manufacturing the same
US7833370B2 (en) Method for manufacturing a ceramic multi-layered substrate
JP5233637B2 (en) Multilayer ceramic substrate and electronic component
JPWO2009069398A1 (en) Ceramic composite multilayer substrate, method for manufacturing the same, and electronic component
JP2009188218A (en) Multilayer board
WO2018042846A1 (en) Electronic device and multilayer ceramic substrate
JP2004274035A (en) Module having built-in electronic parts and method of manufacturing same
JP5397744B2 (en) Multilayer ceramic substrate, electronic component using the same, and method of manufacturing multilayer ceramic substrate
JP4385782B2 (en) Composite multilayer substrate and manufacturing method thereof
JP4426805B2 (en) Wiring board and manufacturing method thereof
WO2013141339A1 (en) Multilayer wiring board and method for manufacturing same
JP4703207B2 (en) Wiring board
JP2008159726A (en) Multilayer wiring substrate
JP2004087989A (en) Multilayer wiring substrate
JP4826348B2 (en) Method for producing multilayer ceramic electronic component with protruding electrodes
JP5397742B2 (en) Multilayer ceramic substrates and electronic components
JP2002050869A (en) Method of manufacturing multilayered wiring board
JP3879276B2 (en) Manufacturing method of ceramic multilayer substrate
JP2017188612A (en) Method for manufacturing electronic component and electronic component
JP2011029534A (en) Multilayer wiring board
JP5201903B2 (en) Multilayer wiring board, method for producing the same, and composition for via-hole conductor
JP2004119547A (en) Ceramic wiring board and its manufacturing method
JP2006032442A (en) Multi-layer substrate and manufacturing method therefor
JP2008186908A (en) Manufacturing method for multilayer circuit board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120529

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121009