JP2009188218A - Multilayer board - Google Patents
Multilayer board Download PDFInfo
- Publication number
- JP2009188218A JP2009188218A JP2008027121A JP2008027121A JP2009188218A JP 2009188218 A JP2009188218 A JP 2009188218A JP 2008027121 A JP2008027121 A JP 2008027121A JP 2008027121 A JP2008027121 A JP 2008027121A JP 2009188218 A JP2009188218 A JP 2009188218A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- multilayer substrate
- ceramic
- surface electrode
- resin layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
Description
本発明は、セラミック基板と樹脂層とが積層された多層基板に関し、更に詳しくは、樹脂層に形成されたビアホール導体とセラミック基板の表面に形成された表面電極との接続信頼性を高めることができる多層基板に関するものである。 The present invention relates to a multilayer substrate in which a ceramic substrate and a resin layer are laminated, and more specifically, to improve the connection reliability between a via-hole conductor formed in the resin layer and a surface electrode formed on the surface of the ceramic substrate. The present invention relates to a multilayer substrate that can be produced.
多層基板は、例えば図4で主要部を示すように、セラミック多層基板1と、セラミック多層基板1に積層された樹脂層2と、を備えている。セラミック多層基板1は、上下両面に形成された表面導体1Aと、セラミック多層基板1の内部に形成された面内導体1Bと、上下の表面導体1Aと面内導体1Bを電気的に接続する層間接続導体1Cと、を備えている。樹脂層2は、下面に形成された表面電極2Aと、表面電極2Aとセラミック多層基板1の表面電極1Aを電気的に接続するビアホール導体2Bと、を備えている。
For example, as shown in FIG. 4, the multilayer substrate includes a
このような多層基板に関する技術として、例えば特許文献1に記載の技術がある。特許文献1の技術ではセラミック多層基板の表面電極と樹脂層のビアホール導体を電気的に接続する場合、次の2つの方法が採用されている。
As a technique related to such a multilayer substrate, for example, there is a technique described in
第1の方法では、引用文献1の図5に示されているように、一方の主面に表面導体が形成された未硬化の樹脂層を用意し、この樹脂層に表面導体を底面としてレーザーによりビアホールを形成する。このビアホールに導体ペーストを充填してビアホール導体を形成する。この未硬化の樹脂層を回路部品が搭載されたセラミック多層基板に圧着した後、樹脂層を硬化させる。また、第2の方法では、引用文献1の図7に示されているように、セラミック多層基板上に回路部品を搭載した後、セラミック多層基板に未硬化の樹脂層を形成する。引き続き、セラミック多層基板の表面導体を底面として未硬化の樹脂層にレーザーによりビアホールを形成した後、ビアホールに導体ペーストを充填してビアホール導体を形成する。その後、未硬化の樹脂層をビアホール導体と一緒に硬化させる。いずれの方法も、レーザーを用いて樹脂層にビアホールを形成するため、ビアホールは断面形状が図4に示すようにテーパ形状になる。
In the first method, as shown in FIG. 5 of
しかしながら、特許文献1の第1の方法では、未硬化の樹脂層をセラミック多層基板に積層する際に、ビアホール導体の大径側をセラミック多層基板の表面導体に位置合わせして積層するため、ビアホール導体の表面導体との接続面積を大きくすることができるものの、未硬化の樹脂層をセラミック多層基板に圧着するため、樹脂層の変形に伴ってビアホール導体が変形して表面導体から位置ズレし、接続不良を発生する虞がある。一方、特許文献1の第2の方法では、セラミック多層基板に圧着した後にビアホールを形成するため、第1の方法のような問題はないものの、ビアホールはセラミック多層基板の表面導体に近づくほど先細になり、このビアホールに導体ペーストを充填して硬化させても表面導体との接続面積が小さく接続信頼性に問題を生じる虞がある。
However, in the first method of
本発明は、上記課題を解決するためになされたもので、樹脂層のビアホール導体とセラミック基板の表面導体との接続信頼性を向上させることができる多層基板を提供することを目的としている。 The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a multilayer substrate that can improve the connection reliability between the via-hole conductor of the resin layer and the surface conductor of the ceramic substrate.
本発明の請求項1に記載の多層基板は、セラミック層からなり、少なくとも一方の主面に上記セラミック層と一体に焼成された焼結金属からなる表面導体が形成されたセラミック基板と、上記セラミック基板の上記主面上に積層され、上記表面導体と電気的に接続されたビアホール導体が形成された樹脂層と、を備えた多層基板であって、上記表面導体には凹部が形成されていると共に、上記ビアホール導体が上記凹部と嵌合していることを特徴とするものである。
The multilayer substrate according to
また、本発明の請求項2に記載の多層基板は、請求項1に記載の発明において、上記セラミック層のうち表面層には上記ビアホール導体と平面視して重なるように層間接続導体が形成されており、上記凹部は上記表面導体を貫通し、上記ビアホール導体が上記層間接続導体に接していることを特徴とするものである。
The multilayer substrate according to
また、本発明の請求項3に記載の多層基板は、請求項1または請求項2に記載の発明において、上記表面導体は、レーザー吸収性が高いことを特徴とするものである。
The multilayer substrate according to claim 3 of the present invention is characterized in that, in the invention according to
また、本発明の請求項4に記載の多層基板は、請求項3に記載の発明において、上記表面導体は、ガラス及びアルミナをフィラーとして含むペーストが焼結してなることを特徴とするものである。 The multilayer substrate according to claim 4 of the present invention is characterized in that, in the invention according to claim 3, the surface conductor is formed by sintering a paste containing glass and alumina as fillers. is there.
また、本発明の請求項5に記載の多層基板は、請求項3または請求項4に記載の発明において、上記表面導体は、表面粗さが調整されていることを特徴とするものである。 According to a fifth aspect of the present invention, in the multilayer substrate according to the third or fourth aspect, the surface conductor has a surface roughness adjusted.
また、本発明の請求項6に記載の多層基板は、請求項3〜請求項5のいずれか1項に記載の発明において、上記表面導体は、上記焼結金属の表面がレーザー吸収性の高い金属により形成されていることを特徴とするものである。 The multilayer substrate according to claim 6 of the present invention is the multilayer conductor according to any one of claims 3 to 5, wherein the surface conductor has a surface of the sintered metal having high laser absorption. It is characterized by being formed of metal.
また、本発明の請求項7に記載の多層基板は、請求項6に記載の発明において、上記レーザー吸収性の高い金属は、Ni、Sn、Al、Zn、Pb及びBiの中から選択される少なくとも一つの金属であることを特徴とするものである。 In the multilayer substrate according to claim 7 of the present invention, in the invention according to claim 6, the metal having high laser absorption is selected from Ni, Sn, Al, Zn, Pb and Bi. It is characterized by being at least one metal.
また、本発明の請求項8に記載の多層基板は、請求項1〜請求項7のいずれか1項に記載の発明において、上記表面導体が形成された上記セラミック基板の主面には、上記表面導体とは異なる導体が形成されており、上記表面導体は上記導体よりも分厚いことを特徴とするものである。
The multilayer substrate according to claim 8 of the present invention is the multilayer substrate according to any one of
また、本発明の請求項9に記載の多層基板は、請求項1〜請求項8のいずれか1項に記載の発明において、上記樹脂層に回路部品が埋設されていることを特徴とするものである。
The multilayer substrate according to claim 9 of the present invention is characterized in that, in the invention according to any one of
本発明によれば、樹脂層のビアホール導体とセラミック基板の表面導体との接続信頼性を向上させることができる多層基板を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the multilayer substrate which can improve the connection reliability of the via-hole conductor of a resin layer and the surface conductor of a ceramic substrate can be provided.
以下、図1〜図4に示す実施形態に基づいて本発明を説明する。尚、各図中、図1の(a)、(b)はそれぞれ本発明の多層基板の一実施形態を示す図で、(a)はその全体を示す断面図、(b)は(a)の○で囲んだ部分を拡大して示す断面図、図2は本発明の多層基板の他の実施形態を示す図1の(b)に相当する断面図、図3の(a)〜(e)はそれぞれ図1に示す多層基板の主要部な製造工程を示す工程図である。 Hereinafter, the present invention will be described based on the embodiment shown in FIGS. 1A and 1B are diagrams showing an embodiment of the multilayer substrate of the present invention, FIG. 1A is a sectional view showing the whole of the multilayer substrate, and FIG. 2 is an enlarged cross-sectional view showing a portion surrounded by a circle, FIG. 2 is a cross-sectional view corresponding to FIG. 1B showing another embodiment of the multilayer substrate of the present invention, and FIGS. FIG. 2 is a process diagram showing a main manufacturing process of the multilayer substrate shown in FIG.
第1の実施形態
本実施形態の多層基板Sは、例えば図1の(a)に示すように、セラミック多層基板10と、セラミック多層基板10の一方の主面(下面)に積層された第1の樹脂層20と、セラミック多層基板10の他方の主面(上面)に積層された第2の樹脂層30と、セラミック多層基板10の下面に実装された第1の電子部品40と、セラミック多層基板10の上面に実装された第2の電子部品50と、を備えている。
First Embodiment A multilayer substrate S of the present embodiment includes, for example, a
第1の電子部品40は、例えばコンデンサ、インダクタ及び抵抗等の受動型電子部品によって構成され、第1の樹脂層20によって外部環境から封止されている。第2の電子部品50は、例えばガリウム砒素半導体素子やシリコン半導体素子等の能動型電子部品によって構成され、第2の樹脂層30によって外部環境から封止されている。
The first
セラミック多層基板10は、図1の(a)、(b)に示すように、複数のセラミック層11Aが積層されたセラミック積層体11と、セラミック積層体11に所定のパターンで形成されたパターン導体12と、を備えている。パターン導体12は、セラミック積層体11の上下両面それぞれに所定のパターンで形成された第1、第2の表面導体(以下、「表面電極」と称す。)12A、12A’、12Bと、セラミック積層体11内で上下のセラミック層11Aの界面に所定のパターンで形成された面内導体12Cと、セラミック層11Aを上下に貫通して第1、第2の表面電極12A、12A’、12Bと面内導体12Cを所定のパターンで電気的に接続する層間接続導体12Dと、を備えている。セラミック多層基板10の下面には、二種類の第1の表面電極12A、12A’が形成されている。一方の第1の表面電極12Aは、他方の第1の表面電極12A’より分厚く形成されていることが好ましい。ここで、便宜上、薄い第1の表面電極12A’を第3の表面電極12A’とする。パターン導体12を構成する各導体は、いずれもセラミック積層体11と一体的に焼成されて焼結金属として形成されている。セラミック積層体11の下面の第3の表面電極12A’には第1の電子部品40が半田等を介して接続され、上面の第2の表面電極12Bには第2の電子部品50が半田等により接続されている。
As shown in FIGS. 1A and 1B, the
また、図1の(a)、(b)に示すように、第1の樹脂層20は、下面に所定のパターンで形成された表面電極21と、左右両端部に形成されて表面電極21とセラミック多層基板10の第1の表面電極12Aを電気的に接続するビアホール導体22と、を備えている。ビアホール導体22はビアホール22Aに導電性ペーストを充填して形成されている。本実施形態においてビアホール22Aは、第1の樹脂層20をセラミック多層基板10に積層した後、レーザーによって形成されている。そのため、ビアホール導体22は、表面電極21側からセラミック多層基板10の第1の表面電極12A側に向けて徐々に口径が小さくなっており、ビアホール導体22と第1の表面電極12Aとの接続面積が小さくなっている。尚、23はソルダーマスクである。
Also, as shown in FIGS. 1A and 1B, the
而して、セラミック多層基板10の第1の表面電極12Aの表面には、図1の(b)に示すように凹部12Eが形成されており、この凹部12Eにビアホール導体22の先端部が嵌合している。第1の表面電極12Aに凹部12Eが形成されているため、第1の表面電極12Aとビアホール導体22の接続面積が増加し、両者を電気的に確実に接続し、両者間の接続信頼性が向上している。特に本発明においては、第1の表面電極12Aを焼結金属により形成している。焼結金属は多孔質であるため、レーザーを照射することにより凹部12Eが形成されやすい。従来は表面電極の反射率を高めて表面電極の損傷を防止しているが、本発明では意図的に第1の表面電極12Aにレーザーを吸収させて凹部12Eを積極的に形成している。
Thus, a
また、第1の表面電極12Aは、上述のように第1の電子部品40が実装される第3の表面電極12A’や配線パターンより肉厚に形成されている。第1の表面電極12Aを第3の表面電極12A’や配線パターンより厚くすることにより、より深い凹部12Eを形成することができ、ビアホール導体22と第1の表面電極12Aとの接続面積を増大させることができる。また、第3の表面電極12A’を薄くすることにより多層基板Sを薄型化することができる。
Further, the
第1の表面電極12Aは、レーザー吸収性が高くなっている。第1の表面電極12Aのレーザー吸収性を高くすることによって、第1の樹脂層20に対してレーザーを照射してビアホール22Aを形成する際に、第1の表面電極12Aに達したレーザーの吸収を促進し、凹部12Eがより形成されやすくなる。第1の表面電極12Aのレーザー吸収性を高める手法としては、例えば、金属粉末にレーザー吸収性の高いフィラーを添加する方法、第1の表面電極12Aの表面粗さを調整する方法、及びレーザー吸収性の高い金属材料を電極材料として使用する方法などがある。
The
フィラーを添加する方法では、例えば電極材料となるCu粉末等の金属粉末にAl2O3やガラス等のレーザー吸収性の高いフィラーが添加された導体ペーストを用いて第1の表面電極12Aを形成する。導体ペーストは、金属粉末に対して0.1〜15重量%のフィラーが添加されたものが好ましく、0.2〜5重量%のフィラーが添加されたものがより好ましい。金属粉末としてはCu粉末が好ましい。また、表面粗さによる方法では、導体ペーストに無機フィラーを添加することによって第1の表面電極12Aの表面粗さを適宜調整することができる。第1の表面電極12Aの表面粗さは、Raで0.1〜20μmの範囲に調整されていることが好ましく、2〜10μmの範囲がより好ましい。レーザー吸収性の高い金属材料を用いる方法では、電極材料として、例えばNi、Sn、Al、Zn、Pb、Biの中から選択される、少なくともいずれか一つの金属を用いることが好ましい。
In the method of adding a filler, for example, the
また、第2の樹脂層30の上面にはシールド金属膜31が形成され、このシールド金属膜31によって第2の樹脂層30で封止された第2の電子部品50を外部の電磁波から保護することができる。第2の樹脂層30にビアホール導体を形成する場合には、第1の樹脂層20と同一要領でビアホール導体を形成することができる。
A
而して、セラミック層11Aの材料は、セラミック材料であれば特に制限されないが、例えば低温焼結セラミック(LTCC:Low Temperature Co-fired Ceramic)材料が好ましい。低温焼結セラミック材料とは、1050℃以下の温度で焼結可能であって、比抵抗の小さなAgやCu等と同時焼成が可能なセラミック材料である。低温焼結セラミックとしては、具体的には、アルミナやフォルステライト等のセラミック粉末にホウ珪酸系ガラスを混合してなるガラス複合系LTCC材料、ZnO−MgO−Al2O3−SiO2系の結晶化ガラスを用いた結晶化ガラス系LTCC材料、BaO−Al2O3−SiO2系セラミック粉末やAl2O3−CaO−SiO2−MgO−B2O3系セラミック粉末等を用いた非ガラス系LTCC材料等が挙げられる。
Thus, the material of the
セラミック積層体11Aの材料として低温焼結セラミック材料を用いることによって、パターン導体12としてCu等の低抵抗で低融点をもつ低融点金属を用いることができる。その結果、セラミック積層体11とパターン導体12を1050℃以下の低温で同時焼成することによって焼結金属を形成することができる。
By using a low-temperature sintered ceramic material as the material of the
また、セラミック材料として、高温焼結セラミック(HTCC:High Temperature Co-fired Ceramic)材料を使用することもできる。高温焼結セラミック材料としては、例えば、アルミナ、窒化アルミニウム、ムライト、その他の材料にガラスなどの焼結助剤を加え、1100℃以上で焼結されたものが用いられる。このとき、パターン導体12としては、Mo、Pt、Pd、W、Ni及びこれらの合金から選択される金属を使用する。
In addition, a high temperature co-fired ceramic (HTCC) material can be used as the ceramic material. Examples of the high-temperature sintered ceramic material include alumina, aluminum nitride, mullite, and other materials added with a sintering aid such as glass and sintered at 1100 ° C. or higher. At this time, as the
以上説明したように本実施形態によれば、積層された複数のセラミック層11Aからなり、下面に複数のセラミック層11Aと一体に焼成された焼結金属からなる第1の表面電極12Aが形成されたセラミック多層基板10と、セラミック多層基板10の下面に積層され、第1の表面電極12Aと電気的に接続されたビアホール導体22が形成された樹脂層20と、を備えた多層基板Sにおいて、第1の表面電極12Aには凹部12Eが形成されていると共に、ビアホール導体22が凹部12Eと嵌合しているため、第1の表面電極12Aとビアホール導体22が凹部12Eで接続され、第1の表面電極12Aの平坦面で接続される従来と比較して接続面積が増え、第1の表面電極12Aとビアホール導体22との接続信頼性が向上する。また、第1の表面電極12Aは多孔質な焼結金属により形成されているため、レーザーを照射することにより容易に凹部12Eを形成することができる。
As described above, according to the present embodiment, the
また、本実施形態によれば、第1の表面電極12Aは、レーザー吸収性が高いため、第1の樹脂層20にビアホール22Aを形成するレーザーが第1の表面電極12Aで反射されることなく吸収されて凹部12Eを更に容易に形成することができる。また、第1の表面電極12Aは、金属粉末にガラス及びアルミナがフィラーとして含まれている導体ペーストが焼結して形成されるため、第1の表面電極12Aはフィラーによってレーザーを吸収して第1の表面電極12Aに凹部12Eを形成しやすくなる。
Further, according to the present embodiment, since the
また、本実施形態において第1の表面電極12Aのレーザー吸収性を、表面粗さを調整することによって高めた場合には、第1の表面電極12Aに凹部12Eを形成しやすくなる。焼結金属からなる第1の表面電極12Aの表面を、例えばNi、Sn、Al、Zn、Pb及びBiのようにレーザー吸収性の高い金属により被覆して形成した場合には、第1の表面電極12Aの表面でレーザーを吸収して凹部12Eを容易に形成することができる。
Further, in the present embodiment, when the laser absorptivity of the
更に、第1の表面電極12Aが形成されたセラミック多層基板10の下面には、第1の表面電極12Aとは異なる第3の表面電極12A’や配線パターンが形成されており、第1の表面電極12Aが第3の表面電極12A’よりも分厚くされている。これにより、第1の表面電極12Aの凹部12Eを深くすることができてビアホール導体22との接続信頼性を高めることができると共に、第3の表面電極12A’を薄くすることにより実装される第1の電子部品40の高さを低くでき、多層基板Sを薄型化することができる。また、第1、第2の樹脂層20、30内に第1、第2の電子部品40、50が埋設されているため、多層基板Sを高機能化した電子部品モジュールとして構成することができる。
Further, a
第2の実施形態
本実施形態の多層基板は、セラミック多層基板の表面導体に、表面導体を貫通する凹部が形成されていること以外は、第1の実施形態に準じて構成されている。そこで、以下では、第1の実施形態と異なる点を中心にして、第1の実施形態と同一または相当部分には同一符号を付して本実施形態について図2に参照しながら説明する。
Second Embodiment The multilayer substrate of the present embodiment is configured according to the first embodiment except that a concave portion penetrating the surface conductor is formed in the surface conductor of the ceramic multilayer substrate. Therefore, the following description will be made with reference to FIG. 2 with the same reference numerals assigned to the same or corresponding parts as those in the first embodiment, focusing on the differences from the first embodiment.
本実施形態の多層基板S’は、第1の実施形態と同様に、セラミック多層基板10と、セラミック多層基板10の下面に積層された第1の樹脂層20と、セラミック多層基板10の上面に積層された第2の樹脂層(図示せず)と、を備えている。セラミック多層基板10の第1の表面電極12Aには、第1の表面電極12Aを貫通して層間接続導体12Dに達する凹部12E’が形成されている。この凹部12E’は、第1の表面電極12Aに形成された貫通孔と層間接続導体12Dに形成された窪みが連設された構造になっている。本実施形態では、凹部12E’が第1の実施形態のそれよりも深く形成されているため、第1の樹脂層20のビアホール導体22の先端部が凹部12E’と深く嵌合して接続面積が増え、ビアホール導体22と第1の表面電極12Aとの接続信頼性が第1の実施形態の場合よりも向上する。
As in the first embodiment, the multilayer substrate S ′ according to the present embodiment includes the
本実施形態によれば、セラミック多層基板10の複数のセラミック層11Aのうち最上層には第1の樹脂層20のビアホール導体22と平面視して重なるように層間接続導体12Dが形成されており、ビアホール導体22は第1の表面電極12Aを貫通してこれに接続された層間接続導体12Dとも接しているため、ビアホール導体22と第1の表面電極12A、更に層間接続導体12Dとの接続信頼性が第1の実施形態の場合よりも向上する。
According to the present embodiment, the
以下、図3の(a)〜(e)をも参照しながら具体的な実施例について説明する。 Hereinafter, specific examples will be described with reference to FIGS.
実施例1
本実施例では多層基板を作製し、下記要領で多層基板のセラミック多層基板の表面電極と樹脂層のビアホール導体の接続信頼性を検証した。
1.セラミック多層基板の作製
まず、出発原料として、BaO、SiO2、Al2O3、B2O3、CaOを準備し、各出発原料を所定量秤量し、混合する。得られた混合物を1300℃で2時間仮焼し、得られた仮焼物を粉砕して仮焼粉末を得た。この仮焼粉末に適当量のバインダ、可塑剤及び溶剤を加えて混練し、セラミックスラリーを得た。このセラミックスラリーを、ドクターブレード法を用いて、厚さ100μmのシート状に成形してセラミックグリーンシートを作製した。更に、このセラミックグリーンシートを、縦100mm×横100mmの方形状に切断した。
Example 1
In this example, a multilayer substrate was produced, and the connection reliability between the surface electrode of the ceramic multilayer substrate of the multilayer substrate and the via-hole conductor of the resin layer was verified as follows.
1. Preparation of Ceramic Multilayer Substrate First, BaO, SiO 2 , Al 2 O 3 , B 2 O 3 , and CaO are prepared as starting materials, and a predetermined amount of each starting material is weighed and mixed. The obtained mixture was calcined at 1300 ° C. for 2 hours, and the obtained calcined product was pulverized to obtain a calcined powder. An appropriate amount of a binder, a plasticizer and a solvent were added to the calcined powder and kneaded to obtain a ceramic slurry. This ceramic slurry was formed into a sheet having a thickness of 100 μm using a doctor blade method to produce a ceramic green sheet. Furthermore, this ceramic green sheet was cut into a rectangular shape having a length of 100 mm and a width of 100 mm.
次いで、セラミックグリーンシートの所定位置に直径200μmのビアホールを形成した。また、Cu粉末、適当量のバインダ、フィラー及び分散剤等からなる導体ペーストを調製した。この導体ペーストをスクリーン印刷により方形状のセラミックグリーンシート上に印刷し、セラミックグリーンシートのビアホールに導体ペーストを充填してビアホール導体を形成した。同様にCu粉末、適当量のバインダ、フィラー及び分散剤等からなる導体ペーストを用いて、面内導体をスクリーン印刷により形成した。この時特に、樹脂層が設けられるセラミック多層基板の面上に表面電極を形成する導体ペーストとしては、Cu粉末にフィラーとしてガラスやAl2O3等が適量添加されたペーストを使用した。 Next, a via hole having a diameter of 200 μm was formed at a predetermined position of the ceramic green sheet. Moreover, the conductor paste which consists of Cu powder, a suitable quantity binder, a filler, a dispersing agent, etc. was prepared. This conductor paste was printed on a rectangular ceramic green sheet by screen printing, and the via hole of the ceramic green sheet was filled with the conductor paste to form a via hole conductor. Similarly, an in-plane conductor was formed by screen printing using a conductor paste made of Cu powder, an appropriate amount of binder, filler, dispersant and the like. In particular, as the conductive paste for forming the surface electrode on the surface of the ceramic multilayer substrate on which the resin layer is provided, a paste obtained by adding an appropriate amount of glass, Al 2 O 3 or the like as a filler to Cu powder was used.
次に、方形状のセラミックグリーンシートを複数枚積層し、圧着することにより、1mmの厚みの積層体を得た、この積層体を800〜1000℃の温度で5時間焼成し、図3の(a)に示すセラミック多層基板10を得た。このセラミック多層基板10は、セラミック積層体11及びパターン導体12を備えている。パターン導体12は、同図に示すように第1、第2の表面電極12A、12A’、12B、面内導体12C及び層間接続導体12Dからなっている。
Next, a plurality of rectangular ceramic green sheets were laminated and pressed to obtain a laminate having a thickness of 1 mm. This laminate was fired at a temperature of 800 to 1000 ° C. for 5 hours. A
2.樹脂層の作製
無機フィラーとしてシリカ、熱硬化性樹脂として液状エポキシ樹脂を準備し、シリカが90重量%、液状エポキシ樹脂が10重量%となるように秤量し、これに分散剤を加えて混合し、ペースト状の混合物を調製した。得られたペースト状の混合物を、ポリエチレンテレフタレートからなり、表面にシリコンによる離形処理が施された離形フィルム上に滴下し、加圧プレスを行って厚さ100μmの板状の樹脂プリプレグシートを得た。
2. Preparation of Resin Layer Prepare silica as inorganic filler and liquid epoxy resin as thermosetting resin, weigh so that silica is 90% by weight and liquid epoxy resin is 10% by weight, and add a dispersant to this and mix. A paste-like mixture was prepared. The obtained paste-like mixture is made of polyethylene terephthalate and dropped onto a release film having a release treatment with silicon on the surface, and a pressure-press is performed to obtain a plate-like resin prepreg sheet having a thickness of 100 μm. Obtained.
3.多層基板の作製
樹脂プリプレグシートを縦100mm×横100mmの方形状に切断した。切断した樹脂プリプレグシートをセラミック多層基板10上に重ね、真空プレスにより160℃の温度で60分間圧着することにより、図3の(b)に示すように硬化済みの樹脂層120が積層された樹脂層付きセラミック多層基板200を得た。
3. Production of Multilayer Substrate A resin prepreg sheet was cut into a rectangular shape with a length of 100 mm and a width of 100 mm. A resin in which a cured
そして、炭酸ガスレーザーを、樹脂層120側からセラミック多層基板10上の所望の接続用の表面電極12Aに向けて照射し、図3の(c)に示すように樹脂層120に直径150μmのビアホール122Aを形成した。この時、接続用の表面電極12Aの表面に、表面電極12Aを貫通しない範囲で凹部(図示せず)が形成された。この凹部の窪み量を測定した結果、平均口径125μm、最大深さ8μmであった。
Then, a carbon dioxide laser is irradiated from the
次に、Cu、Sn、Ag及び適当量の樹脂バインダなどからなるビアホール導体ペーストを、スクリーン印刷により樹脂層付きセラミック多層基板200のビアホール122Aに充填し、図3の(d)に示すようにビアホール導体122を形成した。
Next, via hole conductor paste made of Cu, Sn, Ag, and an appropriate amount of resin binder is filled into the via
一方、樹脂プリプレグシート上に厚さ18μmの銅箔を重ね、銅箔付きの樹脂プリプレグシート120’を作製した。この樹脂プリプレグシート120’上に形成された銅箔を、フォトリソグラフィーによりエッチングし、表面に表面電極21’を作製した。この表面電極付きの樹脂プリプレグシート120’についても所望の位置に炭酸ガスレーザーを用いて直径150μmのビアホール122’Aを形成した。そして、表面電極付き樹脂プリプレグシート120’のビアホール122’Aにビアホール導体ペーストを充填し、ビアホール導体122’を形成した。
On the other hand, a copper foil having a thickness of 18 μm was stacked on the resin prepreg sheet to prepare a
次いで、図3の(e)に示すように、樹脂層付きセラミック多層基板200と表面電極付き樹脂プリプレグシート120’をそれぞれ位置合わせし、樹脂層120上に表面電極付き樹脂プリプレグシート120’を積層した後、真空プレスにより160℃の温度で60分間圧着し、多層基板を得た。
Next, as shown in FIG. 3E, the
これまでの手順で表1に示すようにビアホール径及び表面電極の凹部の深さが異なる多層基板のサンプルを作製した。 As shown in Table 1, samples of multilayer substrates having different via hole diameters and depths of recesses on the surface electrode were prepared by the above procedure.
4.多層基板の接続信頼性試験
上述のようにして得られたサンプルについて−55℃〜+125℃の範囲で昇降温操作を繰り返すHST試験を行い、接続信頼性を検証し、その結果を表1に示した。表1において、◎印、○印、△印は上記温度範囲での温度サイクル数とそれぞれのサイクル数での接続不良の発生の有無を示している。
◎:5000サイクルまで接続不良発生なし
○:2000サイクルまで接続不良発生なし
△:1000サイクルまで接続不良発生なし
4). Multilayer substrate connection reliability test The sample obtained as described above was subjected to an HST test in which the temperature raising and lowering operation was repeated in the range of -55 ° C to + 125 ° C, the connection reliability was verified, and the results are shown in Table 1. It was. In Table 1, ◎, ○, and Δ indicate the number of temperature cycles in the above temperature range and the presence / absence of connection failure at each number of cycles.
◎: No connection failure occurred up to 5000 cycles ○: No connection failure occurred up to 2000 cycles △: No connection failure occurred up to 1000 cycles
表1に示す結果によれば、表面電極の凹部が深く、ビアホール径が大きいほど接続不良を発生しないことが実証された。 According to the results shown in Table 1, it was proved that the connection defect does not occur as the concave portion of the surface electrode is deeper and the via hole diameter is larger.
尚、本発明は、上記各実施形態に何等制限されるものではない。本発明は、多層基板のセラミック基板側の表面導体の表面に凹部が形成され、この凹部に樹脂層側のビアホール導体が嵌合して接続された構造であれば、全て本発明に包含される。例えば、上記各実施形態において、セラミック層を複数層積層してなるセラミック多層基板を用いたが、セラミック層一層からなるセラミック基板を用いることもできる。 Note that the present invention is not limited to the above embodiments. The present invention includes all the structures as long as a concave portion is formed on the surface of the surface conductor on the ceramic substrate side of the multilayer substrate, and the via hole conductor on the resin layer side is fitted and connected to the concave portion. . For example, in each of the above embodiments, a ceramic multilayer substrate formed by laminating a plurality of ceramic layers is used, but a ceramic substrate composed of a single ceramic layer can also be used.
本発明は、電子機器などに使用される多層基板及びその製造方法に好適に利用することができる。 INDUSTRIAL APPLICABILITY The present invention can be suitably used for multilayer substrates used for electronic devices and the like and methods for manufacturing the same.
S、S’ 多層基板
10 セラミック多層基板
11 セラミック層
12A 表面電極(表面導体)
12D 層間接続導体
12E 凹部
20、30 樹脂層
22 ビアホール導体
S, S '
12D
Claims (9)
上記表面導体には凹部が形成されていると共に、上記ビアホール導体が上記凹部と嵌合していることを特徴とする多層基板。 A ceramic substrate comprising a ceramic layer and having a surface conductor formed of a sintered metal fired integrally with the ceramic layer on at least one main surface; and the surface conductor laminated on the main surface of the ceramic substrate And a resin layer formed with a via-hole conductor electrically connected to the multilayer substrate,
A multilayer substrate, wherein a concave portion is formed in the surface conductor, and the via-hole conductor is fitted in the concave portion.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008027121A JP2009188218A (en) | 2008-02-07 | 2008-02-07 | Multilayer board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008027121A JP2009188218A (en) | 2008-02-07 | 2008-02-07 | Multilayer board |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009188218A true JP2009188218A (en) | 2009-08-20 |
Family
ID=41071167
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008027121A Pending JP2009188218A (en) | 2008-02-07 | 2008-02-07 | Multilayer board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009188218A (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013197437A (en) * | 2012-03-22 | 2013-09-30 | Ngk Insulators Ltd | Multilayer sintered ceramic interposer, and semiconductor package including the same |
WO2014073563A1 (en) * | 2012-11-09 | 2014-05-15 | 古河電気工業株式会社 | Production method for build-up multilayer substrate, and build-up multilayer substrate |
JP2015097243A (en) * | 2013-11-15 | 2015-05-21 | 富士通株式会社 | Electronic component, manufacturing method of electronic component, and electronic apparatus |
US9451700B2 (en) | 2011-06-03 | 2016-09-20 | Murata Manufacturing Co., Ltd. | Method for producing multi-layer substrate and multi-layer substrate |
WO2023228829A1 (en) * | 2022-05-27 | 2023-11-30 | 株式会社村田製作所 | Multilayer substrate |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5254172A (en) * | 1975-10-28 | 1977-05-02 | Siemens Ag | Method of producing microminiature multiilayer wiring |
JPH07183456A (en) * | 1993-12-24 | 1995-07-21 | Sumitomo Metal Mining Co Ltd | Composition for thick film resistor paste |
JP2000252609A (en) * | 1999-02-26 | 2000-09-14 | Omron Corp | Printed board and its processing |
JP2003188538A (en) * | 2001-12-18 | 2003-07-04 | Murata Mfg Co Ltd | Multilayer board and multilayer module |
JP2005136048A (en) * | 2003-10-29 | 2005-05-26 | Kyocera Corp | Manufacturing method of multilayered wiring board |
JP2007096121A (en) * | 2005-09-29 | 2007-04-12 | Mitsubishi Plastics Ind Ltd | Multilayer wiring board |
-
2008
- 2008-02-07 JP JP2008027121A patent/JP2009188218A/en active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5254172A (en) * | 1975-10-28 | 1977-05-02 | Siemens Ag | Method of producing microminiature multiilayer wiring |
JPH07183456A (en) * | 1993-12-24 | 1995-07-21 | Sumitomo Metal Mining Co Ltd | Composition for thick film resistor paste |
JP2000252609A (en) * | 1999-02-26 | 2000-09-14 | Omron Corp | Printed board and its processing |
JP2003188538A (en) * | 2001-12-18 | 2003-07-04 | Murata Mfg Co Ltd | Multilayer board and multilayer module |
JP2005136048A (en) * | 2003-10-29 | 2005-05-26 | Kyocera Corp | Manufacturing method of multilayered wiring board |
JP2007096121A (en) * | 2005-09-29 | 2007-04-12 | Mitsubishi Plastics Ind Ltd | Multilayer wiring board |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9451700B2 (en) | 2011-06-03 | 2016-09-20 | Murata Manufacturing Co., Ltd. | Method for producing multi-layer substrate and multi-layer substrate |
JP2013197437A (en) * | 2012-03-22 | 2013-09-30 | Ngk Insulators Ltd | Multilayer sintered ceramic interposer, and semiconductor package including the same |
WO2014073563A1 (en) * | 2012-11-09 | 2014-05-15 | 古河電気工業株式会社 | Production method for build-up multilayer substrate, and build-up multilayer substrate |
JP5840304B2 (en) * | 2012-11-09 | 2016-01-06 | 古河電気工業株式会社 | Build-up multilayer substrate manufacturing method and build-up multilayer substrate |
JPWO2014073563A1 (en) * | 2012-11-09 | 2016-09-08 | 古河電気工業株式会社 | Build-up multilayer substrate manufacturing method and build-up multilayer substrate |
TWI618464B (en) * | 2012-11-09 | 2018-03-11 | Furukawa Electric Co Ltd | Manufacturing method of build-up multilayer substrate and build-up multilayer substrate |
JP2015097243A (en) * | 2013-11-15 | 2015-05-21 | 富士通株式会社 | Electronic component, manufacturing method of electronic component, and electronic apparatus |
WO2023228829A1 (en) * | 2022-05-27 | 2023-11-30 | 株式会社村田製作所 | Multilayer substrate |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5104932B2 (en) | Multilayer wiring board and manufacturing method thereof | |
JP4254860B2 (en) | Multilayer substrate with built-in chip-type electronic component and method for manufacturing the same | |
US7833370B2 (en) | Method for manufacturing a ceramic multi-layered substrate | |
JP5233637B2 (en) | Multilayer ceramic substrate and electronic component | |
JPWO2009069398A1 (en) | Ceramic composite multilayer substrate, method for manufacturing the same, and electronic component | |
JP2009188218A (en) | Multilayer board | |
WO2018042846A1 (en) | Electronic device and multilayer ceramic substrate | |
JP2004274035A (en) | Module having built-in electronic parts and method of manufacturing same | |
JP5397744B2 (en) | Multilayer ceramic substrate, electronic component using the same, and method of manufacturing multilayer ceramic substrate | |
JP4385782B2 (en) | Composite multilayer substrate and manufacturing method thereof | |
JP4426805B2 (en) | Wiring board and manufacturing method thereof | |
WO2013141339A1 (en) | Multilayer wiring board and method for manufacturing same | |
JP4703207B2 (en) | Wiring board | |
JP2008159726A (en) | Multilayer wiring substrate | |
JP2004087989A (en) | Multilayer wiring substrate | |
JP4826348B2 (en) | Method for producing multilayer ceramic electronic component with protruding electrodes | |
JP5397742B2 (en) | Multilayer ceramic substrates and electronic components | |
JP2002050869A (en) | Method of manufacturing multilayered wiring board | |
JP3879276B2 (en) | Manufacturing method of ceramic multilayer substrate | |
JP2017188612A (en) | Method for manufacturing electronic component and electronic component | |
JP2011029534A (en) | Multilayer wiring board | |
JP5201903B2 (en) | Multilayer wiring board, method for producing the same, and composition for via-hole conductor | |
JP2004119547A (en) | Ceramic wiring board and its manufacturing method | |
JP2006032442A (en) | Multi-layer substrate and manufacturing method therefor | |
JP2008186908A (en) | Manufacturing method for multilayer circuit board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110106 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120516 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120529 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121009 |