JP4385782B2 - Composite multilayer substrate and manufacturing method thereof - Google Patents
Composite multilayer substrate and manufacturing method thereof Download PDFInfo
- Publication number
- JP4385782B2 JP4385782B2 JP2004031393A JP2004031393A JP4385782B2 JP 4385782 B2 JP4385782 B2 JP 4385782B2 JP 2004031393 A JP2004031393 A JP 2004031393A JP 2004031393 A JP2004031393 A JP 2004031393A JP 4385782 B2 JP4385782 B2 JP 4385782B2
- Authority
- JP
- Japan
- Prior art keywords
- multilayer substrate
- ceramic
- resin layer
- composite multilayer
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims description 191
- 239000002131 composite material Substances 0.000 title claims description 76
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 239000000919 ceramic Substances 0.000 claims description 168
- 239000011347 resin Substances 0.000 claims description 161
- 229920005989 resin Polymers 0.000 claims description 161
- 230000003014 reinforcing effect Effects 0.000 claims description 71
- 239000004020 conductor Substances 0.000 claims description 61
- 238000000034 method Methods 0.000 claims description 25
- 239000002184 metal Substances 0.000 claims description 22
- 229910052751 metal Inorganic materials 0.000 claims description 22
- 238000005304 joining Methods 0.000 claims description 15
- 239000011888 foil Substances 0.000 claims description 9
- 238000010030 laminating Methods 0.000 claims description 7
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 238000010304 firing Methods 0.000 claims description 5
- 238000011049 filling Methods 0.000 claims description 4
- 229910052709 silver Inorganic materials 0.000 claims description 4
- 239000000463 material Substances 0.000 description 12
- 239000000805 composite resin Substances 0.000 description 9
- 239000000843 powder Substances 0.000 description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 239000011889 copper foil Substances 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 229910010293 ceramic material Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 230000003746 surface roughness Effects 0.000 description 5
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 230000002787 reinforcement Effects 0.000 description 4
- 239000002002 slurry Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- -1 polyethylene terephthalate Polymers 0.000 description 3
- 238000004080 punching Methods 0.000 description 3
- 229920001187 thermosetting polymer Polymers 0.000 description 3
- IMROMDMJAWUWLK-UHFFFAOYSA-N Ethenol Chemical compound OC=C IMROMDMJAWUWLK-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 239000011230 binding agent Substances 0.000 description 2
- 239000005388 borosilicate glass Substances 0.000 description 2
- 238000010344 co-firing Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000002241 glass-ceramic Substances 0.000 description 2
- 239000011256 inorganic filler Substances 0.000 description 2
- 229910003475 inorganic filler Inorganic materials 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 239000004743 Polypropylene Substances 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052878 cordierite Inorganic materials 0.000 description 1
- XLJMAIOERFSOGZ-UHFFFAOYSA-M cyanate Chemical compound [O-]C#N XLJMAIOERFSOGZ-UHFFFAOYSA-M 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- JSKIRARMQDRGJZ-UHFFFAOYSA-N dimagnesium dioxido-bis[(1-oxido-3-oxo-2,4,6,8,9-pentaoxa-1,3-disila-5,7-dialuminabicyclo[3.3.1]nonan-7-yl)oxy]silane Chemical compound [Mg++].[Mg++].[O-][Si]([O-])(O[Al]1O[Al]2O[Si](=O)O[Si]([O-])(O1)O2)O[Al]1O[Al]2O[Si](=O)O[Si]([O-])(O1)O2 JSKIRARMQDRGJZ-UHFFFAOYSA-N 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052839 forsterite Inorganic materials 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000009766 low-temperature sintering Methods 0.000 description 1
- HCWCAKKEBCNQJP-UHFFFAOYSA-N magnesium orthosilicate Chemical compound [Mg+2].[Mg+2].[O-][Si]([O-])([O-])[O-] HCWCAKKEBCNQJP-UHFFFAOYSA-N 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000002923 metal particle Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 229920001155 polypropylene Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 239000002966 varnish Substances 0.000 description 1
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本発明は、セラミック基板及び樹脂層を有する複合多層基板及びその製造方法に関し、更に詳しくは、セラミック基板と樹脂層間で剥離することのない信頼性の高い複合多層基板及びその製造方法に関するものである。 The present invention relates to a composite multilayer substrate having a ceramic substrate and a resin layer, and a method for manufacturing the same, and more particularly to a highly reliable composite multilayer substrate that does not peel between the ceramic substrate and the resin layer and a method for manufacturing the same. .
従来の複合多層基板としては例えば特許文献1に記載の高周波半導体装置に用いられた複合多層基板が知られている。この高周波半導体装置は、セラミック基板の下面に形成されたエポキシ樹脂と無機充填物からなる複合樹脂材料層が形成され、その複合樹脂材料層の下部は平坦な形状を有し、かつ外部接続端子用電極が形成され、前記複合樹脂材料層の内部にはセラミック基板に接続された半導体素子や受動部品を埋没して構成され、送受信系のオールインワン構造のモジュールパッケージとして、小型化及び高密度実装化を実現している。
As a conventional composite multilayer substrate, for example, a composite multilayer substrate used in a high-frequency semiconductor device described in
上記高周波半導体装置に用いられた複合多層基板は、上述のように、セラミック基板と、このセラミック基板の下面に形成された複合樹脂材料層とから構成され、上記複合樹脂材料層がセラミック基板の下面に接合されている。 As described above, the composite multilayer substrate used in the high-frequency semiconductor device includes a ceramic substrate and a composite resin material layer formed on the lower surface of the ceramic substrate, and the composite resin material layer is formed on the lower surface of the ceramic substrate. It is joined to.
しかしながら、特許文献1に記載の高周波半導体装置に用いられた複合多層基板は、セラミック基板の下面にエポキシ樹脂と無機充填物とからなる複合樹脂材料層が接合されて構成されているが、セラミック基板と複合樹脂材料層とが樹脂材料を介して接合されているため、セラミック基板と複合樹脂材料層との接着性に劣り、これら両者間の接合力が弱いため、落下時の衝撃力等の外力が複合多層基板に作用すると、セラミック基板と複合樹脂材料層とが剥離する虞があり、信頼性に劣るという課題があった。
However, the composite multilayer substrate used in the high-frequency semiconductor device described in
また、セラミック多層基板と樹脂層とを接合する場合には、図9に示すようにセラミック多層基板1の導体パターン1Aと樹脂層2の導電性樹脂層2Aとを位置合わせしてセラミック多層基板1と樹脂層2とを接合するが、万一、導電性樹脂層2Aの一部に導電性樹脂の充填不良部分2Cがあると、樹脂層2をセラミック多層基板1に接合しても導体パターン1Aと充填不良部分の2Cを有する導電性樹脂層2と導体パターン1Aとの間で接続不良を生じるという課題があった。また、導電性樹脂層2Aに充填不良がなくても、図10に示すようにセラミック多層基板1の接合面の一部にうねり1Bの凹凸等があると、やはり導体パターン1Aと導電性樹脂層2Aとの接続不良を生じるという課題があった。
When the ceramic multilayer substrate and the resin layer are joined, the
本発明は、上記課題を解決するためになされたもので、セラミック基板と樹脂層との接合力が強く、衝撃力等の外力が作用してもセラミック層と樹脂層との間の剥離を防止することができる信頼性の高い複合多層基板及びその製造方法を提供することを目的としている。また、セラミック基板と樹脂層それぞれの接合部に多少の不具合があってもこれら両者を電気的に確実に接続することができる複合多層基板及びその製造方法を併せて提供することを目的としている。 The present invention has been made to solve the above problems, and has a strong bonding force between the ceramic substrate and the resin layer, and prevents peeling between the ceramic layer and the resin layer even when an external force such as an impact force is applied. It is an object of the present invention to provide a highly reliable composite multilayer substrate and a method for manufacturing the same. It is another object of the present invention to provide a composite multilayer substrate and a method of manufacturing the same that can electrically connect both of the ceramic substrate and the resin layer, even if there are some defects.
本発明の請求項1に記載の複合多層基板は、第1の主面及びこれと平行に形成された第2の主面を有するセラミック基板と、第1の主面及びこれと平行に形成された第2の主面を有する樹脂層とを備え、上記セラミック基板の第2の主面と上記樹脂層の第1の主面とが接合され、上記セラミック基板は回路パターンを有すると共に上記樹脂層はビアホール導体及び第2の主面に形成された外部端子電極を有し、上記回路パターンと上記外部端子電極が上記ビアホール導体を介して接続されてなる複合多層基板であって、上記セラミック基板の第2の主面から突出する突出部全体が上記樹脂層に埋設されるように形成されて、上記セラミック基板と上記樹脂層との接合力を補強する接合補強部材を少なくとも一つ設けたことを特徴とするものである。
The composite multilayer substrate according to
また、本発明の請求項2に記載の複合多層基板は、請求項1に記載の発明において、上記セラミック基板は、複数のセラミック層を積層してなるセラミック多層基板によって形成されていることを特徴とするものである。
The composite multilayer substrate according to
また、本発明の請求項3に記載の複合多層基板は、請求項1または請求項2に記載の発明において、上記接合補強部材は、上記セラミック基板の回路パターンから電気的に独立していることを特徴とするものである。
In the composite multilayer substrate according to
また、本発明の請求項4に記載の複合多層基板は、請求項1または請求項2に記載の発明において、上記接合補強部材は、上記セラミック基板に設けられたビアホール導体として形成されていることを特徴とするものである。
In the composite multilayer substrate according to
また、本発明の請求項5に記載の複合多層基板は、請求項4に記載の発明において、上記ビアホール導体は、上記セラミック基板の回路パターンの一部を構成することを特徴とするものである。
According to
また、本発明の請求項6に記載の複合多層基板は、請求項4または請求項5に記載の発明において、上記ビアホール導体は、上記樹脂層のビアホール導体内に食い込んでいることを特徴とするものである。
The composite multilayer substrate according to
また、本発明の請求項7に記載の複合多層基板は、請求項4〜請求項6のいずれか1項に記載の発明において、上記樹脂層のビアホール導体の断面は、上記セラミック基板のビアホール導体の断面より大きく形成さていることを特徴とするものである。
Moreover, the composite multilayer substrate according to
また、本発明の請求項8に記載の複合多層基板は、請求項1〜請求項7のいずれか1項に記載の発明において、上記接合補強部材の先端は、上記樹脂層の第1、第2の主面それぞれから5μm以上内側に位置することを特徴とするものである。 According to an eighth aspect of the present invention, there is provided the composite multilayer substrate according to any one of the first to seventh aspects, wherein the tip of the joint reinforcing member is the first and the second of the resin layer. It is characterized by being located 5 μm or more from each of the two main surfaces.
また、本発明の請求項9に記載の複合多層基板は、請求項1〜請求項8のいずれか1項に記載の発明において、上記接合補強部材の断面積は、0.01〜0.9mm2であることを特徴とするものである。
Moreover, in the composite multilayer substrate according to claim 9 of the present invention, in the invention according to any one of
また、本発明の請求項10に記載の複合多層基板は、請求項1〜請求項9のいずれか1項に記載の発明において、上記外部端子電極は、金属箔によって形成されていることを特徴とするものである。
In the composite multilayer substrate according to claim 10 of the present invention, in the invention according to any one of
また、本発明の請求項11に記載の複合多層基板は、請求項2〜請求項10のいずれか1項に記載の発明において、上記セラミック多層基板は、内部にAgまたはCuを主成分とする回路パターンを有することを特徴とするものである。
The composite multilayer substrate according to claim 11 of the present invention is the composite multilayer substrate according to any one of
また、本発明の請求項12に記載の複合多層基板は、請求項1〜請求項11のいずれか1項に記載の発明において、上記樹脂層は、チップ部品を内蔵することを特徴とするものである。 According to a twelfth aspect of the present invention, in the composite multilayer substrate according to any one of the first to eleventh aspects, the resin layer contains a chip component. It is.
また、本発明の請求項13に記載の複合多層基板の製造方法は、樹脂シートに少なくとも一つの貫通孔を設ける工程と、上記樹脂シートの貫通孔内に無機ペーストを充填する工程と、上記無機ペーストが充填された上記樹脂シートとセラミックグリーンシートとを一体化する工程と、上記セラミックグリーンシート及び上記樹脂シートを焼成してセラミック基板及びセラミック基板から突出する接合補強部材を得る工程と、上記セラミック基板と外部端子電極を有する樹脂層とを上記接合補強部材を介して接合する工程と、を備えたことを特徴とするものである。 According to a thirteenth aspect of the present invention, there is provided a method for producing a composite multilayer substrate comprising: a step of providing at least one through hole in a resin sheet; a step of filling an inorganic paste in the through hole of the resin sheet; Integrating the resin sheet filled with the paste and the ceramic green sheet, firing the ceramic green sheet and the resin sheet to obtain a ceramic substrate and a joining reinforcing member protruding from the ceramic substrate, and the ceramic And a step of bonding the substrate and the resin layer having the external terminal electrode via the bonding reinforcing member.
また、本発明の請求項14に記載の複合多層基板の製造方法は、請求項13に記載の発明において、上記無機ペーストとして、導電性ペーストを用いることを特徴とするものである。 According to a fourteenth aspect of the present invention, there is provided a method for producing a composite multilayer substrate according to the thirteenth aspect , wherein a conductive paste is used as the inorganic paste.
また、本発明の請求項15に記載の複合多層基板の製造方法は、請求項13に記載の発明において、樹脂シートに少なくとも一つの貫通孔を設ける工程では、上記貫通孔を複数設け、且つ、少なくともその一部を上記樹脂層に形成された導電性樹脂層に対応させて設けることを特徴とするものである。
Further, in the method for producing a composite multilayer substrate according to
また、本発明の請求項16に記載の複合多層基板の製造方法は、請求項15に記載の発明において、上記貫通孔の断面積を、上記導電性樹脂層の断面積より小さく形成することを特徴とするものである。 According to a sixteenth aspect of the present invention, there is provided the method for producing a composite multilayer substrate according to the fifteenth aspect , wherein the through hole has a cross-sectional area smaller than a cross-sectional area of the conductive resin layer. It is a feature.
本発明によれば、セラミック基板と樹脂層との接合力が強く、衝撃力等の外力が作用してもセラミック層と樹脂層との間の剥離を防止することができる信頼性の高い複合多層基板及びその製造方法を提供することができる。また、上記効果に加えて、セラミック基板と樹脂層それぞれの接合部に多少の不具合があってもこれら両者を電気的に確実に接続することができる複合多層基板及びその製造方法を併せて提供することができる。 According to the onset bright, strong bonding strength between the ceramic substrate and the resin layer, a highly reliable composite capable of preventing delamination between the ceramic layer and the resin layer also external force impact force or the like acts A multilayer substrate and a manufacturing method thereof can be provided. In addition to the above effects, a composite multilayer substrate capable of electrically connecting both of the ceramic substrate and the resin layer even if there are some defects is also provided, and a method for manufacturing the same. be able to.
以下、図1〜図8に示す実施形態に基づいて本発明を説明する。尚、図1は本発明の複合多層基板の一実施形態を示す断面図、図2は本発明の複合多層基板の他の実施形態を示す断面図、図3〜図5はそれぞれ図1に示す複合多層基板の製造工程を示す断面図、図6〜図8はそれぞれ図2に示す複合多層基板の製造工程を示す断面図である。 Hereinafter, the present invention will be described based on the embodiment shown in FIGS. 1 is a sectional view showing an embodiment of the composite multilayer substrate of the present invention, FIG. 2 is a sectional view showing another embodiment of the composite multilayer substrate of the present invention, and FIGS. FIG. 6 to FIG. 8 are cross-sectional views showing the manufacturing process of the composite multilayer substrate shown in FIG. 2, respectively.
本実施形態の複合多層基板1は、例えば図1に示すように、第1の主面(上面)及びこれと平行に形成された第2の主面(下面)を有し且つ複数のセラミック層2Aを積層して構成されたセラミック多層基板2と、第1の主面(上面)及びこれと平行に形成された第2の主面(下面)を有する樹脂層3とを備え、後述のようにセラミック多層基板2の下面と樹脂層3の上面とが強固に接合されている。本実施形態の複合多層基板1は、後述するようにセラミックグリーンシートの積層体を焼成してセラミック多層基板2を作製した後、このセラミック多層基板2の下面に樹脂層2を貼り合わせることによって作製することができる。この複合多層基板1は、例えば、プリント配線基板等のマザーボードのグランド電極(図示せず)に対して半田等によって電気的に接続する実装用部品として用いられる。
The
上記セラミック多層基板2は、図1に示すように回路パターン4を有している。この回路パターン4は、各セラミック層2Aの上面にスクリーン印刷等の印刷技術を用いて形成された導体パターン4Aと、上下の導体パターン4A、4Aを互いに接続するビアホール導体4Bとをからなっている。この回路パターン4は、導電性ペーストをセラミックグリーンシートと共焼成された金属焼結体によって形成されている。また、セラミック多層基板2と樹脂層3との界面には導体パターン4Aと同様の手法によって形成された電極5が介在し、この電極5は最下層のセラミック層2Aと一体に形成されている。
The
上記電極5は、後述するように、例えば焼結金属によってセラミック多層基板2の下面の面積の3〜80%を占める範囲で形成されていることが好ましい。セラミック多層基板2は、通常ガラスセラミックスによって形成されており、しかもガラスセラミックスが銅箔と同程度の表面粗さRmax(数μm)を有するため、樹脂層3との接合力が弱い。そこで、本実施形態では、セラミック多層基板2と樹脂層3との間に電極5が介在し、焼結金属は表面粗さRmaxが数10μmで銅箔の表面粗さ数μmと比較して一桁高いため、焼結金属のアンカー効果によって樹脂層3との接合強度を高めることができる。このような表面粗さの差は、銅箔がメッキまたは銅板の圧延によって形成されたものであるのに対し、焼結金属はワニスと称する樹脂を体積比率10〜40%含有する導電性ペーストを焼き付けて形成されるため、その樹脂成分の焼失によって内部や表面に空洞が残存して表面粗さが大きくなることに起因にしている。この電極5は、セラミック多層基板2の回路パターン4の一部として形成されたものであっても良く、また、回路パターン4から独立したダミー電極として形成されたものであっても良い。
As will be described later, the
また、上記電極5はグランド電極として形成することができる。セラミック多層基板2と樹脂層3との界面にグランド電極を設けることで、セラミック多層基板2とプリント配線基板等のマザーボード(図示せず)との間を電気的に遮蔽することができる。また、電極5をセラミック多層基板2のグランド電極として構成することで、マザーボードのグランド電極との接続距離が短くなって寄生インダクタンス値を低減することができ、例えば複合多層基板1を携帯電話等の高周波部品として使用した場合に良好な高周波特性を得ることができる。尚、電極5は、理想的には樹脂層3の下面に形成する方が良いが、高密度実装でマザーボード側に他の配線が配置されている場合や、実装後の測定用穴(プローブ挿入用)が空いている場合があり、実質的に樹脂層3の下面に設けることが難しいため、セラミック多層基板2と樹脂層3の界面に介装する。
The
上記樹脂層3は、図1に示すように、セラミック多層基板2の回路パターン4と接続されたビアホール導体6と、下面に形成された外部端子電極7とを有し、外部端子電極7とセラミック多層基板2の回路パターン4とがビアホール導体6を介して電気的に接続されている。このビアホール導体6は、セラミック多層基板2のビアホール導体5とは異なり、導電性金属粉末を含む導電性樹脂によって形成されている。そのため、図1に示すようにビアホール導体6をセラミック多層基板2のビアホール導体4Bより大きな断面積を持つように形成することによって、ビアホール導体4Bの抵抗値に近づけると共にビアホール導体4Bとの接合の信頼性を高めている。また、外部端子電極7は、例えば銅箔等の金属箔によって形成されていることが好ましい。外部端子電極7として金属箔を用いることで外部端子電極7を低抵抗で安価に形成することができる。外部端子電極7を厚膜電極としてではなく銅箔にするのは、それが樹脂層3側にあり焼成することができないことと、銅箔と樹脂の組み合わせにはプリント配線板の製法が使えるためである。
As shown in FIG. 1, the
ところで、本実施形態では、セラミック多層基板2と樹脂層3との密着強度を、焼結金属からなる電極5によって高めているが、それでもこれら両者2、3間の接合力が十分でなく、落下時の衝撃力等の強い外力が作用するとこれら両者2、3が剥離する虞がある。そこで、本実施形態では、更に図1に示すようにセラミック多層基板2と樹脂層3との接合力を補強する接合補強部材8が、これら両者2、3の積層方向に向けて少なくとも一つ設けられている。接合補強部材8は、少なくとも一つあればセラミック多層基板2と樹脂層3との接合力を高めることができるが、本実施形態では複数箇所に設けられ、接合力をより一層強化している。
By the way, in this embodiment, the adhesion strength between the
上記接合補強部材8は、例えばビアホール導体4Bと同様にセラミック多層基板2と共焼成された金属焼結体によって形成され、セラミック多層基板2から樹脂層3内に突き刺さっている。この接合補強部材8の先端は尖っていても良く、また膨らんでいても良い。尖っている場合には樹脂層3に突き刺さり易く、膨らんでいる場合には樹脂層3から抜け難くなる。
The joint reinforcing
上記接合補強部材8の先端は、樹脂層3内に5μm以上の深さまで食い込み、しかも樹脂シート13の非接合面から内側、つまり残り代を5μm以上残す深さで突き刺さっていることが好ましい。この深さが5μmより浅ければ実質的に本発明の効果が得られず、残り代が5μm未満であれば予期せぬ原因により接合補強部材8が外部に露出する虞があって好ましくない。接合補強部材8の断面積は0.01〜0.90mm2の範囲であることが好ましい。この断面積が0.01mm2未満では細すぎて折損する虞があり、この断面積が0.90mm2超えるとビアペースト層として実質的に充填できなくなる虞があって好ましくない。
It is preferable that the tip of the joint reinforcing
上記接合補強部材8は、図1に示すように、回路パターン4の一部を構成する第1の接合補強部材8Aと、回路パターン4から電気的に独立して形成された第2の接合補強部材8Bとの二種類からなっている。第1、第2の接合補強部材8A、8Bは、セラミック多層基板2の下面に一直線上に配置されたものよりも面を形成するように配置されたものの方が好ましい。本実施形態では、接合補強部材8が第1、第2の接合補強部材8A、8Bから構成されているが、回路パターン4とは電気的に独立して形成された第2の接合補強部材8Bのみから構成されたものであっても良いことは云うまでもない。そして、第1、第2の接合補強部材8A、8Bは、いずれも樹脂層3に突き刺さっている。
As shown in FIG. 1, the
而して、本実施形態では、セラミック多層基板2は、例えば低温焼結セラミック材料によって形成することが好ましい。低温焼結セラミック材料とは、1000℃以下の温度で焼成することができるセラミック材料のことを云う。低温焼結セラミック材料としては、例えば、アルミナやフォルステライト、コージェライト等のセラミック粉末やこれらのセラミック粉末にホウ珪酸系ガラスを混合したガラス複合系材料、ZnO−MgO−Al2O3−SiO2系の結晶化ガラスを用いた結晶化ガラス系材料、BaO−Al2O3−SiO2系セラミック粉末やAl2O3−CaO−SiO2−MgO−B2O3系セラミック粉末等を用いた非ガラス系材料等を挙げることができる。セラミック多層基板2に低温焼結セラミック材料を用いることによって、回路パターン4にAgまたはCu等の低抵抗で低融点をもつ低融点金属を用いることができ、セラミック多層基板2と回路パターン4を1000℃以下の低温で共焼成することができる。
Thus, in the present embodiment, the
また、図2は、本発明の複合多層基板の他の実施形態を示している。本実施形態の複合多層基板は、接合補強部材の配置形態を異にする以外は上記実施形態と同様に構成されているため、上記実施形態と同一または相当部分には同一符号を附して本実施形態の特徴について説明する。 FIG. 2 shows another embodiment of the composite multilayer substrate of the present invention. The composite multilayer substrate of the present embodiment is configured in the same manner as in the above embodiment except that the arrangement form of the bonding reinforcing member is different. Therefore, the same reference numerals are given to the same or corresponding parts as in the above embodiment. The features of the embodiment will be described.
本実施形態における接合補強部材8は、図1に示す複合多層基板1と同様に第1、第2の接合補強部材8A、8Bの二種類からなっている。第1の接合補強部材8Aは、セラミック多層基板2のビアホール導体4Bを兼ね、樹脂層3のビアホール導体6に突き刺さって外部端子電極7と同電位になっている。また、ビアホール導体6は金属粉末を含む導電性樹脂層によって形成されているため、第1の接合補強部材8Aは、樹脂層3に突き刺さっている場合と比較してビアホール導体6と強固に接続されている。
The joint reinforcing
第1の接合補強部材8Aは、その断面積が0.01mm2より大きく、樹脂層3側のビアホール導体6の断面積の90%以下の面積に形成されていることが好ましい。第1の接合補強部材8Aの断面積が0.01mm 2 未満では折損する虞があり、樹脂層3側のビアホール導体6の断面積の90%を超えるとビアホール導体6内に突き刺すことが難しくなるため好ましくない。第2の接合補強部材8Bは、図1に示す場合と同様に樹脂層3内に直接突き刺さっており、その断面積は第1の接合補強部材8Aと同一の断面積を有している。第1、第2の接合補強部材8A、8Bは異なる断面積を有していても良い。
The first joint reinforcing
また、図1、図2には図示してないが、セラミック多層基板2の下面の回路パターンに半導体素子等の能動チップ部品や、コンデンサ、インダクタ等の受動チップ部品が実装されている場合には、樹脂層3は、これらのチップ部品を埋設して封止する機能を有する。
Although not shown in FIGS. 1 and 2, when active chip components such as semiconductor elements and passive chip components such as capacitors and inductors are mounted on the circuit pattern on the lower surface of the
次に、本発明の複合多層基板の製造方法を下記実施例に基づいて具体的に説明する。本発明方法はセラミック多層基板2と接合補強部材8を同時に形成する点に特徴がある。
Next, the manufacturing method of the composite multilayer board | substrate of this invention is demonstrated concretely based on the following Example. The method of the present invention is characterized in that the
本実施例では図1に示す複合多層基板を以下の手順で作製する。
(1)セラミックグリーンシート及び樹脂シートの調製
本実施例では、中心粒径1.0μmのアルミナ粒子を55重量部と、中心粒径1.0μmの軟化点600℃のホウ珪酸ガラスを45重量部の割合で混合し、この混合物をビニルアルコール系バインダ中に分散させてスラリーを調製した後、このスラリーをポリエチレンテレフタレート系樹脂からなるキャリアフィルム上に塗布して、図3に示すように厚み25μm及び50μmの低温焼結用のセラミックグリーンシート12Aを作製した。これとは別にポリプロピレン粉末をビニルアルコール系バインダ中に分散させてスラリーを調製した後、このスラリーをポリエチレンテレフタレート系樹脂からなるキャリアフィルム上に塗布して、図3に示すように厚み30μmの樹脂シート20を作製した。セラミックグリーンシート12Aと樹脂シート20とは同一の面積を有するものを形成した。
In this embodiment, the composite multilayer substrate shown in FIG. 1 is manufactured by the following procedure.
(1) Preparation of Ceramic Green Sheet and Resin Sheet In this example, 55 parts by weight of alumina particles having a center particle diameter of 1.0 μm and 45 parts by weight of borosilicate glass having a center particle diameter of 1.0 μm and a softening point of 600 ° C. The mixture was dispersed in a vinyl alcohol binder to prepare a slurry, and this slurry was applied on a carrier film made of a polyethylene terephthalate resin. As shown in FIG. A ceramic
次いで、金型による機械的な打ち抜きまたは光線による熱的打ち抜きによって、上記各セラミックグリーンシート12A及び樹脂シート20それぞれに貫通孔(ビアホール)を形成して所定のパターンで配置した。この時、セラミック多層基板2の最下層のセラミック層2Aに対応するセラミックグリーンシート12Aには回路パターン4を構成するビアホール導体4B用のビアホール、回路パターン4を構成するビアホール導体を兼ねる第1の接合補強部材8A用のビアホール及び第2の接合補強部材8B用のビアホールをそれぞれ形成した。また、樹脂シート20には第1、第2の接合補強部材8A、8Bと同一のパターンでビアホールを形成した。第1、第2の接合補強部材8A、8Bに対応するビアホールはいずれも0.01〜0.90mm2の範囲の断面積を有している。
Next, through holes (via holes) were formed in each of the ceramic
然る後、レーザー加工やパンチング加工により所定箇所にビアホール導体用孔を形成したセラミックグリーンシート12Aを平滑な支持台の上に密着させた状態で、Ag粉末またはCu粉末を含む導電性ペーストをキャリアフィルム側からスキージを用いてセラミックグリーンシート12A中のビアホール導体用孔内に押し込むと同時に余分な導電性ペーストを掻き取ってビアホール導体用のビアペースト層14B、第1、第2の接合補強部材用のビアペースト層18A、18B(図3参照)をそれぞれ形成した。この際、支持台に吸引機構を付設してビアホール内を負圧にすることによってビアホール内に導電性ペーストを確実に充填することができる。また、支持台とセラミックグリーンシート12Aとの間に通気性フィルムを挟むなどしてセラミックグリーンシート12Aの汚れを防止することができる。樹脂シート20のビアホール内にも同様にして導電性ペーストを充填して第1、第2の接合補強部材用のビアペースト層18A、18B(図3参照)を形成した。
Thereafter, a conductive paste containing Ag powder or Cu powder is used in a state in which a ceramic
そして、図3に示すように、各セラミックグリーンシート12Aに導電性ペーストをそれぞれスクリーン印刷し、面内配線や電極等の導体パターン4Aとなる導体ペースト層14Aを形成した。また、樹脂シート20にはセラミック多層基板2の電極5用の導体ペースト層15を形成した。
Then, as shown in FIG. 3, a
(2)生のセラミック積層体の作製
まず、図1に示す最上層のセラミック層2Aを形成するセラミックグリーンシート12Aをキャリアフィルムが除去した状態で固定治具に装着する。固定治具としてはセラミックグリーンシート12Aとほぼ同寸法の枠状金型や、予めセラミックグリーンシート12Aに形成された固定用貫通孔に通すピン状の治具などを用いることができる。次に積層されるべきセラミックグリーンシート12Aをキャリアフィルムが除去した状態で、先に置かれたセラミックグリーンシート12A上に積層する。この際、所定の圧力を加えてセラミックグリーンシート12A、12A同士を圧着しても良い。後は所定の順序でセラミックグリーンシート12Aを順次積層していき、最後に最下層のセラミックグリーンシート12Aを積層して図3に示すセラミックグリーンシート12Aの積層体12を得た。更に、図3に示すように積層体12上に樹脂シート20を積層した後、樹脂シート20の上面から所定の圧力を加えてセラミックグリーンシート12Aの積層体と樹脂シート20とを圧着して、セラミックグリーンシート12Aの積層体12と樹脂シート20とを一体化した生のセラミック積層体を作製した。
(2) Production of Raw Ceramic Laminate First, the ceramic
(3)セラミック多層基板の作製
生のセラミック積層体に、焼成後に製品サイズの子基板に分割するためのカットラインを形成した後、生のセラミック積層体を920℃で焼成する。焼成中にセラミックグリーンシート12A中の有機成分及び樹脂シート20は焼失し、セラミック多層基板2及び回路パターン4が焼結する。この時、図4に示すように樹脂シート20のビアペースト層18A、18Bは、セラミック多層基板2から高さ15〜25μmだけ突出した第1、第2の接合補強部材8A、8Bとなり、導体ペースト層15は、セラミック多層基板2のグランド電極等の電極5となる。第1、第2の接合補強部材8A、8Bはセラミック多層基板2内の回路パターン4と同様に緻密な焼結金属であり、セラミック多層基板2と結合した強固な構造となっている。また、電極5は、焼結金属によって形成されているため、金属箔等と比較して粗面化している。また、必要に応じてめっき等の表面処理を施すことによってセラミック多層基板2が完成する。
(3) Production of Ceramic Multilayer Substrate After a cut line is formed on the raw ceramic laminate for dividing it into product-sized sub-substrates after firing, the raw ceramic laminate is fired at 920 ° C. During firing, the organic components and the
(4)複合多層基板用の樹脂層の作製
支持体上に厚み10〜40μm程度の金属箔を貼り付け、金属箔の表面にフォトレジストを塗布し、フォトマスクを介して光を照射した後、フォトレジストを現像して不要部分を除去して金属箔を露呈させる。次いで、金属箔の露呈部分をエッチング処理して除去した後、フォトレジスト膜を剥離して所定形状の外部端子電極7を形成した。その後、エポキシ系樹脂、フェノール系樹脂、シアネート系樹脂等の熱硬化性樹脂とAl2O3、SiO2、TiO2等の無機フィレートを混合し、この混合樹脂を電極上にラミネート(加熱加圧)して図5に示す樹脂シート13を作製した。この樹脂シート13の外部端子電極7のない側からレーザー等の光線を照射して樹脂シート13にビアホールを形成する。一般にこの種の光線は樹脂に吸収され易く、金属には反射されるため、外部端子電極7に穴をあけることなく、樹脂シート13のみを貫通してビアホールを形成することができる。そして、これらのビアホール内に導電性樹脂を充填して複合多層基板1の樹脂層2のビアホール導体6を形成した。ビアホール導体6を形成する導電性樹脂としては、例えばAu、Ag、Cu、Ni等の金属粒子と樹脂シート13と同一の熱硬化性樹脂との混合物からなるものを用いた。
(4) Preparation of resin layer for composite multilayer substrate A metal foil having a thickness of about 10 to 40 μm is pasted on a support, a photoresist is applied to the surface of the metal foil, and light is irradiated through a photomask. The photoresist is developed to remove unnecessary portions and expose the metal foil. Next, after removing the exposed portion of the metal foil by etching, the photoresist film was peeled off to form the external
(5)複合多層基板の作製
上記樹脂シート13を支持体から剥離した後、この樹脂シート13を図5に示すようにセラミック多層基板2にラミネートした。この際、セラミック多層基板2に樹脂シート13をラミネートしてから支持体を剥離しても良い。樹脂シート13をセラミック多層基板2にラミネートする際に、セラミック多層基板2の第1、第2の接合補強部材18A、18Bそれぞれの突起部が樹脂シート13に突き刺さる。突起部は、樹脂シート13内に5μm以上の深さで食い込み、しかも樹脂シート13の非接合面から内側、つまり残り代が5μm以上ある状態で突き刺さっている。接合補強部材8の断面積は0.01mm2〜0.90mm2の範囲である。樹脂シート13をセラミック多層基板2にラミネートした後、樹脂シート13を熱硬化させて樹脂層3としてセラミック多層基板2と一体化させて、図1に示す複合多層基板1を得た。
(5) Production of Composite Multilayer Substrate After the
以上説明したように本実施例によれば、樹脂シート20に複数のビアホールを設け、このビアホール内に導電性ペーストを充填した後、この樹脂シート20とセラミックグリーンシート12Aの積層体12とを圧着して一体化し、次いで積層体12を焼成してセラミック多層基板2及び第1、第2の接合補強部材8A、8Bを同時に得た後、更にセラミック多層基板2と外部端子電極7を有する樹脂層13とを第1、第2の接合補強部材8A、8Bを介して接合して複合多層基板1を作製するため、セラミック多層基板2と樹脂層3との接合部に第1、第2の接合補強部材8A、8B(接合補強部材8)を設けることができ、これらの接合補強部材8によってセラミック多層基板2と樹脂層3とを強固に接合して、落下時の衝撃力等によってセラミック多層基板2と樹脂層3との剥離を確実に防止することができる。
As described above, according to the present embodiment, the
本実施例では図2に示す複合多層基板を作製する。
即ち、本実施例では、接合補強部材8のビアホール導体を兼ねる第1の接合補強部材8Aが樹脂層3側のビアホール導体6内に突き刺さり、セラミック多層基板2の回路パターン4と樹脂層3の外部端子電極7とを電気的に接続している(図2参照)。本実施例の複合多層基板1を作製する場合には、セラミックグリーンシート12A及び樹脂シート20に第1、第2の接合補強部材8A、8Bに対応するビアホールを形成する際に、図6に示すように第1の接合補強部材8A用のビアホールを、樹脂層3側のビアホール導体6に対応させて設けると共に第2の接合補強部材8Bに対応するビアホールを形成した。第1、第2の接合補強部材8A、8Bに対応するビアホールは、それぞれの断面積が0.01mm2以上で樹脂層3のビアホール導体6の断面積の90%以下に形成した。
In this embodiment, the composite multilayer substrate shown in FIG. 2 is produced.
That is, in this embodiment, the first joint reinforcing
次いで、図6に示すようにセラミックグリーンシート12Aの積層体12に樹脂シート20を圧着して生のセラミミック積層体を作製した後、この生のセラミック積層体を焼成して、図7に示すセラミック多層基板2を得た。図7、図8に示すように、第1の接合補強部材8Aは樹脂層3のビアホール導体6に突き刺さるようにセラミック多層基板2から突出し、また、第2の接合補強部材8Bは樹脂層3の樹脂部に突き刺さるようにセラミック多層基板2から突出している。このセラミック多層基板2にビアホール導体6及び外部端子電極7を有する樹脂シート13を図8に示すようにラミネートし、熱硬化させると、図2に示す複合多層基板1が得られ、第1の接合補強部材8Aが樹脂層3のビアホール導体6に突き刺さり、第1の接合補強部材8Bが樹脂層3の樹脂部に突き刺さる。
Next, as shown in FIG. 6, a
ところで、セラミック多層基板2に樹脂層3をラミネートする際に、図9に示すように樹脂層3のビアホール導体6の導電性樹脂の充填が不十分であってもセラミック多層基板2のビアホール導体を兼ねる第1の接合補強部材8Aを介して樹脂層3のビアホール導体6に対して電気的に確実に接続することができ、また、図10に示すようにセラミック多層基板2の接合面にうねり等があって平坦でなくても図9の場合と同様にセラミック多層基板2のビアホール導体を兼ねる第1の接合補強部材8Aを介して樹脂層3のビアホール導体6に対して電気的に確実に接続することができる。
By the way, when laminating the
尚、本発明は上記実施形態に何等制限されるものではない。上記実施形態では接合補強部材を導電性ペーストによって形成した場合について説明したが、セラミック基板と一体化して形成できる無機ペーストであれば導電性のないペーストであっても良い。また、接合補強部材はセラミック基板から突出して形成したものであれば特に制限されない。例えば、樹脂層とは逆のセラミック多層基板の上面、つまり第1の主面上の回路パターンに表面実装部品を実装しても良く、また、この表面実装部品にケースを被せたり、熱硬化性樹脂をコートして樹脂層を形成しても良い。また、表面実装部品の実装後に樹脂層の硬化を行っても良く、また硬化と実装を一回のリフローで同時に行っても良い。 In addition, this invention is not restrict | limited to the said embodiment at all. In the above embodiment, the case where the joining reinforcing member is formed of a conductive paste has been described. However, a non-conductive paste may be used as long as it is an inorganic paste that can be formed integrally with a ceramic substrate. The joining reinforcing member is not particularly limited as long as it is formed protruding from the ceramic substrate. For example, a surface mount component may be mounted on the circuit pattern on the upper surface of the ceramic multilayer substrate opposite to the resin layer, that is, the first main surface, and the surface mount component may be covered with a case or thermoset. A resin layer may be formed by coating a resin. Further, the resin layer may be cured after the surface-mounted component is mounted, or the curing and the mounting may be performed simultaneously by one reflow.
本発明は、プリント配線基板等のマザーボードに高周波部品等として実装する複合多層基板及びその製造方法に好適に利用することができる。 INDUSTRIAL APPLICABILITY The present invention can be suitably used for a composite multilayer board that is mounted as a high-frequency component or the like on a mother board such as a printed wiring board and a manufacturing method thereof.
1 複合多層基板
2 セラミック多層層
2A セラミック層
3 樹脂層
4 回路パターン
4B ビアホール導体
6 ビアホール導体
7 外部端子電極
8 接合補強部材
12A セラミックグリーンシート
20 樹脂シート
DESCRIPTION OF
Claims (16)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004031393A JP4385782B2 (en) | 2004-02-06 | 2004-02-06 | Composite multilayer substrate and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004031393A JP4385782B2 (en) | 2004-02-06 | 2004-02-06 | Composite multilayer substrate and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005223225A JP2005223225A (en) | 2005-08-18 |
JP4385782B2 true JP4385782B2 (en) | 2009-12-16 |
Family
ID=34998599
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004031393A Expired - Fee Related JP4385782B2 (en) | 2004-02-06 | 2004-02-06 | Composite multilayer substrate and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4385782B2 (en) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4404139B2 (en) | 2005-10-26 | 2010-01-27 | 株式会社村田製作所 | Multilayer substrate, electronic device, and method of manufacturing multilayer substrate |
JP2007128968A (en) * | 2005-11-01 | 2007-05-24 | Tdk Corp | Method of manufacturing complex circuit board |
JP2007227881A (en) * | 2005-11-14 | 2007-09-06 | Tdk Corp | Composite wiring board, and method of manufacturing same |
JP4821424B2 (en) * | 2006-04-10 | 2011-11-24 | 株式会社村田製作所 | Ceramic multilayer substrate and manufacturing method thereof |
JP5383447B2 (en) * | 2009-11-20 | 2014-01-08 | 京セラ株式会社 | Wiring board, probe card and electronic device |
WO2015151809A1 (en) * | 2014-03-31 | 2015-10-08 | 株式会社村田製作所 | Laminated wiring board and probe card provided with same |
JP6589990B2 (en) * | 2015-09-30 | 2019-10-16 | 株式会社村田製作所 | Laminated wiring board for probe card and probe card having the same |
WO2018186049A1 (en) * | 2017-04-06 | 2018-10-11 | 株式会社村田製作所 | Composite multilayer substrate |
-
2004
- 2004-02-06 JP JP2004031393A patent/JP4385782B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005223225A (en) | 2005-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4254860B2 (en) | Multilayer substrate with built-in chip-type electronic component and method for manufacturing the same | |
US7488897B2 (en) | Hybrid multilayer substrate and method for manufacturing the same | |
JP5104932B2 (en) | Multilayer wiring board and manufacturing method thereof | |
US9491846B2 (en) | Method of manufacturing module | |
WO2006059556A1 (en) | Electronic component and production method therefor | |
KR20020094922A (en) | Printed wiring board with embedded electric device and method for manufacturing printed wiring board with embedded electric device | |
KR20080040057A (en) | Composite ceramic substrate | |
US20080223606A1 (en) | Ceramic Substrate and Method for Manufacturing the Same | |
US7463475B2 (en) | Multilayer electronic component, electronic device, and method for manufacturing multilayer electronic component | |
JP4265607B2 (en) | Laminated electronic component and mounting structure of laminated electronic component | |
JP4432517B2 (en) | Composite multilayer board | |
JP4385782B2 (en) | Composite multilayer substrate and manufacturing method thereof | |
JP5192865B2 (en) | Manufacturing method of wiring board with built-in components | |
JP5221228B2 (en) | Component built-in wiring board and manufacturing method thereof | |
JP2006128229A (en) | Composite multilayer substrate | |
JP2005026573A (en) | Manufacturing method of module with built-in component | |
JPH0653655A (en) | Manufacture of circuit board with bump | |
JP2006196857A (en) | Composite circuit substrate with case and manufacturing method thereof | |
JP2009188218A (en) | Multilayer board | |
WO2013035717A1 (en) | Module, and manufacturing method for module | |
JP2006310544A (en) | Multilayer wiring board and its production process, multilayer wiring board structure | |
JP2010021369A (en) | Wiring board with built-in component and manufacturing method thereof | |
JP3994795B2 (en) | Multilayer ceramic electronic component and manufacturing method thereof | |
WO2008004423A1 (en) | Wiring board having columnar conductor and method for manufacturing the wiring board | |
JP2007149718A (en) | Wiring board incorporating via array capacitor and its manufacturing process |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061019 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090407 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090518 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090908 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090921 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4385782 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121009 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131009 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |