JP2009188025A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】スーパージャンクション構造を有する半導体装置を安価で且つ歩留良く得られる製造方法を提供する。
【解決手段】ｎ型の第１半導体層１０をエピタキシャル成長し、第１半導体層１０上にレジスト９によりパターニングする。次に、ウェットエッチングまたはドライエッチングにより第１半導体層１０にトレンチ１２を形成する。次に、第１半導体層１０の全面に対し垂直に、不純物イオンを高加速エネルギーにて注入する。このとき、スーパージャンクション層の不純物濃度が均一になるように加速エネルギーを切り替え、複数段階に分けてイオン注入を行い、熱処理を施してｐ型不純物を活性化させてｐ型の第２半導体層１１を形成する。そして、第１半導体層１０の表面からトレンチ１２の深さと同じかまたは深い位置まで研磨して平坦化することでスーパージャンクション構造が形成される。
【選択図】図１

Description

本発明は、スーパージャンクション構造を有する半導体装置の製造方法に関する。

近年、電源装置に対する消費電力低減の要求から、電源装置を構成するパワー半導体装置の低損失化、即ち半導体装置のオン抵抗低減が望まれている。パワー半導体装置の構造には、半導体層の両面に電極を有する縦型と呼ばれる構造が多く、縦型半導体装置のオン抵抗を低減するためには、オン時にドリフト電流が流れるドリフト層の不純物濃度を高くすることが必要である。しかし、不純物濃度を高くすることで、オフ時の逆バイアス電圧による空乏層の広がりが小さくなり、耐圧が低くなってしまう。このように、パワー半導体装置のオン抵抗と耐圧はトレードオフの関係にあった。

このトレードオフの関係を解決するため、スーパージャンクション構造と呼ばれる半導体層を有する縦型半導体装置が公知である。
図２は、スーパージャンクション構造を有するＭＯＳＦＥＴの断面構造を示す図である。
ｎ＋型のドレイン層１と、
ドレイン層１上に形成されたドリフト層２と、
ドリフト層２上に島状に形成されたベース層３と、
ベース層３上に島状に形成されたソース層４と、
ドリフト層２およびベース層３およびソース層４上に形成された絶縁膜５と、
ドレイン層１と電気的に接続するドレイン電極６と、
絶縁膜５上に形成されたゲート電極７と、
絶縁膜５の開口部においてソース層４と電気的に接続するソース電極８と、を有し、
ドリフト層２が、ｎ型の第１半導体層１０とｐ型の第２半導体層１１とを横方向に交互に形成した構造を有している。

スーパージャンクション構造を有する半導体装置によると、オフ状態のときに交互に形成された第１半導体層１０と第２半導体層１１とから成るｐｎ接合から空乏層が横方向に拡張して、ドリフト層２を空乏化させるので、半導体装置の高耐圧化が達成される。さらに、ドリフト電流が流れるｎ型の第１半導体層１０の不純物濃度を高くすることで、オン抵抗が低減できる。

このようなスーパージャンクション構造は、従来の製造方法として、積層エピタキシャル法およびトレンチエピ埋め込み法等が公知である。

図３を参照して従来の積層エピタキシャル法を説明する。
特許文献１に記載される積層エピタキシャル法は、図３（ａ）のようにエピタキシャル成長したｎ型の第１半導体層１０上に、レジスト９によるパターニングを行い、選択的イオン注入または拡散によりｐ型の第２半導体層１１ａを形成し、レジスト９をエッチングにより除去する。上記の工程を複数回繰り返し、図３（ｂ）のように第２半導体層１１ｂ〜１１ｄを形成する。そして、図３（ｃ）のように熱処理を施し、複数の第２半導体層１１ａ〜１１ｄ同士を縦方向拡散によりつなげる方法である。

次に、図４を参照して従来のトレンチエピ埋め込み法を説明する。
特許文献２に記載されるトレンチエピ埋め込み法は、図４（ａ）のようにエピタキシャル成長したｎ型の第１半導体層１０上に、レジスト９によるパターニングを行い、ウェットエッチングまたはドライエッチングによりトレンチ１２を形成する。次に、図４（ｂ）のようにトレンチ１２を形成した後、トレンチ１２の側壁のダメージおよび不純物の除去を行い、エピタキシャル成長にてトレンチ１２の内部を充填し、ｐ型の第２半導体層１１を形成する。最後に、図４（ｃ）のように研磨等によりドリフト層２の表面を平坦化する方法である。

特開昭２００７−３１１６６９ 特開昭２００７−１１６１９０

ところで、積層エピタキシャル法は、上記のようにエピタキシャル成長と選択的イオン注入または拡散とを交互に繰り返すため、高コストになるという問題があった。さらに、熱処理を施す際、横方向拡散が起こり、第２半導体層１１が幅方向に広がり、電流経路である第１半導体層１０層を狭めることでオン抵抗が高くなりやすいという欠点があった。
また、トレンチエピ埋め込み法は、積層エピタキシャル法に比べ微細化に適するという利点があるが、第２半導体層１１を充填する際に、トレンチ１２の内側にボイド（空隙）が生じ、リーク電流等の特性劣化を起こしやすいため、歩留が低くなる問題があった。さらに、ボイドが発生しやすくなるという懸念から、トレンチ１２の幅をあまり狭くできず、第１半導体層１０が狭まるため、オン抵抗が高くなりやすいという欠点があった。

そこで、本発明の目的は、スーパージャンクション構造を有する半導体装置を安価で且つ歩留良く得られる製造方法を提供することにある。

上記課題を解決し上記目的を達成するために、請求項１に係る本発明の半導体装置の製造方法は、
第１導電型の第１半導体層と第２導電型の第２半導体層とを横方向に交互に形成する構造から成り、オン状態でドリフト電流を縦方向に流すとともに、オフ状態で空乏化するドリフト層を有する半導体装置の製造方法において、前記ドリフト層の形成方法が、
第１半導体層を形成するエピタキシャル成長工程と、
第１半導体層上にトレンチを形成するトレンチエッチング工程と、
前記トレンチエッチング工程の後、第１半導体層に前記第２導電型の不純物を導入するイオン注入工程と、を有し、
前記イオン注入工程の後、前記不純物を活性化させて第２半導体層を形成する熱処理工程と前記第１および第２半導体層の表面の凹凸を除去する平坦化工程と、を実施することを特徴とする。

上記課題を解決し上記目的を達成するために、請求項２に係る本発明の半導体装置の製造方法は、
第１導電型の第１半導体層と第２導電型の第２半導体層とを横方向に交互に形成する構造から成り、オン状態でドリフト電流を縦方向に流すとともに、オフ状態で空乏化するドリフト層を有する半導体装置の製造方法において、前記ドリフト層の形成方法が、
第１半導体層を形成するエピタキシャル成長工程と、
第１半導体層上にトレンチを形成するトレンチエッチング工程と、
前記トレンチエッチング工程の後、第１半導体層に前記第２導電型の不純物を導入するイオン注入工程と、を有し、
前記イオン注入工程の後、前記第１半導体層の表面の凹凸を除去する平坦化工程と前記不純物を活性化させて第２半導体層を形成する熱処理工程と、を実施することを特徴とする。

上記課題を解決し上記目的を達成するために、請求項３に係る本発明の半導体装置の製造方法は、前記トレンチエッチング工程の前に、第１半導体層上にレジストを形成するパターニング工程を有し、前記レジストが、円形または多角形の開口部を複数有していることを特徴とする。

上記課題を解決し上記目的を達成するために、請求項４に係る本発明の半導体装置の製造方法は、前記イオン注入工程が、イオンの加速エネルギーが異なる複数段階の注入工程を有することを特徴とする。

各請求項の発明によれば、スーパージャンクション構造を有する半導体装置を安価で且つ歩留良く得られる。

次に、図１を参照して本発明の実施形態に係わる半導体装置の一例を説明する。

図１は本発明の実施形態に係る半導体装置の製造方法を示す断面図である。
まず、図１（ａ）のようにｎ＋型のドレイン層１上にｎ型の第１半導体層１０をエピタキシャル成長し、第１半導体層１０上にレジスト９によりパターニングする。このとき、スーパージャンクション構造を形成したい位置のレジスト９を開口する。
次に、図１（ｂ）のようにウェットエッチングまたはドライエッチングにより第１半導体層１０にトレンチ１２を形成する。
次に、図１（ｃ）のように、所望の不純物濃度および深さのスーパージャンクションが得られるように、注入電流および加速エネルギーを連続的または段階的に変化させ、第１半導体層１０の全面に対し垂直にイオン注入を行った後、熱処理を施してｐ型不純物を活性化させてｐ型の第２半導体層１１を形成する。
そして、図１（ｄ）のように第１半導体層１０の表面からトレンチ１２の深さと同じかまたは深い位置まで研磨して平坦化することでスーパージャンクション構造が形成される。

本実施例の半導体装置によれば、次の作用効果が得られる。
（１） 複数の工程を繰り返すことなくイオン注入のみを繰り返すので、スーパージャンクション構造を安価に形成することができる。
（２） 第１半導体層１０にトレンチ１２を形成した後、エッチングによるトレンチ側壁のダメージおよび不純物を除去する工程が不要なので、スーパージャンクション構造を安価に形成することができる。
（３） ボイドの発生を抑制できるので、スーパージャンクション構造を歩留良く形成できる。
（４） 熱処理を施したときに第２半導体層１１がほとんど横方向に広がらないため、電流経路である第１半導体層１０を広く確保でき、オン抵抗を低くできる。

本発明のトランジスタは、上記の実施例に限定されず、様々な変形が可能なものである。例えば、イオン注入工程における注入電流および加速エネルギーは一定でも良い。また、ドレイン層１の導電型と第１半導体層１０の導電型とは異なっても良い。さらに、熱処理工程と研磨工程とを行う順序は、上記の実施例の逆でも良い。

本発明の実施例の半導体装置の製造方法を示す工程断面図である。 従来のスーパージャンクション構造を有するＭＯＳＦＥＴの構造を示す断面図である。 従来の半導体装置の積層エピタキシャル法を示す工程断面図である。 従来の半導体装置のトレンチエピ埋め込み法を示す工程断面図である。

符号の説明

１ ドレイン層
２ ドリフト層
３ ベース層
４ ソース層
５ 絶縁膜
６ ドレイン電極
７ ゲート電極
８ ソース電極
９ レジスト
１０ 第１半導体層
１１，１１ａ〜１１ｄ 第２半導体層
１２ トレンチ

Claims (4)

1. 第１導電型の第１半導体層と第２導電型の第２半導体層とを横方向に交互に形成する構造から成り、オン状態でドリフト電流を縦方向に流すとともに、オフ状態で空乏化するドリフト層を有する半導体装置の製造方法において、前記ドリフト層の形成方法が、
   第１半導体層を形成するエピタキシャル成長工程と、
   第１半導体層上にトレンチを形成するトレンチエッチング工程と、
   前記トレンチエッチング工程の後、第１半導体層に前記第２導電型の不純物を導入するイオン注入工程と、を有し、
   前記イオン注入工程の後、前記不純物を活性化させて第２半導体層を形成する熱処理工程と前記第１および第２半導体層の表面の凹凸を除去する平坦化工程と、を実施することを特徴とする半導体装置の製造方法。
   
2. 第１導電型の第１半導体層と第２導電型の第２半導体層とを横方向に交互に形成する構造から成り、オン状態でドリフト電流を縦方向に流すとともに、オフ状態で空乏化するドリフト層を有する半導体装置の製造方法において、前記ドリフト層の形成方法が、
   第１半導体層を形成するエピタキシャル成長工程と、
   第１半導体層上にトレンチを形成するトレンチエッチング工程と、
   前記トレンチエッチング工程の後、第１半導体層に前記第２導電型の不純物を導入するイオン注入工程と、を有し、
   前記イオン注入工程の後、前記第１半導体層の表面の凹凸を除去する平坦化工程と前記不純物を活性化させて第２半導体層を形成する熱処理工程と、を実施することを特徴とする半導体装置の製造方法。
   
3. 前記トレンチエッチング工程の前に、第１半導体層上にレジストを形成するパターニング工程を有し、前記レジストが、円形または多角形の開口部を複数有していることを特徴とする請求項１または２記載の半導体装置の製造方法。
   
4. 前記イオン注入工程が、イオンの注入電流および／または加速エネルギーが異なる複数段階の注入工程を有することを特徴とする請求項１乃至３のいずれかに記載の半導体装置の製造方法。

Images