JP2009188022A - Method for manufacturing wiring board - Google Patents
Method for manufacturing wiring board Download PDFInfo
- Publication number
- JP2009188022A JP2009188022A JP2008023869A JP2008023869A JP2009188022A JP 2009188022 A JP2009188022 A JP 2009188022A JP 2008023869 A JP2008023869 A JP 2008023869A JP 2008023869 A JP2008023869 A JP 2008023869A JP 2009188022 A JP2009188022 A JP 2009188022A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- columnar electrode
- wiring
- insulating layer
- conductive material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Manufacturing Of Printed Wiring (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
Description
本発明は、配線と接続される柱状電極を備えた配線基板の製造方法に関する。 The present invention relates to a method of manufacturing a wiring board having columnar electrodes connected to wiring.
従来の配線基板には、ビアの代わりに柱状電極(「金属ポスト」とも言う)を設け、この柱状電極により上下方向に配置された配線間を電気的に接続する配線基板(図1参照)がある。 A conventional wiring board is provided with a columnar electrode (also referred to as a “metal post”) instead of a via, and a wiring board (see FIG. 1) for electrically connecting wirings arranged vertically by the columnar electrode. is there.
図1は、従来の配線基板の断面図である。 FIG. 1 is a cross-sectional view of a conventional wiring board.
図1を参照するに、従来の配線基板200は、絶縁基板201と、配線202,206と、絶縁樹脂層203と、柱状電極205とを有する。
Referring to FIG. 1, a
配線202は、絶縁基板201の上面201Aに設けられている。絶縁樹脂層203は、配線202と、柱状電極205の側面とを覆うように設けられている。絶縁樹脂層203の上面203Aは、柱状電極205の上面と略面一とされている。
The
柱状電極205は、配線202上に設けられている。柱状電極205は、その上端が配線206と接続されており、下端が配線202と接続されている。配線206は、絶縁樹脂層203の上面203A及び柱状電極205の上端に設けられている。配線206は、柱状電極205を介して、配線202と電気的に接続されている。
The
図2〜図8は、従来の配線基板の製造工程を示す図である。図2〜図8において、従来の配線基板200と同一構成部分には同一符号を付す。
2 to 8 are views showing a manufacturing process of a conventional wiring board. 2-8, the same code | symbol is attached | subjected to the same component as the
図2〜図8を参照して、従来の配線基板200の製造方法について説明する。始めに、図2に示す工程では、周知の手法により、絶縁基板201の上面201Aに配線202を形成し、その後、配線202上に柱状電極205を形成する。
With reference to FIGS. 2 to 8, a conventional method for manufacturing the
次いで、図3に示す工程では、図2に示す構造体の上面側に、絶縁性を有した樹脂を塗布し、その後、樹脂を硬化させることにより、絶縁樹脂層203を形成する。このとき、柱状電極205の上面は、絶縁樹脂層203で覆われる。
Next, in the step shown in FIG. 3, an
次いで、図4に示す工程では、サンドブラスト法により、絶縁樹脂層203の上面203A側を研削して、柱状電極205の上面に形成された絶縁樹脂層203を除去する。その後、絶縁樹脂層203の粗化処理(具体的には、例えば、デスミア処理)を行って、絶縁樹脂層203の上面203Aを粗化する。絶縁樹脂層203の粗化処理は、絶縁樹脂層203に形成される後述するシード層211と絶縁樹脂層203との密着性を向上させるための処理である。
Next, in the step shown in FIG. 4, the
次いで、図5に示す工程では、粗化された絶縁樹脂層203の上面203Aと、柱状電極205の上面とを覆うように、無電解めっき法により、シード層211(例えば、Cu層)を形成し、その後、シード層211上に、開口部212Aを有したレジスト膜212を形成する。このとき、開口部212Aは、配線206の形成領域に対応する部分のシード層211の上面を露出するように形成する。
Next, in the step shown in FIG. 5, a seed layer 211 (for example, a Cu layer) is formed by electroless plating so as to cover the
次いで、図6に示す工程では、シード層211を給電層とする電解めっき法により、開口部212Aに露出された部分のシード層211上に、Cuめっき膜214を析出成長させる。
Next, in the step shown in FIG. 6, a
次いで、図7に示す工程では、図6に示すレジスト膜212を除去する。次いで、図8に示す工程では、エッチング液を用いて、Cuめっき膜214に覆われていない部分の不要なシード層211を除去して、配線206を形成する(セミアディティブ法)。これにより。従来の配線基板200が製造される(例えば、特許文献1参照。)。
図9及び図10は、従来の配線基板の製造方法の問題を説明するための図である。なお、図9は、図4に示す粗化処理された絶縁樹脂層203の上面203Aを拡大した断面図である。また、図10は、シード層211が設けられた絶縁樹脂層203の上面203Aを拡大した断面図である。
9 and 10 are diagrams for explaining the problems of the conventional method of manufacturing a wiring board. FIG. 9 is an enlarged cross-sectional view of the
しかしながら、従来の配線基板200の製造方法では、柱状電極205の高さばらつきや絶縁基板201面内におけるサンドブラスト処理のばらつき等により、サンドブラスト処理後に、柱状電極205の上面に絶縁樹脂層203がわずかに残ってしまうため、柱状電極205と配線206との間の抵抗が上昇して、柱状電極205と配線206との間の電気的接続信頼性が低下してしまうという問題があった。
However, in the conventional method of manufacturing the
また、柱状電極205と配線206との間の電気的接続信頼性を十分に確保するために、絶縁樹脂層203の粗化処理(例えば、デスミア処理)を絶縁樹脂層203の上面203Aを粗化するのに十分な時間よりもかなり長い時間行って、柱状電極205の上面に残った絶縁樹脂層203を除去することが考えられるが、この場合、図9に示すように、絶縁樹脂層203の上面203A側に入り組んだ形状(言い換えれば、複雑な形状)とされた凹部221が形成されてしまう。
Further, in order to sufficiently ensure the reliability of electrical connection between the
このような凹部221が形成された絶縁樹脂層203の上面203Aに、無電解めっき法によりシード層211を形成した場合、図10に示すように、凹部221を充填するようにシード層211が形成されるため、Cuめっき膜214形成後に行う不要なシード層211を除去するためのエッチングの処理時間を長くする必要があった。これにより、不要なシード層211と共に、配線206もエッチングされしまうため、所定の配線幅よりも配線206の幅が狭くなってしまうという問題があった。
When the
そこで本発明は、上述した問題点に鑑みなされたものであり、柱状電極と配線との間の電気的接続信頼性を十分に確保できると共に、配線の幅が所定の配線幅よりも狭くなることを抑制することのできる配線基板の製造方法を提供することを目的とする。 Therefore, the present invention has been made in view of the above-described problems, and can sufficiently ensure the reliability of electrical connection between the columnar electrode and the wiring, and the width of the wiring becomes narrower than a predetermined wiring width. An object of the present invention is to provide a method of manufacturing a wiring board capable of suppressing the above-described problem.
本発明の一観点によれば、第1の導電材料により構成されると共に、絶縁層に内設された柱状電極と、前記柱状電極と接続される配線と、を備えた配線基板の製造方法であって、前記柱状電極を形成する柱状電極形成工程と、前記柱状電極の上面に、前記第1の導電材料とは異なる第2の導電材料により構成された金属層を形成する金属層形成工程と、前記柱状電極の側面と、前記金属層の上面及び側面とを覆う絶縁層を形成する絶縁層形成工程と、前記金属層の上面が露出するまで、前記絶縁層の上面側から前記絶縁層を除去する絶縁層除去工程と、前記絶縁層除去工程後に、前記第1の導電材料をエッチングしないエッチング液により、前記金属層を除去して、前記配線と接続される部分の前記柱状電極を前記絶縁層から露出させる金属層除去工程と、を含むことを特徴とする配線基板の製造方法が提供される。 According to one aspect of the present invention, there is provided a method of manufacturing a wiring board comprising a columnar electrode provided in an insulating layer and a wiring connected to the columnar electrode, the first electrode being made of a first conductive material. A columnar electrode forming step for forming the columnar electrode; and a metal layer forming step for forming a metal layer made of a second conductive material different from the first conductive material on the upper surface of the columnar electrode; An insulating layer forming step of forming an insulating layer covering the side surface of the columnar electrode and the upper surface and side surface of the metal layer; and the insulating layer is formed from the upper surface side of the insulating layer until the upper surface of the metal layer is exposed. Insulating layer removing step to be removed, and after the insulating layer removing step, the metal layer is removed by an etchant that does not etch the first conductive material, and the columnar electrode in a portion connected to the wiring is insulated. Metal exposed from layer Method for manufacturing a wiring board, which comprises a removal step, is provided.
本発明によれば、第1の導電材料により構成された柱状電極を形成し、柱状電極の上面に第1の導電材料とは異なる第2の導電材料により構成された金属層を形成した後、柱状電極の側面と、金属層の上面及び側面とを覆う絶縁層を形成し、その後、金属層の上面が露出するまで、絶縁層の上面側から絶縁層を除去し、次いで、第1の導電材料をエッチングしないエッチング液を用いて、金属層を除去して、配線と接続される部分の柱状電極を絶縁層から露出させることにより、絶縁層除去工程後に金属層の上面に残った絶縁層を金属層と共に除去することが可能となる。これにより、柱状電極と配線との間に絶縁層が介在することがなくなるため、柱状電極と配線との間の電気的接続信頼性を十分に確保することができる。 According to the present invention, after forming the columnar electrode composed of the first conductive material and forming the metal layer composed of the second conductive material different from the first conductive material on the upper surface of the columnar electrode, An insulating layer is formed to cover the side surface of the columnar electrode, the upper surface and the side surface of the metal layer, and then the insulating layer is removed from the upper surface side of the insulating layer until the upper surface of the metal layer is exposed. Using an etchant that does not etch the material, the metal layer is removed, and the columnar electrode connected to the wiring is exposed from the insulating layer. It can be removed together with the metal layer. Thereby, since an insulating layer is not interposed between the columnar electrode and the wiring, the electrical connection reliability between the columnar electrode and the wiring can be sufficiently ensured.
また、配線を形成する前に行う絶縁層の粗化処理を短時間で行うことが可能となるため、例えば、セミアディティブ法を用いて配線を形成する場合、不要なシード層を除去する際のエッチング時間を短くすることが可能となる。これにより、不要なシード層の除去工程において、配線がエッチングされにくくなるため、配線の幅が所定の配線幅よりも狭くなることを抑制することができる。 In addition, since the insulating layer can be roughened in a short time before the wiring is formed, for example, when the wiring is formed using a semi-additive method, an unnecessary seed layer is removed. The etching time can be shortened. As a result, the wiring is less likely to be etched in the unnecessary seed layer removal step, so that the width of the wiring can be suppressed from becoming narrower than a predetermined wiring width.
本発明によれば、柱状電極と配線との間の電気的接続信頼性を十分に確保できると共に、配線の幅が所定の配線幅よりも狭くなることを抑制することができる。 ADVANTAGE OF THE INVENTION According to this invention, while being able to fully ensure the electrical connection reliability between a columnar electrode and wiring, it can suppress that the width | variety of wiring becomes narrower than predetermined wiring width.
次に、図面に基づいて本発明の実施の形態について説明する。 Next, embodiments of the present invention will be described with reference to the drawings.
(実施の形態)
図11は、本発明の実施の形態に係る配線基板の断面図である。
(Embodiment)
FIG. 11 is a cross-sectional view of the wiring board according to the embodiment of the present invention.
図11を参照するに、本実施の形態の配線基板10は、電子部品搭載用パッド15と、柱状電極16,19,24(「金属ポスト」とも言う)と、絶縁層17,21,25と、配線18,23と、外部接続用パッド26と、はんだバンプ28,29とを有する。
Referring to FIG. 11, the
電子部品搭載用パッド15は、Au層31(例えば、厚さ0.01μm〜0.3μm)と、Ni層32(例えば、厚さ5μm)とが積層された構成とされており、絶縁層17に内設されている。Au層31及びNi層32の側面は、絶縁層17により覆われている。また、Au層31の面31A(Ni層32が形成されたAu層31の面とは反対側の面)は、絶縁層17の面17A(電子部品11が搭載される側の絶縁層17の面)と略面一とされている。電子部品搭載用パッド15は、電子部品11を実装するためのパッドである。電子部品搭載用パッド15に実装される電子部品11としては、半導体チップやチップ部品(例えば、チップキャパシタ、チップ抵抗、チップインダクタ等)を用いることができる。
The electronic
柱状電極16は、絶縁層17に内設されている。柱状電極16は、Ni層32の面32A(Au層31が形成されたNi層32の面とは反対側の面)に配置されている。柱状電極16は、その一方の端部が電子部品搭載用パッド15と接続されており、他方の端部が配線18と接続されている。柱状電極16は、電子部品搭載用パッド15と配線18とを電気的に接続するための電極である。柱状電極16は、第1の導電材料により構成されている。第1の導電材料としては、例えば、Cu又はCu合金(例えば、Cu−Co,Cu−Sn)を用いることができる。柱状電極16の高さは、例えば、30μmとすることができる。
The
絶縁層17は、電子部品搭載用パッド15と柱状電極16の側面とを覆うように設けられている。絶縁層17の面17Aは、Au層31の面31Aと略面一とされている。絶縁層17は、柱状電極16の面16A(Ni層32と接触する柱状電極16の面とは反対側の面)を露出する開口部34を有する。絶縁層17としては、例えば、絶縁樹脂層を用いることができる。絶縁樹脂層の材料としては、例えば、エポキシ樹脂やポリイミド樹脂等を用いることができる。
The insulating
配線18は、シード層36と、導電膜37とを有した構成とされている。シード層36は、柱状電極16の面16A、開口部34の側面に対応する部分の絶縁層17の面、及び絶縁層17の面17B(面17Aの反対側に位置する絶縁層17の面)の一部に設けられている。これにより、配線18は、柱状電極16と接続されている。シード層36は、電解めっき法を用いて導電膜37を形成する際の給電層である。シード層36としては、例えば、Cu層を用いることができる。シード層36としてCu層を用いた場合、シード層36の厚さは、例えば、0.5μm〜1μmとすることができる。
The
導電膜37は、シード層36の面36A(絶縁層17と接触する面とは反対側のシード層36の面)を覆うように設けられている。導電膜37としては、例えば、Cu膜を用いることができる。導電膜37としてCu膜を用いた場合、導電膜37の厚さは、例えば、10μm〜20μmとすることができる。上記構成とされた配線18は、柱状電極16を介して、電子部品搭載用パッド15と電気的に接続されている。
The
柱状電極19は、絶縁層21に内設されている。柱状電極19は、導電膜37の面37A(シード層36が形成されていない側の導電膜37の面)に設けられている。柱状電極19は、その一方の端部が配線18と接続されており、他方の端部が配線23と接続されている。柱状電極19は、配線18と配線23とを電気的に接続するための電極である。柱状電極19は、第1の導電材料により構成されている。第1の導電材料としては、例えば、Cu又はCu合金(例えば、Cu−Co,Cu−Sn)を用いることができる。柱状電極19の高さは、例えば、30μmとすることができる。
The
絶縁層21は、配線18と柱状電極19の側面とを覆うように、絶縁層17の面17Bに設けられている。絶縁層21は、柱状電極19の面19A(導電膜37と接触する柱状電極19の面の反対側の面)を露出する開口部39を有する。絶縁層21としては、例えば、絶縁樹脂層を用いることができる。絶縁樹脂層の材料としては、例えば、エポキシ樹脂やポリイミド樹脂等を用いることができる。
The insulating
配線23は、シード層41と、導電膜42とを有した構成とされている。シード層41は、柱状電極19の面19A、開口部39の側面に対応する部分の絶縁層21の面、及び絶縁層21の面21A(絶縁層17と接触する絶縁層21の面とは反対側の面)の一部に設けられている。これにより、配線23は、柱状電極19と接続されている。シード層41は、電解めっき法を用いて導電膜42を形成する際の給電層である。シード層41としては、例えば、Cu層を用いることができる。シード層41としてCu層を用いた場合、シード層41の厚さは、例えば、0.5μm〜1μmとすることができる。
The
導電膜42は、シード層41の面41A(絶縁層21と接触する面とは反対側のシード層41の面)を覆うように設けられている。導電膜42としては、例えば、Cu膜を用いることができる。導電膜42としてCu膜を用いた場合、導電膜42の厚さは、例えば、10μm〜20μmとすることができる。上記構成とされた配線23は、柱状電極19を介して、配線18と電気的に接続されている。
The
柱状電極24は、絶縁層25に内設されている。柱状電極24は、導電膜42の面42A(シード層41が形成された導電膜42の面とは反対側の面)に設けられている。柱状電極24は、その一方の端部が配線23と接続されており、他方の端部が外部接続用パッド26と接続されている。柱状電極24は、配線23と外部接続用パッド26とを電気的に接続するための電極である。柱状電極24は、第1の導電材料により構成されている。第1の導電材料としては、例えば、Cu又はCu合金(例えば、Cu−Co,Cu−Sn)を用いることができる。柱状電極24の高さは、例えば、30μmとすることができる。
The
絶縁層25は、配線23と柱状電極24の側面とを覆うように、絶縁層21の面21Aに設けられている。絶縁層25は、柱状電極24の面24A(導電膜42と接触する柱状電極24の面とは反対側の面)を露出する開口部45を有する。絶縁層25としては、例えば、絶縁樹脂層を用いることができる。絶縁樹脂層の材料としては、例えば、エポキシ樹脂やポリイミド樹脂等を用いることができる。
The insulating
外部接続用パッド26は、開口部45に露出された柱状電極24の面24Aに設けられている。外部接続用パッド26は、柱状電極24の面24Aに形成されたNi層47(例えば、厚さ5μm)と、Ni層47に積層されたAu層48(例えば、厚さ0.01μm〜0.3μm)とを有する。Ni層47及びAu層48の側面は、絶縁層25により覆われている。なお、Au層48の面48A(Ni層47が形成されたAu層48の面とは反対側の面)は、例えば、絶縁層25の面25A(マザーボード等の実装基板(図示せず)が接続される側の絶縁層25の面)と略面一となるように構成してもよい。
The
外部接続用パッド26は、マザーボード等の実装基板(図示せず)が接続されるパッドである。はんだバンプ28は、Au層31の面31Aに設けられている。はんだバンプ28は、電子部品11のパッド11Aと接続される端子である。はんだバンプ29は、Au層48の面48Aに設けられている。はんだバンプ29は、マザーボード等の実装基板に設けられたパッド(図示せず)と接続される端子である。
The
図12〜図35は、本発明の実施の形態に係る配線基板の製造工程を示す図である。図12〜図35において、本実施の形態の配線基板10と同一構成部分には同一符号を付す。
12 to 35 are diagrams showing manufacturing steps of the wiring board according to the embodiment of the present invention. 12 to 35, the same components as those of the
図12〜図35を参照して、本実施の形態の配線基板10の製造方法について説明する。始めに、図12に示す工程では、導電性を有した支持体55の上面55Aに、開口部56Aを有したレジスト膜56を形成する。支持体55の材料としては、例えば、Cuを用いることができる。開口部56Aは、電子部品搭載用パッド15の形成領域に対応する部分の支持体55の上面55Aを露出するように形成する。
With reference to FIGS. 12-35, the manufacturing method of the
次いで、図13に示す工程では、支持体55を給電層とする電解めっき法により、開口部56Aに露出された部分の支持体55の上面55Aに、Au層31(例えば、厚さ0.01μm〜0.3μm)と、Ni層32(例えば、厚さ5μm)とを順次積層させて電子部品搭載用パッド15を形成する。その後、支持体55を給電層とする電解めっき法により、Ni層32の面32Aに、第1の導電材料により構成されためっき膜を析出成長させて、柱状電極16を形成する(柱状電極形成工程)。第1の導電材料としては、例えば、CuやCu合金等を用いることができる。柱状電極16の高さは、例えば、30μmとすることができる。次いで、支持体55を給電層とする電解めっき法により、柱状電極16の面16A(この場合、柱状電極16の上面)を覆うように、第1の導電材料とは異なる第2の導電材料により構成された金属層58を形成する(金属層形成工程)。金属層58の厚さは、例えば、5μmとすることができる。第1の導電材料としてCu又はCu合金を用いる場合、第2の導電材料としては、例えば、Ni、Sn、はんだからなる群のうちの少なくとも1つの材料を用いるとよい。
Next, in the step shown in FIG. 13, the Au layer 31 (for example, 0.01 μm in thickness) is formed on the
このように、第1の導電材料としてCu又はCu合金を用いる場合、第2の導電材料としてNi、Sn、はんだからなる群のうちの少なくとも1つの材料を用いることにより、金属層58を除去する際に使用するエッチング液により、柱状電極16がエッチングされることを防止できる。
Thus, when using Cu or Cu alloy as the first conductive material, the
次いで、図14に示す工程では、図13に示すレジスト膜56を除去する。次いで、図15に示す工程では、支持体55の上面55Aに、電子部品搭載用パッド15の側面と、柱状電極16の側面と、金属層58の上面58A及び側面とを覆う絶縁層17を形成する(絶縁層形成工程)。絶縁層17としては、例えば、絶縁樹脂層を用いることができる。絶縁層17として絶縁樹脂層を用いる場合、絶縁層17は、図14に示す構造体上に、半硬化状態とされた樹脂フィルムをラミネート(貼り付け)し、その後、樹脂フィルムを完全に硬化させることで形成する。上記樹脂フィルムの材料としては、例えば、エポキシ樹脂やポリイミド樹脂等を用いることができる。
Next, in a step shown in FIG. 14, the resist
次いで、図16に示す工程では、金属層58の上面58Aが露出するまで、絶縁層17の面17B(この場合、絶縁層17の上面)側から絶縁層17を除去する(絶縁層除去工程)。絶縁層17の除去は、絶縁層の面17Bが金属層58の上面58Aと略面一になるまで行う。これにより、金属層58の上面58Aに形成された絶縁層17のうち、大部分の絶縁層17が除去される。絶縁層17の除去の方法としては、例えば、サンドブラストや研磨(例えば、バフ研磨)等を用いることができる。
Next, in the step shown in FIG. 16, the insulating
次いで、図17に示す工程では、第1の導電材料をエッチングしないエッチング液により、金属層58を除去して、配線18と接続される部分の柱状電極16(具体的には、柱状電極16の面16A)を絶縁層17から露出させる(金属層除去工程)。これにより、絶縁層17に、柱状電極16の面16Aを露出する開口部34が形成される。第1の導電材料としてCu又はCu合金を用いると共に、第2の導電材料としてNiを用いた場合、第1の導電材料をエッチングしないエッチング液としては、例えば、メックリムーバーNH−1865(メック株式会社製)を用いることができる。メックリムーバーNH−1865は、Cuをエッチングすることなく、Niを選択的にエッチングするエッチング液である。また、第1の導電材料としてCu又はCu合金を用いると共に、第2の導電材料としてはんだを用いる場合、第1の導電材料をエッチングしないエッチング液としては、例えば、エンストリップTL−106(メルテックス(Meltex)社製)を用いることができる。
Next, in the step shown in FIG. 17, the
このように、柱状電極16を構成する第1の導電材料をエッチングしないエッチング液を用いて、柱状電極16上に形成された金属層58を除去することにより、金属層58と共に、金属層58の上面58Aに残留する絶縁層17の除去が可能になると共に、絶縁層17が存在しない柱状電極16の面16Aを絶縁層17から露出させることが可能となる。これにより、柱状電極16の面16Aに形成される配線18と柱状電極16との間に絶縁層17が介在することがなくなるため、配線18と柱状電極16との間の電気的接続信頼性を十分に確保することができる。
As described above, the
次いで、図18に示す工程では、粗化処理により、開口部34の側面に対応する部分の絶縁層17の面と、絶縁層17の面17Bとを粗化させる。絶縁層17の粗化処理は、配線18が形成される柱状電極16の面16Aに絶縁層17が存在しないため、従来の配線基板200に設けられた絶縁樹脂層203(図4参照)の粗化処理の時間よりも短時間(具体的には、絶縁層17にシード層36を形成可能な程度の処理時間)で行うことが可能となる。このため、絶縁層17の面17Bに形成される凹部(図示せず)は、絶縁樹脂層203に形成される凹部221(図9参照)よりも深さが浅くなる。
Next, in the process shown in FIG. 18, the surface of the insulating
これにより、後述する図22に示す工程において、エッチングにより、不要なシード層36を除去する際、短時間でシード層36を除去することが可能となる。これにより、シード層36を除去する際に導電膜37(配線18の構成要素のうちの1つ)がエッチングされることを抑制することが可能となるので、柱状電極16と接続される配線18の幅が所定の配線幅よりも狭くなることを抑制できる。
This makes it possible to remove the
次いで、絶縁層17の粗化処理後に、無電解めっき法により、柱状電極16の面16A、開口部34の側面に対応する部分の絶縁層17の面、及び絶縁層17の面17Bを覆うシード層36を形成する。シード層36としては、例えば、Cu層を用いることができる。シード層36としてCu層を用いた場合、シード層36の厚さは、例えば、0.5μm〜1μmとすることができる。
Next, after roughening the insulating
次いで、図19に示す工程では、シード層36の面36Aに、開口部61Aを有したレジスト膜61を形成する。このとき、開口部61Aは、導電膜37の形成領域に対応する部分のシード層36の面36Aを露出するように形成する。
Next, in a step shown in FIG. 19, a resist
次いで、図20に示す工程では、シード層36を給電層とする電解めっき法により、開口部61Aに露出された部分のシード層36の面36Aに導電膜37を形成する。導電膜37としては、例えば、Cu膜を用いることができる。導電膜37としてCu膜を用いた場合、導電膜37の厚さは、例えば、10μm〜20μmとすることができる。
Next, in the step shown in FIG. 20, a
次いで、図21に示す工程では、図20に示すレジスト膜61を除去する。次いで、図22に示す工程では、図21に示す構造体に設けられたシード層36のうち、導電膜37が形成されていない部分のシード層36(不要なシード層36)を除去する。具体的には、例えば、エッチング液を用いて、不要なシード層36を除去する。これにより、シード層36及び導電膜37を備えた配線18が形成される。なお、図18〜図22に示す工程が配線形成工程である。また、配線18は、図18〜図22に示すように、セミアディティブ法により形成する。
Next, in a step shown in FIG. 21, the resist
次いで、図23に示す工程では、図22に示す構造体上に、開口部63Aを有したレジスト膜63を形成する。このとき、開口部63Aは、柱状電極19の形成領域に対応する部分の導電膜37の面37Aを露出するように形成する。
Next, in a step shown in FIG. 23, a resist
次いで、図24に示す工程では、支持体55を給電層とする電解めっき法により、開口部63Aから露出された部分の導電膜37の面37Aに、第1の導電材料により構成されためっき膜を析出成長させて、柱状電極19を形成する(柱状電極形成工程)。第1の導電材料としては、例えば、CuやCu合金等を用いることができる。柱状電極19の高さは、例えば、30μmとすることができる。次いで、支持体55を給電層とする電解めっき法により、柱状電極19の面19A(柱状電極19の上面)に、第1の導電材料とは異なる第2の導電材料により構成された金属層64を形成する(金属層形成工程)。金属層64の厚さは、例えば、5μmとすることができる。第1の導電材料としてCu又はCu合金を用いる場合、第2の導電材料としては、例えば、Ni、Sn、はんだからなる群のうちの少なくとも1つの材料を用いるとよい。
Next, in the step shown in FIG. 24, the plating film made of the first conductive material on the
このように、第1の導電材料としてCu又はCu合金を用いる場合、第2の導電材料としてNi、Sn、はんだからなる群のうちの少なくとも1つの材料を用いることにより、金属層64を除去する際に使用するエッチング液により、柱状電極19がエッチングされることを防止できる。
Thus, when using Cu or Cu alloy as the first conductive material, the
なお、支持体55と電気的に接続されていない配線18が存在する場合には、配線18と支持体55とを電気的に接続する第1の導体パターンを形成することで、配線パターン18上に柱状電極19及び金属層64を形成することが可能となる。また、配線18と支持体55との間に位置する部分の絶縁層17に第1の導体パターンを形成する場合、第1の導体パターンは、例えば、電子部品搭載用パッド15及び柱状電極16を形成する際に、電子部品搭載用パッド15及び柱状電極16と同時に形成することができる。
When there is a
次いで、図25に示す工程では、図24に示すレジスト膜63を除去する。次いで、図26に示す工程では、図25に示す構造体上に、配線18と、柱状電極19の側面と、金属層64の上面64A及び側面とを覆う絶縁層21を形成する(絶縁層形成工程)。絶縁層21としては、例えば、絶縁樹脂層を用いることができる。絶縁層21として絶縁樹脂層を用いる場合、絶縁層21は、図25に示す構造体上に、半硬化状態とされた樹脂フィルムをラミネート(貼り付け)し、その後、樹脂フィルムを完全に硬化させることで形成する。樹脂フィルムの材料としては、例えば、エポキシ樹脂やポリイミド樹脂等を用いることができる。
Next, in a step shown in FIG. 25, the resist
次いで、図27に示す工程では、先に説明した図16に示す工程と同様な手法により、金属層64の上面64Aが露出するまで、絶縁層21の面21A(絶縁層21の上面)側から絶縁層21を除去する(絶縁層除去工程)。絶縁層21の除去は、絶縁層21の面21Aが金属層64の上面64Aと略面一になるまで行う。これにより、金属層64の上面64Aに形成された絶縁層21のうち、大部分の絶縁層21が除去される。
Next, in the step shown in FIG. 27, from the
次いで、図28に示す工程では、第1の導電材料をエッチングしないエッチング液により、金属層64を除去して、配線23と接続される部分の柱状電極19(具体的には、柱状電極19の面19A)を絶縁層21から露出させる(金属層除去工程)。これにより、絶縁層21に柱状電極19の面19Aを露出する開口部39が形成される。第1の導電材料としてCu又はCu合金を用いると共に、第2の導電材料としてNiを用いる場合、第1の導電材料をエッチングしないエッチング液としては、例えば、メックリムーバーNH−1865(メック株式会社製)を用いることができる。メックリムーバーNH−1865は、Cuをエッチングすることなく、Niを選択的にエッチングするエッチング液である。また、第1の導電材料としてCu又はCu合金を用いると共に、第2の導電材料としてはんだを用いる場合、第1の導電材料をエッチングしないエッチング液としては、例えば、エンストリップTL−106(メルテックス(Meltex)社製)を用いることができる。
Next, in the step shown in FIG. 28, the
このように、柱状電極19を構成する第1の導電材料をエッチングしないエッチング液を用いて、柱状電極19上に形成された金属層64を除去することにより、金属層64と共に、金属層64の上面64Aに残留する絶縁層21の除去が可能になると共に、絶縁層21が存在しない柱状電極19の面19Aを絶縁層21から露出させることが可能となる。これにより、柱状電極19の面19Aに形成される配線23と柱状電極19との間に絶縁層21が介在することがなくなるため、配線23と柱状電極19との間の電気的接続信頼性を十分に確保することができる。
In this way, the
次いで、図29に示す工程では、先に説明した図18〜図21に示す工程と同様な手法(具体的には、セミアディティブ法)により、絶縁層21の面21A(この場合、絶縁層21の上面)、開口部39の側面に対応する部分の絶縁層21の面、及び柱状電極19の面19Aに、シード層41及び導電膜42を備えた配線23を形成する(配線形成工程)。シード層41としては、例えば、Cu層を用いることができる。シード層41としてCu層を用いた場合、シード層41の厚さは、例えば、0.5μm〜1μmとすることができる。また、導電膜42としては、例えば、Cu膜を用いることができる。導電膜42としてCu膜を用いた場合、導電膜42の厚さは、例えば、10μm〜20μmとすることができる。
Next, in the step shown in FIG. 29, the
次いで、図30に示す工程では、先に説明した図23及び図24に示す工程と同様な手法により、導電膜42の面42Aに第1の導電材料により構成されためっき膜を析出成長させて、柱状電極24を形成(柱状電極形成工程)し、その後、柱状電極24の面24Aに金属層66を形成(金属層形成工程)する。第1の導電材料としては、例えば、CuやCu合金等を用いることができる。柱状電極24の高さは、例えば、30μmとすることができる。また、金属層66の厚さは、例えば、10μmとすることができる。第1の導電材料としてCu又はCu合金を用いる場合、第2の導電材料としては、例えば、Ni、Sn、はんだからなる群のうちの少なくとも1つの材料を用いるとよい。
Next, in the step shown in FIG. 30, a plating film made of the first conductive material is deposited and grown on the
このように、第1の導電材料としてCu又はCu合金を用いる場合、第2の導電材料としてNi、Sn、はんだからなる群のうちの少なくとも1つの材料を用いることにより、金属層66を除去する際に使用するエッチング液により、柱状電極24がエッチングされることを防止できる。
Thus, when using Cu or Cu alloy as the first conductive material, the
なお、支持体55と電気的に接続されていない配線23が存在する場合には、配線23と支持体55とを電気的に接続する第2の導体パターンを形成することで、配線パターン23上に柱状電極24及び金属層66を形成することが可能となる。また、配線23と支持体55との間に位置する部分の絶縁層17,21に第2の導体パターンを形成する場合、第2の導体パターンは、例えば、電子部品搭載用パッド15、柱状電極16,19、及び配線18を形成する際に電子部品搭載用パッド15、柱状電極16,19、及び配線18と同時に形成することができる。
When there is a
次いで、図31に示す工程では、先に説明した図26〜図28に示す工程(金属層除去工程を含む)と同様な処理を行うことで、柱状電極24上に形成された金属層66を除去すると共に、開口部45を有した絶縁層25を形成する。このとき、開口部45は、柱状電極24の面24Aを露出するように形成する。
Next, in the process shown in FIG. 31, the
次いで、図32に示す工程では、支持体55を給電層とする電解めっき法により、柱状電極24の面24AにNi層47を形成する。Ni層47の厚さは、例えば、厚さ5μm〜9μmとすることができる。
Next, in the step shown in FIG. 32, the
次いで、図33に示す工程では、支持体55を給電層とする電解めっき法により、Ni層47上にAu層48を形成する。これにより、Ni層47及びAu層48により構成された外部接続用パッド26が形成される。Au層48の厚さは、例えば、厚さ0.01μm〜0.3μmとすることができる。なお、図32及び図33に示す工程において、Au層48の面48Aが絶縁層25の面25Aと略等しくなるように、Ni層47及びAu層48の厚さを調整してもよい。
Next, in a step shown in FIG. 33, an
次いで、図34に示す工程では、支持体55を除去する。具体的には、例えば、ウエットエッチングにより支持体55を除去する。
Next, in the step shown in FIG. 34, the
次いで、図35に示す工程では、Au層31の面31Aにはんだバンプ28を形成し、Au層48の面48Aにはんだバンプ29を形成する。これにより、配線基板10が製造される。なお、図35では、図34に示す構造体の上下を反転させた状態で図示している。
Next, in the step shown in FIG. 35, the solder bumps 28 are formed on the
本実施の形態の配線基板の製造方法によれば、第1の導電材料により構成された柱状電極16,19を形成し、第1の導電材料とは異なる第2の導電材料により構成された金属層58,64を柱状電極16,19の上面16A,19Aに形成した後、柱状電極16,19の側面と、金属層58,64の上面58A,64A及び側面とを覆う絶縁層17,21を形成し、その後、金属層58,64の上面58A,64Aが露出するまで、絶縁層17,21の上面側から絶縁層17,21を除去し、次いで、第1の導電材料をエッチングしないエッチング液を用いて金属層58,64を除去して、配線18,23と接続される部分の柱状電極16,19を絶縁層17,21から露出させることにより、絶縁層17,21を除去後に金属層58,64上に残った絶縁層17,21を金属層58,64と共に除去することが可能となり、柱状電極16,21と配線18,23との間に絶縁層17,21が介在することがなくなるため、柱状電極16,21と配線18,23との間の電気的接続信頼性を十分に確保することができる。
According to the method of manufacturing the wiring board of the present embodiment, the
また、配線18,23を形成する前に行う絶縁層17,23の粗化処理を短時間で行うことが可能となるため、例えば、セミアディティブ法を用いて配線18,23を形成する場合、シード層36,41をエッチングにより除去する時間を短くすることが可能となる。これにより、不要なシード層36,41を除去する際のエッチング時間を短くすることが可能となる。これにより、不要なシード層36,41の除去工程において、配線18,23がエッチングされにくくなるため、配線18,23の幅が所定の配線幅よりも狭くなることを抑制できる。
In addition, since the roughening treatment of the insulating
なお、本実施の形態の配線基板の製造方法では、支持体55上に電子部品搭載用パッド15を形成する場合を例に挙げて説明したが、支持体55上に外部接続端子26を形成し、その後、電子部品搭載用パッド15を形成してもよい。
In the wiring board manufacturing method of the present embodiment, the case where the electronic
また、本実施の形態では、配線基板10としてコアレス基板を例に挙げて説明したが、本実施の形態の配線基板10の製造方法は、コア基板を有したコア付きビルドアップ基板を製造する際にも適用可能である。この場合、本実施の形態の配線基板10の製造方法と同様な効果を得ることができる。
Further, in the present embodiment, the coreless substrate has been described as an example of the
図36〜図38は、本発明の実施の形態に係る配線基板の他の製造工程を示す図である。 36 to 38 are diagrams showing another manufacturing process of the wiring board according to the embodiment of the present invention.
また、支持体55と電気的に接続されていない配線が存在する場合、図36〜図38に示す工程の処理を行うことで、配線18上に柱状電極19及び金属層64を形成してもよい。具体的には、先に説明した図21に示す工程の後、図36に示す工程において、シード層36を除去することなく、シード層36上にレジスト膜63を形成し、次いで、図37に示す工程において、シード層36を給電層とする電解めっき法により、配線18上に柱状電極19及び金属層64を形成する。その後、図38に示す工程において、レジスト膜63を除去し、次いで、不要な部分のシード層36を除去して、先に説明した図25に示す構造体を形成した後、先に説明した図26〜図35に示す工程と同様な処理を行うことで、配線基板10を製造してもよい。
Further, when there is a wiring that is not electrically connected to the
以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。 The preferred embodiments of the present invention have been described in detail above, but the present invention is not limited to such specific embodiments, and within the scope of the present invention described in the claims, Various modifications and changes are possible.
本発明は、配線と接続される柱状電極とを備えた配線基板及びその製造方法に適用できる。 The present invention can be applied to a wiring board provided with a columnar electrode connected to a wiring and a manufacturing method thereof.
10 配線基板
11 電子部品
11A パッド
15 電子部品搭載用パッド
16,19,24 柱状電極
16A,17A,17B,19A,21A,24A,25A,31A,32A,36A,37A,41A,42A,48A 面
17,21,25 絶縁層
18,23 配線
26 外部接続用パッド
28,29 はんだバンプ
31,48 Au層
32,47 Ni層
34,39,45,56A,61A,63A 開口部
36,41 シード層
37,42 導電膜
55 支持体
55A,58A,64A 上面
56,61,63 レジスト膜
58,64 金属層
DESCRIPTION OF
Claims (3)
前記柱状電極を形成する柱状電極形成工程と、
前記柱状電極の上面に、前記第1の導電材料とは異なる第2の導電材料により構成された金属層を形成する金属層形成工程と、
前記柱状電極の側面と、前記金属層の上面及び側面とを覆う絶縁層を形成する絶縁層形成工程と、
前記金属層の上面が露出するまで、前記絶縁層の上面側から前記絶縁層を除去する絶縁層除去工程と、
前記絶縁層除去工程後に、前記第1の導電材料をエッチングしないエッチング液により、前記金属層を除去して、前記配線と接続される部分の前記柱状電極を前記絶縁層から露出させる金属層除去工程と、を含むことを特徴とする配線基板の製造方法。 A method of manufacturing a wiring board comprising a columnar electrode provided in an insulating layer, and a wiring connected to the columnar electrode, the first electrode being composed of a first conductive material,
A columnar electrode forming step of forming the columnar electrode;
A metal layer forming step of forming a metal layer made of a second conductive material different from the first conductive material on an upper surface of the columnar electrode;
An insulating layer forming step of forming an insulating layer covering the side surface of the columnar electrode and the upper surface and side surface of the metal layer;
An insulating layer removing step of removing the insulating layer from the upper surface side of the insulating layer until the upper surface of the metal layer is exposed;
After the insulating layer removing step, the metal layer is removed by an etching solution that does not etch the first conductive material, and the columnar electrode connected to the wiring is exposed from the insulating layer. A method for manufacturing a wiring board, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008023869A JP5154963B2 (en) | 2008-02-04 | 2008-02-04 | Wiring board manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008023869A JP5154963B2 (en) | 2008-02-04 | 2008-02-04 | Wiring board manufacturing method |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012142382A Division JP5680589B2 (en) | 2012-06-25 | 2012-06-25 | Wiring board |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2009188022A true JP2009188022A (en) | 2009-08-20 |
JP2009188022A5 JP2009188022A5 (en) | 2011-02-10 |
JP5154963B2 JP5154963B2 (en) | 2013-02-27 |
Family
ID=41071005
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008023869A Active JP5154963B2 (en) | 2008-02-04 | 2008-02-04 | Wiring board manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5154963B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012204701A (en) * | 2011-03-26 | 2012-10-22 | Fujitsu Ltd | Manufacturing method of circuit board and manufacturing method of electronic device |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05259639A (en) * | 1992-03-13 | 1993-10-08 | Toshiba Corp | Manufacture of printed wiring board |
JPH07170069A (en) * | 1993-09-27 | 1995-07-04 | Rogers Corp | Manufacture of multilayer circuit |
JPH08204333A (en) * | 1995-01-31 | 1996-08-09 | Toshiba Corp | Manufacture of printed wiring board |
JP2006032462A (en) * | 2004-07-13 | 2006-02-02 | Shinko Electric Ind Co Ltd | Wiring formation method |
JP2006135277A (en) * | 2004-10-06 | 2006-05-25 | North:Kk | Wiring board and its manufacturing method |
JP2007109825A (en) * | 2005-10-12 | 2007-04-26 | Nec Corp | Multilayer wiring board, semiconductor device using the same, and their manufacturing methods |
-
2008
- 2008-02-04 JP JP2008023869A patent/JP5154963B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05259639A (en) * | 1992-03-13 | 1993-10-08 | Toshiba Corp | Manufacture of printed wiring board |
JPH07170069A (en) * | 1993-09-27 | 1995-07-04 | Rogers Corp | Manufacture of multilayer circuit |
JPH08204333A (en) * | 1995-01-31 | 1996-08-09 | Toshiba Corp | Manufacture of printed wiring board |
JP2006032462A (en) * | 2004-07-13 | 2006-02-02 | Shinko Electric Ind Co Ltd | Wiring formation method |
JP2006135277A (en) * | 2004-10-06 | 2006-05-25 | North:Kk | Wiring board and its manufacturing method |
JP2007109825A (en) * | 2005-10-12 | 2007-04-26 | Nec Corp | Multilayer wiring board, semiconductor device using the same, and their manufacturing methods |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012204701A (en) * | 2011-03-26 | 2012-10-22 | Fujitsu Ltd | Manufacturing method of circuit board and manufacturing method of electronic device |
US8959758B2 (en) | 2011-03-26 | 2015-02-24 | Fujitsu Limited | Method of manufacturing circuit board, method of manufacturing electronic device, and electronic device |
US9386700B2 (en) | 2011-03-26 | 2016-07-05 | Fujitsu Limited | Method of manufacturing circuit board, method of manufacturing electronic device, and electronic device |
Also Published As
Publication number | Publication date |
---|---|
JP5154963B2 (en) | 2013-02-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5101169B2 (en) | Wiring board and manufacturing method thereof | |
US9693458B2 (en) | Printed wiring board, method for manufacturing printed wiring board and package-on-package | |
US8399779B2 (en) | Wiring board and method of manufacturing the same | |
KR101610969B1 (en) | Wiring substrate and method for manufacturing the same | |
US20150092357A1 (en) | Printed wiring board, method for manufacturing printed wiring board and package-on-package | |
JP6210777B2 (en) | Bump structure, wiring board, semiconductor device, and bump structure manufacturing method | |
JP5221887B2 (en) | Wiring board manufacturing method | |
JP2010062430A (en) | Method for producing electronic part package | |
JP6282425B2 (en) | Wiring board manufacturing method | |
JP2009252942A (en) | Component built-in wiring board, and method of manufacturing component built-in wiring board | |
KR20160010960A (en) | Printed circuit board and manufacturing method thereof | |
JP2009267149A (en) | Part built-in wiring board, and method for manufacturing part built-in wiring board | |
JP2015198094A (en) | Interposer, semiconductor device, and method of manufacturing them | |
JP2011014644A (en) | Wiring board and manufacturing method thereof | |
JP2007158069A (en) | External connection structure for semiconductor package and manufacturing method thereof | |
JP2010135860A (en) | Method of manufacturing printed circuit board | |
JP5432800B2 (en) | Wiring board manufacturing method | |
JP2010034430A (en) | Wiring board and method for manufacturing the same | |
JP5154963B2 (en) | Wiring board manufacturing method | |
JP5680589B2 (en) | Wiring board | |
JP2007220873A (en) | Semiconductor device and its manufacturing method | |
KR102141102B1 (en) | Method for manufacturing semiconductor package substrate and semiconductor package substrate manufactured using the same | |
JP5315447B2 (en) | Wiring board and manufacturing method thereof | |
JP5419583B2 (en) | Wiring board manufacturing method | |
JP2010067888A (en) | Wiring board and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101220 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101220 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120418 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120424 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120625 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121127 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121206 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151214 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5154963 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |