JP2009177079A - 固体撮像装置、固体撮像装置の実装方法、固体撮像装置の製造方法、および電子情報機器 - Google Patents

固体撮像装置、固体撮像装置の実装方法、固体撮像装置の製造方法、および電子情報機器 Download PDF

Info

Publication number
JP2009177079A
JP2009177079A JP2008016577A JP2008016577A JP2009177079A JP 2009177079 A JP2009177079 A JP 2009177079A JP 2008016577 A JP2008016577 A JP 2008016577A JP 2008016577 A JP2008016577 A JP 2008016577A JP 2009177079 A JP2009177079 A JP 2009177079A
Authority
JP
Japan
Prior art keywords
solid
imaging device
state imaging
protective film
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008016577A
Other languages
English (en)
Other versions
JP5171288B2 (ja
Inventor
Takayuki Kawasaki
隆之 川崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2008016577A priority Critical patent/JP5171288B2/ja
Priority to US12/319,875 priority patent/US8130314B2/en
Publication of JP2009177079A publication Critical patent/JP2009177079A/ja
Application granted granted Critical
Publication of JP5171288B2 publication Critical patent/JP5171288B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/55—Optical parts specially adapted for electronic image sensors; Mounting thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】封止パッケージ１内に収容された撮像素子チップ２を、そのマイクロレンズ８上に中空空間を設けて封止する実装構造を有する固体撮像装置１００において、該封止パッケージ内部に水分侵入があった場合でも、該封止パッケージ内での素子配線の腐食等を招くことがなく、耐湿性に優れた信頼性の高い固体撮像装置を実現する。
【解決手段】封止パッケージ１内にて撮像素子チップ２を、そのマイクロレンズ８上に中空空間を設けて封止してなる固体撮像装置１００において、封止パッケージ１の内面、撮像素子チップ２の表面およびボンディングワイヤの表面を保護膜４で完全に覆うようにした。
【選択図】図１

Description

本発明は、固体撮像装置、固体撮像装置の実装方法、固体撮像装置の製造方法、および電子情報機器に関し、特に、固体撮像素子のチップ（以下撮像素子チップともいう。）を素子封止パッケージ内に収容してなる固体撮像装置の耐湿性を向上させる素子構造、該固体撮像素子を該素子構造を持つよう実装する方法、該素子構造を有する固体撮像装置を製造する方法、該素子構造を持つ固体撮像装置を含む電子情報機器に関する。
従来から固体撮像素子の実装構造として耐湿性を高めた種々の構造がある。
図１１は、従来の固体撮像装置の一例として、固体撮像素子チップをセラミック基板上で樹脂封止した実装構造を有するもの（特許文献１参照）を示している。
図１１に示す固体撮像装置５０は、裏面側に外部リード端子が形成されたセラミック基板５１を有し、該セラミック基板５１上には、接着材により固体撮像素子チップ５２が固着され、該撮像素子チップ５２の電極とセラミック基板５１の電極部とがボンディングワイヤ５６により接続されている。また、該撮像素子チップ５２の表面には、透明接着材５４によりカラーフィルタ５３が貼り付けられている。また、該セラミック基板５１、該撮像素子チップ５２、カラーフィルタ５３、およびボンディングワイヤ５６の露出面は、耐湿性を有する窒化シリコン膜５５により覆われている。そして、上記セラミック基板５１の上面は、カラーフィルタ５３の光入射面が露出するよう封止樹脂５７により封止されており、該撮像素子チップ５２、カラーフィルタ５３、およびボンディングワイヤ５６は、封止樹脂５７内に埋め込まれている。
次に実装方法について説明する。
まず、外部リード端子５８を備えたセラミック基板５１に撮像素子チップ５２を接着し、ボンディングワイヤー５６で、撮像素子チップ５２の内部電極（電極パッド）とセラミック基板５１の電極部とを接続する。
次に、有機材料で形成されたカラーフィルター５３を透明接着剤５４で撮像素子チップ５２の表面に貼り付ける。
その後、該撮像素子チップ５２およびカラーフィルター５３を搭載したセラミック基板５１を、プラズマＣＶＤ装置中に配置し、全表面に４００〜５００ｎｍのプラズマ窒化シリコン膜５５を形成する。
さらに、セラミック基板５１の固体撮像素子チップ５２及びカラーフィルター５３を樹脂５７で封止した後、カラーフィルター５３の光入射面（上面）や外部リード端子５８等の不要な部分へ形成された窒化シリコン膜５５をエッチング除去する。
以上のような実装構造を有する固体撮像装置では、水分の浸入経路である、固体撮像素子チップ側面とカラーフィルター側面との界面部分を、耐湿性絶縁膜で全て覆うことにより、界面の透明接着材部分からの水分侵入を防いでいる。これにより、カラーフィルター５３と撮像素子チップ５２との界面の透明接着材５４に水分が侵入して、有機材料であるカラーフィルターの劣化（退色）や撮像素子チップ自体の腐食等の劣化が生ずるのを防いでいる。
ところで、近年の固体撮像素子においては、該素子の画素数が増加する一方であり、また１画素あたりの受光面積減少を補う目的で、該素子上にカラーフィルターを形成し、さらに集光のためのマイクロレンズを形成することがごく一般的な技術となっている。
ところが、図１１に示す従来の固体撮像装置５０の実装構造では、該固体撮像素子チップ上にカラーフィルターを貼り合わせていたため、該固体撮像素子チップの表面上にマイクロレンズを形成することができず、固体撮像素子チップの受光面積は、遮光膜が開口している部分のみとなり、最近の微細な画素においては大きな感度低下を招いていた。
このため、最近のマイクロレンズ付きの撮像素子チップには、図１２（ａ）に示すように、封止パッケージとリッドガラスとを用いて撮像素子チップを封止する実装構造が用いられている。
図１２（ａ）に示す固体撮像装置７０は、外部リード端子７７を有する封止パッケージ７１を有し、該封止パッケージ７１内の底面には、接着材により撮像素子チップ７２が固着され、該撮像素子チップ７２の電極と封止パッケージ７３の電極部とがボンディングワイヤ７３により接続されている。
ここで、上記撮像素子チップ７２の表面には、各画素に対応するようマイクロレンズ７８が形成され、該マイクロレンズ７８上には反射防止膜７４が形成されている。また、上記封止パッケージ７１は、パッケージ基板７１ａと、該パッケージ基板７１ａの周囲に形成された外壁部７１ｂとを有している。なお、封止パッケージ７１は、モールド樹脂やセラミックにより形成されている。
そして、該外周壁７１ｂ上にはリッドガラス７６が貼り付けられており、該リッドガラス７６と上記封止パッケージ７１とにより上記撮像素子チップ７２が封止されている。また、リッドガラス７６と撮像素子チップのマイクロレンズとの間には、中空の空間が形成されている。
以下、上記撮像素子チップをパッケージに実装する方法について説明する。
まず、前半ウェハー工程ででき上がった撮像素子ウェハーＷｆを撮像素子チップ７２（ダイ）毎にカットし、それぞれの撮像素子チップ（良品のみ）を取り出す（図１３（ａ））。この時、素子チップの撮像エリア上にのみ表面保護としてのレジストを形成しておく。つまり、素子チップの電極パッド上には、レジストは残さないようにする。
次に、封止工程（後半工程）流動用キャリアＣａの各載置部Ｃａｒに、ダイ搭載前のパッケージ７１を搭載する（図１３（ｂ））。ここで、該流動用キャリアＣａは、５〜１０個の上記封止パッケージ７１を搭載可能に構成されている。また、上記封止パッケージ７１は上述のとおり、外部リード端子７７とパッケージ基板（パッケージ本体）７１とを有している。なお、図中Ｃａ１は、該パッケージを押圧固定するリッド部材である。
次に、パッケージ本体の裏面に機種名・メーカー名等を印字した後（図１３（ｃ））、パッケージ７１に撮像素子チップ（ダイ）７２を接着材７５ａにより接着する（図１３（ｄ））。
続いて、撮像素子チップ７２の電極端子と外部リード端子７７とを金ワイヤー７３で接続する（図１３（ｅ））。さらに、素子表面保護用レジスト７２ａを除去した後（図１３（ｆ））、パッケージ外壁部７１ｂの上面上にＵＶ硬化樹脂（以下、ガラスシールともいう。）７５ｂを塗り、パッケージ表面にリッドガラス７６を載せた後、ＵＶ照射によりＵＶ硬化樹脂７５ｂを硬化させて、パッケージ表面にリッドガラス７６を接着する（図１３（ｇ））。
上述した素子封止方法は、マイクロレンズ付き撮像素子チップの封止方法としてはごく一般的な方法であるが、この方法で封止された固体撮像装置では、パッケージ外部からの水分侵入等への対策としては不充分なものであったと言える。
つまり、パッケージ表面のリッドガラス７６、及びパッケージの外壁と該リッドガラスとの接着のためのガラスシール７５ｂにより、撮像素子チップへの外部からの物理的ダメージや直接的な水分との接触は、防ぐことができるが、接着材であるガラスシール部分からの水分の浸入は完全には防ぐことができず、水分中に含まれる不純物や場合によってはガラスシール成分が侵入水分に含まれ、撮像素子チップのメタル配線腐食やその他信頼性を損なう不具合の発生を招くことがあった。
これらのことは、撮像素子チップの上部（マイクロレンズ上部）を中空空間にしておくために招く結果とも考えることもできるが、撮像素子チップ上部（つまりパッケージ内全体）を樹脂等により埋めてしまうのでなく、中空にしておくのには以下のような理由がある。
図１２（ｂ）は、固体撮像素子（例えば、ＣＣＤ撮像素子）における画素部分の簡略的な断面構造を説明する図である。
図１２（ｂ）に示す固体撮像素子チップ７２を構成するシリコン基板８１は、その所定領域に形成された、各画素に対応する光電変換を行うフォトダイオード８２を有している。また、このシリコン基板８１上の該フォトダイオード８２の両側部分には、ゲート絶縁膜を介して、ポリシリコン膜からなるゲート電極８３が形成されている。該ゲート電極は遮光膜８４により覆われている。そして、該シリコン基板８１およびゲート電極８３上には、第１の層間絶縁膜（平坦化膜）８５ａを介してカラーフィルタ８７ａおよび８７ｂが配置され、さらにカラーフィルタ上には第２の層間絶縁膜（平坦化膜）８５ｂを介してマイクロレンズ８６が配置されている。
次に、この撮像素子チップ２７２の製造方法について説明する。ここでは、カラーフィルタ８７ａは緑色カラーフィルタ、カラーフィルタ８７ｂは赤色カラーフィルタあるいは青色カラーフィルタである。
まず、シリコン基板８１の各画素に対応する領域に、受光した光を電荷へと変換するフォトダイオード８２をリンなどの不純物イオン注入により形成する。その後、フォトダイオードからの読み出しおよび読み出された電荷の転送を行うゲート電極８３をポリシリコン膜等により形成する。その後、基板表面のフォトダイオード以外の領域（例えば電荷転送部等）への光入射を防する遮光膜８４をタングステン等の高融点金属材料により形成する。その後、全面に素子平坦化のための第１の平坦化膜８５ａをシリコン酸化膜やシリコン窒化膜、透明有機材料を単体でもしくは、これらを複数組み合わせて形成する。
その後、該第１の平坦化膜８５ａ上にカラーフィルタを各色毎に分けて形成する。例えば、まず、緑色カラーフィルタを、奇数画素行の奇数番目の画素と、偶数画素行の偶数番目の画素上に形成し、次に、奇数画素行の偶数番目の画素上に赤色カラーフィルタを形成し、偶数画素行の奇数番目の画素上に青色カラーフィルタを形成する。
そして、第２の平坦化膜８５ｂを形成した後、その上に透明有機膜（アクリル等）によりマイクロレンズ８６を形成する。
ここで、シリコン基板８１の表面から第２の平坦化膜表面までの厚さは、３μｍ〜５μｍ程度であり、またカラーフィルタの厚さは、緑色カラーフィルタで０．４〜０．５μｍ程度、赤色カラーフィルタおよび青色カラーフィルタで、０．５〜０．８μｍ程度である。また、マイクロレンズの厚さは、０．４μｍ〜２μｍ程度である。
なお、上記緑色、赤色、および青色の原色カラーフィルタに代えて、補色カラーフィルタを用いる場合もある。
具体的には、該補色カラーフィルタとしては、Ｃｙ（シアン）、Ｍｇ（マゼンタ）、Ｙｅ（イエロー）、Ｇｒ（グリーン）の４色のカラーフィルタが用いられる。但し、この場合は、Ｇｒ色カラーフィルタはＣｙ色カラーフィルタとＹｅ色カラーフィルタとを重ねて形成するので、プロセス中で形成するカラーフィルタは、Ｃｙ，Ｍｇ，Ｙｅの３色のカラーフィルタである。また、Ｙｅ色カラーフィルタの厚みは０．５μｍ、Ｍｇ色カラーフィルタの厚みは０．９μｍ、Ｇｒ色カラーフィルタ（Ｃｙ色カラーフィルタとＹｅ色カラーフィルタの積層部分）の厚みは１．０μｍである。また、Ｃｙ色カラーフィルタ（単層部分）の厚みは１．０μｍである。
このマイクロレンズ８６の役割は、該マイクロレンズに入射した光を効率よくフォトダイオード（遮光膜の開口部分）に導くものであるが、その場合マイクロレンズとその上部の屈折率の関係が非常に重要となってくる。一般的な有機材料であるアクリル系材料の屈折率は１.６０であり、上部の中空（Ａｉｒ）は１.０である、この屈折率の違いとマイクロレンズの形状により、入射した光は曲がりフォトダイオードへ向かって集光されるのであって、例えばマイクロレンズ上を樹脂等で埋めてしまった場合、その屈折率はマイクロレンズとほとんど変わらない１.６０前後となり、いくらレンズ形状をつくったとしても入射した光はフォトダイオードへ集光されないことになる。
従って、例えば、マイクロレンズ全体をシリコン窒化膜（屈折率２.０）で形成し、上部を樹脂（屈折率１.６０前後）で埋めることにより同様の集光効果を得ることもできるが、素子形成が困難な割には得られる集光効果は従来と同じということで現状採用はされていない。
なお、図１２に示すような実装構造の固体撮像装置は特許文献２にも示されている。
特開平４−２５０６６５号公報 特開平４−２２３３７１号公報
以上のような理由により、従来のマイクロレンズ付き固体撮像素子は、素子上部に中空（Ａｉｒ）の領域を設けたものとしており、そのような構造であるが故に、ガラスシール部分からの水分侵入を許していたものである。
また、図１２に示す従来の撮像素子チップにおけるマイクロレンズ上の膜７４は、入射した光の反射を防ぐ反射防止膜である。これは光が空気からアクリル（マイクロレンズ）に入射する場合、入射光は屈折率１.０の空気から屈折率１.６０のアクリル（マイクロレンズ）を通過していくことになるが、一般に光の反射は、通過する複数膜の間での屈折率差が小さい程小さくなると言われているので、屈折率１.０の空気と１.６０のアクリルの間に屈折率１.４５のシリコン酸化膜等を挿入することにより光の反射を小さく抑えることができる。
ここでのマイクロレンズ上の反射防止膜７４は、入射光の反射を防ぐ目的で形成されたものであるので、後に金ワイヤー接続の必要がある電極パッド部分等、光入射に関係のない部分では、該反射防止膜７４は取り除かれている。
従って、ガラスシール部分からの水分侵入により、金ワイヤーと電極パッドとの接続部分など、該反射防止膜７４の取り除かれた露出部分では、メタル部材の腐食やその他信頼性を損なう不具合の発生を招くことがあった。
本発明は、上記従来の問題点を解決するためになされたもので、封止パッケージ内部に水分侵入があった場合でも素子配線の腐食等もなく、高信頼性の素子を実現できる固体撮像装置、固体撮像装置の製造方法、固体撮像装置の実装方法、並びに、電子情報機器を得ることを目的とする。
本発明に係る固体撮像装置は、外部リード端子を有する絶縁基板と、該絶縁基板に固着され、マイクロレンズを有する固体撮像素子と、該絶縁基板上方に配置され、該絶縁基板に固着された該固体撮像素子を封止する透明ガラス部材とを備え、該固体撮像素子の電極と該絶縁基板の外部リード端子とをワイヤーにより接続した固体撮像装置であって、該透明ガラス部材は、該固体撮像素子のマイクロレンズと該透明ガラス部材との間に中空の空間が形成されるよう配置されており、該絶縁基板、該固体撮像素子、および該ワイヤーの、該中空の空間内に露出する部分が、全て保護膜で覆われているものであり、そのことにより上記目的が達成される。
本発明は、上記固体撮像装置において、前記保護膜の屈折率は、前記マイクロレンズの構成材料の屈折率より小さく、かつ空気の屈折率より大きいことが好ましい。
本発明は、上記固体撮像装置において、前記保護膜は、ＳｉＯ２膜、ＳｉＯＮ膜、およびＳｉＮ膜のうちのいずれかであることが好ましい。
本発明は、上記固体撮像装置において、前記保護膜は、屈折率の異なる複数の透明絶縁膜を、表面側ほど屈折率の小さいものが位置するよう積層してなる多層構造を有していることが好ましい。
本発明は、上記固体撮像装置において、前記保護膜は、屈折率の異なる２つの透明絶縁膜を、表面側ほど屈折率の小さいものが位置するよう積層してなる２層構造を有し、該保護膜を構成する外側の透明絶縁膜はＳｉＯ２膜であり、該保護膜を構成する内側の透明絶縁膜はＳｉＮ膜であることが好ましい。
本発明は、上記固体撮像装置において、前記保護膜は、屈折率の異なる２つの透明絶縁膜を、表面側ほど屈折率の小さいものが位置するよう積層してなる２層構造を有し、該保護膜の外側の透明絶縁膜はＳｉＯＮ膜であり、該保護膜の内側の透明絶縁膜はＳｉＮ膜であることが好ましい。
本発明は、上記固体撮像装置において、前記保護膜は、屈折率の異なる２つの透明絶縁膜を、表面側ほど屈折率の小さいものが位置するよう積層してなる２層構造を有し、該保護膜の外側の透明絶縁膜はＳｉＯ２膜であり、該保護膜の内側の透明絶縁膜はＳｉＯＮ膜であることが好ましい。
本発明は、上記固体撮像装置において、前記保護膜は、屈折率の異なる３つの透明絶縁膜を、表面側ほど屈折率の小さいものが位置するよう積層してなる３層構造を有し、該保護膜の外側の透明絶縁膜はＳｉＯ２膜であり、該保護膜の内側の透明絶縁膜はＳｉＮ膜であり、該保護膜の中間の透明絶縁膜はＳｉＯＮ膜であることが好ましい。
本発明は、上記固体撮像装置において、前記保護膜は、その屈折率をその表面側ほど小さくなるよう連続的に変化させたものであることが好ましい。
本発明は、上記固体撮像装置において、前記保護膜には、ＳｉＯＮ膜として、その酸素と窒素との比率を、その屈折率がその表面側ほど小さくなるよう連続的に変化させたものを用いていることが好ましい。
本発明は、上記固体撮像装置において、前記保護膜は、プラズマＣＶＤ法により形成したものであることが好ましい。
本発明に係る固体撮像装置の実装方法は、外部リード端子を有する絶縁基板上に、マイクロレンズを有する固体撮像素子を実装する固体撮像装置の実装方法であって、該絶縁基板上に該固体撮像素子を固着するステップと、該絶縁基板の外部リード端子と該固体撮像素子の電極とをワイヤーにより接続するステップと、該絶縁基板の表面に保護膜を、該絶縁基板、該固体撮像素子、および該ワイヤーの露出する部分が全て該保護膜で覆われるよう形成するステップと、該絶縁基板上に透明ガラス部材を配置して、該固体撮像素子のマイクロレンズと該透明ガラス部材との間に中空の空間が形成されるよう該固体撮像素子を封止するステップとを含むものであり、そのことにより上記目的が達成される。
本発明は、上記固体撮像装置の実装方法において、前記保護膜は、前記透明ガラス部材による固体撮像素子の封止前にプラズマＣＶＤ処理により形成することが好ましい。
本発明は、上記固体撮像装置の実装方法において、前記保護膜の形成ステップでは、少なくとも前記固体撮像素子をその側面及び底面を全て覆う治具に収めてＣＶＤ処理を行うことが好ましい。
本発明は、上記固体撮像装置の実装方法において、前記ＣＶＤ処理は、前記ワイヤーの表面側に形成される保護膜の膜厚と、該ワイヤーの裏面側に形成される保護膜の膜厚との差分が小さくなるよう、前記素子収納用治具の傾きを変えて、少なくとも２回に分けて行うことが好ましい。
本発明は、上記固体撮像装置の実装方法において、前記プラズマＣＶＤ処理では、反応ガスとして、テトラエチルオルトシリケートまたはエチルエトキシシランと、Ｏ２とを用いて、前記保護膜としてＳｉＯ２膜を形成することが好ましい。
本発明は、上記固体撮像装置の実装方法において、前記プラズマＣＶＤ処理では、反応ガスとして、ＳｉＨ４とＮＨ３とＮ２とを用いて、前記保護膜としてＳｉＮ膜を形成することが好ましい。
本発明は、上記固体撮像装置の実装方法において、前記プラズマＣＶＤ処理では、反応ガスとして、ＳｉＨ４とＮ２ＯとＨｅとを用いて、前記保護膜としてＳｉＯＮ膜を形成することが好ましい。
本発明は、上記固体撮像装置の実装方法において、前記保護膜の形成ステップでは、該保護膜が屈折率の異なる複数の透明絶縁膜からなる多層構造となるよう、前記ＣＶＤ処理を、その反応ガスの成分を変更して複数回行うことが好ましい。
本発明は、上記固体撮像装置の実装方法において、前記保護膜の形成ステップでは、該保護膜として、その屈折率が連続的に変化した透明絶縁膜が形成されるよう、前記ＣＶＤ処理を、その反応ガスの成分を連続的に変化させて行うことが好ましい。
本発明に係る固体撮像装置の製造方法は、外部リード端子を有する絶縁基板上に、マイクロレンズを有する固体撮像素子を実装し、該絶縁基板に固着された該固体撮像素子が封止されるよう透明ガラス部材を該絶縁基板上に配置してなる固体撮像装置を製造する方法であって、該絶縁基板上に該固体撮像素子を固着するステップと、該絶縁基板の外部リード端子と該固体撮像素子の電極とをワイヤーにより接続するステップと、該絶縁基板の表面に保護膜を、該絶縁基板、該固体撮像素子、および該ワイヤーの露出する部分が全て該保護膜で覆われるよう形成するステップと、該絶縁基板上に透明ガラス部材を配置して、該固体撮像素子のマイクロレンズと該透明ガラス部材との間に中空の空間が形成されるよう該固体撮像素子を封止するステップとを含むものであり、そのことにより上記目的が達成される。
本発明に係る電子情報機器は、被写体の撮像を行う撮像部を備えた電子情報機器であって、該撮像部は、請求項１ないし請求項１２のいずれかに記載の固体撮像装置であるものであり、そのことにより上記目的が達成される。
以下、本発明の作用について説明する。
本発明においては、絶縁基板、つまり封止パッケージへの固体撮像素子の貼り付け、ワイヤーボンディングを行った後、封止パッケージ内で露出する、固体撮像素子やワイヤなどの表面を覆う保護膜をＣＶＤ等により成膜し、その後、封止パッケージ表面にリッドガラスを貼り付けて固体撮像素子を封止するので、封止パッケージとガラスとの間のシール部分から水分等が浸入してもパッケージ内部の素子表面及びワイヤーは全て保護膜で覆われていることから、配線露出部での腐食やボンディング剥がれ等の発生を防止することができる。
また、上記保護膜を、屈折率の異なる透明絶縁膜を積層した多層構造としているので、保護膜表面での入射光の反射を抑えつつ、耐湿性を高めることができる。
また、本発明においては、上記保護膜を堆積する際、封止パッケージを収容する治具を用い、該治具の角度を変えてＣＶＤ処理を行うので、封止パッケージや固体撮像素子の露出面の、ワイヤなどの下に位置する部分で、保護膜が薄膜化するのを抑えることができる。
以上のように、本発明によれば、封止パッケージ内に露出する撮像素子チップの表面やワイヤなどをすべて保護膜で覆うようにしたので、封止パッケージ内部への水分侵入があった場合でも、素子配線の腐食等もなく、高信頼性の素子を実現できる。
以下、本発明の実施形態について図面を参照しながら説明する。
（実施形態１）
図１および図２は、本発明の実施形態１による固体撮像装置の構造を説明する図であり、図１（ａ）は、該固体撮像装置の断面構造を示し、図１（ｂ）は、マイクロレンズおよびその上の保護膜を拡大して示している。
この実施形態１の固体撮像装置１００は、封止パッケージ１内に撮像素子チップ（固体撮像素子）２を収容し、該封止パッケージ１にリッドガラス６を、該撮像素子チップ２上に中空領域が形成されるよう被せて撮像素子チップ２を封止した実装構造を有している。
ここで、上記封止パッケージ１は、パッケージ基板１ａと、その外周部分に形成された外壁部１ｂとを有しており、該パッケージ基板１ａの、該外壁部１ｂに囲まれた領域に上記撮像素子チップ２が接着材５ａにより固着されている。また、この封止パッケージ１は、そのパッケージ基板１ａの両側辺部に配置された複数の外部リード端子７を有し、該外部リード端子の撮像素子チップ２側の部分（内側端部）は、上記外周壁１ｂを貫通し、該撮像素子チップ２の近傍に位置している。そして、該外部リード端子の内側端部は、上記撮像素子チップ２の電極パッドとボンディングワイヤ３により接続されている。また、上記封止パッケージの外壁部１ｂ上には、封止パッケージ内部の空間が密封されるよう、リッドガラス６がガラスシール５ｂにより固着されている。ここで、封止パッケージ１は、モールド樹脂やセラミックにより形成したものである。
このような本実施形態１の固体撮像装置１００の実装構造は、図１２（ａ）に示す従来の固体撮像装置の実装構造と同一である。
そして、本実施形態１の固体撮像装置１００では、上記封止パッケージ１とリッドガラス６とにより形成される密閉空間内に露出する、該封止パッケージ１の内面、撮像素子チップ２の表面、およびボンディングワイヤ３の表面がすべて、保護膜４により覆われている。
また、ここで保護膜４は、ＳｉＯ２膜であり、撮像素子チップ２の表面に入射した光Ｌは、図１（ｂ）で示すように、該保護膜４の表面で各画素の中心部に近づくように屈折し、さらに、該マイクロレンズ８と該保護膜４との界面で、各画素の中心部に近づくように屈折する。
このようなマイクロレンズ付き撮像素子チップ２を封止して収容する封止パッケージでは、その構造上、ガラスシール部分からの水分侵入による撮像素子チップ２への影響は防ぐことができることが分かっている。
次に実装方法について説明する。
すなわち、本実施形態１の固体撮像装置の製造方法では、その前半ウェハー工程ででき上がった撮像素子ウェハーＷ１を撮像素子チップ（ダイ）２毎にカットし、それぞれの撮像素子チップ（良品のみ）２を取り出す（図２（ａ））。この時、撮像素子チップ２の撮像エリア上にのみ表面保護としてのレジスト２ａを形成しておく。つまり、素子チップ２の電極パッド上には、レジストは残さないようにする。
次に、封止工程（後半工程）流動用キャリアＣａに、ダイ搭載前の封止パッケージ１を搭載する（図２（ｂ））。ここで、該流動用キャリアＣａは、図１２で説明した従来の実装方法で用いる流動用キャリアＣａと同一であり、５〜１０個の封止パッケージ１を搭載可能に構成されている。また、封止パッケージとして、樹脂モールドパッケージとセラミックパッケージを用いることができるが、製造工程に差はない。
次に、パッケージ基板１の裏面１ｃに機種名・メーカー名等を印字した後（図２（ｃ））、封止パッケージ１に撮像素子チップ（ダイ）２を接着材５ａにより接着する（図２（ｄ））。
続いて、撮像素子チップ２の電極端子と封止パッケージ１の外部リード端子７とを金ワイヤー３で接続する（図２（ｅ））。
さらに、素子表面保護用レジスト２ａを除去し（図２（ｆ））、その後、封止パッケージ上面が空いた状態で、撮像素子チップ２を収容した封止パッケージ１をプラズマＣＶＤ装置中に入れ、該封止パッケージの内面、金ワイヤー（ボンディングワイヤ）の表面、撮像素子チップの表面の全てに保護膜４を形成する（図２（ｇ））。
図３（ａ）および図３（ｂ）はそれぞれ、この状態での撮像素子チップ２の構造を示す上面図および側面図である。
図３から分かるように、撮像素子チップ２は封止パッケージ１内に収容され、該撮像素子チップ２の、複数の画素が配列されている撮像領域２ａの両側には、電極パッド（メタル配線）１３が複数配列されている。そして、外部リード端子７の封止パッケージ１内の部分と、撮像素子チップ２の電極パッド（メタル配線）１３とがボンディングワイヤ３により接続されている。
また、図４は、図３（ａ）のＸ部分を拡大して示す図であり、図４（ａ）は、上記電極パッド部分の平面構造を示し、図４（ｂ）は、該図４（ａ）のＡ−Ａ’線断面の構造を示している。
図４から分かるように、上記電極パッド１３を構成するメタル配線（アルミ配線）は、シリコン基板（図１２（ｂ）参照）上にメタル下地絶縁膜１８を介して配置され、該メタル配線の表面には、該メタル配線表面での反射を防止するメタル表面反射防止膜１６が形成されている。この反射防止膜１６は、レジストの露光現像などを用いたパターニング処理で露光光の反射を低減して微細なパターンの形成が可能となるようにするものであるが、該電極パッド１３の、ボンディングワイヤ３を接続する部分は、接触抵抗を低減するため、該表面反射防止膜１６は除去されており、この部分には、メタル表面反射防止膜１６の開口１６ａが形成されている。さらに、この電極パッド１３およびその周辺部分では、該メタル絶縁膜１８上の、有機材料からなる素子上有機材料膜（平坦化膜などの構成材料膜）１７が除去され、有機材料膜開口１７ａが形成されている。
そして、上記電極パッド１３および素子上有機材料膜１７を含む撮像素子チップの全面には、ＣＶＤ処理により形成された保護膜４が形成されており、さらに、上記ボンディングワイヤ３の表面にも該保護膜４が形成されている。
このようなプラズマＣＶＤによる保護膜の形成は、実際の素子量産を考えた場合多数の素子を一度に処理する必要のあるものであるため、複数の封止パッケージを収容可能な治具を用いることが望ましい。
そこで、この実施形態では、保護膜形成用治具に５０〜１００個程度のパッケージを収納してプラズマＣＶＤ処理を行うものとしている。また、撮像素子チップを実装した封止パッケージは、当然ユーザーへの納品後に電子機器などに組み込まれるものであり、その外部リード端子は該電子機器における他の部品との接続を行う必要がある。このため、外部リード端子に保護膜が形成された場合はそれを除去する必要が生じることとなる。
従って、上記保護膜形成用治具は、パッケージ側面及び外部リード端子部をこれらがプラズマに曝されることのないように治具により完全に覆う構造としている。
図５は、このような治具の一構造例を示す図であり、図５（ａ）は斜視図、図５（ｂ）は断面図である。
この治具１２０は、上記封止パッケージの厚みより厚い平板状部材の表面領域に、該封止パッケージ１を一列に複数配置可能なパッケージ配置溝１２０ａを複数形成してなるものである。
ここで、該パッケージ配置溝１２０ａの底面両側部にはその溝の長手方向に沿って、上記封止パッケージ１の外部リード端子７の先端を収容する一対のリード収容溝１２０ｃが形成されている。
また、該パッケージ配置溝１２０ａの上部開口１２０ｅの両側からは、該開口中央部にせり出すように鍔部１２０ｄが形成されており、撮像素子チップ２を該パッケージ配置溝１２０ａ内に配置したとき、該撮像素子チップ２の上面両側部が鍔部１２０ｄにより覆われるようになっている。従って、このような構造の治具１２０のパッケージ配置溝１２０ａに撮像素子チップ２を配置する場合は、該治具１２０の、上記パッケージ配置溝１２０ａと直交する側面からは撮像素子チップ２を挿入することとなる。
図６は、上記ＣＶＤ装置を説明する図である。
図６に示すＣＶＤ装置１３０は、ＣＶＤ処理を行う減圧処理室（チャンバー）１３０ａと、該チャンバ１３０ａ内に配置され、接地電位に接続された下部電極１３２と、該下部電極と対向するよう配置された上部電極１３３と、該下部電極にＲＦ電圧を印加するＲＦ電源１３１とを有している。ここで、上記下部電極１３２は試料ステージを兼ねるものである。また、上記上部電極１３３は、複数の貫通孔１３３ａが形成された導電性板部材からなり、該チャンバ１３０ａの上部壁に形成された上部開口１３４ａから導入された反応ガスＲｇを拡散するガス拡散板を兼ねるものである。また、上記チャンバ１３０ａの底面部には下部開口１３４ｂが形成されており、該下部開口１３４ｂからの真空排気によりチャンバ内で減圧雰囲気が形成されるようになっている。
以下、上記治具１２０を用いた複数のパッケージに対するＣＶＤ処理を、上記ＣＶＤ装置により行う方法について簡単に説明する。
まず、上記撮像素子チップ２上に形成されているレジスト膜を除去した後（図２（ｆ）参照）、上記キャリアＣａに保持されている封止パッケージを上記保護膜形成用治具１２０に移し変える。具体的には、キャリアＣａから取り外した封止パッケージ１を、保護膜形成用治具１２０の一端側端面から、各パッケージ配置溝１２０ａ内に順次挿入して、すべてのパッケージ配置溝１２０ａ内に封止パッケージ１を装着する。
次に、該保護膜形成用治具１２０を上記ＣＶＤ装置１３０のチャンバー内の下部電極（試料ステージ）１３２上に載置し、その後、該下部電極１３２にＲＦ電源１３１を印加するとともに、該チャンバー１３０ａの上部開口１３４ａから反応ガスＲｇを導入し、かつ該チャンバー１３０ａの下部開口１３４ｂからの真空排気を、上記チャンバー１３０ａ内の雰囲気が減圧雰囲気となるよう行う。
このとき、上部開口１３４ａから導入された反応ガスＲｇは、上記上部電極である反応ガス拡散板１３３で拡散されて、上記下部電極である試料ステージ１３２上の保護膜形成用治具１２０の表面には、均一な濃度の反応ガスが供給される。
これにより、図４に示すように、上記保護膜形成用治具１２０に保持された各封止パッケージの露出面上には、保護膜の材料Ｍが均一に堆積して、該封止パッケージの内面、撮像素子チップ２の表面およびワイヤーの表面には保護膜４が形成される。
その後は、各封止パッケージ１上にリッドガラス６をＵＶ硬化樹脂５ｂを用いて従来のリッドガラスの貼り付け方法と同様にして貼り付ける（図２（ｈ））。
次に、上記ＣＶＤ処理時の条件、および形成される保護膜の種類などについて説明する。
まず、ＣＶＤ処理時の条件であるが、上記ＣＶＤ処理は、１０Ｐａ〜２０００Ｐａ程度の比較的低真空で行う。真空排気は、ロータリーポンプ単体もしくはロータリーポンプとターボポンプとを組み合わせて行う。また、ＣＶＤ装置１３０の下部電極１３２へＲＦ電圧を印加するＲＦ電源であるが、周波数１３.５６ＭＨｚの電圧や周波数４００ｋＨｚの周波数の電圧を発生可能な交流電源であり、このような周波数の電圧を上記下部電極１３２に印加することにより、上記接地された上部電極１３３と、交流電圧が印加される下部電極１３２との間にプラズマを生成する。
また、下部電極の温度（ステージ温度）は、オンチップ膜、つまり撮像素子チップ２上に形成されている膜が、有機系膜で形成されていることから、前半プロセス（ウエハプロセス）で使用しているような比較的高い温度にはできず、上記保護膜は、１８０〜２００℃程度のステージ温度で成膜する。なお、前半プロセス中での成膜時ステージ温度は、３００〜４００℃程度である。
また、形成する保護膜の種類であるが、一例としてはＳｉＯ２（二酸化シリコン）を上記保護膜４として形成する場合、反応ガスとして、ＴＥＯＳ（テトラエチルオルトシリケート、またはエチルエトキシシラン）とＯ２（酸素）とを用いる。
また、ＳｉＮ（窒化シリコン）を上記保護膜４として形成する場合は、反応ガスとして、ＳｉＨ４（モノシラン）とＮＨ３（アンモニア）とＮ２を用いる。
さらに、ＳｉＯＮ（酸窒化シリコン）を上記保護膜４として用いる場合は、ＳｉＨ４（モノシラン）とＮ２Ｏ（酸化窒素）とＨｅなどを反応ガスとして用いる。
なお、本実施形態においても、撮像素子チップ２における平坦化膜、カラーフィルタ、およびマイクロレンズの厚さは従来の撮像素子チップ７２と同一である。そして、本実施形態では、上記保護膜４の厚さは、１００ｎｍ〜５００ｎｍ程度、好ましくは、１００ｎｍ〜３００ｎｍ程度である。
次に作用効果について説明する。
前述したように、上記保護膜４を、マイクロレンズ表面での入射光の反射を防ぐ目的で形成する場合、屈折率がレンズ材料屈折率の１.６０から空気の１.００の間である膜が最適ということになり、一般的な半導体材料ではシリコン酸化膜（屈折率１.４５）が最適ということになる。
しかしながらこの場合、撮像素子チップ２やワイヤの表面が完全に露出している場合よりは耐湿性が向上するものの、シリコン酸化膜はそれ程耐湿性が高い訳ではないので、素子の用途等の理由から高い耐湿性が要求される場合には、耐湿性の高いシリコン窒化膜（屈折率２.００）を用いる必要がある。
この場合においてはマイクロレンズ表面での入射光反射を低く抑えることができないので、若干の入射光減少（つまり感度低下）を招くことになる。またシリコン酸化膜とシリコン窒化膜の両方の特性を持つシリコン酸窒化膜（ＳｉＯＮ）（屈折率１.８０前後、これはその組成により若干上下する。）を用いることもできるが、耐湿性及び反射防止効果のどちらに対しても中途半端なものとなる可能性があるので、素子の求められる性能によりうまく使い分ける必要が出てくることになる。
次に、上記保護膜として、シリコン酸化膜、シリコン酸窒化膜、およびシリコン窒化膜それぞれの膜を用いた場合のマイクロレンズでの集光について説明する。
前述のように入射した光は、該入射光の経路での前後の膜の屈折率、及び光の入射する対象となる物の形状により曲がることになる。そこで、以下簡単に、シリコン酸化膜をマイクロレンズ表面に保護膜として付けた場合と、シリコン窒化膜を該保護膜として付けた場合の違いについて、図１（ｂ）および図１（ｃ）を用いて説明する。
図１（ｂ）および図１（ｃ）は、上記撮像素子チップ２のマイクロレンズの右半分を拡大して示す図であり、該撮像素子チップ２に入射する入射光の、保護膜およびマイクロレンズ内での経路を示している。また図１（ｂ）はシリコン酸化膜を保護膜として用いた場合、図１（ｃ）はシリコン窒化膜を保護膜として用いた場合を示している。
上記保護膜４であるシリコン酸化膜を介してマイクロレンズに入射する光（入射光）Ｌは、空気（屈折率１.０）、保護膜としてのシリコン酸化膜（屈折率１.４５）４、マイクロレンズ８としてのアクリル膜（屈折率１.６０）の順に通り、その屈折率差と形状により、空気とシリコン酸化膜の界面ではあまり曲がらず、シリコン酸化膜とアクリル膜の界面では、集光される方向（内側）に曲がることになる。
一方、上記保護膜４としてシリコン窒化膜４ａを用いた場合、入射光Ｌは、空気（屈折率１.００）、シリコン窒化膜（屈折率２.００）４ａ、アクリル膜（屈折率１.６０）８の順に通過し、空気とシリコン窒化膜４ａの界面では集光する方向（内側）に大きく曲がり、シリコン窒化膜４ａとアクリル膜８の界面では散乱する方向（外側）に曲がることになる。
図１（ｂ）および図１（ｃ）に示すそれぞれの場合で、入射光Ｌのマイクロレンズ通過時点の、撮像面と鉛直方向に対する入射光Ｌの角度は、角度θ１、角度θ２となり、ほぼ変わらない角度となる。空気とマイクロレンズとしてのアクリル膜との間にどのような屈折率の材料を挟んだとしても、最終的にはあまり変わらない集光経路となり、多少の集光差が生じたとしてもそれはマイクロレンズ形状を再設定することで充分に調整可能な範囲である。
このように本実施形態１では、封止パッケージ内に露出する、該パッケージの内面、撮像素子チップ２の表面、さらにワイヤの表面を、すべて保護膜で完全に覆うようにしたので、封止パッケージ内部に水分侵入があった場合でも素子配線の腐食等もなく、高信頼性の素子を実現できる。
また、保護膜としてシリコン酸化膜を用いた場合は、マイクロレンズへ入射する光の反射を抑えることができ、また保護膜として、シリコン窒化膜を用いた場合は、耐湿性をより高めることができる。さらに、保護膜として、シリコン酸窒化膜を用いた場合は、マイクロレンズへ入射する光の反射があまり高くならないようにしつつ、耐湿性を比較的高いものとできる。従って、本実施形態１のように、封止パッケージ内に収容された撮像素子チップを、そのマイクロレンズ上に中空空間を設けて封止する実装構造において、撮像素子チップ２の表面およびボンディングワイヤの表面を保護膜で完全に覆うようにすることにより、用途に応じた耐湿性を持つ固体撮像装置を提供することができる。
なお、上記実施形態１では、撮像素子チップ２の表面に保護膜を形成するＣＶＤ処理では、後半工程用キャリアＣａから封止パッケージをプラズマＣＶＤ用治具１２０に移し変える場合を示しているが、後半工程用キャリアＣａを、撮像素子チップ２の外部リード端子などの、保護膜の形成不要な部分に保護膜が付着しない構造とすることにより、該後半工程用キャリアＣａを、ＣＶＤ用治具として流用することもできる。また、上記プラズマＣＶＤ用治具を、上記後半工程用キャリアＣａをそのまま収容可能な構造とすることで、後半工程用キャリアＣａから封止パッケージをプラズマＣＶＤ用治具１２０に移し変える手間を省くことができる。
さらに、上記実施形態１では、上記保護膜を１回のＣＶＤ処理により形成しているが、これは複数回に分けて行ってもよい。
例えば、図４（ｂ）に示すように、撮像素子チップ２の真上からのプラズマＣＶＤ処理により成膜材料を堆積して保護膜４を形成する場合、該撮像素子チップ２の表面の、金ワイヤー（ボンディングワイヤ）３の影になる部分では、保護膜４が非常に薄くなる場合がある。
そこで、上記ＣＶＤ治具１２０を、その載置面である下部電極（試料ステージ）の表面に対して傾斜させて載置可能な構造とし、上記保護膜の形成を、上記ＣＶＤ治具１２０の、その載置面に対する傾斜角を変えて、少なくとも２回行うことで、上述したように、該撮像素子チップ２の表面の、金ワイヤー（ボンディングワイヤ）３の影になる部分で、保護膜が非常に薄くなるのを、極力抑制することができる。
図７および図８は、このようなＣＶＤ治具１２０の角度を変えて、保護膜の形成を行うＣＶＤ処理を説明する図である。図７（ａ）は、該ＣＶＤ治具１２０を紙面左下がりとなるよう、その載置面（上記下部電極１３２である試料ステージ）に対して傾けて、ＣＶＤ処理を撮像素子チップ２に施す場合を示し、図７（ｂ）は、図７（ａ）のＹ部分での撮像素子チップ２の電極パッド部分の断面構造を示している。図８は、該ＣＶＤ治具１２０を紙面右下がりとなるようその載置面（上記下部電極１３２である試料ステージ）に対して傾けて、ＣＶＤ処理を撮像素子チップ２に施す場合を示し、図８（ｂ）は、図８（ａ）のＹ部分での撮像素子チップ２の電極パッド部分の断面構造を示している。
ここでは、ＣＶＤ治具として、上記実施形態１で説明したＣＶＤ治具１２０の裏面側に、該裏面側から下方に突出する左右の脚部材１２０ａおよび１２０ｂを、その突出長さを変更可能に取り付けた構造のＣＶＤ治具１２１を用いる。なお、ＣＶＤ治具における、その載置面に対する傾斜角を変更可能な構造は、これに限るものではない。
このように、封止パッケージを収容したＣＶＤ治具１２１の角度を変えて、保護膜の形成を２回に分けて行うことで、１回目のＣＶＤ処理の際にワイヤの陰になった保護膜の薄い部分（図７（ｂ）参照）に、図８（ｂ）に示すように２回目のＣＶＤ処理で直接成膜材料を堆積するとができ、これにより金ワイヤー（ボンディングワイヤ）３の影になる部分で、保護膜が非常に薄くなるのを、極力抑制することができる。
（実施形態２）
図９は本発明の実施形態２による固体撮像装置の構造を説明する図であり、図９（ａ）は、該固体撮像装置の断面構造を示し、図９（ｂ）は、マイクロレンズおよびその上の保護膜を拡大して示している。
この実施形態２の固体撮像装置１００ａは、実施形態１の撮像素子チップ２における保護膜を多層構造としたものであり、その他の構成は実施形態１のものと同一である。
つまり、この実施形態２の固体撮像装置１００ａは、上記封止パッケージ１とリッドガラス６とにより形成される密閉空間内に露出する、該封止パッケージ１の内面、撮像素子チップ２の表面、およびボンディングワイヤ３の表面がすべて、多層構造の保護膜４ｂにより覆われている。
ここで、この保護膜４ｂは、図９（ｂ）に示すように、屈折率の異なる２つの透明絶縁膜４ｂ１および４ｂ２を、表面側ほど屈折率の小さいものが位置するよう積層してなる多層構造を有している。ここでは、マイクロレンズ表面での入射光の角度θ１ａを概ね実施形態１の角度θ１程度にすることができる。
ここで、内側の透明絶縁膜４ｂ１はＳｉＯＮ膜であり、外側の透明絶縁膜４ｂ２はＳｉＯ２膜である。
このような構成の実施形態２では、上記封止パッケージ１内に露出する撮像素子チップ２表面やワイヤ３の表面などを覆う保護膜４ｂを、図９（ｂ）に示すように、屈折率の異なる２つの透明絶縁膜４ｂ１および４ｂ２を、表面側ほど屈折率の小さいものが位置するよう積層してなる多層構造としたので、マイクロレンズに入射する光の反射を抑えつつ、マイクロレンズでの集光効率を高め、しかも、高い耐湿性を実現することができる。
なお、上記実施形態２では、２層構造の保護膜を構成する透明絶縁膜としてＳｉＯＮ膜４ｂ１とＳｉＯ２膜４ｂ２を用いたが、２層構造の保護膜を構成する透明絶縁膜はこれに限定されるものではない。
例えば、図９（ｃ）に示すように、２層構造の保護膜４ｃを構成する透明絶縁膜として外側のＳｉＯ２膜４ｃ２と内側のＳｉＮ膜４ｃ１とを用いてもよく、また、図９（ｄ）に示すように、２層構造の保護膜４ｄを構成する透明絶縁膜として、外側のＳｉＯＮ膜４ｄ２と内側のＳｉＮ膜４ｄ１とを用いてもよい。
さらに、上記保護膜は２層構造に限定されるものではなく、例えば、図４（ｅ）に示すように３層構造としてもよい。
つまり、図４（ｅ）に示す３層構造の保護膜４ｅは、外側のＳｉＯ２膜４ｅ３と内側のＳｉＮ膜４ｅ１とこれらの間のＳｉＯＮ膜４ｅ２とから構成されている。
このように保護膜を多層構造とした場合でも、該保護膜を構成する各透明絶縁膜は、実施形態１の単層構造の保護膜と同様にしてＣＶＤ処理により形成することができる。
なお、マイクロレンズ表面での入射光の角度も、すなわち、図９（ｃ）に示す角度θ１ｂ、図９（ｄ）に示す角度θ１ｃ、あるいは図９（ｅ）に示す角度θ１ｄを、概ね実施形態１の角度θ１程度にすることが可能である。
この実施形態２では、上記実施形態１の効果に加えて、上記保護膜を、屈折率の異なる透明絶縁膜を積層した多層構造としているので、保護膜表面での入射光の反射を抑えつつ、耐湿性を高めることができる。
（実施形態３）
図１０は本発明の実施形態３による固体撮像装置の構造を説明する図であり、図１０（ａ）は、該固体撮像装置の断面構造を示し、図１０（ｂ）は、マイクロレンズおよびその上の保護膜を拡大して示している。
この実施形態３の固体撮像装置１００ｂは、実施形態１の撮像素子チップ２における保護膜の屈折率をその表面側ほど小さくなるよう連続的に変化させたもので、つまり、該保護膜を構成する透明絶縁膜の組成を連続的に変化させたものであり、その他の構成は実施形態１のものと同一である。
つまり、この実施形態３の固体撮像装置１００ｂは、上記封止パッケージ１とリッドガラス６とにより形成される密閉空間内に露出する、該封止パッケージ１の内面、撮像素子チップ２の表面、およびボンディングワイヤ３の表面がすべて、屈折率を連続的に変化させた保護膜４ｆにより覆われている。
ここで、この保護膜４ｆは、その屈折率がその表面側ほど小さくなるよう、ＳｉＯＮ膜における酸素と窒素の比率を連続的に変化させたものである。また、この場合も、マイクロレンズ表面での入射光の角度θ３を概ね実施形態１の角度θ１程度にすることができる。
このように本実施形態３では、上記実施形態１の効果に加えて、上記封止パッケージ１内に露出する撮像素子チップ２表面やワイヤ３などを覆う保護膜４ｆを、その屈折率がその表面側ほど小さくなるよう連続的に変化させた構造としているので、マイクロレンズに入射する光の反射を抑えつつ、マイクロレンズでの集光効率を高め、しかも、高い耐湿性を実現することができる。
（実施形態４）
なお、上記実施形態１〜３では、特に説明しなかったが、上記実施形態１〜３の固体撮像装置の少なくともいずれかを撮像部に用いた例えばデジタルビデオカメラ、デジタルスチルカメラなどのデジタルカメラや、画像入力カメラ、スキャナ、ファクシミリ、カメラ付き携帯電話装置などの画像入力デバイスを有した電子情報機器について説明する。本発明の電子情報機器は、本発明の上記実施形態１〜３の固体撮像装置の少なくともいずれかを撮像部に用いて得た高品位な画像データを記録用に所定の信号処理した後にデータ記録する記録メディアなどのメモリ部と、この画像データを表示用に所定の信号処理した後に液晶表示画面などの表示画面上に表示する液晶表示装置などの表示手段と、この画像データを通信用に所定の信号処理をした後に通信処理する送受信装置などの通信手段と、この画像データを印刷（印字）して出力（プリントアウト）する画像出力手段とのうちの少なくともいずれかを有している。
以上のように、本発明の好ましい実施形態を用いて本発明を例示してきたが、本発明は、上述した実施形態に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
本発明は、固体撮像装置、固体撮像装置の実装方法、固体撮像装置の製造方法、および電子情報機器の分野において、固体撮像装置の封止パッケージ内に露出する撮像素子チップの表面やワイヤなどを保護膜で覆うようにすることにより、封止パッケージ内部に水分侵入があった場合でも素子配線の腐食等もなく、高信頼性の素子を実現できるものである。
図１は、本発明の実施形態１による固体撮像装置の構造を説明する図であり、図１（ａ）は、該固体撮像装置の断面構造を示し、図１（ｂ）および図１（ｃ）は、マイクロレンズおよびその上の保護膜を拡大して示す。 図２は、上記実施形態１の固体撮像装置の製造方法を説明する図であり、撮像素子チップを封止パッケージに実装する方法（図２（ａ）〜図２（ｈ））を工程順に示している。 図３は、上記実施形態１の固体撮像装置を説明する図であり、図３（ａ）および図３（ｂ）は、図２（ｇ）に示す段階での撮像素子チップの構造を示す上面図および側面図である。 図４は、図３（ａ）のＸ部分を拡大して示す図であり、図４（ａ）は、上記電極パッド部分の平面構造を示し、図４（ｂ）は、該図４（ａ）のＡ−Ａ’線断面の構造を示している。 図５は、上記実施形態１の実装方法で用いる治具の一構造例を示す図であり、図５（ａ）は斜視図、図５（ｂ）は断面図である。 図６は、上記実施形態１の実装方法で用いるＣＶＤ装置を説明する図である。 図７は、上記実施形態１の変形例を説明する図であり、図７（ａ）は、該変形例で用いるＣＶＤ治具の構成を示し、図７（ｂ）はそのＹ部分の詳細を示す図である。 図８は、上記実施形態１の変形例を説明する図であり、図８（ａ）は、該変形例で用いるＣＶＤ治具の構成を示し、図８（ｂ）はそのＹ部分の詳細を示す図である。 図９は本発明の実施形態２による固体撮像装置の構造を説明する図であり、図９（ａ）は、該固体撮像装置の断面構造を示し、図９（ｂ）は、マイクロレンズおよびその上の保護膜を拡大して示し、さらに図９（ｃ）〜図９（ｅ）は実施形態２の変形例を説明する図である。 図１０は本発明の実施形態３による固体撮像装置の構造を説明する図であり、図１０（ａ）は、該固体撮像装置の断面構造を示し、図１０（ｂ）は、マイクロレンズおよびその上の保護膜を拡大して示している。 図１１は、従来の固体撮像装置を説明する図であり、撮像素子チップをセラミック基板上で樹脂封止した実装構造を示している。 図１２は、従来の他の固体撮像装置を説明する図であり、撮像素子チップをセラミック基板上で樹脂封止した他の実装構造を示している。 図１３は、撮像素子チップを封止パッケージに実装する方法（図１３（ａ）〜図１３（ｇ））を工程順に示す図である。
符号の説明
１ 封止パッケージ
１ａ パッケージ基板
１ｂ 外壁部
２ 撮像素子チップ（固体撮像素子）
３ ボンディングワイヤ
４、４ａ〜４ｆ 保護膜
５ａ 接着材
５ｂ ガラスシール
６ リッドガラス
７ 外部リード端子
８ マイクロレンズ
１００、１００ａ、１００ｂ 固体撮像装置
１２０ 保護膜形成用治具
１３０ ＣＶＤ装置

Claims (22)

  1. 外部リード端子を有する絶縁基板と、該絶縁基板に固着され、マイクロレンズを有する固体撮像素子と、該絶縁基板上方に配置され、該絶縁基板に固着された該固体撮像素子を封止する透明ガラス部材とを備え、該固体撮像素子の電極と該絶縁基板の外部リード端子とをワイヤーにより接続した固体撮像装置であって、
    該透明ガラス部材は、該固体撮像素子のマイクロレンズと該透明ガラス部材との間に中空の空間が形成されるよう配置されており、
    該絶縁基板、該固体撮像素子、および該ワイヤーの、該中空の空間内に露出する部分が、全て保護膜で覆われている固体撮像装置。
  2. 請求項１に記載の固体撮像装置において、
    前記保護膜の屈折率は、前記マイクロレンズの構成材料の屈折率より小さく、かつ空気の屈折率より大きい固体撮像装置。
  3. 請求項２に記載の固体撮像装置において、
    前記保護膜は、ＳｉＯ２膜、ＳｉＯＮ膜、およびＳｉＮ膜のうちのいずれかである固体撮像装置。
  4. 請求項２に記載の固体撮像装置において、
    前記保護膜は、屈折率の異なる複数の透明絶縁膜を、表面側ほど屈折率の小さいものが位置するよう積層してなる多層構造を有している固体撮像装置。
  5. 請求項４に記載の固体撮像装置において、
    前記保護膜は、屈折率の異なる２つの透明絶縁膜を、表面側ほど屈折率の小さいものが位置するよう積層してなる２層構造を有し、
    該保護膜を構成する外側の透明絶縁膜はＳｉＯ２膜であり、該保護膜を構成する内側の透明絶縁膜はＳｉＮ膜である固体撮像装置。
  6. 請求項４に記載の固体撮像装置において、
    前記保護膜は、屈折率の異なる２つの透明絶縁膜を、表面側ほど屈折率の小さいものが位置するよう積層してなる２層構造を有し、
    該保護膜の外側の透明絶縁膜はＳｉＯＮ膜であり、該保護膜の内側の透明絶縁膜はＳｉＮ膜である固体撮像装置。
  7. 請求項４に記載の固体撮像装置において、
    前記保護膜は、屈折率の異なる２つの透明絶縁膜を、表面側ほど屈折率の小さいものが位置するよう積層してなる２層構造を有し、
    該保護膜の外側の透明絶縁膜はＳｉＯ２膜であり、該保護膜の内側の透明絶縁膜はＳｉＯＮ膜である固体撮像装置。
  8. 請求項４に記載の固体撮像装置において、
    前記保護膜は、屈折率の異なる３つの透明絶縁膜を、表面側ほど屈折率の小さいものが位置するよう積層してなる３層構造を有し、
    該保護膜の外側の透明絶縁膜はＳｉＯ２膜であり、該保護膜の内側の透明絶縁膜はＳｉＮ膜であり、該保護膜の中間の透明絶縁膜はＳｉＯＮ膜である固体撮像装置。
  9. 請求項２に記載の固体撮像装置において、
    前記保護膜は、その屈折率をその表面側ほど小さくなるよう連続的に変化させたものである固体撮像装置。
  10. 請求項９に記載の固体撮像装置において、
    前記保護膜には、ＳｉＯＮ膜として、その酸素と窒素との比率を、その屈折率がその表面側ほど小さくなるよう連続的に変化させたものを用いている固体撮像装置。
  11. 請求項３ないし１０のいずれかに記載の固体撮像装置において、
    前記保護膜は、プラズマＣＶＤ法により形成したものである固体撮像装置。
  12. 外部リード端子を有する絶縁基板上に、マイクロレンズを有する固体撮像素子を実装する固体撮像装置の実装方法であって、
    該絶縁基板上に該固体撮像素子を固着するステップと、
    該絶縁基板の外部リード端子と該固体撮像素子の電極とをワイヤーにより接続するステップと、
    該絶縁基板の表面に保護膜を、該絶縁基板、該固体撮像素子、および該ワイヤーの露出する部分が全て該保護膜で覆われるよう形成するステップと、
    該絶縁基板上に透明ガラス部材を配置して、該固体撮像素子のマイクロレンズと該透明ガラス部材との間に中空の空間が形成されるよう該固体撮像素子を封止するステップとを含む固体撮像装置の実装方法。
  13. 請求項１２に記載の固体撮像装置の実装方法において、
    前記保護膜は、前記透明ガラス部材による固体撮像素子の封止前にプラズマＣＶＤ処理により形成する固体撮像装置の実装方法。
  14. 請求項１３に記載の固体撮像装置の実装方法において、
    前記保護膜の形成ステップでは、少なくとも前記固体撮像素子をその側面及び底面を全て覆う治具に収めてＣＶＤ処理を行う固体撮像装置の実装方法。
  15. 請求項１４に記載の固体撮像装置の実装方法において、
    前記ＣＶＤ処理は、前記ワイヤーの表面側に形成される保護膜の膜厚と、該ワイヤーの裏面側に形成される保護膜の膜厚との差分が小さくなるよう、前記素子収納用治具の傾きを変えて、少なくとも２回に分けて行う固体撮像装置の実装方法。
  16. 請求項１３に記載の固体撮像装置の実装方法において、
    前記プラズマＣＶＤ処理では、反応ガスとして、テトラエチルオルトシリケートまたはエチルエトキシシランと、Ｏ２とを用いて、前記保護膜としてＳｉＯ２膜を形成する固体撮像装置の実装方法。
  17. 請求項１３に記載の固体撮像装置の実装方法において、
    前記プラズマＣＶＤ処理では、反応ガスとして、ＳｉＨ４とＮＨ３とＮ２とを用いて、前記保護膜としてＳｉＮ膜を形成する固体撮像装置の実装方法。
  18. 請求項１３に記載の固体撮像装置の実装方法において、
    前記プラズマＣＶＤ処理では、反応ガスとして、ＳｉＨ４とＮ２ＯとＨｅとを用いて、前記保護膜としてＳｉＯＮ膜を形成する固体撮像装置の実装方法。
  19. 請求項１３に記載の固体撮像装置の実装方法において、
    前記保護膜の形成ステップでは、該保護膜が屈折率の異なる複数の透明絶縁膜からなる多層構造となるよう、前記ＣＶＤ処理を、その反応ガスの成分を変更して複数回行う固体撮像装置の実装方法。
  20. 請求項１３に記載の固体撮像装置の実装方法において、
    前記保護膜の形成ステップでは、該保護膜として、その屈折率が連続的に変化した透明絶縁膜が形成されるよう、前記ＣＶＤ処理を、その反応ガスの成分を連続的に変化させて行う固体撮像装置の実装方法。
  21. 外部リード端子を有する絶縁基板上に、マイクロレンズを有する固体撮像素子を実装し、該絶縁基板に固着された該固体撮像素子が封止されるよう透明ガラス部材を該絶縁基板上に配置してなる固体撮像装置を製造する方法であって、
    該絶縁基板上に該固体撮像素子を固着するステップと、
    該絶縁基板の外部リード端子と該固体撮像素子の電極とをワイヤーにより接続するステップと、
    該絶縁基板の表面に保護膜を、該絶縁基板、該固体撮像素子、および該ワイヤーの露出する部分が全て該保護膜で覆われるよう形成するステップと、
    該絶縁基板上に透明ガラス部材を配置して、該固体撮像素子のマイクロレンズと該透明ガラス部材との間に中空の空間が形成されるよう該固体撮像素子を封止するステップとを含む固体撮像装置の製造方法。
  22. 被写体の撮像を行う撮像部を備えた電子情報機器であって、
    該撮像部は、請求項１ないし請求項１２のいずれかに記載の固体撮像装置である電子情報機器。
JP2008016577A 2008-01-28 2008-01-28 固体撮像装置、固体撮像装置の実装方法、固体撮像装置の製造方法、および電子情報機器 Active JP5171288B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008016577A JP5171288B2 (ja) 2008-01-28 2008-01-28 固体撮像装置、固体撮像装置の実装方法、固体撮像装置の製造方法、および電子情報機器
US12/319,875 US8130314B2 (en) 2008-01-28 2009-01-13 Solid-state image capturing apparatus, mounting method of solid-state image capturing apparatus, manufacturing method of solid-state image capturing apparatus, and electronic information device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008016577A JP5171288B2 (ja) 2008-01-28 2008-01-28 固体撮像装置、固体撮像装置の実装方法、固体撮像装置の製造方法、および電子情報機器

Publications (2)

Publication Number Publication Date
JP2009177079A true JP2009177079A (ja) 2009-08-06
JP5171288B2 JP5171288B2 (ja) 2013-03-27

Family

ID=40898823

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008016577A Active JP5171288B2 (ja) 2008-01-28 2008-01-28 固体撮像装置、固体撮像装置の実装方法、固体撮像装置の製造方法、および電子情報機器

Country Status (2)

Country Link
US (1) US8130314B2 (ja)
JP (1) JP5171288B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010268099A (ja) * 2009-05-13 2010-11-25 Honda Motor Co Ltd 車両用撮像装置および車両周辺監視装置
JP2014060203A (ja) * 2012-09-14 2014-04-03 Sony Corp 固体撮像素子及び電子機器
US8847343B2 (en) 2010-11-24 2014-09-30 Hitachi Kokusai Electric, Inc. Method of manufacturing semiconductor device, semiconductor device and substrate processing apparatus
WO2015186512A1 (ja) * 2014-06-03 2015-12-10 ソニー株式会社 固体撮像装置およびその製造方法、並びに電子機器
JP2016046508A (ja) * 2014-08-22 2016-04-04 采▲ぎょく▼科技股▲ふん▼有限公司ＶｉｓＥｒａ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏｍｐａｎｙ Ｌｉｍｉｔｅｄ ダミーパターンを有する撮像装置
JP2017181626A (ja) * 2016-03-29 2017-10-05 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法および電子機器

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011101228A (ja) * 2009-11-06 2011-05-19 Toshiba Corp セラミックパッケージおよびカメラモジュール
US8476099B2 (en) * 2010-07-22 2013-07-02 International Business Machines Corporation Methods for improved adhesion of protective layers of imager microlens structures by forming an interfacial region
TWI508545B (zh) * 2010-08-13 2015-11-11 Hon Hai Prec Ind Co Ltd 影像感測模組及相機模組
US20130239889A1 (en) * 2012-03-14 2013-09-19 Taiwan Semiconductor Manufacturing Co., Ltd. Valve purge assembly for semiconductor manufacturing tools
KR101901890B1 (ko) * 2012-09-28 2018-09-28 엘지이노텍 주식회사 발광 장치
KR20140126598A (ko) * 2013-04-23 2014-10-31 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US9818967B2 (en) * 2013-06-28 2017-11-14 Universal Display Corporation Barrier covered microlens films
US20160190353A1 (en) * 2014-12-26 2016-06-30 Xintec Inc. Photosensitive module and method for forming the same
US10475835B2 (en) * 2016-09-05 2019-11-12 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure and manufacturing process thereof
US10804115B2 (en) * 2017-08-03 2020-10-13 General Electric Company Electronics package with integrated interconnect structure and method of manufacturing thereof
US10541209B2 (en) 2017-08-03 2020-01-21 General Electric Company Electronics package including integrated electromagnetic interference shield and method of manufacturing thereof
US10541153B2 (en) 2017-08-03 2020-01-21 General Electric Company Electronics package with integrated interconnect structure and method of manufacturing thereof
US20230223415A1 (en) * 2022-01-10 2023-07-13 Semiconductor Components Industries, Llc Gapless image sensor packages and related methods

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04223371A (ja) * 1990-12-25 1992-08-13 Sony Corp マイクロレンズアレイ及びこれを用いた固体撮像装置
JPH09232553A (ja) * 1995-12-20 1997-09-05 Sony Corp 光学デバイス
JP2002083948A (ja) * 2000-04-07 2002-03-22 Canon Inc マイクロレンズ、固体撮像装置及びそれらの製造方法
JP2003172782A (ja) * 2001-12-06 2003-06-20 Hamamatsu Photonics Kk Ｘ線像撮像装置及びその製造方法
JP2007080926A (ja) * 2005-09-12 2007-03-29 Renesas Technology Corp 光電変換素子、固定撮像デバイス、撮像装置、画像読み取り装置、および光電変換素子の製造方法
JP2007134725A (ja) * 2005-01-04 2007-05-31 I Square Research Co Ltd 固体撮像装置及びその製造方法
JP2007273586A (ja) * 2006-03-30 2007-10-18 Toshiba Corp 固体撮像素子

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04250665A (ja) 1991-01-10 1992-09-07 Olympus Optical Co Ltd 固体撮像素子の実装方法
JP3166216B2 (ja) * 1991-07-03 2001-05-14 ソニー株式会社 オンチップレンズ付固体撮像装置およびその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04223371A (ja) * 1990-12-25 1992-08-13 Sony Corp マイクロレンズアレイ及びこれを用いた固体撮像装置
JPH09232553A (ja) * 1995-12-20 1997-09-05 Sony Corp 光学デバイス
JP2002083948A (ja) * 2000-04-07 2002-03-22 Canon Inc マイクロレンズ、固体撮像装置及びそれらの製造方法
JP2003172782A (ja) * 2001-12-06 2003-06-20 Hamamatsu Photonics Kk Ｘ線像撮像装置及びその製造方法
JP2007134725A (ja) * 2005-01-04 2007-05-31 I Square Research Co Ltd 固体撮像装置及びその製造方法
JP2007080926A (ja) * 2005-09-12 2007-03-29 Renesas Technology Corp 光電変換素子、固定撮像デバイス、撮像装置、画像読み取り装置、および光電変換素子の製造方法
JP2007273586A (ja) * 2006-03-30 2007-10-18 Toshiba Corp 固体撮像素子

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010268099A (ja) * 2009-05-13 2010-11-25 Honda Motor Co Ltd 車両用撮像装置および車両周辺監視装置
US8847343B2 (en) 2010-11-24 2014-09-30 Hitachi Kokusai Electric, Inc. Method of manufacturing semiconductor device, semiconductor device and substrate processing apparatus
US9123531B2 (en) 2010-11-24 2015-09-01 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, semiconductor device and substrate processing apparatus
US9263251B2 (en) 2010-11-24 2016-02-16 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, semiconductor device and substrate processing apparatus
JP2014060203A (ja) * 2012-09-14 2014-04-03 Sony Corp 固体撮像素子及び電子機器
US11581346B2 (en) 2012-09-14 2023-02-14 Sony Corporation Solid-state image sensor and electronic device
US12068346B2 (en) 2012-09-14 2024-08-20 Sony Group Corporation Solid-state image sensor and electronic device
WO2015186512A1 (ja) * 2014-06-03 2015-12-10 ソニー株式会社 固体撮像装置およびその製造方法、並びに電子機器
US10451775B2 (en) 2014-06-03 2019-10-22 Sony Corporation Solid-state imaging device, production method, and electronic apparatus
JP2016046508A (ja) * 2014-08-22 2016-04-04 采▲ぎょく▼科技股▲ふん▼有限公司ＶｉｓＥｒａ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏｍｐａｎｙ Ｌｉｍｉｔｅｄ ダミーパターンを有する撮像装置
US10249661B2 (en) 2014-08-22 2019-04-02 Visera Technologies Company Limited Imaging devices with dummy patterns
JP2017181626A (ja) * 2016-03-29 2017-10-05 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法および電子機器

Also Published As

Publication number Publication date
US8130314B2 (en) 2012-03-06
JP5171288B2 (ja) 2013-03-27
US20090190009A1 (en) 2009-07-30

Similar Documents

Publication Publication Date Title
JP5171288B2 (ja) 固体撮像装置、固体撮像装置の実装方法、固体撮像装置の製造方法、および電子情報機器
TWI505452B (zh) 固態成像裝置，固態成像裝置之製造方法，及電子裝備
US7964926B2 (en) Image sensing devices including image sensor chips, image sensor package modules employing the image sensing devices, electronic products employing the image sensor package modules, and methods of fabricating the same
US7923798B2 (en) Optical device and method for fabricating the same, camera module using optical device, and electronic equipment mounting camera module
US7265402B2 (en) Solid-state image sensor including a microlens
US7550813B2 (en) Photoelectric converting film stack type solid-state image pickup device, and method of producing the same
US10170511B1 (en) Solid-state imaging devices having a microlens layer with dummy structures
US20190115387A1 (en) Solid-state image sensor, method for producing solid-state image sensor, and electronic device
US7800041B2 (en) Solid-state imaging device and imaging apparatus
US11522002B2 (en) Method for forming semiconductor image sensor
TW201214687A (en) Solid-state imaging element, process for producing solid-state imaging element, and electronic device
CN101789436A (zh) 一种图像传感器及其制造方法
JP2009176949A (ja) 裏面照射型固体撮像装置及びその製造方法
JP2012023319A (ja) 固体撮像素子およびその製造方法、電子情報機器
JP2013084747A (ja) 固体撮像素子およびその製造方法、電子情報機器
JP4503452B2 (ja) 固体撮像装置の製造方法
JP5368070B2 (ja) 固体撮像素子およびその製造方法、電子情報機器
JP2001308299A (ja) 固体撮像素子及びその製造方法
JP2009111130A (ja) 撮像装置及びその製造方法
JP2010205843A (ja) 固体撮像素子およびその製造方法、電子情報機器
JP2007043056A (ja) 半導体装置およびその製造方法
JP4449298B2 (ja) 固体撮像素子の製造方法および固体撮像素子
JP5378077B2 (ja) 固体撮像素子およびその製造方法
KR20060077154A (ko) 시모스 이미지센서의 제조방법
JP2009260089A (ja) 固体撮像装置の製造方法および電子情報機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120529

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120627

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121019

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121225

R150 Certificate of patent or registration of utility model

Ref document number: 5171288

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D04

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250