JP2009171210A - Solid-state imaging apparatus, and electronic camera - Google Patents
Solid-state imaging apparatus, and electronic camera Download PDFInfo
- Publication number
- JP2009171210A JP2009171210A JP2008006834A JP2008006834A JP2009171210A JP 2009171210 A JP2009171210 A JP 2009171210A JP 2008006834 A JP2008006834 A JP 2008006834A JP 2008006834 A JP2008006834 A JP 2008006834A JP 2009171210 A JP2009171210 A JP 2009171210A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current source
- solid
- capacitor
- pixel current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003384 imaging method Methods 0.000 title claims abstract description 134
- 239000003990 capacitor Substances 0.000 claims abstract description 121
- 230000003321 amplification Effects 0.000 claims description 13
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 13
- 238000006243 chemical reaction Methods 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims description 3
- 238000012546 transfer Methods 0.000 description 33
- 230000004048 modification Effects 0.000 description 20
- 238000012986 modification Methods 0.000 description 20
- 230000000875 corresponding effect Effects 0.000 description 18
- 238000010586 diagram Methods 0.000 description 16
- 230000000052 comparative effect Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 230000002596 correlated effect Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000005070 sampling Methods 0.000 description 4
- 230000001276 controlling effect Effects 0.000 description 3
- 230000020169 heat generation Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000368 destabilizing effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
Description
本発明は、固体撮像装置及び電子カメラに関するものである。 The present invention relates to a solid-state imaging device and an electronic camera.
近年、ビデオカメラや静止画用スチルカメラ等の電子カメラが広く一般に普及している。これらの電子カメラには、CCD型や増幅型などのイメージセンサが使用されている。これらのイメージセンサは、入射光の光量に応じて信号電荷を生成する光電変換部を有する画素が行方向(一般には横方向)と列方向(一般には縦方向)にマトリクス状に複数配置されている。 In recent years, electronic cameras such as video cameras and still image still cameras have been widely used. In these electronic cameras, image sensors such as CCD type and amplification type are used. In these image sensors, a plurality of pixels having photoelectric conversion units that generate signal charges according to the amount of incident light are arranged in a matrix in the row direction (generally in the horizontal direction) and in the column direction (generally in the vertical direction). Yes.
増幅型のイメージセンサでは画素の光電変換部にて生成・蓄積された信号電荷を画素に設けられた増幅部に導き、信号電荷に対応した電気信号を画素から出力する。画素は、列ごとに垂直信号線に接続されている。垂直信号線は、画素から上記電気信号を受け取って水平信号線に出力する。水平信号線に転送された電気信号は、出力アンプを介してイメージセンサの外部に出力される。 In the amplification type image sensor, the signal charge generated and stored in the photoelectric conversion unit of the pixel is guided to the amplification unit provided in the pixel, and an electric signal corresponding to the signal charge is output from the pixel. The pixels are connected to the vertical signal line for each column. The vertical signal line receives the electrical signal from the pixel and outputs it to the horizontal signal line. The electrical signal transferred to the horizontal signal line is output to the outside of the image sensor via the output amplifier.
増幅型のイメージセンサには、例えば増幅部に接合型電界効果トランジスタを用いたイメージセンサ(特許文献1)や、増幅部にMOSトランジスタを用いたCMOS型イメージセンサ(特許文献2)などが提案されている。 As an amplification type image sensor, for example, an image sensor using a junction field effect transistor in an amplification unit (Patent Document 1), a CMOS image sensor using a MOS transistor in an amplification unit (Patent Document 2), etc. are proposed. ing.
イメージセンサは、パッケージ等に組み込まれ固体撮像装置の状態となされた後に電子カメラに搭載される。固体撮像装置の部品としては、イメージセンサの他、ノイズを低減させる部品や、イメージセンサを駆動させるための電子部品等が組み込まれることがある。 The image sensor is mounted on an electronic camera after being incorporated into a package or the like to become a solid-state imaging device. As components of the solid-state imaging device, in addition to the image sensor, a component for reducing noise, an electronic component for driving the image sensor, and the like may be incorporated.
増幅型イメージセンサは、各垂直信号線に定電流を生成する画素電流源が配置されている(前記特許文献1においては、例えば図6符号44、特許文献2においては、例えば図2符号117)。周知のように、画素は、蓄積されている電荷をリセットして、画素リセット出力レベルを出力する。また、画素は、リセットされた後に蓄積される電荷に対応する画素信号を出力する。これらの電気信号は、垂直信号線の電圧を画素リセット出力レベルから画素信号出力レベルまで変動させる。この変動によってイメージセンサは、画像情報を得ている。画素電流源は、画素のソースフォロアアンプの負荷として動作し、垂直信号線の電圧が前記画素リセットレベル、あるいは画素信号出力レベルに達するまでの時間を大幅に短縮させる。近年のイメージセンサの画素数は、益々増大する傾向にある。画素数が増大し読み出される電気信号の総数が増大すると、この時間を短縮する技術は益々重要になってくる。具体的な画素電流源の回路、及び、画素電流源に定電流を流させるための画素電流源制御回路の構成は、例えば特許文献3に開示されている。
In the amplification type image sensor, a pixel current source that generates a constant current is arranged in each vertical signal line (for example,
しかしながら、このような画素電流源は、原理的には定電流を生成するはずであるにも拘わらず、電流値が変動することがあった。このため垂直信号線に出力された画素からの電気信号が、正しく読み出されなかった。 However, such a pixel current source may generate a constant current in principle, but the current value may fluctuate. For this reason, the electric signal from the pixel output to the vertical signal line cannot be read out correctly.
これは、画素電流源に供給される電圧の変動が原因である。例えば、特許文献3において、画素電流源はMOSトランジスタを用いているが、このMOSトランジスタのゲート電圧が変動すると、垂直信号線に流れる電流も変動してしまう。
This is due to fluctuations in the voltage supplied to the pixel current source. For example, in
そして、この電圧の変動を生じさせる要因は、次の通りである。第一に、ノイズの影響が挙げられる。画素電流源の周囲には、多々の配線が配置されている。これらの配線にノイズが含まれると、画素電流源に供給される電圧もカップリングされて変動することが考えられる。このような場合には、得られる画像としては、横筋状のランダムノイズが含まれた画質の低い画像となる。 The factors causing this voltage fluctuation are as follows. First, the influence of noise can be mentioned. Many wirings are arranged around the pixel current source. If noise is included in these wirings, the voltage supplied to the pixel current source may be coupled and fluctuate. In such a case, the obtained image is a low-quality image including horizontal streak-like random noise.
第二に、ある垂直信号線に読み出される画素からの電気信号が比較的大きいと(即ち、明るい被写体からの光が照射された画素からの信号)、隣接する垂直信号線に配置されている画素電気流源の電流値が変動してしまうことが考えられる。このような場合にはスミアが生じ、そのノイズが行方向に含まれた画質の低い画像となる。 Second, when an electrical signal from a pixel read out to a certain vertical signal line is relatively large (that is, a signal from a pixel irradiated with light from a bright subject), the pixel arranged in an adjacent vertical signal line It is conceivable that the current value of the electric current source fluctuates. In such a case, smear occurs, and the noise is an image with low image quality that is included in the row direction.
そこで、当業者なら容易に解決する手段として、画素電流源に供給する電圧の配線に容量を付加する構成が考えられる。電気回路技術者ならば、容量が電圧の変動を吸収することは、周知である。例えば、非特許文献1には、容量を用いて電圧の変動を吸収する構成が開示されている。
Therefore, as a means for easily solving by those skilled in the art, a configuration in which a capacitor is added to the wiring of the voltage supplied to the pixel current source can be considered. It is well known to electrical circuit engineers that capacitance absorbs voltage fluctuations. For example, Non-Patent
すなわち、上記容量によりノイズによるAC成分の電圧変動が吸収され、これにより、ノイズの低減された高品質の画像が得られる。よって、この容量は、直接的には「電圧変動を低減する」効果を有するが、実質的には「AC成分のノイズを吸収する」効果を奏している。 That is, voltage fluctuations in the AC component due to noise are absorbed by the capacitance, and thereby a high-quality image with reduced noise can be obtained. Therefore, this capacitance has an effect of “reducing voltage fluctuation” directly, but has an effect of “absorbing AC component noise” substantially.
しかしながら、このようにして電圧変動を吸収するためには、1μF程度の大きな容量値を有する容量が要求される。このような大きな容量値を有する容量を画素電流源に電圧を供給する配線(以下、この配線を「供給配線」と称する)に接続すると、電子カメラの電源を入れてから撮像動作が可能とるまでの時間(シャッタータイムラグ)を長くせねばならないという新たな問題点が生ずる。 However, in order to absorb the voltage fluctuation in this way, a capacitor having a large capacitance value of about 1 μF is required. When a capacitor having such a large capacitance value is connected to a wiring for supplying a voltage to the pixel current source (hereinafter, this wiring is referred to as a “supply wiring”), from when the electronic camera is turned on until an imaging operation is possible This causes a new problem that the time (shutter time lag) must be lengthened.
ここで、一般的な一眼デジタルカメラを考える。一眼デジタルカメラは、光学ファインダーが付いており、またAF(オートフォーカス)、AE(自動露出)のための専用センサーが設けられているため、イメージセンサを常時動作させておく必要はない。そのため、シャッターボタンが押されてからイメージセンサを起動し、撮像動作を行い、撮像終了後、撮像素子の電源供給を停止することが一般的である。 Here, a general single-lens digital camera is considered. Since a single-lens digital camera has an optical viewfinder and is provided with a dedicated sensor for AF (autofocus) and AE (automatic exposure), it is not necessary to always operate the image sensor. For this reason, the image sensor is generally activated after the shutter button is pressed, the imaging operation is performed, and the power supply of the imaging element is stopped after the imaging is completed.
しかし、上記容量に電荷が充電されている間は、供給配線の電圧が所定の電圧になるまで徐々に変動してしまう。したがって、画素電流源が発生させる電流は、供給配線の電圧が所定になるまで徐々に増大する。この間に撮像動作しても正常な画像が得られない。そのため、電子カメラはレリーズボタンが押されてから撮像動作が行われるまで時間を長くする必要がある。すなわち、シャッタータイムラグの長いカメラとなる。 However, while the capacitor is charged with electric charges, the voltage gradually changes until the voltage of the supply wiring reaches a predetermined voltage. Therefore, the current generated by the pixel current source gradually increases until the voltage of the supply wiring becomes predetermined. Even if an imaging operation is performed during this time, a normal image cannot be obtained. Therefore, it is necessary for the electronic camera to increase the time from when the release button is pressed until the imaging operation is performed. That is, the camera has a long shutter time lag.
上記容量の容量値が小さくても、その値に応じて電圧変動を吸収する効果は有している。しかしながら、前に説明した供給配線の電圧の変動を多くのユーザーが納得する程度まで低減させると、電子カメラのシャッタータイムラグが長くなってしまう。近年の電子カメラのユーザーは、ハイエンドユーザーでなくとも画質に関して敏感である。 Even if the capacitance value of the capacitor is small, there is an effect of absorbing voltage fluctuations according to the value. However, if the fluctuations in the voltage of the supply wiring described above are reduced to the extent that many users are satisfied, the shutter time lag of the electronic camera becomes longer. In recent years, users of electronic cameras are not sensitive to image quality even if they are not high-end users.
このように、供給配線の電圧変動を吸収する効果と、シャッタータイムラグの短縮化とは、トレードオフの関係となっていた。 Thus, the effect of absorbing the voltage fluctuation of the supply wiring and the shortening of the shutter time lag have a trade-off relationship.
本発明は、このような問題点に鑑みてなされたものであり、供給配線の電圧変動が十分に吸収され、且つ、シャッタータイムラグが短縮化された固体撮像装置及び電子カメラを提供する。 The present invention has been made in view of such a problem, and provides a solid-state imaging device and an electronic camera in which voltage fluctuation of a supply wiring is sufficiently absorbed and a shutter time lag is shortened.
本発明者は、電圧の変動を吸収するための上記容量に電荷を充電する時間が極めて短縮される構成を見出し、発明するに至った。 The inventor has found and invented a configuration in which the time for charging a charge in the capacitor for absorbing voltage fluctuation is extremely shortened.
そこで、本発明の第1の態様による固体撮像装置は、行方向及び列方向に二次元状に配置され入射光量に対応する信号を出力する複数の画素と、画素列ごとに前記画素と接続され前記信号を画素から受け取る複数の垂直信号線と、前記垂直信号線ごとに設けられ前記垂直信号線に一定電流を供給する画素電流源と、前記画素電流源と供給配線によって接続され前記画素電流源に第1の電圧を供給する画素電流源制御回路と、一方の電極が前記供給配線に接続されて前記第1の電圧が供給され他方の電極にはグランドレベルの電圧が供給される容量と、前記容量の前記一方の電極に接続され第2の電圧を前記容量に供給して前記容量を充電する充電回路とを有することを特徴とする。 Therefore, the solid-state imaging device according to the first aspect of the present invention is connected to the pixels for each pixel column, and a plurality of pixels that are arranged two-dimensionally in the row direction and the column direction and output a signal corresponding to the amount of incident light. A plurality of vertical signal lines for receiving the signals from the pixels; a pixel current source provided for each vertical signal line for supplying a constant current to the vertical signal lines; and the pixel current source connected to the pixel current source by a supply wiring A pixel current source control circuit for supplying a first voltage to the capacitor, a capacitor having one electrode connected to the supply wiring to supply the first voltage, and the other electrode to which a ground level voltage is supplied; And a charging circuit connected to the one electrode of the capacitor to charge the capacitor by supplying a second voltage to the capacitor.
本発明の第2の態様による固体撮像装置は、前記第1の態様において、シリコン基板からなるイメージセンサを有し、少なくとも前記画素、前記垂直信号線、前記供給配線、及び、前記画素電流源は、前記イメージセンサに設けられ、前記容量は、前記イメージセンサの外部に設けられる外付け部品であることを特徴とする。 A solid-state imaging device according to a second aspect of the present invention includes, in the first aspect, an image sensor made of a silicon substrate, wherein at least the pixel, the vertical signal line, the supply wiring, and the pixel current source are The image sensor is provided, and the capacitor is an external component provided outside the image sensor.
本発明の第3の態様による固体撮像装置は、前記第1又は第2の態様において、前記画素は、入射光に応じた電荷を生成し蓄積する光電変換部と、前記電荷がゲート電極に供給され該ゲート電極の電位に応じた信号を出力する増幅部とを有し、前記画素電流源はNMOS型トランジスタからなり、前記供給配線は前記各NMOSトランジスタのゲート電極に共通に接続され、前記画素電流源と前記画素電流源制御回路とでカレントミラー回路が構成され、前記画素電流源制御回路は定電流を発生させ該定電流に対応する電圧を前記第1の電圧として前記各NMOSトランジスタのゲート電極に供給することを特徴とする。 The solid-state imaging device according to a third aspect of the present invention is the solid-state imaging device according to the first or second aspect, wherein the pixel generates and stores a charge corresponding to incident light, and the charge is supplied to the gate electrode. And an amplifying unit that outputs a signal corresponding to the potential of the gate electrode, the pixel current source is an NMOS transistor, the supply wiring is connected in common to the gate electrode of each NMOS transistor, and the pixel A current mirror circuit is configured by the current source and the pixel current source control circuit. The pixel current source control circuit generates a constant current, and a voltage corresponding to the constant current is used as the first voltage to gate the NMOS transistors. It supplies to an electrode.
本発明の第4の態様による固体撮像装置は、前記第1乃至第3のいずれかの態様において、前記充電回路は該固体撮像装置の電源投入時に前記容量の電位が前記第2の電圧に略等しいレベルになるまで前記容量を充電し充電完了後にその動作を停止することを特徴とする。 The solid-state imaging device according to a fourth aspect of the present invention is the solid-state imaging device according to any one of the first to third aspects, wherein the charging circuit has a potential of the capacitance substantially equal to the second voltage when the solid-state imaging device is turned on. The capacitor is charged until the level becomes equal, and the operation is stopped after the charging is completed.
本発明の第5の態様による固体撮像装置は、前記第1乃至第4のいずれかの態様において、前記画素電流源制御回路はオン状態で前記第1の電圧を前記画素電流源に供給しオフ状態で前記第1の電圧より低い電圧を前記画素電流源に供給する第1の切り替えスイッチ部を有し、前記充電回路は前記第1の切り替えスイッチ部がオフ状態からオン状態に移行する時に前記容量の電位が前記第2の電圧に略等しいレベルになるまで前記容量を充電し充電完了後にその動作を停止することを特徴とする。 A solid-state imaging device according to a fifth aspect of the present invention is the solid-state imaging device according to any one of the first to fourth aspects, wherein the pixel current source control circuit is in an on state to supply the first voltage to the pixel current source. A first switching switch unit that supplies a voltage lower than the first voltage to the pixel current source in the state, and the charging circuit includes the first switching switch unit when the first switching switch unit shifts from an off state to an on state. The capacitor is charged until the potential of the capacitor reaches a level substantially equal to the second voltage, and the operation is stopped after the charging is completed.
本発明の第6の態様による固体撮像装置は、前記第1乃至第5のいずれかの態様において、前記充電回路は、前記第2の電圧を発生する電圧発生回路と前記容量への前記第2の電圧の供給状態を切り替えるスイッチとを有し、前記スイッチを所定時間オンすることにより前記容量を充電することを特徴とする。 The solid-state imaging device according to a sixth aspect of the present invention is the solid-state imaging device according to any one of the first to fifth aspects, wherein the charging circuit includes a voltage generation circuit that generates the second voltage and the second to the capacitor. And a switch for switching the voltage supply state, and the capacitor is charged by turning on the switch for a predetermined time.
本発明の第7の態様による固体撮像装置は、前記第6の態様において、前記充電回路は前記容量の前記一方の電極の電位を検出する比較回路をさらに有し、前記比較回路により検出された電位が所定の電圧となったときに前記スイッチをオフしてその動作を停止することを特徴とする。 The solid-state imaging device according to a seventh aspect of the present invention is the solid-state imaging device according to the sixth aspect, wherein the charging circuit further includes a comparison circuit that detects a potential of the one electrode of the capacitor, and is detected by the comparison circuit. When the potential becomes a predetermined voltage, the switch is turned off to stop the operation.
本発明の第8の態様による電子カメラは、行方向及び列方向に二次元状に配置され入射光量に対応する信号を出力する複数の画素と画素列ごとに前記画素と接続され前記信号を画素から受け取る複数の垂直信号線と前記垂直信号線ごとに設けられ前記垂直信号線に一定電流を供給するNMOS型トランジスタからなる画素電流源と前記NMOS型トランジスタのゲート電極を共通接続する供給配線とを少なくとも有するCMOS型イメージセンサと、前記供給配線と接続されて前記画素電流源とカレントミラー回路を構成し前記各NMOS型トランジスタのゲート電極に第1の電圧を供給する画素電流源制御回路と、一方の電極が前記供給配線に接続されて前記第1の電圧が供給され他方の電極にはグランドレベルの電圧が供給される容量と、前記容量の前記一方の電極に接続され第2の電圧を前記容量に供給して前記容量を充電する充電回路と、前記画素から前記信号を出力させる撮像制御部とを有することを特徴とする。 An electronic camera according to an eighth aspect of the present invention includes a plurality of pixels that are two-dimensionally arranged in a row direction and a column direction and that output a signal corresponding to the amount of incident light, and are connected to the pixels for each pixel column. A plurality of vertical signal lines received from the pixel signal source, a pixel current source that is provided for each of the vertical signal lines and supplies a constant current to the vertical signal line, and a supply wiring that commonly connects the gate electrodes of the NMOS transistors. A CMOS image sensor having at least a pixel current source control circuit connected to the supply wiring to form a current mirror circuit with the pixel current source and supplying a first voltage to the gate electrode of each NMOS transistor; A capacitor connected to the supply wiring to supply the first voltage and a ground level voltage to the other electrode; And having a charging circuit for charging the capacitor of the second voltage is connected to one electrode of the capacitor is supplied to the capacitor, and an imaging control unit for outputting the signal from the pixel.
本発明の第9の態様による電子カメラは、前記第8の態様において、前記充電回路は該固体撮像装置の電源投入時に前記容量の電位が前記第2の電圧に略等しいレベルになるまで前記容量を充電し充電完了後にその動作を停止することを特徴とする。 The electronic camera according to a ninth aspect of the present invention is the electronic camera according to the eighth aspect, wherein the charging circuit has the capacity until the potential of the capacity becomes substantially equal to the second voltage when the power of the solid-state imaging device is turned on. And the operation is stopped after the charging is completed.
本発明の第10の態様による電子カメラは、前記第9の態様において、前記画素電流源制御回路はオン状態で前記第1の電圧を前記画素電流源に供給しオフ状態で前記画素電流源にグランドレベルの電圧を供給する第1の切り替えスイッチ部を有し、前記充電回路は前記第1の切り替えスイッチ部がオフ状態からオン状態に移行する時に前記容量の電位が前記第2の電圧に略等しいレベルになるまで前記容量を充電し充電完了後にその動作を停止し、前記撮像制御部は前記第1の切り替えスイッチ部及び前記充電回路を動作させる駆動信号を出力することを特徴とする。 The electronic camera according to a tenth aspect of the present invention is the electronic camera according to the ninth aspect, wherein the pixel current source control circuit supplies the first voltage to the pixel current source when the pixel current source control circuit is in an on state, and supplies the pixel current source when the pixel current source control circuit is off. The charging circuit includes a first changeover switch unit that supplies a ground level voltage, and the charging circuit has a potential of the capacitor substantially equal to the second voltage when the first changeover switch unit shifts from an off state to an on state. The capacitor is charged until the level becomes equal, and the operation is stopped after the charging is completed, and the imaging control unit outputs a drive signal for operating the first changeover switch unit and the charging circuit.
本発明による固体撮像装置は、画素電流源に電圧を供給する配線に接続され電圧の変動を吸収するために設けられた容量に電荷を充電するのに要する時間が極めて短縮される。このため、本発明は、AC成分のノイズを低減させると共に、シャッタータイムラグの短い電子カメラを提供することができる。 In the solid-state imaging device according to the present invention, the time required for charging a capacitor connected to a wiring for supplying a voltage to the pixel current source and absorbing a fluctuation in voltage is extremely shortened. Therefore, the present invention can provide an electronic camera with a reduced shutter time lag while reducing AC component noise.
以下、本発明によるイメージセンサ及びこれを用いた電子カメラについて、図面を参照して説明する。 Hereinafter, an image sensor and an electronic camera using the image sensor according to the present invention will be described with reference to the drawings.
[第1実施形態]
図1は、本発明の第1実施形態に係る電子カメラ1を示す概略ブロック図である。電子カメラ1には撮影レンズ2が装着される。この撮影レンズ2は、レンズ制御部2aによってフォーカスや絞りが駆動される。この撮影レンズ2の像空間には、固体撮像装置3の構成の一つであるイメージセンサ30の撮像面が配置される。本固体撮像装置3にはイメージセンサ30の他、ノイズを吸収するための容量(図4符合50参照)やそれに付随する素子が搭載されるが、詳細は後述する。
[First Embodiment]
FIG. 1 is a schematic block diagram showing an
固体撮像装置3は、撮像制御部4から出力される駆動信号によって駆動され信号を出力する。固体撮像装置3から出力される信号は、信号処理部5、及び、A/D変換部6を介して処理された後、メモリ7に一旦蓄積される。メモリ7は、バス8に接続される。バス8には、レンズ制御部2a、撮像制御部4、マイクロプロセッサ9、焦点演算部10、記録部11、画像圧縮部12及び画像処理部13なども接続される。撮像制御部4は、図面には示していないがタイミングジェネレータ等で構成され、固体撮像装置3の各部に駆動パルス等を供給する。マイクロプロセッサ9には、レリーズ釦などの操作部9aが接続される。また、上記の記録部11には記録媒体11aが着脱自在に装着される。
The solid-
図2は、本固体撮像装置3に搭載されるイメージセンサ30の構成を示す概略回路図である。イメージセンサ30は、シリコン基板で形成されており、CMOS型のイメージセンサとして構成されている。イメージセンサ30は、行方向、列方向に二次元状に配置され入射光量に対応する電気信号を出力する複数の画素20と、画素20から信号を出力するための周辺回路とを有している。図において、画素数は、横に4行縦に4列の16個の画素を示している。しかし、これに限られるものではない。画素20は、周辺回路の駆動信号に従って信号を出力する。画素が二次元状に配置される領域が画素領域31である。
FIG. 2 is a schematic circuit diagram showing the configuration of the
周辺回路は、垂直走査回路21、水平走査回路22、これらと接続されている駆動信号線23,24、画素列ごとに画素と接続され、画素からの電気信号を受け取る垂直信号線25、垂直信号線25ごとに設けられ垂直信号線25に一定電流を供給する画素電流源26、画素電流源制御回路(図2では図示せず。図4符合32参照)、画素電流源26と画素電流源制御回路とを接続し、画素電流源制御回路から電圧を画素電流源26に供給する供給配線(図2では図示せず。図4符合36参照)、垂直信号線25ごとに設けられる相関二重サンプリング回路(CDS)27、相関二重サンプリング回路27から出力される信号を受け取る水平信号線28、出力アンプ29等からなる。なお、画素電流源26は、本図において簡略化された記号で示されているが、より詳細な回路は後述する。
The peripheral circuit includes a
垂直走査回路21、及び、水平走査回路22は、電子カメラ1の撮像制御部4からの指令に基づいて駆動信号を出力する。各画素20は、垂直走査回路21から出力される駆動信号を所定の駆動信号線23から受け取って駆動され、入射光に対応する信号を垂直信号線25に出力する。垂直走査回路21から出力される駆動信号は複数あり、それに伴い駆動信号線23も複数ある。
The
画素20から出力された信号は、相関二重サンプリング回路27にて所定のノイズ除去が施される。そして、水平走査回路22から駆動信号が駆動信号線24を介して出力され、信号は水平信号線28及び出力アンプ29を介して外部に出力される。
The signal output from the
図3は、イメージセンサ30における画素回路図である。本実施形態では、各画素20は、図3に示すように転送トランジスタTaと、ソースフォロアの増幅トランジスタTbと、リセットトランジスタTcと、選択トランジスタTdと、フォトダイオードPDとを有している。トランジスタTa〜Tdは、NチャネルMOSトランジスタで構成されている。従って、そのゲートがHレベル(ハイレベル)になるとオン状態となり、そのゲートがLレベル(ローレベル)になるとオフ状態となる。なお、VDDは電源である。
FIG. 3 is a pixel circuit diagram in the
光電変換部としてのフォトダイオードPDは、入射光量に応じた電荷を生成し蓄積する。蓄積された電荷は、転送トランジスタTaがオン状態とされることにより、増幅トランジスタTbのゲート(電極)に供給される。転送トランジスタTaは、そのゲート(電極)に入力される駆動信号φTGによってオン・オフされる。駆動信号φTGは、垂直走査回路21から出力され駆動信号線23を介して転送トランジスタTaのゲートに印加される。また、電荷は、実際には増幅トランジスタTbのゲートと電気的に接続されるフローティング拡散部FDに転送される。
The photodiode PD as the photoelectric conversion unit generates and accumulates electric charges according to the amount of incident light. The accumulated charge is supplied to the gate (electrode) of the amplification transistor Tb when the transfer transistor Ta is turned on. The transfer transistor Ta is turned on / off by a drive signal φTG input to its gate (electrode). The drive signal φTG is output from the
増幅トランジスタTbは、そのゲート(電極)に供給された電荷による電位に応じた電気信号を生成し出力する。 The amplifying transistor Tb generates and outputs an electrical signal corresponding to the potential due to the charge supplied to its gate (electrode).
選択トランジスタTdは、オン状態とされることによって当該画素と垂直信号線とを電気的に接続状態にする。そして、選択トランジスタTdは、増幅トランジスタTbにて生成された電気信号を垂直信号線に出力させる。選択トランジスタTdは、そのゲート(電極)に入力される駆動信号φSによってオン・オフされる。駆動信号φSは、垂直走査回路21から出力され駆動信号線23を介して選択トランジスタTdのゲートに印加される。
The selection transistor Td is turned on to electrically connect the pixel and the vertical signal line. The selection transistor Td outputs the electric signal generated by the amplification transistor Tb to the vertical signal line. The selection transistor Td is turned on / off by a drive signal φS input to its gate (electrode). The drive signal φS is output from the
リセットトランジスタTcは、オン状態とされることによって増幅トランジスタTbのゲート(及びフローティング拡散部)の電荷を排出し、リセット状態にする。リセットトランジスタTcは、そのゲート(電極)に入力される駆動信号φFDRによってオン・オフされる。駆動信号φFDRは、垂直走査回路21から出力され駆動信号線23を介してリセットトランジスタTcのゲートに印加される。
When the reset transistor Tc is turned on, the charge of the gate (and the floating diffusion portion) of the amplification transistor Tb is discharged, and the reset transistor Tc is reset. The reset transistor Tc is turned on / off by a drive signal φFDR input to its gate (electrode). The drive signal φFDR is output from the
画素20に配置される転送トランジスタTaのゲートは、行方向で共通接続される。リセットトランジスタTc、及び、選択トランジスタTdの各ゲートも同様に行方向でそれぞれ共通接続される。そして、行方向の画素20は同時に駆動される。したがって、行方向に配置される画素20は、対応する垂直信号線25に同時に電気信号を出力する。
The gates of the transfer transistors Ta arranged in the
垂直信号線25に出力された電気信号は、垂直信号線25ごとに配置されるCDS回路27にて周知の相関二重サンプリングが行われて、ノイズが除去される。CDS回路27は、水平走査回路22から駆動信号線24を介して入力される駆動信号によって動作される。
The electrical signal output to the
ノイズが除去され、真の画像信号の成分にされた後の電気信号は、順次垂直信号線25から水平信号線28に出力され、出力アンプ29を介してイメージセンサ30の外部に出力される。なお、図2には図示されていないが、実際には水平信号線28をリセットするリセット部が水平信号線28に接続され、出力アンプ29から信号が外部に出力される毎に水平信号線28がリセットされる。
The electric signal after the noise is removed and converted into a true image signal component is sequentially output from the
図4は、本発明の第1実施形態に係る固体撮像装置3の概略構成を示す回路図である。本固体撮像装置3は、図3を用いて説明したイメージセンサ30、充電回路40、及び、一方の電極50aがイメージセンサ30と電気的に接続され、他方の電極50bがグランド接続される外付け容量50とを有している。外付け容量50は、容量値が1μFであり、AC成分のノイズを吸収して除去する(電圧変動を抑える)格段な効果を有している。なお、容量値は、これに限られるものではない。本実施形態の固体撮像装置3に配置される外付け容量50は、このように容量値が大きく、したがって、電極面積が大きいためにイメージセンサ30内ではなく、外付けとされている。これは、イメージセンサ30のチップ面積を増大させないためである。しかし、本発明はこれに限らず、イメージセンサ30内に配置させてもよい。
FIG. 4 is a circuit diagram showing a schematic configuration of the solid-
ところで、イメージセンサ30は、画素電流源制御回路32を有している。画素電流源制御回路32は、供給配線36によって各画素電流源26と接続され、画素電流源26に所定の電圧を供給する(以下、この所定の電圧をVgと記載することがある)。そして、画素電流源26は、Vgを供給されてその電圧に対応する一定の電流を垂直信号線25に流すように構成されている。なお、画素電流源26、及び、画素電流源制御回路32の具体的な回路構成は後述する。
By the way, the
外付け容量50の一方の電極50aは、画素電流源26にVgを供給する供給配線36と電気的に接続されている。即ち、イメージセンサ内部端子38と供給配線36とを電気的に接続する配線37、外付け容量50の一方の電極50aと電気的に接続された容量側端子51、端子38と端子51とを電気的に接続するワイヤボンディング52により、供給配線36と一方の電極50aとは電気的に接続されている。従って、外付け容量50の一方の電極50aには、画素電流源制御回路32から出力されて画素電流源26に供給される所定の電圧(Vg)と同一の電圧が印加される。なお、配線36、37、ワイヤボンディング52は、僅かであるが抵抗値を有しており、これによる電圧降下が生ずる。この電圧降下を考慮に入れるならば、一方の電極50aに印加される電圧は、厳密にはVgと同一にはならない。しかし、ここでは、このような僅かな電圧降下が生じても実質的に同一の電圧とみなす。
One
そして、本固体撮像装置3は、外付け容量50の他方の電極50bにグランドが接続される。これにより、他方の電極50bにはグランドレベルの電圧が供給される。
In the solid-
外付け容量50の一方の電極50aは、外付け容量50を一定の電圧に急速充電するための充電回路40が接続されている。本固体撮像装置3において、上記の画素電流源制御回路32から外付け容量50の一方の電極50aに対して供給される電圧(Vg)と、充電回路40により外付け容量50を急速充電する際に電極50aに対して供給される電圧(Vc)とは、同一の電圧となるように設定されている。したがって、外付け容量50は、電子カメラ1が起動されたとき等に充電回路40を動作させることで、急速にその充電が完了し、その後は定常状態となる。このため、本電子カメラ1は、AC成分のノイズが除去されつつ、シャッタータイムラグが極めて短縮される。以下、このことについて、図面を用いて詳細に説明する。
One
図6は、比較例に係る固体撮像装置の構成を示す概略回路図である。本図は図4に対応しており、同一の構成要素は同一の符号を記す。この固体撮像装置140は、前記した「当業者なら容易に解決する手段」に該当する。
FIG. 6 is a schematic circuit diagram illustrating a configuration of a solid-state imaging device according to a comparative example. This figure corresponds to FIG. 4, and the same constituent elements bear the same reference numerals. This solid-
比較例に係る固体撮像装置140が本実施形態の固体撮像装置3と異なる点は、外付け容量50の電極50aに接続されている充電回路40が除去されている点にある。
The solid-
この固体撮像装置140に搭載したイメージセンサ30が起動される前において、外付け容量50の一方の電極50aは、電圧が印加されていないため放電され実質的に接地された状態となっている。また、外付け容量50の他方の電極50bは、前述のようにグランドに接続されることで接地されている。イメージセンサ30が起動されると、供給配線36に印加される電圧VGは、0Vから所定の電圧Vgにされる。したがって、外付け容量50の一方の電極50aにはVgが供給される。しかし、外付け容量50の他方の電極50bは、接地されたままである。このため、一方の電極50aと他方の電極50bとの間には電圧差が生じ、外付け容量50にはこの電圧差に応じた電荷量が充電される。電荷が充電される間、前記したとおり供給配線の電圧がVgから変動することになり、電子カメラにはシャッタータイムラグが発生する。
Before the
一般的にVgは、NMOSトランジスタ35、36の閾電圧で決まり、通常その値は約1Vとなる。接地電圧はゼロボルトである。そして、外付け容量50の容量値は、1μF程度と大きい。このため、シャッタータイムラグは、100m秒よりも長くなってしまう。これは、外付け容量50の容量値が大きいので画素電流の安定に要する時間が100m秒程度になり、これにより、電子カメラのシャッタータイムラグは、100m秒よりも長くなってしまうのである。電子カメラのシャッタータイムラグは、画素電流源の安定化に要する時間よりも長くせねばならない。シャッタータイムラグの許される範囲は、電子カメラによっても異なるが、およそ40m秒以内と言われている。そして、それを実現するために画素電流源の安定に許される時間は、20m秒以内である。もちろん、固体撮像装置は、このような外付け容量が除去されたり、容量値の小さな外付け容量にしても良い。しかしながら、このような構成を採用すれば、AC成分によるノイズが除去されない。
In general, Vg is determined by the threshold voltage of the
本実施形態の固体撮像素子3は、外付け容量50の電極50aに、該外付け容量50をVcまで急速充電する充電回路40が接続されている。そして、実質的にVgとVcは、等しくされている。充電に要する時間は、充電する容量の大きさと、回路の内部抵抗の積によって求まる時定数τに応じて決まる。充電回路40の抵抗成分が小さくなるように回路を設計することにより、急速に充電することが出来る。充電が完了した後は、充電回路40は外付け容量50から電気的に切り離され、以降はその動作を停止する。したがって、本実施形態の固体撮像装置3では、比較例の固体撮像装置140において生じていたシャッタータイムラグが十分に短縮される。そして、本電子カメラ1は、AC成分のノイズが除去された高画質な画像を得ることが可能となる。
In the solid-
しかし、設計上VgとVcとが等しくなるように充電回路40を設けても、製造のばらつきや電源投入時の様々な不安定化要因により、シャッタータイムラグを完全になくすことは困難である。ただし、それらを勘案しても、本実施形態の電子カメラは、大幅にシャッタータイムラグを短縮させることが出来る。そして、当然ながら、本固体撮像装置3は、大きな容量値の外付け容量50が配置されるので、AC成分によるノイズが除去され、高画質の画像を得ることができる。
However, even if the charging
なお、本実施形態において、充電回路40は、Vgと実質的に等しいVcを外付け容量50の電極50bに充電しているが、本発明はそれに限らない。Vcは、グランドレベル(即ち、ゼロボルト)よりもVgに近い電圧なら、シャッタータイムラグが低減される。この場合は、外付け容量50が充電回路40により充電される際に一方の電極50aに供給される電圧Vcと、定常状態の電圧Vgとの間に電位差が生ずるので、充電回路40を外付け容量50から電気的に切り離した後に、画素電流源制御回路32によって外付け容量50が充電される。しかしながら、その電位差は、比較例による固体撮像装置140より小さい。このため、本固体撮像装置3は、充電に要する電荷量が比較例による固体撮像装置140より少ないので、充電に要する時間も短縮される。したがって、本実施形態の固体撮像装置3は、シャッタータイムラグが短縮される。
In the present embodiment, the charging
ここで図4に戻って、画素電流源26、画素電流源制御回路32、及び、充電回路40の具体的な回路構成を説明する。画素電流源26は、NMOSトランジスタで構成されている。画素電流源26を構成するNMOSトランジスタは、ソースが接地され、ドレインが垂直信号線25と接続される。画素電流源26を構成する各NMOSトランジスタのゲート(電極)は、共通に供給配線36と接続される。供給配線36は、後述するとおり画素電流源制御回路32と接続されている。
Here, referring back to FIG. 4, specific circuit configurations of the pixel
画素電流源制御回路32は、抵抗34、第1の切り替えスイッチ部を構成するPMOSトランジスタ33、ミラー回路を構成するNMOSトランジスタ35を有している。PMOSトランジスタ33は、そのソースが電源電圧(VDD)と接続され、そのドレインが抵抗34と接続され、そのゲートには駆動信号φstbyが印加される。VDDは、後述するとおり二値の電圧である。ミラー回路を構成するNMOSトランジスタ35は、そのドレインが抵抗34及び自身のゲートと接続され、そのソースが接地されている。そして、NMOSトランジスタ35のゲート(及びドレイン)は、供給配線36と接続され、NMOSトランジスタ35のゲート(及びドレイン)電圧と同一の電圧が画素電流源26を構成する各NMOSトランジスタのゲートに供給される。なお、画素電流源制御回路32が、供給配線36を介して画素電流源26に供給する端子の電圧をVGとする。
The pixel current
これらの構成により、画素電流源制御回路32のミラー回路を構成するNMOSトランジスタ35を流れる電流を基準として、NMOSトランジスタ35とNMOSトランジスタ26のミラー比で決まる電流が、画素電流源26を構成する各NMOSトランジスタに流れる。即ち、画素電流源26と画素電流源制御回路32とでカレントミラー回路が構成されている。画素電流源制御回路32は、一方のVDD電圧(後述する通り本実施形態では5V)が入力されて定電流を発生させ、その電流に対応する電圧を所定の電圧Vgとして画素電流源26の各NMOSトランジスタのゲート(電極)に供給する。また、供給配線36は、外付け容量50の一方の電極50aと接続されており、VG(VDDが5VならばVg)と実質的に同一な電圧が外付け容量の50の一方の電極50aに供給される。
With these configurations, the current determined by the mirror ratio of the
また、本固体撮像装置3は、例えば1秒などの長時間露光の際に画素電流源26をオフするための第1の切り替えスイッチ部としてのPMOSトランジスタ33が配置されている。長時間露光時において、垂直信号線25には定電流を流す必要は無い。つまり、イメージセンサ30において、長時間露光時には画素20からの信号が垂直信号線25に出力されないので、垂直信号線25に一定の電流を流す必要がないのである。よって、長時間露光時には画素電流源26をオフしてイメージセンサ30をスタンバイ状態とすることが可能である。これをオフすれば消費電力を低減することが可能となり、また、発熱を抑えることにより素子特性の安定化にも繋がる。そこで、本電子カメラ1は、長時間露光時においては、固体撮像装置3に配置される第1の切り替えスイッチ部としてのPMOSトランジスタ33のゲートにハイレベルの駆動信号φstbyを印加する。これにより、PMOSトランジスタ33は、オフ状態となり、画素電流源制御回路32のミラー回路を構成するNMOSトランジスタ35から出力される電流が止まり、それに伴って、画素電流源26を構成するNMOSトランジスタに流れる電流も止まる。画素電流源26をオフするのは、露光時間が1/4秒以上としても良いし、或いは、1/2秒以上としても良い。
In the solid-
充電回路40は、電圧発生回路42及び転送ゲート48を有している。電圧発生回路42は、抵抗44、第2の切り替えスイッチ部を構成するPMOSトランジスタ43、バッファ回路47、及び、Vc電位を発生するためのNMOSトランジスタ45(ミラー回路を構成するNMOSトランジスタ35と等価)を有している。第2の切り替えスイッチ部を構成するPMOSトランジスタ43は、そのソースが電源電圧(VDD)と接続され、そのドレインが抵抗44と接続され、そのゲートには駆動信号φstbyが印加される。転送ゲート48には、φSWパルスが接続されており、φSW=Hの場合に転送ゲート48がオン状態となる。VDDは画素電流源制御回路32に入力されるVDDと同一であり、二値の電圧である。Vc電位を発生するためのNMOSトランジスタ45は、そのドレインが抵抗44と自身のゲートとバッファ回路47と接続され、そのソースは接地されている。バッファ回路47は、転送ゲート48を介して、外付け容量50の電極50aと接続されている。この端子の電圧をVCとする。
The charging
この構成により、充電回路40は、一方のVDD電圧(本実施形態では5V)が入力されて、VGと等しい電圧を外付け容量50の電極50aに供給することが可能となる。なお、ここではVcは、Vgと実質的に等しくされているが、グランドレベルよりVgに近い電圧であれば良い。また、電圧発生回路42は、ここでは画素電流源制御回路32と等価な回路を用いて構成されているが、これに限らず、例えば電子ボリュームとレギュレータICを組み合わせた電圧発生回路を用いてもよい。電子ボリュームを用いると、設定されたステップより細かく電圧を変化させることは出来ない。このため、Vcは、Vgと一致させることが出来ない恐れがある。しかし、電子ボリュームを用いるなら、Vcは、最もVgに近接した電圧に設定されればよい。このように設定されたVc、又は、実質的にVgと一致するVcをここでは「略同一」の電圧とする。また、別な方法として、DAコンバーターを用いて目的の電圧を作り出す方法もある。この場合も、前記の電子ボリュームを用いた場合と同様、Vcは、最もVgに近接した電圧に設定されればよい。更に別な方法としては、VGとほぼ同じ電圧(約1.0V)に調整された、充電回路専用の電圧源を別途準備してもよい。
With this configuration, the charging
転送ゲート48は電気的なスイッチとして動作する。イメージセンサ30を起動した直後は、φSWをハイレベルにして、転送ゲート48を所定時間オン状態にする。すると、外付け容量50は、その容量値の大きさと転送ゲート48の持つ抵抗成分の大きさとによって決まる時定数τに応じて、充電回路40により急速に充電される。例えば容量値が1μF、抵抗成分が1kΩとすると、時定数はτ=CRで決まり、約1msecとなる。したがって、5×τ、すなわち5msec程度待てば、電源電圧の99%まで外付け容量50が充電される。その後でφSW=Lとし、転送ゲート48をオフすれば、充電回路40はイメージセンサ30から電気的に切り離される。このようにして、本電子カメラ1は、AC成分ノイズが除去されつつ、シャッタータイムラグが極めて短縮される。
The
上記のような回路動作を実現するために、図1に示すカメラ1の撮像制御部4内のタイミングジェネレータで生成した専用のパルスをφSWパルスとして出力することもできる。あるいは、φSWをHレベルとする必要があるのは、電子カメラ1を起動して固体撮像装置3にVDDが供給された直後、及び、φSTBYパルスがHからLに反転した直後なので、VDD電圧およびφSTBYパルスが所定の変動をしたとき、一定時間Hレベルになる回路を組んで使用しても良い。後者の場合は、φSWは既存の電源とパルスから作り出せるので、タイミングジェネレータは本発明適用前のものを、そのまま利用できる。
In order to realize the circuit operation as described above, a dedicated pulse generated by the timing generator in the imaging control unit 4 of the
また、ここでは、充電回路40の電圧発生回路42は、バッファ回路47を含むように構成されている。しかし、本発明はこれに限らない。電圧発生回路42は、バッファ回路47を含まず、これらが別々の部品として構成されてもよい。そして、電圧発生回路42は、Vcを発生させてバッファ回路47に入力し、バッファ回路47は、転送ゲート48を介してVcを外付け容量50に供給する。或いは、電圧発生回路42とバッファ回路47との間にレベルシフト回路を挿入し(又はバッファ回路47がレベルシフト機能を有するバッファ回路とし)、電圧発生回路42はVcとは異なる電圧を発生させて、バッファ回路47が転送ゲート48を介してVcを外付け容量50に供給しても良い。
Here, the
[第1実施形態の変形例]
図5は、充電回路40を図4とは別の回路構成とした固体撮像装置3の変形例の構成を示す概略回路図である。この変形例に示す充電回路40は、図4で説明した電圧発生回路42及び転送ゲート48に加えて、さらに比較回路49を有している。なお、図4とは異なり、本変形例において電圧発生回路42はバッファ回路47を含まない。
[Modification of First Embodiment]
FIG. 5 is a schematic circuit diagram showing a configuration of a modification of the solid-
比較回路49の一方の入力端子は、電圧発生回路42内のNMOSトランジスタ45のゲート及びドレインと接続されている。これにより、比較回路49の一方の入力端子にはNMOSトランジスタ45の閾電圧が入力される。この閾電圧は、Vgと同じ約1.0Vである。比較回路49の他方の入力端子は、外付け容量50の電極50aに接続されている。これにより、外付け容量50の一方の電極50aの電位が比較回路49によって検出される。比較回路49からの出力は、φSWとして転送ゲート48に入力される。
One input terminal of the
図6の変形例における回路動作を説明する。固体撮像装置3に電源が供給されてVDDがHレベルとなり、かつイメージセンサ30がスタンバイ状態以外の場合に、充電回路40がその動作を開始する。外付け容量50の電極50aの電圧が低い間は、比較回路49の出力すなわちφSWはHレベルとなる。このとき、転送ゲート48がオンとなるため、外付け容量50の電極50aにVDDが供給され、外付け容量50が充電される。その後、外付け容量50が充電されて電極50aの電圧が上昇し、目的の閾値電圧を超えると、比較回路49の出力すなわちφSWが反転してLレベルとなる。すると、転送ゲート48がオフし、充電回路40はイメージセンサ30から電気的に切り離される。
The circuit operation in the modification of FIG. 6 will be described. When power is supplied to the solid-
なお、比較回路49の入力は、シュミットトリガー入力となっている。すなわち、NMOSトランジスタ45の閾電圧が1Vの場合、外付け容量50の電極50aの電位が1Vを超えると、比較回路49の出力がLからHに反転する。しかし、いちど反転を起こすと、(1−Δ)Vまで下がって初めて比較回路49の出力がHからLに戻る。このΔの値は、イメージセンサ30のノイズや電源変動によって生じるVG電位の変動よりも十分大きく設定することが好ましい。例えば、Δ=0.5Vとすれば、比較回路49の出力がLからHに反転するための閾値は1.0Vとなり、HからLに反転するための閾値は0.5Vとなる。ここで、通常のイメージセンサ30の動作時にノイズや電源電圧変動によってVGが変動する大きさは0.5Vよりも十分小さい。そのため、外付け容量50を充電する必要がある時のみ充電回路40が働き、それ以外の時は充電回路40が不用意に動作することを防止することが出来る。
Note that the input of the
以上説明した変形例では、充電回路40を制御するためのパルス(φSW)は比較回路49によって自動的に生成されるため、外部から供給する必要が無くなる。これにより、タイミングジェネレータからφSWを出力する必要がなく、本発明適用前のものをそのまま利用できる。
In the modification described above, the pulse (φSW) for controlling the charging
図7は、本実施形態に係る電子カメラ1の撮像制御部4が出力する駆動信号φstby、制御信号φSW及び電源電圧VDDと、固体撮像装置3が生成するVG及びVCの関係を示すタイミングチャートである。なお、VGは画素電流源制御回路32が外付け容量50の電極50aに供給する電圧であり、VCは充電回路40が外付け容量50を充電するために電圧発生回路42によって発生する電圧である。制御信号φSWは、充電回路40の動作・非動作状態を制御するパルスである。駆動信号φstby及び電源電圧VDDは、画素電流源制御回路32及び画素電流源26が定電流を流すための信号であるので、ここでは「電流電圧作成信号」と称す。なお、制御信号φSWもこの電流電圧作成信号に含まれるものとする。また、(a)は露光時間が通常(およそ1/4秒未満)である場合を示し、(b)は露光が長時間(およそ1/4秒以上)である場合を示す。
FIG. 7 is a timing chart showing the relationship between the drive signal φstby, the control signal φSW and the power supply voltage VDD output from the imaging control unit 4 of the
先ず、図7(a)のタイミングチャートを用いて、電子カメラ1の動作を絡めて露光時間が通常であるときの電流電圧作成信号と各切り替えスイッチ部の駆動との関係を説明する。T1までの初期状態において、電子カメラ1の電源は入っているがイメージセンサ30は停止している。マイクロプロセッサ9(図1参照)は、撮像制御部4にイメージセンサ30を停止状態にする指令を出力する。
First, using the timing chart of FIG. 7A, the relationship between the current voltage generation signal and the drive of each changeover switch unit when the exposure time is normal with the operation of the
撮像制御部4は、マイクロプロセッサ9の指令に基づきイメージセンサ30が停止状態となるための電流電圧作成信号を出力する。即ち、電源電圧(以下、VDD)は0V、駆動信号φstbyはローレベル(L)が出力される。この状態では、イメージセンサ30、および、充電回路40いずれにも、電源が供給されていないため、イメージセンサ30は動作せず、停止状態となる。このため、外付け容量50の電極50aは、電圧が印加されずグランドレベルの0Vとなる。
The imaging control unit 4 outputs a current voltage generation signal for causing the
T1の時点において、電子カメラ1のシャッターボタンが押されると、マイクロプロセッサ9は、撮像制御部4に対して、固体撮像装置3の電源を投入し、固体撮像装置3に搭載されたイメージセンサ30を停止状態から起動状態にさせる指令を出力する。撮像制御部4は、その指令に基づき電流電圧作成信号を出力する。なお、撮像制御部4は、電流電圧作成信号以外の駆動信号も出力するが、ここではその説明を省略する。撮像制御部4は、マイクロプロセッサ9の指令に基づき、VDDを0Vから5Vに電圧を変えてイメージセンサ30に出力する。また、撮像制御部4は、引き続きローレベルの駆動信号φstbyを出力する。このとき、第1の切り替えスイッチ部を構成するPMOSトランジスタ33は、オン状態である。VDDが5Vになることによって、画素電流源制御回路32が動作して定電流が流れるようになる。そして、画素電流源制御回路32は、その定電流に対応する所定の電圧Vgを供給配線36に供給する。ここでは、Vgは1Vである。よって、VGは0Vから1Vに変化する。
When the shutter button of the
また、T1の時点において、撮像制御部4からローレベルの駆動信号φstbyが出力されることで、第2の切り替えスイッチ部を構成するPMOSトランジスタ43はオン状態である。VDDが5Vになると、電圧発生回路42は所定の電圧Vcを出力する。ここでは、Vcは1Vである。よって、VCは0Vから1Vに変化する。このとき撮像制御部4は、制御信号φSWをHレベルとする。すると転送ゲート48がオン状態となり、充電回路40が動作し、外付け容量50の一方の電極50aにVc(1V)が供給される。これにより、外付け容量50が充電される。
At the time T1, the low-level drive signal φstby is output from the imaging control unit 4, so that the
以上説明したように、T1の時点において、イメージセンサ30が停止状態から起動状態となると、画素電流源制御回路32が出力する電圧VGと、充電回路40が電圧発生回路42により出力する電圧VCとが、0Vから1Vに急速に変化する。充電回路40は、内部抵抗が十分に小さく設計されており、急速に外付け容量50の充電を完了することができる。そのため、電源投入直後に、外付け容量50の充電は完了し、電圧VGは供給配線36に供給され、画素電流源26による定電流の発生に用いられる。かつ、外付け容量50によってAC成分のノイズが吸収される。従って、電子カメラ1のシャッタータイムラグが短縮される。
As described above, when the
電極50aが所定の電圧となり、外付け容量50の充電が完了した後で、撮像制御部4はφSWをLレベルに下げる。すると転送ゲート48がオフ状態となる。その結果、充電回路40はイメージセンサ30から電気的に切り離される。これにより、外付け容量50の充電完了後は充電回路40の動作を停止して、充電回路40がイメージセンサ30の動作に不要な影響等を及ぼすのを避けることができる。
After the
また、画素電流源26を構成するNMOSトランジスタのゲート(電極)にVgが供給されることにより、画素電流源26は、その動作を開始して定電流を垂直信号線25に流す。画素電流源26が動作することにより、画素20は、垂直信号線25に入射光量に応じた電気信号を出力することが可能となる。その後、不図示の駆動信号に従って、画素20から電気信号が出力される。
Further, when Vg is supplied to the gate (electrode) of the NMOS transistor constituting the pixel
T1からT2の期間において、イメージセンサ30は、指定された露光時間(1/4秒未満)にて光電変換された電荷を生成し蓄積する。電子カメラ1は、イメージセンサ30から光電変換された電荷の量に応じた電気信号を出力させ、信号処理、画像圧縮、記録など所定の処理を施す。そして、それらの処理が終了したT2の時点において、マイクロプロセッサ9は、起動状態から停止状態に制御させる指令を撮像制御部4に出力する。この指令に基づき、撮像制御部4は、VDDを0Vに変化させてイメージセンサ30に出力する。イメージセンサ30は再度停止状態とされ、VG及びVCは0Vにされる。
In the period from T1 to T2, the
次に、図7(b)のタイミングチャートを用いて、電子カメラ1の動作を絡めて露光時間が長時間であるときの電流電圧作成信号と各切り替えスイッチ部の駆動の関係を説明する。なお、T1までの期間、及び、T2以降の期間は、イメージセンサ30が停止状態である期間であり、図7(a)と説明が重複する。よって、ここでは重複する説明を極力省略し、図7(a)とは異なる駆動を行うT3からT4の期間について重点的に説明する。
Next, using the timing chart of FIG. 7B, the relationship between the current voltage generation signal and the driving of each changeover switch unit when the exposure time is long with the operation of the
T1の時点において、撮像制御部4は、マイクロプロセッサ9の指令に基づき、VDDを0Vから5Vに電圧を変えてイメージセンサ30に出力する。この時の動作は、図7(a)の説明と同じであり、急速に外付け容量50に充電が行われることにより、シャッタータイムラグが短縮される。
At time T1, the imaging control unit 4 changes the voltage from VDD to 0V and outputs it to the
T3からT4の期間は、露光期間である。図7(b)においては、露光時間は1/4秒以上の長時間であり、この期間においてイメージセンサ30は、スタンバイ状態とされる。ここで、イメージセンサ30のスタンバイ状態とは、VDDは5Vを維持されており、イメージセンサ30に電源電圧5Vが印加されている状態を言う。このため、スタンバイ状態において、各画素20は光電変換して電荷を蓄積させる状態が維持されている。
A period from T3 to T4 is an exposure period. In FIG. 7B, the exposure time is a long time of 1/4 second or longer, and the
T3の時点に至り、マイクロプロセッサ9は、露光を開始させる指令を撮像制御部4に出力すると共に、イメージセンサ30をスタンバイ状態に制御させる指令を撮像制御部4に出力する。この指令に基づき、撮像制御部4は、イメージセンサ30に露光を開始させる。具体的には撮像制御部4は、電子カメラ1のメカシャッターを開く。或いは、電子シャッターを実行するならば、撮像制御部4は、フォトダイオードに蓄積されている電荷を排出させる。
At time T3, the
また、撮像制御部4は、VDDを5Vのまま保持させつつ、駆動信号φstbyをローレベル(L)からハイレベル(H)に変えてイメージセンサ30に出力する。このとき、画素電流源制御回路32において、第1の切り替えスイッチ部を構成するPMOSトランジスタ33は、ハイレベルの駆動信号φstbyをゲート(電極)に受けてオフ状態とされる。よって、ミラー回路を構成するNMOSトランジスタ35のドレインにはVDDが印加されない。このため、NMOSトランジスタ35のドレインは5Vから0Vに変化し、画素電流源制御回路32はオフ状態となる。これに伴い、VGはVg(1V)から0Vに変化し、画素電流源26もオフ状態となる。即ち、画素電流源制御回路32は、第1の切り替えスイッチ部を構成するPMOSトランジスタ33がオフ状態のときに、Vgより低い電圧である0V(グランドレベル)の電圧を画素電流源26に供給する。画素電流源制御回路32及び画素電流源26が動作しておらず、また、垂直信号線25に一定の電流が流れないので、消費電力は低減され、発熱も抑えられる。しかしながら、VDDは5Vに保持されているので、スタンバイ状態でありながら、画素20は入射光に応じた電荷を生成し蓄積する状態を維持している。
Further, the imaging control unit 4 changes the drive signal φstby from the low level (L) to the high level (H) and outputs it to the
T4の時点において、マイクロプロセッサ9は、露光を終了させる指令を撮像制御部4に出力すると共に、イメージセンサ30をスタンバイ状態から起動状態に制御させる指令を撮像制御部4に出力する。この指令に基づき、撮像制御部4は、イメージセンサ30の露光を終了させる。具体的には、電子カメラ1のメカシャッターを閉じる。或いは、イメージセンサ30が特許文献1に開示されたように全画素同時露光を可能とする構成ならば、転送トランジスタをオンさせることによって、フォトダイオードから電荷を転送させる。また、撮像制御部4は、駆動信号φstbyをハイレベル(H)からローレベル(L)に変えて固体撮像装置3に出力する。画素電流源制御回路32において、第1の切り替えスイッチ部を構成するPMOSトランジスタ33は、ローレベルの駆動信号φstbyをゲート(電極)に受けてオン状態とされる。これに伴い、VDDと画素電流源制御回路32とが接続される。VDDは5Vに維持されている。よって、画素電流源制御回路32は、動作を開始して一定の電流が流れ、その一定電流に対応する所定の電圧Vgを供給配線36に供給する。
At time T4, the
このとき、充電回路40の電圧発生回路42において、第2の切り替えスイッチ部を構成するPMOSトランジスタ43はローレベル(L)の駆動信号φstbyをゲート(電極)に受けてオン状態とされる。よって、NMOSトランジスタ45はNMOSトランジスタ35と同じ動作状態となり、電圧発生回路42から出力されるVCが0VからVc(1V)に変化する。それと同時に、撮像制御部4はφSWをHレベルとする。すると転送ゲート48がオン状態となるため、充電回路40は、外付け容量50の一方の電極50aにVc(1V)を供給して、外付け容量50を充電する。この結果、イメージセンサ30がスタンバイ状態から起動状態に変化しても、外付け容量50は急速に充電される。その結果、イメージセンサ30がスタンバイ状態から復帰した直後、直ちに外付け容量50が充電完了の状態となる。これに伴い、イメージセンサ30はスタンバイ状態からの復帰動作時間が短縮され、電子カメラ1はシャッタータイムラグが短縮される。
At this time, in the
外付け容量50の充電が完了すると、T1の時同様、撮像制御部4はφSWをLレベルに下げる。すると転送ゲート48がオフ状態となり、充電回路40がイメージセンサ30から電気的に切り離される。これにより、外付け容量50の充電完了後は充電回路40の動作を停止して、充電回路40がイメージセンサ30の動作に不要な影響等を及ぼすのを避けることができる。
When charging of the
このように、T3からT4の期間においては、T1までの期間及びT2以降の期間とは異なり、VDDが5Vでありながら、イメージセンサ30はスタンバイ状態とされる。
As described above, in the period from T3 to T4, unlike the period from T1 to the period after T2, the
本実施形態において、T3からT4の期間は、露光時間であり且つスタンバイ状態の期間とされている。しかし、本発明はこれに限らず、イメージセンサ30がスタンバイ状態とされる期間は、露光時間より短くされても良い。前記したように、例えVgとVcとを等しく設計しても、製造誤差等により僅かにずれる恐れがある。VgとVcがずれると、外付け容量50は電荷が充電され、充電される電荷量に応じてイメージセンサ30は、スタンバイ状態からの復帰に要する時間が長くなる。従って、スタンバイ状態から起動状態への移行時点は、VgとVcの許される最大のずれ量を予め想定し、充電時間を考慮して、露光終了時間より前に設定されるのが好ましい。このようにすれば、露光終了時点には、イメージセンサ30は、各画素から電気信号を出力できる状態とされる。このため、電子カメラ1は、シャッタータイムラグを短縮することが可能となる。
In the present embodiment, a period from T3 to T4 is an exposure time and a standby state period. However, the present invention is not limited to this, and the period during which the
さらに、本実施形態においては、VgとVcは、略同一とされている。しかし、Vcを0VよりVgに近い電圧に設定するなら、VgとVcの差と、外付け容量50の容量値からスタンバイ状態からの復帰に要する時間を求め、それにより、スタンバイ状態から起動状態への移行時点を設定すればよい。
Furthermore, in this embodiment, Vg and Vc are substantially the same. However, if Vc is set to a voltage closer to Vg than 0 V, the time required to return from the standby state is obtained from the difference between Vg and Vc and the capacitance value of the
スタンバイ状態から起動状態へ復帰するのに要する時間が短ければ、それだけ、画素信号読み出し動作を開始する直前に画素電流源の復帰動作を開始すれば良くなり、消費電力低減や発熱の影響の低減に効果がある。 If the time required to return from the standby state to the start-up state is short, it is only necessary to start the return operation of the pixel current source immediately before starting the pixel signal readout operation, thereby reducing the power consumption and the influence of heat generation. effective.
また、本実施形態において、VDDは0Vと5Vの二値としたが、これに限らず、例えば0Vと6Vとしても良い。 In this embodiment, VDD is a binary value of 0V and 5V. However, the present invention is not limited to this, and may be 0V and 6V, for example.
また、本実施形態において、画素電流源26、画素電流源制御回路32は、単純な回路構成にて示している。しかし、本発明はこれに限られない。図8は、本発明の第1実施形態に係る固体撮像装置に搭載するイメージセンサの変形例である。本変形例のイメージセンサ60がイメージセンサ30と異なる点は、画素電流源26に換えて画素電流源66が配置され、画素電流源制御回路32に換えて画素電流源制御回路62が配置されている点のみである。
In the present embodiment, the pixel
画素電流源66は、NMOSトランジスタ67、68が2段のカスコード回路で構成されている。即ち、図の上の段のNMOSトランジスタ67は、ドレインが垂直信号線25に接続され、ソースが下の段のNMOSトランジスタ68のドレインに接続され、ゲート電極は供給配線69に接続される。図の下の段のNMOSトランジスタ68は、ドレインが上の段のNMOSトランジスタ67のソースに接続され、ソースがグランドに接続され、ゲート電極は供給配線36に接続される。そして、それに伴い、画素電流源制御回路62のミラー回路65、35は、2段で構成されている。即ち、上の段の負荷トランジスタ65は、ドレイン及びゲートが抵抗34及び供給配線69と接続され、ソースは下の段のNMOSトランジスタ35のドレインに接続される。下の段のNMOSトランジスタ35は、ドレイン及びゲートが上の段のNMOSトランジスタ65のソースと供給配線36に接続され、ソースは接地されている。
The pixel
そして、画素電流源66と画素電流源制御回路62とで、カレントミラー回路を構成している。このようなカスコード回路による画素電流源66は、1段によるカレントミラー回路に比べて垂直信号線25に流れる電流が更に一定となり易く、より好ましい。
The pixel
本変形例において、素子の動作原理上、垂直信号線25の電流値を決定しているのは、グランドに近い側のNMOSトランジスタである。従って、外付け容量の一方の電極は、グランドに近い側のNMOSトランジスタのゲート電極に電圧を供給する供給配線36に接続すればよい。このようにすれば、AC成分によるノイズは、外付け容量に吸収される。また、外付け容量の他方の電極には、第1実施形態にて説明した電圧発生器が接続される。これにより、シャッタータイムラグが短縮される。
In this modification, the current value of the
[第2実施形態]
図9は、本発明の第2実施形態に係る固体撮像装置63の構成を示す概略回路図である。本図は図4に対応しており、同一の構成要素は同一の符号を記し説明を省略する。本固体撮像装置63が第1実施形態の固体撮像装置3と異なる点は、図4に示すように固体撮像装置3ではイメージセンサ30の外部に充電回路40が設けられていたのに対して、本固体撮像装置63では充電回路80がイメージセンサ70内に配置されている点にある。
[Second Embodiment]
FIG. 9 is a schematic circuit diagram showing the configuration of the solid-
図9の回路では、充電回路80は、電圧発生回路82及び転送ゲート88を有している。電圧発生回路82は、抵抗84、第2の切り替えスイッチ部を構成するPMOSトランジスタ83、負荷トランジスタを構成するNMOSトランジスタ85、及び、バッファ回路87を有している。第2の切り替えスイッチ部を構成するPMOSトランジスタ83は、そのソースが電源電圧(VDD)と接続され、そのドレインが抵抗84と接続され、そのゲートには駆動信号φstbyが印加される。なお、駆動信号φstby及びVDDは、画素電流源制御回路32にも供給されている。VDDは、5Vと0Vの二値である。負荷トランジスタを構成するNMOSトランジスタ85は、そのドレインが抵抗84と自身のゲートと接続され、そのソースは接地されている。また、このNMOSトランジスタ85のドレイン(及びゲート)は、バッファ回路87、及び転送ゲート88を介して、配線37に接続される。即ち、NMOSトランジスタ85のドレインは、バッファ回路87、転送ゲート88、配線37、イメージセンサ内部端子38、ワイヤボンディング52及び容量側端子51を介して、外付け容量50の電極50aと電気的に接続される。
In the circuit of FIG. 9, the charging
充電回路80は、VDDが5Vであるなら、電圧発生回路82から出力するVCを一定の電圧Vc(ここでは1V)にする。そして、φSWがHレベルであるときに、転送ゲート88をオンしてVCを外付け容量50の電極50aに供給し、外付け容量50を急速に充電する。なお、駆動信号φstby、φSW、及びVDDと、イメージセンサ70や電子カメラ1の動作は、実施形態1と同様であり、ここでは説明を省略する。
If VDD is 5V, the charging
[第2実施形態の変形例]
図10は、充電回路80を図9とは別の回路構成とした固体撮像装置63の変形例の構成を示す概略回路図である。この変形例に示す充電回路80は、図5に示す第1実施形態の変形例に係る固体撮像装置3の充電回路40と同様の構成を有している。すなわち、本変形例において充電回路80は、図9で説明した電圧発生回路82及び転送ゲート88に加えて、さらに比較回路89を有している。なお、図9とは異なり、本変形例において電圧発生回路82はバッファ回路87を含まない。
[Modification of Second Embodiment]
FIG. 10 is a schematic circuit diagram showing a configuration of a modification of the solid-
本変形例においても、図9と同様に、電圧発生回路82、転送ゲート88及び比較回路89は、図5の電圧発生回路42、転送ゲート48及び比較回路49と同じ接続関係で接続されている。その状態で、充電回路80がイメージセンサ70内に配置されている。
Also in this modification, the
以上説明した第2実施形態及びその変形例のように、充電回路80がイメージセンサ70内に配置されると、固体撮像装置63の組立部品の数を低減させることが可能となる。このため、固体撮像装置63を構成する部品の在庫管理が容易になり、また、製造工程も簡略される。
When the charging
1 電子カメラ
3,63,140 固体撮像装置
4 撮像制御部
9 マイクロプロセッサ
20 画素
25 垂直信号線
26,66 画素電流源
30,60,70 イメージセンサ
31 画素領域
32,62 画素電流源制御回路
36 供給配線
40,80 充電回路
42,82 電圧発生回路
48,88 転送ゲート
49,89 比較回路
50 外付け容量
1 Electronic camera
3, 63, 140 Solid-state imaging device 4
Claims (10)
画素列ごとに前記画素と接続され、前記信号を画素から受け取る複数の垂直信号線と、
前記垂直信号線ごとに設けられ、前記垂直信号線に一定電流を供給する画素電流源と、
前記画素電流源と供給配線によって接続され、前記画素電流源に第1の電圧を供給する画素電流源制御回路と、
一方の電極が前記供給配線に接続されて前記第1の電圧が供給され、他方の電極にはグランドレベルの電圧が供給される容量と、
前記容量の前記一方の電極に接続され、第2の電圧を前記容量に供給して前記容量を充電する充電回路とを有することを特徴とする固体撮像装置。 A plurality of pixels arranged two-dimensionally in a row direction and a column direction and outputting a signal corresponding to the amount of incident light;
A plurality of vertical signal lines connected to the pixels for each pixel column and receiving the signals from the pixels;
A pixel current source provided for each of the vertical signal lines and supplying a constant current to the vertical signal lines;
A pixel current source control circuit connected to the pixel current source by a supply wiring and supplying a first voltage to the pixel current source;
One electrode is connected to the supply wiring to supply the first voltage, and the other electrode is supplied with a ground level voltage;
A solid-state imaging device, comprising: a charging circuit connected to the one electrode of the capacitor and supplying a second voltage to the capacitor to charge the capacitor.
シリコン基板からなるイメージセンサを有し、
少なくとも前記画素、前記垂直信号線、前記供給配線、及び、前記画素電流源は、前記イメージセンサに設けられ、
前記容量は、前記イメージセンサの外部に設けられる外付け部品であることを特徴とする固体撮像装置。 The solid-state imaging device according to claim 1,
It has an image sensor consisting of a silicon substrate,
At least the pixel, the vertical signal line, the supply wiring, and the pixel current source are provided in the image sensor,
The solid-state imaging device according to claim 1, wherein the capacitor is an external part provided outside the image sensor.
前記画素は、入射光に応じた電荷を生成し蓄積する光電変換部と、前記電荷がゲート電極に供給され該ゲート電極の電位に応じた信号を出力する増幅部と、を有し、
前記画素電流源はNMOS型トランジスタからなり、
前記供給配線は、前記各NMOSトランジスタのゲート電極に共通に接続され、
前記画素電流源と前記画素電流源制御回路とでカレントミラー回路が構成され、
前記画素電流源制御回路は、定電流を発生させ、該定電流に対応する電圧を前記第1の電圧として前記各NMOSトランジスタのゲート電極に供給することを特徴とする固体撮像装置。 The solid-state imaging device according to claim 1 or 2,
The pixel includes a photoelectric conversion unit that generates and accumulates charge according to incident light, and an amplification unit that outputs a signal according to the potential of the gate electrode when the charge is supplied to the gate electrode,
The pixel current source comprises an NMOS transistor,
The supply wiring is connected in common to the gate electrode of each NMOS transistor,
The pixel current source and the pixel current source control circuit constitute a current mirror circuit,
The pixel current source control circuit generates a constant current and supplies a voltage corresponding to the constant current to the gate electrode of each NMOS transistor as the first voltage.
前記充電回路は、該固体撮像装置の電源投入時に、前記容量の電位が前記第2の電圧に略等しいレベルになるまで前記容量を充電し、充電完了後にその動作を停止することを特徴とする固体撮像装置。 The solid-state imaging device according to any one of claims 1 to 3,
The charging circuit charges the capacitor until the potential of the capacitor reaches a level substantially equal to the second voltage when the power of the solid-state imaging device is turned on, and stops the operation after the charging is completed. Solid-state imaging device.
前記画素電流源制御回路は、オン状態で前記第1の電圧を前記画素電流源に供給し、オフ状態で前記第1の電圧より低い電圧を前記画素電流源に供給する第1の切り替えスイッチ部を有し、
前記充電回路は、前記第1の切り替えスイッチ部がオフ状態からオン状態に移行する時に、前記容量の電位が前記第2の電圧に略等しいレベルになるまで前記容量を充電し、充電完了後にその動作を停止することを特徴とする固体撮像装置。 The solid-state imaging device according to any one of claims 1 to 4,
The pixel current source control circuit supplies a first voltage to the pixel current source in an on state, and supplies a voltage lower than the first voltage to the pixel current source in an off state. Have
The charging circuit charges the capacitor until the potential of the capacitor reaches a level substantially equal to the second voltage when the first changeover switch unit shifts from an off state to an on state. A solid-state imaging device characterized in that the operation is stopped.
前記充電回路は、前記第2の電圧を発生する電圧発生回路と、前記容量への前記第2の電圧の供給状態を切り替えるスイッチとを有し、前記スイッチを所定時間オンすることにより前記容量を充電することを特徴とする固体撮像装置。 The solid-state imaging device according to any one of claims 1 to 5,
The charging circuit includes a voltage generation circuit that generates the second voltage and a switch that switches a supply state of the second voltage to the capacitor, and the capacitor is turned on by turning on the switch for a predetermined time. A solid-state imaging device that is charged.
前記充電回路は、前記容量の前記一方の電極の電位を検出する比較回路をさらに有し、前記比較回路により検出された電位が所定の電圧となったときに前記スイッチをオフしてその動作を停止することを特徴とする固体撮像装置。 The solid-state imaging device according to claim 6,
The charging circuit further includes a comparison circuit that detects a potential of the one electrode of the capacitor, and when the potential detected by the comparison circuit becomes a predetermined voltage, the switch is turned off to perform the operation. A solid-state imaging device which is stopped.
前記供給配線と接続されて前記画素電流源とカレントミラー回路を構成し、前記各NMOS型トランジスタのゲート電極に第1の電圧を供給する画素電流源制御回路と、
一方の電極が前記供給配線に接続されて前記第1の電圧が供給され、他方の電極にはグランドレベルの電圧が供給される容量と、
前記容量の前記一方の電極に接続され、第2の電圧を前記容量に供給して前記容量を充電する充電回路と、
前記画素から前記信号を出力させる撮像制御部とを有することを特徴とする電子カメラ。 A plurality of pixels arranged two-dimensionally in a row direction and a column direction and outputting a signal corresponding to an incident light amount; a plurality of vertical signal lines connected to the pixels for each pixel column and receiving the signals from the pixels; A CMOS image sensor having at least a pixel current source including an NMOS transistor provided for each vertical signal line and supplying a constant current to the vertical signal line, and a supply wiring commonly connecting gate electrodes of the NMOS transistors; ,
A pixel current source control circuit connected to the supply wiring to form a current mirror circuit with the pixel current source, and supplying a first voltage to the gate electrode of each NMOS transistor;
One electrode is connected to the supply wiring to supply the first voltage, and the other electrode is supplied with a ground level voltage;
A charging circuit connected to the one electrode of the capacitor and supplying a second voltage to the capacitor to charge the capacitor;
An electronic camera comprising: an imaging control unit that outputs the signal from the pixel.
前記充電回路は、該固体撮像装置の電源投入時に、前記容量の電位が前記第2の電圧に略等しいレベルになるまで前記容量を充電し、充電完了後にその動作を停止することを特徴とする電子カメラ。 The electronic camera according to claim 8,
The charging circuit charges the capacitor until the potential of the capacitor reaches a level substantially equal to the second voltage when the power of the solid-state imaging device is turned on, and stops the operation after the charging is completed. Electronic camera.
前記画素電流源制御回路は、オン状態で前記第1の電圧を前記画素電流源に供給しオフ状態で前記画素電流源にグランドレベルの電圧を供給する第1の切り替えスイッチ部を有し、
前記充電回路は、前記第1の切り替えスイッチ部がオフ状態からオン状態に移行する時に、前記容量の電位が前記第2の電圧に略等しいレベルになるまで前記容量を充電し、充電完了後にその動作を停止し、
前記撮像制御部は、前記第1の切り替えスイッチ部、及び、前記充電回路を動作させる駆動信号を出力することを特徴とする電子カメラ。 The electronic camera according to claim 9,
The pixel current source control circuit includes a first changeover switch unit that supplies the first voltage to the pixel current source in an on state and supplies a ground level voltage to the pixel current source in an off state;
The charging circuit charges the capacitor until the potential of the capacitor reaches a level substantially equal to the second voltage when the first changeover switch unit shifts from an off state to an on state. Stop working,
The electronic camera, wherein the imaging control unit outputs a drive signal for operating the first changeover switch unit and the charging circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008006834A JP5157466B2 (en) | 2008-01-16 | 2008-01-16 | Solid-state imaging device and electronic camera |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008006834A JP5157466B2 (en) | 2008-01-16 | 2008-01-16 | Solid-state imaging device and electronic camera |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009171210A true JP2009171210A (en) | 2009-07-30 |
JP5157466B2 JP5157466B2 (en) | 2013-03-06 |
Family
ID=40971906
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008006834A Expired - Fee Related JP5157466B2 (en) | 2008-01-16 | 2008-01-16 | Solid-state imaging device and electronic camera |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5157466B2 (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012199731A (en) * | 2011-03-22 | 2012-10-18 | Sony Corp | Imaging element and load current source circuit |
WO2013088644A1 (en) * | 2011-12-14 | 2013-06-20 | パナソニック株式会社 | Solid-state imaging device, and imaging device |
WO2013179573A1 (en) * | 2012-05-30 | 2013-12-05 | パナソニック株式会社 | Solid-state imaging device and camera |
JP2015043497A (en) * | 2013-08-26 | 2015-03-05 | 株式会社ニコン | Solid-state imaging device and electronic camera |
JP2019075779A (en) * | 2017-10-16 | 2019-05-16 | パナソニックIpマネジメント株式会社 | Imaging apparatus and camera system |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0818866A (en) * | 1994-07-01 | 1996-01-19 | Nikon Corp | Solid-state image pickup device |
JP2001318402A (en) * | 2000-05-10 | 2001-11-16 | Sanyo Electric Co Ltd | Constant-current driving control circuit |
JP2005079942A (en) * | 2003-09-01 | 2005-03-24 | Sony Corp | Solid-state imaging device |
JP2006081241A (en) * | 2004-09-07 | 2006-03-23 | Sony Corp | Power control method, power controller, electronic apparatus, and image pickup device |
JP2006148702A (en) * | 2004-11-22 | 2006-06-08 | Konica Minolta Holdings Inc | Imaging apparatus |
JP2006270931A (en) * | 2005-02-28 | 2006-10-05 | Matsushita Electric Ind Co Ltd | Solid-state imaging device and its drive method, and camera |
JP2007129473A (en) * | 2005-11-02 | 2007-05-24 | Canon Inc | Solid-state imaging apparatus and imaging system |
-
2008
- 2008-01-16 JP JP2008006834A patent/JP5157466B2/en not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0818866A (en) * | 1994-07-01 | 1996-01-19 | Nikon Corp | Solid-state image pickup device |
JP2001318402A (en) * | 2000-05-10 | 2001-11-16 | Sanyo Electric Co Ltd | Constant-current driving control circuit |
JP2005079942A (en) * | 2003-09-01 | 2005-03-24 | Sony Corp | Solid-state imaging device |
JP2006081241A (en) * | 2004-09-07 | 2006-03-23 | Sony Corp | Power control method, power controller, electronic apparatus, and image pickup device |
JP2006148702A (en) * | 2004-11-22 | 2006-06-08 | Konica Minolta Holdings Inc | Imaging apparatus |
JP2006270931A (en) * | 2005-02-28 | 2006-10-05 | Matsushita Electric Ind Co Ltd | Solid-state imaging device and its drive method, and camera |
JP2007129473A (en) * | 2005-11-02 | 2007-05-24 | Canon Inc | Solid-state imaging apparatus and imaging system |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012199731A (en) * | 2011-03-22 | 2012-10-18 | Sony Corp | Imaging element and load current source circuit |
WO2013088644A1 (en) * | 2011-12-14 | 2013-06-20 | パナソニック株式会社 | Solid-state imaging device, and imaging device |
JPWO2013088644A1 (en) * | 2011-12-14 | 2015-04-27 | パナソニックIpマネジメント株式会社 | Solid-state imaging device and imaging device |
US9413993B2 (en) | 2011-12-14 | 2016-08-09 | Panasonic Intellectual Property Management Co., Ltd. | Solid-state imaging device for reducing noise, and imaging device for reducing noise having a multi-stage sample and hold circuit stabilizing voltage supplied to load transistors |
WO2013179573A1 (en) * | 2012-05-30 | 2013-12-05 | パナソニック株式会社 | Solid-state imaging device and camera |
US9282267B2 (en) | 2012-05-30 | 2016-03-08 | Panasonic Intellectual Property Management Co., Ltd. | Solid-state imaging device and camera |
US9497398B2 (en) | 2012-05-30 | 2016-11-15 | Panasonic Intellectual Property Management Co., Ltd. | Solid-state imaging device and camera for reducing random row noise |
JP2015043497A (en) * | 2013-08-26 | 2015-03-05 | 株式会社ニコン | Solid-state imaging device and electronic camera |
JP2019075779A (en) * | 2017-10-16 | 2019-05-16 | パナソニックIpマネジメント株式会社 | Imaging apparatus and camera system |
JP7129671B2 (en) | 2017-10-16 | 2022-09-02 | パナソニックIpマネジメント株式会社 | Imaging device and camera system |
Also Published As
Publication number | Publication date |
---|---|
JP5157466B2 (en) | 2013-03-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20200258933A1 (en) | Imaging device including unit pixel cell | |
JP4979375B2 (en) | Solid-state imaging device and imaging system | |
JP4442675B2 (en) | Pixel drive circuit, imaging device, and camera system | |
JP6172608B2 (en) | Solid-state imaging device, driving method thereof, and imaging device | |
JP4645294B2 (en) | Imaging device and power supply method for imaging device | |
JP5212022B2 (en) | Solid-state imaging device, imaging device, pixel driving voltage optimization device, and pixel driving voltage optimization method | |
JP2008136047A (en) | Solid-state imaging apparatus and imaging apparatus | |
KR102183357B1 (en) | Solid-state image pickup device, driving method thereof, and electronic apparatus | |
US20140240565A1 (en) | Solid-state imaging device and electronic apparatus | |
US10044950B2 (en) | Image pickup device | |
JP5157466B2 (en) | Solid-state imaging device and electronic camera | |
JP2008085861A (en) | Photo detector | |
JP2009089367A (en) | Image sensing apparatus and imaging system | |
JP5796218B2 (en) | Solid-state imaging device and imaging device | |
US10116854B2 (en) | Photoelectric conversion apparatus, switching an electric path between a conductive state and a non-conductive state | |
US9241119B2 (en) | Image pickup apparatus, method of driving image pickup apparatus, and image pickup system | |
JP5092618B2 (en) | Solid-state imaging device and electronic camera | |
JP2008301288A (en) | Solid-state imaging apparatus, driving method thereof, and electronic information device | |
US11025852B2 (en) | Image capturing apparatus and control method thereof | |
US10728478B2 (en) | Electronic device | |
US8786723B2 (en) | Photoelectric-conversion device | |
US9083902B2 (en) | Camera system and method of driving a solid-state imaging apparatus | |
KR102476722B1 (en) | Unit Pixel Apparatus and Operation Method Thereof, and CMOS Image Sensor Using That | |
JP2009171027A (en) | Imaging apparatus | |
JP5700247B2 (en) | Image processing apparatus and method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110114 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110323 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120515 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120522 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120717 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120717 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121113 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121126 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5157466 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151221 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151221 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |