JP5092618B2 - Solid-state imaging device and electronic camera - Google Patents
Solid-state imaging device and electronic camera Download PDFInfo
- Publication number
- JP5092618B2 JP5092618B2 JP2007207615A JP2007207615A JP5092618B2 JP 5092618 B2 JP5092618 B2 JP 5092618B2 JP 2007207615 A JP2007207615 A JP 2007207615A JP 2007207615 A JP2007207615 A JP 2007207615A JP 5092618 B2 JP5092618 B2 JP 5092618B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current source
- pixel
- pixel current
- imaging device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003384 imaging method Methods 0.000 title claims description 95
- 239000003990 capacitor Substances 0.000 claims description 70
- 230000003321 amplification Effects 0.000 claims description 13
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 13
- 238000006243 chemical reaction Methods 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 239000000758 substrate Substances 0.000 claims description 2
- 230000000875 corresponding effect Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 12
- 238000012546 transfer Methods 0.000 description 7
- 230000000052 comparative effect Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 230000002596 correlated effect Effects 0.000 description 4
- 230000020169 heat generation Effects 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000005070 sampling Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000000368 destabilizing effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
本発明は、固体撮像装置及び電子カメラに関するものである。 The present invention relates to a solid-state imaging device and an electronic camera.
近年、ビデオカメラや静止画用スチルカメラ等の電子カメラが広く一般に普及している。これらの電子カメラには、CCD型や増幅型などのイメージセンサが使用されている。これらのイメージセンサは、入射光の光量に応じて信号電荷を生成する光電変換部を有する画素が行方向(一般には横方向)と列方向(一般には縦方向)にマトリクス状に複数配置されている。 In recent years, electronic cameras such as video cameras and still image still cameras have been widely used. In these electronic cameras, image sensors such as CCD type and amplification type are used. In these image sensors, a plurality of pixels having photoelectric conversion units that generate signal charges according to the amount of incident light are arranged in a matrix in the row direction (generally in the horizontal direction) and in the column direction (generally in the vertical direction). Yes.
増幅型のイメージセンサでは画素の光電変換部にて生成・蓄積された信号電荷を画素に設けられた増幅部に導き、信号電荷に対応した電気信号を画素から出力する。画素は、列ごとに垂直信号線に接続されている。垂直信号線は、画素から上記電気信号を受け取って水平信号線に出力する。水平信号線に転送された電気信号は、出力アンプを介してイメージセンサの外部に出力される。
増幅型のイメージセンサには、例えば増幅部に接合型電界効果トランジスタを用いたイメージセンサ(特許文献1)や、増幅部にMOSトランジスタを用いたCMOS型イメージセンサ(特許文献2)などが提案されている。
イメージセンサは、パッケージ等に組み込まれ固体撮像装置の状態となされた後に電子カメラに搭載される。固体撮像装置の部品としては、イメージセンサの他、ノイズを低減させる部品や、イメージセンサを駆動させるための電子部品等が組み込まれることがある。
In the amplification type image sensor, the signal charge generated and stored in the photoelectric conversion unit of the pixel is guided to the amplification unit provided in the pixel, and an electric signal corresponding to the signal charge is output from the pixel. The pixels are connected to the vertical signal line for each column. The vertical signal line receives the electrical signal from the pixel and outputs it to the horizontal signal line. The electrical signal transferred to the horizontal signal line is output to the outside of the image sensor via the output amplifier.
As an amplification type image sensor, for example, an image sensor using a junction field effect transistor in an amplification unit (Patent Document 1), a CMOS image sensor using a MOS transistor in an amplification unit (Patent Document 2), etc. are proposed. ing.
The image sensor is mounted on an electronic camera after being incorporated into a package or the like to become a solid-state imaging device. As components of the solid-state imaging device, in addition to the image sensor, a component for reducing noise, an electronic component for driving the image sensor, and the like may be incorporated.
増幅型イメージセンサは、各垂直信号線に定電流を生成する画素電流源が配置されている(前記特許文献1においては、例えば図6符号44、特許文献2においては、例えば図2符号117)。周知のように、画素は、蓄積されている電荷をリセットして、画素リセット出力レベルを出力する。また、画素は、リセットされた後に蓄積される電荷に対応する画素信号を出力する。これらの電気信号は、垂直信号線の電圧を画素リセット出力レベルから画素信号出力レベルまで変動させる。この変動によってイメージセンサは、画像情報を得ている。画素電流源は、画素のソースフォロアアンプの負荷として動作し、垂直信号線の電圧が前記画素リセットレベル、あるいは画素信号出力レベルに達するまでの時間を大幅に短縮させる。近年のイメージセンサの画素数は、益々増大する傾向にある。画素数が増大し読み出される電気信号の総数が増大すると、この時間を短縮する技術は益々重要になってくる。具体的な画素電流源の回路、及び、画素電流源に定電流を流させるための画素電流源制御回路の構成は、例えば特許文献3に開示されている。
In the amplification type image sensor, a pixel current source that generates a constant current is arranged in each vertical signal line (for example,
しかしながら、このような画素電流源は、原理的には定電流を生成するはずであるにも拘わらず、電流値が変動することがあった。このため垂直信号線に出力された画素からの電気信号が、正しく読み出されなかった。
これは、画素電流源に供給される電圧の変動が原因である。例えば、特許文献3において、画素電流源はMOSトランジスタを用いているが、このMOSトランジスタのゲート電圧が変動すると、垂直信号線に流れる電流も変動してしまう。
そして、この電圧の変動を生じさせる要因は、次の通りである。第一に、ノイズの影響が挙げられる。画素電流源の周囲には、多々の配線が配置されている。これらの配線にノイズが含まれると、画素電流源に供給される電圧もカップリングされて変動することが考えられる。このような場合には、得られる画像としては、横筋状のランダムノイズが含まれた画質の低い画像となる。
第二に、ある垂直信号線に読み出される画素からの電気信号が比較的大きいと(即ち、明るい被写体からの光が照射された画素からの信号)、隣接する垂直信号線に配置されている画素電気流源の電流値が変動してしまうことが考えられる。このような場合にはスミアが生じ、そのノイズが行方向に含まれた画質の低い画像となる。
However, such a pixel current source may generate a constant current in principle, but the current value may fluctuate. For this reason, the electric signal from the pixel output to the vertical signal line cannot be read out correctly.
This is due to fluctuations in the voltage supplied to the pixel current source. For example, in
The factors causing this voltage fluctuation are as follows. First, the influence of noise can be mentioned. Many wirings are arranged around the pixel current source. If noise is included in these wirings, the voltage supplied to the pixel current source may be coupled and fluctuate. In such a case, the obtained image is a low-quality image including horizontal streak-like random noise.
Second, when an electrical signal from a pixel read out to a certain vertical signal line is relatively large (that is, a signal from a pixel irradiated with light from a bright subject), the pixel arranged in an adjacent vertical signal line It is conceivable that the current value of the electric current source varies. In such a case, smear occurs, and the noise is an image with low image quality that is included in the row direction.
そこで、当業者なら容易に解決する手段として、画素電流源に供給する電圧の配線に容量を付加する構成が考えられる。電気回路技術者ならば、容量が電圧の変動を吸収することは、周知である。例えば、非特許文献1には、容量を用いて電圧の変動を吸収する構成が開示されている。
Therefore, as a means for easily solving by those skilled in the art, a configuration in which a capacitor is added to the wiring of the voltage supplied to the pixel current source can be considered. It is well known to electrical circuit engineers that capacitance absorbs voltage fluctuations. For example,
すなわち、上記容量によりノイズによるAC成分の電圧変動が吸収され、これにより、ノイズの低減された高品質の画像が得られる。よって、この容量は、直接的には「電圧変動を低減する」効果を有するが、実質的には「AC成分のノイズを吸収する」効果を奏している。
しかしながら、このようにして電圧変動を吸収するためには、1μF程度の大きな容量値を有する容量が要求される。このような大きな容量値を有する容量を画素電流源に電圧を供給する配線(以下、この配線を「供給配線」と称する)に接続すると、電子カメラの電源を入れてから撮像動作が可能とるまでの時間(シャッタータイムラグ)を長くせねばならないという新たな問題点が生ずる。
ここで、一般的な一眼デジタルカメラを考える。一眼デジタルカメラは、光学ファインダーが付いており、またAF(オートフォーカス)、AE(自動露出)のための専用センサーが設けられているため、イメージセンサを常時動作させておく必要はない。そのため、シャッターボタンが押されてからイメージセンサを起動し、撮像動作を行い、撮像終了後、撮像素子の電源供給を停止することが一般的である。
However, in order to absorb the voltage fluctuation in this way, a capacitor having a large capacitance value of about 1 μF is required. When a capacitor having such a large capacitance value is connected to a wiring for supplying a voltage to the pixel current source (hereinafter, this wiring is referred to as a “supply wiring”), from when the electronic camera is turned on until an imaging operation is possible This causes a new problem that the time (shutter time lag) must be lengthened.
Here, a general single-lens digital camera is considered. Since a single-lens digital camera has an optical viewfinder and is provided with a dedicated sensor for AF (autofocus) and AE (automatic exposure), it is not necessary to always operate the image sensor. For this reason, the image sensor is generally activated after the shutter button is pressed, the imaging operation is performed, and the power supply of the imaging element is stopped after the imaging is completed.
しかし、上記容量に電荷がチャージされている間は、供給配線の電圧が所定の電圧になるまで徐々に変動してしまう。したがって、画素電流源が発生させる電流は、供給配線の電圧が所定になるまで徐々に増大する。この間に撮像動作しても正常な画像が得られない。そのため、電子カメラはレリーズボタンが押されてから撮像動作が行われるまで時間を長くする必要がある。すなわち、シャッタータイムラグの長いカメラとなる。
上記容量の容量値が小さくても、その値に応じて電圧変動を吸収する効果は有している。しかしながら、前に説明した供給配線の電圧の変動を多くのユーザーが納得する程度まで低減させると、電子カメラのシャッタータイムラグが長くなってしまう。近年の電子カメラのユーザーは、ハイエンドユーザーでなくとも画質に関して敏感である。
このように、供給配線の電圧変動を吸収する効果と、シャッタータイムラグの短縮化とは、トレードオフの関係となっていた。
本発明は、このような問題点に鑑みてなされたものであり、供給配線の電圧変動が十分に吸収され、且つ、シャッタータイムラグが短縮化された固体撮像装置及び電子カメラを提供する。
However, while the capacitor is charged, the voltage of the supply wiring gradually changes until the voltage reaches a predetermined voltage. Therefore, the current generated by the pixel current source gradually increases until the voltage of the supply wiring becomes predetermined. Even if an imaging operation is performed during this time, a normal image cannot be obtained. Therefore, it is necessary for the electronic camera to increase the time from when the release button is pressed until the imaging operation is performed. That is, the camera has a long shutter time lag.
Even if the capacitance value of the capacitor is small, there is an effect of absorbing voltage fluctuations according to the value. However, if the fluctuations in the voltage of the supply wiring described above are reduced to the extent that many users are satisfied, the shutter time lag of the electronic camera becomes longer. In recent years, users of electronic cameras are not sensitive to image quality even if they are not high-end users.
Thus, the effect of absorbing the voltage fluctuation of the supply wiring and the shortening of the shutter time lag have a trade-off relationship.
The present invention has been made in view of such a problem, and provides a solid-state imaging device and an electronic camera in which voltage fluctuation of a supply wiring is sufficiently absorbed and a shutter time lag is shortened.
本発明者は、電圧の変動を吸収するための上記容量に電荷をチャージする時間が極めて短縮される構成を見出し、発明するに至った。 The inventor has found and invented a configuration in which the time for charging the capacitor for absorbing voltage fluctuation is extremely shortened.
そこで、本発明の第1の態様による固体撮像装置は、行方向及び列方向に二次元状に配置され、入射光量に対応する信号を出力する複数の画素と、画素列ごとに前記画素と接続され、前記信号を画素から受け取る複数の垂直信号線と、前記画素と駆動配線によって接続され、前記画素から前記垂直信号線に前記信号を出力させる駆動信号を出力する垂直走査回路と、前記垂直信号線ごとに設けられ、前記垂直信号線に一定電流を供給する画素電流源と、前記画素電流源と供給配線によって接続され、露光時間が1/4秒以上の場合において、前記垂直走査回路により、前記信号が前記画素から前記垂直信号線に出力されるときは、第1の電圧を前記画素電流源に供給し、前記垂直走査回路により、前記信号が前記画素から前記垂直信号線に出力されないときは、前記第1の電圧より低い第2の電圧とを供給する画素電流源制御回路と、露光時間が1/4秒以上の場合において、前記画素電流源制御回路により、前記第1の電圧が供給されたときは、前記第1の電圧に略等しい電圧を供給し、前記画素電流源制御回路により、前記第2の電圧が供給されたときは、前記第2の電圧に略等しい電圧を供給する電圧発生器と、一方の電極が前記供給配線に接続されて前記画素電流源制御回路により前記画素電流源に供給される電圧が供給され、他方の電極には前記電圧発生器により供給される電圧が供給される容量と、を有することを特徴とする。 Therefore, the solid-state imaging device according to the first aspect of the present invention is arranged in a two-dimensional manner in the row direction and the column direction, and is connected to the pixels for each pixel column and a plurality of pixels that output a signal corresponding to the incident light amount. A plurality of vertical signal lines that receive the signal from the pixel, a vertical scanning circuit that is connected to the pixel by a drive wiring and outputs a drive signal for outputting the signal from the pixel to the vertical signal line, and the vertical signal A pixel current source that is provided for each line and is connected by a pixel current source that supplies a constant current to the vertical signal line, and the pixel current source and a supply wiring, and when the exposure time is ¼ second or more , When the signal is output from the pixel to the vertical signal line, a first voltage is supplied to the pixel current source, and the signal is output from the pixel to the vertical signal line by the vertical scanning circuit. If not, the pixel current source control circuit for supplying a second voltage lower than said first voltage, when the exposure time is more than 1/4 second, by the pixel current source control circuit, the first When a voltage is supplied, a voltage substantially equal to the first voltage is supplied. When the second voltage is supplied by the pixel current source control circuit, a voltage substantially equal to the second voltage is supplied. A voltage generator that supplies one of the electrodes to the supply wiring, the voltage supplied to the pixel current source by the pixel current source control circuit is supplied, and the other electrode is supplied by the voltage generator. And a capacitor to which a voltage to be supplied is supplied.
本発明による固体撮像装置は、画素電流源に電圧を供給する配線に接続され電圧の変動を吸収するために設けられた容量に電荷をチャージする必要がない。或いは、チャージする電荷量が従来の構成に比較して極めて少なく、チャージ時間が極めて短縮される。このため、本発明は、AC成分のノイズを低減させると共に、シャッタータイムラグの短い電子カメラを提供することができる。 The solid-state imaging device according to the present invention does not need to be charged with a capacitor that is connected to a wiring that supplies a voltage to the pixel current source and that is provided to absorb voltage fluctuations. Alternatively, the amount of charge to be charged is extremely small compared to the conventional configuration, and the charge time is extremely shortened. Therefore, the present invention can provide an electronic camera with a reduced shutter time lag while reducing AC component noise.
以下、本発明によるイメージセンサ及びこれを用いた電子カメラについて、図面を参照して説明する。
[第1実施形態]
図1は、本発明の第1実施形態に係る電子カメラ1を示す概略ブロック図である。電子カメラ1には撮影レンズ2が装着される。この撮影レンズ2は、レンズ制御部2aによってフォーカスや絞りが駆動される。この撮影レンズ2の像空間には、固体撮像装置3の構成の一つであるイメージセンサ30の撮像面が配置される。本固体撮像装置3にはイメージセンサ30の他、ノイズを吸収するための容量(図4符合50参照)やそれに付随する素子が搭載されるが、詳細は後述する。
Hereinafter, an image sensor and an electronic camera using the image sensor according to the present invention will be described with reference to the drawings.
[First Embodiment]
FIG. 1 is a schematic block diagram showing an
固体撮像装置3は、撮像制御部4から出力される駆動信号によって駆動され信号を出力する。固体撮像装置3から出力される信号は、信号処理部5、及び、A/D変換部6を介して処理された後、メモリ7に一旦蓄積される。メモリ7は、バス8に接続される。バス8には、レンズ制御部2a、撮像制御部4、マイクロプロセッサ9、焦点演算部10、記録部11、画像圧縮部12及び画像処理部13なども接続される。撮像制御部4は、図面には示していないがタイミングジェネレータ等で構成され、固体撮像装置3の各部に駆動パルス等を供給する。マイクロプロセッサ9には、レリーズ釦などの操作部9aが接続される。また、上記の記録部11には記録媒体11aが着脱自在に装着される。
The solid-
図2は、本固体撮像装置3に搭載されるイメージセンサ30の構成を示す概略回路図である。イメージセンサ30は、シリコン基板で形成されており、CMOS型のイメージセンサとして構成されている。イメージセンサ30は、行方向、列方向に二次元状に配置され入射光量に対応する電気信号を出力する複数の画素20と、画素20から信号を出力するための周辺回路とを有している。図において、画素数は、横に4行縦に4列の16個の画素を示している。しかし、これに限られるものではない。画素20は、周辺回路の駆動信号に従って信号を出力する。画素が二次元状に配置される領域が画素領域31である。
FIG. 2 is a schematic circuit diagram showing the configuration of the
周辺回路は、垂直走査回路21、水平走査回路22、これらと接続されている駆動信号線23,24、画素列ごとに画素と接続され、画素からの電気信号を受け取る垂直信号線25、垂直信号線25ごとに設けられ垂直信号線25に一定電流を供給する画素電流源26、画素電流源制御回路(図2では図示せず。図4符合32参照)、画素電流源26と画素電流源制御回路とを接続し、画素電流源制御回路から電圧を画素電流源26に供給する供給配線(図2では図示せず図4符合36参照)、垂直信号線25ごとに設けられる相関二重サンプリング回路(CDS)27、相関二重サンプリング回路27から出力される信号を受け取る水平信号線28、出力アンプ29等からなる。なお、画素電流源26は、本図において簡略化された記号で示されているが、より詳細な回路は後述する。
The peripheral circuit includes a
垂直走査回路21、及び、水平走査回路22は、電子カメラ1の撮像制御部4からの指令に基づいて駆動信号を出力する。各画素20は、垂直走査回路21から出力される駆動信号を所定の駆動信号線23から受け取って駆動され、入射光に対応する信号を垂直信号線25に出力する。垂直走査回路21から出力される駆動信号は複数あり、それに伴い駆動配線23も複数ある。
The
画素20から出力された信号は、相関二重サンプリング回路27にて所定のノイズ除去が施される。そして、水平走査回路22から駆動信号が駆動信号線24を介して出力され、信号は水平信号線28及び出力アンプ29を介して外部に出力される。
The signal output from the
図3は、イメージセンサ30における画素回路図である。本実施形態では、各画素20は、図3に示すように転送トランジスタTaと、ソースフォロアの増幅トランジスタTbと、リセットトランジスタTcと、選択トランジスタTdと、フォトダイオードPDとを有している。トランジスタTa〜Tdは、NチャネルMOSトランジスタで構成されている。従って、そのゲートがHレベル(ハイレベル)になるとオン状態となり、そのゲートがLレベル(ローレベル)になるとオフ状態となる。なお、VDDは電源である。
FIG. 3 is a pixel circuit diagram in the
光電変換部としてのフォトダイオードPDは、入射光量に応じた電荷を生成し蓄積する。蓄積された電荷は、転送トランジスタTaがオン状態とされることにより、増幅トランジスタTbのゲート(電極)に供給される。転送トランジスタTaは、そのゲート(電極)に入力される駆動信号φTGによってオン・オフされる。駆動信号φTGは、垂直走査回路21から出力され駆動信号線23を介して転送トランジスタTaのゲートに印加される。また、電荷は、実際には増幅トランジスタTbのゲートと電気的に接続されるフローティング拡散部FDに転送される。
The photodiode PD as the photoelectric conversion unit generates and accumulates electric charges according to the amount of incident light. The accumulated charge is supplied to the gate (electrode) of the amplification transistor Tb when the transfer transistor Ta is turned on. The transfer transistor Ta is turned on / off by a drive signal φTG input to its gate (electrode). The drive signal φTG is output from the
増幅トランジスタTbは、そのゲート(電極)に供給された電荷による電位に応じた電気信号を生成し出力する。 The amplifying transistor Tb generates and outputs an electrical signal corresponding to the potential due to the charge supplied to its gate (electrode).
選択トランジスタTdは、オン状態とされることによって当該画素と垂直信号線とを電気的に接続状態にする。そして、選択トランジスタTdは、増幅トランジスタTbにて生成された電気信号を垂直信号線に出力させる。選択トランジスタTdは、そのゲート(電極)に入力される駆動信号φSによってオン・オフされる。駆動信号φSは、垂直走査回路21から出力され駆動信号線23を介して選択トランジスタTdのゲートに印加される。
The selection transistor Td is turned on to electrically connect the pixel and the vertical signal line. The selection transistor Td outputs the electric signal generated by the amplification transistor Tb to the vertical signal line. The selection transistor Td is turned on / off by a drive signal φS input to its gate (electrode). The drive signal φS is output from the
リセットトランジスタTcは、オン状態とされることによって増幅トランジスタTbのゲート(及びフローティング拡散部)の電荷を排出し、リセット状態にする。リセットトランジスタTcは、そのゲート(電極)に入力される駆動信号φFDRによってオン・オフされる。駆動信号φFDRは、垂直走査回路21から出力され駆動信号線23を介してリセットトランジスタTcのゲートに印加される。
When the reset transistor Tc is turned on, the charge of the gate (and the floating diffusion portion) of the amplification transistor Tb is discharged, and the reset transistor Tc is reset. The reset transistor Tc is turned on / off by a drive signal φFDR input to its gate (electrode). The drive signal φFDR is output from the
画素20に配置される転送トランジスタTaのゲートは、行方向で共通接続される。リセットトランジスタTc、及び、選択トランジスタTdの各ゲートも同様に行方向でそれぞれ共通接続される。そして、行方向の画素20は同時に駆動される。したがって、行方向に配置される画素20は、対応する垂直信号線25に同時に電気信号を出力する。
The gates of the transfer transistors Ta arranged in the
垂直信号線25に出力された電気信号は、垂直信号線25ごとに配置されるCDS回路27にて周知の相関二重サンプリングが行われて、ノイズが除去される。CDS回路27は、水平走査回路22から駆動信号線24を介して入力される駆動信号によって動作される。
ノイズが除去され、真の画像信号の成分にされた後の電気信号は、順次垂直信号線25から水平信号線28に出力され、出力アンプ29を介してイメージセンサ30の外部に出力される。なお、図2には図示されていないが、実際には水平信号線28をリセットするリセット部が水平信号線28に接続され、出力アンプ29から信号が外部に出力される毎に水平信号線28がリセットされる。
The electrical signal output to the
The electric signal after the noise is removed and converted into a true image signal component is sequentially output from the
図4は、本発明の第1実施形態に係る固体撮像装置3の概略構成を示す回路図である。本固体撮像装置3は、図3を用いて説明したイメージセンサ30、電圧発生器42、及び、一方の電極50aがイメージセンサ30と電気的に接続され、他方の電極50bが電圧発生器42に接続される外付け容量50とを有している。外付け容量50は、容量値が1μFであり、AC成分のノイズを吸収して除去する(電圧変動を抑える)格段な効果を有している。なお、容量値は、これに限られるものではない。本実施形態の固体撮像装置3に配置される外付け容量50は、このように容量値が大きく、したがって、電極面積が大きいためにイメージセンサ30内ではなく、外付けとされている。これは、イメージセンサ30のチップ面積を増大させないためである。しかし、本発明はこれに限らず、イメージセンサ30内に配置させてもよい。
FIG. 4 is a circuit diagram showing a schematic configuration of the solid-
ところで、イメージセンサ30は、画素電流源制御回路32を有している。画素電流源制御回路32は、供給配線36によって各画素電流源26と接続され、画素電流源26に所定の電圧を供給する(以下、この所定の電圧をVgと記載することがある)。そして、画素電流源26は、Vgを供給されてその電圧に対応する一定の電流を垂直信号線25に流すように構成されている。なお、画素電流源26、及び、画素電流源制御回路32の具体的な回路構成は後述する。
By the way, the
外付け容量50の一方の電極50aは、画素電流源26にVgを供給する供給配線36と電気的に接続されている。即ち、イメージセンサ内部端子38と供給配線36とを電気的に接続する配線37、外付け容量50の一方の電極50aと電気的に接続された容量側端子51、端子38と端子51とを電気的に接続するワイヤボンディング52により、供給配線36と一方の電極50aとは電気的に接続されている。従って、外付け容量50の一方の電極50aには、画素電流源制御回路32から出力されて画素電流源26に供給される所定の電圧(Vg)と同一の電圧が印加される。なお、配線36、37、ワイヤボンディング52は、僅かであるが抵抗値を有しており、これによる電圧降下が生ずる。この電圧降下を考慮に入れるならば、一方の電極50aに印加される電圧は、厳密にはVgと同一にはならない。しかし、ここでは、このような僅かな電圧降下が生じても実質的に同一の電圧とみなす。
One
そして、本固体撮像装置3は、外付け容量50の他方の電極50bに電圧発生器42が接続される。電圧発生器42は、他方の電極50bに一定の電圧を供給する(以下、他方の電極50bに印加される一定の電圧をVcと記載することがある)。本固体撮像装置3において、外付け容量50の一方の電極50aに供給される電圧(Vg)と、他方の電極に供給される電圧(vc)とは、同一の電圧となるように設定されている。したがって、外付け容量50は、電子カメラ1が起動されたとき等にチャージする必要がない。このため、本電子カメラ1は、AC成分のノイズが除去されつつ、シャッタータイムラグが極めて短縮される。以下、このことについて、図面を用いて詳細に説明する。
In the solid-
図5は、比較例に係る固体撮像装置の構成を示す概略回路図である。本図は図4に対応しており、同一の構成要素は同一の符号を記す。この固体撮像装置140は、前記した「当業者なら容易に解決する手段」に該当する。
FIG. 5 is a schematic circuit diagram illustrating a configuration of a solid-state imaging device according to a comparative example. This figure corresponds to FIG. 4, and the same constituent elements bear the same reference numerals. This solid-
比較例に係る固体撮像装置140が本実施形態の固体撮像装置3と異なる点は、外付け容量50の他方の電極50bに接続されている電圧発生器42が除去されて、その換わりに接地されている点にある。
この固体撮像装置140に搭載したイメージセンサ30が起動される前において、外付け容量50の両電極50a、50bは、電圧が印加されていないため放電され実質的に接地された状態となっている。イメージセンサ30が起動されると、供給配線36に印加される電圧VGは、0Vから所定の電圧Vgにされる。したがって、外付け容量50の一方の電極50aにはVgが供給される。しかし、外付け容量50の他方の電極50bは、接地されたままである。このため、一方の電極50aと他方の電極50bとの間には電圧差が生じ、外付け容量50にはこの電圧差に応じた電荷量がチャージされる。電荷がチャージされる間、前記したとおり供給配線の電圧がVgから変動することになり、電子カメラにはシャッタータイムラグが発生する。
一般的にVgは、NMOSトランジスタ35、36の閾電圧で決まり、通常その値は約1Vとなる。接地電圧はゼロボルトである。そして、外付け容量50の容量値は、1μF程度と大きい。このため、シャッタータイムラグは、100m秒よりも長くなってしまう。これは、外付け容量50の容量値が大きいので画素電流の安定に要する時間が100m秒程度になり、これにより、電子カメラのシャッタータイムラグは、100m秒よりも長くなってしまうのである。電子カメラのシャッタータイムラグは、画素電流源の安定化に要する時間よりも長くせねばならない。シャッタータイムラグの許される範囲は、電子カメラによっても異なるが、およそ40m秒以内と言われている。そして、それを実現するために画素電流源の安定に許される時間は、20m秒以内である。もちろん、固体撮像装置は、このような外付け容量が除去されたり、容量値の小さな外付け容量にしても良い。しかしながら、このような構成を採用すれば、AC成分によるノイズが除去されない。
本実施形態の固体撮像素子3は、外付け容量の他方の電極にVcを供給する電圧発生器42が接続されている。そして、実質的にVgとVcは、等しくされている。したがって、本実施形態の固体撮像装置3は、比較例の固体撮像装置140に生じていたシャッタータイムラグが原理的には発生しない。よって、本電子カメラ1は、AC成分のノイズが除去された高画質な画像を得ることが可能となる。
しかし、設計上VgとVcとが等しくなるように電圧発生器42を設けても、製造のばらつきや電源投入時の様々な不安定化要因により、シャッタータイムラグを完全になくすことは困難である。ただし、それらを勘案しても、本実施形態の電子カメラは、大幅にシャッタータイムラグを短縮させることが出来る。そして、当然ながら、本固体撮像装置3は、大きな容量値の外付け容量50が配置されるので、AC成分によるノイズが除去され、高画質の画像を得ることができる。
なお、本実施形態において、電圧発生器42は、Vgと実質的に等しいVcを他方の電極50bに供給しているが、本発明はそれに限らない。Vcは、グランドレベル(即ち、ゼロボルト)よりもVgに近い電圧なら、シャッタータイムラグが低減される。この場合は、一方の電極50aと他方の電極50bとの間に電位差が生ずるので、外付け容量50はチャージされる。しかしながら、その電位差は、比較例による固体撮像装置140より小さい。このため、本固体撮像装置3は、チャージに要する電荷量が比較例による固体撮像装置140より少ないので、チャージに要する時間も短縮される。したがって、本実施形態の固体撮像装置3は、シャッタータイムラグが短縮される。
The solid-
Before the
In general, Vg is determined by the threshold voltage of the
In the solid-
However, even if the
In the present embodiment, the
ここで図4に戻って、画素電流源26、画素電流源制御回路32、及び、電圧発生器42の具体的な回路構成を説明する。画素電流源26は、NMOSトランジスタで構成されている。画素電流源26を構成するNMOSトランジスタは、ソースが接地され、ドレインが垂直信号線25と接続される。画素電流源26を構成する各NMOSトランジスタのゲート(電極)は、共通に供給配線36と接続される。供給配線36は、後述するとおり画素電流源制御回路32と接続されている。
Now, referring back to FIG. 4, specific circuit configurations of the pixel
画素電流源制御回路32は、抵抗34、第1の切り替えスイッチ部を構成するPMOSトランジスタ33、ミラー回路を構成するNMOSトランジスタ35を有している。PMOSトランジスタ33は、そのソースが電源電圧(VDD)と接続され、そのドレインが抵抗34と接続され、そのゲートには駆動信号φstbyが印加される。VDDは、後述するとおり二値の電圧である。ミラー回路を構成するNMOSトランジスタ35は、そのドレインが抵抗34及び自身のゲートと接続され、そのソースが接地されている。そして、NMOSトランジスタ35のゲート(及びドレイン)は、供給配線36と接続され、NMOSトランジスタ35のゲート(及びドレイン)電圧と同一の電圧が画素電流源26を構成する各NMOSトランジスタのゲートに供給される。なお、画素電流源制御回路32が、供給配線36を介して画素電流源26に供給する電圧をVGとする。
これらの構成により、画素電流源制御回路32のミラー回路構成するNMOSトランジスタ35を流れる電流を基準として、NMOSトランジスタ35とNMOSトランジスタ26のミラー比で決まる電流が、画素電流源26を構成する各NMOSトランジスタに流れる。即ち、画素電流源26と画素電流源制御回路32とでカレントミラー回路が構成されている。画素電流源制御回路32は、一方のVDD電圧(後述する通り本実施形態では5V)が入力されて定電流を発生させ、その電流に対応する電圧を所定の電圧Vgとして画素電流源26の各NMOSトランジスタのゲート(電極)に供給する。また、供給配線36は、外付け容量50の一方の電極50aと接続されており、VG(VDDが5VならばVg)と実質的に同一な電圧が外付け容量50一方の電極50aに供給される。
The pixel current
With these configurations, the current determined by the mirror ratio between the
また、本固体撮像装置3は、例えば1秒などの長時間露光の際に画素電流源26をオフするための第1の切り替えスイッチ部としてのPMOSトランジスタ33が配置されている。長時間露光時において、垂直信号線25には定電流を流す必要は無い。つまり、イメージセンサは、長時間露光時に画素20から電荷が垂直信号線25に出力されないので、垂直信号線25に一定の電流を流す必要がないのである。よって、長時間露光時において、画素電流源26をオフすることが可能である。これをオフすれば消費電力を低減することが可能となり、また、発熱を抑えることにより素子特性の安定化にも繋がる。そこで、本電子カメラ1は、長時間露光時においては、固体撮像装置3に配置される第1の切り替えスイッチ部としてのPMOSトランジスタ33のゲートにハイレベルの駆動信号φstbyを印加する。これにより、PMOSトランジスタ33は、オフ状態となり、画素電流源制御回路32のミラー回路を構成するNMOSトランジスタ35から出力される電流が止まり、それに伴って、画素電流源26を構成するNMOSトランジスタに流れる電流も止まる。画素電流源26をオフするのは、露光時間が1/4秒以上としても良いし、或いは、1/2秒以上としても良い。
In the solid-
電圧発生回路42は、抵抗44、第2の切り替えスイッチ部を構成するPMOSトランジスタ43とNMOSトランジスタ46とバッファ回路47、Vc電位を発生するためのNMOSトランジスタ45(ミラー回路を構成するNMOSトランジスタ35と等価)を有している。第2の切り替えスイッチ部を構成するPMOSトランジスタ43は、そのソースが電源電圧(VDD)と接続され、そのドレインが抵抗44と接続され、そのゲートには駆動信号φstbyが印加される。なお、VDDは画素電流源制御回路32に入力されるVDDと同一であり、二値の電圧である。Vc電位を発生するためのNMOSトランジスタ45は、そのドレインが抵抗44と自身のゲートとバッファ回路47と接続され、そのソースは接地されている。バッファ回路47は、外付け容量50の他方の電極50bと接続されて電圧VCを供給している。また、第2の切り替えスイッチ部を構成するNMOSトランジスタ46は、そのソースが接地され、ドレインがバッファ回路47の入力側に接続され、そのゲートには駆動信号φstbyが印加される。
The
この構成により、電圧発生回路42は、一方のVDD電圧(本実施形態では5V)が入力されて、VCを一定の電圧Vcにして外付け容量50の他方の電極50bに供給することが可能となる。なお、ここではVcは、Vgと実質的に等しくされているが、グランドレベルよりVgに近い電圧であれば良い。また、電圧発生回路42は、ここでは単純な回路構成を用いて構成されているが、これに限らず、例えば電子ボリュームとレギュレータICを組み合わせた電圧発生回路を用いてもよい。電子ボリュームを用いると、設定されたステップより細かく電圧を変化させることは出来ない。このため、Vcは、Vgと一致させることが出来ない恐れがある。しかし、電子ボリュームを用いるなら、Vcは、最もVgに近接した電圧に設定されればよい。このように設定されたVc、又は、実質的にVgと一致するVcをここでは「略同一」の電圧とする。また、別な方法として、DAコンバーターを用いて目的の電圧を作り出す方法もある。この場合も、前記の電子ボリュームを用いた場合と同様、Vcは、最もVgに近接した電圧に設定されればよい。
また、ここでは、電圧発生回路42は、バッファ回路47を含むように構成されている。しかし、本発明はこれに限らない。電圧発生回路は、バッファ回路を含まず、これらが別々の部品として構成されてもよい。そして、電圧発生回路は、Vcを発生させてバッファ回路に入力し、バッファ回路は、Vcを外付け容量50に供給する。或いは、電圧発生回路とバッファ回路との間にレベルシフト回路を挿入し(又はバッファ回路がレベルシフト機能を有するバッファ回路とし)、電圧発生回路はVcとは異なる電圧を発生させて、バッファ回路がVcを外付け容量50に供給しても良い。
第2の切り替えスイッチ部は、第1の切り替えスイッチ部と連動して動作される。即ち、第1の切り替えスイッチ部を構成するPMOSトランジスタ33のゲートに印加される駆動信号φstbyと同じ駆動信号が、第2の切り替えスイッチ部を構成するPMOSトランジスタ43及びNMOSトランジスタ46のゲートに印加される。そして、第2の切り替えスイッチ部は、バッファ回路47に入力させる電圧の経路をVDD側又はグランド側に切り替える。これにより、外付け容量50の他方の電極50bに供給される電圧VCは、Vc又はグランドレベルに切り替えられる。これらの構成により、長時間露光時、及び、イメージセンサ30が停止している期間において(即ち、イメージセンサ30に撮像制御部4から駆動パルスが入力されず、イメージセンサ30の垂直走査回路21及び水平走査回路22から駆動パルスが出力されていない期間)、イメージセンサ30は、低消費電力と発熱の抑制が実現可能となる。以下、図面を用いてこれについて説明する。
図6は、本実施形態に係る電子カメラ1の撮像制御部4が出力する駆動信号φstby及び電源電圧VDDと、固体撮像装置3が生成するVG及びVCの関係を示すタイミングチャートである。なお、VGは画素電流源制御回路32が外付け容量50の一方の電極に供給する電圧であり、VCは電圧発生器42が外付け容量50の他方の電極に供給する電圧である。駆動信号φstby及び電源電圧VDDは、画素電流源制御回路32及び画素電流源26が定電流を流し、Vg及びVcを作成するための信号であるので、ここでは「電流電圧作成信号」と称す。また、(a)は露光時間が通常(およそ1/4秒未満)である場合を示し、(b)は露光が長時間(およそ1/4秒以上)である場合を示す。
先ず、図6(a)のタイミングチャートを用いて、電子カメラの動作を絡めて露光時間が通常であるときの電流電圧作成信号と各切り替えスイッチ部の駆動との関係を説明する。T1までの初期状態において、電子カメラの電源は入っているがイメージセンサ30は停止している。マイクロプロセッサ9(図1参照)は、撮像制御部4にイメージセンサ30を停止状態にする指令を出力する。
撮像制御部4は、マイクロプロセッサ9の指令に基づきイメージセンサ30が停止状態となるための電流電圧作成信号を出力する。即ち、電源電圧(以下、VDD)は0V、駆動信号φstbyはローレベル(L)が出力される。この状態では、イメージセンサ30、および、電圧発生器42いずれにも、電源が供給されていないため、イメージセンサ30は動作せず、停止状態となる。このため、外付け容量50の両電極は、電圧が印加されずグランドレベルの0Vとなる。
T1の時点において、電子カメラ1のシャッターボタンが押されると、マイクロプロセッサ9は、撮像制御部4に対して固体撮像装置3に搭載されたイメージセンサ30を停止状態から起動状態にさせる指令を出力する。撮像制御部4は、その指令に基づき電流電圧作成信号を出力する。なお、撮像制御部は、電流電圧作成信号以外の駆動信号も出力するが、ここではその説明を省略する。撮像制御部4は、マイクロプロセッサ9の指令に基づき、VDDを0Vから5Vに電圧を変えてイメージセンサ30に出力する。また、撮像制御部4は、引き続きローレベルの駆動信号φstbyを出力する。第1の切り替えスイッチ部を構成するPMOSトランジスタ33は、オン状態である。VDDが5Vになることによって、画素電流源制御回路32は動作されて定電流が流れるようになる。そして、画素電流制限御回路32は、その定電流に対応する所定の電圧Vgを供給配線36に供給する。ここでは、Vgは1Vである。よって、VGは0Vから1Vに変化する。これに伴い、外付け容量50の一方の電極50aにはVg(1V)が供給される。また、画素電流源26を構成するNMOSトランジスタ26のゲート(電極)にVgが供給され、画素電流源26は、動作を開始して定電流を垂直信号線25に流す。画素電流源26が動作することにより、画素20は、垂直信号線25に入射光量に応じた電気信号を出力することが可能となり、不図示の駆動信号に従って、画素から電気信号が出力される。
一方、T1の時点において、電圧発生器42は、撮像制御部4から出力されるVDDが0Vから5Vに変化することにより動作が開始される。即ち、第2の切り替えスイッチ部を構成するPMOSトランジスタ43はオン状態であり、第2の切り替えスイッチ部を構成するNMOSトランジスタ46はオフ状態である。よって、バッファ回路47の入力側は、5VであるVDDが接続される。これに伴い、外付け容量50の他方の電極50bにはVcが供給される。なお、ここではVcも1Vに設定されている。よって、VCは、0Vから1Vに変化する。
従って、T1の時点において、イメージセンサ30は、スタンバイ状態から起動状態となり、外付け容量50の一方の電極50aに供給される電圧VGが0Vから1Vに変化し、外付け容量50の他方の電極50bに供給される電圧VCが0Vから1Vに変化する。外付け容量50の両方の電極50a、50bに1Vが供給され、チャージ不要の状態が維持され、且つ、AC成分のノイズが吸収される。
このように、イメージセンサ30が停止状態から起動状態に変化しても、外付け容量50の両電極には同一の電圧が供給される。従って、外付け容量50は電荷がチャージされず、電子カメラ1のシャッタータイムラグは短縮される。
With this configuration, the
Here, the
The second changeover switch unit is operated in conjunction with the first changeover switch unit. That is, the same drive signal as the drive signal φstby applied to the gate of the
FIG. 6 is a timing chart showing the relationship between the drive signal φstby and the power supply voltage VDD output from the imaging control unit 4 of the
First, using the timing chart of FIG. 6A, the relationship between the current voltage generation signal and the drive of each changeover switch unit when the exposure time is normal will be described with the operation of the electronic camera. In the initial state up to T1, the electronic camera is turned on but the
The imaging control unit 4 outputs a current voltage generation signal for causing the
When the shutter button of the
On the other hand, at time T1, the
Therefore, at time T1, the
Thus, even when the
T1からT2の期間において、イメージセンサ30は、指定された露光時間(1/4秒未満)にて光電変換された電荷を生成し蓄積する。電子カメラ1は、イメージセンサ30から光電変換された電荷の量に応じた電気信号を出力させ、信号処理、画像圧縮、記録など所定の処理を施す。そして、それらの処理が終了したT2の時点において、マイクロプロセッサ9は、起動状態から停止状態に制御させる指令を撮像制御部4に出力する。この指令に基づき、撮像制御部4は、VDDを0Vに変化させてイメージセンサ30に出力する。イメージセンサ30は再度停止状態とされ、VG及びVCは0Vにされる。
In the period from T1 to T2, the
次に、図6(b)のタイミングチャートを用いて、電子カメラの動作を絡めて露光時間が長時間であるときの電流電圧作成信号と各切り替えスイッチ部の駆動の関係を説明する。なお、T1までの期間、及び、T2以降の期間は、イメージセンサ30が停止状態である期間であり、図6(a)と説明が重複する。よって、ここでは重複する説明を極力省略し、図6(a)とは異なる駆動を行うT3からT4の期間について重点的に説明する。
T1の時点において、撮像制御部4は、マイクロプロセッサ9の指令に基づき、VDDを0Vから5Vに電圧を変えてイメージセンサ30に出力する。第1の切り替えスイッチ部を構成するPMOSトランジスタ33はオン状態である。VDDが5Vになることによって、画素電流源制御回路32は、動作されて一定の電流が流れ、その一定電流に対応する所定の電圧Vgを供給配線36に供給する。ここでは、Vgは1Vである。よって、VGは0Vから1Vに変化する。これに伴い、外付け容量50の一方の電極50aにはVgが供給される。また、画素電流源26を構成するNMOSトランジスタ26のゲート(電極)にVgが供給され、画素電流源26は、動作を開始して一定電流を垂直信号線25に流す。
一方、T1の時点において、電圧発生器42は、撮像制御部4から出力されるVDDが0Vから5Vに変化することにより動作される。これに伴い、外付け容量50の他方の電極50bには一定の電圧Vcが供給される。ここでは、Vcは1Vである。よって、VCは0Vから1Vに変化する。
T3からT4の期間は、露光期間である。図6(b)においては、露光時間は1/4秒以上の長時間であり、この期間においてイメージセンサ30は、スタンバイ状態とされる。ここで、イメージセンサ30のスタンバイ状態とは、VDDは5Vを維持されており、イメージセンサ30に電源電圧5Vが印加されている状態を言う。このため、スタンバイ状態において、各画素20は光電変換して電荷を蓄積させる状態が維持されている。
T3の時点に至り、マイクロプロセッサ9は、露光を開始させる指令を撮像制御部4に出力すると共に、イメージセンサ30をスタンバイ状態に制御させる指令を撮像制御部4に出力する。この指令に基づき、撮像制御部4は、イメージセンサ30に露光を開始させる。具体的には撮像制御部4は、電子カメラ1のメカシャッターを開く。或いは、電子シャッターを実行するならば、撮像制御部4は、フォトダイオードに蓄積されている電荷を排出させる。また、撮像制御部4は、VDDを5Vのまま保持させつつ、駆動信号φstbyをローレベル(L)からハイレベル(H)に変えてイメージセンサ30に出力する。画素電流源制御回路32において、第1の切り替えスイッチ部を構成するPMOSトランジスタ33は、ハイレベルの駆動信号φstbyをゲート(電極)に受けてオフ状態とされる。よって、ミラー回路を構成するNMOSトランジスタ35のドレインにはVDDが印加されない。このため、NMOSトランジスタ35のドレインは5Vから0Vに変化し、画素電流源制御回路32はオフ状態となる。これに伴い、VGはVg(1V)から0Vに変化し、画素電流源26もオフ状態となる。即ち、画素電流源制御回路32は、第1の切り替えスイッチ部を構成するPMOSトランジスタ33がオフ状態のときに、Vgより低い電圧である0V(グランドレベル)の電圧を画素電流源26に供給する。画素電流源制御回路32及び画素電流源26が動作しておらず、また、垂直信号線25に一定の電流が流れないので、消費電力は低減され、発熱も抑えられる。しかしながら、VDDは5Vに保持されているので、スタンバイ状態でありながら、画素20は入射光に応じた電荷を生成し蓄積する状態を維持している。
一方、電圧発生器42において、第2の切り替えスイッチ部を構成するPMOSトランジスタ43はハイレベルの駆動信号φstbyをゲート(電極)に受けてオフ状態とされ、NMOSトランジスタ46は、ハイレベルの駆動信号φstbyをゲート(電極)に受けてオン状態とされる。よって、バッファ回路47に入力される電圧の経路は、VDD側からグランド側に切り替えられる。これに伴い、電圧発生器42の出力する電圧は、Vc(1V)から0Vに変化する。そして、外付け容量50の他方の電極50bには0Vが供給される。即ち、電圧発生器42の第2の切り替えスイッチ部は、T3の時点において(より詳しくは、第1の切り替えスイッチ部がオフ状態のときに)、Vcより低い電圧である0V(グランドレベル)を外付け容量50の他方の電極50bに供給する。従って、VCは0Vとなる。VG及びVCは0Vであり、外付け容量50の両方の電極50a、50bに0Vが供給されている。VGは所定の電圧Vgではなく、VCは一定の電圧Vcではない。しかし、外付け容量50は、VGとVCは同一の電圧0Vであり、外付け容量50の両端の電位差がほぼゼロの状態が保持される。
なお、画素電流源制御回路32は、オフの状態でVGを0Vとして出力しているが、これに限らない。画素電流源制御回路32は、オフの状態で後述するVgより低い電圧を出力すればよい。同様に電圧発生器42は、オフの状態でVCを0Vとして出力しているが、これに限らない。電圧発生器42は、オフの状態で後述するVcより低い電圧を出力すればよい。
T4の時点において、マイクロプロセッサ9は、露光を終了させる指令を撮像制御部4に出力すると共に、イメージセンサ30をスタンバイ状態から起動状態に制御させる指令を撮像制御部4に出力する。この指令に基づき、撮像制御部4は、イメージセンサ30の露光を終了させる。具体的には、電子カメラ1のメカシャッターを閉じる。或いは、イメージセンサ30が特許文献1に開示されたように全画素同時露光を可能とする構成ならば、転送トランジスタをオンさせることによって、フォトダイオードから電荷を転送させる。また、撮像制御部4は、駆動信号φstbyをハイレベル(H)からローレベル(L)に変えて固体撮像装置3に出力する。画素電流源制御回路32において、第1の切り替えスイッチ部を構成するPMOSトランジスタ33は、ローレベルの駆動信号φstbyをゲート(電極)に受けてオン状態とされる。これに伴い、VDDと画素電流源制御回路32とが接続される。VDDは5Vに維持されている。よって、画素電流源制御回路32は、動作を開始して一定の電流が流れ、その一定電流に対応する所定の電圧Vgを供給配線36に供給する。ここでは、Vgは1Vである。よって、VGは0Vから1Vに変化する。これに伴い、外付け容量50の一方の電極50aにはVg(1V)が供給される。また、画素電流源26を構成するNMOSトランジスタ26のゲート(電極)にVgが供給され、画素電流源26は、動作を開始して一定電流を垂直信号線25に流す。従って、イメージセンサ30はスタンバイ状態から起動状態となり、画素20は電気信号を垂直信号線25に出力できる状態にされる。
一方、電圧発生器42において、第2の切り替えスイッチ部を構成するPMOSトランジスタ43はローレベル(L)の駆動信号φstbyをゲート(電極)に受けてオン状態とされ、NMOSトランジスタ46は、ローレベル(L)の駆動信号φstbyをゲート(電極)に受けてオフ状態とされる。よって、バッファ回路47に入力される電圧の経路は、グランド側からVDD側に切り替えられる。これに伴い、電圧発生器42は、外付け容量50の他方の電極50bに一定電圧であるVc(1V)を供給する。このため、イメージセンサ30がスタンバイ状態から起動状態に変化しても、外付け容量50は電荷がチャージされない。これに伴い、イメージセンサ30はスタンバイ状態からの復帰動作時間が短縮され、電子カメラ1はシャッタータイムラグが短縮される。
このように、T3からT4の期間においては、T1までの期間及びT2以降の期間とは異なり、VDDが5Vでありながら、イメージセンサ30はスタンバイ状態とされる。
本実施形態において、T3からT4の期間は、露光時間であり且つスタンバイ状態の期間とされている。しかし、本発明はこれに限らず、イメージセンサ30がスタンバイ状態とされる期間は、露光時間より短くされても良い。前記したように、例えVgとVcとを等しく設計しても、製造誤差等により僅かにずれる恐れがある。VgとVgがずれると、外付け容量50は電荷がチャージされ、チャージされる電荷量に応じてイメージセンサ30は、スタンバイ状態からの復帰に要する時間が長くなる。従って、スタンバイ状態から起動状態への移行時点は、VgとVcの許される最大のずれ量を予め想定し、チャージ時間を考慮して、露光終了時間より前に設定されるのが好ましい。このようにすれば、露光終了時点には、イメージセンサ30は、各画素から電気信号を出力できる状態とされる。このため、電子カメラ1は、シャッタータイムラグを短縮することが可能となる。
さらに、本実施形態においては、VgとVcは、略同一とされている。しかし、Vcを0VよりVgに近い電圧に設定するなら、VgとVcの差と、外付け容量50の容量値からスタンバイ状態からの復帰に要する時間を求め、それにより、スタンバイ状態から起動状態への移行時点を設定すればよい。
スタンバイ状態から起動状態へ復帰するのに要する時間が短ければ、それだけ、画素信号読み出し動作を開始する直前に画素電流源の復帰動作を開始すれば良くなり、消費電力低減や発熱の影響の低減に効果がある。
また、本実施形態において、VDDは0Vと5Vの二値としたが、これに限らず、例えば0Vと6Vとしても良い。
Next, using the timing chart of FIG. 6B, the relationship between the current voltage generation signal and the driving of each changeover switch unit when the exposure time is long with the operation of the electronic camera will be described. Note that the period up to T1 and the period after T2 are periods in which the
At time T1, the imaging control unit 4 changes the voltage from VDD to 0V and outputs it to the
On the other hand, at time T1, the
A period from T3 to T4 is an exposure period. In FIG. 6B, the exposure time is a long time of ¼ second or more, and the
At time T3, the microprocessor 9 outputs an instruction to start exposure to the imaging control unit 4 and outputs an instruction to control the
On the other hand, in the
The pixel current
At time T4, the microprocessor 9 outputs a command to end the exposure to the imaging control unit 4 and outputs a command to control the
On the other hand, in the
As described above, in the period from T3 to T4, unlike the period from T1 to the period after T2, the
In the present embodiment, a period from T3 to T4 is an exposure time and a standby state period. However, the present invention is not limited to this, and the period during which the
Furthermore, in this embodiment, Vg and Vc are substantially the same. However, if Vc is set to a voltage closer to Vg than 0 V, the time required to return from the standby state is obtained from the difference between Vg and Vc and the capacitance value of the
If the time required to return from the standby state to the start-up state is short, it is only necessary to start the return operation of the pixel current source immediately before starting the pixel signal readout operation, thereby reducing the power consumption and the influence of heat generation. effective.
In this embodiment, VDD is a binary value of 0V and 5V. However, the present invention is not limited to this, and may be 0V and 6V, for example.
また、本実施形態において、画素電流源26、画素電流源制御回路32は、単純な回路構成にて示している。しかし、本発明はこれに限られない。図7は、本発明の第1実施形態に係る固体撮像装置に搭載するイメージセンサの変形例である。本変形例のイメージセンサ60がイメージセンサ30と異なる点は、画素電流源26に換えて画素電流源66が配置され、画素電流源制御回路32に換えて画素電流源制御回路62が配置されている点のみである。
In the present embodiment, the pixel
画素電流源66は、NMOSトランジスタ67、68が2段のカスコード回路で構成されている。即ち、図の上の段のNMOSトランジスタ67は、ドレインが垂直信号線25に接続され、ソースが下の段のNMOSトランジスタ68のドレインに接続され、ゲート電極は供給配線69に接続される。図の下の段のNMOSトランジスタ68は、ドレインが上の段のNMOSトランジスタ67のソースに接続され、ソースがグランドに接続され、ゲート電極は供給配線36に接続される。そして、それに伴い、画素電流源制御回路62のミラー回路65、35は、2段で構成されている。即ち、上の段の負荷トランジスタ65は、ドレイン及びゲートが抵抗34及び供給配線69と接続され、ソースは下の段のNMOSトランジスタ35のドレインに接続される。下の段のNMOSトランジスタ35は、ドレイン及びゲートが上の段のNMOSトランジスタ65のソースと供給配線36に接続され、ソースは接地されている。
そして、画素電流源66と画素電流源制御回路62とで、カレントミラー回路を構成している。このようなカスコード回路による画素電流源66は、1段によるカレントミラー回路に比べて垂直信号線25に流れる電流が更に一定となり易く、より好ましい。
本変形例において、素子の動作原理上、垂直信号線25の電流値を決定しているのは、グランドに近い側のNMOSトランジスタである。従って、外付け容量の一方の電極は、グランドに近い側のNMOSトランジスタのゲート電極に電圧を供給する供給配線36に接続すればよい。このようにすれば、AC成分によるノイズは、外付け容量に吸収される。
また、外付け容量の他方の電極には、第1実施形態にて説明した電圧発生器が接続される。これにより、シャッタータイムラグが短縮される。
[第2実施形態]
図8は、本発明の第2実施形態に係る固体撮像装置63の構成を示す概略回路図である。本図は図4に対応しており、同一の構成要素は同一の符号を記し説明を省略する。本固体撮像装置63が第1実施形態の固体撮像装置3と異なる点は、電圧発生器42が除去されて電圧発生器82がイメージセンサ70内に配置され、それに伴い外付け容量50の他方の電極50bと電圧発生器82との間にバッファ回路77が設けられている点にある。
The pixel
The pixel
In this modification, the current value of the
The voltage generator described in the first embodiment is connected to the other electrode of the external capacitor. Thereby, the shutter time lag is shortened.
[Second Embodiment]
FIG. 8 is a schematic circuit diagram showing the configuration of the solid-
電圧発生回路82は、抵抗84、第2の切り替えスイッチ部を構成するPMOSトランジスタ83とNMOSトランジスタ86、負荷トランジスタを構成するNMOSトランジスタ85を有している。第2の切り替えスイッチ部を構成するPMOSトランジスタ83は、そのソースが電源電圧(VDD)と接続され、そのドレインが抵抗84と接続され、そのゲートには駆動信号φstbyが印加される。なお、駆動信号φstby及びVDDは、画素電流源制御回路32にも供給されている。VDDは、5Vと0Vの二値である。負荷トランジスタを構成するNMOSトランジスタ85は、そのドレインが抵抗84と自身のゲートと接続され、そのソースは接地されている。また、このNMOSトランジスタ85のドレイン(及びゲート)は、イメージセンサ70の外部に設けられたバッファ回路77を介して外付け容量50の他方の電極50bに接続される。即ち、NMOSトランジスタ85のドレインは、イメージセンサ内部端子87、バッファ回路77の入力側と電気的に接続された端子89、端子87と端子89とを電気的に接続するワイヤボンディング88を介してバッファ回路77の入力側と電気的に接続される。
バッファ回路87は、外付け容量50の他方の電極50bと接続されて電圧VCを供給している。そして、VDDが5Vであるなら、VCを一定の電圧Vc(ここでは1V)にする。駆動信号φstby及びVDDと、固体撮像装置70や電子カメラの動作は、実施形態1と同様であり、ここでは説明を省略する。
The
The
このように、画素電流源制御回路82がイメージセンサ70内に配置されると、固体撮像装置63の組立部品の数を低減させることが可能となる。このため、固体撮像装置63を構成する部品の在庫管理が容易になり、また、製造工程も簡略される。
Thus, when the pixel current
なお、ここでは、バッファ回路77は、イメージセンサ70の外部に外付けされている。しかし、これに限らず、イメージセンサ70に配置させても良い。このようにすれば、更に組立部品の数は低減される。
Here, the
1 電子カメラ
3,63,140 固体撮像装置
4 撮像制御部
9 マイクロプロセッサ
20 画素
25 垂直信号線
26,66 画素電流源
30,60,70 イメージセンサ
31 画素領域
32,62,82 画素電流源制御回路
36 供給配線
42,82 電圧発生器
50 外付け容量
DESCRIPTION OF
Claims (7)
画素列ごとに前記画素と接続され、前記信号を画素から受け取る複数の垂直信号線と、
前記画素と駆動配線によって接続され、前記画素から前記垂直信号線に前記信号を出力させる駆動信号を出力する垂直走査回路と、
前記垂直信号線ごとに設けられ、前記垂直信号線に一定電流を供給する画素電流源と、
前記画素電流源と供給配線によって接続され、露光時間が1/4秒以上の場合において、前記垂直走査回路により、前記信号が前記画素から前記垂直信号線に出力されるときは、第1の電圧を前記画素電流源に供給し、前記垂直走査回路により、前記信号が前記画素から前記垂直信号線に出力されないときは、前記第1の電圧より低い第2の電圧とを供給する画素電流源制御回路と、
露光時間が1/4秒以上の場合において、前記画素電流源制御回路により、前記第1の電圧が供給されたときは、前記第1の電圧に略等しい電圧を供給し、前記画素電流源制御回路により、前記第2の電圧が供給されたときは、前記第2の電圧に略等しい電圧を供給する電圧発生器と、
一方の電極が前記供給配線に接続されて前記画素電流源制御回路により前記画素電流源に供給される電圧が供給され、他方の電極には前記電圧発生器により供給される電圧が供給される容量と、
を有することを特徴とする固体撮像装置。
A plurality of pixels arranged two-dimensionally in a row direction and a column direction and outputting a signal corresponding to the amount of incident light;
A plurality of vertical signal lines connected to the pixels for each pixel column and receiving the signals from the pixels;
A vertical scanning circuit connected to the pixel by a driving wiring and outputting a driving signal for outputting the signal from the pixel to the vertical signal line;
A pixel current source provided for each of the vertical signal lines and supplying a constant current to the vertical signal lines;
When the signal is output from the pixel to the vertical signal line by the vertical scanning circuit when the pixel current source and the supply wiring are connected and the exposure time is ¼ second or more , the first voltage Is supplied to the pixel current source, and the vertical scanning circuit supplies a second voltage lower than the first voltage when the signal is not output from the pixel to the vertical signal line. Circuit,
In the case where the exposure time is ¼ second or more, when the first voltage is supplied by the pixel current source control circuit, a voltage substantially equal to the first voltage is supplied to control the pixel current source. A voltage generator for supplying a voltage substantially equal to the second voltage when the second voltage is supplied by a circuit;
One electrode is connected to the supply wiring, the voltage supplied to the pixel current source by the pixel current source control circuit is supplied, and the other electrode is supplied with the voltage supplied by the voltage generator When,
A solid-state imaging device.
前記電圧発生器は、前記第1の切り替えスイッチ部がオン状態のときに前記第1の電圧に略等しい電圧を前記容量の前記他方の電極に供給し、前記第1の切り替えスイッチ部がオフ状態のときに前記第2の電圧に略等しい電圧を前記容量の前記他方の電極に供給する第2の切り替えスイッチ部を有することを特徴とする請求項1に記載の固体撮像装置。
The pixel current source control circuit includes a first changeover switch unit that supplies the first voltage to the pixel current source in an on state and supplies the second voltage to the pixel current source in an off state;
The voltage generator supplies a voltage substantially equal to the first voltage to the other electrode of the capacitor when the first changeover switch is in an on state, and the first changeover switch is in an off state. 2. The solid-state imaging device according to claim 1, further comprising a second changeover switch unit that supplies a voltage substantially equal to the second voltage to the other electrode of the capacitor.
The solid-state imaging device according to claim 1, wherein the second voltage is a ground level voltage.
前記容量は、前記イメージセンサの外部に設けられる外付け部品であることを特徴とする請求項1乃至請求項3のいずれかに記載の固体撮像装置。
An image sensor comprising a silicon substrate, wherein at least the pixel, the vertical signal line, the supply wiring, and the pixel current source are provided in the image sensor;
The solid-state imaging device according to claim 1, wherein the capacitor is an external component provided outside the image sensor.
前記画素電流源はNMOS型トランジスタからなり、前記供給配線は、前記各NMOSトランジスタのゲート電極に共通に接続され、前記画素電流源と前記画素電流源制御回路とでカレントミラー回路が構成されることを特徴とする請求項1乃至請求項4のいずれかに記載の固体撮像装置。
The pixel includes a photoelectric conversion unit that generates and accumulates charge according to incident light, and an amplification unit that outputs a signal according to the potential of the gate electrode when the charge is supplied to the gate electrode,
The pixel current source is composed of an NMOS transistor, the supply wiring is commonly connected to the gate electrode of each NMOS transistor, and the pixel current source and the pixel current source control circuit constitute a current mirror circuit. The solid-state imaging device according to claim 1, wherein:
6. The voltage generator according to claim 1, wherein the voltage generator supplies a voltage substantially equal to the pixel current source control circuit to the other electrode of the capacitor via a buffer circuit. Solid-state imaging device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007207615A JP5092618B2 (en) | 2007-08-09 | 2007-08-09 | Solid-state imaging device and electronic camera |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007207615A JP5092618B2 (en) | 2007-08-09 | 2007-08-09 | Solid-state imaging device and electronic camera |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009044486A JP2009044486A (en) | 2009-02-26 |
JP5092618B2 true JP5092618B2 (en) | 2012-12-05 |
Family
ID=40444738
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007207615A Expired - Fee Related JP5092618B2 (en) | 2007-08-09 | 2007-08-09 | Solid-state imaging device and electronic camera |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5092618B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5482137B2 (en) * | 2009-11-19 | 2014-04-23 | ソニー株式会社 | Solid-state imaging device, load current source circuit |
JP6909747B2 (en) * | 2018-03-23 | 2021-07-28 | 株式会社東芝 | Solid-state image sensor |
GB2574619B (en) * | 2018-06-12 | 2022-10-12 | Res & Innovation Uk | Image sensor |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2897106B2 (en) * | 1994-07-01 | 1999-05-31 | 株式会社ニコン | Solid-state imaging device |
JPH11153642A (en) * | 1997-11-21 | 1999-06-08 | Ando Electric Co Ltd | Test device and method for semiconductor device |
JP2003228427A (en) * | 2002-02-01 | 2003-08-15 | Sony Corp | Constant-current circuit and solid-state image pickup device |
JP4167225B2 (en) * | 2002-10-08 | 2008-10-15 | 富士通株式会社 | Voltage stabilization circuit and control method |
JP5060708B2 (en) * | 2004-12-15 | 2012-10-31 | パナソニック株式会社 | High frequency integrated circuit |
JP4746962B2 (en) * | 2005-11-02 | 2011-08-10 | キヤノン株式会社 | Solid-state imaging device and imaging system |
-
2007
- 2007-08-09 JP JP2007207615A patent/JP5092618B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009044486A (en) | 2009-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101705491B1 (en) | Solid-state image pickup apparatus, signal processing method for a solid-state image pickup apparatus, and electronic apparatus | |
JP4979375B2 (en) | Solid-state imaging device and imaging system | |
JP6226254B2 (en) | Solid-state imaging device and switching circuit | |
JP4110193B1 (en) | Solid-state imaging device and imaging system | |
US20200258933A1 (en) | Imaging device including unit pixel cell | |
JP4442675B2 (en) | Pixel drive circuit, imaging device, and camera system | |
JP6172608B2 (en) | Solid-state imaging device, driving method thereof, and imaging device | |
JP4645294B2 (en) | Imaging device and power supply method for imaging device | |
JP4442590B2 (en) | Solid-state imaging device and driving apparatus thereof, imaging device, and solid-state imaging device driving method | |
KR102183357B1 (en) | Solid-state image pickup device, driving method thereof, and electronic apparatus | |
JP2008136047A (en) | Solid-state imaging apparatus and imaging apparatus | |
US20140240565A1 (en) | Solid-state imaging device and electronic apparatus | |
JP2009077381A (en) | Solid-state imaging device | |
US8139143B2 (en) | Solid-state imaging apparatus and camera system | |
JP4673396B2 (en) | Imaging apparatus and imaging system | |
JP5157466B2 (en) | Solid-state imaging device and electronic camera | |
JP5796218B2 (en) | Solid-state imaging device and imaging device | |
US10116854B2 (en) | Photoelectric conversion apparatus, switching an electric path between a conductive state and a non-conductive state | |
JP5092618B2 (en) | Solid-state imaging device and electronic camera | |
JP2008124229A (en) | Solid-state imaging element | |
US9083902B2 (en) | Camera system and method of driving a solid-state imaging apparatus | |
JP5700247B2 (en) | Image processing apparatus and method | |
JP4551935B2 (en) | Solid-state imaging device and imaging system | |
JP2005229159A (en) | Amplifying type solid-state imaging apparatus, drive method thereof, and camera | |
JP5067414B2 (en) | Solid-state image sensor driving apparatus, image input apparatus, and solid-state image sensor driving method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100806 |
|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20110106 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111220 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120313 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120514 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120605 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120730 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120821 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120903 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5092618 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150928 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150928 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |