JP2009170657A - Method and device for forming wiring - Google Patents

Method and device for forming wiring Download PDF

Info

Publication number
JP2009170657A
JP2009170657A JP2008007126A JP2008007126A JP2009170657A JP 2009170657 A JP2009170657 A JP 2009170657A JP 2008007126 A JP2008007126 A JP 2008007126A JP 2008007126 A JP2008007126 A JP 2008007126A JP 2009170657 A JP2009170657 A JP 2009170657A
Authority
JP
Japan
Prior art keywords
electrode
wiring
data
electronic component
axis
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008007126A
Other languages
Japanese (ja)
Inventor
Hiroshi Kobayashi
寛史 小林
Takeshi Sano
武 佐野
Hideaki Okura
秀章 大倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2008007126A priority Critical patent/JP2009170657A/en
Publication of JP2009170657A publication Critical patent/JP2009170657A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/76—Apparatus for connecting with build-up interconnects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Abstract

<P>PROBLEM TO BE SOLVED: To provide a wiring forming method capable of forming preferable wiring without disconnection or bulge between electrodes even if electronic components are displaced, with good production efficiency, and a device therefor. <P>SOLUTION: A wiring pattern is formed by disposing a first electronic component having an electrode 1 and a second electronic component having an electrode 2 on an XY axial plane of a coordinates system including XY axes in a state with the relative positions of the electrode 1 and the electrode 2 fixed, obtaining position data of a point 1 showing the position of the electrode 1 and position data of a point 2 showing the position of the electrode 2 in the XY axial plane, respectively, obtaining data of a line image linking the point 1 and the point 2 by a line parallel with the X axis or the Y axis of the XY axial plane or a line inclined by a predetermined angle with respect to the line using the position data of the point 1 and the point 2 as bit map data with the XY axial plane divided into a plurality of dots, and ejecting an ink containing conductive minute particles and a solvent according to the bit map data. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

この発明は回路基板の電極と当該基板上の電子部品の電極間を接続する微細配線の形成方法及びその形成装置に関するものであり、回路基板と電子デバイスの如何にかかわらず、これら電極の位置が互いに微小にずれていても 断線やバルジのない良好な配線を形成でき、しかも高い生産効率で配線を形成することができるものである。   The present invention relates to a method of forming a fine wiring for connecting between an electrode of a circuit board and an electrode of an electronic component on the board, and an apparatus for forming the same, and the position of these electrodes is independent of the circuit board and the electronic device. Even if they are slightly deviated from each other, it is possible to form good wiring without disconnection or bulge, and to form wiring with high production efficiency.

従来の配線形成方法としては、基体上に形成した導電膜をフォトリソグラフィ法により部分エッチングして配線パターンを形成する方法があるが、環境負荷が大きいため、エッチングによらない形成方法が検討されている。
エッチングによらない形成方法としては、スクリーン印刷により導電性ペーストをパターン状に供給し固化する方法等があるが、電子デバイス等では高密度化に伴い配線パターンが微細になってきており、従来の方法では配線パターンを形成することが困難になってきている。 As a conventional wiring forming method, there is a method of forming a wiring pattern by partially etching a conductive film formed on a substrate by a photolithography method. However, since the environmental load is large, a forming method not using etching has been studied. Yes.
As a formation method not based on etching, there is a method of supplying a conductive paste in a pattern form by screen printing and solidifying it. However, in an electronic device or the like, a wiring pattern is becoming finer as the density is increased. With this method, it has become difficult to form a wiring pattern.

そこで、配線パターンを微細に形成でき、しかも環境負荷の小さい方法として、インクジェットにより導電性材料を含有するインクをパターン状に供給し配線パターンを形成する方法が提案されている。また、このインクジェットによる配線方法を、基板配線ではなく、電子部品の電極間の結線に適用する方法も提案されており、その一例として特開２００５−２５１９１０号公報（特許文献１）に記載されているもの、特開２００５−３０２８１３号公報（特許文献２）に記載されているものがある。これらは半導体チップと基板電極の電極間に、インクジェットにより配線を形成しているものである。
特開２００６−２４５５１５号公報（特許文献３）に記載されているものがあり、これは機能素子（ＰＺＴ素子）と該機能素子を駆動するための電子部品等が実装された構造体（配線基板）の電極間に配線を形成している。 Therefore, a method of forming a wiring pattern by supplying an ink containing a conductive material in a pattern by ink jet as a method that can form a wiring pattern finely and has a small environmental load has been proposed. Also, a method of applying this ink-jet wiring method to connection between electrodes of an electronic component instead of substrate wiring has been proposed, and an example thereof is described in JP-A-2005-251910 (Patent Document 1). And those described in Japanese Patent Application Laid-Open No. 2005-302813 (Patent Document 2). In these, wiring is formed by ink jet between the electrodes of the semiconductor chip and the substrate electrode.
Japanese Unexamined Patent Publication No. 2006-245515 (Patent Document 3) includes a functional body (PZT element) and a structure (wiring board) on which electronic components and the like for driving the functional element are mounted. ) Is formed between the electrodes.

基板の配線を形成する場合には、所望の配線パターンとインクの濡れ広がりを考慮して設計したビットマップデータに従ってインクを吐出することにより、配線パターンを形成できる。しかしながら、電子部品の電極間結線においては、電子部品の配置位置がばらつくため、実際の電極位置を考慮してインクを吐出する必要がある。   When forming the wiring on the substrate, the wiring pattern can be formed by ejecting ink according to bitmap data designed in consideration of the desired wiring pattern and ink wetting and spreading. However, in the connection between the electrodes of the electronic component, since the arrangement position of the electronic component varies, it is necessary to discharge ink in consideration of the actual electrode position.

また、特開２００５−２９４６１９号公報（特許文献４）に記載されているものがあり、このものは、電子部品の電極位置を考慮してビットマップデータを設計しているが、電極位置に相当するビットマップデータのドット間を直線的に連結したビットマップを作成し、当該ビットマップに従ってインクを吐出し配線を形成している。   Also, there is one described in Japanese Patent Application Laid-Open No. 2005-294619 (Patent Document 4), which is designed for bitmap data in consideration of the electrode position of an electronic component, but corresponds to the electrode position. A bitmap in which dots of bitmap data to be linearly connected are created, and ink is ejected according to the bitmap to form wiring.

〔特許文献４のもの〕
上記特許文献４のものの概要は次のとおりである。
目的
電子部品の位置ずれがあっても配線形成ができ、生産効率が格段に向上する配線形成方法及びその装置を提供すること。
構成
第１の電極を有する第１の電子部品と、第２の電極を有する第２の電子部品を、第１及び第２の電極の相対的位置が固定された状態で、ＸＹ軸を含む座標系のＸＹ軸平面に配置する
。ＸＹ軸平面での、第１の電極（電極形状２５２）の位置を示す第１の点２５４のデータと、第２の電極（電極形状２６２）の位置を示す第２の点２６４のデータをそれぞれ取得する。第１の点２５４及び第２の点２６４のデータを使用して、第１の点２５４及び第２の点２６４を結ぶ線イメージのデータを、ＸＹ軸平面が複数ピクセルに分割されてなるビットマップのデータ７８として取得する。ビットマップのデータ７８に従って、導電性微粒子を含む分散液を吐出し、第１及び第２の電極を接続する配線を形成する。
なお、上記符号は特許文献４に図面における符合である。 [Patent Document 4]
The outline of the above-mentioned Patent Document 4 is as follows.
the purpose
To provide a wiring forming method and apparatus capable of forming a wiring even when there is a displacement of electronic components and greatly improving production efficiency.
Constitution
A coordinate system including an XY axis in which the first electronic component having the first electrode and the second electronic component having the second electrode are fixed with the relative positions of the first and second electrodes fixed. Arranged on the XY axis plane. Data of the first point 254 indicating the position of the first electrode (electrode shape 252) and data of the second point 264 indicating the position of the second electrode (electrode shape 262) on the XY-axis plane are respectively obtained. get. A bitmap formed by dividing data of a line image connecting the first point 254 and the second point 264 into a plurality of pixels using the data of the first point 254 and the second point 264. Obtained as data 78. In accordance with the bitmap data 78, a dispersion liquid containing conductive fine particles is discharged to form a wiring connecting the first and second electrodes.
In addition, the said code | symbol is a code | symbol in drawing in patent document 4. FIG.

特許文献４のものの方法による場合は、電極間のずれ量の違いよって配線の傾斜角度が違うので円状インクの重なりが違い、配線の太さが異なる。したがって、配線の太さが傾斜角度の大小によって一様でない。
縦横の直線部での配線を基準にして円状インクの間隔を定めると斜線部の配線幅が狭くなり、極端な場合は断線を生じることもあり、傾斜部での配線幅を基準にして円状インクの間隔を定めると縦横の直線部での配線幅が過大になる。
それゆえ、全ての配線についてその幅が所定の範囲で形成されるようにするのは容易なことではない。 In the case of the method of Patent Document 4, since the inclination angle of the wiring is different depending on the difference in the amount of displacement between the electrodes, the overlapping of the circular inks is different and the thickness of the wiring is different. Therefore, the thickness of the wiring is not uniform depending on the inclination angle.
If the interval between the circular inks is determined based on the wiring at the vertical and horizontal straight lines, the wiring width at the shaded area is narrowed, and in the extreme case, disconnection may occur. If the interval between the inks is determined, the wiring width at the vertical and horizontal straight portions becomes excessive.
Therefore, it is not easy to make all the wirings have a width within a predetermined range.

〔特許文献１のもの〕
特許文献１のものの概要は次のとおりである。
目的
薄膜回路チップと配線基板との良好な接続状態を確保することができるようにすること。
構成
接続端子（１６）が一方面に設けられた薄膜回路チップ（１４）を当該接続端子を基板（１０）と当接しない側へ向けて基板の一方面上に配置する工程と、基板の一方面上に第１配線（１２）を形成する工程と、基板の一方面上に、少なくとも第１配線の所定の接続対象箇所と薄膜回路チップとの間を埋めるように絶縁膜（１８）を形成する工程と、接続対象箇所と接続端子とを結ぶ所定経路に対応する絶縁膜の表面にエネルギーを与えて凹凸領域（２０）を形成する工程と、絶縁膜の凹凸領域上に液体材料を供給する工程と、供給された液体材料を固化させることにより、接続対象箇所と接続端子とを電気的に接続する第２配線（２２）を形成する工程とによる回路基板の製造方法。なお、符合は特許文献１の図面における符号である。 [Patent Document 1]
The outline of the thing of patent document 1 is as follows.
the purpose
To ensure a good connection between the thin film circuit chip and the wiring board.
Constitution
A step of disposing the thin film circuit chip (14) provided with the connection terminal (16) on one side on the one side of the substrate with the connection terminal facing the side not contacting the substrate (10); A step of forming the first wiring (12) thereon, and an insulating film (18) is formed on one surface of the substrate so as to fill at least a predetermined connection target portion of the first wiring and the thin film circuit chip. A step of applying energy to the surface of the insulating film corresponding to a predetermined path connecting the connection target portion and the connection terminal to form the uneven region (20), and a step of supplying a liquid material onto the uneven region of the insulating film And a step of forming a second wiring (22) for electrically connecting the connection target portion and the connection terminal by solidifying the supplied liquid material. In addition, a code | symbol is a code | symbol in drawing of patent document 1. FIG.

〔特許文献２のもの〕
特許文献２のものの概要は次のとおりである。
目的
電子部品の電極と基板の端子とを接続する良好な配線回路を形成することができる電子回路組立体および電子回路組立体の製造方法を提供すること。
構成
基板２に搭載された電子部品３の電極３ｂと基板２の端子２ｂとを電気的に接続して成る電子回路組立体において、電子部品３の周囲に絶縁樹脂を塗布して電極形成面３ａと基板２の端子形成面２ａとの間に存在する段差部を覆うことにより、電極形成面３ａと端子形成面２ａとを傾斜面４ａで結んだ表面形状の絶縁樹脂部４を設ける。そして傾斜面４ａに沿って金属ナノ粒子ペーストをインクジェットによって吹き付けて所定の配線経路に従って印刷配線５を描画塗布により形成する。これにより、狭ピッチ部品を対象として良好な配線回路を形成することができる。 [Patent Document 2]
The outline of the thing of patent document 2 is as follows.
the purpose
To provide an electronic circuit assembly and a method for manufacturing the electronic circuit assembly that can form a good wiring circuit for connecting an electrode of an electronic component and a terminal of a substrate.
Constitution
In an electronic circuit assembly in which an electrode 3b of an electronic component 3 mounted on a substrate 2 and a terminal 2b of the substrate 2 are electrically connected, an insulating resin is applied around the electronic component 3 to form an electrode forming surface 3a By covering the step portion existing between the terminal forming surface 2a of the substrate 2, the surface-shaped insulating resin portion 4 that connects the electrode forming surface 3a and the terminal forming surface 2a with the inclined surface 4a is provided. Then, the metal nanoparticle paste is sprayed by ink jet along the inclined surface 4a, and the printed wiring 5 is formed by drawing application according to a predetermined wiring path. Thereby, a favorable wiring circuit can be formed for narrow pitch components.

〔特許文献３のもの〕
特許文献３のものの概要は次のとおりである。
目的
接続端子数の多い機能素子実装において、小型化を可能としつつ低コスト化を図れるようにすること。
構成
機能素子１上に形成された電極２と、その機能素子１を駆動するための電子部品３等が実装された構造体４の電極配線パターン５が連続した状態で同一面上に形成されており、接続されている。この機能素子１の電極２と構造体４の表層の電極配線パターン５とが連続した同一面上に形成されていることから、導電性ペースト６による結線に際しても、にじみ等が発生せず接続されている。この構造体４の少なくとも一部の表層は樹脂で構成されており、この樹脂上に電極配線パターン５が形成され、またこの樹脂は機能素子１とも接着されている。また、この構造体４が無機材料をコアとして構成され、その表層部の少なくとも一部が樹脂で構成され、電極配線パターン５が形成されているとともに、機能素子１と接着されている。 [Patent Document 3]
The outline of Patent Document 3 is as follows.
the purpose
In a functional device mounting with a large number of connection terminals, it should be possible to reduce the cost while reducing the size.
Constitution
The electrode 2 formed on the functional element 1 and the electrode wiring pattern 5 of the structure 4 on which the electronic component 3 or the like for driving the functional element 1 is mounted are formed on the same surface in a continuous state. ,It is connected. Since the electrode 2 of the functional element 1 and the electrode wiring pattern 5 on the surface layer of the structure 4 are formed on the same continuous surface, they are connected without causing bleeding or the like even when they are connected by the conductive paste 6. ing. At least a part of the surface layer of the structure 4 is made of a resin, and an electrode wiring pattern 5 is formed on the resin. The resin is also bonded to the functional element 1. The structure 4 is composed of an inorganic material as a core, and at least a part of the surface layer is composed of resin, and an electrode wiring pattern 5 is formed and bonded to the functional element 1.

〔従来技術の問題点〕
従来技術の問題点について説明する前に、まず、一般的なインクジェットによる膜パターンの形成方法を説明する。
インクジェットにより吐出されたインクは、基板や電子部品等の表面に着弾して円状に濡れ広がり、乾燥後にほぼ円形状となり、膜パターンはこの円状インクの集合体で形成される。
インクの乾燥速度が吐出速度より速い場合には、インクを基板等の表面に連続して着弾させ円状インクの集合体を形成しても良いが、乾燥速度が吐出速度より遅い場合には、インクを基板等の表面に連続して着弾させると、インク同士が一体となって濡れ広がりが大きくなって膨らみ（バルジ）が生じるため、パターン形状が崩れる。そこで、円状インク直径（＋着弾精度）以上のピッチでインクを吐出しインクを乾燥させて円状インクアレイを形成した後、円状インク間にインクを着弾させて乾燥させることにより、円状インクを連結させ膜パターンを形成している。なお、この方法は、インクジェットによる紙等への画像形成方法として周知の手法である。 [Problems of the prior art]
Before describing the problems of the prior art, first, a general ink-jet film pattern forming method will be described.
The ink ejected by the ink jet is landed on the surface of a substrate, electronic component, etc., spreads in a circular shape, becomes a substantially circular shape after drying, and the film pattern is formed by an assembly of the circular ink.
When the drying speed of the ink is faster than the discharge speed, the ink may be landed continuously on the surface of the substrate or the like to form a circular ink aggregate, but when the drying speed is slower than the discharge speed, When the ink is continuously landed on the surface of the substrate or the like, the inks are integrated with each other, the wetting spread is increased and a bulge is generated, and the pattern shape is lost. Therefore, after ejecting ink at a pitch greater than the circular ink diameter (+ landing accuracy) and drying the ink to form a circular ink array, the ink is landed between the circular inks and dried to form a circular shape. Ink is connected to form a film pattern. This method is a well-known method as an image forming method on paper or the like by inkjet.

具体的な例として、４回に分けて円状インクアレイを形成し最終的にライン状の膜パターンを形成する例を図１に示す。
（ａ）円状インク直径（＋着弾精度）以上のピッチでインクを吐出し、インクを乾燥させて、円状インクアレイ１０１を形成する。
（ｂ）円状インクアレイ１０１のドット間にインクを重ねて吐出し、インクを乾燥させて、ドットアレイ１０２を形成する。
（ｃ）円状インクアレイ１０１，１０２に一部重なるようにインクをさらに吐出し、インクを乾燥させて、円状インクアレイ１０３を形成する。
（ｄ）円状インクアレイ間に空白が無くなるように液滴を吐出し、インクを乾燥させて、円状インクアレイ１０４を形成する。
以上の様に、全て円状インク直径（＋着弾精度）以上のピッチでインクを吐出しインクを乾燥させて円状インクアレイを形成し、円状インクを一部重ねて連結させることにより、膜パターンを形成している。
なお、円状インクアレイの形成順序（ａ），（ｂ），（ｃ），（ｄ）を入れ替えて膜パターンを形成することもあり、また、（ａ），（ｂ），（ｃ），（ｄ）を繰り返して厚膜化することもある。
導電膜パターンを形成する場合には、導電性粒子を含有したインクを用いて、上記のパターンを形成した後、加熱して導電性粒子同士を融着、硬化させることにより導電機能を発現させている。 As a specific example, FIG. 1 shows an example in which a circular ink array is formed in four steps and a line-shaped film pattern is finally formed.
(A) Ink is ejected at a pitch equal to or greater than the circular ink diameter (+ landing accuracy), and the ink is dried to form the circular ink array 101.
(B) The ink is overlapped and ejected between the dots of the circular ink array 101, and the ink is dried to form the dot array 102.
(C) The ink is further ejected so as to partially overlap the circular ink arrays 101 and 102, and the ink is dried to form the circular ink array 103.
(D) Droplets are ejected so that there is no space between the circular ink arrays, and the ink is dried to form the circular ink array 104.
As described above, the ink is ejected at a pitch equal to or larger than the circular ink diameter (+ landing accuracy), the ink is dried to form a circular ink array, and the circular inks are partially overlapped and connected. A pattern is formed.
It should be noted that the film pattern may be formed by changing the formation order (a), (b), (c), (d) of the circular ink array, and (a), (b), (c), (D) may be repeated to increase the film thickness.
In the case of forming a conductive film pattern, after forming the above pattern using ink containing conductive particles, the conductive function is expressed by fusing and curing the conductive particles by heating. Yes.

インクジェットによる電子部品の電極間結線においても、実際の電極位置を考慮してインクを吐出するだけでなく、一般的なインクジェットによる膜パターンの形成方法と同様に、インクの濡れ広がりを考慮してインクを吐出することが必要である。
しかしながら、特許文献４（特開２００５−２９４６１９号公報）のものでは、電子部品の電極位置に相当するビットマップデータのドット間を直線的に連結したビットマップを作成し、ビットマップに従ってインクを吐出することにより配線を形成しているため、電子部品表面に着弾したインクは円状に広がりその直径はビットマップデータのドットと一致しない。このため、円状インクがビットマップデータのドットサイズより小さい場合はインク同士が連結せずに断線し、逆に円状インクがドットサイズより大きい場合はインク同士が一体化し配線の膨らみ（バルジ）が生じる。 In the inter-electrode connection of electronic parts by ink jet, not only ink is discharged in consideration of the actual electrode position, but ink is also taken into account in consideration of ink wetting and spreading in the same manner as a film pattern forming method by general ink jet. Must be discharged.
However, in Patent Document 4 (Japanese Patent Application Laid-Open No. 2005-294619), a bitmap is created in which dots of bitmap data corresponding to electrode positions of electronic components are linearly connected, and ink is ejected according to the bitmap. In this way, since the wiring is formed, the ink that has landed on the surface of the electronic component spreads in a circular shape and the diameter thereof does not match the dot of the bitmap data. For this reason, when the circular ink is smaller than the dot size of the bitmap data, the inks are disconnected without being connected, and conversely when the circular ink is larger than the dot size, the inks are integrated and the wiring bulges (bulge) Occurs.

また、電極間を直線的に連結しており、この直線の傾きは電極間の位置づれの大きさに左右され、他方、円状インク同士の重なり量が配線の角度によって変わるので、配線の幅を制御することは困難であり、配線の角度によっては、配線に断線やバルジが生じる。このために特許文献４のものでは電子部品の位置ずれが大きくても傾斜部では断線がなく、かつ直線部ではバルジのないライン状の良好な配線を形成することはできない。   In addition, the electrodes are connected linearly, and the slope of this line depends on the size of the positioning between the electrodes. On the other hand, the amount of overlap between the circular inks varies depending on the angle of the wiring. It is difficult to control, and depending on the angle of the wiring, the wiring is broken or bulged. For this reason, in the case of Patent Document 4, it is impossible to form a good line-shaped wiring having no disconnection in the inclined portion and having no bulge in the straight portion even if the positional deviation of the electronic component is large.

なお、電子部品表面に隔壁パターンや親水（または撥水）パターンを形成すれば、インクの濡れ広がりを抑制でき、ライン状の配線を形成できるが、隔壁パターンや親水（または撥水）パターンを電極の位置に対応して形成するのは困難であり、現実的ではない。   Note that if a partition pattern or a hydrophilic (or water repellent) pattern is formed on the surface of the electronic component, wetting and spreading of ink can be suppressed, and a line-like wiring can be formed. It is difficult to form in correspondence with the position of, and is not realistic.

特開２００５−２５１９１０号公報JP-A-2005-251910 特開２００５−３０２８１３号公報Japanese Patent Laid-Open No. 2005-302813 特開２００６−２４５５１５号広報JP 2006-245515 PR 特開２００５−２９４６１９号公報JP 2005-294619 A

そこで、本発明は、電子部品の電極位置に相当するビットマップデータのドット間を、予め作製したビットマップに従ってインクを吐出して配線を形成するについて、電子部品の位置ずれがあっても当該位置ずれの大きさの如何に関わらず、電極間に断線やバルジのない良好な配線を形成でき、しかも生産効率の良い配線形成方法及びその装置を提供することを目的とする。   Therefore, the present invention relates to forming a wiring by ejecting ink according to a bitmap prepared in advance between dots of bitmap data corresponding to the electrode position of the electronic component, even if the electronic component is misaligned. It is an object of the present invention to provide a wiring forming method and apparatus capable of forming a good wiring without disconnection or bulge between electrodes regardless of the size of the deviation and having a high production efficiency.

〔請求項１の発明の手段〕
請求項１の発明の手段は、電子部品の電極位置に相当するビットマップデータのドット間を、予め作製したビットマップに従ってインクを吐出して配線を形成する配線形成方法について、次の（ａ）〜（ｅ）によるものである。
（ａ）電極１を有する第１電子部品と、電極２を有する第２電子部品を、電極１と電極２の相対的位置が固定された状態で、ＸＹ軸を含む座標系のＸＹ軸平面に配置すること、
（ｂ）前記ＸＹ軸平面での、電極１の位置を示す点１の位置データと、電極２の位置を示す点２の位置データをそれぞれ取得すること、
（ｃ）前記点１と点２の位置データを使用して、前記点１と点２を前記ＸＹ軸平面のＸ軸またはＹ軸に平行な線又は当該平行な線と所定の角度で傾斜した線による線で結ぶ線イメージのデータを、前記ＸＹ軸平面が複数ドットに分割されてなるビットマップデータとして取得すること、
（ｄ）前記ビットマップデータに従って、導電性微粒子及び溶媒を含むインクを吐出し配線パターンを形成すること、
（ｅ）前記インクの溶媒を除去し、配線の導電性を発現すること。
なお、上記の所定の角度は、予め設定された所定角度であって、両電極間の位置ずれの大小にかかわらず一定の傾斜角度である。 [Means for Invention of Claim 1]
According to a first aspect of the present invention, there is provided a wiring forming method for forming a wiring by discharging ink between dots of bitmap data corresponding to electrode positions of an electronic component in accordance with a bitmap prepared in advance. It is based on (e).
(A) The first electronic component having the electrode 1 and the second electronic component having the electrode 2 are placed on the XY axis plane of the coordinate system including the XY axes in a state where the relative positions of the electrode 1 and the electrode 2 are fixed. Placing,
(B) obtaining the position data of the point 1 indicating the position of the electrode 1 and the position data of the point 2 indicating the position of the electrode 2 on the XY axis plane,
(C) Using the position data of the point 1 and the point 2, the point 1 and the point 2 are inclined at a predetermined angle with a line parallel to the X axis or the Y axis of the XY axis plane or with the parallel line. Acquiring data of a line image connected by a line by a line as bitmap data in which the XY axis plane is divided into a plurality of dots;
(D) forming a wiring pattern by ejecting ink containing conductive fine particles and a solvent according to the bitmap data;
(E) The solvent of the ink is removed to develop the conductivity of the wiring.
The predetermined angle is a predetermined angle set in advance, and is a constant inclination angle regardless of the size of the positional deviation between both electrodes.

〔請求項２の発明の手段〕
請求項２の発明の手段は、前記電極１と電極２を接続する配線を形成する方法について、次の（ａ）〜（ｅ）によるものである。
（ａ）電極配列１Ａを有する第１電子部品と、電極配列２Ａを有する第２電子部品を、電極配列１Ａと電極配列２Ａの相対的位置が固定された状態で、ＸＹ軸を含む座標系のＸＹ軸平面に配置すること、
（ｂ）前記ＸＹ軸平面での、電極配列１Ａの位置を示す点１ａと点１ｂのデータと、電極配列２Ａの位置を示す点２ａと点２ｂのデータと、電極配列１Ａの配列データ１と電極配列２Ａの配列データ２をそれぞれ取得すること、
（ｃ）前記点１ａ，１ｂ，２ａ，２ｂのデータと電極配列データ１，２を使用して、前記電極配列１Ａと電極配列２Ａの各電極間を前記ＸＹ軸平面のＸ軸またはＹ軸に平行な線または当該平行な線と所定の角度で傾斜した線とによる線で結ぶ線イメージのデータを、前記ＸＹ軸平面が複数ドットに分割されてなるビットマップデータとして取得すること、
（ｄ）前記ビットマップデータに従って、導電性微粒子及び溶媒を含むインクを吐出し、配線パターンを形成すること、
（ｅ）前記インクの溶媒を除去し、配線の導電性を発現すること。 [Means for Invention of Claim 2]
The means of invention of Claim 2 is based on the following (a)-(e) about the method of forming the wiring which connects the said electrode 1 and the electrode 2. As shown in FIG.
(A) A first electronic component having the electrode array 1A and a second electronic component having the electrode array 2A are arranged in a coordinate system including the XY axes in a state where the relative positions of the electrode array 1A and the electrode array 2A are fixed. Arranging in the XY axis plane,
(B) Data of points 1a and 1b indicating the position of the electrode array 1A, data of points 2a and 2b indicating the position of the electrode array 2A, and array data 1 of the electrode array 1A on the XY axis plane Obtaining each array data 2 of the electrode array 2A;
(C) Using the data of the points 1a, 1b, 2a and 2b and the electrode arrangement data 1 and 2, the electrodes of the electrode arrangement 1A and the electrode arrangement 2A are placed on the X axis or Y axis of the XY axis plane. Acquiring data of a line image connected by a parallel line or a line formed by the parallel line and a line inclined at a predetermined angle as bitmap data obtained by dividing the XY axis plane into a plurality of dots,
(D) ejecting ink containing conductive fine particles and a solvent according to the bitmap data to form a wiring pattern;
(E) The solvent of the ink is removed to develop the conductivity of the wiring.

〔請求項３の発明の手段〕
請求項３の発明の手段は、請求項２の発明の（ａ）工程において、電極配列１Ａまたは電極配列２Ａが前記ＸＹ軸平面のＸ軸またはＹ軸と平行になるように、第１、第２電子部品１，２をＸＹ軸平面に配置しているものである。 [Means for Invention of Claim 3]
According to a third aspect of the present invention, in the step (a) of the second aspect of the invention, the first and first electrodes are arranged so that the electrode array 1A or the electrode array 2A is parallel to the X axis or the Y axis of the XY axis plane. Two electronic components 1 and 2 are arranged on an XY-axis plane.

〔請求項４の発明の手段〕
請求項４の発明の手段は、請求項１、請求項２、請求項３の発明における第１、第２電子部品が半導体チップ、配線基板、機能素子のいずれかであることである。 [Means for Invention of Claim 4]
According to a fourth aspect of the present invention, the first and second electronic components in the first, second, and third aspects of the invention are any one of a semiconductor chip, a wiring board, and a functional element.

〔請求項５の発明の手段〕
請求項５の発明の手段は、請求項１乃至請求項４の（ｄ）工程において、配線の曲がる点、または、点配列の位置を示すデータを取得することである。 [Means for Invention of Claim 5]
According to a fifth aspect of the present invention, in the step (d) of the first to fourth aspects, data indicating a point where a wiring is bent or a point array is obtained.

〔請求項６の発明の手段〕
請求項６の発明の手段は、請求項１乃至請求項５の（ｃ），（ｄ）行程において、そのビットマップデータのドット配置ピッチが電子部品上でのインク直径以上であるビットマップデータを一つ以上取得し、各ビットマップデータに従ってインクの吐出、乾燥を繰り返して、電極間をインクで連結させることにより、電極１と電極２、または、電極配列１Ａと電極配列２Ａの各電極を接続する配線を形成していることである。 [Means for Invention of Claim 6]
According to a sixth aspect of the present invention, in the steps (c) and (d) of the first to fifth aspects, the bitmap data in which the dot arrangement pitch of the bitmap data is greater than or equal to the ink diameter on the electronic component is obtained. Connect one electrode to electrode 2 or electrode array 1A or electrode array 2A by acquiring one or more and repeating ink ejection and drying according to each bitmap data and connecting the electrodes with ink. That is, the wiring to be formed is formed.

〔請求項７の発明の手段〕
請求項７の発明の手段は、前記電極１と電極２を接続する配線を形成する配線形成装置について、
（ａ）電極１または電極配列１Ａを有する第１電子部品と、電極２または電極配列２Ａを有する第２電子部品を、電極１と電極２または電極配列１Ａと電極配列２Ａの相対的位置が固定された状態で、ＸＹ軸を含む座標系のＸＹ軸平面に配置するためのワークテーブルと、
（ｂ）電極１，２または電極配列１Ａ，２Ａを撮像するためのカメラと、
（ｃ）撮像された画像を表示するための表示モニタと、撮像された電極１，２または電極配列１Ａ，２ＡのＸＹ軸平面での位置を取得する位置データ取得手段と、
（ｄ）電極１，２の点１と点２の位置データ、または、電極配列１Ａ，２Ａの位置を示す点１ａ，１ｂ，２ａ，２ｂの位置データと電極配列データ１，２を使用して、前記電極１と電極２、または、電極配列１Ａと電極配列２Ａの各電極間を前記ＸＹ軸平面のＸ軸またはＹ軸に平行な線または当該平行な線と所定の角度で傾斜した線とによる線で結ぶ線イメージのデータを、前記ＸＹ軸平面が複数ドットに分割されてなるビットマップデータとして取得する描画データ取得手段と、
（ｅ）ビットマップデータに従って、導電性微粒子及び溶媒を含むインクを吐出し、配線パターンを形成する描画部とを備えていることである。 [Means for Invention of Claim 7]
According to a seventh aspect of the present invention, there is provided a wiring forming apparatus for forming a wiring connecting the electrode 1 and the electrode 2.
(A) The first electronic component having the electrode 1 or the electrode arrangement 1A and the second electronic component having the electrode 2 or the electrode arrangement 2A are fixed in the relative positions of the electrode 1 and the electrode 2 or the electrode arrangement 1A and the electrode arrangement 2A. A work table for placing on the XY axis plane of the coordinate system including the XY axis
(B) a camera for imaging the electrodes 1 and 2 or the electrode arrays 1A and 2A;
(C) a display monitor for displaying a captured image, position data acquisition means for acquiring the positions of the captured electrodes 1 and 2 or electrode arrays 1A and 2A on the XY axis plane,
(D) Using the position data of the points 1 and 2 of the electrodes 1 and 2 or the position data of the points 1a, 1b, 2a and 2b indicating the positions of the electrode arrays 1A and 2A and the electrode array data 1 and 2 A line parallel to the X-axis or Y-axis of the XY-axis plane, or a line inclined at a predetermined angle with respect to the electrodes 1 and 2 or between the electrodes 1A and 2A. Drawing data acquisition means for acquiring data of a line image connected by a line as bitmap data obtained by dividing the XY axis plane into a plurality of dots,
(E) a drawing unit that discharges ink containing conductive fine particles and a solvent in accordance with the bitmap data and forms a wiring pattern;

〔請求項８の発明の手段〕
請求項８の発明の手段は、請求項７の配線形成装置について、ワークテーブルを回転させる回転機構を備えていることである。 [Means for Invention of Claim 8]
According to an eighth aspect of the present invention, there is provided the wiring forming apparatus according to the seventh aspect, further comprising a rotation mechanism for rotating the work table.

〔請求項９の発明の手段〕
請求項９の発明の手段は、請求項３の発明の手段について、電子部品を請求項８記載の配線形成装置のワークテーブルに配置後、ワークテーブルを回転させることにより、電極配列１Ａまたは電極配列２Ａが前記ＸＹ軸平面のＸ軸またはＹ軸と平行になるように、電子部品をＸＹ軸平面に配置することである。 [Means for Invention of Claim 9]
The means of the invention of claim 9 is the electrode arrangement 1A or the electrode arrangement by rotating the work table after arranging electronic parts on the work table of the wiring forming apparatus of claim 8 in the means of the invention of claim 3. The electronic component is arranged on the XY axis plane so that 2A is parallel to the X axis or the Y axis of the XY axis plane.

〔請求項１０の発明の手段〕
請求項１０の発明の手段は、請求項７、請求項８の発明の手段について、カメラ像と、ビットマップデータのドットと、吐出したインクの推定形状を表示する表示手段と、ビットマップデータのドットを作成または修正するビットマップデータ編集手段とを備えていることである。 [Means for Invention of Claim 10]
The means of the invention of claim 10 relates to the means of the invention of claim 7 and claim 8, the camera image, the dot of the bitmap data, the display means for displaying the estimated shape of the ejected ink, and the bitmap data And bitmap data editing means for creating or correcting dots.

〔請求項１１の発明の手段〕
請求項１１の発明の手段は、請求項７、請求項８、請求項１０の発明の手段について、前記電極１，２の点１と点２の位置データ、または、電極配列１Ａ，２Ａの位置を示す点１ａ，１ｂ，２ａ，２ｂの位置データと電極配列データ１，２と、配線の曲がる点、または、点配列の位置を示すデータと、電子部品上でのインク直径の推定値とを使用して、ビットマップデータのドット配列を算出し、一つ以上のビットマップデータを作成する演算部を備えていることである。
なお、上記の「ビットマップデータのドット配列を算出」は、配線に断線やバルジが生じない様に、ドット同士の位置関係や重なりの順番を計算して、各電極配列及び配線に対応したドット位置すなわちドット配列を算出することである。 [Means for Invention of Claim 11]
The means of the invention of claim 11 is the same as the means of the invention of claims 7, 8, and 10, the position data of the points 1 and 2 of the electrodes 1 and 2, or the positions of the electrode arrays 1A and 2A. The position data of the points 1a, 1b, 2a, and 2b, the electrode array data 1 and 2, the data indicating the bending point of the wiring or the position of the point array, and the estimated value of the ink diameter on the electronic component It is used to calculate a dot array of bitmap data and to provide one or more bitmap data.
Note that the above "Calculate dot arrangement of bitmap data" calculates the positional relationship between the dots and the order of overlap so that no disconnection or bulge occurs in the wiring, and the dot corresponding to each electrode arrangement and wiring. The position, that is, the dot arrangement is calculated.

〔請求項１の発明の効果〕
請求項１の発明は上記（ａ）〜（ｅ）によるものであるから、２つの電極間を一つの直線で結ぶ場合は電子部品の位置ずれに対応する直線の角度によって円状インク同士の重なり量が変化するのに対し、Ｘ軸またはＹ軸に平行な線または当該平行な線と予め設定された所定の角度（例えば４５°）で傾斜した線とによる線で結んでいるので円状インク同士の重なり量を適正に制御することができ、したがって、縦横の直線部及び傾斜部において断線やバルジのない良好な配線を形成することができる。
また、電極間を一つの直線で結ぶ場合は直線の角度によってビットマップデータの各ドットを算出する必要があるが、Ｘ軸またはＹ軸に平行な線または当該平行な線と所定の角度（例えば４５°）で傾斜した線による線で結んでいるので、Ｘ軸またはＹ軸に平行配列した複数ドットまたは所定の角度で傾斜配列した複数ドット（４５°の場合はドットをＸ，Ｙ方向に同じドット数分ずらす）を配置すればよく、ドット位置の算出が容易であり、ビットマップデータの作成時間を短く出来る。 [Effect of the invention of claim 1]
Since the invention of claim 1 is based on the above (a) to (e), when two electrodes are connected by a single straight line, the overlapping of the circular inks depends on the angle of the straight line corresponding to the positional deviation of the electronic component. While the amount changes, the circular ink is connected by a line parallel to the X-axis or Y-axis or a line formed by the parallel line and a line inclined at a predetermined angle (for example, 45 °). The amount of overlap between them can be controlled appropriately, and therefore, good wiring without disconnection or bulge can be formed in the vertical and horizontal straight line portions and the inclined portions.
In addition, when connecting the electrodes with a single straight line, it is necessary to calculate each dot of the bitmap data based on the angle of the straight line. However, a line parallel to the X axis or the Y axis or a predetermined angle (for example, the parallel line) Since the lines are connected by lines inclined at 45 °, a plurality of dots arranged in parallel to the X axis or the Y axis or a plurality of dots inclined at a predetermined angle (in the case of 45 °, the dots are the same in the X and Y directions) It is only necessary to displace the dots by the number of dots), the dot position can be easily calculated, and the time for creating bitmap data can be shortened.

〔請求項２の発明の効果〕
請求項２の発明は上記（ａ）〜（ｅ）によるものであるから、請求項１の発明と同様の効果が得られる。
また、上記特許文献４のものの様に全電極の位置データを撮像して取得する必要がないので、電極位置の取得やビットマップデータの作成を短時間で行うことができる。したがって、断線やバルジのない良好な配線を生産効率よく形成することができる。
請求項２の発明は、電極の多い電子部品の配線形成に好適である。 [Effect of the invention of claim 2]
Since the invention of claim 2 is based on the above (a) to (e), the same effect as that of the invention of claim 1 can be obtained.
Further, since it is not necessary to capture and acquire the position data of all the electrodes as in the above-mentioned Patent Document 4, it is possible to acquire electrode positions and create bitmap data in a short time. Therefore, a good wiring without disconnection or bulge can be formed with high production efficiency.
The invention of claim 2 is suitable for wiring formation of electronic parts having many electrodes.

〔請求項３の発明の効果〕
請求項３の発明は、請求項２の発明の（ａ）工程において、電極配列１Ａまたは電極配列２Ａが前記ＸＹ軸平面のＸ軸またはＹ軸と平行になるように、第１、第２電子部品１，２をＸＹ軸平面に配置しているから、電極配列１Ａまたは電極配列２Ａの電極から配線を配列方向と垂直な方向に引き出すことができる。例えば、電極配列１をＸ軸と平行に配置することにより、ドット配列の開始Ｙ座標を同一にできるため、ビットマップデータのドット配列の算出を容易にできる。
また、配列方向の幅が短く、配列方向に垂直な方向の長さが長い長方形電極の場合には、電極上にインクジェット配線を長く形成できるため、電極と配線の接触抵抗を低減できる。
すなわち、機能素子等の端子電極の配線形成に好適である。 [Effect of the invention of claim 3]
According to a third aspect of the present invention, in the step (a) of the second aspect of the invention, the first and second electrons are arranged so that the electrode array 1A or the electrode array 2A is parallel to the X axis or the Y axis of the XY axis plane. Since the components 1 and 2 are arranged on the XY axis plane, the wiring can be drawn out from the electrodes of the electrode array 1A or the electrode array 2A in a direction perpendicular to the array direction. For example, by arranging the electrode array 1 in parallel with the X axis, the start Y coordinate of the dot array can be made the same, so that the dot array of the bitmap data can be easily calculated.
Further, in the case of a rectangular electrode having a short width in the arrangement direction and a long length in the direction perpendicular to the arrangement direction, since the inkjet wiring can be formed on the electrode, the contact resistance between the electrode and the wiring can be reduced.
That is, it is suitable for forming a wiring for a terminal electrode of a functional element or the like.

〔請求項４の発明の効果〕
請求項４の発明は、電子部品を統合した機能モジュールを容易に作製することができる。
また、第１、第２電子部品の位置を変えて配線を形成できるので、機能変更にも容易に対応できる。 [Effect of the invention of claim 4]
According to the invention of claim 4, a functional module in which electronic components are integrated can be easily manufactured.
In addition, since the wiring can be formed by changing the positions of the first and second electronic components, it is possible to easily cope with a function change.

〔請求項５の発明の効果〕
請求項５の発明は、上記（ｄ）行程において、配線の曲がる点、または、点配列の位置を示すデータを取得するから、配線の曲がる点を自由に設計でき、したがって、電子部品の電極間を自由に配線できる。すなわち、配線禁止領域等の条件を考慮して配線を引き回すことができる。 [Effect of the invention of claim 5]
In the invention of claim 5, in the process (d), since the data indicating the bending point of the wiring or the position of the point array is acquired, the bending point of the wiring can be freely designed, and therefore, the electrodes of the electronic component are arranged between the electrodes. Can be wired freely. That is, the wiring can be routed in consideration of conditions such as the wiring prohibited area.

〔請求項６の発明の効果〕
請求項６の発明は、上記（ｃ），（ｄ）の行程において、そのビットマップデータのドット配置ピッチが電子部品上でのインク直径以上であるビットマップデータを一つ以上取得し、各ビットマップデータに従ってインクの吐出、乾燥を繰り返して、電極間をインクで連結させることにより、電極１と電極２、または、電極配列１Ａと電極配列２Ａの各電極を接続する配線を形成しているから、インクが乾燥する前に、インク同士が一体化することはなく、したがって、配線パターンにバルジが生じることはなく、ライン状の良好な配線を形成することができる。 [Effect of the invention of claim 6]
The invention of claim 6 acquires one or more bitmap data in which the dot arrangement pitch of the bitmap data is equal to or larger than the ink diameter on the electronic component in the steps (c) and (d), and each bit By repeating ink discharge and drying according to the map data and connecting the electrodes with ink, the wirings connecting the electrodes 1 and 2 or the electrodes 1A and 2A are formed. Before the ink is dried, the inks are not integrated with each other. Therefore, no bulge is generated in the wiring pattern, and a good line-shaped wiring can be formed.

〔請求項７の発明の効果〕
請求項７の発明は、上記（ａ）乃至（ｄ）を備えているので、円状インク同士の重なり量を適正に制御することができ、したがって、断線やバルジのない良好な配線パターンを形成することができる。
また、ドット位置の算出が容易であり、ビットマップデータの作成時間を短く出来るため、効率良く配線パターンを形成できる。 [Effect of the invention of claim 7]
Since the invention of claim 7 includes the above (a) to (d), the amount of overlap between the circular inks can be appropriately controlled, and therefore a good wiring pattern without disconnection or bulge is formed. can do.
In addition, since the dot position can be easily calculated and the time for creating bitmap data can be shortened, a wiring pattern can be formed efficiently.

〔請求項８の発明の効果〕
請求項８の発明は、ワークテーブルを回転させる回転機構を備えているので、容易に、電極配列１Ａまたは電極配列２Ａが前記ＸＹ軸平面のＸ軸またはＹ軸と平行になるように、電子部品をＸＹ軸平面に配置することができる。 [Effect of the invention of claim 8]
Since the invention according to claim 8 is provided with a rotation mechanism for rotating the work table, the electronic component is easily arranged so that the electrode array 1A or the electrode array 2A is parallel to the X axis or the Y axis of the XY axis plane. Can be arranged in the XY-axis plane.

〔請求項９の発明の効果〕
請求項９の発明は、請求項３の発明の手段について、電子部品を請求項８記載の配線形成装置のワークテーブルに配置後、ワークテーブルを回転させることにより、電極配列１Ａまたは電極配列２Ａが前記ＸＹ軸平面のＸ軸またはＹ軸と平行になるように、電子部品をＸＹ軸平面に配置するから、電極配列１Ａ又は電極配列２Ａの電極から配線を配列方向と垂直な方向に引き出すことにより、ビットマップデータのドット配列の算出を容易にできる。
また、ドット配列方向の幅が短く、配列方向に垂直な方向の長さが長い長方形電極の場合には、電極上にインクジェット配線を長く形成することにより、電極と配線の接触抵抗を低減できるので、機能素子等の端子電極の配線を形成するのに好適である。 [Effect of the invention of claim 9]
According to the ninth aspect of the invention, the electrode arrangement 1A or the electrode arrangement 2A is obtained by rotating the work table after placing the electronic component on the work table of the wiring forming apparatus according to the eighth aspect. Since the electronic components are arranged on the XY-axis plane so as to be parallel to the X-axis or Y-axis of the XY-axis plane, the wiring is drawn out from the electrodes of the electrode array 1A or the electrode array 2A in a direction perpendicular to the arrangement direction. The dot arrangement of bitmap data can be easily calculated.
In addition, in the case of a rectangular electrode with a short width in the dot arrangement direction and a long length in the direction perpendicular to the arrangement direction, the contact resistance between the electrode and the wiring can be reduced by forming a long inkjet wiring on the electrode. It is suitable for forming wiring of terminal electrodes of functional elements and the like.

〔請求項１０の発明の効果〕
請求項１０の発明は、請求項７、請求項８の発明の手段について、カメラ像と、ビットマップデータのドットと、吐出したインクの推定形状を表示する表示手段と、ビットマップデータのドットを作成または修正するビットマップデータ編集手段とを備えているので、形成する配線の形状と電極の位置の関係を把握でき、配線パターン引き回しのミスを防止できる。 [Effect of the invention of claim 10]
According to a tenth aspect of the present invention, there is provided a camera image, a bitmap data dot, a display means for displaying an estimated shape of ejected ink, and a bitmap data dot. Since the bitmap data editing means for creating or correcting is provided, the relationship between the shape of the wiring to be formed and the position of the electrode can be grasped, and an error in routing the wiring pattern can be prevented.

〔請求項１１の発明の効果〕
請求項１１の発明は、請求項７、請求項８、請求項１０について、前記点１と点２の位置データ、または、前記点１ａ，１ｂ，２ａ，２ｂの位置データと電極配列データ１，２と、配線の曲がる点、または、点配列の位置を示すデータと、電子部品上でのインク直径の推定値とを使用して、ビットマップデータのドット配列を算出し、一つ以上のビットマップデータを作成する演算部を備えているので、電子部品の位置ずれがあっても断線やバルジのない良好な配線が形成される描画データを短時間で容易に取得することができる。 [Effect of the invention of claim 11]
According to an eleventh aspect of the present invention, the positional data of the points 1 and 2 or the positional data of the points 1a, 1b, 2a and 2b and the electrode arrangement data 1, 2 is used to calculate the dot arrangement of the bitmap data using the data indicating the bending point of the wiring or the position of the dot arrangement and the estimated value of the ink diameter on the electronic component. Since the calculation unit for creating the map data is provided, it is possible to easily obtain drawing data in which a good wiring without disconnection or bulge is formed even if the electronic component is misaligned in a short time.

〔実施例１〕
請求項１，４，５，６に対応する実施例１の配線形成方法を図２に基づいて説明する。
実施例１は、電極１を有する第１電子部品である配線基板１１上に、電極２を有する第２電子部品である半導体チップ１２を搭載し、両電子部品の電極間の配線を形成するものである。
配線基板１１は、基体としては、Ｓｉウエハー、石英ガラス、ガラス、プラスチックフィルム、樹脂板、金属板など各種のものを用いることができ、また基体表面に導電膜、半導体膜、誘電体膜、絶縁膜などが下地層として形成されていてもよい。配線としては、金、銀、銅、アルミ等の良導電性の導電膜を用いるのがよく、配線の電極としては、表面に金が形成されているのが好ましい。半導体チップ１２の電極も同様に、表面に金が形成されているのが好ましい。半導体チップ１２は配線基板１１上に実装され、各々の電極１，２の相対的位置が固定されている。
配線基板１１の電極１と半導体チップ１２の電極２間に段差や濡れ性ばらつきがある場合には、絶縁性樹脂等により段差を無くするとともに濡れ性を均一にしておくのが好ましい。 [Example 1]
A wiring forming method according to the first embodiment corresponding to claims 1, 4, 5 and 6 will be described with reference to FIG.
Example 1 mounts the semiconductor chip 12 which is the 2nd electronic component which has the electrode 2 on the wiring board 11 which is the 1st electronic component which has the electrode 1, and forms the wiring between the electrodes of both electronic components It is.
The wiring substrate 11 can use various types of substrates such as Si wafer, quartz glass, glass, plastic film, resin plate, metal plate, etc., and a conductive film, semiconductor film, dielectric film, insulation on the surface of the substrate. A film or the like may be formed as a base layer. As the wiring, it is preferable to use a conductive film having good conductivity such as gold, silver, copper, and aluminum. It is preferable that gold is formed on the surface as the electrode of the wiring. Similarly, it is preferable that gold is formed on the surface of the electrode of the semiconductor chip 12. The semiconductor chip 12 is mounted on the wiring board 11, and the relative positions of the electrodes 1 and 2 are fixed.
When there is a step or wettability variation between the electrode 1 of the wiring substrate 11 and the electrode 2 of the semiconductor chip 12, it is preferable to eliminate the step and to make the wettability uniform with an insulating resin or the like.

この実施例１による配線は電極１と電極２を結線するものであり、その形成方法は次のとおりである。
（ａ）まず、配線基板１１、半導体チップ１２を、ＸＹ軸を含む座標系のＸＹ軸平面に配置した。
具体的には、半導体チップ１２を実装した配線基板１１をワークテーブル上に配置した。 The wiring according to the first embodiment connects the electrode 1 and the electrode 2 and is formed as follows.
(A) First, the wiring board 11 and the semiconductor chip 12 were arranged on the XY axis plane of the coordinate system including the XY axes.
Specifically, the wiring board 11 on which the semiconductor chip 12 was mounted was placed on the work table.

（ｂ）次に、ＸＹ軸平面での、電極１の位置を示す点１の位置データと、電極２の位置を示す点２の位置データを取得する。
具体的には、ワークテーブルまたはカメラを移動しながら、カメラで電極を撮像し、電極のワークテーブルでの位置データ、すなわち点１，２のＸ，Ｙ座標を取得した。 (B) Next, the position data of the point 1 indicating the position of the electrode 1 and the position data of the point 2 indicating the position of the electrode 2 on the XY axis plane are acquired.
Specifically, while moving the work table or the camera, the electrode was imaged by the camera, and the position data of the electrode on the work table, that is, the X and Y coordinates of the points 1 and 2 were obtained.

（ｃ）次に、点１と点２の位置データを使用して、点１と点２を前記ＸＹ軸平面のＸ軸またはＹ軸に平行な線または当該平行な線と所定の角度で傾斜した線とによる線で結ぶ線イメージのデータを、前記ＸＹ軸平面が複数ドットに分割されてなるビットマップデータとして取得した。
具体的には、上記点１，２のＸ，Ｙ座標を、解像度が１００ｄｐｉであるビットマップのドット２１，２２に変換し、配線の曲がる点３すなわちドット２３を指定し、ドット２１，２２の間をＹ軸に並行配列した複数ドットと４５°傾斜配列した複数ドットで補完した。
電子部品上でのインク直径はあらかじめ別の電子部品上に印刷することで約６０μｍであることがわかっており、ドットサイズの２５．４μｍ平方より大きいため、このドット配置からなるビットマップデータに従って印刷すると、インク同士が一体となって濡れ広がり、バルジが生じる。
そのため、ドット配置を連続ではなく、ピッチをインク直径以上である３ドット毎に分割し、３つのビットマップデータ３１，３２，３３を作成した。なお、連続したドットを連続して吐出せずに３ドット毎に吐出する様に制御できる場合は、ドット配置を分割し、複数のビットマップデータを作成しなくてもよい。
このように、所定の角度で配線を曲げることにより、インクの重なりを制御できる。 (C) Next, using the position data of the points 1 and 2, the points 1 and 2 are inclined at a predetermined angle with a line parallel to the X-axis or Y-axis of the XY-axis plane or the parallel line. The data of the line image connected with the line by the obtained line was obtained as bitmap data obtained by dividing the XY axis plane into a plurality of dots.
Specifically, the X and Y coordinates of the points 1 and 2 are converted into bitmap dots 21 and 22 having a resolution of 100 dpi, the point 3 where the wiring is bent, that is, the dot 23 is designated, and the dots 21 and 22 The space was complemented with a plurality of dots arranged in parallel with the Y axis and a plurality of dots arranged with an inclination of 45 °.
It is known that the ink diameter on the electronic component is about 60 μm by printing on another electronic component in advance and is larger than 25.4 μm square of the dot size, so printing is performed according to the bitmap data consisting of this dot arrangement. Then, the inks are united and spread together, and a bulge is generated.
Therefore, the dot arrangement is not continuous, and the pitch is divided into three dots that are equal to or larger than the ink diameter, and three bitmap data 31, 32, and 33 are created. In addition, when it is possible to control so that continuous dots are discharged every 3 dots without continuously discharging, it is not necessary to divide the dot arrangement and create a plurality of bitmap data.
In this way, the ink overlap can be controlled by bending the wiring at a predetermined angle.

ここでは、所定の角度を４５°すなわち配置ピッチのＸとＹが同じとしているが、配置ピッチのＸ：Ｙを１：０，０：１，１：２や１：３等とし、所定の角度で配線を曲げてもよい。しかし、配線引き回しの問題等がない限り、４５°または９０°が簡単で望ましい。また、ドットサイズがＸ，Ｙで異なる場合は配置ピッチのＸとＹが同じでも４５°ではないが、インクの重なりを制御でき、配線パターン形状を制御できればよい。
なお、インク直径が非常に小さいか、または、溶媒の乾燥が早いために、バルジが生じない場合には、ドット配置を連続のままで使用しても良い。ただし、ビットマップの解像度を小さくする必要があるため、ビットマップ作成時間及び印刷時間が長くなる。 Here, the predetermined angle is 45 °, that is, the arrangement pitch X and Y are the same, but the arrangement pitch X: Y is set to 1: 0, 0: 1, 1: 2, or 1: 3, and the predetermined angle. You may bend the wiring. However, as long as there is no problem of wiring routing, 45 ° or 90 ° is simple and desirable. Further, when the dot sizes are different between X and Y, the arrangement pitch X and Y are the same even if they are not 45 °.
If the bulge does not occur because the ink diameter is very small or the solvent is quickly dried, the dot arrangement may be used as it is. However, since it is necessary to reduce the resolution of the bitmap, the bitmap creation time and the printing time become long.

（ｄ）次に、ビットマップデータに従って、導電性微粒子及び溶媒を含むインクを吐出し配線パターン３を形成した。
具体的には、３つのビットマップデータ３１，３２，３３に従って、銀ナノ粒子を含有する銀ナノインク（住友電工製）を印刷した。
この様に、ドットピッチがインク直径以上であるビットマップデータに従って印刷することにより、電子部品上でのインク直径以上のピッチでインクを吐出し乾燥させているので、電子部品に着弾したインク同士が一体となって濡れ広がらなかった。すなわち、インクの円形状が崩れることがなく、その結果、配線パターン形状も崩れなかった。 (D) Next, in accordance with the bitmap data, ink containing conductive fine particles and a solvent was ejected to form a wiring pattern 3.
Specifically, silver nano ink (manufactured by Sumitomo Electric) containing silver nanoparticles was printed according to the three bitmap data 31, 32, 33.
In this way, by printing according to bitmap data having a dot pitch equal to or larger than the ink diameter, ink is ejected and dried at a pitch equal to or larger than the ink diameter on the electronic component. They did not get wet together. That is, the circular shape of the ink did not collapse, and as a result, the wiring pattern shape did not collapse.

インクに含有される導電性微粒子としては、金、銀、銅、ニッケル、パラジウム等やそれらの化合物からなる微粒子を用いることができる。また、微粒子を溶媒中で分散状態とするための分散剤を表面にコーティングされていてもよい。このナノ粒子は粒径１００ｎｍ以下とインクジェットのノズル径やパターンサイズに対して十分小さいので、液滴の吐出時にノズルの詰まりがなく、また、配線パターン形状を良好に形成できた。   As the conductive fine particles contained in the ink, fine particles made of gold, silver, copper, nickel, palladium, or the like or a compound thereof can be used. Moreover, the surface may be coated with a dispersant for making the fine particles dispersed in a solvent. Since the nanoparticles have a particle size of 100 nm or less and are sufficiently small with respect to the nozzle diameter and pattern size of the ink jet, the nozzles are not clogged when the droplets are discharged, and the wiring pattern shape can be formed satisfactorily.

（ｅ）次に、インクの溶媒を除去し、配線の導電性を発現した。
具体的には、１８０℃で１時間加熱してナノ粒子表面の分散剤を熱処理によって分解させてナノ粒子同士を融着させた。
以上により、電極１と電極２を接続する配線３を形成できた。 (E) Next, the solvent of the ink was removed to develop the conductivity of the wiring.
Specifically, the nanoparticle surface dispersant was decomposed by heat treatment by heating at 180 ° C. for 1 hour, thereby fusing the nanoparticles together.
As described above, the wiring 3 connecting the electrode 1 and the electrode 2 could be formed.

この実施例１では、単純化のために配線の幅（Ｘ）方向は１ドットで形成する例を示したが、電極幅が円状インク直径より広い場合は図１の様に幅方向を２ドット以上で形成しても良い。
また、電極１と電極２を接続する配線のみを示したが、他の電極間の配線についても、電極の位置を取得し、それに対応するビットマップデータを作成・取得し、そのビットマップデータに従って印刷することにより、同様に形成できる。 In the first embodiment, for the sake of simplicity, an example in which the width (X) direction of the wiring is formed by one dot is shown. However, when the electrode width is wider than the circular ink diameter, the width direction is set to 2 as shown in FIG. It may be formed with dots or more.
Further, only the wiring connecting the electrode 1 and the electrode 2 is shown, but also the wiring between other electrodes is acquired, the position of the electrode is acquired, and the corresponding bitmap data is created and acquired, and according to the bitmap data It can form similarly by printing.

また、配線基板１１、半導体チップ１２以外のものを同時にＸＹ軸平面に配置し、これらの電極間の配線を形成することもできる。
以上の様に、本発明は、上記の少なくとも５工程で、異なる電子部品の電極間を接続する配線を形成しているので、電子部品の位置ずれがあっても、円状インク同士の重なり量を制御でき、したがって、断線やバルジのない良好な配線を形成することができる。
また、Ｘ軸またはＹ軸に平行配列した複数ドットまたは所定の角度で傾斜配列した複数ドット（４５°の場合はドットをＸ，Ｙ方向に同じドット数分ずらす）を配置すればよく、ドット位置の算出が容易であり、ビットマップデータの作成時間を短く出来る。 Further, it is possible to arrange other than the wiring substrate 11 and the semiconductor chip 12 on the XY axis plane at the same time, and form wiring between these electrodes.
As described above, according to the present invention, the wiring connecting the electrodes of different electronic components is formed in the above-described at least five steps. Therefore, even if the electronic components are misaligned, the overlapping amount of the circular inks is increased. Therefore, it is possible to form a good wiring without disconnection or bulge.
In addition, a plurality of dots arranged in parallel to the X axis or the Y axis or a plurality of dots inclined at a predetermined angle (in the case of 45 °, the dots are shifted by the same number of dots in the X and Y directions) may be arranged. Can be easily calculated, and the creation time of the bitmap data can be shortened.

〔実施例２〕
次いで、請求項２〜９に対応する実施例２の配線形成方法を図３に基づいて説明する。
この実施例２では、電極配列１Ａを有する電子部品であるＰＺＴ素子１３と、電極配列２Ａを有する電子部品であるＭＩＤ（Ｍｏｌｄｅｄ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｄｅｖｉｃｅｓの略。三次元成形回路部品ともいう。）１４の電極間の配線を形成する。
ＰＺＴ素子１３は、ＰＺＴの表面に金電極が形成されている。
ＭＩＤ１４は、基体として、樹脂やセラミックを用いることができる。配線としては、金、銀、銅、アルミ等の良導電性の導電膜を用いるのがよく、配線の電極としては、表面に金が形成されているのが好ましい。
ＰＺＴ素子１３とＭＩＤ１４とは端面同士を貼り合せており、ＰＺＴ素子１３の電極とＭＩＤ１４の電極との間には、絶縁性樹脂である第１の電子部品１５を塗布し、段差を無くすとともに濡れ性を均一にした。 [Example 2]
Next, a wiring forming method according to the second embodiment corresponding to claims 2 to 9 will be described with reference to FIG.
In the second embodiment, the PZT element 13 which is an electronic component having the electrode array 1A and the MID (abbreviation of Molded Interconnect Devices) which is an electronic component having the electrode array 2A 14 are also referred to as three-dimensional molded circuit components. The wiring is formed.
The PZT element 13 has a gold electrode formed on the surface of the PZT.
The MID 14 can use resin or ceramic as a base. As the wiring, it is preferable to use a conductive film having good conductivity such as gold, silver, copper, and aluminum. It is preferable that gold is formed on the surface as the electrode of the wiring.
The end faces of the PZT element 13 and the MID 14 are bonded to each other, and the first electronic component 15 that is an insulating resin is applied between the electrode of the PZT element 13 and the electrode of the MID 14 so as to eliminate the step and get wet. Made uniform.

（ａ）まず、ＰＺＴ素子１３，ＭＩＤ１４を、ＸＹ軸を含む座標系のＸＹ軸平面に配置した。
具体的には、ＰＺＴ素子１３，ＭＩＤ１４を配線形成装置のワークテーブル上に配置し、ワークテーブルを回転させて、電極配列の配列方向をＸ軸に平行とした。 (A) First, the PZT element 13 and the MID 14 were arranged on the XY axis plane of the coordinate system including the XY axes.
Specifically, the PZT element 13 and the MID 14 are arranged on the work table of the wiring forming apparatus, and the work table is rotated so that the arrangement direction of the electrode arrangement is parallel to the X axis.

（ｂ）次に、ＸＹ軸平面での、電極配列１Ａの位置を示す点１ａと点１ｂの位置データと、電極配列２Ａの位置を示す点２ａと点２ｂの位置データを取得する。 具体的には、配線形成装置のカメラで電極配列の両端の電極を撮像し、ＸＹワークテーブルでの両端電極の上端部中央の位置データ、すなわち点１ａ，１ｂ，２ａ，２ｂのＸ，Ｙ座標を取得した。
また、電極配列１Ａ，２Ａの配列データはあらかじめ電極ピッチとして取得している。
なお、両端電極配列の上端部中央位置を点１ａ，１ｂ，２ａ，２ｂとしたが、両端電極配列の中心位置を点１，２としてもよく、また、電極配列の位置を示すアライメントマークを設け、それを点１ａ，１ｂ，２ａ，２ｂとしてもよい。 (B) Next, the position data of the points 1a and 1b indicating the position of the electrode array 1A and the position data of the points 2a and 2b indicating the position of the electrode array 2A on the XY axis plane are acquired. Specifically, the electrodes of both ends of the electrode array are imaged by the camera of the wiring forming apparatus, and the position data of the center of the upper ends of the both end electrodes on the XY work table, that is, the X and Y coordinates of the points 1a, 1b, 2a, 2b Acquired.
In addition, the array data of the electrode arrays 1A and 2A is acquired in advance as the electrode pitch.
Although the center positions of the upper end portions of the both-end electrode array are points 1a, 1b, 2a, and 2b, the center positions of the both-end electrode arrays may be points 1 and 2, and an alignment mark is provided to indicate the position of the electrode array. It is good also as point 1a, 1b, 2a, 2b.

（ｃ）次に、点１ａ，１ｂ，２ａ，２ｂのデータと電極配列データ１，２を使用して、前記電極配列１と電極配列２の各電極間を前記ＸＹ軸平面のＸ軸またはＹ軸に平行な線または当該平行な線と所定の角度で傾斜した線とによる線で結ぶ線イメージのデータを、前記ＸＹ軸平面が複数ドットに分割されてなるビットマップデータとして取得した。 (C) Next, using the data of the points 1a, 1b, 2a and 2b and the electrode arrangement data 1 and 2, the electrodes between the electrode arrangement 1 and the electrode arrangement 2 are connected to the X axis or Y of the XY axis plane. Data of a line image connected by a line parallel to the axis or a line formed by the parallel line and a line inclined at a predetermined angle was obtained as bitmap data obtained by dividing the XY axis plane into a plurality of dots.

具体的な取得方法を以下に記す。
電極配列１Ａと電極配列２Ａがほぼ平行で、電極配列１Ａのピッチと電極配列２Ａのピッチが同一であるため、電極配列１Ａに対して電極配列２ＡがＸ方向に最大１ピッチすなわちア１〜８ドットずれた場合のビットマップデータをあらかじめ作成し、配線形成装置のメモリ部に保存していた。
ビットマップデータのドット配列は、ドットの開始位置を点１ａ，１ｂに相当するドットからＹ方向に−５ドット，配線の曲がる位置を点１ａ，１ｂに相当するドットからＹ方向に−１３ドット，ドットの終了位置を２ａ，２ｂに相当するドットからＹ方向に＋６ドットとした。また、電極間に塗布した絶縁性樹脂上でのインク直径は約６０μｍであることがわかっているため、実施例１と同様にドットを３ドット毎に分割し、各ずれ量に対し、３つのビットマップデータを作成した。
ここでは、電極配列１Ａに対して電極配列２ＡがＸ方向に＋８ドットずれた場合のビットマップデータ３４，３５，３６を取得した。 The specific acquisition method is described below.
Since the electrode array 1A and the electrode array 2A are substantially parallel and the pitch of the electrode array 1A and the pitch of the electrode array 2A are the same, the electrode array 2A has a maximum pitch of 1 in the X direction, that is, 1 to 8 for the electrode array 1A. Bitmap data in the case of dot displacement has been created in advance and stored in the memory unit of the wiring forming apparatus.
The dot arrangement of the bitmap data is such that the dot start position is -5 dots in the Y direction from the dots corresponding to the points 1a and 1b, and the position where the wiring is bent is -13 dots in the Y direction from the dots corresponding to the points 1a and 1b. The dot end position is set to +6 dots in the Y direction from the dots corresponding to 2a and 2b. Further, since it is known that the ink diameter on the insulating resin applied between the electrodes is about 60 μm, the dots are divided into three dots in the same manner as in Example 1, and three dots are obtained for each deviation amount. Bitmap data was created.
Here, bitmap data 34, 35, and 36 when the electrode array 2A is shifted by +8 dots in the X direction with respect to the electrode array 1A are acquired.

以降、（ｄ），（ｅ）を実施例１と同様に行い、配線３を形成した。
以上により、電極配列１と電極配列２の電極間を接続する配線３を形成できた。
実施例２では、全電極の位置データを撮像して取得する必要がないので、電極位置の取得を短時間で行うことができる。また、ビットマップデータをあらかじめ作成し、電極配列の相対的なずれ量に対応したビットマップデータを選択しているので、個別にビットマップデータを作成する必要が無い。
また、配線形成装置のワークテーブルに回転機構を備えているため、電極配列を簡単にＸ軸またはＹ軸と平行になるように配置でき、電極配列の電極から配線を配列方向と垂直な方向に引き出すことができる。
すなわち、電極の多い電子部品の配線形成に好適である。
また、配列方向の幅が短く、配列方向に垂直な方向の長さが長い長方形電極の場合には、電極上にインクジェット配線を長く形成できるため、電極と配線の接触抵抗を低減できる。
すなわち、機能素子等の端子電極の配線形成に好適である。
〔実施例３〕 Henceforth, (d) and (e) were performed similarly to Example 1, and the wiring 3 was formed.
As described above, the wiring 3 connecting the electrodes of the electrode array 1 and the electrode array 2 was formed.
In Example 2, since it is not necessary to capture and acquire the position data of all the electrodes, the electrode positions can be acquired in a short time. In addition, since bitmap data is created in advance and bitmap data corresponding to the relative displacement amount of the electrode array is selected, there is no need to create bitmap data individually.
In addition, since the work table of the wiring forming apparatus is equipped with a rotation mechanism, the electrode arrangement can be easily arranged parallel to the X axis or the Y axis, and the wiring from the electrodes of the electrode arrangement can be arranged in a direction perpendicular to the arrangement direction. It can be pulled out.
That is, it is suitable for wiring formation of electronic parts with many electrodes.
Further, in the case of a rectangular electrode having a short width in the arrangement direction and a long length in the direction perpendicular to the arrangement direction, since the inkjet wiring can be formed on the electrode, the contact resistance between the electrode and the wiring can be reduced.
That is, it is suitable for forming a wiring for a terminal electrode of a functional element or the like.
Example 3

次に、請求項２〜１１に対応する実施例３の配線形成装置を図４に基づいて説明する。この実施例３の配線形成装置（図４）は、電極１または電極配列１Ａを有する電子部品と、電極２または電極配列２Ａを有する電子部品を、電極１と電極２または電極配列１Ａと電極配列２Ａの相対的位置が固定された状態で、ＸＹ軸を含む座標系のＸＹ軸平面に配置するためのワークテーブルと、 電極１，２または電極配列１Ａ，２Ａを撮像するためのカメラと、撮像された画像を表示するための表示モニタと、撮像された電極１，２または電極配列１Ａ，２ＡのＸＹ軸平面での位置を取得する位置データ取得手段と、前記点１と点２の位置データ、または、点１ａ，１ｂ，２ａ，２ｂの位置データと電極配列データ１，２を使用して、前記電極１と電極２、または、電極配列１Ａと電極配列２Ａの各電極間を前記ＸＹ軸平面のＸ軸またはＹ軸に平行な線または当該平行な線と４５°傾斜した線とによる線で結ぶ線イメージのデータを、前記ＸＹ軸平面が複数ドットに分割されてなるビットマップデータとして取得する描画データ取得手段と、ビットマップデータに従って、導電性微粒子及び溶媒を含むインクを吐出し、配線パターンを形成する描画部を備える構成としている。
また、本実施例３の配線形成装置は、描画部（インク吐出装置）にＸステージを、ワークテーブルにＹθステージを備える構成としている。 Next, a wiring forming apparatus according to a third embodiment corresponding to claims 2 to 11 will be described with reference to FIG. In the wiring forming apparatus (FIG. 4) of the third embodiment, an electronic component having the electrode 1 or the electrode array 1A and an electronic component having the electrode 2 or the electrode array 2A are combined with the electrode 1 and the electrode 2 or the electrode array 1A and the electrode array. With the relative position of 2A fixed, a work table for placement on the XY axis plane of the coordinate system including the XY axes, a camera for imaging the electrodes 1, 2 or the electrode arrays 1A, 2A, and imaging A display monitor for displaying the captured image, position data acquisition means for acquiring the position of the captured electrodes 1 and 2 or electrode arrays 1A and 2A on the XY-axis plane, and position data of the points 1 and 2 Or, using the position data of the points 1a, 1b, 2a, 2b and the electrode arrangement data 1, 2, the electrodes 1 and 2 or between the electrodes of the electrode arrangement 1A and the electrode arrangement 2A are in the XY axis. The X axis of the plane or Drawing data acquisition means for acquiring data of a line image connected by a line parallel to the Y axis or a line formed by the parallel line and a line inclined at 45 ° as bitmap data obtained by dividing the XY axis plane into a plurality of dots. In addition, according to the bitmap data, an ink containing conductive fine particles and a solvent is ejected to form a wiring pattern to form a wiring pattern.
Further, the wiring forming apparatus according to the third embodiment is configured to include the X stage in the drawing section (ink ejection apparatus) and the Yθ stage in the work table.

なお、ワークテーブルにＸＹθステージを備えても良く、また、ワークテーブルにＸθステージを備え、描画部（インク吐出装置）にＹステージを備えても良い。また、ワークテーブルに電子部品を加熱するためのヒーター等の加熱手段を備えてもよい。
また、本実施例３の配線形成装置は、カメラ像と、ビットマップデータのドットと、吐出したインクの推定形状を表示する表示手段と、ビットマップデータのドットを作成または修正するビットマップデータ編集手段とを備える構成としている。
また、本実施例３の配線形成装置は、前記点１と点２の位置データ、または、点１ａ，１ｂ，２ａ，２ｂの位置データと電極配列データ１，２と、配線の曲がる点、または、点配列の位置を示すデータと、電子部品上でのインク直径の推定値とを使用して、ビットマップデータのドット配列を算出し、一つ以上のビットマップデータを作成する演算部を備える構成としている。
また、本実施例３の配線形成装置は、各データを保存するメモリ部を備える構成としている。 The work table may be provided with an XYθ stage, the work table may be provided with an Xθ stage, and the drawing unit (ink ejection device) may be provided with a Y stage. Moreover, you may provide heating means, such as a heater for heating an electronic component, to a work table.
Further, the wiring forming apparatus according to the third embodiment includes a camera image, bitmap data dots, display means for displaying an estimated shape of ejected ink, and bitmap data editing for creating or correcting bitmap data dots. Means.
Further, the wiring forming apparatus according to the third embodiment is arranged such that the position data of the points 1 and 2 or the position data of the points 1a, 1b, 2a, and 2b and the electrode arrangement data 1 and 2, the point where the wiring is bent, or A calculation unit that calculates dot array of bitmap data using data indicating the position of the point array and an estimated value of ink diameter on the electronic component, and creates one or more bitmap data It is configured.
In addition, the wiring forming apparatus according to the third embodiment is configured to include a memory unit that stores each data.

この配線形成装置を使用して配線を形成する方法の例を説明する（図５）。
（ａ）まず、第１の電子部品１５、第２の電子部品１６を、ＸＹ軸を含む座標系のＸＹ軸平面に配置した。
具体的には、第１の電子部品１５、第２の電子部品１６を配線形成装置のワークテーブルに配置し、θステージにより回転させて、電極配列１Ａの配列方向をＹ軸に平行とした。
なお、第１、第２の電子部品１５、１６の電極間には絶縁性樹脂を塗布し、段差を無くすとともにインクに対する濡れ性を均一にしている（図示略）。 An example of a method of forming wiring using this wiring forming apparatus will be described (FIG. 5).
(A) First, the first electronic component 15 and the second electronic component 16 are arranged on the XY axis plane of the coordinate system including the XY axes.
Specifically, the first electronic component 15 and the second electronic component 16 were arranged on the work table of the wiring forming apparatus and rotated by the θ stage so that the arrangement direction of the electrode arrangement 1A was parallel to the Y axis.
In addition, an insulating resin is applied between the electrodes of the first and second electronic components 15 and 16 to eliminate a step and make the ink wettability uniform (not shown).

（ｂ）次に、ＸＹ軸平面での、電極配列１Ａの位置を示す点１ａと点１ｂの位置データと、電極配列２Ａの位置を示す点２ａと点２ｂの位置データを取得した。
具体的には、配線形成装置のカメラで電極配列の両端の電極を撮像し、両端電極の中心の位置データ、すなわち点１ａ，１ｂ，２ａ，２ｂのＸ，Ｙ座標を取得した。
また、電極配列１Ａ，２Ａの配列データはあらかじめ電極数と電極ピッチを取得し、メモリ部に保存している。同様に、ＸＹ軸平面での、電極配列１Ａ’の位置を示す点１ａ’と点１ｂ’の位置データと、電極配列２Ａ’の位置を示す点２ａ’と点２ｂ’の位置データを取得した。 (B) Next, the position data of the points 1a and 1b indicating the position of the electrode array 1A and the position data of the points 2a and 2b indicating the position of the electrode array 2A on the XY axis plane were obtained.
Specifically, the electrodes of both ends of the electrode array were imaged with the camera of the wiring forming apparatus, and the position data of the centers of the both end electrodes, that is, the X and Y coordinates of the points 1a, 1b, 2a, 2b were obtained.
The array data of the electrode arrays 1A and 2A is obtained in advance by acquiring the number of electrodes and the electrode pitch and storing them in the memory unit. Similarly, the position data of the points 1a ′ and 1b ′ indicating the position of the electrode array 1A ′ and the position data of the points 2a ′ and 2b ′ indicating the position of the electrode array 2A ′ on the XY axis plane were obtained. .

（ｃ）次に、各点のデータと電極配列データを使用して、電極配列１Ａと電極配列２Ａおよび電極配列１Ａ’と電極配列２Ａ’の各電極間を前記ＸＹ軸平面のＸ軸またはＹ軸に平行な線で結ぶ線イメージのデータを、前記ＸＹ軸平面が複数ドットに分割されてなるビットマップデータとして取得した。
具体的な取得方法を以下に記す。
モニタにカメラ像（電子部品、電極）とビットマップを表示し、演算部（中央処理装置）により点１ａ，１ｂ，２ａ，２ｂのデータと電極配列データ１，２から、各電極中心に対応するドット２４ａ〜２４ｅ，２５ａ〜２５ｅをビットマップに配置した。 (C) Next, using the data of each point and the electrode array data, the X-axis or Y-axis of the XY-axis plane is defined between the electrodes of the electrode array 1A and the electrode array 2A and between the electrode array 1A ′ and the electrode array 2A ′. Data of a line image connected by a line parallel to the axis was obtained as bitmap data obtained by dividing the XY axis plane into a plurality of dots.
The specific acquisition method is described below.
A camera image (electronic component, electrode) and a bitmap are displayed on the monitor, and the calculation unit (central processing unit) corresponds to each electrode center from the data of the points 1a, 1b, 2a, 2b and the electrode array data 1, 2. Dots 24a to 24e and 25a to 25e are arranged in the bitmap.

次に、配線の曲がる点に対応するドット２６ａ〜２６ｅを配置し、演算部により各電極中心に対応するドット２４ａ〜２４ｅと２５ａ〜２５ｅを連結するようにドットを自動的にビットマップに配置した。
電子部品上でのインク直径を有する円をドットに重ねて表示し、ドットの重なりを確認した。ここで、円の色（図ではハッチングパターン）をインク直径以上である３ドット毎に変えて表示することで、同じ色の円が重ならないことを確認した。なお、演算誤差によるドット位置のずれや隣接電極や配線との間隔が狭い等の不具合が部分的に生じた場合には、不具合が生じない様にドット位置を修正する。
同様に、電極配列１Ａ’と電極配列２Ａ’の各電極間をＸ軸またはＹ軸に平行な線で結ぶ線イメージに対応するドットをビットマップに配置した。
次に、演算部により、ビットマップを３ドット毎に分割して、ビットマップデータ３７，３８，３９を作成し、メモリ部に保存した。 Next, the dots 26a to 26e corresponding to the bending points of the wiring are arranged, and the dots are automatically arranged in the bitmap so that the calculation units connect the dots 24a to 24e and 25a to 25e corresponding to the respective electrode centers. .
A circle having an ink diameter on the electronic component was displayed superimposed on the dot, and the dot overlap was confirmed. Here, it was confirmed that the circles of the same color do not overlap by changing the color of the circle (hatching pattern in the figure) for every 3 dots that are equal to or larger than the ink diameter. Note that when a defect such as a shift in the dot position due to a calculation error or a narrow interval between adjacent electrodes or wiring occurs, the dot position is corrected so that the defect does not occur.
Similarly, dots corresponding to a line image connecting the electrodes of the electrode array 1A ′ and the electrode array 2A ′ with a line parallel to the X axis or the Y axis are arranged in the bitmap.
Next, the calculation unit divides the bitmap into every 3 dots, creates bitmap data 37, 38, and 39, and stores them in the memory unit.

（ｄ）次に、前記ビットマップデータに従って、導電性微粒子及び溶媒を含むインクを吐出し配線パターンを形成した。
具体的には、実施例１と同じインクを用いて、配線パターン４を形成した。
まず、ビットマップデータ３７を用いて、電子部品上にインクを印刷した。
ビットマップデータ３７に対応して、描画部のＸステージとワークテーブルのＹステージを駆動させながら、インクを吐出し、電子部品上にインクを印刷した。インク乾燥後にビットマップデータ３８を用いて同様に印刷し、さらに、インク乾燥後にビットマップデータ３９を用いて同様に印刷することにより、配線パターン４を形成した。なお、ビットマップデータの印刷順序を変えてもよい。 (D) Next, in accordance with the bitmap data, ink containing conductive fine particles and a solvent was ejected to form a wiring pattern.
Specifically, the wiring pattern 4 was formed using the same ink as in Example 1.
First, ink was printed on the electronic component using the bitmap data 37.
Corresponding to the bitmap data 37, ink was ejected while driving the X stage of the drawing unit and the Y stage of the work table, and the ink was printed on the electronic component. The wiring pattern 4 was formed by printing in the same manner using the bitmap data 38 after the ink was dried and further printing in the same manner using the bitmap data 39 after the ink was dried. Note that the printing order of the bitmap data may be changed.

（ｅ）次に、インクの溶媒を除去し、配線の導電性を発現した。
具体的には実施例１と同様に行い、配線４を形成した。
以上により、電極配列１Ａと電極配列２Ａ，および、電極配列１Ａ’と電極配列２Ａ’の電極間を接続する配線４を形成できた。
この様に、カメラ像と、ビットマップデータのドットと、吐出したインクの推定形状を表示する表示手段と、ビットマップデータのドットを作成または修正するビットマップデータ編集手段とを備えているので、形成する配線の形状と電極の位置の関係を把握でき、配線パターン引き回しのミスを防止できる。
また、位置データ、電極配列データ、配線の曲がる点、または、点配列の位置データと、電子部品上でのインク直径の推定値とを使用して、ビットマップデータのドット配列を算出し、一つ以上のビットマップデータを作成する演算部を備えているので、電子部品の位置ずれがあっても断線やバルジのない良好な配線が形成できる描画データを短時間で容易に取得することができる。 (E) Next, the solvent of the ink was removed to develop the conductivity of the wiring.
Specifically, wiring 4 was formed in the same manner as in Example 1.
In this way, the wiring 4 connecting the electrodes of the electrode array 1A and the electrode array 2A, and the electrodes of the electrode array 1A ′ and the electrode array 2A ′ can be formed.
In this manner, since the camera image, the dot of the bitmap data, the display means for displaying the estimated shape of the ejected ink, and the bitmap data editing means for creating or correcting the dot of the bitmap data are provided. The relationship between the shape of the wiring to be formed and the position of the electrode can be grasped, and an error in wiring pattern routing can be prevented.
In addition, using the position data, electrode arrangement data, points where the wiring is bent, or position data of the point arrangement and the estimated value of the ink diameter on the electronic component, the dot arrangement of the bitmap data is calculated, and Since it has an arithmetic unit that creates one or more bitmap data, it is possible to easily obtain drawing data that can form a good wiring without disconnection or bulge even if the electronic component is misaligned in a short time. .

は 、一般的なインクジェットによる膜パターンの形成方法の説明図。These are explanatory drawing of the formation method of the film | membrane pattern by a general inkjet. は、実施例１の一部説明図FIG. 4 is a partial explanatory diagram of the first embodiment. は、実施例１の他の一部説明図The other part explanatory drawing of Example 1. は、実施例２の一部説明図These are some explanatory drawings of Example 2. は、実施例２の他の一部説明図The other part explanatory drawing of Example 2. は、実施例２のさらに他の一部説明図These are still some other explanatory views of the second embodiment. は、実施例３の配線形成装置の説明図These are explanatory drawings of the wiring formation apparatus of Example 3. は、実施例３の配線形成方法の一部説明図These are some explanatory views of the wiring forming method of Example 3 は、実施例３の配線形成方法の他の一部説明図These are the other partial explanatory drawings of the wiring formation method of Example 3. は、実施例３の配線形成方法のさらに他の一部説明図These are still some other explanatory views of the wiring forming method of Example 3. FIG.

符号の説明Explanation of symbols

１，２：電極
１Ａ，２Ａ：電極配列
１１：配線基板
１２：半導体チップ
１３：ＰＺＴ素子
１４：ＭＩＤ
１５：第１の電子部品
１６：第２の電子部品 1, 2: Electrodes
1A, 2A: electrode arrangement
11: Wiring board
12: Semiconductor chip
13: PZT element
14: MID
15: First electronic component
16: Second electronic component

Claims (11)

（ａ）電極１を有する第１電子部品と、電極２を有する第２電子部品を、電極１と電極２の相対的位置が固定された状態で、ＸＹ軸を含む座標系のＸＹ軸平面に配置し、
（ｂ）前記ＸＹ軸平面での、電極１の位置を示す点１の位置データと、電極２の位置を示す点２の位置データをそれぞれ取得し、
（ｃ）前記点１と点２の位置データを使用して、前記点１と点２を前記ＸＹ軸平面のＸ軸またはＹ軸に平行な線と又は当該平行な線と所定の角度で傾斜した線とによる線で結ぶ線イメージのデータを、前記ＸＹ軸平面が複数ドットに分割されてなるビットマップデータとして取得し、
（ｄ）前記ビットマップデータに従って、導電性微粒子及び溶媒を含むインクを吐出し配線パターンを形成し、
（ｅ）前記インクの溶媒を除去し、配線の導電性を発現することによって、
前記電極１と電極２を接続する配線を形成することを特徴とする配線形成方法。 (A) The first electronic component having the electrode 1 and the second electronic component having the electrode 2 are placed on the XY axis plane of the coordinate system including the XY axes in a state where the relative positions of the electrode 1 and the electrode 2 are fixed. Place and
(B) The position data of the point 1 indicating the position of the electrode 1 and the position data of the point 2 indicating the position of the electrode 2 on the XY axis plane are respectively acquired.
(C) Using the position data of the points 1 and 2, the points 1 and 2 are inclined at a predetermined angle with a line parallel to the X axis or Y axis of the XY axis plane or with the parallel line. Line image data connected by lines with the obtained line is obtained as bitmap data in which the XY axis plane is divided into a plurality of dots,
(D) forming a wiring pattern by discharging ink containing conductive fine particles and a solvent according to the bitmap data;
(E) By removing the solvent of the ink and expressing the conductivity of the wiring,
A wiring forming method comprising forming a wiring connecting the electrode 1 and the electrode 2. （ａ）電極配列１Ａを有する第１電子部品と、電極配列２Ａを有する第２電子部品を、電極配列１Ａと電極配列２Ａの相対的位置が固定された状態で、ＸＹ軸を含む座標系のＸＹ軸平面に配置し、
（ｂ）前記ＸＹ軸平面での、電極配列１Ａの位置を示す点１ａと点１ｂのデータと、電極配列２Ａの位置を示す点２ａと点２ｂのデータと、電極配列１Ａの配列データ１と電極配列２Ａの配列データ２をそれぞれ取得し、
（ｃ）前記点１ａ，１ｂ，２ａ，２ｂのデータと電極配列データ１，２を使用して、前記電極配列１Ａと電極配列２Ａの各電極間を前記ＸＹ軸平面のＸ軸またはＹ軸に平行な線又は当該平行な線と所定の角度で傾斜した線とによる線で結ぶ線イメージのデータを、前記ＸＹ軸平面が複数ドットに分割されてなるビットマップデータとして取得し、
（ｄ）前記ビットマップデータに従って、導電性微粒子及び溶媒を含むインクを吐出し、配線パターンを形成し、
（ｅ）前記インクの溶媒を除去し、配線の導電性を発現することによって、
前記電極配列１Ａと電極配列２Ａの各電極を接続する配線を形成することを特徴とする配線形成方法。 (A) A first electronic component having the electrode array 1A and a second electronic component having the electrode array 2A are arranged in a coordinate system including the XY axes in a state where the relative positions of the electrode array 1A and the electrode array 2A are fixed. Placed in the XY axis plane,
(B) Data of points 1a and 1b indicating the position of the electrode array 1A, data of points 2a and 2b indicating the position of the electrode array 2A, and array data 1 of the electrode array 1A on the XY axis plane Obtain array data 2 of electrode array 2A,
(C) Using the data of the points 1a, 1b, 2a and 2b and the electrode arrangement data 1 and 2, the electrodes of the electrode arrangement 1A and the electrode arrangement 2A are placed on the X axis or Y axis of the XY axis plane. Data of a line image connected by a parallel line or a line formed by the parallel line and a line inclined at a predetermined angle is acquired as bitmap data in which the XY axis plane is divided into a plurality of dots,
(D) ejecting ink containing conductive fine particles and a solvent according to the bitmap data to form a wiring pattern;
(E) By removing the solvent of the ink and expressing the conductivity of the wiring,
A wiring forming method comprising forming a wiring connecting each electrode of the electrode array 1A and the electrode array 2A. 請求項２の（ａ）工程において、電極配列１Ａまたは電極配列２Ａが前記ＸＹ軸平面のＸ軸またはＹ軸と平行になるように、第１電子部品１、第２電子部品２をＸＹ軸平面に配置することを特徴とする配線形成方法。   In the step (a) of claim 2, the first electronic component 1 and the second electronic component 2 are placed in the XY axis plane so that the electrode array 1A or the electrode array 2A is parallel to the X axis or the Y axis of the XY axis plane. The wiring formation method characterized by arrange | positioning. 請求項１乃至請求項３の配線形成方法において、第１電子部品又は第２電子部品が半導体チップ、配線基板、機能素子のいずれかであることを特徴とする配線形成方法。   4. The wiring forming method according to claim 1, wherein the first electronic component or the second electronic component is any one of a semiconductor chip, a wiring board, and a functional element. 請求項１乃至請求項４の（ｃ）工程において、配線の曲がる点、または、点配列の位置を示すデータを取得することにより、ビットマップデータを取得することを特徴とする配線形成方法。   5. The wiring forming method according to claim 1, wherein bit map data is acquired by acquiring data indicating a point where a wiring is bent or a position of a point array in the step (c). 請求項１乃至請求項５の（ｃ），（ｄ）工程において、ビットマップデータのドット配置ピッチが第１電子部品又は第２電子部品上でのインク直径以上であるビットマップデータを一つ以上取得し、
各ビットマップデータに従ってインクの吐出、乾燥を繰り返して、電極間をインクで連結させることにより、
電極１と電極２、または、電極配列１Ａと電極配列２Ａの各電極を接続する配線を形成することを特徴とする配線形成方法。 6. The steps (c) and (d) of claim 1 to claim 5, wherein one or more pieces of bitmap data in which the dot arrangement pitch of the bitmap data is greater than or equal to the ink diameter on the first electronic component or the second electronic component. Acquired,
By repeating ink ejection and drying according to each bitmap data, and connecting the electrodes with ink,
A wiring forming method comprising forming a wiring for connecting each electrode of the electrode 1 and the electrode 2 or the electrode array 1A and the electrode array 2A. 電極１または電極配列１Ａを有する第１電子部品と、電極２または電極配列２Ａを有する第２電子部品を、電極１と電極２または電極配列１Ａと電極配列２Ａの相対的位置が固定された状態で、ＸＹ軸を含む座標系のＸＹ軸平面に配置するためのワークテーブルと、
電極１，２または電極配列１Ａ，２Ａを撮像するためのカメラと、
撮像された画像を表示するための表示モニタと、
撮像された電極１，２または電極配列１Ａ，２ＡのＸＹ軸平面での位置を取得する位置データ取得手段と、
前記点１と点２の位置データ、または、電極配列１Ａ又は電極配列２Ａの位置を示す点１ａ，１ｂ，２ａ，２ｂの位置データと電極配列データ１，２を使用して、前記電極１と電極２、または、電極配列１Ａと電極配列２Ａの各電極間を前記ＸＹ軸平面のＸ軸またはＹ軸に平行な線または当該平行な線と所定の角度で傾斜した線とによる線で結ぶ線イメージのデータを、前記ＸＹ軸平面が複数ドットに分割されてなるビットマップデータとして取得する描画データ取得手段と、
ビットマップデータに従って、導電性微粒子及び溶媒を含むインクを吐出し、配線パターンを形成する描画部を備えることを特徴とする配線形成装置。 The first electronic component having the electrode 1 or the electrode array 1A and the second electronic component having the electrode 2 or the electrode array 2A are fixed in the relative positions of the electrode 1 and the electrode 2 or the electrode array 1A and the electrode array 2A. And a work table for placing on the XY axis plane of the coordinate system including the XY axes,
A camera for imaging the electrodes 1, 2 or the electrode arrays 1A, 2A;
A display monitor for displaying the captured image;
Position data acquisition means for acquiring the positions of the imaged electrodes 1 and 2 or electrode arrays 1A and 2A on the XY-axis plane;
Using the position data of the points 1 and 2 or the position data of the points 1a, 1b, 2a and 2b indicating the position of the electrode array 1A or the electrode array 2A and the electrode array data 1 and 2, the electrode 1 and A line connecting the electrodes 2 or each electrode of the electrode array 1A and the electrode array 2A with a line parallel to the X axis or Y axis of the XY axis plane or a line formed by the parallel line and a line inclined at a predetermined angle. Drawing data acquisition means for acquiring image data as bitmap data in which the XY axis plane is divided into a plurality of dots;
A wiring forming apparatus comprising: a drawing unit that discharges ink containing conductive fine particles and a solvent in accordance with bitmap data to form a wiring pattern. 請求項７の配線形成装置において、
ワークテーブルを回転させる回転機構を備えることを特徴とする配線形成装置。 The wiring forming apparatus according to claim 7, wherein
A wiring forming apparatus comprising a rotation mechanism for rotating a work table. 請求項３の配線形成方法において、
電子部品を請求項８記載の配線形成装置のワークテーブルに配置後、ワークテーブルを回転させることにより、
電極配列１Ａまたは電極配列２Ａが前記ＸＹ軸平面のＸ軸またはＹ軸と平行になるように、第１電子部品、第２電子部品をＸＹ軸平面に配置することを特徴とする配線形成方法。 In the wiring formation method of Claim 3,
After placing the electronic component on the work table of the wiring forming apparatus according to claim 8, by rotating the work table,
A wiring forming method, wherein the first electronic component and the second electronic component are arranged on an XY axis plane so that the electrode arrangement 1A or the electrode arrangement 2A is parallel to the X axis or the Y axis of the XY axis plane. 請求項７又は請求項８の配線形成装置において、
カメラ像と、ビットマップデータのドットと、吐出したインクの推定形状を表示する表示手段と、
ビットマップデータのドットを作成または修正するビットマップデータ編集手段とを備えることを特徴とする配線形成装置。 In the wiring forming apparatus according to claim 7 or claim 8,
Display means for displaying a camera image, dots of bitmap data, and an estimated shape of the ejected ink;
A wiring formation apparatus comprising: bitmap data editing means for creating or correcting bitmap data dots. 請求項７、請求項８、又は請求項１０の配線形成装置において、
前記点１と点２の位置データ、または、電極配列１Ａ又は電極配列２Ａの位置を示す点１ａ，１ｂ，２ａ，２ｂの位置データと電極配列データ１，２と、
配線の曲がる点、または、点配列の位置を示すデータと、
電子部品上でのインク直径の推定値とを使用して、ビットマップデータのドット配列を算出し、一つ以上のビットマップデータを作成する演算部を備えることを特徴とする配線形成装置。 In the wiring forming apparatus according to claim 7, claim 8, or claim 10,
The position data of the points 1 and 2, or the position data of the points 1a, 1b, 2a, 2b indicating the position of the electrode array 1A or the electrode array 2A and the electrode array data 1, 2;
Data indicating the point where the wiring bends or the point array, and
What is claimed is: 1. A wiring forming apparatus comprising: an arithmetic unit that calculates a dot arrangement of bitmap data using an estimated value of an ink diameter on an electronic component and creates one or more bitmap data.
JP2008007126A 2008-01-16 2008-01-16 Method and device for forming wiring Pending JP2009170657A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008007126A JP2009170657A (en) 2008-01-16 2008-01-16 Method and device for forming wiring

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008007126A JP2009170657A (en) 2008-01-16 2008-01-16 Method and device for forming wiring

Publications (1)

Publication Number Publication Date
JP2009170657A true JP2009170657A (en) 2009-07-30

Family

ID=40971510

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008007126A Pending JP2009170657A (en) 2008-01-16 2008-01-16 Method and device for forming wiring

Country Status (1)

Country Link
JP (1) JP2009170657A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010056417A (en) * 2008-08-29 2010-03-11 Konica Minolta Holdings Inc Method of forming wiring
WO2023182035A1 (en) * 2022-03-23 2023-09-28 富士フイルム株式会社 Printing system and method for producing electric component mounting substrate having functional pattern

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010056417A (en) * 2008-08-29 2010-03-11 Konica Minolta Holdings Inc Method of forming wiring
WO2023182035A1 (en) * 2022-03-23 2023-09-28 富士フイルム株式会社 Printing system and method for producing electric component mounting substrate having functional pattern

Similar Documents

Publication Publication Date Title
JP4741045B2 (en) Electric circuit, manufacturing method thereof and electric circuit manufacturing apparatus
JP5112037B2 (en) Method for image decimation
CN106457299B (en) Printing high aspect ratio patterns
CN101060984A (en) Flexible printhead circuit
CN104772981B (en) Circuit board manufacturing method and ink-jet printer
JP4796964B2 (en) Thin line forming method using inkjet technology
JP2009170657A (en) Method and device for forming wiring
KR101946014B1 (en) Method of forming electric wiring using inkjet printing and inkjet printing apparatus
US20170207026A1 (en) Electrode pattern forming method and electric component manufacturing method
JP2007234811A (en) Ink jet coating device
JP2008071902A (en) Wiring method
JP2007251084A (en) Wiring structure for electrode and method of manufacturing same
JP3945838B2 (en) Manufacturing method of charge plate
CN1323430C (en) Printing mask and method for mfg. electronic element with mask
JP2006073561A (en) Circuit board
Gieser et al. Rapid prototyping of electronic modules combining Aerosol printing and Ink Jet printing
JP2005191059A (en) Method of forming electrical circuit, and apparatus of manufacturing electrical circuit
JP2011146540A (en) Method of forming conductor pattern, wiring board, and liquid droplet ejecting device
US7541063B2 (en) Method for forming layer
JP2005302813A (en) Electronic circuit assembly and method of manufacturing electronic circuit assembly
JP5887881B2 (en) Wiring formation method
JP2005327986A (en) Cross-over wiring structure and its electronic circuit device
JP2008300892A (en) Electric circuit, manufacturing method thereof, and manufacturing device of electric circuit
JP2007109852A (en) Thick film with through-hole, and its manufacturing method
JP2006147648A (en) Manufacturing method of electronic device, electronic device, manufacturing apparatus of electronic device, and electronic equipment