JP2010056417A - Method of forming wiring - Google Patents

Method of forming wiring Download PDF

Info

Publication number
JP2010056417A
JP2010056417A JP2008221846A JP2008221846A JP2010056417A JP 2010056417 A JP2010056417 A JP 2010056417A JP 2008221846 A JP2008221846 A JP 2008221846A JP 2008221846 A JP2008221846 A JP 2008221846A JP 2010056417 A JP2010056417 A JP 2010056417A
Authority
JP
Japan
Prior art keywords
conductive layer
wiring
substrate
electrodes
substrates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008221846A
Other languages
Japanese (ja)
Other versions
JP5088275B2 (en
Inventor
Yoshifumi Takato
良史 高藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Konica Minolta Inc
Original Assignee
Konica Minolta Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Konica Minolta Inc filed Critical Konica Minolta Inc
Priority to JP2008221846A priority Critical patent/JP5088275B2/en
Publication of JP2010056417A publication Critical patent/JP2010056417A/en
Application granted granted Critical
Publication of JP5088275B2 publication Critical patent/JP5088275B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/76Apparatus for connecting with build-up interconnects
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05553Shape in top view being rectangular
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405Shape
    • H01L2224/24051Conformal with the semiconductor or solid-state device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241Disposition
    • H01L2224/24105Connecting bonding areas at different heights
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241Disposition
    • H01L2224/24135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241Disposition
    • H01L2224/24135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/24146Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the HDI interconnect connecting to the same level of the lower semiconductor or solid-state body at which the upper semiconductor or solid-state body is mounted
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241Disposition
    • H01L2224/24151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2499Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
    • H01L2224/24996Auxiliary members for HDI interconnects, e.g. spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/24998Reinforcing structures, e.g. ramp-like support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251Disposition
    • H01L2224/2512Layout
    • H01L2224/25175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76Apparatus for connecting with build-up interconnects
    • H01L2224/7615Means for depositing
    • H01L2224/76151Means for direct writing
    • H01L2224/76155Jetting means, e.g. ink jet
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821Forming a build-up interconnect
    • H01L2224/82101Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06555Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01015Phosphorus [P]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01025Manganese [Mn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01027Cobalt [Co]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0104Zirconium [Zr]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01045Rhodium [Rh]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01049Indium [In]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01074Tungsten [W]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Abstract

<P>PROBLEM TO BE SOLVED: To form excellent wiring to electrically connect laminated substrates each other even when the extending direction of a step between the substrates is not perpendicular to the connecting direction of electrodes. <P>SOLUTION: A method of forming wiring is to form the wiring for connecting electrodes 112 disposed on substrates 11a-11c by making an ink drop R containing a conductive material reach the laminated substrates 11a-11c from a printing head 2. This method includes a wiring forming process to form conductive layers 12a on the top faces 113 of the substrates 11a-11c and conductive layers 12b on the sides 115 of the substrates 11a-11c, using substrates laminated so that the extending direction P of the step part D between the substrates 11a-11c and the connecting direction Q connecting the electrodes 112 to be connected each other by a straight line are mutually inclined when viewing from the top, as the substrates 11a-11c, and to form the wiring by conductive layers 12a, 12b. In the wiring forming process, the conductive layer 12 in a region close to the level difference part D between the conductive layers 12a, 12d is formed perpendicularly to the extending direction P. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、配線形成方法に関する。   The present invention relates to a wiring forming method.

近年、電子部品の小型化・高集積化の要求に応えて、半導体チップを3次元的に実装する方法の開発が進んでいる。このような方法としては、例えば、積層された複数の基板(電子デバイス)の電極をワイヤによって電気的に接続するワイヤボンディングが知られている。   In recent years, in response to demands for miniaturization and high integration of electronic components, development of methods for three-dimensional mounting of semiconductor chips has progressed. As such a method, for example, wire bonding in which electrodes of a plurality of stacked substrates (electronic devices) are electrically connected by wires is known.

但し、複数積層した基板をボンディングすると、ボンディングの高さからデバイス全体の厚みが積層デバイスの厚みより更に大きくなってしまうことや、加工の時間がかかってしまうこと等の問題がある。   However, when a plurality of stacked substrates are bonded, there are problems such that the thickness of the entire device is further larger than the thickness of the stacked device due to the height of bonding, and processing time is required.

そこで、近年では、ワイヤボンディングに代えて、インクジェットヘッドから導電性のインク滴を各半導体チップの上面及び側面に吐出させて電極間に導電層を形成する方法が提案されている(例えば、特許文献1参照)。   Therefore, in recent years, instead of wire bonding, a method has been proposed in which conductive ink droplets are ejected from the ink jet head onto the upper and side surfaces of each semiconductor chip to form a conductive layer between the electrodes (for example, Patent Documents). 1).

ところで、基板を積層すると、図18に示すように、接着時に上下の基板がずれる結果、基板間での段差部Dの接線方向(以下、段差延在方向Pとする)と、電極112の接続方向Q(導電層200の形成方向)とが傾斜した状態、つまり直交しない状態となる場合がある。ここで、図18(a)では、下側の基板に対して上側の基板が段差延在方向Pにずれた状態(以下、「平行ずれ」とする)で積層されることにより、段差延在方向Pと接続方向Qとが直交しないようになっている。また、図18(b)では、下側の基板に対して上側の基板が積層面内で回転し、両者の辺部が傾斜した状態(以下、「回転ずれ」とする)で積層されることにより、段差延在方向Pと接続方向Qとが直交しないようになっており、さらに、接続すべき電極同士の間隔が回転中心から離れるに従って大きくなっている。
特開2006−135236号公報
By the way, when the substrates are stacked, as shown in FIG. 18, the upper and lower substrates are displaced at the time of bonding. As a result, the tangential direction of the step portion D between the substrates (hereinafter referred to as the step extending direction P) and the connection of the electrode 112 In some cases, the direction Q (the formation direction of the conductive layer 200) is inclined, that is, not orthogonal. Here, in FIG. 18A, the upper substrate is stacked in a state of being shifted in the step extending direction P with respect to the lower substrate (hereinafter referred to as “parallel shift”), thereby extending the step. The direction P and the connection direction Q are not orthogonal to each other. Also, in FIG. 18B, the upper substrate is rotated with respect to the lower substrate in the stacking plane, and the two sides are stacked in a tilted state (hereinafter referred to as “rotational deviation”). Thus, the step extending direction P and the connection direction Q are not orthogonal to each other, and the distance between the electrodes to be connected is increased as the distance from the rotation center increases.
JP 2006-135236 A

しかしながら、図19(a),(b)に示すように、平行ずれや回転ずれの状態で積層された基板の電極112同士を導電性のインクによる導電層200で接続すると、段差延在方向Pに対して接続方向Qが傾斜しているため、図19(c)に示すように、インクが表面張力によって剪断方向(図中の網掛け矢印を参照))に引っ張られる結果、接続が弱まって断線が生じてしまい、良好な配線を形成することができない。   However, as shown in FIGS. 19A and 19B, when the electrodes 112 of the substrates stacked in a state of parallel displacement or rotational displacement are connected by a conductive layer 200 of conductive ink, the step extending direction P Since the connection direction Q is inclined with respect to the ink, the ink is pulled in the shear direction (see the shaded arrow in the figure) by the surface tension as shown in FIG. Disconnection occurs, and good wiring cannot be formed.

本発明の課題は、上記事情を鑑みてなされたもので、基板間の段差延在方向と電極の接続方向とが直交しない場合であっても、積層された各基板を電気的に接続する良好な配線を形成することのできる配線形成方法を提供することである。   An object of the present invention has been made in view of the above circumstances, and even when the step extending direction between the substrates and the connection direction of the electrodes are not orthogonal to each other, the stacked substrates are electrically connected. It is to provide a wiring forming method capable of forming a simple wiring.

前記の課題を解決するために、請求項1に記載の発明は、導電性材料を含有するインクのインク滴をインクジェット方式のプリントヘッドから、積層された複数の基板へ吐出させて着弾させ、これら基板の上面又は側面にそれぞれ配設された電極を互いに電気的に接続させる配線を形成する配線形成方法であって、
前記複数の基板として、
これら基板間での段差部の接線方向と、接続すべき前記電極同士を直線で結んだ接続方向とが、上面視で互いに傾斜するよう積層されたものを用い、
前記基板の上面に上面導電層を、前記基板の側面に側面導電層を形成し、前記上面導電層と前記側面導電層とで前記配線を形成する配線形成工程を備え、
この配線形成工程では、
前記上面導電層及び前記側面導電層のうち、前記段差部に近接する領域の導電層を、当該段差部の接線方向に直交するよう形成することを特徴とする。
In order to solve the above-mentioned problem, the invention according to claim 1 is configured such that ink droplets of ink containing a conductive material are ejected and landed on a plurality of stacked substrates from an ink jet print head. A wiring formation method for forming a wiring for electrically connecting electrodes disposed on an upper surface or a side surface of a substrate to each other,
As the plurality of substrates,
The tangential direction of the stepped portion between these substrates and the connection direction in which the electrodes to be connected are connected with a straight line are stacked so as to be inclined with respect to each other in a top view,
A wiring forming step of forming an upper surface conductive layer on the upper surface of the substrate, a side surface conductive layer on a side surface of the substrate, and forming the wiring with the upper surface conductive layer and the side surface conductive layer;
In this wiring formation process,
Of the upper surface conductive layer and the side surface conductive layer, a conductive layer in a region close to the stepped portion is formed so as to be orthogonal to a tangential direction of the stepped portion.

請求項2記載の発明は、請求項1記載の配線形成方法において、
前記配線形成工程の前に、
前記段差部と、各電極との位置関係を取得する第1の位置取得工程と、
前記段差部に形成されるべき導電層の位置を取得する第2の位置取得工程と、
前記第1の位置取得工程及び前記第2の位置取得工程で得られた情報に基づいて、前記配線の経路を決定する経路決定工程とを備えることを特徴とする。
The invention according to claim 2 is the wiring forming method according to claim 1,
Before the wiring formation step,
A first position acquisition step of acquiring a positional relationship between the stepped portion and each electrode;
A second position acquisition step of acquiring the position of the conductive layer to be formed on the stepped portion;
A route determination step of determining a route of the wiring based on information obtained in the first position acquisition step and the second position acquisition step.

請求項3記載の発明は、請求項1または2記載の配線形成方法において、
前記配線として、上面視で2回屈曲して略Z字状をなすものを形成することを特徴とする。
The invention according to claim 3 is the wiring forming method according to claim 1 or 2,
The wiring is characterized in that it is bent twice in a top view to form a substantially Z-shape.

請求項4記載の発明は、請求項1または2記載の配線形成方法において、
前記配線として、上面視で3回屈曲して略W字状または略M字状をなすものを形成することを特徴とする。
The invention according to claim 4 is the wiring forming method according to claim 1 or 2,
The wiring is characterized in that it is bent three times in a top view to form a substantially W shape or a substantially M shape.

請求項5記載の発明は、請求項1〜4の何れか一項に記載の配線形成方法において、
前記複数の基板として、
複数の前記電極がそれぞれ配列されたものを用い、
前記プリントヘッドとして、
直線状に配列された複数のノズルを有するものを用い、
前記配線形成工程では、
複数の前記配線を前記プリントヘッドで1度に形成することにより、これら複数の配線として、互いに屈曲回数及び屈曲角度の等しいものを形成することを特徴とする。
Invention of Claim 5 is the wiring formation method as described in any one of Claims 1-4,
As the plurality of substrates,
Using a plurality of electrodes arranged respectively,
As the print head,
Using one having a plurality of nozzles arranged in a straight line,
In the wiring formation step,
By forming the plurality of wirings at a time by the print head, the plurality of wirings having the same number of bendings and the same bending angle are formed.

請求項6記載の発明は、請求項1〜5の何れか一項に記載の配線形成方法において、
前記複数の基板として、
複数の前記電極がそれぞれ配列されるとともに、上側の基板が下側の基板に対して積層面内で回転した状態で積層され、接続すべき前記電極同士の間隔が回転中心から離れるに従って大きくなるものを用い、
前記配線形成工程では、
複数の前記配線として、互いに長さの異なるものを形成することを特徴とする。
Invention of Claim 6 is the wiring formation method as described in any one of Claims 1-5,
As the plurality of substrates,
A plurality of the electrodes are arranged respectively, and the upper substrate is laminated with the lower substrate rotated in the lamination plane, and the distance between the electrodes to be connected increases as the distance from the rotation center increases. Use
In the wiring formation step,
A plurality of the wirings having different lengths are formed.

請求項7記載の発明は、請求項1〜6の何れか一項に記載の配線形成方法において、
前記複数の基板として、
複数の前記電極がそれぞれ配列されたものを用い、
前記プリントヘッドとして、
直線状に配列された複数のノズルを有するものを用い、
前記配線形成工程では、
複数の前記配線を前記プリントヘッドで1度に形成することにより、これら複数の配線として、互いに平行なものを形成することを特徴とする。
The invention according to claim 7 is the wiring forming method according to any one of claims 1 to 6,
As the plurality of substrates,
Using a plurality of electrodes arranged respectively,
As the print head,
Using one having a plurality of nozzles arranged in a straight line,
In the wiring formation step,
By forming the plurality of wirings at once with the print head, the plurality of wirings are formed in parallel with each other.

請求項8記載の発明は、請求項1〜7の何れか一項に記載の配線形成方法において、
前記複数の基板として、
複数の前記電極がそれぞれ配列されるとともに、上側の基板が下側の基板に対して積層面内で回転した状態で積層され、接続すべき前記電極同士の間隔が回転中心から離れるに従って大きくなる2つの基板を用い、
前記プリントヘッドとして、
直線状に配列された複数のノズルを有するものを用い、
前記配線形成工程では、
前記2つの基板を前記プリントヘッドに対向させて支持した状態で、当該プリントヘッドによるインク滴の吐出方向とは垂直な面内で回転可能、かつ当該垂直な面に沿った方向へ移動可能なステージを用い、
前記プリントヘッドの各ノズルからインク滴を吐出させつつ、前記ステージを移動させることにより、前記上側の基板における前記電極から当該上側の基板における段差部の近傍まで導電層を形成するとともに、前記上側の基板における段差部の近傍から前記段差部を跨いで前記下側の基板の上面まで、当該段差部の直交方向に導電層を形成する第1描画工程と、
前記第1描画工程の後に、前記ステージを移動させるとともに、前記プリントヘッドのノズル毎に別々のタイミングまでインク滴を吐出させることにより、前記第1描画工程で形成された各導電層の終点から、接続すべき前記電極同士の間隔に応じた長さの導電層を前記下側の基板の上面に形成する第2描画工程と、
前記第2描画工程の後に、最も前記回転中心から遠い側で接続される前記電極の間で描画されている導電層の終点を中心として、前記吐出方向の垂直面内で前記ステージを回転させることにより、前記下側の基板における複数の前記電極の配列方向を前記複数のノズルの配列方向に平行とする回転工程と、
前記回転工程の後に、前記ステージを移動させるとともに、前記プリントヘッドのノズル毎に別々のタイミングからインク滴を吐出させることにより、前記第2描画工程で形成された各導電層の終点から、前記下側の基板の前記電極まで、接続すべき前記電極同士の間隔に応じた長さの導電層を形成する第3描画工程とを行うことを特徴とする。
Invention of Claim 8 is the wiring formation method as described in any one of Claims 1-7,
As the plurality of substrates,
A plurality of the electrodes are arranged respectively, and the upper substrate is laminated in a state of being rotated in the lamination plane with respect to the lower substrate, and the distance between the electrodes to be connected increases as the distance from the rotation center increases 2 Using two substrates
As the print head,
Using one having a plurality of nozzles arranged in a straight line,
In the wiring formation step,
A stage that can rotate in a plane perpendicular to the direction of ink droplet ejection by the print head and can move in a direction along the vertical plane while the two substrates are supported facing the print head. Use
By moving the stage while ejecting ink droplets from each nozzle of the print head, a conductive layer is formed from the electrode on the upper substrate to the vicinity of the stepped portion on the upper substrate, and the upper A first drawing step of forming a conductive layer in a direction orthogonal to the stepped portion from the vicinity of the stepped portion on the substrate to the upper surface of the lower substrate across the stepped portion;
After the first drawing step, the stage is moved, and ink droplets are discharged to different timings for each nozzle of the print head, so that from the end point of each conductive layer formed in the first drawing step, A second drawing step of forming a conductive layer having a length corresponding to the distance between the electrodes to be connected on the upper surface of the lower substrate;
After the second drawing step, the stage is rotated in a vertical plane in the discharge direction around the end point of the conductive layer drawn between the electrodes connected on the side farthest from the rotation center. A rotation step of making the arrangement direction of the plurality of electrodes on the lower substrate parallel to the arrangement direction of the plurality of nozzles;
After the rotation step, the stage is moved, and ink droplets are ejected at different timings for each nozzle of the print head, so that the lower end of each conductive layer formed in the second drawing step is And a third drawing step of forming a conductive layer having a length corresponding to the distance between the electrodes to be connected up to the electrodes on the side substrate.

請求項9記載の発明は、請求項8記載の配線形成方法において、
前記上側の基板における前記電極から当該上側の基板における段差部の近傍まで形成される導電層と、前記上側の基板における段差部の近傍から前記段差部を跨いで前記下側の基板の上面まで、当該段差部の直交方向に形成される導電層とが上面視直線状をなすよう、前記第1描画工程を行うことを特徴とする。
The invention according to claim 9 is the wiring forming method according to claim 8,
The conductive layer formed from the electrode on the upper substrate to the vicinity of the stepped portion on the upper substrate, and from the vicinity of the stepped portion on the upper substrate to the upper surface of the lower substrate across the stepped portion, The first drawing step is characterized in that the first drawing step is performed so that the conductive layer formed in a direction orthogonal to the stepped portion is linear when viewed from above.

請求項10記載の発明は、請求項1〜7の何れか一項に記載の配線形成方法において、
前記複数の基板として、
複数の前記電極がそれぞれ配列されるとともに、上側の基板が下側の基板に対して積層面内で回転した状態で積層され、接続すべき前記電極同士の間隔が回転中心から離れるに従って大きくなる2つの基板を用い、
前記プリントヘッドとして、
直線状に配列された複数のノズルを有するものを用い、
前記配線形成工程では、
前記2つの基板を前記プリントヘッドに対向させて支持した状態で、当該プリントヘッドによるインク滴の吐出方向とは垂直な面内で回転可能、かつ当該垂直な面に沿った方向へ移動可能なステージを用い、
前記ステージを移動させるとともに、前記プリントヘッドのノズル毎に別々のタイミングまでインク滴を吐出させることにより、前記下側の基板の前記電極から、接続すべき前記電極同士の間隔に応じた長さの導電層を形成する第1描画工程と、
前記第1描画工程の後に、最も前記回転中心から遠い側で接続される前記電極の間で描画されている導電層の終点を中心として、前記吐出方向の垂直面内で前記ステージを回転させることにより、前記上側の基板における複数の前記電極の配列方向を前記複数のノズルの配列方向に平行とする回転工程と、
前記回転工程の後に、前記ステージを移動させるとともに、前記プリントヘッドのノズル毎に別々のタイミングからインク滴を吐出させることにより、前記第1描画工程で形成された各導電層の終点から、前記上側の基板の前記電極を通る前記段差部の直交方向の各直線上まで、接続すべき前記電極同士の間隔に応じた長さの導電層を前記下側の基板の上面に形成する第2描画工程と、
前記第2描画工程の後に、前記プリントヘッドの各ノズルからインク滴を吐出させつつ、前記ステージを移動させることにより、前記第2描画工程で形成された各導電層の終点から前記段差部を跨いで前記上側の基板における段差部の近傍まで、当該段差部の直交方向に導電層を形成するとともに、前記上側の基板における段差部の近傍から当該上側の基板における前記電極まで導電層を形成する第3描画工程とを行うことを特徴とする。
Invention of Claim 10 is the wiring formation method as described in any one of Claims 1-7,
As the plurality of substrates,
A plurality of the electrodes are arranged respectively, and the upper substrate is laminated in a state of being rotated in the lamination plane with respect to the lower substrate, and the distance between the electrodes to be connected increases as the distance from the rotation center increases 2 Using two substrates
As the print head,
Using one having a plurality of nozzles arranged in a straight line,
In the wiring formation step,
A stage that can rotate in a plane perpendicular to the direction of ink droplet ejection by the print head and can move in a direction along the vertical plane while the two substrates are supported facing the print head. Use
By moving the stage and ejecting ink droplets at different timings for each nozzle of the print head, the length of the electrodes according to the distance between the electrodes to be connected is reduced from the electrodes on the lower substrate. A first drawing step of forming a conductive layer;
After the first drawing step, the stage is rotated in a vertical plane in the discharge direction around the end point of the conductive layer drawn between the electrodes connected on the side farthest from the rotation center. A rotation step in which the arrangement direction of the plurality of electrodes on the upper substrate is parallel to the arrangement direction of the plurality of nozzles;
After the rotating step, the upper stage is moved from the end point of each conductive layer formed in the first drawing step by moving the stage and discharging ink droplets at different timings for each nozzle of the print head. A second drawing step of forming a conductive layer having a length corresponding to the distance between the electrodes to be connected, on each straight line in the orthogonal direction of the stepped portion passing through the electrode of the substrate on the upper surface of the lower substrate When,
After the second drawing step, the stage is moved while discharging the ink droplets from the nozzles of the print head so as to straddle the stepped portion from the end point of each conductive layer formed in the second drawing step. The conductive layer is formed in the direction perpendicular to the stepped portion to the vicinity of the stepped portion on the upper substrate, and the conductive layer is formed from the vicinity of the stepped portion on the upper substrate to the electrode on the upper substrate. 3 drawing processes are performed.

請求項11記載の発明は、請求項10記載の配線形成方法において、
前記第2描画工程で形成された各導電層の終点から前記段差部を跨いで前記上側の基板における段差部の近傍まで、当該段差部の直交方向に形成される導電層と、前記上側の基板における段差部の近傍から当該上側の基板における前記電極まで形成される導電層とが上面視直線状をなすよう、前記第3描画工程を行うことを特徴とする。
The invention according to claim 11 is the wiring forming method according to claim 10,
A conductive layer formed in an orthogonal direction of the step portion from the end point of each conductive layer formed in the second drawing step to the vicinity of the step portion in the upper substrate across the step portion, and the upper substrate The third drawing step is performed so that the conductive layer formed from the vicinity of the step portion to the electrode on the upper substrate has a linear shape in a top view.

請求項12記載の発明は、請求項1〜11の何れか一項に記載の配線形成方法において、
前記配線形成工程では、
前記段差部の直交方向に上面視で等間隔となるようインク滴を着弾させることにより、導電層を形成することを特徴とする。
Invention of Claim 12 is the wiring formation method as described in any one of Claims 1-11,
In the wiring formation step,
A conductive layer is formed by landing ink droplets at equal intervals in a top view in an orthogonal direction of the stepped portion.

請求項13記載の発明は、請求項1〜11の何れか一項に記載の配線形成方法において、
前記配線形成工程では、
前記導電層の形成方向に上面視で等間隔となるようインク滴を着弾させることにより、導電層を形成することを特徴とする。
Invention of Claim 13 is the wiring formation method as described in any one of Claims 1-11,
In the wiring formation step,
The conductive layer is formed by landing ink droplets so as to be equidistant in the formation direction of the conductive layer in a top view.

請求項14記載の発明は、請求項1〜13の何れか一項に記載の配線形成方法において、
前記複数の基板として、
複数の前記電極がそれぞれ配列されたものを用い、
前記プリントヘッドとして、
前記基板内での前記電極の間隔に合わせて直線状に配列された複数のノズルを有するものを用いることを特徴とする。
Invention of Claim 14 is the wiring formation method as described in any one of Claims 1-13,
As the plurality of substrates,
Using a plurality of electrodes arranged respectively,
As the print head,
One having a plurality of nozzles arranged linearly in accordance with the interval of the electrodes in the substrate is used.

請求項15記載の発明は、請求項1〜14の何れか一項に記載の配線形成方法において、
前記配線形成工程では、
前記複数の基板と前記プリントヘッドとの間に電圧を印加して前記インク滴を帯電させるとともに当該インク滴に静電吸引力を作用させて前記インク滴を前記複数の基板に着弾させることを特徴とする。
Invention of Claim 15 is the wiring formation method as described in any one of Claims 1-14,
In the wiring formation step,
A voltage is applied between the plurality of substrates and the print head to charge the ink droplets, and an electrostatic attraction force is applied to the ink droplets to land the ink droplets on the plurality of substrates. And

請求項1に記載の発明によれば、段差部に近接する領域の導電層を、当該段差部の接線方向に直交するよう形成するので、平行ずれの状態や回転ずれの状態など、基板間の段差延在方向と電極の接続方向とが直交しない状態で基板が積層されている場合であっても、段差部に近接する領域では段差延在方向に対して導電層の形成方向が直交することとなる。従って、インクが表面張力によって剪断方向(段差延在方向)に引っ張られるのが防止されるため、積層された各基板を電気的に接続する良好な配線を形成することができる。   According to the first aspect of the present invention, the conductive layer in the region adjacent to the stepped portion is formed so as to be orthogonal to the tangential direction of the stepped portion. Even when the substrate is stacked in a state where the step extension direction and the electrode connection direction are not orthogonal, the conductive layer formation direction is orthogonal to the step extension direction in the region close to the step portion. It becomes. Therefore, since the ink is prevented from being pulled in the shearing direction (step extending direction) by the surface tension, it is possible to form a favorable wiring that electrically connects the stacked substrates.

請求項5記載の発明によれば、複数の配線をプリントヘッドで1度に形成することにより、これら複数の配線として、互いに屈曲回数及び屈曲角度の等しいものを形成するので、各配線を別々に形成する場合と比較して、配線の形成を容易化することができる。   According to the invention described in claim 5, by forming a plurality of wirings at once with a print head, the plurality of wirings are formed with the same number of bendings and the same bending angle. Compared with the case of forming, formation of wiring can be facilitated.

請求項7記載の発明によれば、複数の配線を前記プリントヘッドで1度に形成することにより、これら複数の配線として、互いに平行なものを形成するので、各配線を別々に形成する場合と比較して、配線の形成を容易化することができる。   According to the seventh aspect of the present invention, since the plurality of wirings are formed in parallel with each other by forming the plurality of wirings at once with the print head, each wiring is formed separately. In comparison, the formation of the wiring can be facilitated.

請求項15記載の発明によれば、複数の基板とプリントヘッドとの間に電圧を印加して電界を形成することで、プリントヘッドから、複数の積層された基板間の段差の立ち上がり面に向かう電気力線が形成される。そして、インク滴を帯電させるとともに静電吸引力を作用させることにより、当該電気力線に沿ってインク滴を飛翔させることができ、積層された複数の基板間の立ち上がり部分にもインク滴を十分に付着させることが可能となる。   According to the fifteenth aspect of the present invention, by applying a voltage between the plurality of substrates and the print head to form an electric field, the print head is directed to the rising surface of the step between the plurality of stacked substrates. Electric field lines are formed. Then, by charging the ink droplets and applying an electrostatic attraction force, the ink droplets can fly along the lines of electric force, and the ink droplets are sufficiently applied to the rising portions between the stacked substrates. It becomes possible to adhere to.

以下、本発明の実施の形態について、図を参照して説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

まず、本実施形態に係る基板ユニット10について説明する。
図1は、基板ユニット10の概略構成を示す斜視図である。
First, the substrate unit 10 according to the present embodiment will be described.
FIG. 1 is a perspective view showing a schematic configuration of the substrate unit 10.

図1(a)に示すように、基板ユニット10は、端部が階段状の段差部Dをなすよう矩形状の基板11を複数積層したものであり、本実施の形態では3段に積層したものである。以下、説明の便宜上、最上段の基板11を基板11a、2段目の基板11を基板11b、最下段の基板11を基板11cとして区別し、基板11a,11b間の段差部Dを段差部Da、基板11b,11c間の段差部Dを段差部Dbとして区別する。   As shown in FIG. 1 (a), the substrate unit 10 is formed by laminating a plurality of rectangular substrates 11 so that the end portion forms a stepped stepped portion D. In this embodiment, the substrate unit 10 is laminated in three steps. Is. Hereinafter, for convenience of explanation, the uppermost substrate 11 is identified as the substrate 11a, the second substrate 11 is identified as the substrate 11b, and the lowermost substrate 11 is identified as the substrate 11c, and the step portion D between the substrates 11a and 11b is defined as the step portion Da. The step portion D between the substrates 11b and 11c is distinguished as a step portion Db.

各基板11は、特に限定はされないが、半導体チップや半導体ウエハ等の電子デバイスとなっている。これらの基板11には、複数の集積回路(例えばトランジスタやメモリを有する回路)111及び複数の電極(例えばパッド)112が実装されている。また、基板11には、少なくとも1層の絶縁膜(図示せず)が形成されている。この絶縁膜は、パッシベーション膜と呼ばれ、例えば、SiO、SiN、ポリイミド樹脂などで形成することができる。但し、絶縁膜は、電極112の少なくとも一部を露出させている。 Each substrate 11 is not particularly limited, but is an electronic device such as a semiconductor chip or a semiconductor wafer. On these substrates 11, a plurality of integrated circuits (for example, circuits having transistors and memories) 111 and a plurality of electrodes (for example, pads) 112 are mounted. The substrate 11 has at least one insulating film (not shown) formed thereon. This insulating film is called a passivation film, and can be formed of, for example, SiO 2 , SiN, polyimide resin, or the like. However, the insulating film exposes at least part of the electrode 112.

電極112は、階段状部分において露出している各基板11の上面113に設けられており、本実施の形態においては各基板11の1つの辺部114に沿って同数配列されている。なお、この電極112は、アルミニウム系又は銅系の金属で形成されており、特に限定はされないが、その表面の形状が矩形となっている。   The electrodes 112 are provided on the upper surface 113 of each substrate 11 exposed at the stepped portion, and the same number is arranged along one side 114 of each substrate 11 in the present embodiment. The electrode 112 is made of an aluminum-based or copper-based metal and is not particularly limited, but its surface shape is rectangular.

以上の各電極112は、集積回路111に電気的に接続されるとともに、導電層12によって基板11間で対応する他の電極112に電気的に接続されている。導電層12は、本発明における配線であり、基板11の上面113上に形成された上面導電層12aと、基板11の側面115上に形成された側面導電層12bとが接続されてなっている。この導電層12は、導電性を有するインクIのインク滴Rを乾燥させ、さらにインクI中に含有される金属ナノ粒子を焼結させて形成される。   Each of the electrodes 112 described above is electrically connected to the integrated circuit 111 and is also electrically connected to other electrodes 112 corresponding to each other between the substrates 11 by the conductive layer 12. The conductive layer 12 is a wiring in the present invention, and the upper surface conductive layer 12 a formed on the upper surface 113 of the substrate 11 and the side surface conductive layer 12 b formed on the side surface 115 of the substrate 11 are connected. . The conductive layer 12 is formed by drying the ink droplets R of the conductive ink I and further sintering the metal nanoparticles contained in the ink I.

なお、本実施の形態においては、電極112の配列された辺部114の両端には、基板11の向きや位置を取得するためのアライメントマーク116が設けられている。   In the present embodiment, alignment marks 116 for acquiring the orientation and position of the substrate 11 are provided at both ends of the side portion 114 where the electrodes 112 are arranged.

以上の基板ユニット10は、より詳細には、上述の図18に示したように、基板11間での段差部Dの接線方向(以下、段差延在方向とする)Pと、接続すべき電極112,112同士を直線で結んだ接続方向Qとが上面視で互いに傾斜するよう、平行ずれの状態(下側の基板11に対して上側の基板11が段差延在方向Pにずれた状態(図18(a)参照))または回転ずれの状態(下側の基板11に対して上側の基板11が積層面内で回転し、両者の辺部が傾斜した状態(図18(b)参照))で積層されている。但し、このように平行ずれや回転ずれの状態で積層される限りにおいて、基板ユニット10は、図1(b)に示すように、階段状の段差部分にテーパー状の絶縁部材13が設けられていてもよいし、図1(c)に示すように、各基板11の外周を一致させて積層してもよい。但し、後者の場合には、最上段以外の基板11の各電極112は、当該基板11の側面115に設けられる。なお、図1では、図示の簡略化のため、便宜的に段差延在方向Pと電極112の接続方向Qとが直交した状態を図示している。   More specifically, the substrate unit 10 described above includes the tangential direction (hereinafter referred to as the step extending direction) P of the stepped portion D between the substrates 11 and the electrodes to be connected, as shown in FIG. 112 and 112 are connected in a straight line so that the connection direction Q is inclined with respect to each other when viewed from above (a state in which the upper substrate 11 is shifted in the step extending direction P with respect to the lower substrate 11) 18 (a))) or a state of rotational deviation (the upper substrate 11 is rotated within the laminated surface with respect to the lower substrate 11, and the sides thereof are inclined (see FIG. 18 (b)). ). However, as long as the substrate unit 10 is laminated in a state of parallel deviation or rotational deviation as described above, the substrate unit 10 is provided with the tapered insulating member 13 at the stepped step portion as shown in FIG. Alternatively, as shown in FIG. 1C, the substrates 11 may be laminated with the outer periphery of each substrate aligned. However, in the latter case, each electrode 112 of the substrate 11 other than the uppermost stage is provided on the side surface 115 of the substrate 11. In FIG. 1, for the sake of simplification, the step extending direction P and the connection direction Q of the electrodes 112 are illustrated as being orthogonal.

続いて、上記基板ユニット10における導電層12の形成装置(以下、配線形成装置とする)7について、図2,3を参照して説明する。
ここで、図2は配線形成装置7の全体構成を示す模式図であり、図3は配線形成装置7のうち、主に描画部71を模式的に示す模式図である。
Next, a conductive layer 12 forming device (hereinafter referred to as a wiring forming device) 7 in the substrate unit 10 will be described with reference to FIGS.
Here, FIG. 2 is a schematic diagram showing an overall configuration of the wiring forming apparatus 7, and FIG. 3 is a schematic diagram mainly showing a drawing unit 71 in the wiring forming apparatus 7.

図2に示すように、配線形成装置7は、計測部70と描画部71とを備えている。
このうち、計測部70は、導電層12の形成前の基板ユニット10における各基板11の位置関係を計測するものであり、基板ユニット10を載置するための計測用ステージ701と、当該計測用ステージ701に対向して配設された計測用カメラ702とを有している。
As shown in FIG. 2, the wiring forming apparatus 7 includes a measuring unit 70 and a drawing unit 71.
Among these, the measurement part 70 measures the positional relationship of each board | substrate 11 in the board | substrate unit 10 before formation of the conductive layer 12, the measurement stage 701 for mounting the board | substrate unit 10, and the said measurement object A measuring camera 702 disposed opposite to the stage 701.

計測用ステージ701は、基板ユニット10を上面で水平に支持して水平面内で直交する2方向(図中のX方向,Y方向)に独立に移動制御可能な計測用XYステージ701aと、当該計測用XYステージを上面で支持して水平面内で回転制御可能な計測用θステージ701bとを有しており、載置された基板ユニット10を計測用XYステージ701aによって水平面内で任意の方向に移動させるとともに、計測用θステージ701bによって水平面内で回転させることが可能となっている。   The measurement stage 701 includes a measurement XY stage 701a that supports the substrate unit 10 horizontally on the upper surface and can be independently moved and controlled in two directions orthogonal to each other in the horizontal plane (X direction and Y direction in the drawing). And a measuring θ stage 701b that can be rotationally controlled in a horizontal plane while supporting the XY stage for upper surface, and the mounted substrate unit 10 is moved in an arbitrary direction in the horizontal plane by the measuring XY stage 701a. In addition, the measurement θ stage 701b can be rotated in a horizontal plane.

計測用カメラ702は、計測用ステージ701上の基板ユニット10における各基板11のアライメントマーク116を撮影するようになっている。   The measurement camera 702 photographs the alignment mark 116 of each substrate 11 in the substrate unit 10 on the measurement stage 701.

一方、描画部71は、図2,図3に示すように、インクIのインク滴Rで導電層12を描画することにより基板ユニット10の配線形成を行うものであり、基板ユニット10を載置するための描画用ステージ711と、当該描画用ステージ711に対向して配設された描画用カメラ712及びプリントヘッド2とを有している。   On the other hand, as shown in FIGS. 2 and 3, the drawing unit 71 performs wiring formation of the substrate unit 10 by drawing the conductive layer 12 with the ink droplet R of the ink I, and the substrate unit 10 is placed thereon. And a drawing camera 712 and a print head 2 disposed opposite to the drawing stage 711.

描画用ステージ711は、基板ユニット10を上面で水平に支持して水平面内で直交する2方向(図中のX方向,Y方向)に独立に移動制御可能な描画用XYステージ711aと、当該描画用XYステージを上面で支持して水平面内で回転制御可能な描画用θステージ711bとを有しており、載置された基板ユニット10を描画用XYステージ711aによって水平面内で任意の方向に移動させるとともに、描画用θステージ711bによって水平面内で回転させることが可能となっている。   The drawing stage 711 includes a drawing XY stage 711a that supports the substrate unit 10 horizontally on the upper surface and can be independently moved and controlled in two directions orthogonal to each other in the horizontal plane (X direction and Y direction in the drawing). A drawing θ stage 711b that supports the XY stage on the upper surface and can be controlled to rotate in a horizontal plane, and the mounted substrate unit 10 is moved in an arbitrary direction in the horizontal plane by the drawing XY stage 711a. In addition, the drawing θ stage 711b can be rotated in a horizontal plane.

このうち、本実施の形態における描画用XYステージ711aは、図3に示すように、プリントヘッド2に対向する対向電極となっており、後述の静電電圧電源51と協働することによって当該描画用XYステージ711a上の基板ユニット10とプリントヘッド2との間に電圧を印加するようになっている。より詳細には、描画用XYステージ711aは接地されており、常時、接地電位に維持されている。そのため、後述するように、帯電したインク滴Rが基板ユニット10に着弾すると、描画用XYステージ711aはその電荷を接地により逃がすようになっている。また、この描画用XYステージ711aは、後述するプリントヘッド2のインク吐出面211cに平行に所定距離だけ離間されて配置されている。なお、描画用XYステージ711aとプリントヘッド2との離間距離は、0.1〜5.0mm程度の範囲内で適宜設定される。また、図2、図3では図示しないものの、以上の描画用XYステージ711aには、基板ユニット10を位置決めして固定するための位置決め手段や真空チャッキング手段が設けられている。   Among these, the drawing XY stage 711 a in the present embodiment is a counter electrode facing the print head 2 as shown in FIG. 3, and the drawing is performed by cooperating with an electrostatic voltage power source 51 described later. A voltage is applied between the substrate unit 10 on the XY stage 711a and the print head 2. More specifically, the drawing XY stage 711a is grounded and is always maintained at the ground potential. Therefore, as described later, when the charged ink droplet R lands on the substrate unit 10, the drawing XY stage 711a releases the charge by grounding. Further, the drawing XY stage 711a is disposed in parallel to an ink discharge surface 211c of the print head 2 to be described later and separated by a predetermined distance. The separation distance between the drawing XY stage 711a and the print head 2 is appropriately set within a range of about 0.1 to 5.0 mm. Although not shown in FIGS. 2 and 3, the above drawing XY stage 711 a is provided with positioning means and vacuum chucking means for positioning and fixing the substrate unit 10.

描画用カメラ712は、描画用ステージ711上の基板ユニット10を撮影するようになっている。   The drawing camera 712 captures an image of the substrate unit 10 on the drawing stage 711.

プリントヘッド2は、基板ユニット10を構成する各基板11の上面113に略平行なインク吐出面211cを有している。このインク吐出面211cには、複数のノズル211が配列されている。但し、このプリントヘッド2については、詳細を後述する。   The print head 2 has an ink ejection surface 211 c substantially parallel to the upper surface 113 of each substrate 11 constituting the substrate unit 10. A plurality of nozzles 211 are arranged on the ink ejection surface 211c. However, details of the print head 2 will be described later.

このプリントヘッド2には、図3に示すように、当該プリントヘッド2に静電電圧を印加する静電電圧電源51が接続されている。
この静電電圧電源51は、プリントヘッド2に静電電圧を印加することにより、プリントヘッド2における後述のノズルプレート21と、描画用XYステージ711aとの間に静電界を生じさせるとともに、圧電素子23の変形を制御してノズル211からそれぞれインク滴Rを吐出させるようになっている。なお、静電電圧電源51が印加する電圧は直流であるが、交流であってもよい。また、静電電圧電源51は描画用XYステージ711aに接続されて当該描画用XYステージ711aに電圧を印加することとしてもよい。この場合には、プリントヘッド2が接地されることとなる。
As shown in FIG. 3, an electrostatic voltage power source 51 that applies an electrostatic voltage to the print head 2 is connected to the print head 2.
The electrostatic voltage power source 51 applies an electrostatic voltage to the print head 2 to generate an electrostatic field between a later-described nozzle plate 21 in the print head 2 and a drawing XY stage 711a, and at the same time, a piezoelectric element. The ink droplets R are ejected from the nozzles 211 by controlling the deformation of the nozzles 23, respectively. The voltage applied by the electrostatic voltage power supply 51 is a direct current, but may be an alternating current. The electrostatic voltage power source 51 may be connected to the drawing XY stage 711a and apply a voltage to the drawing XY stage 711a. In this case, the print head 2 is grounded.

これら計測部70及び描画部71の間には、図2に示すように、計測部70上の基板ユニット10を描画部71上に移動させる基材ローダ72が配設されている。なお、このような基材ローダ72としては、基板ユニット10を吸引チャックするもの等、従来より公知の装置を用いることができる。   As shown in FIG. 2, a substrate loader 72 that moves the substrate unit 10 on the measurement unit 70 onto the drawing unit 71 is disposed between the measurement unit 70 and the drawing unit 71. As the base material loader 72, a conventionally known device such as a suction chuck for the substrate unit 10 can be used.

また、以上の計測部70、描画部71及び基材ローダ72には、図3に示すように、制御手段75が接続されている。なお、この図3では、計測部70や基材ローダ72の図示を省略している。   Further, as shown in FIG. 3, a control means 75 is connected to the measurement unit 70, the drawing unit 71, and the substrate loader 72 described above. In FIG. 3, the measurement unit 70 and the substrate loader 72 are not shown.

この制御手段75は、図示しないCPUやROM、RAM等から構成されたコンピュータであり、計測部70、描画部71及び基材ローダ72を制御することにより、インクIのインク滴Rで基板ユニット10に導電層12を描画するようになっている。   The control means 75 is a computer composed of a CPU, ROM, RAM, and the like (not shown), and controls the measurement unit 70, the drawing unit 71, and the base material loader 72, thereby using the ink droplet R of the ink I to form the substrate unit 10. The conductive layer 12 is drawn on the surface.

続いて、プリントヘッド2の構成の詳細について、図4,5を参照して説明する。
図4は、プリントヘッド2の分解斜視図であり、図5は、プリントヘッド2の側断面図である。
Next, details of the configuration of the print head 2 will be described with reference to FIGS.
FIG. 4 is an exploded perspective view of the print head 2, and FIG. 5 is a side sectional view of the print head 2.

図4に示すように、プリントヘッド2は、ノズルプレート21、ボディプレート22及び圧電素子23を有している。
ノズルプレート21は、150〜300μm程度の厚みを有したシリコン基板又は酸化シリコン基板である。ノズルプレート21には複数のノズル211が形成されており、これら複数のノズル211が1列に配列されている。なお、本実施の形態においては、後述の図11,12に示すように、ノズル211の間隔は各基板11内での電極112の間隔と等しくなっているが、電極112の間隔よりも狭く形成され、各電極112に対応する位置のノズル211のみが使用されることとしても良い。
As shown in FIG. 4, the print head 2 includes a nozzle plate 21, a body plate 22, and a piezoelectric element 23.
The nozzle plate 21 is a silicon substrate or a silicon oxide substrate having a thickness of about 150 to 300 μm. A plurality of nozzles 211 are formed on the nozzle plate 21, and the plurality of nozzles 211 are arranged in a line. In the present embodiment, as shown in FIGS. 11 and 12 to be described later, the interval between the nozzles 211 is equal to the interval between the electrodes 112 in each substrate 11, but is formed narrower than the interval between the electrodes 112. In addition, only the nozzle 211 at a position corresponding to each electrode 112 may be used.

ボディプレート22は200〜500μm程度の厚みを有したシリコン基板である。ボディプレート22にはインク供給口221、インク貯留室222、複数のインク供給路223及び複数の圧力室224が形成されている。インク供給口221は直径が400〜1500μm程度の円形状の貫通孔である。インク貯留室222は幅が400〜1000μm程度で深さが50〜200μm程度の溝である。インク供給路223は幅が50〜150μm程度で深さが30〜150μm程度の溝である。圧力室224は幅が150〜350μm程度で深さが50〜200μm程度の溝である。   The body plate 22 is a silicon substrate having a thickness of about 200 to 500 μm. In the body plate 22, an ink supply port 221, an ink storage chamber 222, a plurality of ink supply paths 223, and a plurality of pressure chambers 224 are formed. The ink supply port 221 is a circular through hole having a diameter of about 400 to 1500 μm. The ink storage chamber 222 is a groove having a width of about 400 to 1000 μm and a depth of about 50 to 200 μm. The ink supply path 223 is a groove having a width of about 50 to 150 μm and a depth of about 30 to 150 μm. The pressure chamber 224 is a groove having a width of about 150 to 350 μm and a depth of about 50 to 200 μm.

ノズルプレート21とボディプレート22とは互いに接合されるようになっており、接合した状態ではノズルプレート21のノズル211とボディプレート22の圧力室224とが1対1で対応するようになっている。   The nozzle plate 21 and the body plate 22 are joined to each other, and in the joined state, the nozzle 211 of the nozzle plate 21 and the pressure chamber 224 of the body plate 22 are in a one-to-one correspondence. .

ノズルプレート21とボディプレート22とが接合された状態でインク供給口221にインクが供給されると、当該インクはインク貯留室222に一時的に貯留され、その後にインク貯留室222から各インク供給路223を通じて各圧力室224に供給されるようになっている。   When ink is supplied to the ink supply port 221 in a state where the nozzle plate 21 and the body plate 22 are joined, the ink is temporarily stored in the ink storage chamber 222, and then each ink supply from the ink storage chamber 222 is performed. The pressure chambers 224 are supplied through the passages 223.

圧電素子23はボディプレート22の圧力室224に対応した位置に接着されるようになっている。圧電素子23はPZT(lead zirconium titanate)からなるアクチュエータであり、電圧の印加を受けると変形して圧力室224の内部のインクをノズル211から吐出させるようになっている。   The piezoelectric element 23 is bonded to a position corresponding to the pressure chamber 224 of the body plate 22. The piezoelectric element 23 is an actuator made of PZT (lead zirconium titanate), and is deformed when a voltage is applied to eject ink in the pressure chamber 224 from the nozzle 211.

なお、図4では図示しないが、ノズルプレート21とボディプレート22と間には硼珪酸ガラスプレート24(図5参照)が介在している。   Although not shown in FIG. 4, a borosilicate glass plate 24 (see FIG. 5) is interposed between the nozzle plate 21 and the body plate 22.

図5に示す通り、1つの圧電素子23に対応してノズル211と圧力室224とが1つずつ構成されている。   As shown in FIG. 5, one nozzle 211 and one pressure chamber 224 are formed corresponding to one piezoelectric element 23.

ノズルプレート21においてノズル211には段が形成されており、ノズル211は下段部211aと上段部211bとで構成されている。下段部211aと上段部211bとは共に円筒形状を呈しており、下段部211aの直径S1(図5中、左右方向の距離)が上段部211bの直径S2(図5中、左右方向の距離)より小さくなっている。   In the nozzle plate 21, the nozzle 211 is formed with a step, and the nozzle 211 is composed of a lower step portion 211a and an upper step portion 211b. Both the lower step portion 211a and the upper step portion 211b have a cylindrical shape, and the diameter S1 of the lower step portion 211a (the distance in the left-right direction in FIG. 5) is the diameter S2 of the upper step portion 211b (the distance in the left-right direction in FIG. 5). It is getting smaller.

ノズル211の下段部211aは上段部211bから流通してきたインクを直接的に吐出する部位である。下段部211aは直径S1が1〜10μmで、長さH(図4中上下方向の距離)が1.0〜5.0μmとなっている。下段部211aの長さHを1.0〜5.0μmの範囲に限定するのは、インクの着弾精度を飛躍的に向上させることができるからである。   The lower part 211a of the nozzle 211 is a part that directly ejects ink circulated from the upper part 211b. The lower step portion 211a has a diameter S1 of 1 to 10 μm and a length H (a distance in the vertical direction in FIG. 4) of 1.0 to 5.0 μm. The reason why the length H of the lower step portion 211a is limited to the range of 1.0 to 5.0 μm is that the ink landing accuracy can be remarkably improved.

他方、ノズル211の上段部211bは圧力室224から流通してきたインクを下段部211aに流通させる部位であり、その直径S2が10〜60μmとなっている。上段部211bの直径S2の下限を10μm以上に限定するのは、10μmを下回ると、ノズル211全体(下段部211aと上段部211b)の流路抵抗に対し上段部211bの流路抵抗が無視できない値となり、インクの吐出効率が低下するからである。   On the other hand, the upper part 211b of the nozzle 211 is a part that circulates the ink circulated from the pressure chamber 224 to the lower part 211a, and has a diameter S2 of 10 to 60 μm. The lower limit of the diameter S2 of the upper step portion 211b is limited to 10 μm or more. If the lower limit is less than 10 μm, the flow passage resistance of the upper step portion 211b cannot be ignored with respect to the flow passage resistance of the entire nozzle 211 (lower step portion 211a and upper step portion 211b). This is because the ink ejection efficiency decreases.

逆に、上段部211bの直径S2の上限を60μm以下に限定するのは、上段部211bの直径S2が大きくなるほど、インクの吐出部位としての下段部211aが薄弱化して(下段部211aが面積増大して機械的強度が小さくなる。)、インクの吐出時に変形し易くなり、その結果インクの着弾精度が低下するからである。すなわち、上段部211bの直径S2の上限が60μmを上回ると、インクの吐出に伴い下段部211aの変形が非常に大きくなり、着弾精度を規定値(所望の吐出方向に対して±0.5°)以内に抑えることができなくなる可能性があるからである。   On the contrary, the upper limit of the diameter S2 of the upper step portion 211b is limited to 60 μm or less because the lower step portion 211a as the ink ejection site becomes thinner as the diameter S2 of the upper step portion 211b increases (the lower step portion 211a increases in area). This is because the mechanical strength is reduced), and the ink is easily deformed when ejected, and as a result, the ink landing accuracy is lowered. That is, when the upper limit of the diameter S2 of the upper step portion 211b exceeds 60 μm, the deformation of the lower step portion 211a becomes very large as the ink is discharged, and the landing accuracy is a specified value (± 0.5 ° with respect to a desired discharge direction). This is because there is a possibility that it will not be able to be suppressed within.

ノズルプレート21とボディプレート22との間には数百μm程度の厚みを有した硼珪酸ガラスプレート24が設けられており、硼珪酸ガラスプレート24にはノズル211と圧力室224とを連通させる開口部24aが形成されている。開口部24aは、圧力室224とノズル211の上段部211bとに通じる貫通孔であり、圧力室224からノズル211に向けてインクを流通させる流路として機能する部位である。圧力室224は、圧電素子23の変形を受けて当該圧力室224の内部のインクに圧力を与える部位である。   A borosilicate glass plate 24 having a thickness of about several hundred μm is provided between the nozzle plate 21 and the body plate 22, and the borosilicate glass plate 24 has an opening for communicating the nozzle 211 and the pressure chamber 224. A portion 24a is formed. The opening 24 a is a through hole that communicates with the pressure chamber 224 and the upper stage portion 211 b of the nozzle 211, and is a part that functions as a flow path through which ink flows from the pressure chamber 224 toward the nozzle 211. The pressure chamber 224 is a portion that receives pressure from the piezoelectric element 23 and applies pressure to the ink inside the pressure chamber 224.

以上の構成を具備するプリントヘッド2では、圧電素子23が変形すると、圧力室224の内部のインクに圧力を与え、当該インクは圧力室224から硼珪酸ガラスプレート24の開口部24aを流通してノズル211に至り、最終的にノズル211の下段部211aから吐出されるようになっている。   In the print head 2 having the above configuration, when the piezoelectric element 23 is deformed, pressure is applied to the ink inside the pressure chamber 224, and the ink flows from the pressure chamber 224 through the opening 24 a of the borosilicate glass plate 24. It reaches the nozzle 211 and is finally discharged from the lower stage 211a of the nozzle 211.

続いて、導電層12を形成するためのインクIについて説明する。
インクIは、金属ナノ粒子が分散されることにより導電性及び帯電性を有するインクである。この金属ナノ粒子としては、例えば、銀、金、銅、パラジウム、白金、ニッケル、ロジウム、錫、インジウム、又はこれらの合金が挙げられる。
Next, the ink I for forming the conductive layer 12 will be described.
Ink I is an ink having conductivity and chargeability by dispersing metal nanoparticles. Examples of the metal nanoparticles include silver, gold, copper, palladium, platinum, nickel, rhodium, tin, indium, and alloys thereof.

このような金属ナノ粒子の製造方法としては、大きく二つに分類される。一つは物理法で、もう一つは化学法である。物理法は、一般にバルク金属を粉砕してナノ粒子を製造する方法であり、化学法は、金属原子を発生させてその凝集を制御してナノ粒子を製造する方法である。
化学法は、液中で行われる湿式法と、空気中もしくは減圧雰囲気中で行われる乾式法に大別される。湿式法としてよく知られている化学還元法は、金属イオン溶液に還元剤を添加するか、或いは還元剤を含む金属塩溶液を加熱することで金属イオンを還元し、ナノ粒子を生成する手法である。このようなナノ粒子が分散されたインクとしては、例えば、特許第3933138号公報に開示のものを用いることができる。乾式法としては、ガス中蒸発法が知られている。ガス中蒸発法は、不活性ガス中で金属を蒸発させ、ガスとの衝突により冷却凝集させてナノ粒子を生成する方法である。乾式法の方が湿式法よりも粒径を小さくできることが知られており、乾式法では数nm程度の粒径のナノ粒子も生成可能である。
There are two main methods for producing such metal nanoparticles. One is the physical method and the other is the chemical method. The physical method is generally a method for producing nanoparticles by pulverizing bulk metal, and the chemical method is a method for producing nanoparticles by generating metal atoms and controlling their aggregation.
The chemical method is roughly classified into a wet method performed in a liquid and a dry method performed in air or in a reduced pressure atmosphere. The chemical reduction method, which is well known as a wet method, is a method of generating nanoparticles by reducing metal ions by adding a reducing agent to a metal ion solution or heating a metal salt solution containing a reducing agent. is there. As the ink in which such nanoparticles are dispersed, for example, the ink disclosed in Japanese Patent No. 3933138 can be used. A gas evaporation method is known as a dry method. The gas evaporation method is a method in which a metal is evaporated in an inert gas and cooled and aggregated by collision with the gas to generate nanoparticles. It is known that the dry method can make the particle size smaller than the wet method, and the dry method can also generate nanoparticles having a particle size of about several nanometers.

本第実施の形態で用いるインクI中の金属ナノ粒子の粒径は、1〜100nmであり、好ましくは1〜50nmである。粒径が1nm未満の金属ナノ粒子を用いてもよいが、このような粒子は製造が極めて困難であり、実用的でない。また、粒径が100nmを超える金属ナノ粒子を用いると、ノズル211に詰まる恐れがある。   The particle size of the metal nanoparticles in the ink I used in the present embodiment is 1 to 100 nm, preferably 1 to 50 nm. Although metal nanoparticles having a particle size of less than 1 nm may be used, such particles are extremely difficult to produce and are not practical. Further, when metal nanoparticles having a particle diameter exceeding 100 nm are used, the nozzle 211 may be clogged.

インクI中に分散している金属ナノ粒子の濃度は、インクIを乾燥させて形成される後述の導電層12の抵抗値が電極112の抵抗値により近い値となるよう、高濃度であることが好ましい。具体的には、10wt%以上が好ましく、20wt%がより好ましい。但し、この金属ナノ粒子の濃度は、最大で80wt%程度にすることが可能である。   The concentration of the metal nanoparticles dispersed in the ink I is high so that the resistance value of the conductive layer 12 described later formed by drying the ink I becomes a value closer to the resistance value of the electrode 112. Is preferred. Specifically, 10 wt% or more is preferable, and 20 wt% is more preferable. However, the concentration of the metal nanoparticles can be about 80 wt% at the maximum.

インクIのうち金属ナノ粒子を分散させる溶媒としては、水や水溶性有機溶媒が用いられる。このような、いわゆる水系インクは、無極性溶媒を用いた油系インクに比べ、電気伝導度に優れている。また、この溶媒は、インクIの粘度が容易に上昇したり、乾燥したりしないために、蒸気圧が低く、沸点が高いことが好ましい。溶媒の沸点としては、150℃以上が好ましく、200℃以上がより好ましい。含水率は、乾燥性の点から40wt%以下が好ましい。   As the solvent for dispersing the metal nanoparticles in the ink I, water or a water-soluble organic solvent is used. Such a so-called water-based ink is superior in electric conductivity as compared with an oil-based ink using a nonpolar solvent. Further, this solvent preferably has a low vapor pressure and a high boiling point so that the viscosity of the ink I does not easily rise or dry. As a boiling point of a solvent, 150 degreeC or more is preferable and 200 degreeC or more is more preferable. The water content is preferably 40 wt% or less from the viewpoint of drying properties.

インクIの粘度は、吐出温度において、2mPa・s以上、10mPa・s以下が吐出安定性の観点から好ましく、3mPa・s以上、6.5mPa・s以下がより好ましい。吐出温度については、20〜60℃が好ましく、25〜50℃がより好ましい。25℃未満であると冷却の必要が生じる場合があり、50℃を超えるとプリントヘッド2及びインクIの流路部材等に負担がかかる恐れがあるためである。
インクIの表面張力は、20mN/m以上、50mN/m以下が好ましい。更には、吐出安定性の観点から、25mN/m以上、45mN/m以下がより好ましい。
インクIの電気伝導度は、静電吸引力を作用させるために、25℃において0.1μS/cm以上、2000μS/cm以下が好ましいが、高精細描画の観点から、1μS/cm以上、1000μS/cm以下がより好ましい。
インクIの比誘電率は、10以上であることが好ましい。
The viscosity of the ink I is preferably 2 mPa · s or more and 10 mPa · s or less at the discharge temperature, more preferably 3 mPa · s or more and 6.5 mPa · s or less. About discharge temperature, 20-60 degreeC is preferable and 25-50 degreeC is more preferable. If the temperature is lower than 25 ° C., cooling may be required. If the temperature is higher than 50 ° C., the print head 2 and the flow path member of the ink I may be burdened.
The surface tension of the ink I is preferably 20 mN / m or more and 50 mN / m or less. Furthermore, from the viewpoint of ejection stability, it is more preferably 25 mN / m or more and 45 mN / m or less.
The electrical conductivity of the ink I is preferably 0.1 μS / cm or more and 2000 μS / cm or less at 25 ° C. in order to apply an electrostatic attraction force. However, from the viewpoint of high-definition drawing, 1 μS / cm or more and 1000 μS / cm More preferable is cm or less.
The relative dielectric constant of the ink I is preferably 10 or more.

続いて、基板ユニット10に配線としての導電層12を形成する配線形成方法について、図6,7を参照して説明する。
図6,7は、本実施の形態における配線形成方法の概略構成を示すフローチャートである。
Next, a wiring forming method for forming the conductive layer 12 as wiring on the substrate unit 10 will be described with reference to FIGS.
6 and 7 are flowcharts showing a schematic configuration of the wiring forming method in the present embodiment.

まず、図6に示すように、計測部70の計測用ステージ701に基板ユニット10が載置されると(ステップT1)、制御手段75は当該基板ユニット10の所定点、例えば基板11cのアライメントマーク116等を原点とする座標平面を当該基板ユニット10上(計測用ステージ701上)に設定する(ステップT2)。   First, as shown in FIG. 6, when the substrate unit 10 is placed on the measurement stage 701 of the measurement unit 70 (step T1), the control means 75 makes a predetermined point on the substrate unit 10, for example, an alignment mark on the substrate 11c. A coordinate plane having an origin at 116 or the like is set on the substrate unit 10 (on the measurement stage 701) (step T2).

次に、制御手段75は、計測用カメラ702に基板ユニット10における各基板11のアライメントマーク116を撮影させ、この撮影画像に基づいて各基板11における電極112の位置と、辺部114(段差部D)の位置及び角度とを、ステップT2で設定した座標平面内で算出する(ステップT3)(第1の位置取得工程)。また、このとき、制御手段75は、段差部Dに形成されるべき導電層12の位置を算出する(第2の位置取得工程)。   Next, the control means 75 causes the measurement camera 702 to photograph the alignment mark 116 of each substrate 11 in the substrate unit 10, and based on this photographed image, the position of the electrode 112 on each substrate 11 and the side portion 114 (stepped portion). The position and angle of D) are calculated within the coordinate plane set in step T2 (step T3) (first position acquisition step). At this time, the control means 75 calculates the position of the conductive layer 12 to be formed in the step portion D (second position acquisition step).

次に、制御手段75は、ステップT3の算出結果に基づいて、基板11a〜11cの電極112間を結ぶ配線の経路を算出し、描画データとして保存する(ステップT4)(経路決定工程)。   Next, the control means 75 calculates the route of the wiring connecting the electrodes 112 of the substrates 11a to 11c based on the calculation result of step T3, and stores it as drawing data (step T4) (route determination step).

具体的には、基板ユニット10の各基板11が平行ずれの状態で積層されている場合には、図8(a)に示すように、制御手段75は、接続すべき電極112間に位置する各基板11の上面113で1回ずつ屈曲し、段差部Dに近接する領域では段差延在方向Pに直交するよう、各電極間に直線L2a〜L4aからなり、上面視で2回屈曲した略Z字状の経路を算出する。なお、この場合、図中の直線L1a〜L4aを上面視すれば、3回屈曲したM字状となっており、図中の直線L2a〜L5aを上面視すれば略W字状となっている。   Specifically, when the substrates 11 of the substrate unit 10 are stacked in a state of being shifted in parallel, the control means 75 is positioned between the electrodes 112 to be connected as shown in FIG. Each substrate 11 is bent once at the upper surface 113 and is formed of straight lines L2a to L4a between the electrodes so as to be orthogonal to the step extending direction P in a region close to the step portion D, and is bent twice in the top view. A Z-shaped path is calculated. In this case, if the straight lines L1a to L4a in the drawing are viewed from the top, the shape is M-shaped bent three times, and if the straight lines L2a to L5a in the drawing are viewed from the top, the shape is substantially W-shaped. .

一方、基板ユニット10が回転ずれを含む状態(回転ずれ、かつ平行ずれの状態、或いは、回転ずれの状態)で積層されている場合には、図9に示すように、制御手段75は、接続すべき電極112間に位置する一方の基板11の上面113で2回屈曲し、段差部Dに近接する領域では段差延在方向Pに直交するよう、各電極間に直線L1b〜L3bからなり、上面視で2回屈曲した略Z字状の経路を算出する。   On the other hand, when the substrate units 10 are stacked in a state including rotational deviation (rotational deviation and parallel deviation state or rotational deviation state), as shown in FIG. It is formed by straight lines L1b to L3b between the electrodes so that it is bent twice at the upper surface 113 of the one substrate 11 located between the electrodes 112 and is orthogonal to the step extending direction P in the region close to the step portion D, A substantially Z-shaped path bent twice in top view is calculated.

配線経路が保存されたら、制御手段75は、基材ローダ72を介して基板ユニット10を計測部70から描画部71に移動させて描画用ステージ711に載置し(ステップT5)、描画用XYステージ711aに位置決めして真空チャックするとともに、描画用カメラ712に基板ユニット10を撮影させてステップT2と同様の座標平面を描画用ステージ711に設定した後、配線の形成を行う(ステップT6)(配線形成工程)。   When the wiring path is stored, the control means 75 moves the substrate unit 10 from the measurement unit 70 to the drawing unit 71 via the base material loader 72 and places it on the drawing stage 711 (step T5), and draws XY. After positioning on the stage 711a and vacuum chucking, the drawing camera 712 images the substrate unit 10 and sets a coordinate plane similar to that in step T2 to the drawing stage 711, and then wiring is formed (step T6) ( Wiring formation process).

具体的には、図7に示すように、まず制御手段75は、基板11aの電極112から基板11bの電極112までの配線経路のうち、基板11aの電極112から1番目の屈曲点K1までの経路を描画対象経路として設定した後、当該描画対象経路についてステップT4で保存した描画データを読み出し(ステップT7)、当該描画データに基づいて描画対象経路での描画用ステージ711の動作パターンを設定する(ステップT8)。   Specifically, as shown in FIG. 7, first, the control means 75 includes a wiring path from the electrode 112 of the substrate 11a to the electrode 112 of the substrate 11b, from the electrode 112 of the substrate 11a to the first bending point K1. After setting the path as the drawing target path, the drawing data stored in step T4 is read for the drawing target path (step T7), and the operation pattern of the drawing stage 711 in the drawing target path is set based on the drawing data. (Step T8).

次に、制御手段75は、描画用ステージ711を移動させつつ、プリントヘッド2の各ノズル211からインク滴Rを吐出させることにより、描画対象経路に導電層12を描画する(ステップT9)。   Next, the control means 75 draws the conductive layer 12 on the drawing target path by ejecting ink droplets R from the respective nozzles 211 of the print head 2 while moving the drawing stage 711 (step T9).

このステップT9においては、制御手段75は静電電圧電源51を制御してプリントヘッド2に静電電圧を印加することにより、ノズルプレート21と描画用XYステージ711aとの間に静電界を生じさせる。このとき、プリントヘッド2と基板11との間に生じる電位差が、空気の絶縁破壊電圧(約3kV/mm)未満となるよう注意する。そして、この状態で、描画用ステージ711を移動させながら、ノズル211からインク滴Rを吐出させる。すると、ノズルプレート21と描画用XYステージ711aとの間の静電界により、プリントヘッド2から基板ユニット10へ向かう電気力線が形成され、静電吸引力を受けたインク滴Rはこの電気力線に沿った方向へ飛翔した後、基板11の上面113や側面115へ着弾して上面導電層12a,側面導電層12bを形成する。このように、インク滴Rに対し基板11へ向かう静電吸引力を作用させることにより、従来のオンデマンド型のインクジェットヘッドに比べインク滴Rの飛翔距離を伸ばすことができる。この飛翔距離の伸長は、換言すれば着弾力の増大であり、つまり静電吸引力の作用によりインク滴Rは従来よりも強い着弾力で着弾されるので、例えば2pl以上の大きな容積のインク滴Rを基板11の側面115に着弾させたときであっても、このインク滴Rが垂れるのを防ぐことができる。また、電気力線が集中する基板11の角部に対して、乾燥時に割れることの無い十分な量のインク滴Rを着弾させることができる。このとき、描画用ステージ711の移動速度とインク滴Rの吐出周波数とは、初弾が最上段の基板11の電極112に着弾するとともに、連続して着弾するインク滴Rが重なって連なるよう、それぞれ適切な一定の値に設定されている。但し、図10(a)に示すように、段差部Dの直交方向に上面視で等間隔となるようインク滴Rを着弾させて導電層12を形成しても良いし、図10(b)に示すように、導電層12の形成方向に上面視で等間隔となるようインク滴Rを着弾させて導電層12を形成しても良い。また、吐出されるインク滴Rは、体積が0.001pl以上5pl以下であることが好ましい。これにより、インク滴Rに働く空気抵抗及び慣性力を抑制することができる。なお、インク滴Rの着弾時の直径は、インクIの物性や、着弾する基板11の表面エネルギー或いは表面状態等にもよるが、インクIを吸収しない基板11に着弾した場合には、飛翔時の直径の約1.5〜4.0倍となる。   In step T9, the control means 75 controls the electrostatic voltage power supply 51 to apply an electrostatic voltage to the print head 2, thereby generating an electrostatic field between the nozzle plate 21 and the drawing XY stage 711a. . At this time, care is taken so that the potential difference generated between the print head 2 and the substrate 11 is less than the dielectric breakdown voltage of air (about 3 kV / mm). In this state, the ink droplet R is ejected from the nozzle 211 while moving the drawing stage 711. Then, an electric field line from the print head 2 to the substrate unit 10 is formed by the electrostatic field between the nozzle plate 21 and the drawing XY stage 711a, and the ink droplet R that has received the electrostatic attraction force After flying in a direction along the upper surface 113, the upper surface conductive layer 12 a and the side surface conductive layer 12 b are formed by landing on the upper surface 113 and the side surface 115 of the substrate 11. In this way, by causing the electrostatic attraction force toward the substrate 11 to act on the ink droplet R, the flying distance of the ink droplet R can be extended as compared with the conventional on-demand type ink jet head. In other words, the extension of the flight distance is an increase in the landing force, that is, the ink droplet R is landed with a stronger landing force than before due to the action of the electrostatic attraction force. For example, an ink droplet having a large volume of 2 pl or more Even when R is landed on the side surface 115 of the substrate 11, the ink droplet R can be prevented from dripping. In addition, a sufficient amount of ink droplets R that do not break during drying can be landed on the corners of the substrate 11 where the lines of electric force are concentrated. At this time, the moving speed of the drawing stage 711 and the ejection frequency of the ink droplets R are such that the first bullets land on the electrode 112 of the uppermost substrate 11 and the ink droplets R that land continuously overlap and overlap. Each is set to an appropriate constant value. However, as shown in FIG. 10A, the conductive layer 12 may be formed by landing the ink droplets R at equal intervals in the top view in the orthogonal direction of the stepped portion D, or FIG. As shown in FIG. 5, the conductive layer 12 may be formed by landing the ink droplets R so as to be equidistant in the formation direction of the conductive layer 12 when viewed from above. The ejected ink droplet R preferably has a volume of 0.001 pl to 5 pl. Thereby, the air resistance and inertia force which act on the ink droplet R can be suppressed. The diameter of the ink droplet R upon landing depends on the physical properties of the ink I and the surface energy or surface state of the landing substrate 11, but when landing on the substrate 11 that does not absorb the ink I, the flying time is as follows. The diameter is about 1.5 to 4.0 times.

次に、制御手段75は、導電層12を屈曲点Kまで描画したか否かを判定する(ステップT10)。
このステップT10において屈曲点Kまで描画したと判定した場合(ステップT10;Yes)には、制御手段75は、基板11aの電極112から基板11bの電極112までの配線経路のうち、次の屈曲点Kまたは接続先の電極112までの経路を描画対象経路として設定した後、当該描画対象経路についてステップT4で保存した描画データを読み出し、当該描画データに基づいて描画対象経路での描画用ステージ711の動作パターンを設定し直して(ステップT11)、上述のステップT9に移行する。
Next, the control means 75 determines whether or not the conductive layer 12 has been drawn up to the bending point K (step T10).
When it is determined in step T10 that the drawing has been performed up to the bending point K (step T10; Yes), the control unit 75 determines the next bending point in the wiring path from the electrode 112 of the substrate 11a to the electrode 112 of the substrate 11b. After setting the path to K or the connection destination electrode 112 as a drawing target path, the drawing data stored in step T4 is read for the drawing target path, and the drawing stage 711 in the drawing target path is read based on the drawing data. The operation pattern is reset (step T11), and the process proceeds to step T9 described above.

また、上述のステップT10において屈曲点Kまで描画していないと判定した場合(ステップT10;No)、つまり屈曲点Kの手前までしか描画を終えていないか、或いは最下層の基板11cの電極112まで描画を終えていると判定した場合には、制御手段75は、配線全体が形成されたか否か、つまり最下層の基板11cの電極112まで描画を終えたか否かを判定し(ステップT12)、配線全体が形成されていないと判定した場合(ステップT12;No)には上述のステップT9に移行し、形成されたと判定した場合(ステップT12;Yes)には配線形成工程を終了する。   If it is determined in step T10 that drawing has not been performed up to the bending point K (step T10; No), that is, drawing has been completed only before the bending point K, or the electrode 112 of the lowermost substrate 11c. When it is determined that the drawing has been completed, the control means 75 determines whether or not the entire wiring has been formed, that is, whether or not the drawing has been completed up to the electrode 112 of the lowermost substrate 11c (step T12). If it is determined that the entire wiring is not formed (step T12; No), the process proceeds to step T9 described above. If it is determined that the wiring is formed (step T12; Yes), the wiring forming process is terminated.

ここで、基板ユニット10の各基板11が平行ずれの状態で積層されている場合には、上記の配線形成工程は、以下のように行われる。まず、図8(b)の「i」部分に示すように、ステップT4で保存された配線経路についての描画データのうち、基板11aの電極112から1番目の屈曲点K1(基板11aの上面113に位置)までの描画データに基づいて、基板11bの電極112をプリントヘッド2に近接させるよう描画用ステージ711を移動させつつ、プリントヘッド2の各ノズル211からインク滴Rを吐出させ、基板11aの上面113に上面導電層12aを描画する。これにより、基板11aの電極112から1番目の屈曲点K1までの配線(導電層12)が形成される。次に、図8(b)の「ii」部分に示すように、ステップT4で保存された配線経路についての描画データのうち、基板11aの上面113の屈曲点K1から、2番目の屈曲点K2(基板11bの上面113に位置)までの描画データに基づいて、描画用ステージ711を段差部Daの直交方向に移動させつつ、プリントヘッド2の各ノズル211からインク滴Rを吐出させて、基板11aの上面113に上面導電層12aを、基板11aの側面115に側面導電層12bを、基板11bの上面113に上面導電層を、それぞれ段差部Daの段差延在方向Pに直交するよう描画する。これにより、1番目の屈曲点K1から2番目の屈曲点K2までの配線、つまり段差部Daに近接する領域での配線(導電層12)が当該段差部Daに直交して形成される。次に、図8(b)の「iii」部分に示すように、ステップT4で保存された配線経路についての描画データのうち、基板11bの上面113の屈曲点K2から、基板11bの電極112までの描画データに基づいて、基板11bの電極112をプリントヘッド2に近接させるよう描画用ステージ711を移動させつつ、プリントヘッド2の各ノズル211からインク滴Rを吐出させて、基板11bの上面113に上面導電層12aを描画する。これにより、2番目の屈曲点K2から基板11bの電極112までの配線(導電層12)が形成される結果、図11に示すように、基板11a,11bの電極112の間に配線(導電層12)が形成される。そして、基板11b,11cの電極112の間にも同様に上面導電層12a,側面導電層12bを形成することにより、基板11a〜11cの電極112の間に配線(導電層12)が形成される。   Here, when each board | substrate 11 of the board | substrate unit 10 is laminated | stacked in the state of parallel shift, said wiring formation process is performed as follows. First, as shown in the “i” portion of FIG. 8B, the first bending point K1 (the upper surface 113 of the substrate 11a) from the electrode 112 of the substrate 11a in the drawing data for the wiring path stored in step T4. ), The ink droplet R is ejected from each nozzle 211 of the print head 2 while moving the drawing stage 711 so as to bring the electrode 112 of the substrate 11b close to the print head 2, and the substrate 11a. An upper surface conductive layer 12a is drawn on the upper surface 113 of the substrate. As a result, a wiring (conductive layer 12) from the electrode 112 of the substrate 11a to the first bending point K1 is formed. Next, as shown in the “ii” portion of FIG. 8B, the second bending point K2 from the bending point K1 of the upper surface 113 of the substrate 11a in the drawing data for the wiring path stored in step T4. Based on the drawing data up to (position on the upper surface 113 of the substrate 11b), the ink droplets R are ejected from the nozzles 211 of the print head 2 while moving the drawing stage 711 in the direction perpendicular to the stepped portion Da. The upper surface conductive layer 12a is drawn on the upper surface 113 of the substrate 11a, the side conductive layer 12b is formed on the side surface 115 of the substrate 11a, and the upper surface conductive layer is drawn on the upper surface 113 of the substrate 11b so as to be orthogonal to the step extending direction P of the step portion Da. . As a result, the wiring from the first bending point K1 to the second bending point K2, that is, the wiring (conductive layer 12) in the region close to the stepped portion Da is formed orthogonal to the stepped portion Da. Next, as shown in “iii” portion of FIG. 8B, from the bending point K2 of the upper surface 113 of the substrate 11b to the electrode 112 of the substrate 11b in the drawing data for the wiring path stored in step T4. Based on the drawing data, ink drawing R is ejected from each nozzle 211 of the print head 2 while moving the drawing stage 711 so as to bring the electrode 112 of the substrate 11b close to the print head 2, and the upper surface 113 of the substrate 11b. An upper surface conductive layer 12a is drawn on the substrate. As a result, a wiring (conductive layer 12) from the second bending point K2 to the electrode 112 of the substrate 11b is formed. As a result, a wiring (conductive layer) is formed between the electrodes 112 of the substrates 11a and 11b as shown in FIG. 12) is formed. Similarly, the upper surface conductive layer 12a and the side surface conductive layer 12b are formed between the electrodes 112 of the substrates 11b and 11c, whereby wiring (conductive layer 12) is formed between the electrodes 112 of the substrates 11a to 11c. .

一方、上述の図9に示すように基板ユニット10の各基板11が回転ずれを含む状態で積層されている場合には、上記の配線形成工程は、以下のように行われる。なお、この図9では、簡略化のため、各基板11における電極112の個数を4つとし、接続先・接続元の間隔が狭い順に、各電極112を電極112a〜112dとして区別している。まず、図9の「I」部分に示すように、ステップT4で保存された配線経路についての描画データのうち、基板11aの電極112から1番目の屈曲点K1(基板11bの上面113に位置)までの描画データに基づいて、描画用ステージ711を段差部Daの直交方向に移動させつつ、プリントヘッド2の各ノズル211からインク滴Rを吐出させて、基板11aの上面113に上面導電層12aを、基板11aの側面115に側面導電層12bを、基板11bの上面113に上面導電層12aを、それぞれ段差部Daの段差延在方向Pに直交するよう描画する(第1描画工程)。これにより、基板11aの電極112から当該基板11aにおける段差部Daの近傍までの配線と、段差部Daの近傍から当該段差部Daを跨いで基板11bの上面113における1番目の屈曲点K1までの配線、つまり段差部Daに近接する領域での配線(導電層12)とが当該段差部Daに直交して直線状に形成される。次に、図9の「II」部分に示すように、ステップT4で保存された配線経路についての描画データのうち、基板11bの上面113の屈曲点K1から2番目の屈曲点K2(基板11bの上面113に位置)までの描画データに基づいて、基板11a,11bの辺部114が広がっている方向(図中の右下方向)に向かって描画用ステージ711を移動させつつ、プリントヘッド2のノズル211毎にインク滴Rを別々のタイミングまで、より具体的には、電極112a〜112d間における各屈曲点K2がプリントヘッド2のインク着弾位置に到達するまで吐出させて、接続すべき電極112a〜112dの間隔に応じた長さの上面導電層12aを基板11bの上面113に描画する(第2描画工程)。これにより、屈曲点K1から屈曲点K2までの配線(導電層12)が形成される。次に、ステップT4で保存された配線経路についての描画データのうち、基板11bの上面113の屈曲点K2から、基板11bの電極112までの描画データに基づいて、電極112d,112dの間の2番目の屈曲点K2を回転中心として描画用θステージ711bを回転させることにより、基板11bにおける電極112a〜112dの配列方向と、プリントヘッド2におけるノズル211の配列方向とを平行にした後(回転工程)、図9の「III」部分に示すように、基板11bの電極112をプリントヘッド2に近接させるよう描画用ステージ711を移動させつつ、プリントヘッド2のノズル211毎にインク滴Rを別々のタイミングから、より具体的には、電極112a〜112d間における各屈曲点K2がプリントヘッド2のインク着弾位置に到達してから吐出させて、接続すべき電極112a〜112dの間隔に応じた長さの上面導電層12aを基板11bの上面113に描画する(第3描画工程)。これにより、屈曲点K2から基板11bの電極112までの配線(導電層12)が形成される結果、図12に示すように、基板11a,11bの電極112の間に配線(導電層12)が形成される。そして、基板11b,11cの電極112の間にも同様に上面導電層12a,側面導電層12bを形成することにより、基板11a〜11cの電極112の間に配線(導電層12)が形成される。なお、上述の図9では、プリントヘッド2におけるノズル列を一点鎖線で、インク滴Rの着弾位置や導電層12の形成方向を黒塗り又は網掛けの矢印記号で、インク滴Rを着弾されずにノズル211の直下を通過する領域を破線で、それぞれ図示している。   On the other hand, when the respective substrates 11 of the substrate unit 10 are stacked in a state including rotational deviation as shown in FIG. 9 described above, the above-described wiring forming step is performed as follows. In FIG. 9, for simplification, the number of the electrodes 112 on each substrate 11 is four, and the electrodes 112 are distinguished as the electrodes 112a to 112d in the order in which the connection destination / connection source interval is narrow. First, as shown in the “I” part of FIG. 9, the first bending point K1 from the electrode 112 of the substrate 11a (positioned on the upper surface 113 of the substrate 11b) in the drawing data for the wiring path stored in step T4. The ink droplet R is ejected from each nozzle 211 of the print head 2 while moving the drawing stage 711 in the direction perpendicular to the stepped portion Da based on the drawing data up to the upper surface conductive layer 12a on the upper surface 113 of the substrate 11a. Are drawn on the side surface 115 of the substrate 11a and the upper surface conductive layer 12a on the upper surface 113 of the substrate 11b so as to be orthogonal to the step extending direction P of the step portion Da (first drawing step). Thus, the wiring from the electrode 112 of the substrate 11a to the vicinity of the stepped portion Da on the substrate 11a and the vicinity of the stepped portion Da to the first bending point K1 on the upper surface 113 of the substrate 11b across the stepped portion Da. A wiring, that is, a wiring (conductive layer 12) in a region close to the stepped portion Da is formed in a straight line perpendicular to the stepped portion Da. Next, as shown in the “II” portion of FIG. 9, the second bending point K2 (from the bending point K1 of the upper surface 113 of the substrate 11b to the second bending point K2 (of the substrate 11b) of the drawing data for the wiring path stored in step T4. The drawing stage 711 is moved in the direction in which the side 114 of the substrates 11a and 11b is widened (lower right direction in the figure) based on the drawing data up to the upper surface 113). The ink droplet R is discharged for each nozzle 211 at different timings, more specifically, until each bending point K2 between the electrodes 112a to 112d reaches the ink landing position of the print head 2, and the electrode 112a to be connected. The upper surface conductive layer 12a having a length corresponding to the interval of ~ 112d is drawn on the upper surface 113 of the substrate 11b (second drawing step). Thereby, the wiring (conductive layer 12) from the bending point K1 to the bending point K2 is formed. Next, based on the drawing data from the bending point K2 of the upper surface 113 of the substrate 11b to the electrode 112 of the substrate 11b among the drawing data for the wiring path stored in step T4, 2 between the electrodes 112d and 112d. The drawing θ stage 711b is rotated with the second bending point K2 as the rotation center, thereby making the arrangement direction of the electrodes 112a to 112d on the substrate 11b parallel to the arrangement direction of the nozzles 211 on the print head 2 (rotation process) 9) As shown in the “III” portion of FIG. 9, the ink droplet R is separately applied to each nozzle 211 of the print head 2 while moving the drawing stage 711 so that the electrode 112 of the substrate 11b is brought close to the print head 2. More specifically, from the timing, each bending point K2 between the electrodes 112a to 112d is Ejected from reaching the tank landing position, the upper surface conductive layer 12a having a length corresponding to distance to be connected electrode 112a~112d drawn on the upper surface 113 of the substrate 11b (third drawing step). As a result, a wiring (conductive layer 12) from the bending point K2 to the electrode 112 of the substrate 11b is formed. As a result, the wiring (conductive layer 12) is formed between the electrodes 112 of the substrates 11a and 11b as shown in FIG. It is formed. Similarly, the upper surface conductive layer 12a and the side surface conductive layer 12b are formed between the electrodes 112 of the substrates 11b and 11c, whereby wiring (conductive layer 12) is formed between the electrodes 112 of the substrates 11a to 11c. . In FIG. 9 described above, the nozzle row in the print head 2 is indicated by a one-dot chain line, the landing position of the ink droplet R and the formation direction of the conductive layer 12 are indicated by black or shaded arrows, and the ink droplet R is not landed. The regions that pass directly under the nozzle 211 are indicated by broken lines.

そして、上記の配線形成工程が終了したら、導電層12の焼成を行い、インク滴Rの溶媒を蒸発させることにより、導電層12を基板ユニット10に固定する。
ここで、焼成方法としては、乾燥機やホットプレートでの焼結などが挙げられる。本実施の形態では、インクIの濡れ性を制御し、着弾性を向上させるために、基板11に下引き剤(シランカップリング剤やチタンカップリング剤)の塗布を行っている。そのため、各種カップリング剤の耐熱性が確保できる条件での焼結が好ましい。この焼結は、100〜150℃で10〜30分の予備乾燥後、150〜200℃で60〜180分の本焼結を行うことが好ましい。予備乾燥を行わないと、融着した金属内に溶媒が残留し、抵抗値が上昇する恐れがある。予備乾燥の温度が100℃以下では溶媒の蒸発がほとんど起こらず、効果が生じない恐れがあり、150℃以上では金属ナノ粒子の融着が始まる恐れがある。本焼結の温度が150℃以下では金属ナノ粒子の融着が起こらず、抵抗値が高くなる恐れがあり、200℃以上では下引き剤が劣化して融着金属と混合し、抵抗値が高くなる恐れがある。本焼結にはホットプレートを用いるのが好ましい。ホットプレートを用いると、インクIに直接熱が伝わり、金属ナノ粒子の融着が進みやすくなるためである。
When the wiring formation step is completed, the conductive layer 12 is baked and the solvent of the ink droplets R is evaporated to fix the conductive layer 12 to the substrate unit 10.
Here, examples of the firing method include sintering in a dryer or a hot plate. In the present embodiment, in order to control the wettability of the ink I and improve the adhesion elasticity, the substrate 11 is coated with a subbing agent (a silane coupling agent or a titanium coupling agent). Therefore, sintering under conditions that can ensure the heat resistance of various coupling agents is preferable. In this sintering, it is preferable to perform main sintering at 150 to 200 ° C. for 60 to 180 minutes after preliminary drying at 100 to 150 ° C. for 10 to 30 minutes. If the preliminary drying is not performed, the solvent remains in the fused metal, and the resistance value may increase. When the temperature of the preliminary drying is 100 ° C. or lower, the solvent hardly evaporates and there is a possibility that the effect does not occur. When the temperature is 150 ° C. or higher, the fusion of the metal nanoparticles may start. When the sintering temperature is 150 ° C. or lower, the metal nanoparticles are not fused, and the resistance value may be increased. When the sintering temperature is 200 ° C. or higher, the subbing agent is deteriorated and mixed with the fusion metal, resulting in a resistance value of There is a risk of becoming higher. A hot plate is preferably used for the main sintering. This is because when the hot plate is used, heat is directly transmitted to the ink I, and the fusion of the metal nanoparticles is facilitated.

以上のように、本実施の形態における配線形成方法によれば、段差部Dに近接する領域の導電層12を、当該段差部Dの接線方向、つまり段差延在方向Pに直交するよう形成するので、平行ずれの状態や回転ずれの状態など、基板11間の段差延在方向Pと電極112の接続方向Qとが直交しない状態で基板11が積層されている場合であっても、図8(c)に示すように、段差部Dに近接する領域においては段差延在方向Pに対して導電層12の形成方向が直交することとなる。従って、基板11に着弾したインクが表面張力によって剪断方向(段差延在方向P)に引っ張られるのが防止されるため、積層された各基板11を電気的に接続する良好な配線を形成することができる。   As described above, according to the wiring forming method of the present embodiment, the conductive layer 12 in the region adjacent to the stepped portion D is formed so as to be orthogonal to the tangential direction of the stepped portion D, that is, the step extending direction P. Therefore, even when the substrate 11 is laminated in a state where the step extending direction P between the substrates 11 and the connection direction Q of the electrodes 112 are not orthogonal, such as a parallel displacement state or a rotation displacement state, FIG. As shown in (c), the formation direction of the conductive layer 12 is orthogonal to the step extending direction P in the region close to the step portion D. Therefore, the ink that has landed on the substrate 11 is prevented from being pulled in the shearing direction (step extending direction P) by the surface tension, so that a good wiring that electrically connects the stacked substrates 11 is formed. Can do.

また、複数の配線(導電層12)をプリントヘッド2で1度に形成することにより、これら複数の配線として、互いに平行で、屈曲回数及び屈曲角度の等しいものを形成するので、各配線を別々に形成する場合と比較して、配線の形成を容易化することができる。   Further, by forming a plurality of wirings (conductive layer 12) at once with the print head 2, these wirings are formed in parallel with each other and having the same number of bendings and the same bending angle. Compared with the case of forming the wiring, the formation of the wiring can be facilitated.

また、基板11が平行ずれの状態で積層されている場合には、各基板11の上面113で1回ずつ屈曲するよう上面視略Z字状に配線を形成するので、基板11の上面113の露出領域が少なく、段差部Dに傾斜するよう当該上面113内に十分な長さ(段差延在方向Pでの電極同士のずれ量)の導電層12を1本の直線で描画できない場合であっても、段差部Dに傾斜する導電層12を基板11毎に分けて2本の直線で描画することができるため、電極112同士を確実に接続することができる。   Further, when the substrates 11 are stacked in a state of being displaced in parallel, the wiring is formed in a substantially Z shape so as to be bent once at the upper surface 113 of each substrate 11. This is a case where the exposed layer is small and the conductive layer 12 having a sufficient length (the amount of displacement between the electrodes in the step extending direction P) in the upper surface 113 so as to be inclined to the step portion D cannot be drawn with one straight line. However, since the conductive layer 12 inclined to the step portion D can be drawn for each of the substrates 11 and drawn with two straight lines, the electrodes 112 can be reliably connected to each other.

また、複数の基板11a〜11cとプリントヘッド2との間に電圧を印加して電界を形成することで、プリントヘッド2から基板11a〜11c間の段差部Da,Dbの立ち上がり面に向かう電気力線が形成される。そして、インク滴Rを帯電させるとともに静電吸引力を作用させることにより、当該電気力線に沿ってインク滴を飛翔させることができるため、積層された基板11a〜11c間の立ち上がり部分にもインク滴Rを十分に付着させることが可能となる。   Further, by applying a voltage between the plurality of substrates 11a to 11c and the print head 2 to form an electric field, an electric force directed from the print head 2 to the rising surfaces of the step portions Da and Db between the substrates 11a to 11c. A line is formed. Then, by charging the ink droplets R and applying an electrostatic attraction force, the ink droplets can fly along the lines of electric force, so that the ink also rises between the stacked substrates 11a to 11c. The droplet R can be sufficiently adhered.

[変形例]
続いて、上記実施の形態に係る配線形成装置7の変形例としての配線形成装置7Aについて、図13,14を参照して説明する。なお、上記実施の形態と同様の構成要素には同一の符号を付し、その説明を省略する。
図13は、配線形成装置7Aのうち、主に描画部71Aを模式的に示す模式図であり、図14は、後述する基板ユニット10Aの斜視図である。
[Modification]
Subsequently, a wiring forming apparatus 7A as a modification of the wiring forming apparatus 7 according to the above embodiment will be described with reference to FIGS. In addition, the same code | symbol is attached | subjected to the component similar to the said embodiment, and the description is abbreviate | omitted.
FIG. 13 is a schematic diagram schematically showing mainly the drawing unit 71A in the wiring forming apparatus 7A, and FIG. 14 is a perspective view of a substrate unit 10A described later.

図13(a)に示すように、配線形成装置7Aの描画部71Aは、上記実施の形態における描画部71の構成に加えて、絶縁層形成用のプリントヘッド2A、プリントヘッド2Aに静電電圧を印加する静電電圧電源51A、後述の絶縁層14を乾燥させるための乾燥装置61、及び導電層12を乾燥させるための乾燥装置62を備え、上記実施の形態における基板ユニット10に代えて、基板ユニット10Aに対して配線形成を行う。   As shown in FIG. 13A, in addition to the configuration of the drawing unit 71 in the above embodiment, the drawing unit 71A of the wiring forming apparatus 7A has an electrostatic voltage applied to the print head 2A for forming the insulating layer and the print head 2A. In place of the substrate unit 10 in the above-described embodiment, and includes a drying device 61 for drying an insulating layer 14 to be described later, and a drying device 62 for drying the conductive layer 12. Wiring is formed on the substrate unit 10A.

プリントヘッド2Aは、上記実施の形態におけるプリントヘッド2と同様に構成されている。但し、プリントヘッド2Aは、導電性材料を含有するインクIに代えて、絶縁性材料を含有するインクInを、そのノズル211からインク滴Rnとして吐出するようになっている。このプリントヘッド2Aは、基板ユニット10Aの各基板11の上面113及び側面115に、基板11と導電層12とを絶縁させるための絶縁層14を形成するものである(図14参照)。 The print head 2A is configured similarly to the print head 2 in the above embodiment. However, the print head 2A, instead of the ink I containing a conductive material, the ink I n containing an insulating material, so as to discharge from the nozzles 211 as ink droplets R n. In the print head 2A, an insulating layer 14 for insulating the substrate 11 and the conductive layer 12 is formed on the upper surface 113 and the side surface 115 of each substrate 11 of the substrate unit 10A (see FIG. 14).

インクInは、絶縁性材料として単一の樹脂組成物を溶解している。このような樹脂組成物としては、電気絶縁性を示す材料を含有するものであればよく、例えば、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリアミド樹脂、ポリアミドイミド樹脂、シリコーン変性ポリアミドイミド樹脂、ポリエステル樹脂、シアネートエステル樹脂、BTレジン、アクリル樹脂、メタクリル樹脂、メラミン樹脂、ウレタン樹脂、アルキッド樹脂等を構成する、モノマー、オリゴマー及びポリマー等を含む組成物が挙げられる。これらは1種を単独で、又は2種以上を併用することができる。また、上記樹脂組成物は熱硬化性樹脂を含有することが好ましい。熱硬化性樹脂を含有するインクInの硬化物からなる絶縁層14は、耐熱性や絶縁信頼性、接続信頼性に優れている。 The ink I n is dissolved a single resin composition as an insulating material. As such a resin composition, any material containing electrical insulating material may be used. For example, epoxy resin, phenol resin, polyimide resin, polyamide resin, polyamideimide resin, silicone-modified polyamideimide resin, polyester resin , Cyanate ester resins, BT resins, acrylic resins, methacrylic resins, melamine resins, urethane resins, alkyd resins and the like, and compositions containing monomers, oligomers and polymers. These can be used alone or in combination of two or more. Moreover, it is preferable that the said resin composition contains a thermosetting resin. Insulating layer 14 comprising a cured product of the ink I n which contains a thermosetting resin, heat resistance and insulation reliability is excellent in connection reliability.

本実施の形態の変形例においては、上記樹脂組成物が、上記した樹脂のうちエポキシ樹脂を含有することが特に好ましい。エポキシ樹脂を用いることで、導電層12に対する接着性を向上させることができる。
エポキシ樹脂としては、例えば、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、ビスフェノールS型エポキシ樹脂、ビフェノール型エポキシ樹脂、脂環式エポキシ樹脂、脂肪族鎖状エポキシ樹脂、グリシジルエステル型エポキシ樹脂、フェノール化合物とアルデヒド化合物とを縮合反応させて得られるグリシジルエーテル化物等が挙げられる。これらは2種以上を組み合わせて含有させることもできる。更に、本実施の形態の変形例においては、上記樹脂組成物が上記エポキシ樹脂とエポキシ樹脂を硬化する硬化剤とを含有することが好ましい。
硬化剤としては、例えば、ジエチレントリアミン、トリエチレンテトラミン、メタキシレンジアミン、ジアミノジフェニルメタン、ジアミノジフェニルスルホン、m−フェニレンジアミン、ジシアンジアミド等のアミン類;無水フタル酸、テトラヒドロ無水フタル酸、ヘキサヒドロ無水フタル酸、メチルテトラヒドロ無水フタル酸、メチルヘキサヒドロ無水フタル酸、無水メチルナジック酸、無水ピロメリット酸、無水トリメット酸などの酸無水物類;イミダゾール、2−エチルイミダゾール、2−エチル−4−メチルイミダゾール、2−フェニルイミダゾール、2−ウンデシルイミダゾール、1−ベンジル−2−メチルイミダゾール、2−ヘプタデシルイミダゾール、4,5−ジフェニルイミダゾール、2−メチルイミダゾリン、2−フェニルイミダゾリン、2−ウンデシルイミダゾリン、2−ヘプタデシルイミダゾリン、2−イソプロピルイミダゾール、2,4−ジメチルイミダゾール、2−フェニル−4−メチルイミダゾール、2−エチルイミダゾリン、2−イソプロピルイミダゾリン、2,4−ジメチルイミダゾリン、2−フェニル−4−メチルイミダゾリン等のイミダゾール類;イミノ基がアクリロニトリル、フェニレンジイソシアネート、トルイジンイソシアネート、ナフタレンジイソシアネート、メチレンビスフェニルイソシアネート、メラミンアクリレート等でマスクされたイミダゾール類;ビスフェノールF、ビスフェノールA、ビスフェノールS等のフェノール化合物;フェノール化合物とアルデヒド化合物との縮合物が挙げられる。なお、これらの硬化剤は、1種を単独で、又は2種以上を組み合わせて含有させてもよい。また、樹脂組成物中には、上述したような成分のほか、所望とする性状に合わせて硬化促進剤、カップリング剤、酸化防止剤、充填剤等を含有させることもできる。
In the modification of the present embodiment, it is particularly preferable that the resin composition contains an epoxy resin among the above-described resins. By using an epoxy resin, the adhesiveness to the conductive layer 12 can be improved.
Examples of the epoxy resin include bisphenol A type epoxy resin, bisphenol F type epoxy resin, bisphenol S type epoxy resin, biphenol type epoxy resin, alicyclic epoxy resin, aliphatic chain epoxy resin, glycidyl ester type epoxy resin, phenol Examples thereof include glycidyl ether compounds obtained by subjecting a compound and an aldehyde compound to a condensation reaction. These may be contained in combination of two or more. Furthermore, in the modification of this Embodiment, it is preferable that the said resin composition contains the hardening | curing agent which hardens the said epoxy resin and an epoxy resin.
Examples of the curing agent include amines such as diethylenetriamine, triethylenetetramine, metaxylenediamine, diaminodiphenylmethane, diaminodiphenylsulfone, m-phenylenediamine, and dicyandiamide; phthalic anhydride, tetrahydrophthalic anhydride, hexahydrophthalic anhydride, methyl Acid anhydrides such as tetrahydrophthalic anhydride, methylhexahydrophthalic anhydride, methyl nadic anhydride, pyromellitic anhydride, trimetic anhydride; imidazole, 2-ethylimidazole, 2-ethyl-4-methylimidazole, 2- Phenylimidazole, 2-undecylimidazole, 1-benzyl-2-methylimidazole, 2-heptadecylimidazole, 4,5-diphenylimidazole, 2-methylimidazoline, 2-phenyl Louis imidazoline, 2-undecyl imidazoline, 2-heptadecyl imidazoline, 2-isopropyl imidazole, 2,4-dimethyl imidazole, 2-phenyl-4-methyl imidazole, 2-ethyl imidazoline, 2-isopropyl imidazoline, 2,4- Imidazoles such as dimethylimidazoline and 2-phenyl-4-methylimidazoline; imidazoles whose imino group is masked with acrylonitrile, phenylene diisocyanate, toluidine isocyanate, naphthalene diisocyanate, methylene bisphenyl isocyanate, melamine acrylate, etc .; bisphenol F, bisphenol A And phenol compounds such as bisphenol S; condensates of phenol compounds and aldehyde compounds. In addition, you may contain these hardening | curing agents individually by 1 type or in combination of 2 or more types. In addition to the components described above, the resin composition may contain a curing accelerator, a coupling agent, an antioxidant, a filler, and the like in accordance with desired properties.

インクInの溶媒としては、上記樹脂組成物の成分を分散又は溶解するものであればよく、例えば、γ−ブチロラクトン、シクロヘキサノン等が挙げられる。 The solvent of the ink I n, as long as dispersing or dissolving the components of the resin composition, for example, .gamma.-butyrolactone, and cyclohexanone.

インクInの粘度は、吐出温度において20mPa・s以下であることが好ましく、2〜8mPa・sがより好ましい。2mPa・sより低粘度であるとインクInの濃度が薄くなり硬化に時間が掛かる場合がある。また、8mPa・s以上になると吐出不良を起こす場合がある。吐出温度については、インクIと同様に、20〜60℃が好ましく、25〜50℃がより好ましい。
インクInの表面張力は、20mN/m以上が好ましく、25〜45mN/mがより好ましい。25mN/m未満では、吐出される際に濡れ広がり吐出されにくくなる場合があり、45mN/mを超えるとインクInが充填されにくくなる為である。
インクInの電気伝導度は、静電吸引力を作用させるために、25℃において0.1μS/cm以上が好ましいが、高精細描画の観点から、1μS/cm以上がより好ましい。
インクInの比誘電率は、10以上であることが好ましい。
The viscosity of the ink I n is preferably at most 20 mPa · s at the ejection temperature, 2 to 8 MPa · s is more preferable. The concentration of the ink I n If it is low viscosity than 2 mPa · s in some cases thinning becomes time consuming to cure. Further, when the pressure is 8 mPa · s or more, ejection failure may occur. About discharge temperature, 20-60 degreeC is preferable like the ink I, and 25-50 degreeC is more preferable.
The surface tension of the ink I n is preferably at least 20mN / m, 25~45mN / m is more preferable. Is less than 25 mN / m, may be difficult discharged wet and spread when ejected, the ink I n exceeds 45 mN / m is to become difficult to fill.
Electrical conductivity of the ink I n, in order to act electrostatic attraction is preferable than 0.1 .mu.S / cm is at 25 ° C., from the viewpoint of high definition drawing, more preferably at least 1 [mu] S / cm.
The dielectric constant of the ink I n is preferably 10 or more.

静電電圧電源51Aは、上記実施の形態における静電電圧電源51と同様に構成されている。但し、プリントヘッド2に代えて、プリントヘッド2Aに静電電圧を印加するようになっている。   The electrostatic voltage power supply 51A is configured in the same manner as the electrostatic voltage power supply 51 in the above embodiment. However, instead of the print head 2, an electrostatic voltage is applied to the print head 2A.

乾燥装置61及び乾燥装置62は、いずれも描画用XYステージ711aの上方に設けられ、制御手段75に接続されている。これら乾燥装置61及び乾燥装置62は、制御手段75からの制御により下方へ向けて熱風を吐出可能になっており、この熱風により絶縁層14及び導電層12をそれぞれ乾燥させるものである。   The drying device 61 and the drying device 62 are both provided above the drawing XY stage 711 a and connected to the control means 75. The drying device 61 and the drying device 62 can discharge hot air downward under the control of the control means 75, and the insulating layer 14 and the conductive layer 12 are dried by the hot air, respectively.

基板ユニット10Aは、図14に示すように、上記実施の形態における基板ユニット10の構成に加え、後述する方法により、基板11と導電層12とを絶縁させるための絶縁層14が形成されている。この絶縁層14は、基板11の上面113上に形成された上面絶縁層14aと、基板11の側面115上に形成された側面絶縁層14bとが接続されてなっている。また、図示は省略するが、少なくとも階段状部分の各基板11の側面には、絶縁膜が形成されていない。また、上述の図1と同様に、この図14では図示が簡略化されているが、基板ユニット10Aにおいても、段差延在方向Pと、電極112の接続方向Qとは直交していない状態となっている。   As shown in FIG. 14, in the substrate unit 10A, in addition to the configuration of the substrate unit 10 in the above embodiment, an insulating layer 14 for insulating the substrate 11 and the conductive layer 12 is formed by a method described later. . The insulating layer 14 is formed by connecting an upper surface insulating layer 14 a formed on the upper surface 113 of the substrate 11 and a side surface insulating layer 14 b formed on the side surface 115 of the substrate 11. Although illustration is omitted, an insulating film is not formed at least on the side surface of each substrate 11 in the stepped portion. Further, like FIG. 1 described above, the illustration in FIG. 14 is simplified, but also in the substrate unit 10A, the step extending direction P and the connection direction Q of the electrodes 112 are not orthogonal to each other. It has become.

続いて、基板ユニット10Aに配線としての導電層12及び絶縁層14を形成する配線形成方法について説明する。   Next, a wiring forming method for forming the conductive layer 12 and the insulating layer 14 as wiring on the substrate unit 10A will be described.

まず、制御手段75は、上記実施の形態におけるステップT1〜T12と同様にして、プリントヘッド2Aから各基板11の上面113へインク滴Rnを着弾させて絶縁層14を形成する絶縁層形成工程を行う。具体的には、プリントヘッド2Aのノズルプレート21と描画用XYステージ711aとの間に静電界を生じさせた状態で、基板11の上面113と平行に走査させつつ、プリントヘッド2Aからインク滴Rnの吐出を行う。 First, the control unit 75, as in step T1~T12 in the above embodiment, the insulating layer forming step from the print head 2A by landing ink droplets R n to the upper surface 113 of the substrate 11 to form an insulating layer 14 I do. Specifically, the ink droplets R from the print head 2A are scanned in parallel with the upper surface 113 of the substrate 11 while an electrostatic field is generated between the nozzle plate 21 of the print head 2A and the drawing XY stage 711a. n is discharged.

このように、上記の配線形成工程と同様に、プリントヘッド2Aと描画用XYステージ711aとの間に静電界を生じさせ、インク滴Rnに対し基板11へ向かう静電吸引力を作用させることにより、従来のオンデマンド型のインクジェットヘッドに比べインク滴Rnの飛翔距離を伸ばすことができる。この飛翔距離の伸長は、換言すれば着弾力の増大であり、つまり静電吸引力の作用によりインク滴Rnは従来よりも強い着弾力で着弾されるので、例えば2pl以上の大きな容積のインク滴Rnを基板11の側面115に着弾させたときであっても、このインク滴Rnが垂れるのを防ぐことができる。また、電気力線が集中する角部に対して、乾燥時に割れることの無い十分な量のインク滴Rnを着弾させることができる。 Thus, similarly to the wiring formation process, it is causing an electrostatic field between the print head 2A and drawing XY stage 711a, exerting an electrostatic attraction force toward the substrate 11 to the ink droplets R n Accordingly, it is possible to extend the flying distance of the ink droplets R n compared with the conventional on-demand type ink jet head. In other words, the extension of the flight distance is an increase in the landing force. In other words, the ink droplet R n is landed with a stronger landing force than before due to the action of the electrostatic attraction force. For example, the ink having a large volume of 2 pl or more Even when the droplet R n is landed on the side surface 115 of the substrate 11, the ink droplet R n can be prevented from dripping. Further, with respect to corner lines of electric force are concentrated, the ink droplets R n without sufficient amount of the cracking during drying can be landed.

なお、この絶縁層形成工程では、吐出されるインク滴Rnは、体積が0.001pl以上5pl以下であることが好ましい。これにより、インク滴Rnに働く空気抵抗及び慣性力を抑制することができる。更に、上面導電層12aが形成される部分のみに上面絶縁層14aを形成し、側面導電層12bが形成される部分のみに側面絶縁層14bを形成することが好ましい。こうすることで、これら上面絶縁層14a及び側面絶縁層14bは絶縁が必要な部分のみに形成されるので、当該上面絶縁層14a及び側面絶縁層14bを効率的に形成することができる。 In this insulating layer forming step, the volume of the ejected ink droplet R n is preferably 0.001 pl to 5 pl. Thus, it is possible to suppress the air resistance and the inertia force acting on the ink droplets R n. Furthermore, it is preferable that the upper surface insulating layer 14a is formed only on the portion where the upper surface conductive layer 12a is formed, and the side surface insulating layer 14b is formed only on the portion where the side surface conductive layer 12b is formed. By doing so, the upper surface insulating layer 14a and the side surface insulating layer 14b are formed only in the portions that need to be insulated, so that the upper surface insulating layer 14a and the side surface insulating layer 14b can be efficiently formed.

次に、絶縁層14の焼成を行う。
この工程では、まず、描画用XYステージ711aを移動させることにより基板ユニット10Aを乾燥装置61の下方に位置させる。そして、乾燥装置61は、制御手段75に制御されて下方へ熱風を吐出し、基板ユニット10Aの絶縁層14を乾燥させて焼成させる。
Next, the insulating layer 14 is baked.
In this step, first, the substrate unit 10A is positioned below the drying device 61 by moving the drawing XY stage 711a. Then, the drying device 61 is controlled by the control means 75 to discharge hot air downward, thereby drying and baking the insulating layer 14 of the substrate unit 10A.

次に、表面処理を行う。
ここでは、絶縁層14の表面に対し、インク滴Rの密着性を向上させる表面処理を行う。
表面処理の方法としては、例えば「表面処理技術ハンドブック」(株式会社エヌ・ティー・エス発行,2000.1.7)の第2編第2節及び第3節に記載のような、化学的方法と物理的方法とがある。また、両者を組み合わせて処理することも可能である。本実施の形態の変形例においては化学的方法を用いる。
化学的方法の中でも、基板作製時にはコンタクトの問題があり膜厚が薄いことが好ましいことから、カップリング剤により処理することが好ましい。このカップリング剤としては、例えば、シラン系、チタネート系、アルミニウム系、又はジルコアルミニウム系のカップリング剤等が挙げられる。カップリング剤溶液の濃度は、0.005〜30wt%が好ましく、更に好ましくは0.01〜5wt%であると濡れ性もよく均一な膜が形成できる。塗布方法は、インクジェット、ディップ、スプレーコート、スピンコート等の既存の方法を用いることができる。なお、物理的方法としては、プラズマ処理、コロナ処理及びUV処理等が挙げられるが、これらについては元から基板11にある絶縁膜を破壊しない程度であれば適用することができる。
Next, surface treatment is performed.
Here, a surface treatment for improving the adhesion of the ink droplets R is performed on the surface of the insulating layer 14.
As a surface treatment method, for example, a chemical method as described in Section 2 Section 2 and Section 3 of “Surface Treatment Technology Handbook” (issued by NTS Corporation, 200.1.7) And physical methods. It is also possible to process both in combination. In the modification of the present embodiment, a chemical method is used.
Among chemical methods, it is preferable to treat with a coupling agent because there is a problem of contact at the time of producing a substrate and a thin film thickness is preferable. Examples of the coupling agent include silane, titanate, aluminum, or zircoaluminum coupling agents. The concentration of the coupling agent solution is preferably 0.005 to 30 wt%, and more preferably 0.01 to 5 wt%, whereby a uniform film with good wettability can be formed. As the coating method, an existing method such as inkjet, dip, spray coating, spin coating, or the like can be used. As the physical method, plasma treatment, corona treatment, UV treatment, and the like can be given. These methods can be applied as long as the insulating film on the substrate 11 is not destroyed.

このように、絶縁層14つまり上面絶縁層14a及び側面絶縁層14bの表面に表面処理を行うことで、インク滴Rの密着性が向上するとともに、当該インク滴Rの濡れ状態を均一とすることができる。   As described above, by performing the surface treatment on the surface of the insulating layer 14, that is, the upper surface insulating layer 14a and the side surface insulating layer 14b, the adhesion of the ink droplet R is improved and the wet state of the ink droplet R is made uniform. Can do.

次に、上記実施の形態におけるステップT1〜T12と同様にして、基板ユニット10に配線を形成した後、導電層12の焼成を行う。
この工程では、まず、描画用XYステージ711aを移動させることにより基板ユニット10Aを乾燥装置62の下方に位置させる。そして、乾燥装置62は、制御手段75に制御されて下方へ熱風を吐出し、基板ユニット10Aの導電層12を乾燥させて焼成させる。焼成時の温度条件は上記実施の形態と同様である。
この導電層12の焼成工程では、基板11と導電層12との熱膨張率の差に起因して、基板11の角部の導電層12を変形させようとする力が作用する。しかしながら、この角部には、基板11と導電層12との間に十分な量のインク滴Rnからなる絶縁層14が形成されているので、この絶縁層14の弾性によって前記の力を緩和させることができる。
Next, in the same manner as in steps T1 to T12 in the above embodiment, after the wiring is formed on the substrate unit 10, the conductive layer 12 is baked.
In this step, first, the substrate unit 10A is positioned below the drying device 62 by moving the XY stage for drawing 711a. Then, the drying device 62 is controlled by the control means 75 to discharge hot air downward, thereby drying and firing the conductive layer 12 of the substrate unit 10A. The temperature conditions during firing are the same as in the above embodiment.
In the firing process of the conductive layer 12, a force acts to deform the conductive layer 12 at the corners of the substrate 11 due to the difference in thermal expansion coefficient between the substrate 11 and the conductive layer 12. However, this corner, the insulating layer 14 made of the ink droplets R n a sufficient amount is formed between the substrate 11 and the conductive layer 12, relieving the force by the elasticity of the insulating layer 14 Can be made.

なお、配線形成装置7Aは、図13(b)に示すように、乾燥装置61を設けない構成としてもよい。この場合、絶縁層14の焼成は省略する。   Note that the wiring forming device 7A may be configured not to include the drying device 61, as shown in FIG. In this case, firing of the insulating layer 14 is omitted.

以上のように、本実施の形態の変形例における配線形成方法によれば、上記実施の形態と同様の効果が得られるのは勿論のこと、電気力線が集中する角部に対して、乾燥時に割れることの無い十分な量のインク滴Rnを着弾させることができ、この十分な量のインク滴Rnからなる絶縁層14は、導電層12の焼成工程において角部の導電層12に作用する力を、その弾性によって緩和させることができるので、積層された各基板11に対し、当該基板11と導電層12とを確実に絶縁させるとともに、後工程で導電層12に生じる応力を緩和させるための良好な絶縁層14を形成することができる。 As described above, according to the wiring forming method in the modification of the present embodiment, the same effect as in the above embodiment can be obtained, and the corner portions where the lines of electric force are concentrated are dried. A sufficient amount of ink droplets R n that do not sometimes break can be landed, and the insulating layer 14 composed of this sufficient amount of ink droplets R n is applied to the corner conductive layer 12 in the firing process of the conductive layer 12. Since the acting force can be relaxed by its elasticity, the substrate 11 and the conductive layer 12 are surely insulated from each of the stacked substrates 11, and stress generated in the conductive layer 12 in a later process is relieved. A good insulating layer 14 can be formed.

また、インクInは、電気伝導度が0.1μS/cm以上、かつ比誘電率が10以上であり、吐出されるインク滴Rnは、体積が0.001pl以上5pl以下であるので、このインク滴Rnに働く空気抵抗及び慣性力を抑制しつつ、電気力線に沿って基板11に着弾するのに十分な静電吸引力を当該インク滴Rnに作用させることができる。したがって、積層された各基板11に対し、当該基板11と導電層12とを絶縁する良好な絶縁層14を確実に形成することができる。 The ink I n an electric conductivity of 0.1 .mu.S / cm or more and a relative dielectric constant is not less than 10, the ink droplets R n ejected, since the volume is less than 5pl least 0.001, the while suppressing the air resistance and the inertia force acting on the ink droplets R n, a sufficient electrostatic attraction to landing on the substrate 11 can be made to act on the ink droplets R n along the electric force lines. Therefore, it is possible to reliably form a good insulating layer 14 that insulates the substrate 11 and the conductive layer 12 from each stacked substrate 11.

また、上面絶縁層14a及び側面絶縁層14bは絶縁が必要な部分のみに形成されるので、当該上面絶縁層14a及び側面絶縁層14bを効率的に形成することができる。   Further, since the upper surface insulating layer 14a and the side surface insulating layer 14b are formed only in the portions that need insulation, the upper surface insulating layer 14a and the side surface insulating layer 14b can be efficiently formed.

また、上面絶縁層14a及び側面絶縁層14bは、単一の樹脂組成物つまり絶縁性材料で形成されるので、上面絶縁層14a及び側面絶縁層14b上に上面導電層12a及び側面導電層12bを形成するインク滴Rの下地の表面エネルギーが均一となる。したがって、積層された各基板11を電気的に接続する高精細な配線を安定して形成することができる。   Moreover, since the upper surface insulating layer 14a and the side surface insulating layer 14b are formed of a single resin composition, that is, an insulating material, the upper surface conductive layer 12a and the side surface conductive layer 12b are formed on the upper surface insulating layer 14a and the side surface insulating layer 14b. The surface energy of the base of the ink droplet R to be formed becomes uniform. Therefore, it is possible to stably form high-definition wiring that electrically connects the stacked substrates 11.

また、絶縁層14の表面に対し、インク滴Rの密着性を向上させる表面処理を行うので、このインク滴Rの密着性が向上するとともに、当該インク滴Rの濡れ状態が均一となる。したがって、積層された各基板11を電気的に接続する良好な配線を安定して形成することができる。   Further, since the surface treatment for improving the adhesion of the ink droplet R is performed on the surface of the insulating layer 14, the adhesion of the ink droplet R is improved and the wet state of the ink droplet R becomes uniform. Therefore, it is possible to stably form good wirings that electrically connect the stacked substrates 11.

なお、上記実施の形態とその変形例においては、プリントヘッド2,2Aに対して基板ユニット10,10Aを相対移動させて導電層12を形成することとして説明したが、プリントヘッド2,2Aを基板ユニット10,10Aに対して相対移動させて導電層12を形成することとしても良い。   In the above-described embodiment and its modification, it has been described that the conductive layer 12 is formed by moving the substrate units 10 and 10A relative to the print heads 2 and 2A. The conductive layer 12 may be formed by moving relative to the units 10 and 10A.

また、基板ユニット10は3枚の基板11で構成されることとして説明したが、図15に示すように、例えば6枚など、他の枚数の基板11で構成されることとしても良い。この場合にも、上述の配線形成方法によれば、図15に示すように、段差部Dに近接する領域においては段差延在方向Pに対して導電層12の形成方向が直交することとなるため、各基板11を電気的に接続する良好な配線を形成することができる。   Further, although the substrate unit 10 has been described as being configured by the three substrates 11, as illustrated in FIG. 15, for example, it may be configured by another number of substrates 11 such as six. Also in this case, according to the above-described wiring formation method, the formation direction of the conductive layer 12 is orthogonal to the step extending direction P in the region close to the step portion D as shown in FIG. Therefore, it is possible to form a favorable wiring that electrically connects the substrates 11.

また、最上層の基板11aから最下層の基板11cに向かって導電層12を形成することとして説明したが、基板11cから基板11aに向かって形成しても良いし、基板11bから基板11a,11cに向かって形成しても良い。ここで、基板11a〜11cが回転ずれを含む状態で積層されているときに、基板11cから基板11aに向かって導電層12を形成する場合には、例えば、下側の基板11の上面113で2回屈曲し、段差部Dに近接する領域では段差延在方向Pに直交するよう、各電極間に上面視略Z字状の配線経路を決定した後、以下のようにして配線を形成することができる。すなわち、まず、ステップT4で保存された配線経路についての描画データのうち、基板11cの電極112から、当該電極112側の1番目の屈曲点(基板11cの上面113に位置)までの描画データに基づいて、基板11c,11bの辺部114が広がっている方向に向かって描画用ステージ711を移動させつつ、プリントヘッド2のノズル211毎にインク滴Rを別々のタイミングまで、より具体的には、電極112a〜112d間における各屈曲点K1がプリントヘッド2のインク着弾位置に到達するまで吐出させて、接続すべき電極112a〜112dの間隔に応じた長さの上面導電層12aを基板11cの上面113に描画する(第1描画工程)。これにより、基板11cの電極112から屈曲点K1までの配線(導電層12)が形成される。次に、ステップT4で保存された配線経路についての描画データのうち、基板11cの上面113の前記屈曲点K1から2番目の屈曲点K2(基板11cの上面113に位置)までの描画データに基づいて、電極112d,112dの間の前記屈曲点K1を回転中心として描画用θステージ711bを回転させることにより、基板11bにおける電極112a〜112dの配列方向と、プリントヘッド2におけるノズル211の配列方向とを平行にした後(回転工程)、基板11bの電極112をプリントヘッド2に近接させるよう描画用ステージ711を移動させつつ、プリントヘッド2のノズル211毎にインク滴Rを別々のタイミングから、より具体的には、電極112a〜112d間における各屈曲点K1がプリントヘッド2のインク着弾位置に到達してから吐出させて、接続すべき電極112a〜112dの間隔に応じた長さの上面導電層12aを基板11cの上面113に描画する(第2描画工程)。これにより、屈曲点K1から屈曲点K2までの配線(導電層12)が形成される。ここで、2番目の屈曲点K2は、基板11bの電極112を通り段差延在方向Pに垂直な直線上に位置する。次に、ステップT4で保存された配線経路についての描画データのうち、前記屈曲点K2から基板11bの電極112までの描画データに基づいて、描画用ステージ711を段差部Dbの直交方向に移動させつつ、プリントヘッド2の各ノズル211からインク滴Rを吐出させて、基板11cの上面113に上面導電層12aを、基板11bの側面115に側面導電層12bを、基板11bの上面113に上面導電層12aを、それぞれ段差部Dbの段差延在方向Pに直交するよう描画する(第3描画工程)。これにより、前記屈曲点K2から段差部Dbを跨いで基板11bにおける段差部Dbの近傍までの配線と、段差部Dbの近傍から当該基板11bの電極112までの配線、つまり段差部Dbに近接する領域での配線(導電層12)とが当該段差部Dbに直交して形成される結果、基板11c,11bの電極112の間に配線(導電層12)が形成される。そして、基板11b,11aの電極112の間にも同様に上面導電層12a,側面導電層12bを形成することにより、基板11a〜11cの電極112の間に配線(導電層12)が形成される。   Further, the conductive layer 12 is described as being formed from the uppermost substrate 11a toward the lowermost substrate 11c. However, the conductive layer 12 may be formed from the substrate 11c toward the substrate 11a, or from the substrate 11b to the substrates 11a and 11c. You may form toward. Here, when the conductive layers 12 are formed from the substrate 11 c toward the substrate 11 a when the substrates 11 a to 11 c are stacked in a state including rotational deviation, for example, on the upper surface 113 of the lower substrate 11. Bending twice and determining a substantially Z-shaped wiring path in top view between the electrodes so as to be orthogonal to the step extending direction P in an area close to the step portion D, and then forming the wiring as follows. be able to. That is, first, among the drawing data for the wiring path stored in step T4, the drawing data from the electrode 112 of the substrate 11c to the first bending point (position on the upper surface 113 of the substrate 11c) on the electrode 112 side. Based on this, while moving the drawing stage 711 in the direction in which the side portions 114 of the substrates 11c and 11b are widened, the ink droplets R are individually delivered to the nozzles 211 of the print head 2 at different timings, more specifically. The upper surface conductive layer 12a having a length corresponding to the distance between the electrodes 112a to 112d to be connected is discharged by discharging until each bending point K1 between the electrodes 112a to 112d reaches the ink landing position of the print head 2. Drawing on the upper surface 113 (first drawing step). Thereby, the wiring (conductive layer 12) from the electrode 112 of the board | substrate 11c to the bending point K1 is formed. Next, of the drawing data for the wiring path stored in step T4, the drawing data from the bending point K1 on the upper surface 113 of the substrate 11c to the second bending point K2 (positioned on the upper surface 113 of the substrate 11c) is used. Thus, by rotating the drawing θ stage 711b about the bending point K1 between the electrodes 112d and 112d, the arrangement direction of the electrodes 112a to 112d on the substrate 11b and the arrangement direction of the nozzles 211 on the print head 2 Are made parallel (rotation process), and the drawing stage 711 is moved so that the electrode 112 of the substrate 11b is brought close to the print head 2, and the ink droplets R are separated from the nozzles 211 of the print head 2 at different timings. Specifically, each bending point K1 between the electrodes 112a to 112d is an indent of the print head 2. Ejected from reaching the landing position, the upper surface conductive layer 12a having a length corresponding to distance to be connected electrode 112a~112d drawn on the upper surface 113 of the substrate 11c (second drawing step). Thereby, the wiring (conductive layer 12) from the bending point K1 to the bending point K2 is formed. Here, the second bending point K2 is located on a straight line passing through the electrode 112 of the substrate 11b and perpendicular to the step extending direction P. Next, the drawing stage 711 is moved in the direction orthogonal to the step portion Db based on the drawing data from the bending point K2 to the electrode 112 of the substrate 11b among the drawing data for the wiring path stored in step T4. Meanwhile, the ink droplet R is ejected from each nozzle 211 of the print head 2, and the upper conductive layer 12a is formed on the upper surface 113 of the substrate 11c, the side conductive layer 12b is formed on the side surface 115 of the substrate 11b, and the upper conductive layer is formed on the upper surface 113 of the substrate 11b. The layers 12a are drawn so as to be orthogonal to the step extending direction P of the step portion Db (third drawing step). As a result, the wiring from the bending point K2 across the step portion Db to the vicinity of the step portion Db in the substrate 11b, and the wiring from the vicinity of the step portion Db to the electrode 112 of the substrate 11b, that is, close to the step portion Db. As a result of forming the wiring (conductive layer 12) in the region orthogonal to the step portion Db, the wiring (conductive layer 12) is formed between the electrodes 112 of the substrates 11c and 11b. Similarly, by forming the upper surface conductive layer 12a and the side surface conductive layer 12b between the electrodes 112 of the substrates 11b and 11a, wiring (conductive layer 12) is formed between the electrodes 112 of the substrates 11a to 11c. .

また、回転ずれを含む状態で基板11が積層されている場合には、上側または下側の基板11で2回屈曲する配線を形成することとして説明したが、図16(a)に示すように、段差部Dに近接する領域で導電層12が段差延在方向Pに直交する限りにおいて、上側及び下側の各基板11で屈曲する配線を形成することとしても良い。ここで、この図では、各電極112間の配線として、直線L1c〜L5cからなり、上側及び下側の各基板11において上面視で2回屈曲する配線を図示している。   Further, in the case where the substrate 11 is laminated in a state including rotational deviation, it has been described that a wiring that bends twice on the upper or lower substrate 11 is formed. However, as shown in FIG. As long as the conductive layer 12 is orthogonal to the step extending direction P in a region close to the step portion D, a wiring that bends on each of the upper and lower substrates 11 may be formed. Here, in this drawing, as the wiring between the respective electrodes 112, the wiring composed of straight lines L1c to L5c and bent twice in the upper and lower substrates 11 in a top view is illustrated.

また、各基板11が平行ずれの状態で積層されている場合には、2点で屈曲した上面視略Z字状の配線を形成することとして説明したが、段差部Dに近接する領域で導電層12を段差部Dに直交して形成する限りにおいて、図17に示すように、1点で屈曲した配線を電極112間に形成することとしても良い。   Further, in the case where the substrates 11 are laminated in a state of being displaced in parallel, it has been described that a substantially Z-shaped wiring that is bent at two points is formed. As long as the layer 12 is formed perpendicular to the step portion D, a wiring bent at one point may be formed between the electrodes 112 as shown in FIG.

また、直線状の導電層12を繋ぎ合わせて配線を形成することとして説明したが、段差部Dに近接する領域で導電層12が当該段差部Dに直交する限りにおいて、電極112から段差部Dの近接領域に至るまでの導電層12を曲線状としても良い。   Further, the wiring is formed by connecting the linear conductive layers 12. However, as long as the conductive layer 12 is orthogonal to the stepped portion D in the region close to the stepped portion D, the stepped portion D is separated from the electrode 112. The conductive layer 12 up to the adjacent region may be curved.

また、各基板11にはアライメントマーク116が設けられることとして説明したが、設けられないこととしても良い。この場合には、基板11全体の撮影画像に基づいて、各基板11における電極112の位置や、辺部114(段差部D)の位置及び角度、段差部Dに形成されるべき導電層12の位置などを算出することとなる。   In addition, although it has been described that the alignment mark 116 is provided on each substrate 11, it may not be provided. In this case, based on the captured image of the entire substrate 11, the position of the electrode 112 on each substrate 11, the position and angle of the side portion 114 (stepped portion D), and the conductive layer 12 to be formed on the stepped portion D. The position and the like are calculated.

また、上記以外の点についても、本発明は、上記実施の形態及び変形例に限定されるものではなく、適宜変更可能であるのは勿論である。   In addition to the points described above, the present invention is not limited to the above-described embodiments and modifications, and can be changed as appropriate.

基板ユニットの斜視図である。It is a perspective view of a substrate unit. 配線形成装置の全体構成を示す模式図である。It is a schematic diagram which shows the whole structure of a wiring formation apparatus. 描画部の概略構成を示す模式図である。It is a schematic diagram which shows schematic structure of a drawing part. プリントヘッドの分解斜視図である。FIG. 2 is an exploded perspective view of a print head. プリントヘッドの側断面図である。2 is a side sectional view of the print head. 実施の形態における配線形成方法の概略構成を示すフローチャートである。It is a flowchart which shows schematic structure of the wiring formation method in embodiment. 実施の形態における配線形成方法の概略構成を示すフローチャートである。It is a flowchart which shows schematic structure of the wiring formation method in embodiment. (a),(b)は配線形成工程を説明するための模式図であり、(c)は本発明に係る配線形成方法により形成された配線の状態を示す図である。(A), (b) is a schematic diagram for demonstrating a wiring formation process, (c) is a figure which shows the state of the wiring formed by the wiring formation method concerning this invention. 配線形成工程を説明するための模式図である。It is a schematic diagram for demonstrating a wiring formation process. 配線形成工程を説明するための模式図である。It is a schematic diagram for demonstrating a wiring formation process. 平行ずれの場合に形成される配線を示す図である。It is a figure which shows the wiring formed in the case of parallel shift | offset | difference. 回転ずれの場合に形成される配線を示す図である。It is a figure which shows the wiring formed in the case of a rotation gap. 変形例における描画部の概略構成を示す模式図である。It is a schematic diagram which shows schematic structure of the drawing part in a modification. 変形例における基板ユニットの斜視図である。It is a perspective view of the board | substrate unit in a modification. 基板ユニットの変形例を示す図である。It is a figure which shows the modification of a board | substrate unit. 平行ずれ、かつ回転ずれの場合に形成される配線を示す図である。It is a figure which shows the wiring formed in the case of a parallel shift and a rotation shift. 平行ずれの場合に形成される配線を示す図である。It is a figure which shows the wiring formed in the case of parallel shift | offset | difference. 平行ずれ、回転ずれの状態を示す図である。It is a figure which shows the state of a parallel shift and a rotation shift. 従来の配線形成方法により形成される配線の状態を示す図であり、(a),(b)は上面図、(c)は側面図である。It is a figure which shows the state of the wiring formed by the conventional wiring formation method, (a), (b) is a top view, (c) is a side view.

符号の説明Explanation of symbols

2,2A プリントヘッド
10,10A 基板ユニット
11(11a〜11c) 基板
12 導電層(配線)
12a 上面導電層
12b 側面導電層
112 電極
211 ノズル
I インク(導電性インク)
R インク滴(導電性インクのインク滴)
D(Da,Db) 段差部
P 段差延在方向(段差部の接線方向)
Q 電極の接続方向
2,2A Print head 10, 10A Substrate unit 11 (11a to 11c) Substrate 12 Conductive layer (wiring)
12a Top conductive layer 12b Side conductive layer 112 Electrode 211 Nozzle I Ink (conductive ink)
R Ink droplet (ink droplet of conductive ink)
D (Da, Db) Stepped portion P Step extending direction (tangential direction of stepped portion)
Q electrode connection direction

Claims (15)

導電性材料を含有するインクのインク滴をインクジェット方式のプリントヘッドから、積層された複数の基板へ吐出させて着弾させ、これら基板の上面又は側面にそれぞれ配設された電極を互いに電気的に接続させる配線を形成する配線形成方法であって、
前記複数の基板として、
これら基板間での段差部の接線方向と、接続すべき前記電極同士を直線で結んだ接続方向とが、上面視で互いに傾斜するよう積層されたものを用い、
前記基板の上面に上面導電層を、前記基板の側面に側面導電層を形成し、前記上面導電層と前記側面導電層とで前記配線を形成する配線形成工程を備え、
この配線形成工程では、
前記上面導電層及び前記側面導電層のうち、前記段差部に近接する領域の導電層を、当該段差部の接線方向に直交するよう形成することを特徴とする配線形成方法。
Ink droplets of ink containing a conductive material are ejected from an inkjet print head onto a plurality of stacked substrates and landed, and the electrodes disposed on the top or side surfaces of these substrates are electrically connected to each other. A wiring forming method for forming a wiring to be performed,
As the plurality of substrates,
The tangential direction of the stepped portion between these substrates and the connection direction in which the electrodes to be connected are connected with a straight line are stacked so as to be inclined with respect to each other in a top view,
A wiring forming step of forming an upper surface conductive layer on the upper surface of the substrate, a side surface conductive layer on a side surface of the substrate, and forming the wiring with the upper surface conductive layer and the side surface conductive layer;
In this wiring formation process,
A method of forming a wiring, comprising: forming a conductive layer in a region adjacent to the stepped portion of the upper surface conductive layer and the side surface conductive layer so as to be orthogonal to a tangential direction of the stepped portion.
請求項1記載の配線形成方法において、
前記配線形成工程の前に、
前記段差部と、各電極との位置関係を取得する第1の位置取得工程と、
前記段差部に形成されるべき導電層の位置を取得する第2の位置取得工程と、
前記第1の位置取得工程及び前記第2の位置取得工程で得られた情報に基づいて、前記配線の経路を決定する経路決定工程とを備えることを特徴とする配線形成方法。
In the wiring formation method of Claim 1,
Before the wiring formation step,
A first position acquisition step of acquiring a positional relationship between the stepped portion and each electrode;
A second position acquisition step of acquiring the position of the conductive layer to be formed on the stepped portion;
And a route determination step of determining a route of the wiring based on information obtained in the first position acquisition step and the second position acquisition step.
請求項1または2記載の配線形成方法において、
前記配線として、上面視で2回屈曲して略Z字状をなすものを形成することを特徴とする配線形成方法。
In the wiring formation method according to claim 1 or 2,
A wiring forming method, wherein the wiring is formed by bending twice in a top view to form a substantially Z-shape.
請求項1または2記載の配線形成方法において、
前記配線として、上面視で3回屈曲して略W字状または略M字状をなすものを形成することを特徴とする配線形成方法。
In the wiring formation method according to claim 1 or 2,
A wiring forming method, characterized in that the wiring is formed by bending three times in a top view to form a substantially W shape or a substantially M shape.
請求項1〜4の何れか一項に記載の配線形成方法において、
前記複数の基板として、
複数の前記電極がそれぞれ配列されたものを用い、
前記プリントヘッドとして、
直線状に配列された複数のノズルを有するものを用い、
前記配線形成工程では、
複数の前記配線を前記プリントヘッドで1度に形成することにより、これら複数の配線として、互いに屈曲回数及び屈曲角度の等しいものを形成することを特徴とする配線形成方法。
In the wiring formation method as described in any one of Claims 1-4,
As the plurality of substrates,
Using a plurality of electrodes arranged respectively,
As the print head,
Using one having a plurality of nozzles arranged in a straight line,
In the wiring formation step,
A wiring forming method, wherein a plurality of wirings are formed at a time by the print head, thereby forming the plurality of wirings having the same number of bendings and the same bending angle.
請求項1〜5の何れか一項に記載の配線形成方法において、
前記複数の基板として、
複数の前記電極がそれぞれ配列されるとともに、上側の基板が下側の基板に対して積層面内で回転した状態で積層され、接続すべき前記電極同士の間隔が回転中心から離れるに従って大きくなるものを用い、
前記配線形成工程では、
複数の前記配線として、互いに長さの異なるものを形成することを特徴とする配線形成方法。
In the wiring formation method as described in any one of Claims 1-5,
As the plurality of substrates,
A plurality of the electrodes are arranged respectively, and the upper substrate is laminated with the lower substrate rotated in the lamination plane, and the distance between the electrodes to be connected increases as the distance from the rotation center increases. Use
In the wiring formation step,
A wiring forming method, wherein a plurality of the wirings having different lengths are formed.
請求項1〜6の何れか一項に記載の配線形成方法において、
前記複数の基板として、
複数の前記電極がそれぞれ配列されたものを用い、
前記プリントヘッドとして、
直線状に配列された複数のノズルを有するものを用い、
前記配線形成工程では、
複数の前記配線を前記プリントヘッドで1度に形成することにより、これら複数の配線として、互いに平行なものを形成することを特徴とする配線形成方法。
In the wiring formation method as described in any one of Claims 1-6,
As the plurality of substrates,
Using a plurality of electrodes arranged respectively,
As the print head,
Using one having a plurality of nozzles arranged in a straight line,
In the wiring formation step,
A wiring forming method, wherein a plurality of the wirings are formed at a time by the print head, thereby forming a plurality of wirings parallel to each other.
請求項1〜7の何れか一項に記載の配線形成方法において、
前記複数の基板として、
複数の前記電極がそれぞれ配列されるとともに、上側の基板が下側の基板に対して積層面内で回転した状態で積層され、接続すべき前記電極同士の間隔が回転中心から離れるに従って大きくなる2つの基板を用い、
前記プリントヘッドとして、
直線状に配列された複数のノズルを有するものを用い、
前記配線形成工程では、
前記2つの基板を前記プリントヘッドに対向させて支持した状態で、当該プリントヘッドによるインク滴の吐出方向とは垂直な面内で回転可能、かつ当該垂直な面に沿った方向へ移動可能なステージを用い、
前記プリントヘッドの各ノズルからインク滴を吐出させつつ、前記ステージを移動させることにより、前記上側の基板における前記電極から当該上側の基板における段差部の近傍まで導電層を形成するとともに、前記上側の基板における段差部の近傍から前記段差部を跨いで前記下側の基板の上面まで、当該段差部の直交方向に導電層を形成する第1描画工程と、
前記第1描画工程の後に、前記ステージを移動させるとともに、前記プリントヘッドのノズル毎に別々のタイミングまでインク滴を吐出させることにより、前記第1描画工程で形成された各導電層の終点から、接続すべき前記電極同士の間隔に応じた長さの導電層を前記下側の基板の上面に形成する第2描画工程と、
前記第2描画工程の後に、最も前記回転中心から遠い側で接続される前記電極の間で描画されている導電層の終点を中心として、前記吐出方向の垂直面内で前記ステージを回転させることにより、前記下側の基板における複数の前記電極の配列方向を前記複数のノズルの配列方向に平行とする回転工程と、
前記回転工程の後に、前記ステージを移動させるとともに、前記プリントヘッドのノズル毎に別々のタイミングからインク滴を吐出させることにより、前記第2描画工程で形成された各導電層の終点から、前記下側の基板の前記電極まで、接続すべき前記電極同士の間隔に応じた長さの導電層を形成する第3描画工程とを行うことを特徴とする配線形成方法。
In the wiring formation method as described in any one of Claims 1-7,
As the plurality of substrates,
A plurality of the electrodes are arranged respectively, and the upper substrate is laminated in a state of being rotated in the lamination plane with respect to the lower substrate, and the distance between the electrodes to be connected increases as the distance from the rotation center increases 2 Using two substrates
As the print head,
Using one having a plurality of nozzles arranged in a straight line,
In the wiring formation step,
A stage that can rotate in a plane perpendicular to the direction of ink droplet ejection by the print head and can move in a direction along the vertical plane while the two substrates are supported facing the print head. Use
By moving the stage while ejecting ink droplets from each nozzle of the print head, a conductive layer is formed from the electrode on the upper substrate to the vicinity of the stepped portion on the upper substrate, and the upper A first drawing step of forming a conductive layer in a direction orthogonal to the stepped portion from the vicinity of the stepped portion on the substrate to the upper surface of the lower substrate across the stepped portion;
After the first drawing step, the stage is moved, and ink droplets are discharged to different timings for each nozzle of the print head, so that from the end point of each conductive layer formed in the first drawing step, A second drawing step of forming a conductive layer having a length corresponding to the distance between the electrodes to be connected on the upper surface of the lower substrate;
After the second drawing step, the stage is rotated in a vertical plane in the discharge direction around the end point of the conductive layer drawn between the electrodes connected on the side farthest from the rotation center. A rotation step of making the arrangement direction of the plurality of electrodes on the lower substrate parallel to the arrangement direction of the plurality of nozzles;
After the rotation step, the stage is moved, and ink droplets are ejected at different timings for each nozzle of the print head, so that the lower end of each conductive layer formed in the second drawing step is And a third drawing step of forming a conductive layer having a length corresponding to the distance between the electrodes to be connected up to the electrodes on the side substrate.
請求項8記載の配線形成方法において、
前記上側の基板における前記電極から当該上側の基板における段差部の近傍まで形成される導電層と、前記上側の基板における段差部の近傍から前記段差部を跨いで前記下側の基板の上面まで、当該段差部の直交方向に形成される導電層とが上面視直線状をなすよう、前記第1描画工程を行うことを特徴とする配線形成方法。
In the wiring formation method according to claim 8,
The conductive layer formed from the electrode on the upper substrate to the vicinity of the stepped portion on the upper substrate, and from the vicinity of the stepped portion on the upper substrate to the upper surface of the lower substrate across the stepped portion, A wiring forming method, wherein the first drawing step is performed so that a conductive layer formed in a direction perpendicular to the stepped portion is linear when viewed from above.
請求項1〜7の何れか一項に記載の配線形成方法において、
前記複数の基板として、
複数の前記電極がそれぞれ配列されるとともに、上側の基板が下側の基板に対して積層面内で回転した状態で積層され、接続すべき前記電極同士の間隔が回転中心から離れるに従って大きくなる2つの基板を用い、
前記プリントヘッドとして、
直線状に配列された複数のノズルを有するものを用い、
前記配線形成工程では、
前記2つの基板を前記プリントヘッドに対向させて支持した状態で、当該プリントヘッドによるインク滴の吐出方向とは垂直な面内で回転可能、かつ当該垂直な面に沿った方向へ移動可能なステージを用い、
前記ステージを移動させるとともに、前記プリントヘッドのノズル毎に別々のタイミングまでインク滴を吐出させることにより、前記下側の基板の前記電極から、接続すべき前記電極同士の間隔に応じた長さの導電層を形成する第1描画工程と、
前記第1描画工程の後に、最も前記回転中心から遠い側で接続される前記電極の間で描画されている導電層の終点を中心として、前記吐出方向の垂直面内で前記ステージを回転させることにより、前記上側の基板における複数の前記電極の配列方向を前記複数のノズルの配列方向に平行とする回転工程と、
前記回転工程の後に、前記ステージを移動させるとともに、前記プリントヘッドのノズル毎に別々のタイミングからインク滴を吐出させることにより、前記第1描画工程で形成された各導電層の終点から、前記上側の基板の前記電極を通る前記段差部の直交方向の各直線上まで、接続すべき前記電極同士の間隔に応じた長さの導電層を前記下側の基板の上面に形成する第2描画工程と、
前記第2描画工程の後に、前記プリントヘッドの各ノズルからインク滴を吐出させつつ、前記ステージを移動させることにより、前記第2描画工程で形成された各導電層の終点から前記段差部を跨いで前記上側の基板における段差部の近傍まで、当該段差部の直交方向に導電層を形成するとともに、前記上側の基板における段差部の近傍から当該上側の基板における前記電極まで導電層を形成する第3描画工程とを行うことを特徴とする配線形成方法。
In the wiring formation method as described in any one of Claims 1-7,
As the plurality of substrates,
A plurality of the electrodes are arranged respectively, and the upper substrate is laminated in a state of being rotated in the lamination plane with respect to the lower substrate, and the distance between the electrodes to be connected increases as the distance from the rotation center increases 2 Using two substrates
As the print head,
Using one having a plurality of nozzles arranged in a straight line,
In the wiring formation step,
A stage that can rotate in a plane perpendicular to the direction of ink droplet ejection by the print head and can move in a direction along the vertical plane while the two substrates are supported facing the print head. Use
By moving the stage and ejecting ink droplets at different timings for each nozzle of the print head, the length of the electrodes according to the distance between the electrodes to be connected is reduced from the electrodes on the lower substrate. A first drawing step of forming a conductive layer;
After the first drawing step, the stage is rotated in a vertical plane in the discharge direction around the end point of the conductive layer drawn between the electrodes connected on the side farthest from the rotation center. A rotation step in which the arrangement direction of the plurality of electrodes on the upper substrate is parallel to the arrangement direction of the plurality of nozzles;
After the rotating step, the upper stage is moved from the end point of each conductive layer formed in the first drawing step by moving the stage and discharging ink droplets at different timings for each nozzle of the print head. A second drawing step of forming a conductive layer having a length corresponding to the distance between the electrodes to be connected, on each straight line in the orthogonal direction of the stepped portion passing through the electrode of the substrate on the upper surface of the lower substrate When,
After the second drawing step, the stage is moved while discharging the ink droplets from the nozzles of the print head so as to straddle the stepped portion from the end point of each conductive layer formed in the second drawing step. The conductive layer is formed in the direction perpendicular to the stepped portion to the vicinity of the stepped portion on the upper substrate, and the conductive layer is formed from the vicinity of the stepped portion on the upper substrate to the electrode on the upper substrate. 3. A wiring forming method comprising performing three drawing steps.
請求項10記載の配線形成方法において、
前記第2描画工程で形成された各導電層の終点から前記段差部を跨いで前記上側の基板における段差部の近傍まで、当該段差部の直交方向に形成される導電層と、前記上側の基板における段差部の近傍から当該上側の基板における前記電極まで形成される導電層とが上面視直線状をなすよう、前記第3描画工程を行うことを特徴とする配線形成方法。
In the wiring formation method of Claim 10,
A conductive layer formed in an orthogonal direction of the step portion from the end point of each conductive layer formed in the second drawing step to the vicinity of the step portion in the upper substrate across the step portion, and the upper substrate The wiring forming method, wherein the third drawing step is performed so that a conductive layer formed from the vicinity of the step portion to the electrode on the upper substrate has a linear shape when viewed from above.
請求項1〜11の何れか一項に記載の配線形成方法において、
前記配線形成工程では、
前記段差部の直交方向に上面視で等間隔となるようインク滴を着弾させることにより、導電層を形成することを特徴とする配線形成方法。
In the wiring formation method as described in any one of Claims 1-11,
In the wiring formation step,
A wiring forming method, wherein a conductive layer is formed by landing ink droplets at equal intervals in a top view in an orthogonal direction of the stepped portion.
請求項1〜11の何れか一項に記載の配線形成方法において、
前記配線形成工程では、
前記導電層の形成方向に上面視で等間隔となるようインク滴を着弾させることにより、導電層を形成することを特徴とする配線形成方法。
In the wiring formation method as described in any one of Claims 1-11,
In the wiring formation step,
A wiring forming method, wherein a conductive layer is formed by landing ink droplets at equal intervals in a top view in the formation direction of the conductive layer.
請求項1〜13の何れか一項に記載の配線形成方法において、
前記複数の基板として、
複数の前記電極がそれぞれ配列されたものを用い、
前記プリントヘッドとして、
前記基板内での前記電極の間隔に合わせて直線状に配列された複数のノズルを有するものを用いることを特徴とする配線形成方法。
In the wiring formation method as described in any one of Claims 1-13,
As the plurality of substrates,
Using a plurality of electrodes arranged respectively,
As the print head,
A wiring forming method comprising using a plurality of nozzles arranged in a straight line in accordance with the interval of the electrodes in the substrate.
請求項1〜14の何れか一項に記載の配線形成方法において、
前記配線形成工程では、
前記複数の基板と前記プリントヘッドとの間に電圧を印加して前記インク滴を帯電させるとともに当該インク滴に静電吸引力を作用させて前記インク滴を前記複数の基板に着弾させることを特徴とする配線形成方法。
In the wiring formation method as described in any one of Claims 1-14,
In the wiring formation step,
A voltage is applied between the plurality of substrates and the print head to charge the ink droplets, and an electrostatic attraction force is applied to the ink droplets to land the ink droplets on the plurality of substrates. Wiring formation method.
JP2008221846A 2008-08-29 2008-08-29 Wiring formation method Expired - Fee Related JP5088275B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008221846A JP5088275B2 (en) 2008-08-29 2008-08-29 Wiring formation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008221846A JP5088275B2 (en) 2008-08-29 2008-08-29 Wiring formation method

Publications (2)

Publication Number Publication Date
JP2010056417A true JP2010056417A (en) 2010-03-11
JP5088275B2 JP5088275B2 (en) 2012-12-05

Family

ID=42071993

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008221846A Expired - Fee Related JP5088275B2 (en) 2008-08-29 2008-08-29 Wiring formation method

Country Status (1)

Country Link
JP (1) JP5088275B2 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005294619A (en) * 2004-04-01 2005-10-20 Seiko Epson Corp Method and device for forming wiring
JP2006147650A (en) * 2004-11-16 2006-06-08 Seiko Epson Corp Mounting method of electronic element, manufacturing method of electronic device, circuit board, and electronic equipment
JP2006302989A (en) * 2005-04-18 2006-11-02 Seiko Epson Corp Semiconductor device and its manufacturing process
JP2007012699A (en) * 2005-06-28 2007-01-18 Oki Electric Ind Co Ltd Semiconductor device
JP2009170657A (en) * 2008-01-16 2009-07-30 Ricoh Co Ltd Method and device for forming wiring

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005294619A (en) * 2004-04-01 2005-10-20 Seiko Epson Corp Method and device for forming wiring
JP2006147650A (en) * 2004-11-16 2006-06-08 Seiko Epson Corp Mounting method of electronic element, manufacturing method of electronic device, circuit board, and electronic equipment
JP2006302989A (en) * 2005-04-18 2006-11-02 Seiko Epson Corp Semiconductor device and its manufacturing process
JP2007012699A (en) * 2005-06-28 2007-01-18 Oki Electric Ind Co Ltd Semiconductor device
JP2009170657A (en) * 2008-01-16 2009-07-30 Ricoh Co Ltd Method and device for forming wiring

Also Published As

Publication number Publication date
JP5088275B2 (en) 2012-12-05

Similar Documents

Publication Publication Date Title
TWI313922B (en) Device package structure, device packaging method, droplet ejection head, connector, and semiconductor device
US6660545B2 (en) Semiconductor device and manufacturing method therefor, circuit substrate, and electronic apparatus
TWI286361B (en) An electronic device package and electronic equipment
TWI491007B (en) Electrical interconnect formed by pulsed dispense
US20100140811A1 (en) Semiconductor die interconnect formed by aerosol application of electrically conductive material
US20160329244A1 (en) Stacked Electronic Device and Method for Fabricating the Same
US20080303131A1 (en) Electrically interconnected stacked die assemblies
JP5529835B2 (en) Conductive pattern forming method and conductive pattern forming system
JP2000216330A (en) Stacked semiconductor device and its manufacture
JP6295684B2 (en) Inkjet head and inkjet recording apparatus
JP5447376B2 (en) Wiring formation method
JP5326449B2 (en) Wiring formation method
JP5088275B2 (en) Wiring formation method
WO2010010813A1 (en) Wire forming method
TW200849497A (en) Stacked printed devices on a carrier substrate
JP5200771B2 (en) Wiring forming method, semiconductor device manufacturing method, and wiring forming apparatus
JP4371041B2 (en) Mounting method of semiconductor chip
JP2010232383A (en) Electronic device and manufacturing method therefor
JP2005268543A (en) Insulating layer and material for forming the same
JPWO2010035622A1 (en) Wiring forming method and wiring forming apparatus
JP5541017B2 (en) Insulating layer forming material and insulating layer
JP2008300892A (en) Electric circuit, manufacturing method thereof, and manufacturing device of electric circuit
JP2006140270A (en) Mounting method of electronic device, circuit board, and electronic equipment
JP2011171492A (en) Method of manufacturing three-dimensional semiconductor integrated circuit, and three-dimensional semiconductor integrated circuit
US20190043846A1 (en) A packaging device for integrated power supply system and packaging method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110706

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120605

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120723

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120723

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120814

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120827

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150921

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees