JP2005294619A - Wiring forming method and apparatus therefor - Google Patents
Wiring forming method and apparatus therefor Download PDFInfo
- Publication number
- JP2005294619A JP2005294619A JP2004108885A JP2004108885A JP2005294619A JP 2005294619 A JP2005294619 A JP 2005294619A JP 2004108885 A JP2004108885 A JP 2004108885A JP 2004108885 A JP2004108885 A JP 2004108885A JP 2005294619 A JP2005294619 A JP 2005294619A
- Authority
- JP
- Japan
- Prior art keywords
- data
- electrode
- wiring
- bitmap
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/0711—Apparatus therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
- H10W70/093—Connecting or disconnecting other interconnections thereto or therefrom, e.g. connecting bond wires or bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
Landscapes
- Manufacturing Of Printed Wiring (AREA)
Abstract
【課題】 電子部品の位置ずれがあっても配線形成ができる生産効率が格段に向上する配線形成方法及びその装置を提供する。
【解決手段】 第1の電極を有する第1の電子部品と、第2の電極を有する第2の電子部品を、第1及び第2の電極の相対的位置が固定された状態で、XY軸を含む座標系のXY軸平面に配置する。XY軸平面での、第1の電極(電極形状252)の位置を示す第1の点254のデータと、第2の電極(電極形状262)の位置を示す第2の点264のデータをそれぞれ取得する。第1の点254及び第2の点264のデータを使用して、第1の点254及び第2の点264を結ぶ線イメージのデータを、XY軸平面が複数ピクセルに分割されてなるビットマップのデータ78として取得する。ビットマップのデータ78に従って、導電性微粒子を含む分散液を吐出し、第1及び第2の電極を接続する配線を形成する。
【選択図】 図4PROBLEM TO BE SOLVED: To provide a wiring forming method and an apparatus thereof capable of remarkably improving production efficiency capable of forming a wiring even if there is a displacement of an electronic component.
An XY axis includes a first electronic component having a first electrode and a second electronic component having a second electrode, with the relative positions of the first and second electrodes being fixed. It is arranged on the XY axis plane of the coordinate system including Data of the first point 254 indicating the position of the first electrode (electrode shape 252) and data of the second point 264 indicating the position of the second electrode (electrode shape 262) on the XY-axis plane are respectively obtained. get. A bitmap formed by dividing data of a line image connecting the first point 254 and the second point 264 into a plurality of pixels using the data of the first point 254 and the second point 264. Obtained as data 78. In accordance with the bitmap data 78, a dispersion liquid containing conductive fine particles is discharged to form a wiring connecting the first and second electrodes.
[Selection] Figure 4
Description
本発明は、電子機器に組み込まれているIC(集積回路)等の半導体チップを含む電子部品における配線形成方法及びその装置に関する。 The present invention relates to a wiring formation method and apparatus for an electronic component including a semiconductor chip such as an IC (integrated circuit) incorporated in an electronic device.
半導体チップを正しくリードフレームに対して位置決めしてマウントし、配線処理としてのワイヤボンディングを行なうワイヤボンダは近年良く知られている。このワイヤボンダを高性能化したものに半導体チップの位置ずれ量を補正するための位置合わせ操作を自動化してボンディングを行なう、いわゆるフルオートワイヤボンダと称するボンダも近年半導体製造分野において多用されている。 2. Description of the Related Art In recent years, a wire bonder that correctly positions and mounts a semiconductor chip with respect to a lead frame and performs wire bonding as a wiring process is well known. In recent years, a so-called full-auto wire bonder, which performs bonding by automating a positioning operation for correcting the amount of misalignment of a semiconductor chip to a high-performance wire bonder, has been widely used in the semiconductor manufacturing field in recent years.
これは、CCDカメラ等の撮像センサを利用する画像処理装置を併設し、リードフレーム上に接合されたIC等の半導体チップを含むボンディング対象物を局所的に撮像し、半導体チップのリードフレームに対する相対的な位置ずれ量をボンディング開始以前に撮像した画像を用いて決定された位置から検出するものである。例えば、2点間の位置補正を行って結線する方法としては特許文献1がある。
しかし、基板上に任意に配置された電子部品の電極間の配線を導体インクにより結線する方法においては具体的な配線方法は示されていない。 However, a specific wiring method is not shown in the method of connecting the wiring between the electrodes of the electronic components arbitrarily arranged on the substrate with the conductive ink.
基板上に配置される電子部品が設計値どおりの位置に配置されていると仮定すると、結線すべきデータに基づいて、導体インクをインクジェット法等により印字することで結線される。 Assuming that the electronic components arranged on the substrate are arranged at the positions as designed, wiring is performed by printing the conductor ink by the ink jet method or the like based on the data to be connected.
しかしながら、基板上に配置される電子部品の配置位置には機械装置誤差、部品の誤差、基板の誤差、環境による基板、部品の収縮拡大等々の誤差があり本来設計値通りに結線すべき電極位置が来ることは不可能である。 However, there are errors such as mechanical equipment errors, component errors, board errors, board due to environment, shrinkage and expansion of parts, etc., on the placement position of electronic components placed on the board. It is impossible to come.
本発明の目的は、電子部品の位置ずれがあっても配線形成ができる生産効率が格段に向上する配線形成方法及びその装置を提供することにある。 SUMMARY OF THE INVENTION An object of the present invention is to provide a wiring forming method and an apparatus therefor that can greatly improve the production efficiency capable of forming a wiring even if the electronic component is misaligned.
(1)本発明に係わる配線形成方法は、(a)第1の電極を有する第1の電子部品と、第2の電極を有する第2の電子部品を、該第1及び第2の電極の相対的位置が固定された状態で、XY軸を含む座標系のXY軸平面に配置すること、
(b)前記XY軸平面での、前記第1の電極の位置を示す第1の点のデータと、前記第2の電極の位置を示す第2の点のデータをそれぞれ取得すること、
(c)前記第1及び第2の点のデータを使用して、該第1及び第2の点を結ぶ線イメージのデータを、前記XY軸平面が複数ピクセルに分割されてなるビットマップのデータとして取得すること、及び、
(d)前記ビットマップのデータに従って、導電性微粒子を含む分散液を吐出することで、前記第1及び第2の電極を接続する配線を形成すること、
を含む。本発明によれば、実装すべき電子部品を基板上に配置してこれを固定し、更にこの電子部品の電極を露出させて上記基板上にこの電極の配線を形成するので、電子部品を配置して固定後に配線する実装プロセスが実現される。その結果、プリント配線基板上に部品配置で始まる従来の実装プロセスとは逆の順序で容易に電子部品を実装することができる。従って、電子部品の位置ずれがあっても配線形成ができ生産効率が格段に向上することが可能となる。また、配線を外部メーカーに依存することなく任意に作製することができ、その検査や修正も容易に行え、一貫した生産管理の下で製造原価の低減を図ることができる。
(2)この配線形成方法は、
前記第1の電子部品は、半導体チップ又は配線基板でもよい。
(3)この配線形成方法は、
前記第2の電子部品は、半導体チップ又は配線基板でもよい。
(4)この配線形成方法は、
前記(c)工程は、
前記第1及び第2の点を結ぶ幾何学的線のデータを算出し、該幾何学的線のデータを、前記ビットマップのデータに変換してもよい。
(5)この配線形成方法は、
前記(c)工程は、
前記第1及び第2の点の位置に相当する第1及び第2のピクセルを選択し、該第1及び第2のピクセルを接続する複数の第3のピクセルを選択することで、前記ビットマップのデータを取得してもよい。
(6)本発明に係る配線形成装置は、第1の電極を有する第1の電子部品と、第2の電極を有する第2の電子部品を、該第1及び第2の電極の相対的位置が固定された状態で、XY軸を含む座標系のXY軸平面に配置するためのステージと、
前記第1及び第2の電極を撮像するための撮像部と、
前記撮像された第1及び第2の電極の画像データを記憶するための記憶部と、
前記XY軸平面での、前記第1の電極の位置を示す第1の点のデータと、前記第2の電極の位置を示す第2の点のデータをそれぞれ取得する位置データ取得手段と、
前記第1及び第2の点のデータを使用して、該第1及び第2の点を結ぶ線イメージのデータを、XY軸平面が複数ピクセルに分割されてなるビットマップのデータとして取得する描画データ取得手段と、
前記ビットマップのデータに従って、導電性微粒子を含む分散液を吐出することで、前記第1及び第2の電極を接続する配線を形成する描画部と、
を備える。
(7)この配線形成装置は、
前記第1及び第2の点を結ぶ幾何学的線のデータを算出し、該幾何学的線のデータを、前記ビットマップのデータに変換するビットマップ変換手段を備えてもよい。
(8)この配線形成装置は、
前記第1及び第2の点の位置に相当する第1及び第2のピクセルを選択し、該第1及び第2のピクセルを接続する複数の第3のピクセルを選択することで、前記ビットマップのデータを取得するビットマップ選択手段を備えてもよい。
(1) In the wiring forming method according to the present invention, (a) a first electronic component having a first electrode and a second electronic component having a second electrode are connected to the first and second electrodes. With the relative position fixed, arranged on the XY axis plane of the coordinate system including the XY axes,
(B) obtaining data of a first point indicating the position of the first electrode and data of a second point indicating the position of the second electrode on the XY axis plane,
(C) Using the data of the first and second points, the data of the line image connecting the first and second points is converted into the bitmap data obtained by dividing the XY axis plane into a plurality of pixels. Obtaining as, and
(D) forming a wiring for connecting the first and second electrodes by discharging a dispersion liquid containing conductive fine particles according to the data of the bitmap;
including. According to the present invention, the electronic component to be mounted is placed on the substrate and fixed, and the electrode of the electronic component is exposed to form the wiring of the electrode on the substrate. Thus, the mounting process of wiring after fixing is realized. As a result, electronic components can be easily mounted on the printed wiring board in the reverse order of the conventional mounting process starting with component placement. Therefore, wiring can be formed even if the electronic components are misaligned, and production efficiency can be greatly improved. In addition, the wiring can be arbitrarily produced without depending on an external manufacturer, the inspection and correction can be easily performed, and the manufacturing cost can be reduced under the consistent production management.
(2) This wiring formation method
The first electronic component may be a semiconductor chip or a wiring board.
(3) This wiring formation method is:
The second electronic component may be a semiconductor chip or a wiring board.
(4) This wiring forming method is:
The step (c)
The geometric line data connecting the first and second points may be calculated, and the geometric line data may be converted into the bitmap data.
(5) This wiring forming method is:
The step (c)
Selecting the first and second pixels corresponding to the positions of the first and second points, and selecting a plurality of third pixels connecting the first and second pixels, whereby the bitmap You may acquire the data.
(6) The wiring forming apparatus according to the present invention includes a first electronic component having a first electrode and a second electronic component having a second electrode, the relative positions of the first and second electrodes. In a state where is fixed, a stage for placing on the XY axis plane of the coordinate system including the XY axes,
An imaging unit for imaging the first and second electrodes;
A storage unit for storing image data of the captured first and second electrodes;
Position data acquisition means for respectively acquiring data of a first point indicating the position of the first electrode and data of a second point indicating the position of the second electrode on the XY axis plane;
A drawing that uses the data of the first and second points to acquire data of a line image connecting the first and second points as bitmap data in which the XY-axis plane is divided into a plurality of pixels. Data acquisition means;
According to the data of the bitmap, a drawing unit that forms a wiring connecting the first and second electrodes by discharging a dispersion liquid containing conductive fine particles;
Is provided.
(7) This wiring forming apparatus
There may be provided bitmap conversion means for calculating data of a geometric line connecting the first and second points and converting the data of the geometric line into the bitmap data.
(8) This wiring forming apparatus
Selecting the first and second pixels corresponding to the positions of the first and second points, and selecting a plurality of third pixels connecting the first and second pixels, whereby the bitmap There may be provided bitmap selection means for acquiring the data.
以下に、本発明の実施の形態について図面を参照して説明する。 Embodiments of the present invention will be described below with reference to the drawings.
(第1の実施の形態)
図1は、本発明を適用した第1の実施の形態に係る電子部品を説明する図である。本実施の形態では、第1の電子部品(配線基板50)と、第2の電子部品(半導体チップ60)が用意される。配線基板50は、300℃程度の熱処理に対する耐性があればよく、シリコンウェハー、石英ガラス、ガラス、ポリイミドフィルム、金属板など各種のものを用いることができる。また、基板表面に半導体膜、金属膜、誘電体膜、有機膜などが下地層として形成されていてもよい。インクジェット吐出により形成されるラインの形状、線幅、膜厚は基板の親液性、撥液性に依存するところが大きい。バルジ等の乱れの少ない安定したラインを形成するためには、できるだけ基板が親液性であるほうが好ましいが、その場合、液滴が基板上で濡れ広がるため、線幅が微細で、かつ圧膜のラインを形成することが困難となる。逆に基板の撥液性が強すぎると、液体が基板上で動き易くなりバルジ(集中部)の発生率が極めて大きくなる。以上のことを考慮すると、液体の基板に対する接触角が30deg〜60degとなる程度に基板が撥液性を有することが好ましい。
(First embodiment)
FIG. 1 is a diagram illustrating an electronic component according to a first embodiment to which the present invention is applied. In the present embodiment, a first electronic component (wiring board 50) and a second electronic component (semiconductor chip 60) are prepared. The
基板表面の撥液、親液処理は、UV照射、プラズマ重合処理、テフロン(登録商標)加工処理、あるいは有機分子膜の形成等の方法で行うことが好ましい。ここでの有機分子膜は、基板に結合可能な官能基と、その反対側に親液基あるいは撥駅基といった基板の表面性を改質する官能基と、これらの官能基を結ぶ直鎖あるいは分岐を有し、環構造を有する炭素の結合構造を備えており、基板に結合して自己組織化して分子膜、例えば単分子膜を形成するもの、例えばシランカップリング剤が好ましい。第1の電極(電極52)は、配線基板50の一方の面に形成される。なお、配線基板50の一方の面の電極52の他に、他方の面に電極を形成してもよいが、この他方の面に形成される電極は本発明の必須の構成要件ではない。電極52は、スパッタリング等により配線基板50に銅などの導電性の膜を被着し、これをエッチングして形成することができる。この場合には、配線基板50に電極52が直接形成され、2層基板となる。
The liquid repellency and lyophilic treatment on the substrate surface is preferably performed by a method such as UV irradiation, plasma polymerization treatment, Teflon (registered trademark) processing treatment, or formation of an organic molecular film. The organic molecular film here is a functional group that can bind to the substrate, a functional group that modifies the surface properties of the substrate, such as a lyophilic group or a repellent group, on the opposite side, and a linear chain that connects these functional groups. A branched carbon structure having a ring structure is preferable, and a molecular film, for example, a monomolecular film, which is bonded to a substrate and self-assembles to form a monomolecular film, for example, a silane coupling agent is preferable. The first electrode (electrode 52) is formed on one surface of the
本実施の形態に係る配線形成装置の概略を説明する。図2は、本実施の形態に係る配線形成装置を説明するブロック図である。図2に示すように、配線基板50と半導体チップ60は、配線基板50における電極52が形成されている面と、半導体チップ60における電極62が形成された面とは、同じ方向を向いている。言い換えると、配線基板50における電極52が形成された面とは反対側の面と、半導体チップ60における電極62が形成された面とは、反対の方向を向くとともに、配線基板50に半導体チップ60は載置している。
An outline of the wiring forming apparatus according to the present embodiment will be described. FIG. 2 is a block diagram illustrating the wiring forming apparatus according to the present embodiment. As shown in FIG. 2, in the
撮像部(カメラ20)は、配線基板50における電極52が形成された面と、半導体チップ60における電極62が形成された面と、に対面可能な方向であって、両方の面に実際に対面して、配置されている。すなわち、カメラ20は、配線基板50における電極52が形成された面に対面するように配置されている。且つ、半導体チップ60における電極62が形成された面に対面するように配置されている。
The imaging unit (camera 20) is a direction that can face the surface of the
配線基板50及び半導体チップ60は、それぞれ、電極52が形成された面又は電極62が形成された面に沿って、平行移動できるようにステージ10に保持されている。
The
この状態で、カメラ20は、XY軸平面に直交する1つの軸に沿って、電極52の形成面及び電極62の形成面を撮像する。コンピュータ30は、この撮像された画像データ70(図4(A)参照)をもとに、所定の処理を行い、描画部(インクジェット装置22)を用いて電極52と電極62をそれぞれ配線形成する。
In this state, the
さらに、本実施の形態に係るカメラ20により撮像された電極52の形成面及び電極62の形成面の画像データ70を、ソフトウェア的に電極52と電極62を配線形成する過程について説明する。図3は、本実施の形態に係る配線形成方法を説明するフローチャートである。
Further, the process of forming the wiring of the
本実施の形態では、図3に示すように、まず、ステップS100では、半導体チップ60を搭載した配線基板50をステージ10に配置する。
In the present embodiment, as shown in FIG. 3, first, in step S <b> 100, the
次に、ステップS110では、ステップS100で半導体チップ60を搭載した配線基板50が配置されたステージ10を、予め決められた所定の位置に駆動制御部14及びキャリア12を用いて移動する。所定の位置は、予め基礎情報記憶部44に記憶されている電極52及び電極62の位置情報を示す。
Next, in step S110, the
次に、ステップS120では、ステップS110で所定の位置におかれた配線基板50の電極52の形成面及び半導体チップ60の電極62の形成面を、カメラ20を用いて撮像する。撮像された画像データ70は、画像記憶部42に取り込む。
Next, in step S120, the formation surface of the
次に、ステップS130では、ステップS120で取り込んだ図4(A)に示めす画像データ70を画像処理することにより、画像データ70の電極形状252の中心位置(第1の点254)を取得する。又は、画像データ70の電極形状262の中心位置(第2の点264)を取得する。
Next, in step S130, the center position (first point 254) of the
次に、ステップS140では、ステップS130で求めた画像データ70の第1の点254の位置情報を記憶部40に取り込む。又は、ステップS130で求めた画像データ70の第2の点264の位置情報を記憶部40に取り込む。
Next, in step S140, the position information of the
次に、ステップS150は、予め基礎情報記憶部44に記憶されている第1の点254及び第2の点264の位置情報を記憶部40に取り込む処理が、全ての電極52及び電極62について終了するまで、ステップS110からステップS140の処理を繰り返すための判定処理である。判定内容は、予め基礎情報記憶部44に記憶されている電極52及び電極62の位置情報に対応する第1の点254及び第2の点264の位置情報を記憶部40に取り込む処理が終了している状態を「YES」とする。この場合は、ステップS160へ進む。又は、予め基礎情報記憶部44に記憶されている電極52及び電極62の位置情報に対応する第1の点254及び第2の点264の位置情報を記憶部40に取り込む処理が終了していない状態を「NO」とする。この場合は、ステップS110へ進む。
Next, in step S <b> 150, the process of taking the position information of the
次に、ステップS160では、ステップS150により「YES」と判断された場合、ステップS140で取得した第1の点254及び第2の点264のデータを使用して、第1の点254及び第2の点264を結ぶ線イメージのデータを、XY軸平面が複数ピクセルに分割されてなるビットマップのデータ78として取得する。例えば、図4(A)に示すように、第1の点254及び第2の点264を結ぶ幾何学的線のデータ76を算出し、図4(B)に示すように、幾何学的線のデータ76を、ビットマップのデータ78に変換して取得する。
Next, in step S160, when “YES” is determined in step S150, the
次に、ステップS170では、ステップS160で取得したビットマップのデータ78を用いて、コンピュータ30の制御によりインクジェット装置22は、ビットマップにマークされたポイントのみ導電性微粒子を含む分散液を吐出することで、電極52及び電極62を接続する配線を形成する。
Next, in step S170, using the
本実施の形態に係わる配線形成方法は上述した内容であり、以下その装置について説明する。図2に示すように、配線形成装置は、ステージ10と、キャリア12と、駆動制御部14と、撮像部(カメラ20)と、コンピュータ30と、描画部(インクジェット装置22)とを有する。
The wiring forming method according to this embodiment has the above-described contents, and the apparatus will be described below. As shown in FIG. 2, the wiring forming apparatus includes a
ステージ10は、XY軸を含む座標系のXY軸平面に、電極52を有する配線基板50と、電極62を有する半導体チップ60を、電極52と電極62が、相対的に位置が固定された状態で配置する。
The
キャリア12は、ステージ10を配線基板50の電極52及び半導体チップ60の電極62が形成された面に平行に移動させる。
The
駆動制御部14は、ステージ10のキャリア12に接続されている。駆動制御部14は、コンピュータ30からの指示により、キャリア12を用いて、配線基板50及び半導体チップ60を配置するステージ10のXY座標方向の駆動を制御する。
The
カメラ20は、配線基板50の電極52の形成面及び半導体チップ60の電極62の形成面を撮像する。
The
コンピュータ30は、演算部32と、記憶部40とを備えている。
The
演算部32は、位置データ取得手段として、画像記憶部42に記憶された画像データ70を画像処理することにより、画像データ70の電極形状252の中心位置(第1の点254)を求める。または、画像記憶部42に記憶された画像データ70を画像処理することにより、画像データ70の電極形状262の中心位置(第1の点264)を求める。中心位置を求めるには、電極形状の輪郭をあらわす輪郭線の一定距離ごとに、原点からの位置データを求め、それらの位置データを加算して平均値を求めればよい。
The
また、描画データ取得手段として、第1の点254及び第2の点264のデータを使用して、第1の点254及び第2の点264を結ぶ線イメージのデータを、XY軸平面が複数ピクセルに分割されてなるビットマップのデータ78として取得する。例えば、ビットマップ変換手段として、第1の点254及び第2の点264を結ぶ幾何学的線のデータ76を算出し、幾何学的線のデータ76を、ビットマップのデータ78に変換して取得する。
Further, as drawing data acquisition means, the data of the
記憶部40は、データ読み取り可能なRAM,ROM、磁気ディスクなどの記憶媒体(記録媒体)を有しており、この記憶媒体は、磁気的、光学的記録媒体、もしくは半導体メモリ等で構成されている。記憶部40は、画像記憶部42と、基礎情報記憶部44とを備えている。画像記憶部42は、配線基板50の電極52及び半導体チップ60の電極62をカメラ20により取り込むことにより生成された画像を、ビットマップデータとして記憶する。なお、カメラ20により読み込まれた電子部品を、図4(A)に示すように、画像データ70における、配線基板形状250と、電極形状252と、半導体チップ形状260と、電極形状262とで示す。なお、図4(A)では、説明の便宜上、配線基板形状250と半導体チップ形状260を、やや極端に傾斜させて示してある。基礎情報記憶部44は、配線基板50及び半導体チップ60の位置情報、電極52及び電極62の位置情報、電極52及び電極62の配線情報などを図示しないデータサーバーからネットワークを介して取得する。
The
インクジェット装置22は、ビットマップのデータ78に従って、導電性微粒子を含む分散液(例えば、金属インク)を吐出することで、電極52及び電極62を接続する配線を形成する。導電性微粒子は、金や銀等の酸化しにくく、電気抵抗の低い材料から形成されていてもよい。金の微粒子を含む分散液として、真空冶金株式会社の「パーフェクトゴールド」、銀の微粒子を含む分散液として、同社の「パーフェクトシルバー」を使用してもよい。なお、微粒子とは、特に大きさを限定したものではなく、分散媒とともに吐出できる粒子である。配線形成は、インクジェット法やバブルジェット(登録商標)法などの導電性微粒子を含む分散液の吐出(例えば、その液滴の吐出)によって行ってもよいし、マスク印刷やスクリーン印刷によって行ってもよい。導電性微粒子は、反応を抑制するために、コート材によって被覆されていてもよい。分散媒は、乾燥しにくく再溶解性のあるものであってもよい。導電性微粒子は、分散媒中に均一に分散していてもよい。
The
さらに、コンピュータ30は、表示部24と、入力部26とに接続されている。
Further, the
表示部24は、例えばCRT(Cathode-Ray Tube)、液晶ディスプレイなどで構成されており、例えば操作画面、データ入力画面などを表示する。表示部24には、この他にも、カメラ20により撮像された電極52の形成面及び電極62の形成面の画像や、画像処理途中段階での処理状況の表示や、最終的に認識された電極52の形成面及び電極62の形成面の形状画像を表示することができる。
The
入力部26は、図示しないが、文字や数字を入力するためのキーボード、表示部24の画面上に表示されたカーソルで種々の操作をするマウス、ネットワーク経由でホストコンピュータなどと接続することが可能である。
Although not shown, the
(第2の実施の形態)
図5は、本発明を適用した第2の実施の形態に係る配線形成方法を説明するフローチャートである。
(Second Embodiment)
FIG. 5 is a flowchart for explaining a wiring forming method according to the second embodiment to which the present invention is applied.
本実施の形態では、図5に示すように、ステップS260は、ステップS150により「YES」と判断された場合、ステップS140で取得した第1の点254及び第2の点264のデータを使用する。第1の点254及び第2の点264を結ぶ線イメージのデータを、XY軸平面が複数ピクセルに分割されてなるビットマップのデータ378として取得する。例えば、図6(A)に示すように、第1の点254及び第2の点264のデータを使用する。図6(B)に示すように、第1の点254及び第2の点264の位置に対応する第1のピクセル354及び第2のピクセル364を選択する。第1のピクセル354及び第2のピクセル364を接続する複数の第3のピクセル374を選択することで、ビットマップのデータ378を取得する(図6(C)参照)。その他の配線形成方法及び構成については、第1の実施の形態で説明した内容を適用することができる。
In this embodiment, as shown in FIG. 5, step S260 uses the data of the
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。さらに、本発明は、実施の形態で説明した技術的事項のいずれかを限定的に除外した内容を含む。あるいは、本発明は、上述した実施の形態から公知技術を限定的に除外した内容を含む。 The present invention is not limited to the above-described embodiments, and various modifications can be made. For example, the present invention includes configurations that are substantially the same as the configurations described in the embodiments (for example, configurations that have the same functions, methods, and results, or configurations that have the same purposes and results). In addition, the invention includes a configuration in which a non-essential part of the configuration described in the embodiment is replaced. In addition, the present invention includes a configuration that exhibits the same operational effects as the configuration described in the embodiment or a configuration that can achieve the same object. Further, the invention includes a configuration in which a known technique is added to the configuration described in the embodiment. Furthermore, the present invention includes contents that exclude any of the technical matters described in the embodiments in a limited manner. Or this invention includes the content which excluded the well-known technique limitedly from embodiment mentioned above.
10…ステージ 12…キャリア 14…駆動制御部 20…カメラ 22…インクジェット装置 24…表示部 26…入力部 30…コンピュータ 32…演算部 40…記憶部 42…画像記憶部 44…基礎情報記憶部 50…配線基板 52…電極 60…半導体チップ 62…電極 70…画像データ 76…幾何学的線のデータ 78…ビットマップのデータ 250…配線基板形状 252…電極形状 254…第1の点 260…半導体チップ形状 262…電極形状 264…第2の点 354…第1のピクセル 364…第2のピクセル 374…第3のピクセル 378…ビットマップのデータ
DESCRIPTION OF
Claims (8)
(b)前記XY軸平面での、前記第1の電極の位置を示す第1の点のデータと、前記第2の電極の位置を示す第2の点のデータをそれぞれ取得すること、
(c)前記第1及び第2の点のデータを使用して、該第1及び第2の点を結ぶ線イメージのデータを、前記XY軸平面が複数ピクセルに分割されてなるビットマップのデータとして取得すること、及び、
(d)前記ビットマップのデータに従って、導電性微粒子を含む分散液を吐出することで、前記第1及び第2の電極を接続する配線を形成すること、
を含む配線形成方法。 (A) An XY axis of a first electronic component having a first electrode and a second electronic component having a second electrode, with the relative positions of the first and second electrodes fixed. Arranged in the XY axis plane of the coordinate system including
(B) obtaining data of a first point indicating the position of the first electrode and data of a second point indicating the position of the second electrode on the XY axis plane,
(C) Using the data of the first and second points, the data of the line image connecting the first and second points is converted into the bitmap data obtained by dividing the XY axis plane into a plurality of pixels. Obtaining as, and
(D) forming a wiring for connecting the first and second electrodes by discharging a dispersion liquid containing conductive fine particles according to the data of the bitmap;
A wiring forming method including:
前記第1の電子部品は、半導体チップ又は配線基板である配線形成方法。 In the wiring formation method of Claim 1,
The wiring forming method, wherein the first electronic component is a semiconductor chip or a wiring board.
前記第2の電子部品は、半導体チップ又は配線基板である配線形成方法。 In the wiring formation method of Claim 1 or Claim 2,
The wiring forming method, wherein the second electronic component is a semiconductor chip or a wiring board.
前記(c)工程は、
前記第1及び第2の点を結ぶ幾何学的線のデータを算出し、該幾何学的線のデータを、前記ビットマップのデータに変換する配線形成方法。 In the wiring formation method in any one of Claims 1-3,
The step (c)
A wiring forming method of calculating data of a geometric line connecting the first and second points and converting the data of the geometric line into data of the bitmap.
前記(c)工程は、
前記第1及び第2の点の位置に対応する第1及び第2のピクセルを選択し、該第1及び第2のピクセルを接続する複数の第3のピクセルを選択することで、前記ビットマップのデータを取得する配線形成方法。 In the wiring formation method in any one of Claims 1-3,
The step (c)
Selecting the first and second pixels corresponding to the positions of the first and second points, and selecting a plurality of third pixels connecting the first and second pixels, thereby generating the bitmap; A wiring formation method for acquiring the data.
前記第1及び第2の電極を撮像するための撮像部と、
前記撮像された第1及び第2の電極の画像データを記憶するための記憶部と、
前記XY軸平面での、前記第1の電極の位置を示す第1の点のデータと、前記第2の電極の位置を示す第2の点のデータをそれぞれ取得する位置データ取得手段と、
前記第1及び第2の点のデータを使用して、該第1及び第2の点を結ぶ線イメージのデータを、XY軸平面が複数ピクセルに分割されてなるビットマップのデータとして取得する描画データ取得手段と、
前記ビットマップのデータに従って、導電性微粒子を含む分散液を吐出することで、前記第1及び第2の電極を接続する配線を形成する描画部と、
を備える配線形成装置。 Coordinates including the XY axes of the first electronic component having the first electrode and the second electronic component having the second electrode with the relative positions of the first and second electrodes fixed. A stage for placement on the XY axis plane of the system;
An imaging unit for imaging the first and second electrodes;
A storage unit for storing image data of the captured first and second electrodes;
Position data acquisition means for respectively acquiring data of a first point indicating the position of the first electrode and data of a second point indicating the position of the second electrode on the XY axis plane;
A drawing that uses the data of the first and second points to acquire data of a line image connecting the first and second points as bitmap data in which the XY-axis plane is divided into a plurality of pixels. Data acquisition means;
According to the data of the bitmap, a drawing unit that forms a wiring connecting the first and second electrodes by discharging a dispersion liquid containing conductive fine particles;
A wiring forming apparatus comprising:
前記描画データ取得手段は、
前記第1及び第2の点を結ぶ幾何学的線のデータを算出し、該幾何学的線のデータを、前記ビットマップのデータに変換するビットマップ変換手段を備える配線形成装置。 The wiring forming apparatus according to claim 6, wherein
The drawing data acquisition means includes
A wiring forming apparatus comprising bit map conversion means for calculating data of a geometric line connecting the first and second points and converting the data of the geometric line into data of the bit map.
前記描画データ取得手段は、
前記第1及び第2の点の位置に相当する第1及び第2のピクセルを選択し、該第1及び第2のピクセルを接続する複数の第3のピクセルを選択することで、前記ビットマップのデータを取得するビットマップ選択手段を備える配線形成装置。 The wiring forming apparatus according to claim 6, wherein
The drawing data acquisition means includes
Selecting the first and second pixels corresponding to the positions of the first and second points, and selecting a plurality of third pixels connecting the first and second pixels, whereby the bitmap A wiring formation apparatus comprising bitmap selection means for acquiring the data of the above.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004108885A JP2005294619A (en) | 2004-04-01 | 2004-04-01 | Wiring forming method and apparatus therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004108885A JP2005294619A (en) | 2004-04-01 | 2004-04-01 | Wiring forming method and apparatus therefor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005294619A true JP2005294619A (en) | 2005-10-20 |
Family
ID=35327200
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004108885A Withdrawn JP2005294619A (en) | 2004-04-01 | 2004-04-01 | Wiring forming method and apparatus therefor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005294619A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010056417A (en) * | 2008-08-29 | 2010-03-11 | Konica Minolta Holdings Inc | Method of forming wiring |
| JP2010129752A (en) * | 2008-11-27 | 2010-06-10 | Seiko Epson Corp | Wiring structure between steps and wiring method thereof |
-
2004
- 2004-04-01 JP JP2004108885A patent/JP2005294619A/en not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010056417A (en) * | 2008-08-29 | 2010-03-11 | Konica Minolta Holdings Inc | Method of forming wiring |
| JP2010129752A (en) * | 2008-11-27 | 2010-06-10 | Seiko Epson Corp | Wiring structure between steps and wiring method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108231852B (en) | Manufacturing method of display panel | |
| CN1206716C (en) | Electronic device and its producing method and electronic equipment | |
| CN107535080B (en) | Electronic circuit module | |
| JP4083638B2 (en) | Flexible wiring board, semiconductor chip mounting flexible wiring board, display device, semiconductor chip mounting method | |
| US20090166859A1 (en) | Semiconductor device and method of manufacturing the same | |
| CN1683961A (en) | Electronic component, mounted structure, electro-optical device, and electronic device | |
| KR101020854B1 (en) | How to align the inkjet head | |
| JP4443324B2 (en) | Flexible wiring board and manufacturing method thereof, semiconductor chip mounting flexible wiring board, electronic device | |
| JPH1041634A (en) | Multilayer pattern forming method and electronic component | |
| JP2005294619A (en) | Wiring forming method and apparatus therefor | |
| KR102327960B1 (en) | Pattern forming apparatus, pattern forming method and ejection data generation method | |
| CN100341128C (en) | Manufacturing method and manufacturing apparatus for semiconductor device | |
| JP2009302395A (en) | Mounting board | |
| JP5050995B2 (en) | Bumped electronic component mounting apparatus and mounting method | |
| US6858947B2 (en) | Semiconductor device | |
| JP2008101962A (en) | Alignment mark recognizing method | |
| JP2022114596A (en) | Thermal print head and its manufacturing method | |
| JP2009170657A (en) | Wiring forming method and forming apparatus therefor | |
| JP2001053099A (en) | Formation of bump electrode | |
| TWI323378B (en) | Pad structure and a display substrate and a liquid crystal display device comprising the same | |
| KR102476630B1 (en) | Pattern forming apparatus, pattern forming method, and discharge data generating method | |
| TW202532839A (en) | Etching analysis system and etching analysis method | |
| JP5036336B2 (en) | Semiconductor chip alignment method | |
| CN119893859A (en) | Etching analysis system and etching analysis method | |
| CN119893860A (en) | Etching analysis system and etching analysis method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060112 |
|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070605 |