JP2006147648A - Manufacturing method of electronic device, electronic device, manufacturing apparatus of electronic device, and electronic equipment - Google Patents

Manufacturing method of electronic device, electronic device, manufacturing apparatus of electronic device, and electronic equipment Download PDF

Info

Publication number
JP2006147648A
JP2006147648A JP2004331963A JP2004331963A JP2006147648A JP 2006147648 A JP2006147648 A JP 2006147648A JP 2004331963 A JP2004331963 A JP 2004331963A JP 2004331963 A JP2004331963 A JP 2004331963A JP 2006147648 A JP2006147648 A JP 2006147648A
Authority
JP
Japan
Prior art keywords
electronic device
pattern
inspection
dummy pattern
liquid material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004331963A
Other languages
Japanese (ja)
Inventor
Hirofumi Kurosawa
弘文 黒沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004331963A priority Critical patent/JP2006147648A/en
Publication of JP2006147648A publication Critical patent/JP2006147648A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/76—Apparatus for connecting with build-up interconnects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2499—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
    • H01L2224/24996—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/24998—Reinforcing structures, e.g. ramp-like support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2512—Layout
    • H01L2224/25175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7615—Means for depositing
    • H01L2224/76151—Means for direct writing
    • H01L2224/76155—Jetting means, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting a build-up interconnect during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a manufacturing method of an electronic device realizing efficient manufacture while detecting a print missing portion occurring in an actual pattern easily, and to provide an electronic device, a manufacturing apparatus of an electronic device, and an electronic apparatus. <P>SOLUTION: State of a dummy pattern 8 formed by a second ejection process is inspected and its quality is determined. Since quality of the state of an actual pattern 34 is estimated and determined on the basis of that determination, quality of the state of the actual pattern 34 can be determined even if missing of print is not inspected for each portion of the actual pattern 34. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、電子デバイス装置の製造方法、電子デバイス装置、電子デバイス装置の製造装置及び電子機器に関する。   The present invention relates to an electronic device apparatus manufacturing method, an electronic device apparatus, an electronic device apparatus manufacturing apparatus, and an electronic apparatus.

電子機器は年々薄型化、軽量化の傾向にあり、これに伴って、電子機器に搭載される各種電子デバイス装置についても薄型化、軽量化が要求されている。例えば、ウエハの状態でシリコンの裏面を削り、厚さを５０μｍ以下としたＩＣチップ（電子デバイス）を基板に搭載した電子デバイス装置等が知られている。   As electronic devices tend to be thinner and lighter year by year, various electronic device devices mounted on electronic devices are also required to be thinner and lighter. For example, an electronic device device is known in which an IC chip (electronic device) having a thickness of 50 μm or less is mounted on a substrate by scraping the back surface of silicon in a wafer state.

当該電子デバイス装置と外部（例えば電源等）との電気的接続は、基板上に形成された電極を介してなされる。具体的には、外部と接続される電極が基板上に形成され、電子デバイスと当該電極とが配線により接続される。隣接する配線の間は、例えば絶縁層により適宜絶縁される。この配線及び絶縁層は、例えば金属（配線用）や樹脂（絶縁層用）を含んだ液体材料をノズル等により基板及び電子デバイスへ吐出することにより、所望のパターン（実パターン）に形成される（例えば、特許文献１参照。）。   Electrical connection between the electronic device apparatus and the outside (for example, a power source) is made through electrodes formed on the substrate. Specifically, an electrode connected to the outside is formed on the substrate, and the electronic device and the electrode are connected by wiring. Adjacent wires are appropriately insulated by, for example, an insulating layer. The wiring and the insulating layer are formed into a desired pattern (actual pattern) by discharging a liquid material containing, for example, metal (for wiring) or resin (for insulating layer) to the substrate and the electronic device using a nozzle or the like. (For example, refer to Patent Document 1).

一方、この方法では、例えばノズル内で液体材料が固化し、当該ノズル内が詰まることがある。ノズル内が詰まると、当該ノズルから吐出される液体材料の量が減少し、実パターンを形成したときに印字抜けの部分が形成されることがある。このため、液体材料を吐出する際には、いきなり実パターンを形成するのではなく、一度実パターンを形成する場所とは別の場所に液体材料を吐出し（フラッシング）、液体材料の吐出量を安定させてから基板上に液体材料を吐出している。
特開２００４−２８１５３９号公報 On the other hand, in this method, for example, the liquid material may solidify in the nozzle and the nozzle may be clogged. When the inside of the nozzle is clogged, the amount of liquid material ejected from the nozzle is reduced, and when a real pattern is formed, a print missing portion may be formed. For this reason, when the liquid material is discharged, the actual pattern is not suddenly formed, but the liquid material is discharged (flushing) to a place different from the place where the actual pattern is once formed, and the discharge amount of the liquid material is reduced. The liquid material is discharged onto the substrate after being stabilized.
JP 2004-281539 A

しかしながら、フラッシングは、実際に実パターンに印字抜けの部分が形成されたときに、当該印字抜けの部分を検出するものではない。製造された電子デバイス装置の実パターンの各部を点検し、印字抜けの部分を検出することが必要となる。とはいっても、電子デバイス装置の実パターンを一つ一つ点検していたのでは、極めて非効率である。   However, flushing does not detect a missing print portion when a missing print portion is actually formed in the actual pattern. It is necessary to inspect each part of the actual pattern of the manufactured electronic device device and detect a missing print part. However, checking the actual pattern of the electronic device device one by one is extremely inefficient.

以上のような事情に鑑み、本発明の目的は、実パターンに発生した印字抜け部分を容易に検出しつつ、効率的な製造を実現することができる電子デバイス装置の製造方法、電子デバイス装置、電子デバイス装置の製造装置及び電子機器を提供することにある。   In view of the circumstances as described above, an object of the present invention is to provide an electronic device device manufacturing method, an electronic device device, and an electronic device device capable of realizing efficient manufacturing while easily detecting a print missing portion generated in an actual pattern. An object of the present invention is to provide an electronic device manufacturing apparatus and electronic equipment.

上記目的を達成するため、本発明に係る電子デバイス装置の製造方法は、電子デバイスが実装された基板に実パターンが形成されるように、ノズルから前記基板に液体材料を吐出する第１の吐出工程と、前記実パターンに対するダミーパターンが形成されるように、前記実パターンを形成する際に使用するノズルと同一のノズルから前記液体材料を吐出する第２の吐出工程と、前記ダミーパターンの状態を検査する検査工程と、前記検査の結果に基づいて前記ダミーパターンの状態の良否を判断し、当該判断に基づいて前記実パターンの状態の良否を判断する判断工程とを具備することを特徴とする。   In order to achieve the above object, a manufacturing method of an electronic device device according to the present invention includes a first discharge that discharges a liquid material from a nozzle onto a substrate so that an actual pattern is formed on the substrate on which the electronic device is mounted. A process, a second ejection process for ejecting the liquid material from the same nozzle used when forming the actual pattern, so that a dummy pattern for the actual pattern is formed, and the state of the dummy pattern An inspection process for determining the quality of the dummy pattern based on the result of the inspection, and a determination process for determining the quality of the actual pattern based on the determination. To do.

本発明では、フラッシングとしてノズルから吐出されるダミーパターンを検査の対象として積極的に利用したものである。
ここで、「ダミーパターンの状態の検査」は、例えば、ダミーパターンに発生する印字抜け部分の有無を検査することにより行う。判断工程では、例えば印字抜け部分が無いと認められるダミーパターンを「良」と判断し、印字抜け部分が含まれている、あるいは含まれている可能性が高いと判断されるダミーパターンを「否」と判断する。 In the present invention, a dummy pattern discharged from a nozzle is used actively as an object of inspection as flushing.
Here, the “inspection of the state of the dummy pattern” is performed by, for example, inspecting the presence or absence of a print missing portion occurring in the dummy pattern. In the determination step, for example, a dummy pattern that is recognized as having no print missing portion is judged as “good”, and a dummy pattern that is judged to contain a print missing portion or is likely to be included is “No”. "

ダミーパターンが「否」である場合、ノズルの詰まりが原因であることが多い。実パターンは、それに対するダミーパターンを形成したノズルと同じものを用いて形成されている。従って、ダミーパターンが「否」であれば、当該実パターンの状態も「否」である可能性が高い。このように推定した上で、実パターンの状態の良否を判断する。なお、ダミーパターンは、液体材料を一滴吐出したものや、直線上に吐出したもの等、実パターンと比べて簡単な形状に形成することができる。   When the dummy pattern is “No”, the nozzle is often clogged. The actual pattern is formed using the same nozzle as that on which the dummy pattern is formed. Therefore, if the dummy pattern is “NO”, the state of the actual pattern is likely to be “NO”. Based on this estimation, the quality of the actual pattern is judged. Note that the dummy pattern can be formed in a simpler shape compared to the actual pattern, such as one in which a single drop of liquid material is discharged or one in which the liquid material is discharged on a straight line.

したがって、本発明によれば、第２の吐出工程により形成されたダミーパターンの状態を検査してその良否を判断し、当該判断に基づいて実パターンの状態の良否を推定して判断するので、実パターンの各部について印字抜けの有無を検査しなくても、当該実パターンの状態の良否を判断することができる。これにより、実パターンに生じた印字抜け部分を容易に検出しつつ、効率的な製造を実現することができる。ダミーパターンを簡単な形状にすれば、当該ダミーパターンの検査が一層容易になり、電子デバイス装置の製造効率を更に向上させることができる。   Therefore, according to the present invention, the state of the dummy pattern formed by the second ejection process is inspected to determine its quality, and based on the determination, the quality of the actual pattern is estimated and determined. Even if each portion of the actual pattern is not inspected for the presence of print omission, it is possible to determine whether the state of the actual pattern is good or bad. As a result, it is possible to realize efficient manufacturing while easily detecting a missing portion of the print in the actual pattern. If the dummy pattern has a simple shape, the inspection of the dummy pattern becomes easier, and the manufacturing efficiency of the electronic device device can be further improved.

また、前記第２の吐出工程が、前記第１の吐出工程の前後にそれぞれ行われることが好ましい。
第２の吐出工程を、第１の吐出工程の前だけでなく、第１の吐出工程の後にも行うことで、ダミーパターンについてのより多くの情報を残すことができる。例えば、実パターン形成の途中でノズル内に詰まりが生じた場合等は、第１の吐出工程の前に形成されたダミーパターンだけを見ても判別がつかない。一方、第１の吐出工程の後にもダミーパターンを形成することにより、第１の吐出工程の後で形成された方のダミーパターンの状態が否であれば、実パターンの形成の途中でノズル内に詰まりが形成された可能性があることが判明する。このように、より多くの情報に基づいて検査工程を行うことで、当該検査の精度を向上させることができる。 Further, it is preferable that the second discharge process is performed before and after the first discharge process.
By performing the second ejection process not only before the first ejection process but also after the first ejection process, more information about the dummy pattern can be left. For example, when clogging occurs in the nozzle in the middle of the actual pattern formation, it is not possible to determine only by looking at the dummy pattern formed before the first ejection process. On the other hand, if the dummy pattern is formed after the first discharge process and the dummy pattern formed after the first discharge process is in a negative state, the inside of the nozzle is formed during the formation of the actual pattern. It is found that clogging may have formed. Thus, by performing the inspection process based on more information, the accuracy of the inspection can be improved.

また、前記判断により状態が否とされた前記実パターンをリペアするリペア工程を更に具備することが好ましい。
これにより、印字抜け部分のある実パターンを、手間を要することなくリペアすることができる。リペアの方法については、例えば印字抜け部分に再度液体材料を吐出して実パターンを形成し直すことができる。 Moreover, it is preferable to further include a repair process for repairing the actual pattern whose state is determined to be unsatisfactory by the determination.
As a result, it is possible to repair an actual pattern having a print missing portion without requiring labor. As for the repair method, for example, the liquid material can be discharged again to the print missing portion to re-form the actual pattern.

また、前記検査の結果に基づいて、前記ノズルから吐出される前記液体材料の吐出量を調節する工程を更に具備することが好ましい。
検査の結果を第１及び第２の吐出工程に反映させることで、印字抜け部分の発生を予め回避することができる。例えば、検査の結果、印字抜け部分が含まれるダミーパターンが多く形成されていると判明した場合、それ以降、第１、第２の吐出工程ではノズルからの吐出量を増加させるように調節することができる。なお、吐出量を調節するには、直接ノズルの出力を調節するだけではなく、例えばノズルの出力を一定にしたまま液体材料の粘度を変化させ、液体材料の流速を変化させることによって、吐出量を調節するようにしても構わない。 It is preferable that the method further includes a step of adjusting a discharge amount of the liquid material discharged from the nozzle based on the result of the inspection.
By reflecting the result of the inspection in the first and second ejection steps, it is possible to avoid the occurrence of a print missing portion in advance. For example, if it is determined as a result of inspection that many dummy patterns including a missing portion are formed, adjustment is made so that the discharge amount from the nozzles is increased thereafter in the first and second discharge processes. Can do. In order to adjust the discharge amount, not only directly adjusting the output of the nozzle, but also by changing the viscosity of the liquid material and changing the flow rate of the liquid material while keeping the output of the nozzle constant, for example, You may make it adjust.

また、前記第２の吐出工程では、前記液体材料を前記基板に吐出することが好ましい。
第１の吐出工程及び第２の吐出工程においては、それぞれノズルから液体材料を吐出し終えたときに、ノズル内に液体材料が残ることがある。ノズル内に残った液体材料は、時間の経過と共に固化してノズル内を詰まらせる原因となる。本発明では、第１及び第２の吐出工程で、共に基板上に液体材料を吐出するので、一方の吐出工程から他方の吐出工程へと移行する際の時間を短時間に抑えることができる。これにより、ノズルから吐出した液体材料が固化するのを抑えることができ、ノズル内が詰まるのを防ぐことができる。 In the second discharging step, it is preferable that the liquid material is discharged onto the substrate.
In the first discharge process and the second discharge process, the liquid material may remain in the nozzle when the liquid material is completely discharged from the nozzle. The liquid material remaining in the nozzle solidifies over time and causes the nozzle to become clogged. In the present invention, since the liquid material is discharged onto the substrate in both the first and second discharge steps, the time required for shifting from one discharge step to the other discharge step can be reduced to a short time. Thereby, it can suppress that the liquid material discharged from the nozzle solidifies, and can prevent clogging of the inside of a nozzle.

また、前記第１の吐出工程では、前記基板のうち前記電子デバイスの実装領域を含む第１領域に前記液体材料を吐出し、前記第２の吐出工程では、前記第１領域とは異なる第２領域に前記液体材料を吐出することが好ましい。
本発明では、実パターンとダミーパターンとを別々の領域に設けることで、例えば電子デバイス装置を出荷する際に、第２領域を切除して、電子デバイスが実装された第１領域だけ製品として出荷することができる。勿論、第２領域を切断せずに出荷することもできる。この場合、例えば製品を買い取ったユーザ側がもう一度検査を行うこともできる。検査を繰り返し行うことで、印字抜け部分のない高品質の電子デバイス装置を得ることができる。 In the first discharge step, the liquid material is discharged into a first region of the substrate including a mounting region of the electronic device, and in the second discharge step, a second different from the first region. It is preferable to discharge the liquid material to the region.
In the present invention, by providing the actual pattern and the dummy pattern in separate areas, for example, when shipping the electronic device device, the second area is cut out and only the first area in which the electronic device is mounted is shipped as a product. can do. Of course, the second region can be shipped without cutting. In this case, for example, the user who bought the product can perform the inspection again. By repeating the inspection, it is possible to obtain a high-quality electronic device apparatus having no print missing portion.

また、前記第１の吐出工程及び第２の吐出工程では、前記基板のうち前記電子デバイスの実装領域を含む領域に前記液体材料を吐出することが好ましい。   In the first discharge step and the second discharge step, it is preferable that the liquid material is discharged to a region of the substrate that includes a mounting region of the electronic device.

例えば、電子デバイスの実装領域と、当該実装領域以外の領域とに跨るように実パターンを形成する場合には、ダミーパターンについても同様に、電子デバイスの実装領域と、当該実装領域以外の領域とに跨るように形成する。実パターンとダミーパターンとをほぼ同一の条件下に形成することで、検査工程において信頼性の高い検査結果を得ることができる。   For example, when an actual pattern is formed so as to extend over a mounting area of the electronic device and an area other than the mounting area, similarly to the dummy pattern, the mounting area of the electronic device and an area other than the mounting area It forms so that it may straddle. By forming the actual pattern and the dummy pattern under substantially the same conditions, a highly reliable inspection result can be obtained in the inspection process.

また、前記液体材料が、導電材料を含んでいることが好ましい。
液体材料が導電材料を含む場合、実パターンとしては、例えば電子デバイスと基板とを接続する配線パターン等が挙げられる。この配線パターンを基板上に形成する際に、印字抜け部分を無くすことで、当該配線パターンの断線や細りを無くすことができ、信頼性に優れた配線パターンを得ることができる。なお、配線パターンを形成するには、液体材料を吐出した後、当該配線パターンを焼成する。 Moreover, it is preferable that the liquid material contains a conductive material.
When the liquid material includes a conductive material, examples of the actual pattern include a wiring pattern that connects the electronic device and the substrate. When this wiring pattern is formed on the substrate, by eliminating the print missing portion, disconnection and thinning of the wiring pattern can be eliminated, and a highly reliable wiring pattern can be obtained. In order to form the wiring pattern, after the liquid material is discharged, the wiring pattern is baked.

また、前記検査工程では、前記ダミーパターンの形状の検査及び前記ダミーパターンの電気的特性の検査のうち少なくとも一方の検査をすることが好ましい。
ここで、「ダミーパターンの形状の検査」については、例えばダミーパターンの外見から、印字抜け部分の有無を検査したり、ダミーパターンを一滴一滴形成した場合には、それぞれの大きさを測定し、当該大きさが揃っているかを検査したりする。この検査は、例えばＣＣＤカメラなどでダミーパターンの画像を撮像した上で行うことも可能である。この場合、予め所望の大きさ及び形状を有するダミーパターンのデータを記憶させておくことが好ましい。撮像された画像を解析し、解析の結果得られたデータと予め記憶させたデータとを比較することで、ダミーパターンの大きさや形状を自動的に判断することができる。これにより、効率的な検査が実現可能となる。 In the inspection step, it is preferable to perform at least one of inspection of the shape of the dummy pattern and inspection of electric characteristics of the dummy pattern.
Here, for the "inspection of the shape of the dummy pattern", for example, from the appearance of the dummy pattern, if there is a print missing portion, or if the dummy pattern is formed drop by drop, measure the size of each, Check whether the size is the same. This inspection can also be performed after taking an image of a dummy pattern with a CCD camera, for example. In this case, it is preferable to store data of a dummy pattern having a desired size and shape in advance. By analyzing the captured image and comparing the data obtained as a result of the analysis with the data stored in advance, the size and shape of the dummy pattern can be automatically determined. Thereby, efficient inspection can be realized.

一方、「電気的特性の検査」については、例えばダミーパターンの電気抵抗値の大きさを測定する検査や、当該ダミーパターンの電気容量の大きさを測定する検査等が挙げられる。特に、電気容量を測定するには、配線に電流を流し、配線が切断されるときの容量を検査する場合もあるため、このような破壊検査を配線パターンには直接行うことはできない。従って、本発明のようにダミーパターンについて検査を行う意義は大きい。   On the other hand, “inspection of electrical characteristics” includes, for example, an inspection for measuring the electric resistance value of the dummy pattern, an inspection for measuring the electric capacity of the dummy pattern, and the like. In particular, in order to measure the electric capacity, there is a case where a current is passed through the wiring to inspect the capacity when the wiring is cut. Therefore, such a destructive inspection cannot be directly performed on the wiring pattern. Therefore, it is significant to inspect the dummy pattern as in the present invention.

また、前記第２の吐出工程では、前記形状を検査するための形状検査用ダミーパターンと、前記電気的特性を検査するための電気的特性検査用ダミーパターンとがそれぞれ形成されるように、前記ノズルから前記液体材料を吐出することが好ましい。
例えば、形状検査用ダミーパターンを形成するときには液体材料を一滴ずつ飛び石状に吐出することで、一滴毎の大きさが揃っているか、大きさにばらつきがあるか等を検査することができる。また、電気的特性検査用ダミーパターンを形成するときには、配線等を形成する場合と同様に、液体材料が連なるように吐出する。このように、検査の目的に応じたダミーパターンをそれぞれ形成することで、精度の高い検査を行うことができる。 Further, in the second ejection step, the shape inspection dummy pattern for inspecting the shape and the electrical characteristic inspection dummy pattern for inspecting the electrical characteristics are formed, respectively. It is preferable to discharge the liquid material from a nozzle.
For example, when forming a dummy pattern for shape inspection, it is possible to inspect whether the size of each droplet is uniform or the size varies by ejecting the liquid material in a stepping stone shape. In addition, when forming the electrical characteristic inspection dummy pattern, the liquid material is ejected in a continuous manner as in the case of forming the wiring or the like. In this way, by forming each dummy pattern according to the purpose of inspection, it is possible to perform inspection with high accuracy.

また、前記液体材料が、絶縁材料を含んでいることが好ましい。
液体材料が絶縁材料である場合、実パターンとしては、例えば配線パターンの間を絶縁する絶縁部のパターン等が挙げられる。この絶縁部パターンを基板上に形成する際に、印字抜け部分を無くすことができるので、配線パターン間を確実に絶縁することができる。このように、配線パターンを形成するならば導電材料、絶縁部のパターンを形成するならば当該絶縁材料というふうに用途に応じて液状材料を使い分ける場合、本発明はいずれの材料にも有効である。 Moreover, it is preferable that the liquid material contains an insulating material.
When the liquid material is an insulating material, examples of the actual pattern include a pattern of an insulating portion that insulates between wiring patterns. When this insulating portion pattern is formed on the substrate, the print missing portion can be eliminated, so that the wiring patterns can be reliably insulated. As described above, the present invention is effective for any material in the case where a liquid material is properly used depending on the application, such as a conductive material if a wiring pattern is formed, or an insulating material if an insulating portion pattern is formed. .

また、前記検査工程では、前記検査工程では、前記ダミーパターンの形状の検査をすることが好ましい。
絶縁層のパターンは、配線パターンとは異なり導電性が極めて低いため、電気的特性の検査を行う必要が無く、形状のみを検査すれば足りる。従って、迅速な検査を行うことができる。 In the inspection step, it is preferable to inspect the shape of the dummy pattern in the inspection step.
Unlike the wiring pattern, the insulating layer pattern is extremely low in conductivity, so that it is not necessary to inspect the electrical characteristics, and it is sufficient to inspect only the shape. Therefore, a quick inspection can be performed.

本発明の別の観点に係る電子デバイス装置は、上記の電子デバイス装置の製造方法により形成されたことを特徴とする。
これにより、実パターンに印字抜け部分の無い、高品質の電子デバイス装置を得ることができる。 An electronic device device according to another aspect of the present invention is formed by the above-described method for manufacturing an electronic device device.
Thereby, it is possible to obtain a high-quality electronic device apparatus in which a real pattern does not have a print missing portion.

本発明の別の観点に係る電子デバイス装置は、電子デバイスが実装された基板と、前記基板上に設けられ、ノズルから前記基板に液体材料を吐出して形成された実パターンと、前記基板上に前記実パターンに対して設けられ、前記基板上に前記ノズルから前記液体材料を吐出して形成されたダミーパターンとを具備することを特徴とする。
ここで、実パターンとしては、例えば電子デバイス装置と基板とを接続する配線パターンや、当該配線パターン間を絶縁する絶縁層のパターン等が挙げられる。 An electronic device device according to another aspect of the present invention includes a substrate on which an electronic device is mounted, an actual pattern provided on the substrate and formed by discharging a liquid material from a nozzle onto the substrate, and on the substrate And a dummy pattern formed by discharging the liquid material from the nozzle on the substrate.
Here, examples of the actual pattern include a wiring pattern that connects the electronic device device and the substrate, and a pattern of an insulating layer that insulates between the wiring patterns.

本発明によれば、実パターンと同一のノズルから液体材料が吐出されて形成されたダミーパターンが設けられているので、当該ダミーパターンの形状・大きさや電気的特性（電気抵抗値、電気容量）を検査することで、実パターンの印字抜け部分の有無を推定することができる。ダミーパターンに印字抜け部分がある場合には、当該実パターンにも印字抜け部分があるものと推定し、当該実パターンをリペアすることができる。   According to the present invention, since the dummy pattern formed by ejecting the liquid material from the same nozzle as the actual pattern is provided, the shape / size and electrical characteristics (electric resistance value, capacitance) of the dummy pattern are provided. By inspecting, it is possible to estimate the presence or absence of a print missing portion of the actual pattern. If the dummy pattern has a print missing portion, it can be estimated that the actual pattern also has a print missing portion, and the actual pattern can be repaired.

この場合、当該電子デバイス装置は、実パターンを一度リペアしたものであっても良い。一度リペアした実パターンについては、印字抜け部分が取り除かれてはいるが、例えば製品の買い取った側がもう一度検査を行うこともできる。検査を繰り返し行うことで、印字抜け部分の無い高品質の電子デバイス装置を得ることができる。   In this case, the electronic device device may be one obtained by repairing the actual pattern once. For the actual pattern that has been repaired once, the missing print portion has been removed, but for example, the side on which the product was purchased can perform another inspection. By repeating the inspection, it is possible to obtain a high-quality electronic device apparatus that does not have a print missing portion.

本発明の別の観点に係る電子デバイス装置の製造装置は、電子デバイスが実装された基板に、実パターンと、前記実パターンに対するダミーパターンとが形成されるように、前記基板に液体材料を吐出するノズルと、前記基板上に形成されたダミーパターンの状態を検査する検査手段と、前記検査の結果に基づいて、前記ダミーパターンの状態の良否を判断し、前記判断に基づいて、前記実パターンの良否を判断する判断手段とを具備することを特徴とする。   An apparatus for manufacturing an electronic device device according to another aspect of the present invention ejects a liquid material onto a substrate so that an actual pattern and a dummy pattern corresponding to the actual pattern are formed on the substrate on which the electronic device is mounted. A nozzle for performing inspection, an inspection unit for inspecting a state of the dummy pattern formed on the substrate, and determining whether the state of the dummy pattern is good or not based on the result of the inspection, and based on the determination, the actual pattern And judging means for judging whether the quality is good or bad.

本発明によれば、検査手段がダミーパターンの状態を検査し、その結果に基づき、判断手段が当該ダミーパターンの良否の判断をし、かつ、当該判断により実パターンの状態の良否を推定して判断する。これにより、例えば実パターンのすべての部分を直接検査するなどの手間を省くことができ、ダミーパターンを検査するだけで、極めて高精度に印字抜け部分を発見することができる。よって、実パターンに印字抜け部分等の不具合の無い電子デバイス装置を高い製造効率で製造することができる。また、ダミーパターンを簡単な形状にすれば、当該ダミーパターンの検査が一層容易になり、電子デバイス装置の製造効率を更に向上させることができる。なお、印字抜け部分がある実パターンをリペアする場合には、例えば再度ノズルにより液体材料を吐出することができる。   According to the present invention, the inspection means inspects the state of the dummy pattern, and based on the result, the determination means determines the quality of the dummy pattern and estimates the quality of the actual pattern based on the determination. to decide. As a result, it is possible to save the trouble of directly inspecting all portions of the actual pattern, for example, and it is possible to find a missing portion of the print with extremely high accuracy only by inspecting the dummy pattern. Therefore, it is possible to manufacture an electronic device device that does not have a defect such as a print missing portion in the actual pattern with high manufacturing efficiency. Further, if the dummy pattern has a simple shape, the inspection of the dummy pattern becomes easier, and the manufacturing efficiency of the electronic device device can be further improved. When repairing an actual pattern having a print missing portion, for example, the liquid material can be discharged again by a nozzle.

また、前記検査手段の結果に基づいて、前記ノズルから吐出される前記液体材料の吐出量を制御する制御部を更に具備することが好ましい。   Moreover, it is preferable to further comprise a control unit that controls the discharge amount of the liquid material discharged from the nozzle based on the result of the inspection unit.

検査の結果を第１及び第２の吐出工程における吐出量に反映させることで、印字抜け部分の発生を予め回避することができる。具体的には、印字抜け部分がある実パターンが多く形成されていた場合、それ以降、第１、第２の吐出工程では、ノズルからの吐出量を増加させるように制御することができる。   By reflecting the result of the inspection in the discharge amount in the first and second discharge steps, it is possible to avoid the occurrence of a print missing portion in advance. Specifically, when a large number of actual patterns with print missing portions are formed, the first and second ejection steps can be controlled so as to increase the ejection amount from the nozzles thereafter.

本発明の別の観点に係る電子機器は、上記の電子デバイス装置を搭載したことを特徴とする。   An electronic apparatus according to another aspect of the present invention includes the above-described electronic device device.

実パターンに印字抜け部分の無い電子デバイス装置を搭載しているので、動作不良の無い高品質の電子機器を得ることができる。   Since the electronic device apparatus having no print omission part in the actual pattern is mounted, a high-quality electronic apparatus having no malfunction can be obtained.

[第１実施形態]
本発明の第１実施形態を図面に基づき説明する。
＜回路基板（電子デバイス装置）＞
図１（ａ）は、本発明に係る電子デバイスの実装方法を用いて製造できる回路基板（電子デバイス装置）の平面構成図であり、図１（ｂ）は、（ａ）に示すＡ−Ａ’線に沿う断面構成図である。 [First embodiment]
A first embodiment of the present invention will be described with reference to the drawings.
<Circuit board (electronic device device)>
FIG. 1A is a plan configuration diagram of a circuit board (electronic device apparatus) that can be manufactured by using the electronic device mounting method according to the present invention, and FIG. 1B is an AA diagram shown in FIG. It is a cross-sectional block diagram along a line.

図１に示す回路基板２０は、その一面側（図２における上面側）が、製品エリア２０ａと、非製品エリア２０ｂとに区画されている。製品エリア２０ａには、チップ部品（電子デバイス）１０がフェースアップボンディングされ、チップ部品１０の接続端子１４と回路基板２０上の配線２２とが、接続配線（実パターン）３４により電気的に接続された構成となっている。非製品エリア２０ｂには、ダミーパターン８が形成されている。通常、製品エリア２０ａが電子デバイスとして機能する部分であり、非製品エリア２０ｂは出荷時に切除される部分であるが、本実施形態では、非製品エリア２０ｂを切除しない場合を例に挙げて説明する。また、チップ部品１０は、例えば半導体集積回路チップであり、回路基板２０とは反対側の能動面１２には、半導体集積回路１２ａが形成されている。   The circuit board 20 shown in FIG. 1 is partitioned into a product area 20a and a non-product area 20b on one surface side (the upper surface side in FIG. 2). The chip component (electronic device) 10 is face-up bonded to the product area 20 a, and the connection terminals 14 of the chip component 10 and the wiring 22 on the circuit board 20 are electrically connected by connection wiring (actual pattern) 34. It becomes the composition. A dummy pattern 8 is formed in the non-product area 20b. Normally, the product area 20a is a part that functions as an electronic device, and the non-product area 20b is a part that is cut off at the time of shipment. In the present embodiment, the case where the non-product area 20b is not cut will be described as an example. . The chip component 10 is, for example, a semiconductor integrated circuit chip, and a semiconductor integrated circuit 12 a is formed on the active surface 12 opposite to the circuit board 20.

なお、本発明の実装方法を適用して実装できるチップ部品１０としては、図１に示したものに限らず、一面側に外部接続端子を具備した電子デバイスを広く用いることができる。すなわち、チップ部品１０は、集積回路を具備しない半導体部品等の能動部品であってもよく、受動部品（抵抗器、キャパシタ、インダクタ等）であってもよい。   The chip component 10 that can be mounted by applying the mounting method of the present invention is not limited to the one shown in FIG. 1, and an electronic device having an external connection terminal on one side can be widely used. That is, the chip component 10 may be an active component such as a semiconductor component that does not include an integrated circuit, or may be a passive component (such as a resistor, a capacitor, or an inductor).

チップ部品１０の能動面１２（図１（ｂ）参照）には、各辺端部に沿って複数の接続端子１４が配列形成されており、これらの接続端子１４は、半導体集積回路１２ａから引き出された図示略の配線と電気的に接続されている。本実施形態では平面視矩形状のチップの周縁部に接続端子１４が配列されている場合を示しているが、例えば、複数の接続端子１４は、能動面の二辺端部に沿って配列されていてもよく、能動面１２の中央部に一又は複数の接続端子１４が配置されていてもよい。また、チップ部品１０の各辺に沿った接続端子１４の配列のうち、例えば端部に配置されるものは、半導体集積回路１２ａとは接続されていないダミー端子１５である。   On the active surface 12 of the chip component 10 (see FIG. 1B), a plurality of connection terminals 14 are arranged along each side edge, and these connection terminals 14 are drawn out from the semiconductor integrated circuit 12a. It is electrically connected to the wiring (not shown). In the present embodiment, the case where the connection terminals 14 are arranged at the peripheral edge of the rectangular chip in plan view is shown. For example, the plurality of connection terminals 14 are arranged along the two side edges of the active surface. Alternatively, one or a plurality of connection terminals 14 may be arranged at the center of the active surface 12. Further, among the arrangement of the connection terminals 14 along each side of the chip component 10, for example, one disposed at the end is a dummy terminal 15 that is not connected to the semiconductor integrated circuit 12 a.

図１（ｂ）に示すようにチップ部品１０の能動面１２を覆うようにパッシベーション膜１６が形成されている。パッシベーション膜１６は絶縁材料からなる薄膜であり、例えばＳｉＯ２やＳｉＮ等の無機絶縁材料を用いて形成される。あるいは、前記無機絶縁材料を用いて形成した絶縁膜上に、さらにポリイミド等の有機絶縁材料（樹脂材料）を用いた絶縁膜を積層してもよい。パッシベーション膜１６には、接続端子１４の少なくとも一部（例えば中央部）を露出させる開口が形成されている。すなわち、パッシベーション膜１６は、接続端子１４の少なくとも中央部を避けて形成されている。接続端子１４の端部にパッシベーション膜１６が乗り上げていてもよい。またパッシベーション膜１６は、前記接続端子１４上の領域を避けて能動面１２の表面を覆うように形成することが好ましい。さらにパッシベーション膜１６は、チップ部品１０の側壁部分ないし裏面側まで延設されていてもよい。   A passivation film 16 is formed so as to cover the active surface 12 of the chip component 10 as shown in FIG. The passivation film 16 is a thin film made of an insulating material, and is formed using an inorganic insulating material such as SiO 2 or SiN. Alternatively, an insulating film using an organic insulating material (resin material) such as polyimide may be stacked on the insulating film formed using the inorganic insulating material. The passivation film 16 is formed with an opening that exposes at least a part (for example, a central portion) of the connection terminal 14. That is, the passivation film 16 is formed so as to avoid at least the central portion of the connection terminal 14. A passivation film 16 may run on the end of the connection terminal 14. The passivation film 16 is preferably formed so as to cover the surface of the active surface 12 while avoiding the region on the connection terminal 14. Furthermore, the passivation film 16 may be extended to the side wall part or back surface side of the chip component 10.

ここでは、チップ部品１０の能動面１２とは反対側の面には接続端子は形成されていないが、当該反対側の面に電極が設けられている構成であっても構わない。また当該反対側の面に電極を設けた場合には、当該電極を介して半導体集積回路１２ａと回路基板２０上の配線パターンとを電気的に接続することができる。   Here, the connection terminal is not formed on the surface opposite to the active surface 12 of the chip component 10, but an electrode may be provided on the surface opposite to the active surface 12. When an electrode is provided on the opposite surface, the semiconductor integrated circuit 12a and the wiring pattern on the circuit board 20 can be electrically connected via the electrode.

上記構成を具備したチップ部品１０は、実装面（（ｂ）図上側面）に配線２２が形成された回路基板２０上に実装されている。回路基板２０には、複数の配線２２が配列形成されている。   The chip component 10 having the above configuration is mounted on a circuit board 20 in which wirings 22 are formed on a mounting surface (a side surface in FIG. 5B). A plurality of wirings 22 are arranged on the circuit board 20.

配線２２は、基板２０の一方の面に露出する露出部２４を含む。露出部２４上に、チップ部品１０と配線２２との電気的接続のための実パターン３４が設けられる。露出部２４は、図示しないランド（ラインよりも幅の広い部分）を有していてもよい。   The wiring 22 includes an exposed portion 24 exposed on one surface of the substrate 20. An actual pattern 34 for electrical connection between the chip component 10 and the wiring 22 is provided on the exposed portion 24. The exposed portion 24 may have a land (a portion wider than the line) (not shown).

配線２２が形成された基板２０を、配線基板ということができる。配線基板は、多層基板（両面基板を含む。）であってもよい。多層基板は、多層（２層以上）の導体パターンを含む。また、配線２２は、基板２０に内蔵される導体パターン２８を含んでもよい。配線基板は、部品内蔵型配線基板であってもよい。詳しくは、基板２０の内部で、抵抗器、キャパシタ、インダクタ等の受動部品又は集積回路部品等の能動部品が導体パターン２８に電気的に接続されていてもよい。あるいは、導体パターン２８の一部を高抵抗値の材料で形成することで、抵抗器を形成してもよい。   The substrate 20 on which the wiring 22 is formed can be referred to as a wiring substrate. The wiring board may be a multilayer board (including a double-sided board). The multilayer substrate includes a multilayer (two or more layers) conductor pattern. The wiring 22 may include a conductor pattern 28 built in the substrate 20. The wiring board may be a component built-in wiring board. Specifically, passive components such as resistors, capacitors, and inductors or active components such as integrated circuit components may be electrically connected to the conductor pattern 28 inside the substrate 20. Or you may form a resistor by forming a part of conductor pattern 28 with a material of high resistance value.

基板２０にチップ部品１０が搭載されている。チップ部品１０と基板２０との間には接着層２９が介在している。接着層２９は、例えば接着剤から形成されている。接着層２９は、導電性を有していれば露出部２４とチップ部品１０とを電気的に接続することができる。または、接着層２９は、電気的絶縁性を有していれば、露出部２４とチップ部品１０とを電気的に絶縁することができる。接着層２９は、導電粒子を含む電気的に絶縁性の分散剤から形成されてもよい。   The chip component 10 is mounted on the substrate 20. An adhesive layer 29 is interposed between the chip component 10 and the substrate 20. The adhesive layer 29 is made of, for example, an adhesive. If the adhesive layer 29 has conductivity, the exposed portion 24 and the chip component 10 can be electrically connected. Alternatively, the adhesive layer 29 can electrically insulate the exposed portion 24 from the chip component 10 as long as it has electrical insulation. The adhesive layer 29 may be formed from an electrically insulating dispersant containing conductive particles.

回路基板２０上には、絶縁部３０が設けられている。絶縁部３０は、電気的に絶縁性を有する材料（例えば樹脂）によって形成されている。絶縁部３０は、接着層２９とは異なる材料で形成してもよい。絶縁部３０は、チップ部品１０の隣に設けられている。絶縁部３０は、チップ部品１０を囲むように設けられていてもよいし、チップ部品１０の接続端子１４の隣にのみ設けられていてもよい。絶縁部３０は、チップ部品１０の側面に接触していてもよい。すなわち、絶縁部３０とチップ部品１０との間に隙間が形成されないようになっていてもよい。図１に示す例では、チップ部品１０の高さを超えないように絶縁部３０が設けられている。絶縁部３０の上端がチップ部品１０の上面、すなわち、パッシベーション膜１６の表面と同じ高さであってもよい。この場合、絶縁部３０とチップ部品１０との段差がない。チップ部品１０の側面のうち半導体又は導体からなる部分のみを絶縁部３０が覆っていてもよい。その場合、絶縁部３０の上端は、パッシベーション膜１６の上面よりも低くなる。   An insulating part 30 is provided on the circuit board 20. The insulating part 30 is formed of an electrically insulating material (for example, resin). The insulating part 30 may be formed of a material different from that of the adhesive layer 29. The insulating unit 30 is provided next to the chip component 10. The insulating part 30 may be provided so as to surround the chip component 10, or may be provided only next to the connection terminal 14 of the chip component 10. The insulating unit 30 may be in contact with the side surface of the chip component 10. That is, no gap may be formed between the insulating portion 30 and the chip component 10. In the example shown in FIG. 1, the insulating portion 30 is provided so as not to exceed the height of the chip component 10. The upper end of the insulating portion 30 may be the same height as the upper surface of the chip component 10, that is, the surface of the passivation film 16. In this case, there is no step between the insulating portion 30 and the chip component 10. The insulating part 30 may cover only a part made of a semiconductor or a conductor on the side surface of the chip component 10. In that case, the upper end of the insulating portion 30 is lower than the upper surface of the passivation film 16.

絶縁部３０は、チップ部品１０から外方向に下がる傾斜面３２を有する。絶縁部３０の最も厚い部分がチップ部品１０に最も近づくように位置し、最も薄い部分がチップ部品１０から最も離れるように位置する。絶縁部３０は、配線２２（詳しくはその露出部２４）の一部上に形成されてもよい。   The insulating part 30 has an inclined surface 32 that descends outward from the chip component 10. The thickest part of the insulating part 30 is positioned so as to be closest to the chip part 10, and the thinnest part is positioned so as to be farthest from the chip part 10. The insulating portion 30 may be formed on a part of the wiring 22 (specifically, the exposed portion 24).

実パターン３４は、例えば金、銀、銅等、導電性の高い金属からなり、各接続端子１４（ダミー端子１５を含む）と配線２２とを接続する。実パターン３４の一端が接続端子１４上に形成されている。この実パターン３４はパッシベーション膜１６上を通ってもよい。絶縁部３０が樹脂で形成される場合、絶縁部３０と実パターン３４の密着性は、パッシベーション膜１６と実パターン３４の密着性よりも高い。   The actual pattern 34 is made of a highly conductive metal such as gold, silver, or copper, and connects each connection terminal 14 (including the dummy terminal 15) and the wiring 22. One end of the actual pattern 34 is formed on the connection terminal 14. The actual pattern 34 may pass over the passivation film 16. When the insulating part 30 is formed of resin, the adhesion between the insulating part 30 and the actual pattern 34 is higher than the adhesion between the passivation film 16 and the actual pattern 34.

ダミーパターン８は、形状検査用ダミーパターン８ａと、電気的特性検査用ダミーパターン８ｂとを有し、基板２０上の非製品エリア２０ｂに、実パターン３４に対してそれぞれ形成される。また、実パターン３４と同じ材料、例えば金、銀、銅等の導電率の高い金属からなる。   The dummy pattern 8 includes a shape inspection dummy pattern 8a and an electrical characteristic inspection dummy pattern 8b, and is formed in the non-product area 20b on the substrate 20 with respect to the actual pattern 34, respectively. Further, it is made of the same material as the actual pattern 34, for example, a metal having high conductivity such as gold, silver, copper or the like.

形状検査用ダミーパターン８ａは、例えば各実パターン３４の延長線上にほぼ半球状に設けられる。本実施形態では、実パターン３４の延長線上に沿って（図１（ａ）のＹ方向に沿って）２つ設けられている。
電気的特性検査用ダミーパターン８ｂは、例えば実パターン３４の配列方向に、すなわち、図１（ａ）のＸ方向に、直線状に形成されている。
なお、図１では省略するが、回路基板２０の左辺側及び右辺側（Ｘ方向）の非製品エリア２０ｂにも実パターン３４及びダミーパターン８が形成されている。 The shape inspection dummy pattern 8a is provided in a substantially hemispherical shape, for example, on an extension line of each real pattern 34. In the present embodiment, two are provided along the extension line of the actual pattern 34 (along the Y direction in FIG. 1A).
The electrical characteristic inspection dummy pattern 8b is formed in a straight line, for example, in the arrangement direction of the actual pattern 34, that is, in the X direction of FIG.
Although not shown in FIG. 1, the actual pattern 34 and the dummy pattern 8 are also formed in the non-product area 20 b on the left side and the right side (X direction) of the circuit board 20.

基板２０のチップ部品１０が実装された側と反対側の面に複数の外部端子３６が設けられる。外部端子３６は、配線２２（例えば第２の露出部２６）上に設けてもよい。外部端子３６は、ろう材から形成してもよい。ろう材は、導電性を有する金属（例えば合金）であって、溶融させて電気的な接続を図るためのものである。ろう材は、軟ろう（soft solder）又は硬ろう（hard solder）のいずれであってもよい。ろう材として、鉛を含まないハンダ（以下、鉛フリーハンダという。）を使用してもよい。鉛フリーハンダとして、スズ−銀（Ｓｎ―Ａｇ）系、スズ−ビスマス（Ｓｎ−Ｂｉ）系、スズ−亜鉛（Ｓｎ−Ｚｎ）系、あるいはスズ−銅（Ｓｎ−Ｃｕ）系の合金を使用してもよいし、これらの合金に、さらに銀、ビスマス、亜鉛、銅のうち少なくとも１つを添加してもよい。   A plurality of external terminals 36 are provided on the surface of the substrate 20 opposite to the side on which the chip component 10 is mounted. The external terminal 36 may be provided on the wiring 22 (for example, the second exposed portion 26). The external terminal 36 may be formed from a brazing material. The brazing material is a metal (for example, an alloy) having conductivity, and is for melting and achieving electrical connection. The brazing material may be either a soft solder or a hard solder. As the brazing material, solder containing no lead (hereinafter referred to as lead-free solder) may be used. As lead-free solder, tin-silver (Sn-Ag), tin-bismuth (Sn-Bi), tin-zinc (Sn-Zn), or tin-copper (Sn-Cu) alloys are used. Alternatively, at least one of silver, bismuth, zinc, and copper may be added to these alloys.

外部端子３６を有するＢＧＡ（Ball Grid Array）型のパッケージやＣＳＰ（Chip Size Package）などが知られている。あるいは、外部端子３６を設けずに、配線２２の一部が外部との電気的接続部となっているＬＧＡ（Land Grid Array）型のパッケージも知られている。   A BGA (Ball Grid Array) type package having an external terminal 36 and a CSP (Chip Size Package) are known. Alternatively, an LGA (Land Grid Array) type package in which a part of the wiring 22 is an electrical connection portion with the outside without providing the external terminal 36 is also known.

電子デバイスは、封止材（図示省略）を有していてもよい。この封止材は、実パターン３４と接続端子１４との電気的接続部と、実パターン３４と配線２２との電気的接続部と、を少なくとも封止する。また、チップ部品１０を封止するように構成してもよい。   The electronic device may have a sealing material (not shown). This sealing material seals at least the electrical connection portion between the actual pattern 34 and the connection terminal 14 and the electrical connection portion between the actual pattern 34 and the wiring 22. Moreover, you may comprise so that the chip component 10 may be sealed.

＜製造装置＞
次に、本実施形態で用いる電子デバイス装置の製造装置について説明する。
図２は、本実施形態で用いる電子デバイス装置の製造装置４０の全体構成を示すブロック図である。製造装置４０は、液滴吐出装置ＩＪと、検査装置４１と、判断部４２とを有する。 <Manufacturing equipment>
Next, an electronic device manufacturing apparatus used in this embodiment will be described.
FIG. 2 is a block diagram showing the overall configuration of the electronic device manufacturing apparatus 40 used in the present embodiment. The manufacturing apparatus 40 includes a droplet discharge apparatus IJ, an inspection apparatus 41, and a determination unit 42.

図３（ａ）は、液滴吐出装置ＩＪの概略構成を示す斜視図である。
液滴吐出装置ＩＪは、液滴吐出ヘッド３０１と、Ｘ軸方向駆動軸３０４と、Ｙ軸方向ガイド軸３０５と、制御装置ＣＯＮＴと、ステージ３０７と、クリーニング機構３０８と、基台３０９と、ヒータ３１５とを備えている。 FIG. 3A is a perspective view showing a schematic configuration of the droplet discharge device IJ.
The droplet discharge device IJ includes a droplet discharge head 301, an X-axis direction drive shaft 304, a Y-axis direction guide shaft 305, a control device CONT, a stage 307, a cleaning mechanism 308, a base 309, and a heater. 315.

ステージ３０７は、この液滴吐出装置ＩＪによりインク（液体材料）を設けられる基板２０を支持するものであって、基板２０を基準位置に固定する不図示の固定機構を備えている。   The stage 307 supports the substrate 20 on which ink (liquid material) is provided by the droplet discharge device IJ, and includes a fixing mechanism (not shown) that fixes the substrate 20 to a reference position.

液滴吐出ヘッド３０１は、複数の吐出ノズルを備えたマルチノズルタイプの液滴吐出ヘッドであり、長手方向とＹ軸方向とを一致させている。複数の吐出ノズルは、液滴吐出ヘッド３０１の下面にＹ軸方向に並んで一定間隔で設けられている。液滴吐出ヘッド３０１の吐出ノズルからは、ステージ３０７に支持されている基板２０に対して、上述した導電性微粒子を含むインクが吐出される。   The droplet discharge head 301 is a multi-nozzle type droplet discharge head provided with a plurality of discharge nozzles, and the longitudinal direction and the Y-axis direction are made to coincide. The plurality of ejection nozzles are provided on the lower surface of the droplet ejection head 301 in the Y axis direction at regular intervals. From the discharge nozzle of the droplet discharge head 301, the ink containing the conductive fine particles described above is discharged onto the substrate 20 supported by the stage 307.

Ｘ軸方向駆動軸３０４には、Ｘ軸方向駆動モータ３０２が接続されている。Ｘ軸方向駆動モータ３０２はステッピングモータ等であり、制御装置ＣＯＮＴからＸ軸方向の駆動信号が供給されると、Ｘ軸方向駆動軸３０４を回転させる。Ｘ軸方向駆動軸３０４が回転すると、液滴吐出ヘッド３０１はＸ軸方向に移動する。   An X-axis direction drive motor 302 is connected to the X-axis direction drive shaft 304. The X-axis direction drive motor 302 is a stepping motor or the like, and rotates the X-axis direction drive shaft 304 when a drive signal in the X-axis direction is supplied from the control device CONT. When the X-axis direction drive shaft 304 rotates, the droplet discharge head 301 moves in the X-axis direction.

Ｙ軸方向ガイド軸３０５は、基台３０９に対して動かないように固定されている。ステージ３０７は、Ｙ軸方向駆動モータ３０３を備えている。Ｙ軸方向駆動モータ３０３はステッピングモータ等であり、制御装置ＣＯＮＴからＹ軸方向の駆動信号が供給されると、ステージ３０７をＹ軸方向に移動する。   The Y-axis direction guide shaft 305 is fixed so as not to move with respect to the base 309. The stage 307 includes a Y-axis direction drive motor 303. The Y-axis direction drive motor 303 is a stepping motor or the like, and moves the stage 307 in the Y-axis direction when a drive signal in the Y-axis direction is supplied from the control device CONT.

制御装置ＣＯＮＴは、液滴吐出ヘッド３０１に液滴の吐出制御用の電圧を供給する。また、Ｘ軸方向駆動モータ３０２に液滴吐出ヘッド３０１のＸ軸方向の移動を制御する駆動パルス信号を、Ｙ軸方向駆動モータ３０３にステージ３０７のＹ軸方向の移動を制御する駆動パルス信号を供給する。   The control device CONT supplies a droplet discharge control voltage to the droplet discharge head 301. Further, the X-axis direction drive motor 302 has a drive pulse signal for controlling the movement of the droplet discharge head 301 in the X-axis direction, and the Y-axis direction drive motor 303 has a drive pulse signal for controlling the movement of the stage 307 in the Y-axis direction. Supply.

クリーニング機構３０８は、液滴吐出ヘッド３０１をクリーニングするものである。クリーニング機構３０８には、図示しないＹ軸方向の駆動モータが備えられている。このＹ軸方向の駆動モータの駆動により、クリーニング機構は、Ｙ軸方向ガイド軸３０５に沿って移動する。クリーニング機構３０８の移動も制御装置ＣＯＮＴにより制御される。   The cleaning mechanism 308 is for cleaning the droplet discharge head 301. The cleaning mechanism 308 includes a Y-axis direction drive motor (not shown). The cleaning mechanism moves along the Y-axis direction guide shaft 305 by driving the Y-axis direction drive motor. The movement of the cleaning mechanism 308 is also controlled by the control device CONT.

ヒータ３１５は、ここではランプアニールにより基板２０を熱処理する手段であり、基板２０上に塗布された液体材料に含まれる溶媒の蒸発及び乾燥を行う。このヒータ３１５の電源の投入及び遮断も制御装置ＣＯＮＴにより制御される。   Here, the heater 315 is a means for heat-treating the substrate 20 by lamp annealing, and performs evaporation and drying of the solvent contained in the liquid material applied on the substrate 20. The heater 315 is also turned on and off by the control device CONT.

液滴吐出装置ＩＪは、液滴吐出ヘッド３０１と基板２０を支持するステージ３０７とを相対的に走査しつつ基板２０に対して液滴を吐出する。ここで、以下の説明において、Ｘ軸方向を走査方向、Ｘ軸方向と直交するＹ軸方向を非走査方向とする。したがって、液滴吐出ヘッド３０１の吐出ノズルは、非走査方向であるＹ軸方向に一定間隔で並んで設けられている。なお、図３（ａ）では、液滴吐出ヘッド３０１は、基板２０の進行方向に対し直角に配置されているが、液滴吐出ヘッド３０１の角度を調整し、基板Ｐの進行方向に対して交差させるようにしてもよい。このようにすれば、液滴吐出ヘッド３０１の角度を調整することで、ノズル間のピッチを調節することができる。また、基板２０とノズル面との距離を任意に調節できるようにしてもよい。   The droplet discharge device IJ discharges droplets onto the substrate 20 while relatively scanning the droplet discharge head 301 and the stage 307 supporting the substrate 20. Here, in the following description, the X-axis direction is a scanning direction, and the Y-axis direction orthogonal to the X-axis direction is a non-scanning direction. Accordingly, the discharge nozzles of the droplet discharge head 301 are provided side by side at regular intervals in the Y-axis direction that is the non-scanning direction. In FIG. 3A, the droplet discharge head 301 is arranged at a right angle to the traveling direction of the substrate 20, but the angle of the droplet discharge head 301 is adjusted to the traveling direction of the substrate P. You may make it cross. In this way, the pitch between the nozzles can be adjusted by adjusting the angle of the droplet discharge head 301. Further, the distance between the substrate 20 and the nozzle surface may be arbitrarily adjusted.

図３（ｂ）は、ピエゾ方式による液体材料の吐出原理を説明するための液滴吐出ヘッドの概略構成図である。図３（ｂ）において、液体材料（インク；機能液）を収容する液体室３２１に隣接してピエゾ素子３２２が設置されている。液体室３２１には、液体材料を収容する材料タンクを含む液体材料供給系３２３を介して液体材料が供給される。ピエゾ素子３２２は駆動回路３２４に接続されており、この駆動回路３２４を介してピエゾ素子３２２に電圧を印加し、ピエゾ素子３２２を変形させて液体室３２１を弾性変形させる。そして、この弾性変形時の内容積の変化によってノズル３２５から液体材料が吐出されるようになっている。この場合、印加電圧の値を変化させることにより、ピエゾ素子３２２の歪み量を制御することができる。また、印加電圧の周波数を変化させることにより、ピエゾ素子３２２の歪み速度を制御することができる。ピエゾ方式による液滴吐出は材料に熱を加えないため、材料の組成に影響を与えにくいという利点を有する。   FIG. 3B is a schematic configuration diagram of a droplet discharge head for explaining the principle of discharging a liquid material by a piezo method. In FIG. 3B, a piezo element 322 is disposed adjacent to a liquid chamber 321 that stores a liquid material (ink; functional liquid). The liquid material is supplied to the liquid chamber 321 via a liquid material supply system 323 including a material tank that stores the liquid material. The piezo element 322 is connected to a drive circuit 324, and a voltage is applied to the piezo element 322 via the drive circuit 324 to deform the piezo element 322 and elastically deform the liquid chamber 321. And the liquid material is discharged from the nozzle 325 by the change of the internal volume at the time of this elastic deformation. In this case, the amount of distortion of the piezo element 322 can be controlled by changing the value of the applied voltage. In addition, the strain rate of the piezo element 322 can be controlled by changing the frequency of the applied voltage. Since the droplet discharge by the piezo method does not apply heat to the material, it has an advantage of hardly affecting the composition of the material.

図４は、検査装置４１の構成を示す図である。
検査装置４１は、ダミーパターン８の状態を検査するものであり、形状検査用ダミーパターン８ａの形状を撮像するＣＣＤカメラ４５や、電気的特性検査用ダミーパターン８ｂの電気抵抗値を測定する電気抵抗測定装置４６、電気容量を測定するために当該電気的特性検査用ダミーパターン８ｂに電流を流す電気容量測定装置４７等を有しており、検査結果を入出力するための入出力部４８等を有している。入出力部４８の出力側は、例えば判断部４２に接続されており、検査結果が検査データとして判断部４２に送出されるようになっている。なお、入出力部４８には、検査結果を手動で入力することもできるし、ＣＣＤカメラ４５や電気抵抗測定装置４６、電気容量測定装置４７による検査結果を自動的にデータ化して入力することもできる。 FIG. 4 is a diagram illustrating a configuration of the inspection apparatus 41.
The inspection device 41 is for inspecting the state of the dummy pattern 8, and the CCD camera 45 for imaging the shape of the shape inspection dummy pattern 8a and the electrical resistance for measuring the electrical resistance value of the electrical characteristic inspection dummy pattern 8b. The measuring device 46 has a capacitance measuring device 47 and the like for passing a current to the electrical characteristic inspection dummy pattern 8b in order to measure the capacitance, and an input / output unit 48 and the like for inputting and outputting the inspection result. Have. The output side of the input / output unit 48 is connected to, for example, the determination unit 42 so that the inspection result is sent to the determination unit 42 as inspection data. The input / output unit 48 can manually input the inspection results, or the inspection results from the CCD camera 45, the electric resistance measuring device 46, and the electric capacitance measuring device 47 can be automatically converted into data and input. it can.

図５は、判断部４２の構成を示すブロック図である。
判断部４２は、検査データ入力部４９と、記憶部５０と、演算部５１と、出力部５２とを有しており、例えば、ダミーパターン８に関する所望のデータを記憶データとして記憶させておき、検査データと比較することによりダミーパターン８の良否を判断できるようになっている。
検査データ入力部４９は、検査装置４１の入出力部４８からの検査結果を判断部４２へ入力する。記憶部５０は、上記記憶データ等を記憶させておく部分である。演算部５１は、例えば記憶データと検査データとを比較し、検査データが記憶データにどのくらい近似するか等を演算し、演算結果に基づいてダミーパターン８の状態の良否を判断するようになっている。また、演算部５１では、ダミーパターン８の状態の良否に基づいて、最終的には実パターン３４の良否を推定して判断するようにもなっている。出力部５２は、当該実パターンの良否を例えばディスプレイ等に出力する。 FIG. 5 is a block diagram illustrating a configuration of the determination unit 42.
The determination unit 42 includes an inspection data input unit 49, a storage unit 50, a calculation unit 51, and an output unit 52. For example, desired data related to the dummy pattern 8 is stored as storage data. The quality of the dummy pattern 8 can be determined by comparing with the inspection data.
The inspection data input unit 49 inputs the inspection result from the input / output unit 48 of the inspection apparatus 41 to the determination unit 42. The storage unit 50 is a part that stores the stored data and the like. The calculation unit 51 compares, for example, the stored data and the inspection data, calculates how close the inspection data is to the stored data, and determines the quality of the dummy pattern 8 based on the calculation result. Yes. Further, the calculation unit 51 finally estimates and determines the quality of the actual pattern 34 based on the quality of the dummy pattern 8. The output unit 52 outputs the quality of the actual pattern to, for example, a display.

＜インク（液体材料）＞
次に、本実施形態に係る製造方法で用いられる、液滴吐出ヘッド３０１からの吐出に好適なインク（液体材料）について説明する。本実施形態で用いる導電部材形成用のインク（液体材料）は、導電性微粒子を分散媒に分散させた分散液、若しくはその前駆体からなるものである。導電性微粒子として、例えば金、銀、銅、パラジウム、ニオブ及びニッケル等を含有する金属微粒子の他、これらの前駆体、合金、酸化物、並びに導電性ポリマーやインジウム錫酸化物等の微粒子などが用いられる。これらの導電性微粒子は、分散性を向上させるために表面に有機物などをコーティングして使うこともできる。導電性微粒子の粒径は１ｎｍ〜０．１μｍ程度であることが好ましい。０．１μｍより大きいと、後述する液滴吐出ヘッド３０１のノズルに目詰まりが生じるおそれがあるだけでなく、得られる膜の緻密性が悪化する可能性がある。また、１ｎｍより小さいと、導電性微粒子に対するコーティング剤の体積比が大きくなり、得られる膜中の有機物の割合が過多となる。 <Ink (liquid material)>
Next, ink (liquid material) suitable for ejection from the droplet ejection head 301 used in the manufacturing method according to the present embodiment will be described. The ink for forming a conductive member (liquid material) used in the present embodiment is composed of a dispersion obtained by dispersing conductive fine particles in a dispersion medium, or a precursor thereof. Examples of the conductive fine particles include metal fine particles containing, for example, gold, silver, copper, palladium, niobium and nickel, as well as precursors, alloys, oxides thereof, and fine particles such as conductive polymers and indium tin oxide. Used. These conductive fine particles can be used by coating the surface with an organic substance or the like in order to improve dispersibility. The particle diameter of the conductive fine particles is preferably about 1 nm to 0.1 μm. If it is larger than 0.1 μm, there is a possibility that clogging may occur in the nozzles of the droplet discharge head 301 described later, and the denseness of the resulting film may be deteriorated. On the other hand, if it is smaller than 1 nm, the volume ratio of the coating agent to the conductive fine particles becomes large, and the ratio of the organic matter in the obtained film becomes excessive.

分散媒としては、上記の導電性微粒子を分散できるもので、凝集を起こさないものであれば特に限定されない。例えば、水の他に、メタノール、エタノールなどのアルコール類、ｎ−ヘプタン、ｎ−オクタンなどの炭化水素系化合物、またエチレングリコールジメチルエーテルなどのエーテル系化合物、さらにプロピレンカーボネートなどの極性化合物を例示できる。これらのうち、微粒子の分散性と分散液の安定性、また液滴吐出法（インクジェット法）への適用の容易さの点で、水、アルコール類、炭化水素系化合物、エーテル系化合物が好ましく、より好ましい分散媒としては、水、炭化水素系化合物を挙げることができる。   The dispersion medium is not particularly limited as long as it can disperse the conductive fine particles and does not cause aggregation. For example, in addition to water, alcohols such as methanol and ethanol, hydrocarbon compounds such as n-heptane and n-octane, ether compounds such as ethylene glycol dimethyl ether, and polar compounds such as propylene carbonate can be exemplified. Of these, water, alcohols, hydrocarbon compounds, and ether compounds are preferred from the viewpoints of fine particle dispersibility and dispersion stability, and ease of application to the droplet discharge method (inkjet method). More preferred dispersion media include water and hydrocarbon compounds.

上記導電性微粒子の分散液の表面張力は０．０２Ｎ／ｍ〜０．０７Ｎ／ｍの範囲内であることが好ましい。インクジェット法にて液体を吐出する際、表面張力が０．０２Ｎ／ｍ未満であると、インク組成物のノズル面に対する濡れ性が増大するため飛行曲りが生じやすくなり、０．０７Ｎ／ｍを超えるとノズル先端でのメニスカスの形状が安定しないため吐出量や、吐出タイミングの制御が困難になる。表面張力を調整するため、上記分散液には、基板との接触角を大きく低下させない範囲で、フッ素系、シリコーン系、ノニオン系などの表面張力調節剤を微量添加するとよい。ノニオン系表面張力調節剤は、液体の基板への濡れ性を向上させ、膜のレベリング性を改良し、膜の微細な凹凸の発生などの防止に役立つものである。上記表面張力調節剤は、必要に応じて、アルコール、エーテル、エステル、ケトン等の有機化合物を含んでもよい。   The surface tension of the conductive fine particle dispersion is preferably in the range of 0.02 N / m to 0.07 N / m. When the liquid is ejected by the ink jet method, if the surface tension is less than 0.02 N / m, the wettability of the ink composition to the nozzle surface increases, and thus flight bending tends to occur, exceeding 0.07 N / m. Since the meniscus shape at the nozzle tip is not stable, it becomes difficult to control the discharge amount and the discharge timing. In order to adjust the surface tension, a small amount of a surface tension regulator such as a fluorine-based, silicone-based, or nonionic-based material may be added to the dispersion within a range that does not significantly reduce the contact angle with the substrate. The nonionic surface tension modifier improves the wettability of the liquid to the substrate, improves the leveling property of the film, and helps prevent the occurrence of fine irregularities in the film. The surface tension modifier may contain an organic compound such as alcohol, ether, ester, or ketone, if necessary.

上記分散液の粘度は１ｍＰａ・ｓ〜５０ｍＰａ・ｓであることが好ましい。インクジェット法を用いて液体材料を液滴として吐出する際、粘度が１ｍＰａ・ｓより小さい場合にはノズル周辺部がインクの流出により汚染されやすく、また粘度が５０ｍＰａ・ｓより大きい場合は、ノズル孔での目詰まり頻度が高くなり円滑な液滴の吐出が困難となるだけでなく、液滴の吐出量が減少する。   The viscosity of the dispersion is preferably 1 mPa · s to 50 mPa · s. When a liquid material is ejected as droplets using the inkjet method, if the viscosity is less than 1 mPa · s, the nozzle periphery is easily contaminated by the outflow of the ink, and if the viscosity is greater than 50 mPa · s, the nozzle hole The clogging frequency in the case becomes high, and not only is it difficult to smoothly discharge droplets, but also the amount of droplets discharged is reduced.

＜製造方法＞
次に、上述したように構成された電子デバイス装置の製造方法について説明する。
図６（ａ）〜図６（ｄ）は、回路基板２０に実パターン３４及びダミーパターン８を形成する工程を示した図である。また、図７及び図８は、回路基板２０に形成された実パターン３４及びダミーパターン８の検査を行う様子を示す図である。 <Manufacturing method>
Next, a method for manufacturing the electronic device apparatus configured as described above will be described.
FIGS. 6A to 6D are views showing a process of forming the actual pattern 34 and the dummy pattern 8 on the circuit board 20. 7 and 8 are diagrams showing a state in which the actual pattern 34 and the dummy pattern 8 formed on the circuit board 20 are inspected.

図６（ａ）に示すように、まず、基板２０にチップ部品１０を搭載する。具体的には、面１８が基板２０に対向するように、チップ部品１０を搭載する。基板２０及びチップ部品１０の間に接着剤を介在させて、接着層２９を形成する。   As shown in FIG. 6A, first, the chip component 10 is mounted on the substrate 20. Specifically, the chip component 10 is mounted so that the surface 18 faces the substrate 20. An adhesive layer 29 is formed by interposing an adhesive between the substrate 20 and the chip component 10.

また、図６（ａ）に示すように、チップ部品１０の隣に絶縁部３０を形成する。絶縁部３０は、接着層２９を形成する接着剤とは別に、材料を設けて形成してもよい。絶縁部３０は、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、ベンゾシクロブテン（ＢＣＢ；ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）、ポリベンゾオキサゾール（ＰＢＯ；ｐｏｌｙｂｅｎｚｏｘａｚｏｌｅ）等の樹脂で形成してもよい。絶縁部３０は、液状樹脂をポッティングにより形成してもよいし、ドライフィルムを固着することにより形成してもよい。絶縁部３０は、チップ部品１０から外方向に下がる傾斜面３２を有するように形成する。チップ部品１０の側面に接触するように絶縁部３０を形成してもよい。   In addition, as shown in FIG. 6A, an insulating portion 30 is formed next to the chip component 10. The insulating portion 30 may be formed by providing a material separately from the adhesive that forms the adhesive layer 29. The insulating portion 30 may be formed of a resin such as polyimide resin, silicone-modified polyimide resin, epoxy resin, silicone-modified epoxy resin, benzocyclobutene (BCB), polybenzoxazole (PBO). The insulating part 30 may be formed by potting a liquid resin or may be formed by fixing a dry film. The insulating portion 30 is formed so as to have an inclined surface 32 that descends outward from the chip component 10. The insulating part 30 may be formed so as to contact the side surface of the chip component 10.

次に、図６（ｂ）に示すように、ダミーパターン８を形成する（第２の吐出工程）。ダミーパターン８は、インクジェット法を適用して形成する。具体的には、まず導電性微粒子を含む分散液（液体材料）を、非製品エリア２０ｂの一辺、例えば図６（ｂ）のＡ側に吐出して形成する。   Next, as shown in FIG. 6B, a dummy pattern 8 is formed (second ejection process). The dummy pattern 8 is formed by applying an ink jet method. Specifically, first, a dispersion liquid (liquid material) containing conductive fine particles is discharged and formed on one side of the non-product area 20b, for example, the A side in FIG.

形状検査用ダミーパターン８ａは、例えば液滴吐出ヘッド３０１のノズルから一滴ずつ吐出してほぼ半球状に形成する。また、電気的特性検査用ダミーパターン８ｂは、例えばノズルからほぼ半球状の液滴を連ねるように、一滴ずつ液体材料を吐出し、非製品エリア２０ｂの上辺に沿って一直線状に形成する。   The shape inspection dummy pattern 8a is formed in a substantially hemispherical shape by, for example, discharging droplets from a nozzle of the droplet discharge head 301 one by one. In addition, the electrical characteristic inspection dummy pattern 8b is formed in a straight line along the upper side of the non-product area 20b, for example, by ejecting a liquid material one by one so that substantially hemispherical droplets are connected from a nozzle.

次に、図６（ｃ）に示すように、実パターン３４を形成する（第１の吐出工程）。実パターン３４は、例えば図６（ｃ）のＡ側からＡ’側に向けて形成する。つまり、まず図６（ｃ）の配線２２から絶縁部３０を通ってＡ側の接続端子１４（及びダミー端子１５）上に至るように形成し、Ａ’側の接続端子１４（及びダミー端子１５）から絶縁部３０を通って配線２２上に至るように形成する。   Next, as shown in FIG. 6C, an actual pattern 34 is formed (first discharge process). The actual pattern 34 is formed, for example, from the A side to the A ′ side in FIG. That is, first, the wiring 22 in FIG. 6C is formed so as to reach the A-side connection terminal 14 (and dummy terminal 15) through the insulating portion 30, and then the A′-side connection terminal 14 (and dummy terminal 15). To the wiring 22 through the insulating portion 30.

次に、図６（ｄ）に示すように、実パターン３４の形成されたＡ’側の非製品エリア２０ｂに、ダミーパターン８を形成する（第２の吐出工程）。具体的な形成方法については、図６（ｂ））で示した場合と同様である。   Next, as shown in FIG. 6D, the dummy pattern 8 is formed in the non-product area 20b on the A ′ side where the actual pattern 34 is formed (second ejection process). The specific formation method is the same as that shown in FIG.

ダミーパターン８及び実パターン３４の形成工程は、図６（ｂ）〜図６（ｄ）で示したようなＡ側からＡ’側に行う場合だけでなく、Ａ’側からＡ側へ行ってもよい。また、Ａ―Ａ’とは直交する方向（図１の左辺側及び右辺側。ただし、図示を省略してある。）についても同様にダミーパターン８及び実パターン３４を形成する。また、ダミーパターン８及び実パターン３４の形成工程には、導電性微粒子を含む分散液を乾燥させて分散媒を除去することを含んでもよく、導電性微粒子を覆っているコート材を加熱分解することを含んでもよい。導電微粒子をナノ粒子として分散液の体積抵抗率を下げるようにしても構わない。実パターン３４及びダミーパターン８を形成した後、これら実パターン３４及びダミーパターン８を当該回路基板２０ごと焼成する。   The dummy pattern 8 and the actual pattern 34 are formed not only from the A side to the A ′ side as shown in FIGS. 6B to 6D, but also from the A ′ side to the A side. Also good. Similarly, the dummy pattern 8 and the actual pattern 34 are formed in the direction orthogonal to A-A ′ (the left side and the right side in FIG. 1; however, illustration is omitted). Further, the process of forming the dummy pattern 8 and the actual pattern 34 may include drying the dispersion liquid containing conductive fine particles to remove the dispersion medium, and thermally decomposing the coating material covering the conductive fine particles. You may include that. The volume resistivity of the dispersion may be lowered by using conductive fine particles as nanoparticles. After the actual pattern 34 and the dummy pattern 8 are formed, the actual pattern 34 and the dummy pattern 8 are baked together with the circuit board 20.

次に、図７及び図８に示すように、焼成された実パターン３４及びダミーパターン８の検査を行う。
実パターン３４及びダミーパターン８の検査は、検査装置４１にて行われる。図７（ａ）〜（ｃ）に示すほぼ半球状に形成された形状検査用ダミーパターン８ａについて、その形状及び大きさを検査する。例えば図７（ａ）に示す形状検査用ダミーパターン８ａの粒径ｔ１は、他の２つの形状検査用ダミーパターン８ａの粒径ｔ２と比べてやや小さくなっている。また、図７（ｂ）に示す形状検査用ダミーパターン８ａは、一部が欠けたような形状になっている。一方、図７（ｃ）に示す形状検査用ダミーパターン８ａは、所定の粒径ｔ２を有し、欠落部分も見当たらない状態である。 Next, as shown in FIGS. 7 and 8, the fired actual pattern 34 and dummy pattern 8 are inspected.
The inspection of the actual pattern 34 and the dummy pattern 8 is performed by the inspection device 41. The shape inspection dummy pattern 8a formed in a substantially hemispherical shape shown in FIGS. 7A to 7C is inspected for its shape and size. For example, the particle size t1 of the shape inspection dummy pattern 8a shown in FIG. 7A is slightly smaller than the particle size t2 of the other two shape inspection dummy patterns 8a. The shape inspection dummy pattern 8a shown in FIG. 7B has a shape that is partially cut off. On the other hand, the shape inspection dummy pattern 8a shown in FIG. 7C has a predetermined particle size t2 and no missing portion is found.

なお、この検査は、例えば検査装置４１に設けられたＣＣＤカメラ４５により形状検査用ダミーパターン８ａの画像を撮像した上で行うことも可能である。この場合、予め所望の大きさ及び形状を有する形状検査用ダミーパターン８ａのデータを記憶させておくことが好ましい。撮像された画像を解析し、解析の結果得られたデータと予め記憶させたデータとを比較することで、形状検査用ダミーパターン８ａの大きさや形状を自動的に判断することができる。これにより、効率的な検査が実現可能となる。   This inspection can also be performed after an image of the shape inspection dummy pattern 8a is taken by the CCD camera 45 provided in the inspection apparatus 41, for example. In this case, it is preferable to previously store data of the shape inspection dummy pattern 8a having a desired size and shape. The size and shape of the shape inspection dummy pattern 8a can be automatically determined by analyzing the captured image and comparing the data obtained as a result of the analysis with the data stored in advance. Thereby, efficient inspection can be realized.

また、図８に示すように、直線状に形成された電気的特性検査用ダミーパターン８ｂについては、その電気的特性、例えば電気抵抗値及び電気容量を測定する。
電気抵抗値については、図８（ａ）及び図８（ｂ）に示すように、電気的特性検査用ダミーパターン８ｂ上の所定の２点を選択して電気抵抗値を検査する。図８（ａ）及び図８（ｂ）に示す電気的特性検査用ダミーパターン８ｂは、外見上はそれぞれ連なっているように見える。しかし、電気抵抗値が図８（ａ）では所定値αをとるのに対して、図８（ｂ）では、所定値αよりもはるかに大きいβをとっている（α＜＜β）。 Further, as shown in FIG. 8, the electrical characteristics inspection dummy pattern 8b formed in a linear shape is measured for its electrical characteristics such as an electrical resistance value and an electrical capacity.
As for the electrical resistance value, as shown in FIGS. 8A and 8B, two predetermined points on the electrical characteristic inspection dummy pattern 8b are selected and the electrical resistance value is inspected. The electrical characteristic inspection dummy patterns 8b shown in FIGS. 8A and 8B seem to be continuous in appearance. However, the electric resistance value takes a predetermined value α in FIG. 8A, whereas in FIG. 8B, β much larger than the predetermined value α is taken (α << β).

また、電気容量については、図８（ｃ）に示すように、電気的特性検査用ダミーパターン８ｂ上に限界まで電流を流し、電気的特性検査用ダミーパターン８ｂが断線するときの電流の値を測定する。この検査では、電気的特性検査用ダミーパターン８ｂが断線するため、実パターン３４に直接検査を施すことができないため、ダミーパターンを形成した意義は大きいといえる。   As for the electric capacity, as shown in FIG. 8 (c), the current value when the electric characteristic inspection dummy pattern 8b is disconnected and the electric current is supplied to the limit on the electric characteristic inspection dummy pattern 8b. taking measurement. In this inspection, since the electrical characteristic inspection dummy pattern 8b is disconnected, the actual pattern 34 cannot be directly inspected. Therefore, it can be said that the significance of forming the dummy pattern is great.

次に、この検査結果に基づき、実パターン３４の状態を推定して判断する。例えば、図７（ａ）の場合、形状検査用ダミーパターン８ａの粒径が小さくなっていることから、ノズル内が詰っている可能性が高い。この場合、同一のノズルで実パターン３４を形成していることから、実パターン３４のどこかの部分で印字抜け部分が発生し、断線が起こっている可能性が高いと推定される。よって、実パターン３４の状態は「否」であると判断することができる。   Next, based on the inspection result, the state of the actual pattern 34 is estimated and determined. For example, in the case of FIG. 7A, since the particle diameter of the dummy pattern for shape inspection 8a is small, there is a high possibility that the inside of the nozzle is clogged. In this case, since the actual pattern 34 is formed by the same nozzle, it is presumed that there is a high possibility that a part of the actual pattern 34 is missing a print and a disconnection occurs. Therefore, it can be determined that the state of the actual pattern 34 is “NO”.

また、図７（ｂ）の場合であれば、形状検査用ダミーパターン８ａの粒径は小さくなっていないが、欠落部分８ｃを有する状態になっているため、ノズル内が詰っているかどうかの判断は困難である。このように形状検査だけでは判断が困難な場合には、例えば図５に示した電気的特性の検査と併せて判断することができる。   In the case of FIG. 7B, the particle diameter of the shape inspection dummy pattern 8a is not small, but since it has a missing portion 8c, it is determined whether the nozzle is clogged. It is difficult. Thus, when it is difficult to make a determination only by the shape inspection, it can be determined together with the inspection of the electrical characteristics shown in FIG. 5, for example.

また、図７（ｃ）の場合であれば、形状検査用ダミーパターン８ａの粒径が小さくなっておらず、欠落部分も無いため、形状検査用ダミーパターン８ａの状態は良好である可能性が高い。同一のノズルで形成した実パターン３４についても、その状態は良好である可能性が高いと推定される。従って、実パターン３４の状態は「良」であると判断することができる。   In the case of FIG. 7C, since the particle diameter of the shape inspection dummy pattern 8a is not reduced and there is no missing portion, the shape inspection dummy pattern 8a may be in a good state. high. It is estimated that there is a high possibility that the actual pattern 34 formed by the same nozzle is in a good state. Therefore, it can be determined that the state of the actual pattern 34 is “good”.

一方、図８（ａ）に示すように、電気抵抗値が所定値αをとっているので、電気的特性が良好であると判断することができる。また、図８（ｂ）に示すように、電気抵抗値が所定の値αよりもはるかに大きな値βをとっているので、この電気的特性検査用ダミーパターン８ｂは、外見上は連なっているように見えるが、どこかの部分で断線されている可能性が高い。同一のノズルで形成した実パターン３４についても断線されている可能性が高いと推定される。従って、実パターン３４の状態は「否」であると判断することができる。   On the other hand, as shown in FIG. 8A, since the electric resistance value is a predetermined value α, it can be determined that the electric characteristics are good. Further, as shown in FIG. 8B, since the electrical resistance value is a value β that is much larger than the predetermined value α, the electrical characteristic inspection dummy pattern 8b is continuous in appearance. It looks like, but there is a high possibility of being disconnected at some point. It is estimated that there is a high possibility that the actual pattern 34 formed by the same nozzle is also disconnected. Therefore, it can be determined that the state of the actual pattern 34 is “NO”.

例えば、形状検査用ダミーパターン８ａの状態が図７（ａ）に示すように粒径が小さい状態であり、電気的特性検査用ダミーパターン８ｂの状態が図８（ｂ）に示すように電気抵抗値が所定の値αよりはるかに大きい値βをとる場合には、検査結果から明らかにダミーパターン８の状態が否であると判断できる。   For example, the state of the shape inspection dummy pattern 8a is a state where the particle size is small as shown in FIG. 7A, and the state of the electrical characteristic inspection dummy pattern 8b is an electric resistance as shown in FIG. 8B. When the value is a value β much larger than the predetermined value α, it can be clearly determined from the inspection result that the state of the dummy pattern 8 is NO.

また、例えば、形状検査用ダミーパターン８ａの状態が図７（ｃ）に示す状態であり、電気的特性検査用ダミーパターン８ｂの状態が図８（ａ）に示すように電気抵抗値が所定の値αをとる場合には、検査結果から明らかにダミーパターン８の状態が良であると判断できる。これらの場合、実パターン３４の状態を推定して判断することは容易である。   Further, for example, the state of the shape inspection dummy pattern 8a is the state shown in FIG. 7C, and the state of the electrical characteristic inspection dummy pattern 8b is a predetermined electric resistance value as shown in FIG. 8A. When the value α is taken, it can be determined from the inspection result that the state of the dummy pattern 8 is good. In these cases, it is easy to estimate and judge the state of the actual pattern 34.

一方、例えば形状検査用ダミーパターン８ａが図７（ｂ）に示すように欠落部分を有する形状であり、電気的特性検査用ダミーパターン８ｂが図８（ａ）に示すように所定の電気抵抗値αをとる場合等、一方の検査では良、他方の検査では否と判断されている場合には、ダミーパターン８としての良否を即座に判断することは困難である。この場合には、形状検査及び電気的特性の検査のうち一方の検査でも「否」とする結果が得られた場合はダミーパターン８の状態が「否」であると判断する、等と適宜判断基準を設定することができる。   On the other hand, for example, the shape inspection dummy pattern 8a has a shape having a missing portion as shown in FIG. 7B, and the electrical characteristic inspection dummy pattern 8b has a predetermined electric resistance value as shown in FIG. 8A. When it is determined that one inspection is good, such as when taking α, and the other inspection is negative, it is difficult to immediately determine whether the dummy pattern 8 is good or bad. In this case, if a result of “No” is obtained in either one of the shape inspection and the electrical characteristic inspection, it is determined that the state of the dummy pattern 8 is “No”. A standard can be set.

次に、実パターン３４のうち「否」と判断されたものをリペアする。リペアの方法については、例えば印字抜け部分に再度液体材料を吐出して実パターン３４を形成し直すことができる。   Next, the real pattern 34 determined to be “NO” is repaired. As for the repair method, for example, the actual pattern 34 can be re-formed by discharging the liquid material again to the print missing portion.

このように、本実施形態によれば、第２の吐出工程により形成されたダミーパターン８の状態を検査してその良否を判断し、当該判断に基づいて実パターン３４の状態の良否を推定して判断するので、実パターン３４の各部について印字抜けの有無を検査しなくても、当該実パターン３４の状態の良否を判断することができる。   Thus, according to the present embodiment, the state of the dummy pattern 8 formed by the second ejection process is inspected to determine its quality, and the quality of the actual pattern 34 is estimated based on the determination. Therefore, it is possible to determine whether the state of the actual pattern 34 is good or not without inspecting each part of the actual pattern 34 for the absence of printing.

これにより、実パターン３４に生じた印字抜け部分を容易に検出しつつ、効率的な製造を実現することができる。ダミーパターン８を、例えば直線状やほぼ半球状等の簡単な形状にすれば、当該ダミーパターン８の検査が一層容易になり、回路基板２０の製造効率を更に向上させることができる。   As a result, it is possible to realize efficient manufacturing while easily detecting a missing portion in the actual pattern 34. If the dummy pattern 8 has a simple shape such as a straight line or a substantially hemispherical shape, the inspection of the dummy pattern 8 becomes easier and the manufacturing efficiency of the circuit board 20 can be further improved.

（電子機器）
図９（ａ）は、本発明に係る電子機器の一例を示す斜視図である。この図に示す携帯電話１３００は、筐体の内部或いは表示部１３０１に、前述の方法を用いて得られる回路基板を備えている。図中、符号１３０２は操作ボタン１３０２、符号１３０３は受話口、符号１３０４は送話口を示している。 (Electronics)
FIG. 9A is a perspective view showing an example of an electronic apparatus according to the present invention. A cellular phone 1300 shown in this figure includes a circuit board obtained by using the above-described method, in the housing or in the display portion 1301. In the figure, reference numeral 1302 denotes an operation button 1302, reference numeral 1303 denotes a mouthpiece, and reference numeral 1304 denotes a mouthpiece.

図９（ｂ）は、図９（ａ）に示す表示部１３０１の斜視構成図である。表示部１３０１は、液晶表示装置や有機ＥＬ表示装置からなる表示パネル１３１１の一辺端に、電子デバイス１３１２を実装した回路基板１３１３を接続してなる構成を備えている。そして、この回路基板１３１３には、本発明の実装方法を用いて電子デバイスを実装された回路基板が好適に用いられており、実パターン３４に印字抜け部分の無い回路基板２０を搭載しているので、動作不良の無い高品質の携帯電話１３００を得ることができる。   FIG. 9B is a perspective configuration diagram of the display unit 1301 shown in FIG. The display unit 1301 has a configuration in which a circuit board 1313 on which an electronic device 1312 is mounted is connected to one end of a display panel 1311 made of a liquid crystal display device or an organic EL display device. A circuit board on which an electronic device is mounted using the mounting method of the present invention is preferably used as the circuit board 1313, and the circuit board 20 having no print missing portion is mounted on the actual pattern 34. Therefore, a high-quality mobile phone 1300 without malfunction can be obtained.

本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で適宜変更を加えることができる。
例えば、図１０に示すように、検査の結果に基づいてノズル３０１から吐出される液体材料の吐出量を調節できるように、吐出量制御部５３を設けてもよい。
検査の結果を第１及び第２の吐出工程に反映させることで、印字抜け部分の発生を予め回避することができる。例えば、検査の結果、印字抜け部分が含まれる実パターン３４が多く形成されていた場合、それ以降、第１、第２の吐出工程ではノズル３０１からの吐出量を増加させるように調節することができる。なお、吐出量を調節するには、直接ノズルの出力を調節するだけではなく、例えばノズル３０１の出力を一定にしたまま液体材料の粘度を変化させ、液体材料の流速を変化させることによって、吐出量を調節するようにしても構わない。 The technical scope of the present invention is not limited to the above-described embodiment, and appropriate modifications can be made without departing from the spirit of the present invention.
For example, as shown in FIG. 10, a discharge amount control unit 53 may be provided so that the discharge amount of the liquid material discharged from the nozzle 301 can be adjusted based on the inspection result.
By reflecting the result of the inspection in the first and second ejection steps, it is possible to avoid the occurrence of a print missing portion in advance. For example, when a lot of actual patterns 34 including a missing print portion are formed as a result of the inspection, the discharge amount from the nozzle 301 can be adjusted in the first and second discharge processes thereafter. it can. In order to adjust the discharge amount, not only directly adjusting the output of the nozzle, but also, for example, by changing the viscosity of the liquid material while keeping the output of the nozzle 301 constant, the flow rate of the liquid material is changed. The amount may be adjusted.

また、図１１に示すように、この場合、接続端子１５に形成された実パターン３４を電気的特性検査用ダミーパターン８ｂとして利用してもよい。
当該電気的特性検査用ダミーパターン８ｂは、実パターンとして形成されているため、他の実パターン３４との条件がほぼ同一に形成されている。従って、図１１に示すように電気抵抗測定装置４６を用いたり、電気容量測定装置４７を用いたりして検査を行った場合には、信頼性の高い検査結果を得ることができる。 Further, as shown in FIG. 11, in this case, the actual pattern 34 formed on the connection terminal 15 may be used as the electrical characteristic inspection dummy pattern 8b.
Since the electrical characteristic inspection dummy pattern 8b is formed as an actual pattern, the conditions for the other actual pattern 34 are formed substantially the same. Therefore, when an inspection is performed using the electrical resistance measurement device 46 or the capacitance measurement device 47 as shown in FIG. 11, a highly reliable test result can be obtained.

また、例えば、図１２に示すように、液体材料としてノズル３０１から絶縁材料を吐出しても良い。例えば、実パターンとして、配線パターン２２の間を絶縁する絶縁層６０のパターン等が挙げられる。この絶縁層６０のパターンを基板上に形成する際に、印字抜け部分を無くすことができるので、配線パターン２２間を確実に絶縁することができる。   For example, as shown in FIG. 12, an insulating material may be discharged from a nozzle 301 as a liquid material. For example, the actual pattern includes a pattern of the insulating layer 60 that insulates between the wiring patterns 22. When the pattern of the insulating layer 60 is formed on the substrate, the print missing portion can be eliminated, so that the wiring patterns 22 can be reliably insulated.

なお、この場合、検査工程ではダミーパターンの形状の検査をすれば済む。絶縁層６０のパターンは、配線パターン２２とは異なり導電性が極めて低いため、電気的特性の検査を行う必要が無く、形状のみを検査すれば足りる。従って、迅速に検査を行うことができる。   In this case, it is only necessary to inspect the shape of the dummy pattern in the inspection process. Unlike the wiring pattern 22, the pattern of the insulating layer 60 is extremely low in conductivity, so that it is not necessary to inspect the electrical characteristics, and it is sufficient to inspect only the shape. Therefore, the inspection can be performed quickly.

本発明の実施形態に係る電子デバイス装置の構成を示す図である。It is a figure which shows the structure of the electronic device apparatus which concerns on embodiment of this invention. 本実施形態に係る電子デバイス装置の製造装置を示すブロック図である。It is a block diagram which shows the manufacturing apparatus of the electronic device apparatus which concerns on this embodiment. 本実施形態に係る液滴吐出装置の構成を示す図である。It is a figure which shows the structure of the droplet discharge apparatus which concerns on this embodiment. 本実施形態に係る検査装置の構成を示す図である。It is a figure showing composition of an inspection device concerning this embodiment. 本実施形態に係る判断部の構成を示す図である。It is a figure which shows the structure of the judgment part which concerns on this embodiment. 本実施形態に係る電子デバイス装置の製造の様子を示す図である。It is a figure which shows the mode of manufacture of the electronic device apparatus which concerns on this embodiment. 形状検査用ダミーパターンの様子を示す図である。It is a figure which shows the mode of the dummy pattern for shape inspection. 電気的特性検査用ダミーパターンの様子を示す図である。It is a figure which shows the mode of the dummy pattern for an electrical property test | inspection. 本実施形態に係る電子機器を示す図である。It is a figure which shows the electronic device which concerns on this embodiment. 本発明に係る変形例を示す図である。It is a figure which shows the modification based on this invention. 本発明に係る変形例を示す図である。It is a figure which shows the modification based on this invention. 本発明に係る変形例を示す図である。It is a figure which shows the modification based on this invention.

符号の説明Explanation of symbols

１…電子デバイス装置 ８…ダミーパターン ８ａ…形状検査用ダミーパター ８ｂ…電気的特性検査用ダミーパターン １０…チップ部品 ２０…回路基板 ２２…基板 ３４…実パターン ３０１…液滴吐出ヘッド １３００…携帯電話

DESCRIPTION OF SYMBOLS 1 ... Electronic device apparatus 8 ... Dummy pattern 8a ... Dummy pattern for shape inspection 8b ... Dummy pattern for electrical property inspection 10 ... Chip component 20 ... Circuit board 22 ... Substrate 34 ... Actual pattern 301 ... Droplet discharge head 1300 ... Mobile phone

Claims (17)

電子デバイスが実装された基板に実パターンが形成されるように、ノズルから前記基板に液体材料を吐出する第１の吐出工程と、
前記実パターンに対するダミーパターンが形成されるように、前記実パターンを形成する際に使用するノズルと同一のノズルから前記液体材料を吐出する第２の吐出工程と、
前記ダミーパターンの状態を検査する検査工程と、
前記検査の結果に基づいて前記ダミーパターンの状態の良否を判断し、当該判断に基づいて前記実パターンの状態の良否を判断する判断工程と
を具備することを特徴とする電子デバイス装置の製造方法。 A first discharge step of discharging a liquid material from the nozzle to the substrate so that a real pattern is formed on the substrate on which the electronic device is mounted;
A second ejection step of ejecting the liquid material from the same nozzle as that used when forming the actual pattern so that a dummy pattern for the actual pattern is formed;
An inspection process for inspecting the state of the dummy pattern;
A determination step of determining whether the state of the dummy pattern is good based on a result of the inspection, and determining whether the state of the actual pattern is good based on the determination. . 前記第２の吐出工程が、前記第１の吐出工程の前後にそれぞれ行われることを特徴とする請求項１に記載の電子デバイス装置の製造方法。   The method for manufacturing an electronic device device according to claim 1, wherein the second discharge step is performed before and after the first discharge step. 前記判断により状態が否とされた前記実パターンをリペアするリペア工程を更に具備することを特徴とする請求項１又は請求項２に記載の電子デバイス装置の製造方法。   The method of manufacturing an electronic device device according to claim 1, further comprising a repairing step of repairing the actual pattern whose state is determined to be negative by the determination. 前記検査の結果に基づいて、前記ノズルから吐出される前記液体材料の吐出量を調節する工程を更に具備することを特徴とする請求項１乃至請求項３のうちいずれか一項に記載の電子デバイス装置の製造方法。   4. The electron according to claim 1, further comprising a step of adjusting a discharge amount of the liquid material discharged from the nozzle based on a result of the inspection. 5. Device device manufacturing method. 前記第２の吐出工程では、前記液体材料を前記基板に吐出することを特徴とする請求項１乃至請求項４のうちいずれか一項に記載の電子デバイス装置の製造方法。   5. The method of manufacturing an electronic device device according to claim 1, wherein the liquid material is discharged onto the substrate in the second discharge step. 6. 前記第１の吐出工程では、前記基板のうち前記電子デバイスの実装領域を含む第１領域に前記液体材料を吐出し、
前記第２の吐出工程では、前記第１領域とは異なる第２領域に前記液体材料を吐出する
ことを特徴とする請求項５に電子デバイス装置の製造方法。 In the first discharge step, the liquid material is discharged to a first region including a mounting region of the electronic device in the substrate,
6. The method of manufacturing an electronic device device according to claim 5, wherein, in the second discharge step, the liquid material is discharged to a second region different from the first region. 前記第１の吐出工程及び第２の吐出工程では、前記基板のうち前記電子デバイスの実装領域を含む領域に前記液体材料を吐出する
ことを特徴とする請求項５に記載の電子デバイス装置の製造方法。 The electronic device apparatus according to claim 5, wherein in the first discharge step and the second discharge step, the liquid material is discharged to a region of the substrate that includes a mounting region of the electronic device. Method. 前記液体材料が、導電材料を含んでいることを特徴とする請求項１乃至請求項７のうちいずれか一項に記載の電子デバイス装置の製造方法。   8. The method of manufacturing an electronic device device according to claim 1, wherein the liquid material includes a conductive material. 前記検査工程では、
前記ダミーパターンの形状の検査及び前記ダミーパターンの電気的特性の検査のうち少なくとも一方の検査をすることを特徴とする請求項８に記載の電子デバイス装置の製造方法。 In the inspection process,
9. The method of manufacturing an electronic device device according to claim 8, wherein at least one of inspection of the shape of the dummy pattern and inspection of electrical characteristics of the dummy pattern is performed. 前記第２の吐出工程では、
前記形状を検査するための形状検査用ダミーパターンと、前記電気的特性を検査するための電気的特性検査用ダミーパターンとがそれぞれ形成されるように、前記ノズルから前記液体材料を吐出する
ことを特徴とする請求項９に記載の電子デバイス装置の製造方法。 In the second ejection step,
Discharging the liquid material from the nozzle so that a shape inspection dummy pattern for inspecting the shape and an electrical characteristic inspection dummy pattern for inspecting the electrical characteristics are formed, respectively. The method for manufacturing an electronic device device according to claim 9, wherein: 前記液体材料が、絶縁材料を含んでいることを特徴とする請求項１乃至請求項７のうちいずれか一項に記載の電子デバイス装置の製造方法。   The method for manufacturing an electronic device device according to claim 1, wherein the liquid material includes an insulating material. 前記検査工程では、
前記ダミーパターンの形状の検査をすることを特徴とする請求項１１に記載の電子デバイス装置の製造方法。 In the inspection process,
The method of manufacturing an electronic device device according to claim 11, wherein the shape of the dummy pattern is inspected. 請求項１乃至請求項１２のうちいずれか一項に記載の電子デバイス装置の製造方法により製造された電子デバイス装置。   The electronic device apparatus manufactured by the manufacturing method of the electronic device apparatus as described in any one of Claims 1 thru | or 12. 電子デバイスが実装された基板と、
前記基板上に設けられ、ノズルから前記基板に液体材料を吐出して形成された実パターンと、
前記基板上に前記実パターンに対して設けられ、前記基板上に、前記実パターンを形成する際のノズルと同一のノズルから前記液体材料を吐出して形成されたダミーパターンと
を具備することを特徴とする電子デバイス装置。 A substrate on which an electronic device is mounted;
An actual pattern provided on the substrate and formed by discharging a liquid material from a nozzle to the substrate;
A dummy pattern provided on the substrate for the actual pattern, and formed on the substrate by ejecting the liquid material from the same nozzle as the nozzle for forming the actual pattern. An electronic device device. 電子デバイスが実装された基板に、実パターンと、前記実パターンに対するダミーパターンとが形成されるように、前記基板に液体材料を吐出するノズルと、
前記基板上に形成されたダミーパターンの状態を検査する検査手段と、
前記検査の結果に基づいて、前記ダミーパターンの状態の良否を判断し、前記判断に基づいて、前記実パターンの良否を判断する判断手段と
を具備することを特徴とする電子デバイス装置の製造装置。 A nozzle for discharging a liquid material onto the substrate so that an actual pattern and a dummy pattern for the actual pattern are formed on the substrate on which the electronic device is mounted;
Inspection means for inspecting the state of the dummy pattern formed on the substrate;
An apparatus for manufacturing an electronic device device, comprising: a determination unit that determines whether the state of the dummy pattern is good based on the result of the inspection; and that determines the quality of the actual pattern based on the determination . 前記検査手段の結果に基づいて、前記ノズルから吐出される前記液体材料の吐出量を制御する制御部を更に具備することを特徴とする請求項１５に記載の電子デバイス装置の製造装置。   16. The apparatus for manufacturing an electronic device device according to claim 15, further comprising a control unit that controls a discharge amount of the liquid material discharged from the nozzle based on a result of the inspection unit. 請求項１３若しくは請求項１４に記載の電子デバイス装置が搭載されていることを特徴とする電子機器。
An electronic device comprising the electronic device device according to claim 13 or 14.
JP2004331963A 2004-11-16 2004-11-16 Manufacturing method of electronic device, electronic device, manufacturing apparatus of electronic device, and electronic equipment Withdrawn JP2006147648A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004331963A JP2006147648A (en) 2004-11-16 2004-11-16 Manufacturing method of electronic device, electronic device, manufacturing apparatus of electronic device, and electronic equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004331963A JP2006147648A (en) 2004-11-16 2004-11-16 Manufacturing method of electronic device, electronic device, manufacturing apparatus of electronic device, and electronic equipment

Publications (1)

Publication Number Publication Date
JP2006147648A true JP2006147648A (en) 2006-06-08

Family

ID=36627017

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004331963A Withdrawn JP2006147648A (en) 2004-11-16 2004-11-16 Manufacturing method of electronic device, electronic device, manufacturing apparatus of electronic device, and electronic equipment

Country Status (1)

Country Link
JP (1) JP2006147648A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008311530A (en) * 2007-06-15 2008-12-25 Rohm Co Ltd Semiconductor device
JP2009038331A (en) * 2007-07-11 2009-02-19 Sony Corp Method of electrically connecting element to wiring, method of producing light-emitting element assembly, and light-emitting element assembly
JP2010040889A (en) * 2008-08-07 2010-02-18 Nec Electronics Corp Semiconductor device and inspection method of semiconductor device
US7838410B2 (en) 2007-07-11 2010-11-23 Sony Corporation Method of electrically connecting element to wiring, method of producing light-emitting element assembly, and light-emitting element assembly

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008311530A (en) * 2007-06-15 2008-12-25 Rohm Co Ltd Semiconductor device
JP2009038331A (en) * 2007-07-11 2009-02-19 Sony Corp Method of electrically connecting element to wiring, method of producing light-emitting element assembly, and light-emitting element assembly
US7838410B2 (en) 2007-07-11 2010-11-23 Sony Corporation Method of electrically connecting element to wiring, method of producing light-emitting element assembly, and light-emitting element assembly
JP2010040889A (en) * 2008-08-07 2010-02-18 Nec Electronics Corp Semiconductor device and inspection method of semiconductor device

Similar Documents

Publication Publication Date Title
JP4356683B2 (en) Device mounting structure and device mounting method, droplet discharge head and connector, and semiconductor device
Szczech et al. Fine-line conductor manufacturing using drop-on demand PZT printing technology
US20060234534A1 (en) Device package structure, device packaging method, liquid drop ejection method, connector, and semiconductor device
JP4613590B2 (en) Mounting board and electronic equipment
US8166646B2 (en) Method for connecting two objects electrically
JP4357189B2 (en) Semiconductor device manufacturing apparatus and semiconductor device manufacturing method
JP2006147648A (en) Manufacturing method of electronic device, electronic device, manufacturing apparatus of electronic device, and electronic equipment
US9254653B2 (en) Wiring structure, method of manufacturing wiring structure, liquid droplet ejecting head, and liquid droplet ejecting apparatus
JP6604035B2 (en) Liquid ejection device and method of manufacturing liquid ejection device
Gieser et al. Rapid prototyping of electronic modules combining Aerosol printing and Ink Jet printing
JP2006135236A (en) Packaging method of electronic device, circuit board, and electronic equipment
JP2005191059A (en) Method of forming electrical circuit, and apparatus of manufacturing electrical circuit
JP2006140270A (en) Mounting method of electronic device, circuit board, and electronic equipment
JP2003218149A (en) Manufacturing method for electronic parts, electronic parts, manufacturing method for semiconductor device, and electronic instrument
JP2007180261A (en) Electronic element, its manufacturing method, circuit board, semiconductor device, and electronic apparatus
JP2006135237A (en) Packaging method of electronic device, circuit board, and electronic equipment
JP5110042B2 (en) Device mounting method
JP2006147645A (en) Mounting method of electronic device, mounting structure of electronic device, circuit board, and electronic equipment
JP2005327985A (en) Inter-electrode connecting structure and method, and electronic apparatus
WO2013150747A1 (en) Pattern forming method, device, and device manufacturing method
JP2006140394A (en) Pattern forming method, circuit board, pattern forming apparatus, and electronic device
JP2006013223A (en) Wiring structure
JP2009170657A (en) Method and device for forming wiring
JP2005050910A (en) Circuit board and its circuit pattern forming method
JP2006302989A (en) Semiconductor device and its manufacturing process

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080205