JP2009165201A - パルス電源回路 - Google Patents

Abstract

【課題】高電圧パルスの高い電圧上昇率（急峻性）を維持したまま、高電圧パルスの高周波化、回路の大容量化を実現する。
【解決手段】パルス電源回路１０は、複数のパルス発生回路１２（１）〜１２（ｎ）と、これら複数のパルス発生回路１２（１）〜１２（ｎ）を、それぞれタイミングをずらして制御する制御回路１４とを有する。また、各パルス発生回路１２（１）〜１２（ｎ）の第１出力端子３６ａ（１）〜３６ａ（ｎ）が第１接続点３８に接続され、各パルス発生回路１２（１）〜１２（ｎ）の第２出力端子３６ｂ（１）〜３６ｂ（ｎ）が第２接続点４０に接続され、第１接続点３８と第２接続点４０間に負荷４２が接続されている。各パルス発生回路１２（１）〜１２（ｎ）は、二次巻線３４と第２出力端子３６ａ（１）〜３６ａ（ｎ）との間にそれぞれダイオード４４（１）〜４４（ｎ）が接続されている。
【選択図】図１

Description

本発明は、簡単な回路構成にて、低い電圧の直流電源部からトランスに蓄積させた電磁エネルギーを開放することにより、極めて短い立ち上がり時間と極めて狭いパルス幅とを有する高電圧パルスを供給することができるパルス電源回路に関する。

近時、ワークを放電加工する際に、例えば微細な加工等を行う場合は、高電圧の極めて幅の狭いパルスを供給できる高電圧パルス発生回路が必要となる。また、高電圧パルスの放電によるプラズマにより、脱臭、殺菌、有害ガスの分解等を行う技術が適用されるようになってきたが、このプラズマを発生させるためにも、高電圧の極めて幅の狭いパルスを供給できる高電圧パルス発生回路が必要となる。

そこで、従来においては、例えば特許文献１及び２に示すような高電圧パルス発生回路を用いたパルス電源回路が提案されている。

従来のパルス電源回路によれば、高電圧が印加される半導体スイッチを複数個使用することなく、簡単な回路構成で、急峻な立ち上がり時間と極めて狭いパルス幅を有する高電圧を供給することができる。

特に、特許文献２に記載されたパルス電源回路は、半導体スイッチとして、直列接続されたＳＩサイリスタ（静電誘導サイリスタ）とスイッチング素子を用い、ＳＩサイリスタの過渡状態において、スイッチング素子をターンオフすることにより、幅が狭く、且つ、電圧上昇率（ｄｖ／ｄｔ）が高い高電圧パルスを得ることができる、という効果を奏する。

特許３８１１６８１号公報 特開２００７−２５９３０８号公報

ところで、上述のようなパルス電源回路においては、高電圧パルスの電圧上昇率と、パルス電源回路の出力容量とはトレードオフの関係にあることがわかっている。

例えばパルス電源回路の出力容量を大きくしようとした場合、大形の素子（例えばＳＩサイリスタ）を使用することが考えられるが、スイッチングスピードが遅くなるという問題がある。パルス電源回路で電圧が数１０ｋＶ、パルス幅が１μｓｅｃ未満の急峻な高電圧パルスを生成しようとする場合には、素子の電流容量は数１０Ａクラスまでが好ましい。すなわち、小形のＳＩサイリスタを２〜３個並列に接続することが好ましい。

しかし、素子の並列接続数を増やすと、素子のスイッチングタイミングを揃えるのが困難になる。このとき、素子の遮断電流（素子定格）、素子間電流のアンバランスにより、１パルス当たりの最大エネルギーが決まる。そのため、素子の損失（温度上昇）により、動作周波数が制限されてしまい、パルス電源回路の出力が制限されるという問題がある。つまり、高電圧パルスのエネルギーで動作周波数が制限されてしまう。素子の放熱を改良（強化）しても限界がある。

このように、従来のパルス電源回路は、高電圧パルスの急峻な立ち上がりを確保した状態での、回路の大容量化が困難であるという問題がある。

本発明はこのような課題を考慮してなされたものであり、高電圧パルスの高い電圧上昇率（急峻性）を維持したまま、高電圧パルスの高周波化、回路の大容量化を実現することができるパルス電源回路を提供することを目的とする。

また、本発明の他の目的は、上述の効果に加えて、適用するプロセスに適した出力タイミング及び振幅で高電圧パルスを発生させることができるパルス電源回路を提供することにある。

本発明に係るパルス電源回路は、複数のパルス発生回路と、前記複数のパルス発生回路を、それぞれタイミングをずらして制御する制御回路とを有し、前記複数のパルス発生回路が並列接続され、その接続点と負荷とが接続され、前記複数のパルス発生回路と前記接続点との間に、それぞれダイオードが、前記高電圧パルスの前記負荷への供給方向に対して順方向に接続され、各前記パルス発生回路は、直流電源部の両端に直列接続されたトランス及びスイッチを有し、前記制御回路の前記スイッチに対するオン制御によって前記トランスへの誘導エネルギーの蓄積を行い、前記制御回路の前記スイッチに対するオフ制御によって前記トランスの二次側での高電圧パルスの発生とを行うことを特徴とする。

これにより、１つのパルス発生回路で発生した高電圧パルスに伴う電流が他のパルス発生回路に流れることを防止することができ、高電圧パルスの高い電圧上昇率（急峻性）を維持したまま、高電圧パルスの高周波化、回路の大容量化を実現することができる。

そして、本発明において、前記制御回路は、ｎ番目（ｎ＝１、２・・・）の前記パルス発生回路の前記スイッチに対してオン制御を行った後に、オフ制御を行い、ｎ番目の前記パルス発生回路の前記スイッチに対するオフ制御の開始と共に、ｎ＋１番目の前記パルス発生回路の前記スイッチに対するオン制御を開始するようにしてもよい。これにより、高電圧パルスの高周波化をさらに図ることができる。

また、本発明において、前記複数のパルス発生回路における各トランスの一次インダクタンスがそれぞれ同じであってもよい。

また、本発明において、前記複数のパルス発生回路のうち、少なくとも１つの前記パルス発生回路における前記トランスの一次インダクタンスが、他のパルス発生回路における前記トランスの一次インダクタンスと異なるようにしてもよい。

この場合、前記複数のパルス発生回路に対する制御の順番が登録された順番テーブルが記録されたメモリを有し、前記制御回路は、前記順番テーブルに登録された順番に従って前記複数のパルス発生回路を制御するようにしてもよい。

あるいは、前記複数のパルス発生回路に対する制御の順番が登録された複数の順番テーブルが記録されたメモリと、外部入力に従って、前記複数の順番テーブルのうち、１つの順番テーブルを選択する手段とを有し、前記制御回路は、選択された前記１つの順番テーブルに登録された順番に従って前記複数のパルス発生回路を制御するようにしてもよい。これにより、適用するプロセスに適した出力タイミング、パルス幅、及び振幅で高電圧パルスを発生させることができ、ワークの放電加工や、プラズマによる脱臭、殺菌、有害ガスの分解等を、適切なパルス供給によって効率よく行うことが可能となる。

以上説明したように、本発明に係るパルス電源回路によれば、高電圧パルスの高い電圧上昇率（急峻性）を維持したまま、高電圧パルスの高周波化、回路の大容量化を実現することができる。

また、適用するプロセスに適した出力タイミング及び振幅で高電圧パルスを発生させることができる。

以下、本発明に係るパルス電源回路の実施の形態例を図１〜図８を参照しながら説明する。

本実施の形態に係るパルス電源回路１０は、図１に示すように、複数のパルス発生回路（第１パルス発生回路１２（１）、第２パルス発生回路１２（２）、・・・第ｎパルス発生回路１２（ｎ））と、これら複数のパルス発生回路１２（１）〜１２（ｎ）を、それぞれタイミングをずらして制御する制御回路１４とを有する。

例えば第１パルス発生回路１２（１）は、図２に示すように、直流電源部１６の両端に直列接続されたトランス１８、ＳＩサイリスタ２０及びスイッチング素子２２を有する。トランス１８の一次巻線２４における一方の端子２６ａに直流電源部１６の正極が接続され、トランス１８の一次巻線２４における他方の端子２６ｂにＳＩサイリスタ２０のアノードが接続されている。また、ＳＩサイリスタ２０のゲートと一次巻線２４の一方の端子２６ａ間には、ダイオード２８と抵抗３０が並列に接続されている。なお、ダイオード２８は、カソードが一次巻線２４の一方の端子２６ａに接続され、アノードがＳＩサイリスタ２０のゲートに接続されている。

スイッチング素子２２は、例えばＭＯＳＦＥＴやＩＧＢＴ等によって構成され、そのゲート電極に入力端子３２（１）が接続され、この入力端子３２（１）に制御回路１４からの制御信号Ｓｃ１が供給されるようになっている。

また、トランス１８の二次巻線３４の一方の端子が第１出力端子３６ａ（１）を構成し、二次巻線３４の他方の端子が第２出力端子３６ｂ（１）を構成している。

さらに、このパルス電源回路１０は、図１に示すように、複数のパルス発生回路１２（１）〜１２（ｎ）が並列接続されている。具体的には、各パルス発生回路１２（１）〜１２（ｎ）の第１出力端子３６ａ（１）〜３６ａ（ｎ）が第１接続点３８に接続され、各パルス発生回路１２（１）〜１２（ｎ）の第２出力端子３６ｂ（１）〜３６ｂ（ｎ）が第２接続点４０に接続され、第１接続点３８と第２接続点４０間に負荷４２が接続されている。

また、各パルス発生回路１２（１）〜１２（ｎ）は、二次巻線３４と第２出力端子３６ａ（１）〜３６ａ（ｎ）との間にそれぞれダイオード４４（１）〜４４（ｎ）が接続されている。例えば第１パルス発生回路１２（１）についてみると、高電圧パルスの発生に伴って、電流が二次巻線３４→第２出力端子３６ｂ（１）→第２接続点４０→負荷４２→第１接続点３８と流れる場合に、その順方向にダイオード４４（１）が接続されている。すなわち、ダイオード４４（１）は、カソードが第２出力端子３６ｂ（１）に接続され、アノードが二次巻線３４に接続されている。これは、第２パルス発生回路１２（２）〜第ｎパルス発生回路１２（ｎ）の各ダイオード４４（２）〜４４（ｎ）においても同様である。

ここで、第１パルス発生回路１２（１）での回路動作を図３を参照しながら説明した後、全体の回路動作を図４を参照しながら説明する。

先ず、図３のサイクル１の開始時点ｔ１において、制御回路１４から第１パルス発生回路１２（１）の入力端子３２（１）に対してオンを示す制御信号Ｓｃ１（オン信号：例えば高レベル信号）が供給されると、スイッチング素子２２がオンとなり、これにより、ＳＩサイリスタ２０はターンオンを経てオンとなる。ＳＩサイリスタ２０がオンとなることによって、トランス１８に直流電源部１６の電圧Ｅとほぼ同じ電圧が印加され、トランス１８の一次インダクタンスをＬ１としたとき、トランス１８の一次巻線２４に流れる電流Ｉ１（１）は勾配（Ｅ／Ｌ１）で時間の経過に伴って直線状に増加し、トランス１８への誘導エネルギーの蓄積が行われる。

このとき、ＳＩサイリスタ２０がオンとなっている期間（オン期間Ｔ１）においては、二次側にダイオード４４（１）が接続されて電流の流れが遮断されていることから、第１出力端子及び第２出力端子間の出力電圧Ｖ２（１）は０Ｖのままとなっている。

その後、一次側の電流Ｉ１（１）の値が予め決められたピーク値（波高値）Ｉｐ１となった時点ｔ２において、制御回路１４から第１パルス発生回路１２（１）の入力端子３２（１）に対してオフを示す制御信号Ｓｃ１（オフ信号：例えば低レベル信号）が供給されると、スイッチング素子２２がオフとなり、これにより、ＳＩサイリスタ２０はターンオフを経てオフとなる。ＳＩサイリスタ２０がターンオフとなることによって、負荷４２への高電圧パルスＰａ１の供給が開始される。ここで、直流電源部１６の電圧Ｅを１００（Ｖ）、オン期間Ｔ１を２０（μｓｅｃ）、トランス１８の一次インダクタンスＬ１を２０（μＨ）としたとき、ピーク値Ｉｐ１は、
Ｉｐ１＝Ｅ×Ｔ１／Ｌ１
＝１００（Ｖ）×２０（μｓｅｃ）／２０（μＨ）
＝１００（Ａ）
となる。

そして、ＳＩサイリスタ２０がオフになることによってトランス１８にパルス状の負極性の誘導起電力Ｖｐ１（例えば−数１００（Ｖ）〜−４（ｋＶ））が発生し、これに伴って、二次側の電流Ｉ２（１）がダイオード４４（１）の順方向に急激に流れ、負荷４２には前記誘導起電力に応じたパルス状の負極性の高電圧Ｖｐ２（例えば数〜２０（ｋＶ）：高電圧パルスＰａ１）が印加されることになる。このとき、高電圧パルスＰａ１の発生に伴って、電流が負荷４２に向かって流れるが、他のパルス発生回路（第２パルス発生回路１２（２）、第３パルス発生回路１２（３）・・・第ｎパルス発生回路１２（ｎ））へは流れない。すなわち、他のパルス発生回路１２（２）〜１２（ｎ）の各後段に接続されたダイオード４４（２）〜４４（ｎ）によって、前記電流の他のパルス発生回路１２（２）〜１２（ｎ）への進入が遮断されるからである。

なお、二次側の電流Ｉ２（１）のピーク値（波高値）Ｉｐ２は、一次巻線２４と二次巻線３４の巻線比１：Ｎを１：５とし、スイッチングロスによる減衰分α（例えば１０％）を考慮したとき、
Ｉｐ２＝（Ｉｐ１／Ｎ）×（１−α）
＝（１００Ａ／５）×０．９
＝１８Ａ
となる。

その後、高電圧Ｖｐ２のピークの時点を過ぎると、負荷４２においてエネルギーが消費されることから、二次側の電流Ｉ２（１）は徐々に減衰し、予め決められたオフ期間Ｔ２が経過する前の時点で基準レベル（０（Ａ））になる。

オフ期間Ｔ２が経過した時点でサイクル２が開始され、上述したサイクル１と同様の動作が繰り返される。

そして、制御回路１４は、第１パルス発生回路１２（１）の入力端子３２（１）へのオフ信号の供給とほぼ同時（時点ｔ２）に、第２パルス発生回路１２（２）の入力端子３２（２）に対してオン信号を供給し、これにより、上述した第１パルス発生回路１２（１）と同様に、スイッチング素子２２及びＳＩサイリスタ２０がオンとなり、第２パルス発生回路１２（２）のトランス１８への誘導エネルギーの蓄積が行われる。その後、一次側の電流Ｉ１（２）の値が予め決められたピーク値Ｉｐ１となった時点ｔ３において、制御回路１４から第２パルス発生回路１２（２）の入力端子３２（２）に対してオフ信号が供給されると、上述した第１パルス発生回路１２（１）と同様に、スイッチング素子２２及びＳＩサイリスタ２０がオフとなり、これによって、トランス１８にパルス状の負極性の誘導起電力Ｖｐ１が発生し、二次側の電流Ｉ２（２）がダイオード４４（２）の順方向に急激に流れ、負荷４２には前記誘導起電力に応じたパルス状の負極性の高電圧Ｖｐ２（高電圧パルスＰａ２）が印加されることになる。この場合も、高電圧パルスＰａ２の発生に伴って、電流が負荷４２に向かって流れるが、他のパルス発生回路（第１パルス発生回路１２（１）、第３パルス発生回路１２（３）・・・第ｎパルス発生回路１２（ｎ））へは流れない。

以下同様に、第３パルス発生回路１２（３）、・・・第ｎパルス発生回路１２（ｎ）の順番で、制御回路１４からオン信号及びオフ信号が供給され、負荷４２にはそれぞれ順番に高電圧パルスＰａ１、Ｐａ２、Ｐａ３、・・・Ｐａｎが印加されることになる。これによって、負荷４２には、サイクル１の期間に、ｎ個の高電圧パルスＰａ１、Ｐａ２、Ｐａ３、・・・Ｐａｎが順番に印加されることになり、１つのサイクルでの出力容量を大きくすることが可能となる。つまり、通常は、１つのパルス発生回路のみで構成されることから、１つのサイクルにおいて、１つの高電圧パルスが出力されるだけであるが、このパルス電源回路１０では、１つのサイクルにおいて、ｎ個の高電圧パルスＰａ１、Ｐａ２、Ｐａ３、・・・Ｐａｎが出力されることになり、n個の高電圧パルスＰａ１、Ｐａ２、Ｐａ３、・・・Ｐａｎをそれぞれ時間で積分した値を加算した値が負荷４２に対する出力容量となるから、大幅に出力容量を増加させることができる。

このように、パルス電源回路１０においては、複数のパルス発生回路１２（１）〜１２（ｎ）と、これら複数のパルス発生回路１２（１）〜１２（ｎ）を、それぞれタイミングをずらして制御する制御回路１４とを有するようにしたので、高電圧パルスＰａ１〜Ｐａｎの高い電圧上昇率（急峻性）を維持したまま、高電圧パルスＰａ１〜Ｐａｎの高周波化、回路の大容量化を実現することができる。

さらに、このパルス電源回路１０は、制御回路１４によって、ｎ番目（ｎ＝１、２・・・）のパルス発生回路のスイッチング素子２２に対してオン制御を行った後に、オフ制御を行い、ｎ番目のパルス発生発生回路のスイッチング素子に対するオフ制御の開始と共に、ｎ＋１番目のパルス発生回路のスイッチング素子２２に対するオン制御を開始するようにしたので、高電圧パルスの高周波化をさらに図ることができる。このパルス電源回路１０では、負荷４２に供給される高電圧パルスの周波数を最大１ＭＨzまで高周波化することが可能となる。

上述の例では、複数のパルス発生回路１２（１）〜１２（ｎ）における各トランス１８の一次インダクタンスをそれぞれ同じにして、ピーク値及びパルス幅がほぼ同じである高電圧パルスＰａ１〜Ｐａｎを複数のパルス発生回路１２（１）〜１２（ｎ）から出力させた例を示したが、これら複数のパルス発生回路１２（１）〜１２（ｎ）から出力される高電圧パルスＰａ１〜Ｐａｎは、ピーク値及びパルス幅がほぼ同じである必要はない。

例えば第１パルス発生回路１２（１）の高電圧パルスＰａ１の波形は、例えば負荷４２が抵抗負荷の場合、第１パルス発生回路１２（１）におけるトランス１８の一次インダクタンスによってパルス幅が変わり（例えば一次インダクタンス増→パルス幅増）、トランス１８の変圧比によってピーク値が変わり（例えば変圧比高→ピーク高）、充電エネルギーによってもピーク値とパルス幅が変わる（例えば充電エネルギー増→ピーク値増、パルス幅増）。これは、第２パルス発生回路１２（２）〜第ｎパルス発生回路１２（ｎ）でも同様である。

ここで、高電圧パルスＰａ１のパルス幅だけを変えたい場合は一次インピーダンスを変更し、高電圧パルスＰａ１のピーク値だけを変えたい場合は変圧比を変更するのが有効である。なお、放電負荷（プラズマ用途）では負荷の特性により、ピーク値がある一定値以上には上昇しないこともある。

そして、例えば、複数のパルス発生回路１２（１）〜１２（ｎ）のうち、少なくとも１つのパルス発生回路におけるトランス１８の一次インダクタンスと変圧比が、他のパルス発生回路におけるトランス１８の一次インダクタンスと変圧比と異なるようにしてもよい。これにより、それぞれパルス幅及びピーク値の異なる高電圧パルスを出力させることができる（第１方式）。

例えば第１パルス発生回路１２（１）の変圧比が最も高く、第ｎパルス発生回路１２（ｎ）の変圧比が最も低く、その間の第２パルス発生回路１２（２）〜第ｎ−１パルス発生回路１２（ｎ−１）の変圧比が、その順番で小さく設定されていれば、図５に示すように、第１パルス発生回路１２（１）〜第ｎパルス発生回路１２（ｎ）から出力される高電圧パルスＰａ１〜Ｐａｎは、それぞれ順番にピーク値が低下する形態となる。

また、複数のパルス発生回路１２（１）〜１２（ｎ）の変圧比がすべて同じであったとしても、少なくとも１つ一次インダクタンスを、他のパルス発生回路の一次インダクタンスと異なるようにしておけば、パルス幅も異ならせることができる（第２方式）。

また、複数のパルス発生回路１２（１）〜１２（ｎ）の変圧比と一次インダクタンスがすべて同じであったとしても、少なくとも１つのパルス発生回路のオン期間Ｔ１を、他のパルス発生回路のオン期間Ｔ１と異なるようにしておけば、例えばＳＩサイリスタ２０の過渡状態において、ＳＩサイリスタ２０をターンオフすることにより、上述した特許文献２からもわかるように、ピーク値もパルス幅も異ならせることができる（第３方式）。

上述した第１方式、第２方式及び第３方式を組み合わせることで、それぞれピーク値及びパルス幅の異なる高電圧パルスを出力させることが可能となる。

この第１方式、第２方式、第３方式を、ワークの放電加工や、プラズマによる脱臭、殺菌、有害ガスの分解等のプロセスに適用させる場合は、以下の２つの構成を採用することが好ましい。

すなわち、図６に示すように、第１の構成例（第１変形例）に係るパルス電源回路１０ａは、複数のパルス発生回路１２（１）〜１２（ｎ）に対する制御の順番が登録された順番テーブル５０が記録されたメモリ５２を有する。制御回路１４は、この順番テーブル５０に登録された順番に従って複数のパルス発生回路１２（１）〜１２（ｎ）を制御する。順番テーブル５０は、図７に示すように、各レコードに、オン制御すべきパルス発生回路のＩＤ番号が登録されている。

例えば上述した様々なプロセスのうち、実際にパルス電源回路１０ａを使用して行うプロセスについて、該プロセスに適した例えばピーク値の異なる高電圧パルスの順番を事前に決めておき、その順番を順番テーブル５０に登録し、該順番テーブル５０をメモリ５２に記録する。

そして、パルス電源回路１０ａが起動されると、制御回路１４は、順番テーブル５０の第１レコードからＩＤ番号を読み出し、該読み出したＩＤ番号に対応するパルス発生回路の入力端子にオン信号を供給する。その後、所定のオン期間Ｔ１が経過した時点で上記パルス発生回路の入力端子にオフ信号を供給すると同時に、順番テーブル５０の第２レコードからＩＤ番号を読み出し、該読み出したＩＤ番号に対応するパルス発生回路の入力端子にオン信号を供給する。

以下同様にして、順番テーブル５０の第ｎ−１レコードからＩＤ番号を読み出し、該読み出したＩＤ番号に対応するパルス発生回路の入力端子にオン信号を供給する。その後、所定のオン期間Ｔ１が経過した時点で上記パルス発生回路の入力端子にオフ信号を供給すると同時に、順番テーブル５０の第ｎレコードからＩＤ番号を読み出し、該読み出したＩＤ番号に対応するパルス発生回路の入力端子にオン信号を供給する。そして、所定のオン期間Ｔ１が経過した時点で上記パルス発生回路の入力端子にオフ信号を供給する。

このようにして、１つのサイクルに、当該プロセスに適した順番で、且つ、ピーク値のｎ個の高電圧パルスが負荷４２に印加されることになる。

この段階で１つのサイクルが終了し、以後、上述した一連の処理を順次繰り返していく。

また、別のプロセスにこのパルス電源回路１０ａを使用する場合は、上述と同様にして、事前に該別のプロセスに適した例えばピーク値の異なる高電圧パルスの順番を事前に決めておき、その順番を順番テーブル５０に登録し、該順番テーブル５０をメモリ５２に記録（上書き）する。

その後は、上述した一連の処理を繰り返すことで、当該別のプロセスに適した順番で、且つ、ピーク値の高電圧パルスが順次負荷に印加されることになる。

次に、図８に示すように、第２の構成例（第２変形例）に係るパルス電源回路１０ｂは、複数のパルス発生回路１２（１）〜１２（ｎ）に対する制御の順番が登録された複数の順番テーブル５０ａ、５０ｂ、５０ｃ、５０ｄ・・・が記録されたメモリ５２と、使用者の操作指示（例えばプロセスの種類を示す番号等）を電気信号として入力するための操作部５４と、該操作部５４からの操作指示に従って、複数の順番テーブル５０ａ、５０ｂ、５０ｃ、５０ｄ・・・のうち、１つの順番テーブルを選択する選択部５６とを有する。制御回路１４は、選択された順番テーブルに登録された順番に従って複数のパルス発生回路１２（１）〜１２（ｎ）を制御する。

複数の順番テーブル５０ａ、５０ｂ、５０ｃ、５０ｄ・・・は、例えばワークの放電加工用の順番テーブル５０ａ、プラズマによる脱臭処理用の順番テーブル５０ｂ、プラズマによる殺菌用の順番テーブル５０ｃ、プラズマによる有害ガスの分解用の順番テーブル５０ｄ等がある。各順番テーブルは、図７と同様に、各レコードに、オン制御すべきパルス発生回路のＩＤ番号が登録されている。すなわち、各順番テーブルには、それぞれ対応するプロセスに適した順番でパルス発生回路のＩＤ番号が登録されている。

そして、操作部５４を介して今回のプロセスを示す番号が入力されて、パルス電源回路１０ｂが起動されると、選択部５６は、複数の順番テーブル５０ａ、５０ｂ、５０ｃ、５０ｄ・・・のうちから、今回入力されたプロセスの番号に対応する順番テーブルを選択する。制御回路１４は、選択された順番テーブルの第１レコードからＩＤ番号を読み出し、該読み出したＩＤ番号に対応するパルス発生回路の入力端子にオン信号を供給する。その後、所定のオン期間が経過した時点で上記パルス発生回路の入力端子にオフ信号を供給すると同時に、選択された順番テーブルの第２レコードからＩＤ番号を読み出し、該読み出したＩＤ番号に対応するパルス発生回路の入力端子にオン信号を供給する。

以下同様にして、選択された順番テーブルの第ｎ−１レコードからＩＤ番号を読み出し、該読み出したＩＤ番号に対応するパルス発生回路の入力端子にオン信号を供給する。その後、所定のオン期間が経過した時点で上記パルス発生回路の入力端子にオフ信号を供給すると同時に、選択された順番テーブルの第ｎレコードからＩＤ番号を読み出し、該読み出したＩＤ番号に対応するパルス発生回路の入力端子にオン信号を供給する。そして、所定のオン期間が経過した時点で上記パルス発生回路の入力端子にオフ信号を供給する。

このようにして、１つのサイクルに、今回のプロセスに適した順番で、且つ、ピーク値のｎ個の高電圧パルスが負荷に印加されることになる。

この段階で１つのサイクルが終了し、以後、上述した一連の処理を順次繰り返していく。

また、別のプロセスにこのパルス電源回路１０ｂを使用する場合は、上述と同様にして、操作部５４を介して別のプロセスの番号を入力する。選択部５６は、当該別のプロセスに対応する順番テーブルを選択し、制御回路１４は、この選択された順番テーブルに基づいて各パルス発生回路を制御する。

これによって、上述した一連の処理が繰り返され、当該別のプロセスに適した順番で、且つ、ピーク値の高電圧パルスが順次負荷に印加されることになる。

このように、第１変形例及び第２変形例に係るパルス電源回路１０ａ及び１０ｂにおいては、適用するプロセスに適した出力タイミング及び振幅で高電圧パルスを発生させることができ、ワークの放電加工や、プラズマによる脱臭、殺菌、有害ガスの分解等を、適切なパルス供給によって効率よく行うことが可能となる。

なお、本発明に係るパルス電源回路は、上述の実施の形態に限らず、本発明の要旨を逸脱することなく、種々の構成を採り得ることはもちろんである。

本実施の形態に係るパルス電源回路の構成を示すブロック図である。 代表的に第１パルス発生回路の構成を示す回路図である。 代表的に第１パルス発生回路の回路動作を示すタイミングチャートである。 本実施の形態に係るパルス電源回路の回路動作を示すタイミングチャートである。 本実施の形態に係るパルス電源回路において、各パルス発生回路の一次インダクタンスを変更した場合の回路動作を示すタイミングチャートである。 第１の変形例に係るパルス電源回路の構成を示すブロック図である。 順番テーブルの内訳を示す説明図である。 第２の変形例に係るパルス電源回路の構成を示すブロック図である。

符号の説明

１０、１０ａ、１０ｂ…パルス電源回路
１２（１）〜１２（ｎ）…第１パルス発生回路〜第ｎパルス発生回路
１４…制御回路 １６…直流電源部
１８…トランス ２０…ＳＩサイリスタ
２２…スイッチング素子 ２４…一次巻線
３２（１）〜３２（ｎ）…入力端子 ３４…二次巻線
３６ａ（１）〜３６ａ（ｎ）…第１出力端子
３６ｂ（１）〜３６ｂ（ｎ）…第２出力端子
３８…第１接続点 ４０…第２接続点
４２…負荷
４４（１）〜４４（ｎ）…ダイオード

Claims (5)

1. 複数のパルス発生回路と、
   前記複数のパルス発生回路を、それぞれタイミングをずらして制御する制御回路とを有し、
   前記複数のパルス発生回路が並列接続され、その接続点と負荷とが接続され、
   前記複数のパルス発生回路と前記接続点との間に、それぞれダイオードが、前記高電圧パルスの前記負荷への供給方向に対して順方向に接続され、
   各前記パルス発生回路は、直流電源部の両端に直列接続されたトランス及びスイッチを有し、前記制御回路の前記スイッチに対するオン制御によって前記トランスへの誘導エネルギーの蓄積を行い、前記制御回路の前記スイッチに対するオフ制御によって前記トランスの二次側での高電圧パルスの発生とを行うことを特徴とするパルス電源回路。
2. 請求項１記載のパルス電源回路において、
   前記複数のパルス発生回路における各トランスの一次インダクタンスがそれぞれ同じであることを特徴とするパルス電源回路。
3. 請求項１記載のパルス電源回路において、
   前記複数のパルス発生回路のうち、少なくとも１つの前記パルス発生回路における前記トランスの一次インダクタンスが、他のパルス発生回路における前記トランスの一次インダクタンスと異なることを特徴とするパルス電源回路。
4. 請求項３記載のパルス電源回路において、
   前記複数のパルス発生回路に対する制御の順番が登録された順番テーブルが記録されたメモリを有し、
   前記制御回路は、前記順番テーブルに登録された順番に従って前記複数のパルス発生回路を制御することを特徴とするパルス電源回路。
5. 請求項３記載のパルス電源回路において、
   前記複数のパルス発生回路に対する制御の順番が登録された複数の順番テーブルが記録されたメモリと、
   外部入力に従って、前記複数の順番テーブルのうち、１つの順番テーブルを選択する手段とを有し、
   前記制御回路は、選択された前記１つの順番テーブルに登録された順番に従って前記複数のパルス発生回路を制御することを特徴とするパルス電源回路。

Images