JP2009163275A - Pixel circuit, driving method for pixel circuit, display device, and driving method for display device - Google Patents
Pixel circuit, driving method for pixel circuit, display device, and driving method for display device Download PDFInfo
- Publication number
- JP2009163275A JP2009163275A JP2009106685A JP2009106685A JP2009163275A JP 2009163275 A JP2009163275 A JP 2009163275A JP 2009106685 A JP2009106685 A JP 2009106685A JP 2009106685 A JP2009106685 A JP 2009106685A JP 2009163275 A JP2009163275 A JP 2009163275A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- threshold voltage
- period
- drive transistor
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title description 7
- 238000005070 sampling Methods 0.000 claims abstract description 87
- 239000003990 capacitor Substances 0.000 claims description 144
- 230000004044 response Effects 0.000 claims description 14
- 230000001419 dependent effect Effects 0.000 claims description 5
- 239000000284 extract Substances 0.000 claims 1
- 230000005611 electricity Effects 0.000 abstract 1
- 230000037230 mobility Effects 0.000 description 69
- 239000008186 active pharmaceutical agent Substances 0.000 description 42
- 238000010586 diagram Methods 0.000 description 17
- 239000011159 matrix material Substances 0.000 description 10
- 239000010409 thin film Substances 0.000 description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 9
- 230000007423 decrease Effects 0.000 description 8
- 230000008859 change Effects 0.000 description 6
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- 238000002360 preparation method Methods 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 4
- 230000006872 improvement Effects 0.000 description 3
- 101150010989 VCATH gene Proteins 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Abstract
Description
本発明は、画素毎に配した発光素子を電流駆動する画素回路に関する。より詳しくは、各画素回路内に設けた絶縁ゲート型電界効果トランジスタによって有機ELなどの発光素子に通電する電流量を制御する、いわゆるアクティブマトリクス型の表示装置に適用する画素回路に関する。 The present invention relates to a pixel circuit that current-drives a light emitting element arranged for each pixel. More specifically, the present invention relates to a pixel circuit applied to a so-called active matrix display device in which an amount of current supplied to a light emitting element such as an organic EL is controlled by an insulated gate field effect transistor provided in each pixel circuit.
画像表示装置、例えば液晶ディスプレイなどでは、多数の液晶画素をマトリクス状に並べ、表示すべき画像情報に応じて画素毎に入射光の透過強度又は反射強度を制御することによって画像を表示する。これは、有機EL素子を画素に用いた有機ELディスプレイなどにおいても同様であるが、液晶画素と異なり有機EL素子は自発光素子である。その為、有機ELディスプレイは液晶ディスプレイに比べて画像の視認性が高く、バックライトが不要であり、応答速度が高いなどの利点を有する。又、各発光素子の輝度レベル(階調)はそれに流れる電流値によって制御可能であり、いわゆる電流制御型であるという点で液晶ディスプレイなどの電圧制御型とは大きく異なる。 In an image display device such as a liquid crystal display, an image is displayed by arranging a large number of liquid crystal pixels in a matrix and controlling the transmission intensity or reflection intensity of incident light for each pixel in accordance with image information to be displayed. This also applies to an organic EL display using an organic EL element as a pixel, but unlike a liquid crystal pixel, the organic EL element is a self-luminous element. Therefore, the organic EL display has advantages such as higher image visibility than the liquid crystal display, no backlight, and high response speed. Further, the luminance level (gradation) of each light emitting element can be controlled by the value of the current flowing therethrough, and is greatly different from a voltage control type such as a liquid crystal display in that it is a so-called current control type.
有機ELディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とがある。前者は構造が単純であるものの、大型且つ高精細のディスプレイの実現が難しいなどの問題がある為、現在はアクティブマトリクス方式の開発が盛んに行なわれている。この方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子(一般には薄膜トランジスタ、TFT)によって制御するものであり、以下の特許文献に記載がある。 In the organic EL display, similarly to the liquid crystal display, there are a simple matrix method and an active matrix method as driving methods. Although the former has a simple structure, there is a problem that it is difficult to realize a large-sized and high-definition display. Therefore, the active matrix method is actively developed at present. In this method, a current flowing through a light emitting element in each pixel circuit is controlled by an active element (generally a thin film transistor or TFT) provided in the pixel circuit, and is described in the following patent documents.
従来の画素回路は、制御信号を供給する行状の走査線と映像信号を供給する列状の信号線とが交差する部分に配され、少なくともサンプリングトランジスタと容量部とドライブトランジスタと発光素子とを含む。サンプリングトランジスタは、走査線から供給される制御信号に応じ導通して信号線から供給された映像信号をサンプリングする。容量部は、サンプリングされた映像信号に応じた入力電圧を保持する。ドライブトランジスタは、容量部に保持された入力電圧に応じて所定の発光期間に出力電流を供給する。尚一般に、出力電流はドライブトランジスタのチャネル領域のキャリア移動度及び閾電圧に対して依存性を有する。発光素子は、ドライブトランジスタから供給された出力電流により映像信号に応じた輝度で発光する。 A conventional pixel circuit is arranged at a portion where a row scanning line for supplying a control signal and a column signal line for supplying a video signal intersect, and includes at least a sampling transistor, a capacitor, a drive transistor, and a light emitting element. . The sampling transistor conducts in response to the control signal supplied from the scanning line and samples the video signal supplied from the signal line. The capacitor unit holds an input voltage corresponding to the sampled video signal. The drive transistor supplies an output current during a predetermined light emission period in accordance with the input voltage held in the capacitor unit. In general, the output current depends on the carrier mobility and threshold voltage of the channel region of the drive transistor. The light emitting element emits light with luminance according to the video signal by the output current supplied from the drive transistor.
ドライブトランジスタは、容量部に保持された入力電圧をゲートに受けてソース/ドレイン間に出力電流を流し、発光素子に通電する。一般に発光素子の発光輝度は通電量に比例している。更にドライブトランジスタの出力電流供給量はゲート電圧すなわち容量部に書き込まれた入力電圧によって制御される。従来の画素回路は、ドライブトランジスタのゲートに印加される入力電圧を入力映像信号に応じて変化させることで、発光素子に供給する電流量を制御している。 The drive transistor receives the input voltage held in the capacitor portion at the gate, causes an output current to flow between the source and the drain, and energizes the light emitting element. In general, the light emission luminance of a light emitting element is proportional to the amount of current applied. Further, the output current supply amount of the drive transistor is controlled by the gate voltage, that is, the input voltage written in the capacitor. The conventional pixel circuit controls the amount of current supplied to the light emitting element by changing the input voltage applied to the gate of the drive transistor in accordance with the input video signal.
ここでドライブトランジスタの動作特性は以下の式1で表わされる。
Ids=(1/2)μ(W/L)Cox(Vgs−Vth)2・・・式1
このトランジスタ特性式1において、Idsはソース/ドレイン間に流れるドレイン電流を表わしており、画素回路では発光素子に供給される出力電流である。Vgsはソースを基準としてゲートに印加されるゲート電圧を表わしており、画素回路では上述した入力電圧である。Vthはトランジスタの閾電圧である。又μはトランジスタのチャネルを構成する半導体薄膜の移動度を表わしている。その他Wはチャネル幅を表わし、Lはチャネル長を表わし、Coxはゲート容量を表わしている。このトランジスタ特性式1から明らかな様に、薄膜トランジスタは飽和領域で動作する時、ゲート電圧Vgsが閾電圧Vthを超えて大きくなると、オン状態となってドレイン電流Idsが流れる。原理的に見ると上記のトランジスタ特性式1が示す様に、ゲート電圧Vgsが一定であれば常に同じ量のドレイン電流Idsが発光素子に供給される。従って、画面を構成する各画素に全て同一のレベルの映像信号を供給すれば、全画素が同一輝度で発光し、画面の一様性(ユニフォーミティ)が得られるはずである。
Here, the operating characteristic of the drive transistor is expressed by the following
Ids = (1/2) μ (W / L) Cox (Vgs−Vth) 2
In the
しかしながら実際には、ポリシリコンなどの半導体薄膜で構成された薄膜トランジスタ(TFT)は、個々のデバイス特性にばらつきがある。特に、閾電圧Vthは一定ではなく、各画素毎にばらつきがある。前述のトランジスタ特性式1から明らかな様に、各ドライブトランジスタの閾電圧Vthがばらつくと、ゲート電圧Vgsが一定であっても、ドレイン電流Idsにばらつきが生じ、画素毎に輝度がばらついてしまう為、画面のユニフォーミティを損なう。従来からドライブトランジスタの閾電圧のばらつきをキャンセルする機能を組み込んだ画素回路が開発されており、例えば前記の特許文献3に開示がある。
However, in reality, thin film transistors (TFTs) composed of semiconductor thin films such as polysilicon have variations in individual device characteristics. In particular, the threshold voltage Vth is not constant and varies from pixel to pixel. As apparent from the
しかしながら、閾電圧のばらつきをキャンセルする機能(閾電圧補正機能)を組み込んだ従来の画素回路は構成が複雑であり、画素の微細化もしくは高精細化の障害になっていた。また従来の閾電圧補正機能を組み込んだ画素回路は、効率的でなく回路設計の複雑化を招いていた。加えて従来の閾電圧補正機能を備えた画素回路は、構成素子数が比較的多いため歩留まりの低下を招いていた。 However, a conventional pixel circuit incorporating a function for canceling variations in threshold voltage (threshold voltage correction function) has a complicated configuration, which has been an obstacle to pixel miniaturization or high definition. In addition, the conventional pixel circuit incorporating the threshold voltage correction function is not efficient and causes complicated circuit design. In addition, a conventional pixel circuit having a threshold voltage correction function has a relatively large number of constituent elements, which causes a decrease in yield.
上述した従来の技術の課題に鑑み、本発明は閾電圧補正機能を備えた画素回路の効率化及び簡素化を図り、以って表示装置の高精細化及び歩留まりの改善を達成することを目的とする。かかる目的を達成するために以下の手段を講じた。即ち本発明は、制御信号を供給する行状の走査線と映像信号を供給する列状の信号線とが交差する部分に配され、少なくともサンプリングトランジスタと、これに接続する画素容量と、これに接続するドライブトランジスタと、これに接続する発光素子とを含み、前記サンプリングトランジスタは、該走査線に割り当てられた水平走査期間に該走査線から供給される制御信号に応じ導通して該信号線から供給された映像信号を該画素容量にサンプリングし、前記画素容量は、該サンプリングされた映像信号に応じて該ドライブトランジスタのゲートに入力電圧を印加し、前記ドライブトランジスタは、所定の発光期間中該入力電圧に応じた出力電流を該発光素子に供給し、該出力電流は該ドライブトランジスタのチャネル領域の閾電圧に対して依存性を有し、前記発光素子は、該ドライブトランジスタから供給された出力電流により該映像信号に応じた輝度で発光する画素回路において、出力電流の該閾電圧に対する依存性を打ち消すために、水平走査期間の一部で動作し、該ドライブトランジスタの閾電圧を検出して該画素容量に書き込んでおく補正手段を備えることを特徴とする。 SUMMARY OF THE INVENTION In view of the above-described problems of the prior art, the present invention aims to improve the efficiency and simplification of a pixel circuit having a threshold voltage correction function, thereby achieving higher definition and improved yield of a display device. And In order to achieve this purpose, the following measures were taken. That is, according to the present invention, at least a sampling transistor, a pixel capacitor connected to the sampling transistor, and a pixel capacitor connected to the row scanning line that supplies a control signal and a column signal line that supplies a video signal are connected. And a light emitting element connected to the sampling transistor. The sampling transistor is turned on in response to a control signal supplied from the scanning line during a horizontal scanning period assigned to the scanning line and is supplied from the signal line. The captured video signal is sampled into the pixel capacitor, and the pixel capacitor applies an input voltage to the gate of the drive transistor in accordance with the sampled video signal, and the drive transistor receives the input during a predetermined light emission period. An output current corresponding to the voltage is supplied to the light emitting element, and the output current is compared with a threshold voltage of the channel region of the drive transistor. In the pixel circuit that emits light with a luminance corresponding to the video signal by the output current supplied from the drive transistor, the light emitting element is arranged horizontally to cancel the dependency of the output current on the threshold voltage. It is characterized by comprising correction means that operates during a part of the scanning period, detects the threshold voltage of the drive transistor, and writes it in the pixel capacitor.
好ましくは前記補正手段は、水平走査期間に該サンプリングトランジスタが導通して該画素容量の一端が該信号線により一定電位に保持された状態で動作し、該画素容量の他端から該一定電位に対する電位差が該閾電圧になるまで該画素容量を充電する。又前記補正手段は、水平走査期間の前半で該ドライブトランジスタの閾電圧を検出して該画素容量に書き込む一方、前記サンプリングトランジスタは、該水平走査期間の後半で該信号線から供給される映像信号を該画素容量にサンプリングし、前記画素容量は、該サンプリングされた映像信号に該書き込まれた閾電圧を足し込んだ入力電圧を該ドライブトランジスタのゲートとソース間に印加し、以って出力電流の該閾電圧に対する依存性を打ち消す。又前記補正手段は、水平走査期間よりも前に導通して、該画素容量の両端の電位差が該閾電圧を超えるように設定する第1のスイッチングトランジスタと、該水平走査期間に導通して、該画素容量の両端の電位差が該閾電圧になるまで該画素容量を充電する第2のスイッチングトランジスタとを含む。又前記第1のスイッチングトランジスタは、該走査線よりも前に位置する他の走査線に割り当てられた前の水平走査期間に該他の走査線から供給される制御信号に応じて導通し、以って該画素容量の両端の電位差が該閾電圧を超えるように設定する。又前記第1のスイッチングトランジスタは、該走査線の直前に位置する他の走査線に割り当てられた直前の水平走査期間に該他の走査線から供給される制御信号に応じて導通し、以って該画素容量の両端の電位差が該閾電圧を超えるように設定する。又前記サンプリングトランジスタは、水平走査期間内で該信号線が映像信号の電位になる信号供給期間に、該信号線から供給された映像信号を該画素容量にサンプリングする一方、前記補正手段は、水平走査期間内で該信号線が一定電位になる信号固定期間に、該ドライブトランジスタの閾電圧を検出して該画素容量に書き込む。又前記補正手段は、他の走査線に割り当てられる水平走査期間内の信号固定期間でも動作し、各信号固定期間で時分割的に該画素容量を該閾電圧まで充電する。又前記信号固定期間は、各走査線に順次割り当てられる各水平走査期間を互いに区切る水平ブランキング期間であり、前記補正手段は、各水平ブランキング期間で時分割的に該画素容量を該閾電圧まで充電する。又前記補正手段が各信号固定期間で該画素容量を充電したら、該信号線が一定電位から映像信号の電位に切り替わる前に該サンプリングトランジスタを閉じて該画素容量を該信号線から電気的に切り離す。又前記ドライブトランジスタは、その出力電流がチャネル領域の閾電圧に加えキャリア移動度に対しても依存性を有し、前記補正手段は、該出力電流のキャリア移動度に対する依存性を打ち消すために、該水平走査期間の一部で動作し、該映像信号がサンプリングされている状態で該ドライブトランジスタから出力電流を取り出し、これを該画素容量に負帰還して該入力電圧を補正する。 Preferably, the correction unit operates in a state in which the sampling transistor is turned on in a horizontal scanning period and one end of the pixel capacitor is held at a constant potential by the signal line, and the other end of the pixel capacitor The pixel capacitor is charged until the potential difference reaches the threshold voltage. The correction means detects the threshold voltage of the drive transistor in the first half of the horizontal scanning period and writes it to the pixel capacitor, while the sampling transistor is a video signal supplied from the signal line in the second half of the horizontal scanning period. Is applied to the pixel capacitor, and the pixel capacitor applies an input voltage obtained by adding the written threshold voltage to the sampled video signal between the gate and the source of the drive transistor, thereby generating an output current. Cancels the dependence of the threshold voltage on the threshold voltage. Further, the correction means is conducted before the horizontal scanning period, and is conducted during the horizontal scanning period, and a first switching transistor that is set so that a potential difference between both ends of the pixel capacitance exceeds the threshold voltage, And a second switching transistor that charges the pixel capacitor until the potential difference across the pixel capacitor reaches the threshold voltage. The first switching transistor is turned on in response to a control signal supplied from the other scanning line during a previous horizontal scanning period assigned to the other scanning line located before the scanning line. Thus, the potential difference between both ends of the pixel capacitor is set to exceed the threshold voltage. The first switching transistor is turned on in response to a control signal supplied from the other scanning line in the immediately preceding horizontal scanning period assigned to the other scanning line located immediately before the scanning line. Thus, the potential difference between both ends of the pixel capacitor is set to exceed the threshold voltage. The sampling transistor samples the video signal supplied from the signal line into the pixel capacitor during a signal supply period in which the signal line is at the potential of the video signal within a horizontal scanning period, while the correction means The threshold voltage of the drive transistor is detected and written to the pixel capacitor during a signal fixing period in which the signal line is at a constant potential within the scanning period. The correction means also operates in a signal fixing period within a horizontal scanning period assigned to another scanning line, and charges the pixel capacitor to the threshold voltage in a time division manner in each signal fixing period. The signal fixing period is a horizontal blanking period that divides each horizontal scanning period sequentially assigned to each scanning line, and the correction means sets the pixel capacity in a time-division manner in each horizontal blanking period. Charge until. When the correction means charges the pixel capacitor in each signal fixed period, the pixel transistor is electrically disconnected from the signal line by closing the sampling transistor before the signal line is switched from a constant potential to the potential of the video signal. . The drive transistor has a dependency on the carrier mobility in addition to the threshold voltage of the channel region, and the correction means cancels the dependency of the output current on the carrier mobility. It operates in a part of the horizontal scanning period, and an output current is taken out from the drive transistor in a state where the video signal is sampled, and this is negatively fed back to the pixel capacitor to correct the input voltage.
本発明は又、制御信号を供給する行状の走査線と映像信号を供給する列状の信号線とが交差する部分に配され、少なくともサンプリングトランジスタと、これに接続する画素容量と、これに接続するドライブトランジスタと、これに接続する発光素子とを含み、前記サンプリングトランジスタは、該走査線に割り当てられた水平走査期間に該走査線から供給される制御信号に応じ導通して該信号線から供給された映像信号を該画素容量にサンプリングし、前記画素容量は、該サンプリングされた映像信号に応じて該ドライブトランジスタのゲートに入力電圧を印加し、前記ドライブトランジスタは、所定の発光期間中該入力電圧に応じた出力電流を該発光素子に供給し、該出力電流は該ドライブトランジスタのチャネル領域の閾電圧に対して依存性を有し、前記発光素子は、該ドライブトランジスタから供給された出力電流により該映像信号に応じた輝度で発光する画素回路において、出力電流の該閾電圧に対する依存性を打ち消すために、該ドライブトランジスタの閾電圧を検出して該画素容量に書き込んでおく補正手段を備えており、前記補正手段は、第1のスイッチングトランジスタと第2のスイッチングトランジスタとを含み、前記第1のスイッチングトランジスタは、該走査線よりも前に位置する他の走査線に割り当てられた前の水平走査期間に該他の走査線から供給される制御信号に応じて導通し、以って該画素容量の両端の電位差が閾電圧を超えるように設定し、前記第2のスイッチングトランジスタは、該水平走査期間に導通して、該画素容量の両端の電位差が該閾電圧になるまで該画素容量を充電することを特徴とする。 The present invention is also arranged at a portion where a row-shaped scanning line for supplying a control signal and a column-shaped signal line for supplying a video signal intersect, and at least a sampling transistor, a pixel capacitor connected to the sampling transistor, and a connection to the sampling capacitor. And a light emitting element connected to the sampling transistor. The sampling transistor is turned on in response to a control signal supplied from the scanning line during a horizontal scanning period assigned to the scanning line and is supplied from the signal line. The captured video signal is sampled into the pixel capacitor, and the pixel capacitor applies an input voltage to the gate of the drive transistor in accordance with the sampled video signal, and the drive transistor receives the input during a predetermined light emission period. An output current corresponding to a voltage is supplied to the light emitting element, and the output current is compared with a threshold voltage of a channel region of the drive transistor. In the pixel circuit that emits light with a luminance corresponding to the video signal by the output current supplied from the drive transistor, the light emitting element is configured to cancel the dependence of the output current on the threshold voltage. Compensating means for detecting the threshold voltage of the drive transistor and writing it in the pixel capacitance, the correcting means includes a first switching transistor and a second switching transistor, and the first switching transistor , And conducts in accordance with a control signal supplied from the other scanning line during the previous horizontal scanning period assigned to the other scanning line located before the scanning line, thereby The potential difference is set so as to exceed a threshold voltage, and the second switching transistor is turned on during the horizontal scanning period so that the potential difference between both ends of the pixel capacitance is Characterized by charging the pixel capacitance until the voltage.
好ましくは前記第1のスイッチングトランジスタは、該走査線の直前に位置する他の走査線に割り当てられた直前の水平走査期間に該他の走査線から供給される制御信号に応じて導通し、以って該画素容量の両端の電位差が該閾電圧を超えるように設定する。 Preferably, the first switching transistor is turned on in response to a control signal supplied from the other scan line in the immediately preceding horizontal scan period assigned to the other scan line located immediately before the scan line. Thus, the potential difference between both ends of the pixel capacitor is set to exceed the threshold voltage.
本発明は更に、制御信号を供給する行状の走査線と映像信号を供給する列状の信号線とが交差する部分に配され、少なくともサンプリングトランジスタと、これに接続する画素容量と、これに接続するドライブトランジスタと、これに接続する発光素子とを含み、前記サンプリングトランジスタは、該走査線に割り当てられた水平走査期間に該走査線から供給される制御信号に応じ導通して該信号線から供給された映像信号を該画素容量にサンプリングし、前記画素容量は、該サンプリングされた映像信号に応じて該ドライブトランジスタのゲートに入力電圧を印加し、前記ドライブトランジスタは、所定の発光期間中該入力電圧に応じた出力電流を該発光素子に供給し、該出力電流は該ドライブトランジスタのチャネル領域の閾電圧に対して依存性を有し、前記発光素子は、該ドライブトランジスタから供給された出力電流により該映像信号に応じた輝度で発光する画素回路において、出力電流の該閾電圧に対する依存性を打ち消すために、あらかじめ該映像信号のサンプリングに先立って、該ドライブトランジスタの閾電圧を検出して該画素容量に書き込んでおく補正手段を備えており、前記補正手段は、複数の走査線に割り当てられた複数の水平走査期間内で動作し、時分割的に該画素容量を該閾電圧まで充電することを特徴とする。 The present invention further includes a row-shaped scanning line for supplying a control signal and a column-shaped signal line for supplying a video signal, and at least a sampling transistor, a pixel capacitor connected to the sampling transistor, and a connection to the sampling transistor. And a light emitting element connected to the sampling transistor. The sampling transistor is turned on in response to a control signal supplied from the scanning line during a horizontal scanning period assigned to the scanning line and is supplied from the signal line. The captured video signal is sampled into the pixel capacitor, and the pixel capacitor applies an input voltage to the gate of the drive transistor in accordance with the sampled video signal, and the drive transistor receives the input during a predetermined light emission period. An output current corresponding to the voltage is supplied to the light emitting element, and the output current is compared with a threshold voltage of the channel region of the drive transistor. In order to cancel the dependency of the output current on the threshold voltage in a pixel circuit that emits light with luminance corresponding to the video signal by the output current supplied from the drive transistor, Prior to the sampling of the video signal, a correction means for detecting a threshold voltage of the drive transistor and writing it to the pixel capacitance is provided, and the correction means includes a plurality of horizontal scans assigned to a plurality of scanning lines. It operates within a period, and the pixel capacitor is charged to the threshold voltage in a time division manner.
好ましくは前記サンプリングトランジスタは、該走査線に割り当てられた該水平走査期間内で該信号線が映像信号の電位になる信号供給期間に、該信号線から供給された映像信号を該画素容量にサンプリングする一方、前記補正手段は、複数の走査線に割り当てられた各水平走査期間内で該信号線が一定電位になる各信号固定期間に、該ドライブトランジスタの閾電圧を検出して時分割的に該画素容量を該閾電圧まで充電する。又前記信号固定期間は、各走査線に順次割り当てられる各水平走査期間を互いに区切る水平ブランキング期間であり、前記補正手段は、各水平ブランキング期間で時分割的に該画素容量を該閾電圧まで充電する。又前記補正手段が各信号固定期間で該画素容量を充電したら、該信号線が一定電位から映像信号の電位に切り替わる前に該サンプリングトランジスタを閉じて該画素容量を該信号線から電気的に切り離す。 Preferably, the sampling transistor samples the video signal supplied from the signal line into the pixel capacitor during a signal supply period in which the signal line becomes a video signal potential within the horizontal scanning period assigned to the scanning line. On the other hand, the correction means detects the threshold voltage of the drive transistor in a time-sharing manner in each signal fixed period in which the signal line becomes a constant potential within each horizontal scanning period assigned to the plurality of scanning lines. The pixel capacitor is charged to the threshold voltage. The signal fixing period is a horizontal blanking period that divides each horizontal scanning period sequentially assigned to each scanning line, and the correction means sets the pixel capacity in a time-division manner in each horizontal blanking period. Charge until. When the correction means charges the pixel capacitor in each signal fixed period, the pixel transistor is electrically disconnected from the signal line by closing the sampling transistor before the signal line is switched from a constant potential to the potential of the video signal. .
本発明にかかる画素回路は、発光素子に供給する出力電流の閾電圧に対する依存性を打ち消すために、補正手段を備えている。特徴事項として、この補正手段は、水平走査期間の一部で動作し、予めドライブトランジスタの閾電圧を検出して画素容量に書き込んでおく。画素容量に対する映像信号のサンプリングを行う水平走査期間の一部を利用して、閾電圧の補正動作を実行するため、補正手段の構成を簡素化できる。具体的には、本発明にかかる補正手段は、水平走査期間よりも前に導通して画素容量を予めリセットする第1のスイッチングトランジスタと、水平走査期間に導通して、リセットされた画素容量に閾電圧を充電する第2のスイッチングトランジスタとで構成できる。したがって本発明の画素回路は、この補正手段を構成する第1及び第2のスイッチングトランジスタと、映像信号をサンプリングするサンプリングトランジスタと、発光素子を駆動するドライブトランジスタとで構成できる。本発明の画素回路はこの様に合計4個のトランジスタで構成でき、素子数を削減可能である。これに伴い電源ラインやゲートライン数を削減でき、配線クロスオーバーを減少させることで歩留まりを改善することが出来る。同時にパネルの高精細化も可能になる。 The pixel circuit according to the present invention includes a correcting unit in order to cancel the dependence of the output current supplied to the light emitting element on the threshold voltage. As a feature, this correction means operates during a part of the horizontal scanning period, detects the threshold voltage of the drive transistor in advance, and writes it in the pixel capacitance. Since the threshold voltage correction operation is performed using a part of the horizontal scanning period in which the video signal is sampled with respect to the pixel capacity, the configuration of the correction means can be simplified. Specifically, the correction means according to the present invention includes a first switching transistor that conducts before the horizontal scanning period and resets the pixel capacitance in advance, and conducts the reset during the horizontal scanning period. A second switching transistor that charges the threshold voltage can be used. Therefore, the pixel circuit of the present invention can be constituted by the first and second switching transistors constituting the correcting means, the sampling transistor for sampling the video signal, and the drive transistor for driving the light emitting element. Thus, the pixel circuit of the present invention can be composed of a total of four transistors, and the number of elements can be reduced. Accordingly, the number of power supply lines and gate lines can be reduced, and the yield can be improved by reducing the wiring crossover. At the same time, high definition panels can be achieved.
また本発明によれば、上述した第1のスイッチングトランジスタは、当該画素に割り当てられた当該走査線よりも前に位置する他の走査線を、制御用のゲートラインに利用している。具体的には、本発明の補正手段を構成する第1のスイッチングトランジスタは、当該走査線よりも前に位置する他の走査線に割り当てられた前の水平走査期間に、この他の走査線から供給される制御信号に応じて導通し、以って画素容量のリセットを行っている。この様に、補正手段を構成する第1のスイッチングトランジスタのゲートラインとして、前の行に属する走査線を利用することで、トータルのゲートライン数を削減し、これにより配線クロスオーバーを減少させることで歩留まりの改善につながる。同時にパネルの高精細化も可能になる。 According to the present invention, the first switching transistor described above uses another scanning line positioned before the scanning line assigned to the pixel as a gate line for control. Specifically, the first switching transistor constituting the correcting means of the present invention is connected to the other scanning line during the previous horizontal scanning period assigned to the other scanning line located before the scanning line. Conduction is performed according to the supplied control signal, thereby resetting the pixel capacitance. In this way, by using the scanning line belonging to the previous row as the gate line of the first switching transistor constituting the correcting means, the total number of gate lines can be reduced, thereby reducing the wiring crossover. Leads to improved yield. At the same time, high definition panels can be achieved.
さらに本発明によれば、画素回路に組み込まれる補正手段が、複数の走査線に割り当てられた複数の水平走査期間内で動作し、時分割的に画素容量を閾電圧まで充電する。この様に、閾電圧補正動作を複数の水平走査期間に分散し、複数回に分割することで、1水平走査期間当りの閾電圧補正時間を短く設定できる。その分1水平走査期間における映像信号のサンプリング時間を十分に確保可能である。したがって高精細で高周波駆動のパネルにおいても、十分に映像信号電位を画素容量に書き込むことが出来る。よって一層表示パネルの高精細化や高周波数での駆動を可能としている。 Further, according to the present invention, the correcting means incorporated in the pixel circuit operates within a plurality of horizontal scanning periods assigned to the plurality of scanning lines, and charges the pixel capacitance to the threshold voltage in a time division manner. In this way, by dividing the threshold voltage correction operation into a plurality of horizontal scanning periods and dividing it into a plurality of times, the threshold voltage correction time per horizontal scanning period can be set short. Accordingly, a sufficient sampling time of the video signal in one horizontal scanning period can be secured. Therefore, even in a high-definition and high-frequency driving panel, the video signal potential can be sufficiently written into the pixel capacitor. Therefore, the display panel can be further refined and driven at a high frequency.
以下図面を参照して本発明の実施例を詳細に説明する。まず最初に図1を参照して、閾電圧(Vth)補正機能を備えたアクティブマトリクス表示装置の全体構成を説明する。図示する様に、アクティブマトリクス表示装置は主要部となる画素アレイ1と周辺の回路部とで構成されている。周辺の回路部は水平セレクタ3、ライトスキャナ4、ドライブスキャナ5、補正用スキャナ7などを含んでいる。画素アレイ1は行状の走査線WSと列状の信号線SLと両者の交差する部分にマトリクス状に配列した画素R,G,Bとで構成されている。カラー表示を可能とする為、RGBの三原色画素を用意しているが、本発明はこれに限られるものではない。各画素R,G,Bは夫々画素回路2で構成されている。信号線SLは水平セレクタ3によって駆動される。水平セレクタ3は信号部を構成し、信号線SLに映像信号を供給する。走査線WSはライトスキャナ4によって走査される。尚、走査線WSと平行に別の走査線DS及びAZも配線されている。走査線DSはドライブスキャナ5によって走査される。走査線AZは補正用スキャナ7によって走査される。ライトスキャナ4、ドライブスキャナ5及び補正用スキャナ7はスキャナ部を構成しており、1水平期間毎画素の行を順次走査する。各画素回路2は走査線WSによって選択された時信号線SLから映像信号をサンプリングする。更に走査線DSによって選択された時、サンプリングされた映像信号に応じて画素回路2内に含まれている発光素子を駆動する。加えて画素回路2は走査線AZによって走査された時、あらかじめ決められた補正動作を行なう。
Embodiments of the present invention will be described below in detail with reference to the drawings. First, an overall configuration of an active matrix display device having a threshold voltage (Vth) correction function will be described with reference to FIG. As shown in the figure, the active matrix display device includes a
上述した画素アレイ1は通常ガラスなどの絶縁基板上に形成されており、フラットパネルとなっている。各画素回路2はアモルファスシリコン薄膜トランジスタ(TFT)又は低温ポリシリコンTFTで形成されている。アモルファスシリコンTFTの場合、スキャナ部はパネルとは別のTABなどで構成され、フレキシブルケーブルにてフラットパネルに接続される。低温ポリシリコンTFTの場合、信号部及びスキャナ部も同じ低温ポリシリコンTFTで形成できるので、フラットパネル上に画素アレイ部と信号部とスキャナ部を一体的に形成できる。
The
図2は、図1に示した表示装置に組み込まれる画素回路2の第1実施形態を示す回路図である。画素回路2は、4個の薄膜トランジスタTr1,Tr3,Tr4,Trdと1個の容量素子(画素容量)Csと1個の発光素子ELとで構成されている。トランジスタTr1,Tr3,TrdはNチャネル型のポリシリコンTFTである。トランジスタTr4のみPチャネル型のポリシリコンTFTでる。1個の容量素子Csは本画素回路2の画素容量を構成している。発光素子ELは例えばアノード及びカソードを備えたダイオード型の有機EL素子である。但し本発明はこれに限られるものではなく、発光素子は一般的に電流駆動で発光する全てのデバイスを含む。
FIG. 2 is a circuit diagram showing a first embodiment of the
画素回路2の中心となるドライブトランジスタTrdはそのゲートGが画素容量Csの一端に接続され、そのソースSが同じく画素容量Csの他端に接続されている。ドライブトランジスタTrdのドレインは第1のスイッチングトランジスタTr4を介して電源Vccに接続されている。このスイッチングトランジスタTr4のゲートは走査線DSに接続している。発光素子ELのアノードはドライブトランジスタTrdのソースSに接続し、カソードは接地されている。この接地電位はVcathで表される場合がある。またドライブトランジスタTrdのソースSと所定の基準電位Vssとの間に第2のスイッチングトランジスタTr3が介在している。このトランジスタTr3のゲートは走査線AZに接続している。一方サンプリングトランジスタTr1は信号線SLとドライブトランジスタTrdのゲートGとの間に接続されている。サンプリングトランジスタTr1のゲートは走査線WSに接続している。
The drive transistor Trd, which is the center of the
かかる構成において、サンプリングトランジスタTr1は、走査線WSに割り当てられた水平走査期間(1H)に走査線WSから供給される制御信号WSに応じ導通して信号線SLから供給された映像信号Vsigを画素容量Csにサンプリングする。画素容量Csは、サンプリングされた映像信号Vsigに応じてドライブトランジスタTrdのゲートGに入力電圧Vgsを印加する。ドライブトランジスタTrdは、所定の発光期間中入力電圧Vgsに応じた出力電流Idsを発光素子ELに供給する。この出力電流IdsはドライブトランジスタTrdのチャネル領域の閾電圧Vthに対して依存性を有する。発光素子ELは、ドライブトランジスタTrdから供給された出力電流Idsにより映像信号Vsigに応じた輝度で発光する。 In such a configuration, the sampling transistor Tr1 is turned on in response to the control signal WS supplied from the scanning line WS during the horizontal scanning period (1H) assigned to the scanning line WS, and the video signal Vsig supplied from the signal line SL is pixelated. Sampling to the capacity Cs. The pixel capacitor Cs applies the input voltage Vgs to the gate G of the drive transistor Trd in accordance with the sampled video signal Vsig. The drive transistor Trd supplies an output current Ids corresponding to the input voltage Vgs to the light emitting element EL during a predetermined light emission period. This output current Ids is dependent on the threshold voltage Vth of the channel region of the drive transistor Trd. The light emitting element EL emits light with luminance according to the video signal Vsig by the output current Ids supplied from the drive transistor Trd.
本発明の特徴事項として、画素回路2は第1のスイッチングトランジスタTr3と第2のスイッチングトランジスタTr4とで構成される補正手段を備えている。この補正手段は出力電流Idsの閾電圧Vthに対する依存性を打ち消すために、水平走査期間(1H)の一部で動作し、ドライブトランジスタTrdの閾電圧Vthを検出して画素容量Csに書き込んでおく。この補正手段は、水平走査期間(1H)にサンプリングトランジスタTr1が導通して画素容量Csの一端が信号線SLにより一定電位Vss0に保持された状態で動作し、画素容量Csの他端から一定電位Vss0に対する電位差が閾電圧Vthになるまで画素容量Csを充電する。この補正手段は、水平走査期間(1H)の前半でドライブトランジスタTrdの閾電圧Vthを検出して画素容量Csに書き込む一方、サンプリングトランジスタTr1は水平走査期間(1H)の後半で信号線SLから供給される映像信号Vsigを画素容量Csにサンプリングする。画素容量Csは、サンプリングされた映像信号Vsigに予め書き込まれた閾電圧Vthを足し込んだ入力電圧VgsをドライブトランジスタTrdのゲートGとソースS間に印加し、以って出力電流Idsの閾電圧Vthに対する依存性を打ち消す。この補正手段は、水平走査期間(1H)よりも前に導通して画素容量Csの両端の電位差が閾電圧Vthを越える様に設定(リセット)する第1のスイッチングトランジスタTr3と、水平走査期間(1H)に導通して、画素容量Csの両端の電位差が閾電圧Vthになるまで画素容量Csを充電する第2のスイッチングトランジスタTr4とを含む。サンプリングトランジスタTr1は、水平走査期間(1H)内で信号線SLが映像信号Vsigの電位になる信号供給期間に、信号線SLから供給された映像信号Vsigを画素容量Csにサンプリングする一方、補正手段は水平走査期間(1H)内で信号線SLが一定電位Vss0になる信号固定期間に、ドライブトランジスタTrdの閾電圧Vthを検出して画素容量Csに書き込む。
As a feature of the present invention, the
本実施形態では、ドライブトランジスタTrdは、その出力電流Idsがチャネル領域の閾電圧Vthに加えキャリア移動度μに対しても依存性を有する。これに対処するため、本発明の補正手段は、出力電流Idsのキャリア移動度μに対する依存性を打ち消すべく水平走査期間(1H)の一部で動作し、映像信号Vsigがサンプリングされている状態でドライブトランジスタTrdから出力電流Idsを取り出し、これを画素容量Csに負帰還して入力電圧Vgsを補正する。 In the present embodiment, the output current Ids of the drive transistor Trd depends on the carrier mobility μ in addition to the threshold voltage Vth of the channel region. In order to cope with this, the correcting means of the present invention operates in a part of the horizontal scanning period (1H) to cancel the dependence of the output current Ids on the carrier mobility μ, and the video signal Vsig is sampled. An output current Ids is extracted from the drive transistor Trd, and this is negatively fed back to the pixel capacitor Cs to correct the input voltage Vgs.
図3は、図2に示した表示装置から画素回路2の部分を取り出した模式図である。理解を容易にする為、サンプリングトランジスタTr1によってサンプリングされる映像信号Vsigや、ドライブトランジスタTrdの入力電圧Vsig及び出力電流Ids、さらには発光素子ELが有する容量成分Coledなどを書き加えてある。また、各トランジスタのゲートに接続される走査線WS、DS、AZも書き込んである。この画素回路2は、水平走査期間内にVth補正動作と映像信号書き込み動作を行う。これにより、画素回路2は4個のトランジスタTr1,Tr3,Tr4,Trdと1個の画素容量Csと1個の発光素子ELとで構成可能である。従来のVth補正機能を組み込んだ画素回路に比べ、少なくともトランジスタを1個削減可能である。これにより、電源ラインを1本とゲートライン(走査線)を少なくとも1本ずつ削減することができ、パネルの歩留まりの改善につながる。また、画素回路のレイアウトを簡素化することで、高精細化も可能である。
FIG. 3 is a schematic diagram in which a portion of the
図4は、図2及び図3に示した画素回路のタイミングチャートである。図4を参照して、図2及び図3に示した画素回路の動作を具体的且つ詳細に説明する。図4は、時間軸Tに沿って各走査線WS,AZ及びDSに印加される制御信号の波形を表してある。表記を簡略化するため、制御信号も対応する走査線の符号と同じ符号で示してある。合わせて信号線に印加される映像信号Vsigの波形も時間軸Tに沿って示してある。図示する様に、この映像信号Vsigは各水平走査期間Hの前半で一定電位Vss0となり後半で信号電位となる。トランジスタTr1及びTr3はNチャネル型なので、走査線WS,AZがそれぞれハイレベルのときオンし、ローレベルのときオフする。一方トランジスタTr4はPチャネル型なので、走査線DSがハイレベルのときオフし、ローレベルのときオンする。なおこのタイミングチャートは、各制御信号WS,AZ,DSの波形や映像信号Vsigの波形と共に、ドライブトランジスタTrdのゲートGの電位変化及びソースSの電位変化も表してある。 FIG. 4 is a timing chart of the pixel circuit shown in FIGS. The operation of the pixel circuit shown in FIGS. 2 and 3 will be described specifically and in detail with reference to FIG. FIG. 4 shows the waveforms of control signals applied to the scanning lines WS, AZ, and DS along the time axis T. In order to simplify the notation, the control signals are also denoted by the same reference numerals as the corresponding scanning lines. In addition, the waveform of the video signal Vsig applied to the signal line is also shown along the time axis T. As shown in the figure, this video signal Vsig becomes a constant potential Vss0 in the first half of each horizontal scanning period H and becomes a signal potential in the second half. Since the transistors Tr1 and Tr3 are N-channel type, the transistors Tr1 and Tr3 are turned on when the scanning lines WS and AZ are each at a high level and turned off when the scanning lines WS and AZ are at a low level. On the other hand, since the transistor Tr4 is a P-channel type, it is turned off when the scanning line DS is at a high level and turned on when it is at a low level. This timing chart also shows the change in the potential of the gate G of the drive transistor Trd and the change in the potential of the source S, along with the waveforms of the control signals WS, AZ, DS and the waveform of the video signal Vsig.
図4のタイミングチャートではタイミングT1〜T8までを1フィールド(1f)としてある。1フィールドの間に画素アレイの各行が一回順次走査される。タイミングチャートは、一行分の画素に印加される各制御信号WS,AZ,DSの波形を表してある。 In the timing chart of FIG. 4, timings T1 to T8 are defined as one field (1f). Each row of the pixel array is sequentially scanned once during one field. The timing chart represents the waveforms of the control signals WS, AZ, DS applied to the pixels for one row.
当該フィールドが始まる前のタイミングT0で、全ての制御信号WS,AZ,DSがローレベルにある。したがってNチャネル型のトランジスタTr1及びTr3はオフ状態にある一方、Pチャネル型のトランジスタTr4のみオン状態である。したがってドライブトランジスタTrdはオン状態のトランジスタTr4を介して電源Vccに接続しているので、所定の入力電圧Vgsに応じて出力電流Idsを発光素子ELに供給している。したがってタイミングT0で発光素子ELは発光している。このときドライブトランジスタTrdに印加される入力電圧Vgsは、ゲート電位と(G)ソース電位(S)の差で表される。 At the timing T0 before the field starts, all the control signals WS, AZ, DS are at the low level. Accordingly, the N-channel transistors Tr1 and Tr3 are in the off state, while only the P-channel transistor Tr4 is in the on state. Therefore, since the drive transistor Trd is connected to the power supply Vcc via the transistor Tr4 in the on state, the output current Ids is supplied to the light emitting element EL according to the predetermined input voltage Vgs. Therefore, the light emitting element EL emits light at the timing T0. At this time, the input voltage Vgs applied to the drive transistor Trd is represented by the difference between the gate potential and (G) source potential (S).
当該フィールドが始まるタイミングT1で、制御信号DSがローレベルからハイレベルに切換る。これによりトランジスタTr4がオフし、ドライブトランジスタTrdは電源Vccから切り離されるので、発光が停止し非発光期間に入る。タイミングT1に入ると、全てのトランジスタTr1,Tr3,Tr4がオフ状態になる。 At the timing T1 when the field starts, the control signal DS is switched from the low level to the high level. As a result, the transistor Tr4 is turned off and the drive transistor Trd is disconnected from the power supply Vcc, so that the light emission stops and the non-light emission period starts. At timing T1, all the transistors Tr1, Tr3, Tr4 are turned off.
続いてタイミングT2になると制御信号AZがローレベルからハイレベルに立ち上がり、スイッチングトランジスタTr3がオンになる。これにより、画素容量Csの他端及びドライブトランジスタTrdのソースSに基準電位Vssを書き込む。このときドライブトランジスタTrdのゲート電位はハイインピーダンスなので、ソース電位(S)の降下に追随してゲート電位(G)も低下する。 Subsequently, at timing T2, the control signal AZ rises from the low level to the high level, and the switching transistor Tr3 is turned on. Thereby, the reference potential Vss is written to the other end of the pixel capacitor Cs and the source S of the drive transistor Trd. At this time, since the gate potential of the drive transistor Trd is high impedance, the gate potential (G) also decreases following the decrease in the source potential (S).
この後制御信号AZがローレベルに戻ってスイッチングトランジスタTr3がオフした後、タイミングTaで制御信号WSがハイレベルになり、サンプリングトランジスタTr1が導通する。このとき、信号線に現れる電位は、所定の一定電位Vss0に設定されている。ここでVss0−Vss>Vthを満たすようにVss0及びVssが設定されている。Vss0−VssはドライブトランジスタTrdの入力電圧Vgsとなっている。ここではVgs>Vthとすることで、その後のVth補正動作の準備を行っている。換言するとタイミングTaで画素容量Csの両端はVgsを越える電圧に設定され、Vth補正動作に先立って画素容量Csにリセットがかけられる。また発光素子ELの閾電圧をVthELとすると、VthEL>Vssと設定することで、発光素子ELに逆バイアスを印加する。これは、その後のVth補正動作を正常に行うために必要である。 Thereafter, after the control signal AZ returns to the low level and the switching transistor Tr3 is turned off, the control signal WS becomes the high level at the timing Ta, and the sampling transistor Tr1 becomes conductive. At this time, the potential appearing on the signal line is set to a predetermined constant potential Vss0. Here, Vss0 and Vss are set so as to satisfy Vss0−Vss> Vth. Vss0-Vss is the input voltage Vgs of the drive transistor Trd. Here, by setting Vgs> Vth, preparation for the subsequent Vth correction operation is performed. In other words, both ends of the pixel capacitor Cs are set to a voltage exceeding Vgs at the timing Ta, and the pixel capacitor Cs is reset prior to the Vth correction operation. When the threshold voltage of the light emitting element EL is VthEL, a reverse bias is applied to the light emitting element EL by setting VthEL> Vss. This is necessary to perform the subsequent Vth correction operation normally.
続いてタイミングT3で制御信号DSをローレベルに切換え、スイッチングトランジスタTr4をオンして、Vth補正を実行する。このとき信号線の電位はVth補正を正確に行うため、依然として一定電位Vss0に保持されている。スイッチングトランジスタTr4がオンすることで、ドライブトランジスタTrdが電源Vccに接続され、出力電流Idsが流れる。これに伴い画素容量Csは充電されていき、その他端に接続されたソース電位(S)が上昇していく。一方画素容量Csの一端の電位(ゲート電位G)はVss0に固定されている。したがって画素容量Csの充電に伴いソース電位(S)が上昇して行き、入力電圧Vgsが丁度Vthに達したところでドライブトランジスタTrdがカットオフする。ドライブトランジスタTrdがカットオフすると、そのソース電位(S)はタイミングチャートに示したようにVss0−Vthになる。 Subsequently, at timing T3, the control signal DS is switched to low level, the switching transistor Tr4 is turned on, and Vth correction is executed. At this time, the potential of the signal line is still held at the constant potential Vss0 in order to accurately correct Vth. When the switching transistor Tr4 is turned on, the drive transistor Trd is connected to the power supply Vcc, and the output current Ids flows. As a result, the pixel capacitor Cs is charged, and the source potential (S) connected to the other end increases. On the other hand, the potential (gate potential G) at one end of the pixel capacitor Cs is fixed at Vss0. Accordingly, the source potential (S) rises with the charging of the pixel capacitor Cs, and the drive transistor Trd is cut off when the input voltage Vgs just reaches Vth. When the drive transistor Trd is cut off, its source potential (S) becomes Vss0-Vth as shown in the timing chart.
この後タイミングT4で制御信号DSをハイレベルに戻し、スイッチングトランジスタTr4をオフすることでVth補正動作は終了する。この補正動作により、画素容量Csに閾電圧Vth相当の電圧が書き込まれる。 Thereafter, the control signal DS is returned to the high level at timing T4, and the switching transistor Tr4 is turned off to complete the Vth correction operation. By this correction operation, a voltage corresponding to the threshold voltage Vth is written in the pixel capacitor Cs.
この様にタイミングT3〜T4でVth補正を行った後、1水平走査期間(1H)の半分が経過し、信号線の電位がVss0からVsigに変化する。これにより映像信号Vsigが画素容量Csに書き込まれる。発光素子ELの等価容量Coledに比べて画素容量Csは十分に小さい。この結果、映像信号Vsigのほとんど大部分が画素容量Csに書き込まれる。したがってドライブトランジスタTrdのゲートGとソースS間の電圧Vgsは、先に検出保持されたVthと今回サンプリングされたVsigを加えたレベル(Vsig+Vth)となる。ゲート/ソース間電圧Vgsは図4のタイミングチャートに示すようにVsig+Vthとなる。かかる映像信号Vsigのサンプリングは制御信号WSがローレベルに戻るタイミングT7まで行われる。即ちタイミングT5〜T7がサンプリング期間に相当する。 After Vth correction is thus performed at timings T3 to T4, half of one horizontal scanning period (1H) has elapsed, and the potential of the signal line changes from Vss0 to Vsig. As a result, the video signal Vsig is written into the pixel capacitor Cs. The pixel capacitance Cs is sufficiently smaller than the equivalent capacitance Coled of the light emitting element EL. As a result, most of the video signal Vsig is written into the pixel capacitor Cs. Therefore, the voltage Vgs between the gate G and the source S of the drive transistor Trd becomes a level (Vsig + Vth) obtained by adding Vth previously detected and held and Vsig sampled this time. The gate / source voltage Vgs is Vsig + Vth as shown in the timing chart of FIG. The sampling of the video signal Vsig is performed until timing T7 when the control signal WS returns to the low level. That is, timings T5 to T7 correspond to the sampling period.
この様に本発明では、Vth補正期間T3−T4とサンプリング期間T5−T7が、1水平走査期間(1H)に含まれる。1Hの間、サンプリング用の制御信号WSはハイレベルにある。本発明ではサンプリングトランジスタTr1がオンした状態でVth補正及びVsig書き込みを行っている。これにより画素回路2の構成を簡素化している。
Thus, in the present invention, the Vth correction period T3-T4 and the sampling period T5-T7 are included in one horizontal scanning period (1H). During 1H, the sampling control signal WS is at a high level. In the present invention, Vth correction and Vsig writing are performed with the sampling transistor Tr1 turned on. Thereby, the configuration of the
本実施形態では、上述したVth補正に加え移動度μの補正も同時に行っている。但し本発明はこれに限られるものではなく、移動度μ補正を行わない単純なVth補正動作のみの画素回路にも適用可能であることは言うまでもない。また本実施形態の画素回路2は、ドライブトランジスタTrd以外のトランジスタはNチャネル型とPチャネル型が混在しているが、本発明はこれに限られるものではなくNチャネル型トランジスタのみまたはPチャネル型トランジスタのみで構成することも可能である。
In this embodiment, in addition to the above-described Vth correction, the mobility μ is also corrected at the same time. However, the present invention is not limited to this, and it is needless to say that the present invention can also be applied to a pixel circuit having only a simple Vth correction operation without performing mobility μ correction. In the
移動度μの補正はタイミングT6〜T7で行われる。以下この点につき詳細に説明する。サンプリング期間の終了するタイミングT7より前のタイミングT6で制御信号DSがローレベルとなりスイッチングトランジスタTr4がオンする。これによりドライブトランジスタTrdが電源Vccに接続されるので、画素回路は非発光期間から発光期間に進む。この様にサンプリングトランジスタTr1がまだオン状態で且つスイッチングトランジスタTr4がオン状態に入った期間T6‐T7で、ドライブトランジスタTrdの移動度補正を行う。即ち本実施形態では、サンプリング期間の後部分と発光期間の先頭部分とが重なる期間T6‐T7で移動度補正を行っている。なお、この移動度補正を行う発光期間の先頭では、発光素子ELは実際には逆バイアス状態にあるので発光する事はない。この移動度補正期間T6‐T7では、ドライブトランジスタTrdのゲートGが映像信号Vsigのレベルに固定された状態で、ドライブトランジスタTrdにドレイン電流Idsが流れる。ここでVss0−Vth<VthELと設定しておく事で、発光素子ELは逆バイアス状態におかれる為、ダイオード特性ではなく単純な容量特性を示すようになる。よってドライブトランジスタTrdに流れる電流Idsは画素容量Csと発光素子ELの等価容量Coledの両者を結合した容量C=Cs+Coledに書き込まれていく。これによりドライブトランジスタTrdのソース電位(S)は上昇していく。図4のタイミングチャートではこの上昇分をΔVで表してある。この上昇分ΔVは結局画素容量Csに保持されたゲート/ソース間電圧Vgsから差し引かれる事になるので、負帰還をかけた事になる。この様にドライブトランジスタTrdの出力電流Idsを同じくドライブトランジスタTrdの入力電圧Vgsに負帰還する事で、移動度μを補正する事が可能である。なお負帰還量ΔVは移動度補正期間T6‐T7の時間幅tを調整する事で最適化可能である。 The mobility μ is corrected at timings T6 to T7. This point will be described in detail below. At timing T6 before the end of the sampling period T7, the control signal DS becomes low level and the switching transistor Tr4 is turned on. As a result, the drive transistor Trd is connected to the power supply Vcc, so that the pixel circuit proceeds from the non-light emitting period to the light emitting period. In this manner, the mobility correction of the drive transistor Trd is performed in the period T6-T7 in which the sampling transistor Tr1 is still on and the switching transistor Tr4 is on. That is, in the present embodiment, the mobility correction is performed in the period T6-T7 in which the latter part of the sampling period and the head part of the light emission period overlap. Note that, at the beginning of the light emission period in which the mobility correction is performed, the light emitting element EL is actually in a reverse bias state, and thus does not emit light. In the mobility correction period T6-T7, the drain current Ids flows through the drive transistor Trd while the gate G of the drive transistor Trd is fixed at the level of the video signal Vsig. Here, by setting Vss0−Vth <VthEL, the light emitting element EL is placed in a reverse bias state, and thus exhibits simple capacitance characteristics instead of diode characteristics. Therefore, the current Ids flowing through the drive transistor Trd is written into a capacitor C = Cs + Coled obtained by combining both the pixel capacitor Cs and the equivalent capacitor Coled of the light emitting element EL. As a result, the source potential (S) of the drive transistor Trd increases. In the timing chart of FIG. 4, this increase is represented by ΔV. Since this increase ΔV is eventually subtracted from the gate / source voltage Vgs held in the pixel capacitor Cs, negative feedback is applied. In this way, the mobility μ can be corrected by negatively feeding back the output current Ids of the drive transistor Trd to the input voltage Vgs of the drive transistor Trd. The negative feedback amount ΔV can be optimized by adjusting the time width t of the mobility correction period T6-T7.
タイミングT7では制御信号WSがローレベルとなりサンプリングトランジスタTr1がオフする。この結果ドライブトランジスタTrdのゲートGは信号線SLから切り離される。映像信号Vsigの印加が解除されるので、ドライブトランジスタTrdのゲート電位(G)は上昇可能となり、ソース電位(S)と共に上昇していく。その間画素容量Csに保持されたゲート/ソース間電圧Vgsは(Vsig−ΔV+Vth)の値を維持する。ソース電位(S)の上昇に伴い、発光素子ELの逆バイアス状態は解消されるので、出力電流Idsの流入により発光素子ELは実際に発光を開始する。この時のドレイン電流Ids対ゲート電圧Vgsの関係は、先のトランジスタ特性式1のVgsにVsig−ΔV+Vthを代入する事で、以下の式2のように与えられる。
Ids=kμ(Vgs−Vth)2=kμ(Vsig−ΔV)2・・・式2
上記式2において、k=(1/2)(W/L)Coxである。この特性式2からVthの項がキャンセルされており、発光素子ELに供給される出力電流IdsはドライブトランジスタTrdの閾電圧Vthに依存しない事が分かる。基本的にドレイン電流Idsは映像信号の信号電圧Vsigによって決まる。換言すると、発光素子ELは映像信号Vsigに応じた輝度で発光する事になる。その際Vsigは帰還量ΔVで補正されている。この補正量ΔVは丁度特性式2の係数部に位置する移動度μの効果を打ち消すように働く。したがって、ドレイン電流Idsは実質的に映像信号Vsigのみに依存する事になる。
At timing T7, the control signal WS becomes low level and the sampling transistor Tr1 is turned off. As a result, the gate G of the drive transistor Trd is disconnected from the signal line SL. Since the application of the video signal Vsig is cancelled, the gate potential (G) of the drive transistor Trd can be increased and increases with the source potential (S). Meanwhile, the gate / source voltage Vgs held in the pixel capacitor Cs maintains a value of (Vsig−ΔV + Vth). As the source potential (S) rises, the reverse bias state of the light emitting element EL is canceled, so that the light emitting element EL actually starts to emit light by the inflow of the output current Ids. The relationship between the drain current Ids and the gate voltage Vgs at this time is given by the
Ids = kμ (Vgs−Vth) 2 = kμ (Vsig−ΔV) 2
In the
最後にタイミングT8に至ると制御信号DSがハイレベルとなってスイッチングトランジスタTr4がオフし、発光が終了すると共に当該フィールドが終わる。この後次のフィールドに移って再びVth補正動作、移動度補正動作及び発光動作が繰り返される事になる。 Finally, when the timing T8 is reached, the control signal DS becomes high level, the switching transistor Tr4 is turned off, the light emission ends, and the field ends. Thereafter, the operation proceeds to the next field, and the Vth correction operation, the mobility correction operation, and the light emission operation are repeated again.
図5は、移動度補正期間T6‐T7における画素回路2の状態を示す回路図である。図示するように、移動度補正期間T6‐T7では、サンプリングトランジスタTr1及びスイッチングトランジスタTr4がオンしている一方、残りのスイッチングトランジスタTr3がオフしている。この状態でドライブトランジスタTr4のソース電位(S)はVss0−Vthである。このソース電位Sは発光素子ELのアノード電位でもある。前述したようにVss0−Vth<VthELと設定しておく事で、発光素子ELは逆バイアス状態におかれ、ダイオード特性ではなく単純な容量特性を示す事になる。よってドライブトランジスタTrdに流れる電流Idsは画素容量Csと発光素子ELの等価容量Coledとの合成容量C=Cs+Coledに流れ込む事になる。換言すると、ドレイン電流Idsの一部が画素容量Csに負帰還され、移動度の補正が行われる。
FIG. 5 is a circuit diagram showing a state of the
図6は上述したトランジスタ特性式2をグラフ化したものであり、縦軸にIdsを取り横軸にVsigを取ってある。このグラフの下方に特性式2も合わせて示してある。図6のグラフは、画素1と画素2を比較した状態で特性カーブを描いてある。画素1のドライブトランジスタの移動度μは相対的に大きい。逆に画素2に含まれるドライブトランジスタの移動度μは相対的に小さい。この様にドライブトランジスタをポリシリコン薄膜トランジスタなどで構成した場合、画素間で移動度μがばらつく事は避けられない。例えば両画素1,2に同レベルの映像信号Vsigを書き込んだ場合、何ら移動度の補正を行わないと、移動度μの大きい画素1に流れる出力電流Ids1´は、移動度μの小さい画素2に流れる出力電流Ids2´に比べて大きな差が生じてしまう。この様に移動度μのばらつきに起因して出力電流Idsの間に大きな差が生じるので、画面のユニフォーミティを損なう事になる。
FIG. 6 is a graph of the above-described transistor
そこで本発明では出力電流を入力電圧側に負帰還させる事で移動度のばらつきをキャンセルしている。トランジスタ特性式から明らかなように、移動度が大きいとドレイン電流Idsが大きくなる。したがって負帰還量ΔVは移動度が大きいほど大きくなる。図6のグラフに示すように、移動度μの大きな画素1の負帰還量ΔV1は移動度の小さな画素2の負帰還量ΔV2に比べて大きい。したがって、移動度μが大きいほど負帰還が大きくかかる事となって、ばらつきを抑制する事が可能である。図示するように、移動度μの大きな画素1でΔV1の補正をかけると、出力電流はIds1´からIds1まで大きく下降する。一方移動度μの小さな画素2の補正量ΔV2は小さいので、出力電流Ids2´はIds2までそれ程大きく下降しない。結果的に、Ids1とIds2は略等しくなり、移動度のばらつきがキャンセルされる。この移動度のばらつきのキャンセルは黒レベルから白レベルまでVsigの全範囲で行われるので、画面のユニフォーミティは極めて高くなる。以上をまとめると、移動度の異なる画素1と2があった場合、移動度の大きい画素1の補正量ΔV1は移動度の小さい画素2の補正量ΔV2に対して小さくなる。つまり移動度が大きいほどΔVが大きくIdsの減少値は大きくなる。これにより移動度の異なる画素電流値は均一化され、移動度のばらつきを補正する事ができる。
Therefore, in the present invention, the variation in mobility is canceled by negatively feeding back the output current to the input voltage side. As is clear from the transistor characteristic equation, the drain current Ids increases when the mobility is large. Therefore, the negative feedback amount ΔV increases as the mobility increases. As shown in the graph of FIG. 6, the negative feedback amount ΔV1 of the
以下参考の為図7を参照して、上述した移動度補正の数値解析を行う。図7に示すように、トランジスタTr1及びTr4がオンした状態で、ドライブトランジスタTrdのソース電位を変数Vに取って解析を行う。ドライブトランジスタTrdのソース電位(S)をVとすると、ドライブトランジスタTrdを流れるドレイン電流Idsは以下の式3に示す通りである。
またドレイン電流Idsと容量C(=Cs+Coled)の関係により、以下の式4に示す様にIds=dQ/dt=CdV/dtが成り立つ。
式4に式3を代入して両辺積分する。ここで、ソース電圧V初期状態は−Vthであり、移動度ばらつき補正時間(T6‐T7)をtとする。この微分方程式を解くと、移動度補正時間tに対する画素電流が以下の数式5のように与えられる。
図8は、式5をグラフ化した図であり、縦軸に出力電流Idsを取り、横軸に映像信号Vsigを取ってある。パレメータとして移動度補正期間t=0us、2.5us及び5usの場合を設定している。さらに、移動度μもパラメータとして比較的大きい場合1.2μと比較的小さい場合0.8μをパラメータにとってある。t=0usとして実質的に移動度補正をかけない場合に比べ、t=2.5usでは移動度ばらつきに対する補正が十分にかかっていることがわかる。移動度補正なしではIdsに40%のばらつきがあったものが、移動度補正をかけると10%以下に抑えられる。但しt=5usとして補正期間を長くすると逆に移動度μの違いによる出力電流Idsのばらつきが大きくなってしまう。この様に、適切な移動度補正を掛けるために、tは最適な値に設定する必要がある。図8に示したグラフの場合、最適値はt=2.5usの近辺である。
FIG. 8 is a graph of
次に本発明にかかる画素回路の第2実施形態を説明する。上述した第1実施形態では、図4のタイミングチャートに示したように、1水平走査期間(1H)内でVth補正とVsig書き込みを行っている。これにより回路素子数を削減している。しかしながら第1実施形態の画素回路では、パネルの画素数が増えて高精細化したり、高画質化のためにフィールド周波数を上げたりした場合、水平走査期間(1H)が短くなる為、十分にVth補正をかけることが出来ない可能性がある。逆にVth補正期間をある程度確保すると、Vsig書き込み時間が圧迫されるため、十分に映像信号を画素容量に書き込めないことも有り得る。本第2実施形態は第1実施形態を改良したもので、パネルの高精細化や高画質化に対応可能となっている。第2実施形態の画素回路構成は基本的に図2に示した第1実施形態の画素回路構成と同じである。但し動作シーケンスが異なっており、図9のタイミングチャートを参照して詳細に説明する。なお理解を容易にするため、第1実施形態の動作を示すタイミングチャート図4と対応する部分には対応する参照符号を用いてある。 Next, a second embodiment of the pixel circuit according to the present invention will be described. In the first embodiment described above, as shown in the timing chart of FIG. 4, Vth correction and Vsig writing are performed within one horizontal scanning period (1H). This reduces the number of circuit elements. However, in the pixel circuit of the first embodiment, when the number of pixels of the panel is increased to increase the definition or the field frequency is increased to improve the image quality, the horizontal scanning period (1H) is shortened. There is a possibility that correction cannot be applied. On the contrary, if the Vth correction period is secured to some extent, the Vsig writing time is compressed, so that it is possible that the video signal cannot be sufficiently written into the pixel capacity. The second embodiment is an improvement of the first embodiment, and can cope with higher definition and higher image quality of the panel. The pixel circuit configuration of the second embodiment is basically the same as the pixel circuit configuration of the first embodiment shown in FIG. However, the operation sequence is different and will be described in detail with reference to the timing chart of FIG. For ease of understanding, the corresponding reference numerals are used for the portions corresponding to those in the timing chart of FIG. 4 showing the operation of the first embodiment.
図9を参照すれば明らかな様に、本実施形態ではVth補正期間を複数回に分割している。これにより一回毎のVth補正期間は短くとも、複数回行うことで十分に長いVth補正期間を確保することが出来る。これにより回路素子数を削減した上に、さらにパネルの高精細化及び高周波数化にも対応することが出来る。各々のVth補正期間は数μsと非常に短いものであっても、複数回にわたる補正量を合計することで十分にVthばらつきを補正可能である。 As is clear from FIG. 9, in this embodiment, the Vth correction period is divided into a plurality of times. Thereby, even if the Vth correction period for each time is short, a sufficiently long Vth correction period can be ensured by performing a plurality of times. As a result, the number of circuit elements can be reduced and the panel can be made to have higher definition and higher frequency. Even if each Vth correction period is as short as several μs, Vth variation can be sufficiently corrected by summing the correction amounts over a plurality of times.
以下図9のタイミングチャートに則り、第2実施形態の動作を詳細に説明する。まずタイミングT1で制御信号DSをハイレベルにしスイッチングトランジスタTr4をオフする。その後タイミングT2で制御信号AZをハイレベルにしスイッチングトランジスタTr3をオンする。これによりドライブトランジスタTrdのソース電位(S)に基準電位Vssを書き込む。このときゲート電位(G)はハイインピーダンスなので、ソース電位(S)の降下に追随してゲート電位(G)も下がる。 The operation of the second embodiment will be described in detail below with reference to the timing chart of FIG. First, at timing T1, the control signal DS is set to the high level, and the switching transistor Tr4 is turned off. Thereafter, at timing T2, the control signal AZ is set to the high level to turn on the switching transistor Tr3. As a result, the reference potential Vss is written to the source potential (S) of the drive transistor Trd. At this time, since the gate potential (G) is high impedance, the gate potential (G) also decreases as the source potential (S) decreases.
この後各水平走査線を区切る水平ブランキング期間でVth補正を時分割的に行う。なお各水平ブランキング期間では信号線の電位が一定電位Vss0に設定されている。第1のVth補正期間では、制御信号WSがハイレベルになりサンプリングトランジスタがオンする。このとき前述したように信号線の電位はVss0に設定しておく。ここでVss0−Vss=Vgs>Vthを満たしており、Vgs>Vthとすることでその後のVth補正の準備を行う。また発光素子ELの閾電圧をVthELとすると、VthEL>Vssと設定することで、発光素子ELに逆バイアスを印加する。これは、その後のVth補正動作及び移動度補正動作を正常に行うために必要である。 Thereafter, Vth correction is performed in a time-sharing manner in a horizontal blanking period that divides each horizontal scanning line. In each horizontal blanking period, the potential of the signal line is set to a constant potential Vss0. In the first Vth correction period, the control signal WS goes high and the sampling transistor is turned on. At this time, as described above, the potential of the signal line is set to Vss0. Here, Vss0−Vss = Vgs> Vth is satisfied, and preparation for subsequent Vth correction is performed by setting Vgs> Vth. When the threshold voltage of the light emitting element EL is VthEL, a reverse bias is applied to the light emitting element EL by setting VthEL> Vss. This is necessary to perform the subsequent Vth correction operation and mobility correction operation normally.
次にサンプリングトランジスタをオン状態にしたまま、タイミングT31で制御信号DSをローレベルに切換えスイッチングトランジスタTr4をオンする。これにより1回目のVth補正が実行される。このとき信号線の電位はVth補正を正確に行うために一定電位Vss0に保持しておく。ドライブトランジスタTrdはスイッチングトランジスタTr4がオンすることでカットオフに向かって出力電流Idsが流れる。その後タイミングタT41で制御信号DSをハイレベルに戻し、スイッチングトランジスタTr4をオフして1回目のVth補正を終了する。この後信号線の電位が変わらない内に制御信号WSをローレベルに戻して、サンプリングトランジスタをオフすることが望ましい。但しその様にしなくとも動作上問題はない。 Next, with the sampling transistor turned on, the control signal DS is switched to the low level at timing T31 to turn on the switching transistor Tr4. As a result, the first Vth correction is executed. At this time, the potential of the signal line is kept at a constant potential Vss0 in order to accurately perform Vth correction. In the drive transistor Trd, the output current Ids flows toward the cutoff when the switching transistor Tr4 is turned on. Thereafter, the control signal DS is returned to the high level at the timing T41, the switching transistor Tr4 is turned off, and the first Vth correction is completed. After that, it is desirable to return the control signal WS to the low level and turn off the sampling transistor while the potential of the signal line does not change. However, there is no problem in operation without doing so.
本実施形態では一回のVth補正期間は例えば水平ブランキング期間内に収まる程度に設定している。そのため一回のVth補正動作ではドライブトランジスタTrdはカットオフせず、そのソース電位(S)は途中の動作点にて保持される。 In the present embodiment, one Vth correction period is set to be within a horizontal blanking period, for example. Therefore, in one Vth correction operation, the drive transistor Trd is not cut off, and its source potential (S) is held at an intermediate operating point.
次の水平ブランキング期間が来て信号線の電位が再びVss0になったとき、2回目のVth補正動作を行う。即ちWSをハイレベルに切り換えサンプリングトランジスタTr1を導通させると共に、制御信号DSをローレベルに切換えてスイッチングトランジスタTr4を導通させ、以って2回目のVth補正動作を行う。この2回目のVth補正期間がT32−T42で表されている。この一連のVth補正動作をドライブトランジスタがカットオフするまで複数回行うことで、Vth補正を完了させる。 When the next horizontal blanking period comes and the potential of the signal line becomes Vss0 again, the second Vth correction operation is performed. That is, WS is switched to the high level to turn on the sampling transistor Tr1, and the control signal DS is switched to the low level to turn on the switching transistor Tr4, thereby performing the second Vth correction operation. This second Vth correction period is represented by T32-T42. By performing this series of Vth correction operations a plurality of times until the drive transistor is cut off, the Vth correction is completed.
図9のタイミングチャートに示した例では、当該走査線WSに割り当てられた水平走査期間(1H)の先頭に位置する水平ブランキング期間で3回目のVth補正を行った後、映像信号Vsigを画素容量に書き込み、さらにその後移動度μの補正を行っている。3回目のVth補正期間はT33−T43で表されている。この3回目のVth補正が完了すると、ゲート電位(G)とソース電位(S)との間の差が丁度Vthに設定される。 In the example shown in the timing chart of FIG. 9, after performing the third Vth correction in the horizontal blanking period positioned at the head of the horizontal scanning period (1H) assigned to the scanning line WS, the video signal Vsig is converted into a pixel. The capacitance is written, and then the mobility μ is corrected. The third Vth correction period is represented by T33-T43. When this third Vth correction is completed, the difference between the gate potential (G) and the source potential (S) is just set to Vth.
以上のように本実施形態では、画素回路2に組み込まれた補正手段は、複数の走査線に割り当てられた複数の水平走査期間内で動作し、時分割的に画素容量Csを閾電圧Vthまで充電する。サンプリングトランジスタは当該走査線WSに割り当てられた当該水平走査期間(1H)内で信号線SLが映像信号の電位Vsigになる信号供給期間に、信号線SLから供給された映像信号を画素容量Csにサンプリングする一方、補正手段は複数の走査線WSに割り当てられた各水平走査期間内で信号線SLが一定電位Vss0になる信号固定期間に、ドライブトランジスタTrdの閾電圧Vthを検出して時分割的に画素容量Csを閾電圧Vthまで充電する。この信号固定期間は、各走査線WSに順次割り当てられる各水平走査期間を互いに区切る水平ブランキング期間である。補正手段は、各水平ブランキング期間で時分割的に画素容量Csを閾電圧Vthまで充電する。かかる補正手段が各信号固定期間で画素容量Csを充電したら、信号線SLが一定電位Vss0から映像信号の電位Vsigに切り換る前にサンプリングトランジスタTr1を閉じて画素容量Csを信号線SLから電気的に切り離しておくことが好ましい。
As described above, in the present embodiment, the correction means incorporated in the
図10は本発明の第3実施形態にかかる表示装置を示す模式的なブロック図である。理解を容易にするため、図1に示した第1実施形態にかかる表示装置と対応する部分には対応する参照番号を付してある。異なる点は、第1実施形態が3本の走査線(ゲートライン)WS,DS,AZを含んでいたのに対し、この第3実施形態は画素アレイ1の走査線をWS,DSの2本とし、更なるゲートラインの削減を図っていることである。具体的には、走査線AZを削減し、この代わりに前段の走査線WSを当段の走査線AZの代わりとして利用していることである。これによりゲートラインを1本削減できると共に、補正用スキャナも不要になる。
FIG. 10 is a schematic block diagram showing a display device according to the third embodiment of the present invention. For easy understanding, the parts corresponding to those of the display device according to the first embodiment shown in FIG. The difference is that the first embodiment includes three scanning lines (gate lines) WS, DS, and AZ, whereas the third embodiment includes two scanning lines WS and DS for the
図11は、図10に示した表示装置の画素アレイに含まれる画素回路を前段分1個、当段分1個の計2個を模式的に表したものである。個々の画素回路2の構成は、基本的に図2に示した第1実施形態と類似しており、対応する部分には対応する参照番号を付してある。各画素回路2はサンプリングトランジスタTr1、ドライブトランジスタTrd、第1スイッチングトランジスタTr3,第2スイッチングトランジスタTr4、画素容量Cs、発光素子ELで構成されている。異なる点は、第1スイッチングトランジスタTr3のゲートに前段の走査線WSが接続されていることである。但し最初の段の画素回路2では前段の走査線WSがないので、別途供給する必要がある。
FIG. 11 schematically shows a total of two pixel circuits included in the pixel array of the display device shown in FIG. 10, one for the previous stage and one for the current stage. The configuration of each
図12は、図11に示した画素アレイからさらに1個分の画素回路を取り出した模式図である。理解を容易にするため、サンプリングトランジスタTr1によってサンプリングされる映像信号Vsigや、ドライブトランジスタTrdの入力電圧Vgs及び出力電流Ids、さらには発光素子ELが有する容量成分Coledなどを書き加えてある。また、サンプリングトランジスタTr1のゲートに接続する当該段の走査線をWSnで表し、第1スイッチングトランジスタTr3のゲートに接続する前段の走査線をWSn−1で表し、第2スイッチングトランジスタTr4のゲートに接続する走査線をDSで表してある。 FIG. 12 is a schematic diagram in which one more pixel circuit is extracted from the pixel array shown in FIG. In order to facilitate understanding, the video signal Vsig sampled by the sampling transistor Tr1, the input voltage Vgs and output current Ids of the drive transistor Trd, and the capacitance component Coled of the light emitting element EL are added. Further, the scanning line at the stage connected to the gate of the sampling transistor Tr1 is represented by WSn, the scanning line at the previous stage connected to the gate of the first switching transistor Tr3 is represented by WSn-1, and is connected to the gate of the second switching transistor Tr4. The scanning line to be performed is represented by DS.
図13は、図12に示した画素回路の動作を示すタイミングチャートである。理解を容易にするため、図4に示した第1実施形態のタイミングチャートと対応する部分には対応する参照符号を用いてある。このタイミングチャートは、時間軸Tに沿って各走査線WSn,WSn−1,DSに印加される制御信号の波形を表してある。表記を簡略化するため、制御信号も対応する走査線の符号と同じ符号で表してある。なおこのタイミングチャートは、各制御信号WSn,WSn−1,DSの波形と共に、ドライブトランジスタTrdのゲートGの電位変化及びソースSの電位変化と、信号線に印加される映像信号Vsigの波形も表してある。図示する様に、映像信号Vsigは各水平走査期間の前半で一定電位Vss0に固定され、後半で映像信号電位になる。タイミングT1で制御信号DSがハイレベルとなりスイッチングトランジスタTr4がオフして画素回路は非発光状態に入る。タイミングT2で前段の制御信号WSn−1がハイレベルになり、スイッチングトランジスタTr3がオンする。これにより画素容量Csがリセットされ、Vgs>Vthが設定される。即ちVth補正の準備動作が行われる。タイミングTaで当段の制御信号WSnがハイレベルに立ち上がり、サンプリングトランジスタTr1が導通する。続いてタイミングT3で制御信号DSがローレベルとなり第2スイッチングトランジスタTr4がオンする。これにより画素容量Csの一端を一定電位Css0に固定した状態で画素容量Csの充電を行って、Vthを書き込む。即ちVth補正動作を行う。続いてタイミングT5で映像信号Vsigを画素容量Csに書き込む。さらにタイミングT6で移動度μの補正動作を行い発光状態に入る。 FIG. 13 is a timing chart showing the operation of the pixel circuit shown in FIG. In order to facilitate understanding, corresponding reference numerals are used for portions corresponding to the timing chart of the first embodiment shown in FIG. This timing chart represents the waveform of a control signal applied to each scanning line WSn, WSn-1, DS along the time axis T. In order to simplify the notation, the control signals are also represented by the same reference numerals as the corresponding scanning lines. This timing chart also represents the waveform of each control signal WSn, WSn-1, DS, as well as the potential change of the gate G and the source S of the drive transistor Trd, and the waveform of the video signal Vsig applied to the signal line. It is. As shown in the figure, the video signal Vsig is fixed at a constant potential Vss0 in the first half of each horizontal scanning period and becomes a video signal potential in the second half. At timing T1, the control signal DS becomes high level, the switching transistor Tr4 is turned off, and the pixel circuit enters a non-light emitting state. At the timing T2, the previous stage control signal WSn-1 becomes high level, and the switching transistor Tr3 is turned on. As a result, the pixel capacitance Cs is reset and Vgs> Vth is set. That is, a preparation operation for Vth correction is performed. At the timing Ta, the control signal WSn at this stage rises to a high level, and the sampling transistor Tr1 becomes conductive. Subsequently, at timing T3, the control signal DS becomes low level, and the second switching transistor Tr4 is turned on. As a result, the pixel capacitor Cs is charged with one end of the pixel capacitor Cs fixed at a constant potential Css0, and Vth is written. That is, the Vth correction operation is performed. Subsequently, the video signal Vsig is written into the pixel capacitor Cs at timing T5. Further, at the timing T6, the mobility μ is corrected and the light emission state is entered.
以上説明したように本第3実施形態は、出力電流Idsの閾電圧Vthに対する依存性を打ち消すために、ドライブトランジスタTrdの閾電圧Vthを検出して画素容量Csに書き込んでおく補正手段を備えている。この補正手段は、第1のスイッチングトランジスタTr3と第2のスイッチングトランジスタTr4とを含む。第1のスイッチングトランジスタTr3は、自段の走査線WSnよりも前に位置する他の走査線WSn−1に割り当てられた前の水平走査期間に他の走査線WSn−1から供給される制御信号WSn−1に応じて導通し、以って画素容量Csの両端の電位差が閾電圧Vthを越えるように設定する。第2のスイッチングトランジスタTr4は、当段に割り当てられた水平走査期間(1H)に導通して、画素容量Csの両端の電位差(Vgs)が閾電圧Vthになるまで画素容量Csを充電する。図13に示した実施形態では、前段の走査線として当段の走査線WSnの直前に位置する走査線WSn−1を用いている。場合によってはこれに代えて、さらにその前の走査線WSn−2やもっと前の走査線を第1のスイッチングトランジスタTr3のゲートラインに用いることが出来る。この様に本実施形態は走査線WSを2つの画素間で共有化することで、さらに1本のゲートラインを削減することができ、パネルの歩留まりの改善につながると共に、レイアウトの簡素化によりパネルの高精細化も可能にしている。 As described above, the third embodiment includes correction means for detecting the threshold voltage Vth of the drive transistor Trd and writing it in the pixel capacitor Cs in order to cancel the dependence of the output current Ids on the threshold voltage Vth. Yes. This correction means includes a first switching transistor Tr3 and a second switching transistor Tr4. The first switching transistor Tr3 is a control signal supplied from the other scanning line WSn-1 in the previous horizontal scanning period assigned to the other scanning line WSn-1 positioned before the scanning line WSn of the first stage. The conduction is set according to WSn−1, so that the potential difference between both ends of the pixel capacitor Cs is set to exceed the threshold voltage Vth. The second switching transistor Tr4 is turned on during the horizontal scanning period (1H) assigned to this stage and charges the pixel capacitor Cs until the potential difference (Vgs) across the pixel capacitor Cs reaches the threshold voltage Vth. In the embodiment shown in FIG. 13, the scanning line WSn−1 positioned immediately before the scanning line WSn at this stage is used as the scanning line at the previous stage. In some cases, instead of this, the previous scanning line WSn-2 or the previous scanning line can be used as the gate line of the first switching transistor Tr3. As described above, in the present embodiment, by sharing the scanning line WS between two pixels, one gate line can be further reduced, which leads to improvement of the yield of the panel and simplification of the layout. High definition is also possible.
図14は画素回路の参考例を示すブロック図である。理解を容易にするため、図2に示した第1実施形態と対応する部分には対応する参照番号を付してある。異なる点は本参考例が水平走査期間よりも前にVth補正動作を行っていることである。この為、Vth補正準備用に、スイッチングトランジスタTr3の他にさらにもう1個スイッチングトランジスタTr2が必要になる。一方のトランジスタTr3は画素容量Csのソース側端子をリセットする一方、追加のトランジスタTr2は画素容量Csのゲート側端子をリセットしている。追加のスイッチングトランジスタTr2を駆動するため、追加の走査線AZ1や追加の補正用スキャナ71が必要になる。本発明では、画素容量Csのゲート側端子のセッティングを水平走査期間内で行うことにより、トランジスタTr2を不要にしている。トランジスタTr2はゲートGに電源電圧Vss1を書き込んでいる。これに対し本発明では信号線SLから供給される固定電位Vss0を水平走査期間中に書き込んでいる。
FIG. 14 is a block diagram illustrating a reference example of a pixel circuit. In order to facilitate understanding, portions corresponding to those of the first embodiment shown in FIG. 2 are denoted by corresponding reference numerals. The difference is that this reference example performs the Vth correction operation before the horizontal scanning period. For this reason, one more switching transistor Tr2 is required in addition to the switching transistor Tr3 in preparation for Vth correction. One transistor Tr3 resets the source side terminal of the pixel capacitor Cs, while the additional transistor Tr2 resets the gate side terminal of the pixel capacitor Cs. In order to drive the additional switching transistor Tr2, an additional scanning line AZ1 and an
以下図14に示した参考例の動作を説明する。このアクティブマトリクス表示装置は主要部となる画素アレイ1と周辺の回路部とで構成されている。周辺の回路部は水平セレクタ3、ライトスキャナ4、ドライブスキャナ5、第一補正用スキャナ71、第二補正用スキャナ72などを含んでいる。画素アレイ1は行状の走査線WSと列状の信号線SLと両者の交差する部分にマトリクス状に配列した画素回路2とで構成されている。図では理解を容易にする為、1個の画素回路2のみを拡大表示してある。信号線SLは水平セレクタ3によって駆動される。水平セレクタ3は信号部を構成し、信号線SLに映像信号を供給する。走査線WSはライトスキャナ4によって走査される。なお、走査線WSと平行に別の走査線DS,AZ1及びAZ2も配線されている。走査線DSはドライブスキャナ5によって走査される。走査線AZ1は第一補正用スキャナ71によって走査される。走査線AZ2は第二補正用スキャナ72によって走査される。ライトスキャナ4、ドライブスキャナ5、第一補正用スキャナ71及び第二補正用スキャナ72はスキャナ部を構成しており、1水平期間ごと画素の行を順次走査する。各画素回路2は走査線WSによって選択されたとき信号線SLから映像信号をサンプリングする。さらに走査線DSによって選択されたとき、サンプリングされた映像信号に応じて画素回路2内に含まれている発光素子ELを駆動する。加えて画素回路2は走査線AZ1,AZ2によって走査された時、予め決められた補正動作を行う。
The operation of the reference example shown in FIG. 14 will be described below. This active matrix display device is composed of a
画素回路2は、5個の薄膜トランジスタTr1〜Tr4及びTrdと1個の容量素子(画素容量)Csと1個の発光素子ELとで構成されている。トランジスタTr1〜Tr3とTrdはNチャネル型のポリシリコンTFTである。トランジスタTr4のみPチャネル型のポリシリコンTFTである。1個の容量素子Csは本画素回路2の容量部を構成している。発光素子ELは例えばアノード及びカソードを備えたダイオード型の有機EL素子である。
The
画素回路2の中心となるドライブトランジスタTrdはそのゲートGが画素容量Csの一端に接続され、そのソースSが同じく画素容量Csの他端に接続されている。またドライブトランジスタTrdのゲートGはスイッチングトランジスタTr2を介して別の基準電位Vss1に接続されている。ドライブトランジスタTrdのドレインはスイッチングトランジスタTr4を介して電源Vccに接続されている。このスイッチングトランジスタTr2のゲートは走査線AZ1に接続されている。スイッチングトランジスタTr4のゲートは走査線DSに接続している。発光素子ELのアノードはドライブトランジスタTrdのソースSに接続し、カソードは接地されている。この接地電位はVcathで表される場合がある。また、ドライブトランジスタTrdのソースSと所定の基準電位Vss2との間にスイッチングトランジスタTr3が介在している。このトランジスタTr3のゲートは走査線AZ2に接続している。一方サンプリングトランジスタTr1は信号線SLとドライブトランジスタTrdのゲートGとの間に接続されている。サンプリングトランジスタTr1のゲートは走査線WSに接続している。
The drive transistor Trd which is the center of the
かかる構成において、サンプリングトランジスタTr1は、所定のサンプリング期間に走査線WSから供給される制御信号WSに応じ導通して信号線SLから供給された映像信号Vsigを容量部Csにサンプリングする。容量部Csは、サンプリングされた映像信号Vsigに応じてドライブトランジスタのゲートGとソースS間に入力電圧Vgsを印加する。ドライブトランジスタTrdは、所定の発光期間中入力電圧Vgsに応じた出力電流Idsを発光素子ELに供給する。なおこの出力電流(ドレイン電流)IdsはドライブトランジスタTrdのチャネル領域のキャリア移動度μ及び閾電圧Vthに対して依存性を有する。発光素子ELは、ドライブトランジスタTrdから供給された出力電流Idsにより映像信号Vsigに応じた輝度で発光する。 In such a configuration, the sampling transistor Tr1 conducts in response to the control signal WS supplied from the scanning line WS during a predetermined sampling period, and samples the video signal Vsig supplied from the signal line SL in the capacitor unit Cs. The capacitor Cs applies the input voltage Vgs between the gate G and the source S of the drive transistor in accordance with the sampled video signal Vsig. The drive transistor Trd supplies an output current Ids corresponding to the input voltage Vgs to the light emitting element EL during a predetermined light emission period. The output current (drain current) Ids has dependency on the carrier mobility μ and the threshold voltage Vth in the channel region of the drive transistor Trd. The light emitting element EL emits light with luminance according to the video signal Vsig by the output current Ids supplied from the drive transistor Trd.
画素回路2はスイッチングトランジスタTr2〜Tr4で構成される補正手段を備えており、出力電流Idsのキャリア移動度μに対する依存性を打ち消す為に、予め発光期間の先頭で容量部Csに保持された入力電圧Vgsを補正する。具体的には、この補正手段(Tr2〜Tr4)は、走査線WS及びDSから供給される制御信号WS,DSに応じてサンプリング期間の一部で動作し、映像信号Vsigがサンプリングされている状態でドライブトランジスタTrdから出力電流Idsを取り出し、これを容量部Csに負帰還して入力電圧Vgsを補正する。さらにこの補正手段(Tr2〜Tr4)は、出力電流Idsの閾電圧Vthに対する依存性を打ち消すために、予めサンプリング期間に先立ってドライブトランジスタTrdの閾電圧Vthを検出し、且つ検出された閾電圧Vthを入力電圧Vgsに足し込む様にしている。
The
ドライブトランジスタTrdはNチャネル型トランジスタでドレインが電源Vcc側に接続する一方、ソースSが発光素子EL側に接続している。この場合、前述した補正手段は、サンプリング期間の後部分に重なる発光期間の先頭部分でドライブトランジスタTrdから出力電流Idsを取り出して、容量部Cs側に負帰還する。その際本補正手段は、発光期間の先頭部分でドライブトランジスタTrdのソースS側から取り出した出力電流Idsが、発光素子ELの有する容量に流れ込むようにしている。具体的には、発光素子ELはアノード及びカソードを備えたダイオード型の発光素子からなり、アノード側がドライブトランジスタTrdのソースSに接続する一方カソード側が接地されている。この構成で、本補正手段(Tr2〜Tr4)は、予め発光素子ELのアノード/カソード間を逆バイアス状態にセットしておき、ドライブトランジスタTrdのソースS側から取り出した出力電流Idsが発光素子ELに流れ込む時、このダイオード型の発光素子ELを容量性素子として機能させている。なお本補正手段は、サンプリング期間内でドライブトランジスタTrdから出力電流Idsを取り出す時間幅tを調整可能であり、これにより容量部Csに対する出力電流Idsの負帰還量を最適化している。 The drive transistor Trd is an N-channel transistor and has a drain connected to the power supply Vcc side and a source S connected to the light emitting element EL side. In this case, the correction means described above takes out the output current Ids from the drive transistor Trd at the beginning of the light emission period that overlaps the latter part of the sampling period, and negatively feeds back to the capacitor Cs side. At this time, the present correcting means causes the output current Ids extracted from the source S side of the drive transistor Trd at the head of the light emission period to flow into the capacitance of the light emitting element EL. Specifically, the light emitting element EL is composed of a diode type light emitting element having an anode and a cathode. The anode side is connected to the source S of the drive transistor Trd, and the cathode side is grounded. With this configuration, the correction means (Tr2 to Tr4) sets the anode / cathode of the light emitting element EL in a reverse bias state in advance, and the output current Ids extracted from the source S side of the drive transistor Trd is the light emitting element EL. This diode-type light emitting element EL functions as a capacitive element. The correction means can adjust the time width t for extracting the output current Ids from the drive transistor Trd within the sampling period, and thereby optimizes the negative feedback amount of the output current Ids with respect to the capacitor Cs.
図15は、図14に示した表示装置から画素回路の部分を取り出した模式図である。理解を容易にする為、サンプリングトランジスタTr1によってサンプリングされる映像信号Vsigや、ドライブトランジスタTrdの入力電圧Vgs及び出力電流Ids、さらには発光素子ELが有する容量成分Coledなどを書き加えてある。以下図15に基づいて、本画素回路2の基本的な動作を説明する。
FIG. 15 is a schematic diagram of the pixel circuit portion extracted from the display device shown in FIG. In order to facilitate understanding, the video signal Vsig sampled by the sampling transistor Tr1, the input voltage Vgs and output current Ids of the drive transistor Trd, and the capacitance component Coled of the light emitting element EL are added. The basic operation of the
図16は、図15に示した画素回路のタイミングチャートである。図16を参照して、図15に示した画素回路の動作をより具体的且つ詳細に説明する。図16は、時間軸Tに沿って各走査線WS,AZ1,AZ2及びDSに印加される制御信号の波形を表してある。表記を簡略化する為、制御信号も対応する走査線の符号と同じ符号で表してある。トランジスタTr1,Tr2,Tr3はNチャネル型なので、走査線WS,AZ1,AZ2がそれぞれハイレベルの時オンし、ローレベルの時オフする。一方トランジスタTr4はPチャネル型なので、走査線DSがハイレベルの時オフし、ローレベルの時オンする。なおこのタイミングチャートは、各制御信号WS,AZ1,AZ2,DSの波形と共に、ドライブトランジスタTrdのゲートGの電位変化及びソースSの電位変化も表してある。 FIG. 16 is a timing chart of the pixel circuit shown in FIG. With reference to FIG. 16, the operation of the pixel circuit shown in FIG. 15 will be described more specifically and in detail. FIG. 16 shows the waveforms of control signals applied to the scanning lines WS, AZ1, AZ2, and DS along the time axis T. In order to simplify the notation, the control signals are also represented by the same reference numerals as the corresponding scanning lines. Since the transistors Tr1, Tr2 and Tr3 are N-channel type, they are turned on when the scanning lines WS, AZ1 and AZ2 are at a high level, and turned off when the scanning lines are at a low level. On the other hand, since the transistor Tr4 is a P-channel type, it is turned off when the scanning line DS is at a high level and turned on when it is at a low level. This timing chart also shows the change in the potential of the gate G and the change in the potential of the source S of the drive transistor Trd, along with the waveforms of the control signals WS, AZ1, AZ2, and DS.
図16のタイミングチャートではタイミングT1〜T8までを1フィールド(1f)としてある。1フィールドの間に画素アレイの各行が一回順次走査される。タイミングチャートは、1行分の画素に印加される各制御信号WS,AZ1,AZ2,DSの波形を表してある。 In the timing chart of FIG. 16, timings T1 to T8 are defined as one field (1f). Each row of the pixel array is sequentially scanned once during one field. The timing chart shows the waveforms of the control signals WS, AZ1, AZ2, DS applied to the pixels for one row.
当該フィールドが始まる前のタイミングT0で、全ての制御線号WS,AZ1,AZ2,DSがローレベルにある。したがってNチャネル型のトランジスタTr1,Tr2,Tr3はオフ状態にある一方、Pチャネル型のトランジスタTr4のみオン状態である。したがってドライブトランジスタTrdはオン状態のトランジスタTr4を介して電源Vccに接続しているので、所定の入力電圧Vgsに応じて出力電流Idsを発光素子ELに供給している。したがってタイミングT0で発光素子ELは発光している。この時ドライブトランジスタTrdに印加される入力電圧Vgsは、ゲート電位(G)とソース電位(S)の差で表される。 At timing T0 before the field starts, all control line numbers WS, AZ1, AZ2, DS are at a low level. Therefore, the N-channel transistors Tr1, Tr2, Tr3 are in the off state, while only the P-channel transistor Tr4 is in the on state. Therefore, since the drive transistor Trd is connected to the power supply Vcc via the transistor Tr4 in the on state, the output current Ids is supplied to the light emitting element EL according to the predetermined input voltage Vgs. Therefore, the light emitting element EL emits light at the timing T0. At this time, the input voltage Vgs applied to the drive transistor Trd is expressed by the difference between the gate potential (G) and the source potential (S).
当該フィールドが始まるタイミングT1で、制御信号DSがローレベルからハイレベルに切り替わる。これによりトランジスタTr4がオフし、ドライブトランジスタTrdは電源Vccから切り離されるので、発光が停止し非発光期間に入る。したがってタイミングT1に入ると、全てのトランジスタTr1〜Tr4がオフ状態になる。 At the timing T1 when the field starts, the control signal DS is switched from the low level to the high level. As a result, the transistor Tr4 is turned off and the drive transistor Trd is disconnected from the power supply Vcc, so that the light emission stops and the non-light emission period starts. Therefore, at the timing T1, all the transistors Tr1 to Tr4 are turned off.
続いてタイミングT2に進むと、制御信号AZ1及びAZ2がハイレベルになるので、スイッチングトランジスタTr2及びTr3がオンする。この結果、ドライブトランジスタTrdのゲートGが基準電位Vss1に接続し、ソースSが基準電位Vss2に接続される。ここでVss1−Vss2>Vthを満たしており、Vss1−Vss2=Vgs>Vthとする事で、その後タイミングT3で行われるVth補正の準備を行う。換言すると期間T2‐T3は、ドライブトランジスタTrdのリセット期間に相当する。また、発光素子ELの閾電圧をVthELとすると、VthEL>Vss2に設定されている。これにより、発光素子ELにはマイナスバイアスが印加され、いわゆる逆バイアス状態となる。この逆バイアス状態は、後で行うVth補正動作及び移動度補正動作を正常に行うために必要である。 Subsequently, at timing T2, since the control signals AZ1 and AZ2 are at a high level, the switching transistors Tr2 and Tr3 are turned on. As a result, the gate G of the drive transistor Trd is connected to the reference potential Vss1, and the source S is connected to the reference potential Vss2. Here, Vss1−Vss2> Vth is satisfied, and by setting Vss1−Vss2 = Vgs> Vth, preparation for Vth correction performed at timing T3 is performed. In other words, the period T2-T3 corresponds to a reset period of the drive transistor Trd. Further, when the threshold voltage of the light emitting element EL is VthEL, VthEL> Vss2 is set. Thereby, a minus bias is applied to the light emitting element EL, and a so-called reverse bias state is obtained. This reverse bias state is necessary for normally performing the Vth correction operation and the mobility correction operation to be performed later.
タイミングT3では制御信号AZ2をローレベルにし且つ直後制御信号DSもローレベルにしている。これによりトランジスタTr3がオフする一方トランジスタTr4がオンする。この結果ドレイン電流Idsが画素容量Csに流れ込み、Vth補正動作を開始する。この時ドライブトランジスタTrdのゲートGはVss1に保持されており、ドライブトランジスタTrdがカットオフするまで電流Idsが流れる。カットオフするとドライブトランジスタTrdのソース電位(S)はVss1−Vthとなる。ドレイン電流がカットオフした後のタイミングT4で制御信号DSを再びハイレベルに戻し、スイッチングトランジスタTr4をオフする。さらに制御信号AZ1もローレベルに戻し、スイッチングトランジスタTr2もオフする。この結果、画素容量CsにVthが保持固定される。この様にタイミングT3‐T4はドライブトランジスタTrdの閾電圧Vthを検出する期間である。ここでは、この検出期間T3‐T4をVth補正期間と呼んでいる。 At timing T3, the control signal AZ2 is set to the low level, and the control signal DS is also set to the low level. As a result, the transistor Tr3 is turned off while the transistor Tr4 is turned on. As a result, the drain current Ids flows into the pixel capacitor Cs, and the Vth correction operation is started. At this time, the gate G of the drive transistor Trd is held at Vss1, and the current Ids flows until the drive transistor Trd is cut off. When cut off, the source potential (S) of the drive transistor Trd becomes Vss1-Vth. At timing T4 after the drain current is cut off, the control signal DS is returned to the high level again, and the switching transistor Tr4 is turned off. Further, the control signal AZ1 is also returned to the low level, and the switching transistor Tr2 is also turned off. As a result, Vth is held and fixed in the pixel capacitor Cs. Thus, the timing T3-T4 is a period for detecting the threshold voltage Vth of the drive transistor Trd. Here, this detection period T3-T4 is called a Vth correction period.
この様にVth補正を行った後タイミングT5で制御信号WSをハイレベルに切り替え、サンプリングトランジスタTr1をオンして映像信号Vsigを画素容量Csに書き込む。発光素子ELの等価容量Coledに比べて画素容量Csは充分に小さい。この結果、映像信号Vsigのほとんど大部分が画素容量Csに書き込まれる。正確には、Vss1に対する。Vsigの差分Vsig−Vss1が画素容量Csに書き込まれる。したがってドライブトランジスタTrdのゲートGとソースS間の電圧Vgsは、先に検出保持されたVthと今回サンプリングされたVsig−Vss1を加えたレベル(Vsig−Vss1+Vth)となる。以降説明簡易化の為Vss1=0Vとすると、ゲート/ソース間電圧Vgsは図7のタイミングチャートに示すようにVsig+Vthとなる。かかる映像信号Vsigのサンプリングは制御信号WSがローレベルに戻るタイミングT7まで行われる。すなわちタイミングT5‐T7がサンプリング期間に相当する。 After performing the Vth correction in this way, the control signal WS is switched to the high level at timing T5, the sampling transistor Tr1 is turned on, and the video signal Vsig is written into the pixel capacitor Cs. The pixel capacitance Cs is sufficiently smaller than the equivalent capacitance Coled of the light emitting element EL. As a result, most of the video signal Vsig is written into the pixel capacitor Cs. To be precise, for Vss1. The difference Vsig−Vss1 of Vsig is written to the pixel capacitor Cs. Therefore, the voltage Vgs between the gate G and the source S of the drive transistor Trd becomes a level (Vsig−Vss1 + Vth) obtained by adding Vth previously detected and held and Vsig−Vss1 sampled this time. Hereinafter, for simplification of description, assuming that Vss1 = 0V, the gate / source voltage Vgs becomes Vsig + Vth as shown in the timing chart of FIG. The sampling of the video signal Vsig is performed until timing T7 when the control signal WS returns to the low level. That is, the timing T5-T7 corresponds to the sampling period.
サンプリング期間の終了するタイミングT7より前のタイミングT6で制御信号DSがローレベルとなりスイッチングトランジスタTr4がオンする。これによりドライブトランジスタTrdが電源Vccに接続されるので、画素回路は非発光期間から発光期間に進む。この様にサンプリングトランジスタTr1がまだオン状態で且つスイッチングトランジスタTr4がオン状態に入った期間T6‐T7で、ドライブトランジスタTrdの移動度補正を行う。即ち本実施形態では、サンプリング期間の後部分と発光期間の先頭部分とが重なる期間T6‐T7で移動度補正を行っている。なお、この移動度補正を行う発光期間の先頭では、発光素子ELは実際には逆バイアス状態にあるので発光する事はない。この移動度補正期間T6‐T7では、ドライブトランジスタTrdのゲートGが映像信号Vsigのレベルに固定された状態で、ドライブトランジスタTrdにドレイン電流Idsが流れる。ここでVss1−Vth<VthELと設定しておく事で、発光素子ELは逆バイアス状態におかれる為、ダイオード特性ではなく単純な容量特性を示すようになる。よってドライブトランジスタTrdに流れる電流Idsは画素容量Csと発光素子ELの等価容量Coledの両者を結合した容量C=Cs+Coledに書き込まれていく。これによりドライブトランジスタTrdのソース電位(S)は上昇していく。図16のタイミングチャートではこの上昇分をΔVで表してある。この上昇分ΔVは結局画素容量Csに保持されたゲート/ソース間電圧Vgsから差し引かれる事になるので、負帰還をかけた事になる。この様にドライブトランジスタTrdの出力電流Idsを同じくドライブトランジスタTrdの入力電圧Vgsに負帰還する事で、移動度μを補正する事が可能である。なお負帰還量ΔVは移動度補正期間T6‐T7の時間幅tを調整する事で最適化可能である。 At timing T6 before the end of the sampling period T7, the control signal DS becomes low level and the switching transistor Tr4 is turned on. As a result, the drive transistor Trd is connected to the power supply Vcc, so that the pixel circuit proceeds from the non-light emitting period to the light emitting period. In this manner, the mobility correction of the drive transistor Trd is performed in the period T6-T7 in which the sampling transistor Tr1 is still on and the switching transistor Tr4 is on. That is, in the present embodiment, the mobility correction is performed in the period T6-T7 in which the latter part of the sampling period and the head part of the light emission period overlap. Note that, at the beginning of the light emission period in which the mobility correction is performed, the light emitting element EL is actually in a reverse bias state, and thus does not emit light. In the mobility correction period T6-T7, the drain current Ids flows through the drive transistor Trd while the gate G of the drive transistor Trd is fixed at the level of the video signal Vsig. Here, by setting Vss1−Vth <VthEL, the light emitting element EL is placed in a reverse bias state, so that it exhibits simple capacitance characteristics instead of diode characteristics. Therefore, the current Ids flowing through the drive transistor Trd is written into a capacitor C = Cs + Coled obtained by combining both the pixel capacitor Cs and the equivalent capacitor Coled of the light emitting element EL. As a result, the source potential (S) of the drive transistor Trd increases. In the timing chart of FIG. 16, this rise is represented by ΔV. Since this increase ΔV is eventually subtracted from the gate / source voltage Vgs held in the pixel capacitor Cs, negative feedback is applied. In this way, the mobility μ can be corrected by negatively feeding back the output current Ids of the drive transistor Trd to the input voltage Vgs of the drive transistor Trd. The negative feedback amount ΔV can be optimized by adjusting the time width t of the mobility correction period T6-T7.
タイミングT7では制御信号WSがローレベルとなりサンプリングトランジスタTr1がオフする。この結果ドライブトランジスタTrdのゲートGは信号線SLから切り離される。映像信号Vsigの印加が解除されるので、ドライブトランジスタTrdのゲート電位(G)は上昇可能となり、ソース電位(S)と共に上昇していく。その間画素容量Csに保持されたゲート/ソース間電圧Vgsは(Vsig−ΔV+Vth)の値を維持する。ソース電位(S)の上昇に伴い、発光素子ELの逆バイアス状態は解消されるので、出力電流Idsの流入により発光素子ELは実際に発光を開始する。この時のドレイン電流Ids対ゲート電圧Vgsの関係は、先のトランジスタ特性式1のVgsにVsig−ΔV+Vthを代入する事で、以下の式2のように与えられる。
Ids=kμ(Vgs−Vth)2=kμ(Vsig−ΔV)2・・・式2
上記式2において、k=(1/2)(W/L)Coxである。この特性式2からVthの項がキャンセルされており、発光素子ELに供給される出力電流IdsはドライブトランジスタTrdの閾電圧Vthに依存しない事が分かる。基本的にドレイン電流Idsは映像信号の信号電圧Vsigによって決まる。換言すると、発光素子ELは映像信号Vsigに応じた輝度で発光する事になる。その際Vsigは帰還量ΔVで補正されている。この補正量ΔVは丁度特性式2の係数部に位置する移動度μの効果を打ち消すように働く。したがって、ドレイン電流Idsは実質的に映像信号Vsigのみに依存する事になる。
At timing T7, the control signal WS becomes low level and the sampling transistor Tr1 is turned off. As a result, the gate G of the drive transistor Trd is disconnected from the signal line SL. Since the application of the video signal Vsig is cancelled, the gate potential (G) of the drive transistor Trd can be increased and increases with the source potential (S). Meanwhile, the gate / source voltage Vgs held in the pixel capacitor Cs maintains a value of (Vsig−ΔV + Vth). As the source potential (S) rises, the reverse bias state of the light emitting element EL is canceled, so that the light emitting element EL actually starts to emit light by the inflow of the output current Ids. The relationship between the drain current Ids and the gate voltage Vgs at this time is given by the
Ids = kμ (Vgs−Vth) 2 = kμ (Vsig−ΔV) 2
In the
最後にタイミングT8に至ると制御信号DSがハイレベルとなってスイッチングトランジスタTr4がオフし、発光が終了すると共に当該フィールドが終わる。この後次のフィールドに移って再びVth補正動作、移動度補正動作及び発光動作が繰り返される事になる。 Finally, when the timing T8 is reached, the control signal DS becomes high level, the switching transistor Tr4 is turned off, the light emission ends, and the field ends. Thereafter, the operation proceeds to the next field, and the Vth correction operation, the mobility correction operation, and the light emission operation are repeated again.
1・・・画素アレイ、2・・・画素回路、3・・・水平セレクタ、4・・・ライトスキャナ、5・・・ドライブスキャナ、7・・・補正用スキャナ、Tr1・・・サンプリングトランジスタ、Tr3・・・スイッチングトランジスタ、Tr4・・・スイッチングトランジスタ、Trd・・・ドライブトランジスタ、EL・・・発光素子、Cs・・・容量素子
DESCRIPTION OF
Claims (17)
前記サンプリングトランジスタは、該走査線に割り当てられた水平走査期間に該走査線から供給される制御信号に応じ導通して該信号線から供給された映像信号を該画素容量にサンプリングし、
前記画素容量は、該サンプリングされた映像信号に応じて該ドライブトランジスタのゲートに入力電圧を印加し、
前記ドライブトランジスタは、所定の発光期間中該入力電圧に応じた出力電流を該発光素子に供給し、該出力電流は該ドライブトランジスタのチャネル領域の閾電圧に対して依存性を有し、
前記発光素子は、該ドライブトランジスタから供給された出力電流により該映像信号に応じた輝度で発光する画素回路において、
出力電流の該閾電圧に対する依存性を打ち消すために、水平走査期間の一部で動作し、該ドライブトランジスタの閾電圧を検出して該画素容量に書き込んでおく補正手段を備えることを特徴とする画素回路。 A row-shaped scanning line for supplying a control signal and a column-shaped signal line for supplying a video signal are arranged at a crossing portion, at least a sampling transistor, a pixel capacitor connected thereto, a drive transistor connected thereto, Including a light emitting element connected thereto,
The sampling transistor conducts according to a control signal supplied from the scanning line during a horizontal scanning period assigned to the scanning line and samples the video signal supplied from the signal line into the pixel capacitor,
The pixel capacitor applies an input voltage to the gate of the drive transistor according to the sampled video signal,
The drive transistor supplies an output current corresponding to the input voltage to the light emitting element during a predetermined light emission period, and the output current is dependent on a threshold voltage of a channel region of the drive transistor,
In the pixel circuit that emits light with luminance according to the video signal by the output current supplied from the drive transistor,
In order to cancel the dependence of the output current on the threshold voltage, a correction unit is provided which operates in a part of a horizontal scanning period, detects the threshold voltage of the drive transistor, and writes the threshold voltage to the pixel capacitor. Pixel circuit.
前記サンプリングトランジスタは、該水平走査期間の後半で該信号線から供給される映像信号を該画素容量にサンプリングし、
前記画素容量は、該サンプリングされた映像信号に該書き込まれた閾電圧を足し込んだ入力電圧を該ドライブトランジスタのゲートとソース間に印加し、以って出力電流の該閾電圧に対する依存性を打ち消すことを特徴とする請求項1記載の画素回路。 The correction means detects the threshold voltage of the drive transistor in the first half of a horizontal scanning period and writes it to the pixel capacitor,
The sampling transistor samples the video signal supplied from the signal line in the second half of the horizontal scanning period into the pixel capacitor,
The pixel capacitor applies an input voltage obtained by adding the written threshold voltage to the sampled video signal between the gate and the source of the drive transistor, thereby making the dependency of the output current on the threshold voltage. 2. The pixel circuit according to claim 1, wherein the pixel circuit is canceled out.
該水平走査期間に導通して、該画素容量の両端の電位差が該閾電圧になるまで該画素容量を充電する第2のスイッチングトランジスタとを含むことを特徴とする請求項1記載の画素回路。 The correction means is a first switching transistor that is turned on before a horizontal scanning period and is set so that a potential difference between both ends of the pixel capacitor exceeds the threshold voltage;
2. The pixel circuit according to claim 1, further comprising: a second switching transistor that conducts during the horizontal scanning period and charges the pixel capacitor until a potential difference between both ends of the pixel capacitor reaches the threshold voltage.
前記補正手段は、水平走査期間内で該信号線が一定電位になる信号固定期間に、該ドライブトランジスタの閾電圧を検出して該画素容量に書き込むことを特徴とする請求項1記載の画素回路。 The sampling transistor samples the video signal supplied from the signal line into the pixel capacitor during a signal supply period in which the signal line becomes a potential of the video signal within a horizontal scanning period,
2. The pixel circuit according to claim 1, wherein the correction means detects a threshold voltage of the drive transistor and writes the threshold voltage to the pixel capacitor during a signal fixing period in which the signal line is at a constant potential within a horizontal scanning period. .
前記補正手段は、各水平ブランキング期間で時分割的に該画素容量を該閾電圧まで充電することを特徴とする請求項8記載の画素回路。 The signal fixed period is a horizontal blanking period that separates each horizontal scanning period sequentially assigned to each scanning line,
9. The pixel circuit according to claim 8, wherein the correction unit charges the pixel capacitor to the threshold voltage in a time division manner in each horizontal blanking period.
前記補正手段は、該出力電流のキャリア移動度に対する依存性を打ち消すために、該水平走査期間の一部で動作し、該映像信号がサンプリングされている状態で該ドライブトランジスタから出力電流を取り出し、これを該画素容量に負帰還して該入力電圧を補正することを特徴とする請求項1記載の画素回路。 The drive transistor has an output current dependent on the carrier mobility in addition to the threshold voltage of the channel region,
The correction means operates in a part of the horizontal scanning period in order to cancel the dependency of the output current on the carrier mobility, and extracts the output current from the drive transistor in a state where the video signal is sampled. 2. The pixel circuit according to claim 1, wherein the input voltage is corrected by negatively feeding it back to the pixel capacitor.
前記サンプリングトランジスタは、該走査線に割り当てられた水平走査期間に該走査線から供給される制御信号に応じ導通して該信号線から供給された映像信号を該画素容量にサンプリングし、
前記画素容量は、該サンプリングされた映像信号に応じて該ドライブトランジスタのゲートに入力電圧を印加し、
前記ドライブトランジスタは、所定の発光期間中該入力電圧に応じた出力電流を該発光素子に供給し、該出力電流は該ドライブトランジスタのチャネル領域の閾電圧に対して依存性を有し、
前記発光素子は、該ドライブトランジスタから供給された出力電流により該映像信号に応じた輝度で発光する画素回路において、
出力電流の該閾電圧に対する依存性を打ち消すために、該ドライブトランジスタの閾電圧を検出して該画素容量に書き込んでおく補正手段を備えており、
前記補正手段は、第1のスイッチングトランジスタと第2のスイッチングトランジスタとを含み、
前記第1のスイッチングトランジスタは、該走査線よりも前に位置する他の走査線に割り当てられた前の水平走査期間に該他の走査線から供給される制御信号に応じて導通し、以って該画素容量の両端の電位差が閾電圧を超えるように設定し、
前記第2のスイッチングトランジスタは、該水平走査期間に導通して、該画素容量の両端の電位差が該閾電圧になるまで該画素容量を充電することを特徴とする画素回路。 A row-shaped scanning line for supplying a control signal and a column-shaped signal line for supplying a video signal are arranged at a crossing portion, at least a sampling transistor, a pixel capacitor connected thereto, a drive transistor connected thereto, Including a light emitting element connected thereto,
The sampling transistor conducts according to a control signal supplied from the scanning line during a horizontal scanning period assigned to the scanning line and samples the video signal supplied from the signal line into the pixel capacitor,
The pixel capacitor applies an input voltage to the gate of the drive transistor according to the sampled video signal,
The drive transistor supplies an output current corresponding to the input voltage to the light emitting element during a predetermined light emission period, and the output current is dependent on a threshold voltage of a channel region of the drive transistor,
In the pixel circuit that emits light with luminance according to the video signal by the output current supplied from the drive transistor,
In order to cancel the dependence of the output current on the threshold voltage, a correction means for detecting the threshold voltage of the drive transistor and writing it to the pixel capacitor is provided.
The correction means includes a first switching transistor and a second switching transistor,
The first switching transistor is turned on in response to a control signal supplied from the other scan line during a previous horizontal scan period assigned to another scan line positioned before the scan line. Set the potential difference across the pixel capacitance to exceed the threshold voltage,
The pixel circuit, wherein the second switching transistor is turned on during the horizontal scanning period and charges the pixel capacitor until a potential difference between both ends of the pixel capacitor reaches the threshold voltage.
前記サンプリングトランジスタは、該走査線に割り当てられた水平走査期間に該走査線から供給される制御信号に応じ導通して該信号線から供給された映像信号を該画素容量にサンプリングし、
前記画素容量は、該サンプリングされた映像信号に応じて該ドライブトランジスタのゲートに入力電圧を印加し、
前記ドライブトランジスタは、所定の発光期間中該入力電圧に応じた出力電流を該発光素子に供給し、該出力電流は該ドライブトランジスタのチャネル領域の閾電圧に対して依存性を有し、
前記発光素子は、該ドライブトランジスタから供給された出力電流により該映像信号に応じた輝度で発光する画素回路において、
出力電流の該閾電圧に対する依存性を打ち消すために、あらかじめ該映像信号のサンプリングに先立って、該ドライブトランジスタの閾電圧を検出して該画素容量に書き込んでおく補正手段を備えており、
前記補正手段は、複数の走査線に割り当てられた複数の水平走査期間内で動作し、時分割的に該画素容量を該閾電圧まで充電することを特徴とする画素回路。 A row-shaped scanning line for supplying a control signal and a column-shaped signal line for supplying a video signal are arranged at a crossing portion, at least a sampling transistor, a pixel capacitor connected thereto, a drive transistor connected thereto, Including a light emitting element connected thereto,
The sampling transistor conducts according to a control signal supplied from the scanning line during a horizontal scanning period assigned to the scanning line and samples the video signal supplied from the signal line into the pixel capacitor,
The pixel capacitor applies an input voltage to the gate of the drive transistor according to the sampled video signal,
The drive transistor supplies an output current corresponding to the input voltage to the light emitting element during a predetermined light emission period, and the output current is dependent on a threshold voltage of a channel region of the drive transistor,
In the pixel circuit that emits light with luminance according to the video signal by the output current supplied from the drive transistor,
In order to cancel the dependence of the output current on the threshold voltage, a correction means for detecting the threshold voltage of the drive transistor and writing it in the pixel capacitor in advance of sampling the video signal is provided.
The pixel circuit operates in a plurality of horizontal scanning periods assigned to a plurality of scanning lines and charges the pixel capacitance to the threshold voltage in a time division manner.
前記補正手段は、複数の走査線に割り当てられた各水平走査期間内で該信号線が一定電位になる各信号固定期間に、該ドライブトランジスタの閾電圧を検出して時分割的に該画素容量を該閾電圧まで充電することを特徴とする請求項14記載の画素回路。 The sampling transistor samples the video signal supplied from the signal line into the pixel capacitor during a signal supply period in which the signal line becomes a video signal potential within the horizontal scanning period assigned to the scanning line. ,
The correction means detects the threshold voltage of the drive transistor in each signal fixed period in which the signal line is at a constant potential within each horizontal scanning period assigned to a plurality of scanning lines, and time-divides the pixel capacitance. The pixel circuit according to claim 14, wherein the pixel circuit is charged to the threshold voltage.
前記補正手段は、各水平ブランキング期間で時分割的に該画素容量を該閾電圧まで充電することを特徴とする請求項15記載の画素回路。 The signal fixed period is a horizontal blanking period that separates each horizontal scanning period sequentially assigned to each scanning line,
16. The pixel circuit according to claim 15, wherein the correction unit charges the pixel capacitor to the threshold voltage in a time division manner in each horizontal blanking period.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009106685A JP5152094B2 (en) | 2009-04-24 | 2009-04-24 | Pixel circuit, pixel circuit driving method, display device, and display device driving method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009106685A JP5152094B2 (en) | 2009-04-24 | 2009-04-24 | Pixel circuit, pixel circuit driving method, display device, and display device driving method |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005328334A Division JP5245195B2 (en) | 2005-11-14 | 2005-11-14 | Pixel circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009163275A true JP2009163275A (en) | 2009-07-23 |
JP5152094B2 JP5152094B2 (en) | 2013-02-27 |
Family
ID=40965877
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009106685A Active JP5152094B2 (en) | 2009-04-24 | 2009-04-24 | Pixel circuit, pixel circuit driving method, display device, and display device driving method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5152094B2 (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009169430A (en) * | 2009-04-24 | 2009-07-30 | Sony Corp | Pixel circuit, method of driving the same, display device, and method of driving the same |
CN103366676A (en) * | 2012-03-27 | 2013-10-23 | 乐金显示有限公司 | Organic light-emitting display device |
US8654111B2 (en) | 2005-11-14 | 2014-02-18 | Sony Corporation | Pixel circuit and display apparatus |
KR20150057661A (en) * | 2013-11-20 | 2015-05-28 | 엘지디스플레이 주식회사 | Organic light emitting display |
KR20160081069A (en) * | 2014-12-30 | 2016-07-08 | 엘지디스플레이 주식회사 | Organic light emitting display |
US11751446B2 (en) | 2020-01-17 | 2023-09-05 | Seiko Epson Corporation | Display device having first, second, third and fourth transistors, and electronic apparatus |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003255897A (en) * | 2002-03-05 | 2003-09-10 | Nec Corp | Image display device and control method used in the device |
JP2003271095A (en) * | 2002-03-14 | 2003-09-25 | Nec Corp | Driving circuit for current control element and image display device |
JP2005099773A (en) * | 2003-08-29 | 2005-04-14 | Seiko Epson Corp | Driving method of electronic circuit, electronic circuit, electronic device, electrooptical device, electronic equipment and driving method of electronic device |
JP2005202255A (en) * | 2004-01-19 | 2005-07-28 | Sony Corp | Display device and its driving method |
JP2005300702A (en) * | 2004-04-08 | 2005-10-27 | Sony Corp | Display device and driving method therefor |
JP2006259374A (en) * | 2005-03-17 | 2006-09-28 | Eastman Kodak Co | Display apparatus |
-
2009
- 2009-04-24 JP JP2009106685A patent/JP5152094B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003255897A (en) * | 2002-03-05 | 2003-09-10 | Nec Corp | Image display device and control method used in the device |
JP2003271095A (en) * | 2002-03-14 | 2003-09-25 | Nec Corp | Driving circuit for current control element and image display device |
JP2005099773A (en) * | 2003-08-29 | 2005-04-14 | Seiko Epson Corp | Driving method of electronic circuit, electronic circuit, electronic device, electrooptical device, electronic equipment and driving method of electronic device |
JP2005202255A (en) * | 2004-01-19 | 2005-07-28 | Sony Corp | Display device and its driving method |
JP2005300702A (en) * | 2004-04-08 | 2005-10-27 | Sony Corp | Display device and driving method therefor |
JP2006259374A (en) * | 2005-03-17 | 2006-09-28 | Eastman Kodak Co | Display apparatus |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8654111B2 (en) | 2005-11-14 | 2014-02-18 | Sony Corporation | Pixel circuit and display apparatus |
US10410585B2 (en) | 2005-11-14 | 2019-09-10 | Sony Corporation | Pixel circuit and display apparatus |
US11170721B2 (en) | 2005-11-14 | 2021-11-09 | Sony Corporation | Pixel circuit and display apparatus |
JP2009169430A (en) * | 2009-04-24 | 2009-07-30 | Sony Corp | Pixel circuit, method of driving the same, display device, and method of driving the same |
CN103366676A (en) * | 2012-03-27 | 2013-10-23 | 乐金显示有限公司 | Organic light-emitting display device |
US9087483B2 (en) | 2012-03-27 | 2015-07-21 | Lg Display Co., Ltd. | Organic light emitting display device |
CN103366676B (en) * | 2012-03-27 | 2015-08-19 | 乐金显示有限公司 | Organic light-emitting display device |
KR20150057661A (en) * | 2013-11-20 | 2015-05-28 | 엘지디스플레이 주식회사 | Organic light emitting display |
KR102277568B1 (en) | 2013-11-20 | 2021-07-14 | 엘지디스플레이 주식회사 | Organic light emitting display |
KR20160081069A (en) * | 2014-12-30 | 2016-07-08 | 엘지디스플레이 주식회사 | Organic light emitting display |
KR102172389B1 (en) | 2014-12-30 | 2020-10-30 | 엘지디스플레이 주식회사 | Organic light emitting display |
US11751446B2 (en) | 2020-01-17 | 2023-09-05 | Seiko Epson Corporation | Display device having first, second, third and fourth transistors, and electronic apparatus |
Also Published As
Publication number | Publication date |
---|---|
JP5152094B2 (en) | 2013-02-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5245195B2 (en) | Pixel circuit | |
JP4923527B2 (en) | Display device and driving method thereof | |
JP4983018B2 (en) | Display device and driving method thereof | |
JP4923410B2 (en) | Pixel circuit and display device | |
JP4923505B2 (en) | Pixel circuit and display device | |
JP4203770B2 (en) | Image display device | |
EP1785979A2 (en) | Display apparatus and driving method thereof | |
JP4929891B2 (en) | Display device | |
JP2007148128A (en) | Pixel circuit | |
JP2008203478A (en) | Display device and driving method thereof | |
JP2008032863A (en) | Display device and its driving method | |
JP2008046427A (en) | Image display device | |
JP2007156460A (en) | Display device and driving method thereof | |
JP2009163275A (en) | Pixel circuit, driving method for pixel circuit, display device, and driving method for display device | |
JP2007316453A (en) | Image display device | |
JP4918983B2 (en) | Pixel circuit and display device | |
JP2008026468A (en) | Image display device | |
JP2008286905A (en) | Display device, driving method thereof, and electronic apparatus | |
JP4967336B2 (en) | Pixel circuit and display device | |
JP2008203658A (en) | Display device and electronic equipment | |
JP2009187034A (en) | Pixel circuit, method of driving the same, and display device, and method of driving the same | |
JP2012088724A (en) | Pixel circuit and display | |
JP5099069B2 (en) | Pixel circuit, pixel circuit driving method, display device, and display device driving method | |
JP5477359B2 (en) | Display device | |
JP2008065199A (en) | Display device and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090525 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090525 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120327 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120521 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121119 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151214 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5152094 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151214 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |