JP2008286905A - Display device, driving method thereof, and electronic apparatus - Google Patents

Display device, driving method thereof, and electronic apparatus Download PDF

Info

Publication number
JP2008286905A
JP2008286905A JP2007130113A JP2007130113A JP2008286905A JP 2008286905 A JP2008286905 A JP 2008286905A JP 2007130113 A JP2007130113 A JP 2007130113A JP 2007130113 A JP2007130113 A JP 2007130113A JP 2008286905 A JP2008286905 A JP 2008286905A
Authority
JP
Japan
Prior art keywords
signal
potential
line
transistor
driving transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007130113A
Other languages
Japanese (ja)
Inventor
Yukito Iida
幸人 飯田
Katsuhide Uchino
勝秀 内野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2007130113A priority Critical patent/JP2008286905A/en
Publication of JP2008286905A publication Critical patent/JP2008286905A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of El Displays (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a display device capable of sufficiently securing a holding capacity without changing transistor properties of a driving transistor as a thin-film transistor included in a pixel. <P>SOLUTION: Regarding an active matrix self-luminous display device using light emitting elements such as organic EL elements for pixels, the gate insulating film 54 of the driving transistor as the thin-film transistor included in the pixel and a dielectric film 58 constituting the holding capacity are independently formed. The optimum gate insulating film 54 is used in accordance with the properties required for the driving transistor, and the optimum dielectric film 58 is used so that the sufficient holding capacity can be secured related to a usable area. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

この発明は、表示装置、表示装置の駆動方法および電子機器に関し、特に、有機EL(Electro Luminescence)素子などの電流駆動型の発光素子を含む画素を用いた表示装置およびこの表示装置を用いた電子機器に適用して好適なものである。   The present invention relates to a display device, a display device driving method, and an electronic apparatus, and more particularly, a display device using pixels including a current-driven light emitting element such as an organic EL (Electro Luminescence) element and an electronic device using the display device It is suitable for application to equipment.

近年、有機EL素子を画素に用いた平面自発光型の表示装置の開発が盛んに行われている。有機EL素子は、有機薄膜に電界を印加すると発光する現象を利用した発光素子である。有機EL素子は10V以下の低い電圧を印加することで駆動することができるため、この有機EL素子を用いた平面自発光型の表示装置は低消費電力であるだけでなく、自発光型であることにより、液晶表示装置には必須な照明部材(バッライトや導光板など)を必要とせず、軽量化および薄型化が容易である。さらに、有機EL素子の応答時間は数μs程度と非常に短く応答速度が高速であるので、動画表示時の残像が発生しない。   In recent years, development of flat self-luminous display devices using organic EL elements for pixels has been actively conducted. An organic EL element is a light emitting element utilizing a phenomenon that light is emitted when an electric field is applied to an organic thin film. Since the organic EL element can be driven by applying a low voltage of 10 V or less, the flat self-luminous display device using the organic EL element is not only low power consumption but also self-luminous. As a result, the liquid crystal display device does not require an illuminating member (backlight, light guide plate, etc.) essential, and can be easily reduced in weight and thickness. Furthermore, since the response time of the organic EL element is as short as about several μs and the response speed is high, no afterimage occurs when displaying a moving image.

有機EL素子を画素に用いた平面自発光型の表示装置の中でも、取り分け駆動用トランジスタとして薄膜トランジスタを用いたアクティブマトリクス型平面自発光型表示装置の開発が盛んである(例えば、特許文献1〜5参照。)。このアクティブマトリクス型平面自発光型表示装置の一つの画素には、有機EL素子と、薄膜トランジスタからなる駆動用トランジスタと、薄膜トランジスタからなるサンプリング用トランジスタと、保持容量(画素容量)とが含まれる。ここで、保持容量は、サンプリングされた映像信号に応じた入力電圧(駆動用トランジスタのゲート電圧)を保持するためのものである。   Among flat self-luminous display devices using organic EL elements as pixels, active matrix flat self-luminous display devices using thin film transistors as driving transistors are actively developed (for example, Patent Documents 1 to 5). reference.). One pixel of this active matrix type flat self-luminous display device includes an organic EL element, a driving transistor made of a thin film transistor, a sampling transistor made of a thin film transistor, and a storage capacitor (pixel capacity). Here, the holding capacitor is for holding an input voltage (a gate voltage of the driving transistor) corresponding to the sampled video signal.

一つの画素に含まれる薄膜トランジスタからなる駆動用トランジスタおよび保持容量の部分の構造を図35に示す。図35に示すように、この例では、ガラス基板501上に、一層目の配線材料により、駆動用トランジスタのゲート配線502および保持容量の一方の電極503が設けられている。これらのゲート配線502および電極503を覆うように全面にゲート絶縁膜504が設けられている。駆動用トランジスタ部および保持容量部の上の部分におけるゲート絶縁膜504上には、それぞれ所定形状の多結晶シリコン膜505、506が設けられている。図示は省略するが、多結晶シリコン膜505中には、ゲート配線502に対して自己整合的にソース領域およびドレイン領域が形成されている。ゲート配線502からなるゲート電極とこれらのソース領域およびドレイン領域とにより、駆動用トランジスタとしてのボトムゲート型多結晶シリコン薄膜トランジスタが構成されている。一方、多結晶Si膜506は電極として用いられ、この多結晶シリコン膜506と電極503との間にゲート絶縁膜504を挟んだ構造により保持容量が構成されている。多結晶シリコン膜505、506を覆うように全面に層間絶縁膜507が設けられている。この層間絶縁膜507には、多結晶シリコン膜505中に形成されたソース領域およびドレイン領域の上の部分にはコンタクトホール508、509が設けられている。そして、これらのコンタクトホール508、509を通じて、二層目の配線材料により、配線510、511が形成されている。   FIG. 35 shows a structure of a driving transistor and a storage capacitor formed of a thin film transistor included in one pixel. As shown in FIG. 35, in this example, a gate wiring 502 of a driving transistor and one electrode 503 of a storage capacitor are provided on a glass substrate 501 by using a first-layer wiring material. A gate insulating film 504 is provided on the entire surface so as to cover the gate wiring 502 and the electrode 503. Polycrystalline silicon films 505 and 506 having predetermined shapes are provided on the gate insulating film 504 above the driving transistor portion and the storage capacitor portion, respectively. Although illustration is omitted, a source region and a drain region are formed in the polycrystalline silicon film 505 in a self-aligned manner with respect to the gate wiring 502. The gate electrode formed of the gate wiring 502 and the source region and the drain region constitute a bottom gate type polycrystalline silicon thin film transistor as a driving transistor. On the other hand, the polycrystalline Si film 506 is used as an electrode, and a storage capacitor is constituted by a structure in which the gate insulating film 504 is sandwiched between the polycrystalline silicon film 506 and the electrode 503. An interlayer insulating film 507 is provided on the entire surface so as to cover the polycrystalline silicon films 505 and 506. In the interlayer insulating film 507, contact holes 508 and 509 are provided in portions above the source region and the drain region formed in the polycrystalline silicon film 505. Then, through these contact holes 508 and 509, wirings 510 and 511 are formed of the second-layer wiring material.

特開2003−255856号公報JP 2003-255856 A 特開2003−271095号公報JP 2003-271095 A 特開2004−133240公報JP 2004-133240 A 特開2004−29791号公報JP 2004-29791 A 特開2004−93682号公報JP 2004-93682 A

上述のアクティブマトリクス型平面自発光型表示装置においては、表示画面の高精細化が進むに従い画素ピッチが小さくなると、画素における回路パターンのレイアウト面積が制限される。特に、保持容量は、電極503と多結晶シリコン膜506とが重なった部分の面積で決定されるが、画素ピッチが小さくなるとこの面積を十分に確保することができないため、十分な保持容量を確保することができない。加えて、画素ピッチが小さくなると、同層の配線材料により形成されたゲート配線502と電極503との間のショート率も上昇する。   In the above active matrix type flat self-luminous display device, when the pixel pitch becomes smaller as the display screen becomes higher in definition, the layout area of the circuit pattern in the pixel is limited. In particular, the storage capacity is determined by the area of the portion where the electrode 503 and the polycrystalline silicon film 506 overlap with each other. However, when the pixel pitch is reduced, this area cannot be secured sufficiently, so that sufficient storage capacity is secured. Can not do it. In addition, when the pixel pitch is reduced, the short-circuit rate between the gate wiring 502 formed of the same wiring material and the electrode 503 is also increased.

そこで、保持容量の誘電体膜として用いられているゲート絶縁膜504の厚さを小さくしたり、保持容量の誘電体膜の材料を変えることが考えられるが、このゲート絶縁膜504はゲート容量を決定し、駆動用トランジスタの性能も決定していることから、この駆動用トランジスタの特性を変えてしまうという問題がある。これは、一般的なMOSトランジスタのドレイン電流は
ds=(1/2)μ(W/L)Cox(Vgs−Vth2 (1)
で表されるからである。ここで、Idsはドレイン電流、μはチャネル領域のキャリア移動度、Wはチャネル幅、Lはチャネル長、Coxはゲート容量、Vgsはゲート−ソース間電圧(ソースを基準としてゲートに印加されるゲート電圧)、Vthはしきい値電圧である。また、ゲート絶縁膜504の厚さを小さくするとゲート容量Coxが大きくなってドレイン電流Idsは大きくなるが、トランジスタ耐圧が低くなる傾向がある。
そこで、この発明が解決しようとする課題は、画素に含まれる薄膜トランジスタからなる駆動用トランジスタのトランジスタ特性を変えることなく十分な保持容量を確保することができる表示装置およびその駆動方法ならびにそのような優れた表示装置を用いた電子機器を提供することである。
Therefore, it is conceivable to reduce the thickness of the gate insulating film 504 used as the dielectric film of the storage capacitor or change the material of the dielectric film of the storage capacitor. Since the performance of the driving transistor is also determined, there is a problem that the characteristics of the driving transistor are changed. This is because the drain current of a general MOS transistor is
I ds = (1/2) μ (W / L) C ox (V gs −V th ) 2 (1)
It is because it is represented by. Here, I ds is the drain current, μ is the carrier mobility of the channel region, W is the channel width, L is the channel length, C ox is the gate capacitance, and V gs is the gate-source voltage (applied to the gate with reference to the source). Gate voltage), V th is a threshold voltage. Further, when the thickness of the gate insulating film 504 is reduced, the gate capacitance C ox is increased and the drain current I ds is increased, but the transistor breakdown voltage tends to be lowered.
Therefore, the problem to be solved by the present invention is to provide a display device capable of ensuring a sufficient storage capacity without changing the transistor characteristics of a driving transistor including a thin film transistor included in a pixel, a driving method thereof, and such an excellent feature. It is to provide an electronic device using the display device.

一方、従来のアクティブマトリクス型平面自発光型表示装置において、画素は、制御信号を供給する、行状に配された走査線と映像信号を供給する、列状に配された信号線とが交差する部分に配され、少なくともサンプリング用トランジスタと保持容量と駆動用トランジスタと発光素子とを含む。サンプリング用トランジスタは、走査線から供給される制御信号に応じて導通し、信号線から供給された映像信号をサンプリングする。保持容量はサンプリングされた映像信号に応じた入力電圧を保持する。駆動用トランジスタは、保持容量により保持された入力電圧に応じて所定の発光期間に出力電流を供給する。なお、一般に、出力電流は駆動用トランジスタのチャネル領域のキャリア移動度およびしきい値電圧に対して依存性を有する。発光素子は、駆動用トランジスタから供給された出力電流により映像信号に応じた輝度で発光する。駆動用トランジスタは、保持容量により保持された入力電圧がゲートに印加されてソース−ドレイン間に出力電流が流れ、発光素子に通電する。一般に発光素子の発光輝度は通電量に比例している。さらに、駆動用トランジスタの出力電流供給量はゲート電圧、すなわち保持容量に書き込まれた入力電圧によって制御される。従来の画素では、駆動用トランジスタのゲートに印加される入力電圧を入力映像信号に応じて変化させることで、発光素子に供給する電流量を制御している。   On the other hand, in a conventional active matrix type flat self-luminous display device, a pixel crosses a scanning line arranged in a row supplying a control signal and a signal line arranged in a column supplying a video signal. It is disposed in the portion and includes at least a sampling transistor, a storage capacitor, a driving transistor, and a light emitting element. The sampling transistor is turned on according to the control signal supplied from the scanning line, and samples the video signal supplied from the signal line. The holding capacitor holds an input voltage corresponding to the sampled video signal. The driving transistor supplies an output current during a predetermined light emission period in accordance with the input voltage held by the holding capacitor. In general, the output current depends on the carrier mobility and threshold voltage of the channel region of the driving transistor. The light emitting element emits light with luminance according to the video signal by the output current supplied from the driving transistor. In the driving transistor, the input voltage held by the holding capacitor is applied to the gate, an output current flows between the source and the drain, and the light emitting element is energized. In general, the light emission luminance of a light emitting element is proportional to the amount of current applied. Further, the output current supply amount of the driving transistor is controlled by the gate voltage, that is, the input voltage written in the storage capacitor. In the conventional pixel, the amount of current supplied to the light emitting element is controlled by changing the input voltage applied to the gate of the driving transistor in accordance with the input video signal.

ここで、駆動用トランジスタの動作特性は(1)式で表わされることは既に述べたとおりであるが、この(1)式のドレイン電流Idsは、画素では発光素子に供給される出力電流である。ゲート電圧Vgsは、画素では、上述した入力電圧である。(1)式から明らかなように、薄膜トランジスタは飽和領域で動作するとき、ゲート電圧Vgsがしきい値電圧Vthを超えて大きくなると、オン状態となってドレイン電流Idsが流れる。原理的に考えると(1)式が示すように、ゲート電圧Vgsが一定であれば、常に同じ量のドレイン電流Idsが発光素子に供給される。従って、画面を構成する各画素に全て同一のレベルの映像信号を供給すれば、全画素が同一輝度で発光し、画面の一様性(ユニフォーミティ)が得られるはずである。しかしながら、実際には、多結晶シリコンなどの半導体薄膜で構成された薄膜トランジスタは、個々の特性にばらつきがある。特に、しきい値電圧Vthは一定ではなく、各画素毎にばらつきがある。(1)式から明らかなように、各駆動用トランジスタのしきい値電圧Vthがばらつくと、ゲート電圧Vgsが一定であっても、ドレイン電流Idsにばらつきが生じ、画素毎に輝度がばらついてしまうため、画面のユニフォーミティを損なう。そこで、従来から、駆動用トランジスタのしきい値電圧Vthのばらつきをキャンセルする機能(しきい値電圧補正機能)を組み込んだ画素が開発されている(例えば、特許文献3参照。)。ところが、このようなしきい値電圧補正機能を画素に組み込んだ表示装置は構成が複雑であり、画素の微細化あるいは表示画面の高精細化の障害になっていた。また、従来のしきい値電圧補正機能を組み込んだ画素は、効率的でなく回路設計の複雑化を招いていた。加えて、従来のしきい値電圧補正機能を備えた画素は、構成素子数が比較的多いため、表示装置の歩留まりの低下を招いていた。 Here, as described above, the operating characteristic of the driving transistor is expressed by the equation (1). The drain current I ds of the equation (1) is an output current supplied to the light emitting element in the pixel. is there. The gate voltage V gs is the above-described input voltage in the pixel. As apparent from the equation (1), when the thin film transistor operates in the saturation region, when the gate voltage V gs exceeds the threshold voltage V th , the thin film transistor is turned on and the drain current I ds flows. Considering in principle, as shown in the equation (1), if the gate voltage V gs is constant, the same amount of drain current I ds is always supplied to the light emitting element. Therefore, if video signals of the same level are supplied to all the pixels constituting the screen, all the pixels should emit light with the same luminance, and the uniformity of the screen should be obtained. However, in practice, thin film transistors made of semiconductor thin films such as polycrystalline silicon have variations in individual characteristics. In particular, the threshold voltage V th is not constant and varies from pixel to pixel. As apparent from the equation (1), when the threshold voltage V th of each driving transistor varies, even if the gate voltage V gs is constant, the drain current I ds varies, and the luminance is different for each pixel. Since it varies, the uniformity of the screen is damaged. In view of this, a pixel incorporating a function (threshold voltage correction function) for canceling variation in the threshold voltage Vth of the driving transistor has been developed (see, for example, Patent Document 3). However, a display device incorporating such a threshold voltage correction function in a pixel has a complicated structure, which has been an obstacle to pixel miniaturization or display screen high definition. In addition, a pixel incorporating a conventional threshold voltage correction function is not efficient and complicates circuit design. In addition, a pixel having a conventional threshold voltage correction function has a relatively large number of constituent elements, which causes a reduction in the yield of the display device.

そこで、この発明が解決しようとする他の課題は、しきい値電圧補正機能を備えた画素の効率化および簡素化を図り、それによって表示画面の高精細化および歩留まりの向上を図ることができる表示装置およびその駆動方法ならびにそのような優れた表示装置を用いた電子機器を提供することである。
この発明の上記課題および他の課題は、添付図面を参照した本明細書の記述によって明らかとなるであろう。
Accordingly, another problem to be solved by the present invention is to improve the efficiency and simplification of a pixel having a threshold voltage correction function, thereby improving the definition of the display screen and improving the yield. To provide a display device, a driving method thereof, and an electronic apparatus using such an excellent display device.
The above and other problems of the present invention will become apparent from the description of this specification with reference to the accompanying drawings.

上記課題を解決するために、第1の発明は、
画素アレイ部とスキャナ部と信号部とを含み、
上記画素アレイ部は、行状に配された走査線と列状に配された信号線と該走査線および該信号線が交差する部分に配された行列状の画素とを含み、
上記信号部は、上記信号線に映像信号を供給し、
上記スキャナ部は、第1走査線および第2走査線に制御信号を供給して順次行ごとに上記画素を走査し、
上記画素は、発光素子と、薄膜トランジスタからなるサンプリング用トランジスタと、薄膜トランジスタからなる駆動用トランジスタと、保持容量と、上記駆動用トランジスタを電源に接続するスイッチングトランジスタとを含み、
上記サンプリング用トランジスタは、上記第1走査線から供給される制御信号に応じて導通し、上記信号線から供給された映像信号の信号電位を上記保持容量にサンプリングし、
上記保持容量は、上記サンプリングされた上記映像信号の信号電位に応じて上記駆動用トランジスタのゲートに入力電圧を印加し、
上記駆動用トランジスタは、上記入力電圧に応じた出力電流を上記発光素子に供給し、上記出力電流は上記駆動用トランジスタのしきい値電圧に対して依存性を有し、
上記発光素子は、発光期間中上記駆動用トランジスタから供給された出力電流により上記映像信号の信号電位に応じた輝度で発光し、
上記スイッチングトランジスタは、上記第2走査線から供給される制御信号に応じて導通し、上記発光期間中上記駆動用トランジスタを電源に接続し、非発光期間では非導通状態になって上記駆動用トランジスタを電源から切り離し、
上記スキャナ部は、水平走査期間に上記第1走査線および上記第2走査線にそれぞれ制御信号を出力し、上記サンプリング用トランジスタおよび上記スイッチングトランジスタをオン/オフ制御し、上記出力電流の上記しきい値電圧に対する依存性を補正するために上記保持容量をリセットする準備動作、リセットされた上記保持容量に上記しきい値電圧をキャンセルするための電圧を書き込む補正動作、および、補正された上記保持容量に上記映像信号の信号電位をサンプリングするサンプリング動作を実行するように構成されている表示装置であって、
上記駆動用トランジスタのゲート絶縁膜と上記保持容量を構成する誘電体膜とが互いに独立に形成されている
ことを特徴とするものである。
In order to solve the above problem, the first invention is:
A pixel array unit, a scanner unit, and a signal unit;
The pixel array unit includes a scanning line arranged in a row, a signal line arranged in a column, and a matrix pixel arranged in a portion where the scanning line and the signal line intersect,
The signal unit supplies a video signal to the signal line,
The scanner unit supplies a control signal to the first scanning line and the second scanning line to sequentially scan the pixels for each row,
The pixel includes a light emitting element, a sampling transistor made of a thin film transistor, a drive transistor made of a thin film transistor, a storage capacitor, and a switching transistor for connecting the drive transistor to a power source,
The sampling transistor is turned on in response to a control signal supplied from the first scanning line, samples the signal potential of the video signal supplied from the signal line in the holding capacitor,
The holding capacitor applies an input voltage to the gate of the driving transistor according to the signal potential of the sampled video signal,
The driving transistor supplies an output current corresponding to the input voltage to the light emitting element, and the output current has a dependency on a threshold voltage of the driving transistor,
The light emitting element emits light with a luminance corresponding to the signal potential of the video signal by an output current supplied from the driving transistor during a light emission period,
The switching transistor is turned on in response to a control signal supplied from the second scanning line, connects the driving transistor to a power source during the light emission period, and becomes non-conductive during the non-light emission period. Disconnect from the power supply,
The scanner unit outputs a control signal to the first scanning line and the second scanning line in a horizontal scanning period, controls on / off of the sampling transistor and the switching transistor, and controls the threshold of the output current. Preparation operation for resetting the storage capacitor to correct the dependency on the value voltage, correction operation for writing a voltage for canceling the threshold voltage to the reset storage capacitor, and the corrected storage capacitor A display device configured to perform a sampling operation for sampling the signal potential of the video signal,
The gate insulating film of the driving transistor and the dielectric film constituting the storage capacitor are formed independently of each other.

第2の発明は、
画素アレイ部とスキャナ部と信号部とを含み、
上記画素アレイ部は、行状に配された走査線と列状に配された信号線と該走査線および該信号線が交差する部分に配された行列状の画素とを含み、
上記信号部は、上記信号線に映像信号を供給し、
上記スキャナ部は、第1走査線および第2走査線に制御信号を供給して順次行ごとに上記画素を走査し、
上記画素は、発光素子と、薄膜トランジスタからなるサンプリング用トランジスタと、薄膜トランジスタからなる駆動用トランジスタと、保持容量と、上記駆動用トランジスタを電源に接続するスイッチングトランジスタとを含み、
上記駆動用トランジスタのゲート絶縁膜と上記保持容量を構成する誘電体膜とが互いに独立に形成されている表示装置の駆動方法であって、
上記サンプリング用トランジスタが、上記第1走査線から供給される制御信号に応じて導通し、上記信号線から供給された映像信号の信号電位を上記保持容量にサンプリングし、
上記保持容量が、上記サンプリングされた上記映像信号の信号電位に応じて上記駆動用トランジスタのゲートに入力電圧を印加し、
上記駆動用トランジスタが、上記入力電圧に応じた出力電流を上記発光素子に供給し、上記出力電流は上記駆動用トランジスタのしきい値電圧に対して依存性を有し、
上記発光素子が、発光期間中上記駆動用トランジスタから供給された出力電流により上記映像信号の信号電位に応じた輝度で発光し、
上記スイッチングトランジスタが、上記第2走査線から供給される制御信号に応じて導通し、上記発光期間中上記駆動用トランジスタを電源に接続し、非発光期間では非導通状態になって上記駆動用トランジスタを電源から切り離し、
上記スキャナ部が、水平走査期間に上記第1走査線および上記第2走査線にそれぞれ制御信号を出力し、上記サンプリング用トランジスタおよび上記スイッチングトランジスタをオン/オフ制御し、上記出力電流の上記しきい値電圧に対する依存性を補正するために上記保持容量をリセットする準備動作、リセットされた上記保持容量に上記しきい値電圧をキャンセルするための電圧を書き込む補正動作、および、補正された上記保持容量に上記映像信号の信号電位をサンプリングするサンプリング動作を実行する
ことを特徴とするものである。
The second invention is
A pixel array unit, a scanner unit, and a signal unit;
The pixel array unit includes a scanning line arranged in a row, a signal line arranged in a column, and a matrix pixel arranged in a portion where the scanning line and the signal line intersect,
The signal unit supplies a video signal to the signal line,
The scanner unit supplies a control signal to the first scanning line and the second scanning line to sequentially scan the pixels for each row,
The pixel includes a light emitting element, a sampling transistor made of a thin film transistor, a drive transistor made of a thin film transistor, a storage capacitor, and a switching transistor for connecting the drive transistor to a power source,
A driving method of a display device in which a gate insulating film of the driving transistor and a dielectric film constituting the storage capacitor are formed independently of each other,
The sampling transistor is turned on in response to a control signal supplied from the first scanning line, and samples the signal potential of the video signal supplied from the signal line in the storage capacitor;
The holding capacitor applies an input voltage to the gate of the driving transistor according to the signal potential of the sampled video signal,
The driving transistor supplies an output current corresponding to the input voltage to the light emitting element, and the output current has a dependency on a threshold voltage of the driving transistor,
The light emitting element emits light with a luminance corresponding to the signal potential of the video signal by an output current supplied from the driving transistor during a light emission period,
The switching transistor is turned on in response to a control signal supplied from the second scanning line, connects the driving transistor to a power source during the light emission period, and becomes non-conductive during the non-light emission period. Disconnect from the power supply,
The scanner unit outputs a control signal to the first scanning line and the second scanning line in a horizontal scanning period, controls on / off of the sampling transistor and the switching transistor, and controls the threshold of the output current. Preparation operation for resetting the storage capacitor to correct the dependency on the value voltage, correction operation for writing a voltage for canceling the threshold voltage to the reset storage capacitor, and the corrected storage capacitor In addition, a sampling operation for sampling the signal potential of the video signal is executed.

第1および第2の発明において、典型的には、例えば、信号部は、水平走査期間に映像信号を第1固定電位と第2固定電位と信号電位との間で切り換え、これによって準備動作、補正動作およびサンプリング動作に必要な電位を各画素に信号線を介して供給するように構成される。同様に、信号部は、例えば、まず高レベルの第1固定電位を供給し、続いて低レベルの第2固定電位に切り換えて準備動作を可能とし、さらに低レベルの第2固定電位を維持した状態で補正動作を実行させ、その後信号電位に切り換えてサンプリング動作を実行させるように構成される。また、信号部は、例えば、信号電位を生成する信号生成回路と、この信号生成回路から出力された信号電位に第1固定電位および第2固定電位を挿入し、これによって第1固定電位と第2固定電位と信号電位とが切り換わる映像信号を合成して信号線に出力する出力回路とを含む。また、信号部は、例えば、通常の定格を越えない信号電位と定格を越える第1固定電位とを合成した映像信号を出力し、前記信号生成回路は定格を越えない信号電位を生成するため通常の耐圧を有し、出力回路は、定格を越える第1固定電位に対処するため高耐圧化される。さらに、例えば、駆動用トランジスタは、その出力電流が、しきい値電圧に加えてチャネル領域のキャリア移動度に対しても依存性を有し、スキャナ部は、水平走査期間に第2走査線に制御信号を出力してさらにスイッチングトランジスタを制御し、出力電流のキャリア移動度に対する依存性を打ち消すために、信号電位がサンプリングされている状態で駆動用トランジスタから出力電流を取り出し、この出力電流を保持容量に負帰還して入力電圧を補正する動作を実行するように構成される。   In the first and second aspects of the invention, typically, for example, the signal unit switches the video signal between the first fixed potential, the second fixed potential, and the signal potential during the horizontal scanning period, thereby preparing operation. A potential necessary for the correction operation and the sampling operation is supplied to each pixel through a signal line. Similarly, the signal unit, for example, first supplies a first fixed potential at a high level, then switches to a second fixed potential at a low level to enable a preparatory operation, and further maintains the second fixed potential at a low level. The correction operation is executed in the state, and then the sampling operation is executed by switching to the signal potential. The signal unit, for example, inserts the first fixed potential and the second fixed potential into the signal generation circuit that generates the signal potential and the signal potential output from the signal generation circuit. And an output circuit that synthesizes a video signal in which the fixed potential and the signal potential are switched and outputs the synthesized video signal to the signal line. The signal unit outputs, for example, a video signal obtained by synthesizing a signal potential that does not exceed a normal rating and a first fixed potential that exceeds the rating, and the signal generation circuit normally generates a signal potential that does not exceed the rating. The output circuit has a high breakdown voltage to cope with the first fixed potential exceeding the rating. Further, for example, the output current of the driving transistor has a dependency on the carrier mobility of the channel region in addition to the threshold voltage, and the scanner unit applies the second scanning line during the horizontal scanning period. In order to further control the switching transistor by outputting a control signal and cancel the dependence of the output current on the carrier mobility, the output current is extracted from the driving transistor while the signal potential is sampled, and this output current is held. An operation of correcting the input voltage by performing negative feedback to the capacitor is performed.

第3の発明は、
画素アレイ部とスキャナ部と駆動部とを含み、
上記画素アレイ部は、行状に配された走査線と列状に配された信号線と該走査線および該信号線が交差する部分に配された行列状の画素とを含み、
上記駆動部は、上記信号線に映像信号を供給し、
上記スキャナ部は、第1走査線および第2走査線に制御信号を供給して順次行ごとに上記画素を走査し、
上記画素は、発光素子と、薄膜トランジスタからなるサンプリング用トランジスタと、薄膜トランジスタからなる駆動用トランジスタと、保持容量と、上記駆動用トランジスタを電源に接続するスイッチングトランジスタとを含み、
上記サンプリング用トランジスタは、上記第1走査線から供給される制御信号に応じて導通して、上記信号線から供給された上記映像信号の信号電位を上記保持容量にサンプリングし、
上記保持容量は、上記サンプリングされた上記映像信号の信号電位に応じて上記駆動用トランジスタのゲートに入力電圧を印加し、
上記駆動用トランジスタは、上記入力電圧に応じた出力電流を上記発光素子に供給し、
上記発光素子は、発光期間中上記駆動用トランジスタから供給された出力電流により上記映像信号の信号電位に応じた輝度で発光し、
上記スイッチングトランジスタは、上記第2走査線から供給される制御信号に応じて導通し、上記発光期間中上記駆動用トランジスタを電源に接続し、非発光期間では非導通状態になって、上記駆動用トランジスタを電源から切り離し、
上記スキャナ部は、水平走査期間に上記第1走査線および上記第2走査線にそれぞれ制御信号を出力し、上記サンプリング用トランジスタおよび上記スイッチングトランジスタをオン/オフ制御して、上記出力電流のばらつきを補正する補正動作および上記映像信号の信号電位をサンプリングするサンプリング動作を実行し、
上記ドライバ部は、上記水平走査期間に上記映像信号を固定電位と信号電位との間で切り替え、これによって上記補正動作および上記サンプリング動作に必要な電位を上記画素に上記信号線を介して供給するように構成された表示装置であって、
上記駆動用トランジスタのゲート絶縁膜と上記保持容量を構成する誘電体膜とが互いに独立に形成されている
ことを特徴とするものである。
The third invention is
A pixel array unit, a scanner unit, and a drive unit;
The pixel array unit includes a scanning line arranged in a row, a signal line arranged in a column, and a matrix pixel arranged in a portion where the scanning line and the signal line intersect,
The driving unit supplies a video signal to the signal line,
The scanner unit supplies a control signal to the first scanning line and the second scanning line to sequentially scan the pixels for each row,
The pixel includes a light emitting element, a sampling transistor made of a thin film transistor, a drive transistor made of a thin film transistor, a storage capacitor, and a switching transistor for connecting the drive transistor to a power source,
The sampling transistor is turned on in response to a control signal supplied from the first scanning line, and samples the signal potential of the video signal supplied from the signal line in the holding capacitor,
The holding capacitor applies an input voltage to the gate of the driving transistor according to the signal potential of the sampled video signal,
The driving transistor supplies an output current corresponding to the input voltage to the light emitting element,
The light emitting element emits light with a luminance corresponding to the signal potential of the video signal by an output current supplied from the driving transistor during a light emission period,
The switching transistor is turned on in response to a control signal supplied from the second scan line, connects the driving transistor to a power source during the light emission period, and becomes non-conductive during a non-light emission period, Disconnect the transistor from the power supply,
The scanner unit outputs a control signal to the first scanning line and the second scanning line, respectively, during a horizontal scanning period, and controls on / off of the sampling transistor and the switching transistor, thereby varying the output current. Perform a correction operation to correct and a sampling operation to sample the signal potential of the video signal,
The driver unit switches the video signal between a fixed potential and a signal potential during the horizontal scanning period, and thereby supplies a potential necessary for the correction operation and the sampling operation to the pixel via the signal line. A display device configured as follows:
The gate insulating film of the driving transistor and the dielectric film constituting the storage capacitor are formed independently of each other.

第3の発明においては、例えば、駆動部は、信号電位を生成する信号生成回路と、この信号生成回路から出力された信号電位に固定電位を挿入し、これによってこの固定電位と信号電位とが切り換わる映像信号を合成して各信号線に出力する出力回路とを含むように構成される。また、例えば、駆動部は、通常の定格を越えない信号電位と定格を越える固定電位とを合成した映像信号を出力し、信号生成回路は定格を越えない信号電位を生成するため通常の耐圧を有し、出力回路のみ定格を越える固定電位に対処するため高耐圧化する。   In the third invention, for example, the drive unit inserts a fixed potential into the signal generation circuit that generates the signal potential and the signal potential output from the signal generation circuit, whereby the fixed potential and the signal potential are And an output circuit that synthesizes the video signals to be switched and outputs them to each signal line. For example, the drive unit outputs a video signal that combines a signal potential that does not exceed the normal rating and a fixed potential that exceeds the rating, and the signal generation circuit generates a signal potential that does not exceed the rating. Only the output circuit has a high breakdown voltage to cope with a fixed potential exceeding the rating.

第4の発明は、
画素アレイ部と駆動部とを含み、
上記画素アレイ部は、行状に配された走査線と列状に配された信号線と該走査線および該信号線が交差する部分に配された行列状の画素と該画素の各行に対応して配された電源線とを含み、
上記駆動部は、上記走査線に順次制御信号を供給して上記画素を行単位で線順次走査する主スキャナと、該線順次走査に合わせて上記電源線に第1電位と第2電位との間で切り替わる電源電圧を供給する電源スキャナと、上記線順次走査に合わせて上記信号線に映像信号となる信号電位と基準電位とを供給する信号セレクタとを含み、
上記画素は、発光素子と、薄膜トランジスタからなるサンプリング用トランジスタと、薄膜トランジスタからなる駆動用トランジスタと、保持容量とを含み、
上記サンプリング用トランジスタは、そのゲートが上記走査線に接続され、そのソースおよびドレインの一方が上記信号線に接続され、他方が上記駆動用トランジスタのゲートに接続され、
上記駆動用トランジスタは、そのソースおよびドレインの一方が上記発光素子に接続され、他方が上記電源線に接続され、
上記保持容量は、上記駆動用トランジスタのソースとゲートとの間に接続され、
上記サンプリング用トランジスタは、上記走査線から供給された制御信号に応じて導通し、上記信号線から供給された信号電位をサンプリングして上記保持容量に保持し、
上記駆動用トランジスタは、上記第1電位にある上記電源線から電流の供給を受け、上記保持された上記信号電位に応じて駆動電流を上記発光素子に流し、
上記電源スキャナは、上記サンプリング用トランジスタが導通した後で上記信号セレクタが上記信号線に基準電位を供給している間に、上記電源線を上記第1電位と上記第2電位との間で切り換え、これによって上記駆動用トランジスタのしきい値電圧に相当する電圧を上記保持容量に保持しておくように構成された表示装置であって、
上記駆動用トランジスタのゲート絶縁膜と上記保持容量を構成する誘電体膜とが互いに独立に形成されている
ことを特徴とするものである。
The fourth invention is:
Including a pixel array unit and a drive unit,
The pixel array section corresponds to a scanning line arranged in a row, a signal line arranged in a column, a matrix pixel arranged in a portion where the scanning line and the signal line intersect, and each row of the pixel. Power line arranged
The driving unit supplies a control signal to the scanning lines sequentially to scan the pixels line-by-line in units of rows, and applies a first potential and a second potential to the power supply line in accordance with the line sequential scanning. A power supply scanner that supplies a power supply voltage that is switched between, and a signal selector that supplies a signal potential and a reference potential to be a video signal to the signal line in accordance with the line sequential scanning,
The pixel includes a light emitting element, a sampling transistor including a thin film transistor, a driving transistor including a thin film transistor, and a storage capacitor.
The sampling transistor has its gate connected to the scanning line, one of its source and drain connected to the signal line, and the other connected to the gate of the driving transistor,
The driving transistor has one of a source and a drain connected to the light emitting element, the other connected to the power supply line,
The storage capacitor is connected between a source and a gate of the driving transistor,
The sampling transistor is turned on in response to a control signal supplied from the scanning line, samples the signal potential supplied from the signal line, and holds it in the storage capacitor,
The driving transistor receives a supply of current from the power supply line at the first potential, and causes a driving current to flow to the light emitting element according to the held signal potential.
The power supply scanner switches the power supply line between the first potential and the second potential while the signal selector supplies a reference potential to the signal line after the sampling transistor is turned on. The display device is configured to hold a voltage corresponding to the threshold voltage of the driving transistor in the holding capacitor.
The gate insulating film of the driving transistor and the dielectric film constituting the storage capacitor are formed independently of each other.

第5の発明は、
画素アレイ部と駆動部とを含み、
上記画素アレイ部は、行状に配された走査線と列状に配された信号線と該走査線および該信号線が交差する部分に配された行列状の画素と該画素の各行に対応して配された電源線とを含み、
上記駆動部は、上記走査線に順次制御信号を供給して上記画素を行単位で線順次走査する主スキャナと、該線順次走査に合わせて上記電源線に第1電位と第2電位との間で切り換わる電源電圧を供給する電源スキャナと、上記線順次走査に合わせて上記信号線に映像信号となる信号電位と基準電位とを供給する信号セレクタとを含み、
上記画素は、発光素子と、薄膜トランジスタからなるサンプリング用トランジスタと、薄膜トランジスタからなる駆動用トランジスタと、保持容量とを含み、
上記サンプリング用トランジスタは、そのゲートが上記走査線に接続され、そのソースおよびドレインの一方が上記信号線に接続され、他方が上記駆動用トランジスタのゲートに接続され、
上記駆動用トランジスタは、そのソースおよびドレインの一方が上記発光素子に接続され、他方が上記電源線に接続され、
上記保持容量は、上記駆動用トランジスタのソースとゲートとの間に接続し、
上記駆動用トランジスタのゲート絶縁膜と上記保持容量を構成する誘電体膜とが互いに独立に形成されている表示装置の駆動方法であって、
上記サンプリング用トランジスタが、上記走査線から供給された制御信号に応じて導通し、上記信号線から供給された信号電位をサンプリングして上記保持容量に保持し、
上記駆動用トランジスタが、上記第1電位にある上記電源線から電流の供給を受け、上記保持された信号電位に応じて駆動電流を上記発光素子に流し、
上記電源スキャナは、上記サンプリング用トランジスタが導通した後で上記信号セレクタが上記信号線に基準電位を供給している間に、上記電源線を上記第1電位と上記第2電位との間で切り換え、これによって上記駆動用トランジスタのしきい値電圧に相当する電圧を上記保持容量に保持しておく
ことを特徴とするものである。
The fifth invention is:
Including a pixel array unit and a drive unit,
The pixel array section corresponds to a scanning line arranged in a row, a signal line arranged in a column, a matrix pixel arranged in a portion where the scanning line and the signal line intersect, and each row of the pixel. Power line arranged
The driving unit supplies a control signal to the scanning lines sequentially to scan the pixels line by line, and the power supply line is supplied with a first potential and a second potential in accordance with the line sequential scanning. A power supply scanner that supplies a power supply voltage that is switched between, and a signal selector that supplies a signal potential and a reference potential to be a video signal to the signal line in accordance with the line sequential scanning,
The pixel includes a light emitting element, a sampling transistor including a thin film transistor, a driving transistor including a thin film transistor, and a storage capacitor.
The sampling transistor has its gate connected to the scanning line, one of its source and drain connected to the signal line, and the other connected to the gate of the driving transistor,
The driving transistor has one of a source and a drain connected to the light emitting element, the other connected to the power supply line,
The storage capacitor is connected between the source and gate of the driving transistor,
A driving method of a display device in which a gate insulating film of the driving transistor and a dielectric film constituting the storage capacitor are formed independently of each other,
The sampling transistor is turned on in response to a control signal supplied from the scanning line, samples the signal potential supplied from the signal line, and holds it in the storage capacitor;
The driving transistor receives a current supplied from the power supply line at the first potential, and causes a driving current to flow to the light emitting element in accordance with the held signal potential;
The power supply scanner switches the power supply line between the first potential and the second potential while the signal selector supplies a reference potential to the signal line after the sampling transistor is turned on. Thus, a voltage corresponding to the threshold voltage of the driving transistor is held in the holding capacitor.

第4および第5の発明において、典型的には、例えば、信号セレクタは、サンプリング用トランジスタが導通した後第1のタイミングで信号線を基準電位から信号電位に切り換え、主スキャナは、第1のタイミングの後第2のタイミングで走査線に対する制御信号の印加を解除してサンプリング用トランジスタを非導通状態とし、第1のタイミングと第2のタイミングとの間の期間を適切に設定することで、保持容量に信号電位を保持する際、駆動用トランジスタのチャネル領域のキャリア移動度に対する補正を信号電位に加えるように構成される。また、駆動部は、例えば、信号セレクタが供給する映像信号と主スキャナが供給する制御信号との相対的な位相差を調整して、第1のタイミングと第2のタイミングとの間の期間を最適化するように構成される。また、信号セレクタは、例えば、基準電位から信号電位に切り換わる映像信号の立ち上がりに傾斜をつけて、第1のタイミングと第2のタイミングとの間の期間を信号電位に追従させるように構成される。また、主スキャナは、保持容量に信号電位が保持された段階で走査線に対する制御信号の印加を解除し、サンプリング用トランジスタを非導通状態にして駆動用トランジスタのゲートを信号線から電気的に切り離し、これによって駆動用トランジスタのソース電位の変動にゲート電位が連動してゲートとソースとの間の電圧を一定に維持するように構成される。   In the fourth and fifth inventions, typically, for example, the signal selector switches the signal line from the reference potential to the signal potential at the first timing after the sampling transistor is turned on, and the main scanner By canceling the application of the control signal to the scanning line at the second timing after the timing to make the sampling transistor non-conductive, and appropriately setting the period between the first timing and the second timing, When the signal potential is held in the storage capacitor, a correction for the carrier mobility in the channel region of the driving transistor is added to the signal potential. Further, the drive unit adjusts the relative phase difference between the video signal supplied from the signal selector and the control signal supplied from the main scanner, for example, and sets a period between the first timing and the second timing. Configured to optimize. The signal selector is configured to, for example, incline the rising edge of the video signal that switches from the reference potential to the signal potential so that the period between the first timing and the second timing follows the signal potential. The The main scanner also cancels the application of the control signal to the scanning line at the stage where the signal potential is held in the holding capacitor, makes the sampling transistor non-conductive, and electrically disconnects the gate of the driving transistor from the signal line. Thus, the voltage between the gate and the source is kept constant in conjunction with the change in the source potential of the driving transistor in conjunction with the gate potential.

第6の発明は、
画素アレイ部と駆動部とを含み、
上記画素アレイ部は、行状に配された走査線と列状に配された信号線と該走査線および該信号線が交差する部分に配された行列状の画素と該画素の各行に対応して配された電源線とを含み、
上記駆動部は、上記走査線に順次制御信号を供給して上記画素を行単位で線順次走査する主スキャナと、上記線順次走査に合わせて上記電源線に第1電位と第2電位との間で切り換わる電源電圧を供給する電源スキャナと、上記線順次走査に合わせて上記信号線に映像信号となる信号電位と基準電位とを供給する信号セレクタとを含み、
上記画素は、発光素子と、薄膜トランジスタからなるサンプリング用トランジスタと、薄膜トランジスタからなる駆動用トランジスタと、保持容量とを含み、
上記サンプリング用トランジスタは、そのゲートが上記走査線に接続され、そのソースおよびドレインの一方が上記信号線に接続され、他方が上記駆動用トランジスタのゲートに接続され、
上記駆動用トランジスタは、そのソースおよびドレインの一方が上記発光素子に接続され、他方が上記電源線に接続され、
上記保持容量は、上記駆動用トランジスタのソースとゲートとの間に接続され、
上記サンプリング用トランジスタは、上記走査線から供給された制御信号に応じて導通し、上記信号線から供給された信号電位をサンプリングして上記保持容量に保持し、
上記駆動用トランジスタは、上記第1電位にある上記電源線から電流の供給を受け、上記保持された信号電位に応じて駆動電流を上記発光素子に流し、
上記信号セレクタは、上記サンプリング用トランジスタが導通した後第1のタイミングで上記信号線を基準電位から信号電位に切り換え、
上記主スキャナは、上記第1のタイミングの後第2のタイミングで上記走査線に対する制御信号の印加を解除して上記サンプリング用トランジスタを非導通状態とし、
上記第1のタイミングと上記第2のタイミングとの間の期間を適切に設定することで、上記保持容量に信号電位を保持する際、上記駆動用トランジスタのチャネル領域のキャリア移動度に対する補正を信号電位に加えるように構成された表示装置であって、
上記駆動用トランジスタのゲート絶縁膜と上記保持容量を構成する誘電体膜とが互いに独立に形成されている
ことを特徴とするものである。
The sixth invention is:
Including a pixel array unit and a drive unit,
The pixel array section corresponds to a scanning line arranged in a row, a signal line arranged in a column, a matrix pixel arranged in a portion where the scanning line and the signal line intersect, and each row of the pixel. Power line arranged
The driving unit supplies a control signal to the scanning lines sequentially to scan the pixels line by line, and the power supply line is supplied with a first potential and a second potential in accordance with the line sequential scanning. A power supply scanner that supplies a power supply voltage that is switched between, and a signal selector that supplies a signal potential and a reference potential to be a video signal to the signal line in accordance with the line sequential scanning,
The pixel includes a light emitting element, a sampling transistor including a thin film transistor, a driving transistor including a thin film transistor, and a storage capacitor.
The sampling transistor has its gate connected to the scanning line, one of its source and drain connected to the signal line, and the other connected to the gate of the driving transistor,
The driving transistor has one of a source and a drain connected to the light emitting element, the other connected to the power supply line,
The storage capacitor is connected between a source and a gate of the driving transistor,
The sampling transistor is turned on in response to a control signal supplied from the scanning line, samples the signal potential supplied from the signal line, and holds it in the storage capacitor,
The driving transistor receives a supply of current from the power supply line at the first potential, and causes a driving current to flow to the light emitting element according to the held signal potential,
The signal selector switches the signal line from a reference potential to a signal potential at a first timing after the sampling transistor is turned on,
The main scanner cancels the application of the control signal to the scanning line at the second timing after the first timing to make the sampling transistor non-conductive,
By appropriately setting the period between the first timing and the second timing, when the signal potential is held in the storage capacitor, the correction for the carrier mobility in the channel region of the driving transistor is performed as a signal. A display device configured to apply an electric potential,
The gate insulating film of the driving transistor and the dielectric film constituting the storage capacitor are formed independently of each other.

第7の発明は、
画素アレイ部と駆動部とを含み、
上記画素アレイ部は、行状に配された走査線と列状に配された信号線と該走査線および該信号線が交差する部分に配された行列状の画素と該画素の各行に対応して配された電源線とを含み、
上記駆動部は、上記走査線に順次制御信号を供給して上記画素を行単位で線順次走査する主スキャナと、該線順次走査に合わせて上記電源線に第1電位と第2電位との間で切り換わる電源電圧を供給する電源スキャナと、上記線順次走査に合わせて上記信号線に映像信号となる信号電位と基準電位とを供給する信号セレクタとを含み、
上記画素は、発光素子と、薄膜トランジスタからなるサンプリング用トランジスタと、薄膜トランジスタからなる駆動用トランジスタと、保持容量とを含み、
上記サンプリング用トランジスタは、そのゲートが上記走査線に接続され、そのソースおよびドレインの一方が上記信号線に接続され、他方が上記駆動用トランジスタのゲートに接続され、
上記駆動用トランジスタは、そのソースおよびドレインの一方が上記発光素子に接続され、他方が上記電源線に接続され、
上記保持容量は、該駆動用トランジスタのソースとゲートの間に接続し、
上記駆動用トランジスタのゲート絶縁膜と上記保持容量を構成する誘電体膜とが互いに独立に形成されている表示装置の駆動方法であって、
上記サンプリング用トランジスタが、上記走査線から供給された制御信号に応じて導通し、上記信号線から供給された信号電位をサンプリングして上記保持容量に保持し、
上記駆動用トランジスタが、上記第1電位にある上記電源線から電流の供給を受け、上記保持された信号電位に応じて駆動電流を上記発光素子に流し、
上記信号セレクタは、上記サンプリング用トランジスタが導通した後第1のタイミングで上記信号線を基準電位から信号電位に切り換え、
上記主スキャナは、上記第1のタイミングの後第2のタイミングで上記走査線に対する制御信号の印加を解除して上記サンプリング用トランジスタを非導通状態とし、
上記第1のタイミングと上記第2のタイミングとの間の期間を適切に設定することで、上記保持容量に信号電位を保持する際、上記駆動用トランジスタのチャネル領域のキャリア移動度に対する補正を信号電位に加える
ことを特徴とするものである。
The seventh invention
Including a pixel array unit and a drive unit,
The pixel array section corresponds to a scanning line arranged in a row, a signal line arranged in a column, a matrix pixel arranged in a portion where the scanning line and the signal line intersect, and each row of the pixel. Power line arranged
The driving unit supplies a control signal to the scanning lines sequentially to scan the pixels line by line, and the power supply line is supplied with a first potential and a second potential in accordance with the line sequential scanning. A power supply scanner that supplies a power supply voltage that is switched between, and a signal selector that supplies a signal potential and a reference potential to be a video signal to the signal line in accordance with the line sequential scanning,
The pixel includes a light emitting element, a sampling transistor including a thin film transistor, a driving transistor including a thin film transistor, and a storage capacitor.
The sampling transistor has its gate connected to the scanning line, one of its source and drain connected to the signal line, and the other connected to the gate of the driving transistor,
The driving transistor has one of a source and a drain connected to the light emitting element, the other connected to the power supply line,
The storage capacitor is connected between the source and gate of the driving transistor,
A driving method of a display device in which a gate insulating film of the driving transistor and a dielectric film constituting the storage capacitor are formed independently of each other,
The sampling transistor is turned on in response to a control signal supplied from the scanning line, samples the signal potential supplied from the signal line, and holds it in the storage capacitor;
The driving transistor receives a current supplied from the power supply line at the first potential, and causes a driving current to flow to the light emitting element in accordance with the held signal potential;
The signal selector switches the signal line from a reference potential to a signal potential at a first timing after the sampling transistor is turned on,
The main scanner cancels the application of the control signal to the scanning line at the second timing after the first timing to make the sampling transistor non-conductive,
By appropriately setting a period between the first timing and the second timing, when the signal potential is held in the storage capacitor, correction for the carrier mobility in the channel region of the driving transistor is performed as a signal. It is characterized by being applied to an electric potential.

第6および第7の発明において、典型的には、例えば、駆動部は、信号セレクタが供給する映像信号と主スキャナが供給する制御信号との相対的な位相差を調整して、第1のタイミングと第2のタイミングとの間の期間を最適化する。また、信号セレクタは、例えば、第1のタイミングで基準電位から信号電位に切り換わる映像信号の立ち上がりに傾斜をつけて、第1のタイミングと第2のタイミングとの間の期間を信号電位に追従させる。また、主スキャナは、例えば、保持容量に信号電位が保持された第2のタイミングで主走査線に対する制御信号の印加を解除し、サンプリング用トランジスタを非導通状態にして駆動用トランジスタのゲートを信号線から電気的に切り離し、これによって駆動用トランジスタのソース電位の変動にゲート電位が連動し、ゲートとソースと間の電圧を一定に維持する。さらに、電源スキャナは、例えば、サンプリング用トランジスタが導通した後で信号セレクタが信号線に基準電位を供給している間に、電源線を第1電位と第2電位との間で切り換え、これによって駆動用トランジスタのしきい値電圧に相当する電圧を保持容量に保持しておく。   In the sixth and seventh aspects of the invention, typically, for example, the drive unit adjusts the relative phase difference between the video signal supplied from the signal selector and the control signal supplied from the main scanner, and The period between the timing and the second timing is optimized. The signal selector, for example, inclines the rising edge of the video signal that switches from the reference potential to the signal potential at the first timing, and follows the signal potential in the period between the first timing and the second timing. Let Further, the main scanner, for example, cancels the application of the control signal to the main scanning line at the second timing when the signal potential is held in the holding capacitor, makes the sampling transistor non-conductive, and signals the gate of the driving transistor. By electrically disconnecting from the line, the gate potential is interlocked with the variation of the source potential of the driving transistor, and the voltage between the gate and the source is kept constant. Further, the power supply scanner switches the power supply line between the first potential and the second potential while the signal selector supplies the reference potential to the signal line after the sampling transistor is turned on, for example. A voltage corresponding to the threshold voltage of the driving transistor is held in the holding capacitor.

第8の発明は、
画素が、発光素子と、薄膜トランジスタからなるサンプリング用トランジスタと、薄膜トランジスタからなる駆動用薄膜トランジスタと、保持容量とを含むアクティブマトリクス型の表示装置であって、
上記駆動用トランジスタのゲート絶縁膜と上記保持容量を構成する誘電体膜とが互いに独立に形成されている
ことを特徴とするものである。
この第8の発明による表示装置は、第1、第3、第4および第6の発明による表示装置を含むだけでなく、駆動用トランジスタのゲート絶縁膜と保持容量を構成する誘電体膜とが互いに独立に形成されていることを除いて、他の構成の表示装置も含むものである。また、この表示装置の駆動方法は、第2、第5および第7の発明による駆動方法に限定されるものではなく、他の駆動方法を用いてもよい。
The eighth invention
An active matrix display device in which a pixel includes a light emitting element, a sampling transistor including a thin film transistor, a driving thin film transistor including a thin film transistor, and a storage capacitor,
The gate insulating film of the driving transistor and the dielectric film constituting the storage capacitor are formed independently of each other.
The display device according to the eighth invention includes not only the display devices according to the first, third, fourth and sixth inventions, but also includes a gate insulating film of a driving transistor and a dielectric film constituting a storage capacitor. The display device includes other display devices except that they are formed independently of each other. Further, the driving method of the display device is not limited to the driving method according to the second, fifth and seventh inventions, and other driving methods may be used.

第9の発明は、
一つまたは複数の表示装置を有する電子機器において、
少なくとも一つの上記表示装置が、
画素アレイ部とスキャナ部と信号部とを含み、
上記画素アレイ部は、行状に配された走査線と列状に配された信号線と該走査線および該信号線が交差する部分に配された行列状の画素とを含み、
上記信号部は、上記信号線に映像信号を供給し、
上記スキャナ部は、第1走査線および第2走査線に制御信号を供給して順次行ごとに上記画素を走査し、
上記画素は、発光素子と、薄膜トランジスタからなるサンプリング用トランジスタと、薄膜トランジスタからなる駆動用トランジスタと、保持容量と、上記駆動用トランジスタを電源に接続するスイッチングトランジスタとを含み、
上記サンプリング用トランジスタは、上記第1走査線から供給される制御信号に応じて導通し、上記信号線から供給された映像信号の信号電位を上記保持容量にサンプリングし、
上記保持容量は、上記サンプリングされた上記映像信号の信号電位に応じて上記駆動用トランジスタのゲートに入力電圧を印加し、
上記駆動用トランジスタは、上記入力電圧に応じた出力電流を上記発光素子に供給し、上記出力電流は上記駆動用トランジスタのしきい値電圧に対して依存性を有し、
上記発光素子は、発光期間中上記駆動用トランジスタから供給された出力電流により上記映像信号の信号電位に応じた輝度で発光し、
上記スイッチングトランジスタは、上記第2走査線から供給される制御信号に応じて導通し、上記発光期間中上記駆動用トランジスタを電源に接続し、非発光期間では非導通状態になって上記駆動用トランジスタを電源から切り離し、
上記スキャナ部は、水平走査期間に上記第1走査線および上記第2走査線にそれぞれ制御信号を出力し、上記サンプリング用トランジスタおよび上記スイッチングトランジスタをオン/オフ制御し、上記出力電流の上記しきい値電圧に対する依存性を補正するために上記保持容量をリセットする準備動作、リセットされた上記保持容量に上記しきい値電圧をキャンセルするための電圧を書き込む補正動作、および、補正された上記保持容量に上記映像信号の信号電位をサンプリングするサンプリング動作を実行するように構成されている表示装置であって、
上記駆動用トランジスタのゲート絶縁膜と上記保持容量を構成する誘電体膜とが互いに独立に形成されているものである
ことを特徴とするものである。
第9の発明においては、第1および第2の発明に関連して説明したことが成立する。
The ninth invention
In an electronic device having one or more display devices,
At least one of the display devices,
A pixel array unit, a scanner unit, and a signal unit;
The pixel array unit includes a scanning line arranged in a row, a signal line arranged in a column, and a matrix pixel arranged in a portion where the scanning line and the signal line intersect,
The signal unit supplies a video signal to the signal line,
The scanner unit supplies a control signal to the first scanning line and the second scanning line to sequentially scan the pixels for each row,
The pixel includes a light emitting element, a sampling transistor made of a thin film transistor, a drive transistor made of a thin film transistor, a storage capacitor, and a switching transistor for connecting the drive transistor to a power source,
The sampling transistor is turned on in response to a control signal supplied from the first scanning line, samples the signal potential of the video signal supplied from the signal line in the holding capacitor,
The holding capacitor applies an input voltage to the gate of the driving transistor according to the signal potential of the sampled video signal,
The driving transistor supplies an output current corresponding to the input voltage to the light emitting element, and the output current has a dependency on a threshold voltage of the driving transistor,
The light emitting element emits light with a luminance corresponding to the signal potential of the video signal by an output current supplied from the driving transistor during a light emission period,
The switching transistor is turned on in response to a control signal supplied from the second scanning line, connects the driving transistor to a power source during the light emission period, and becomes non-conductive during the non-light emission period. Disconnect from the power supply,
The scanner unit outputs a control signal to the first scanning line and the second scanning line in a horizontal scanning period, controls on / off of the sampling transistor and the switching transistor, and controls the threshold of the output current. Preparation operation for resetting the storage capacitor to correct the dependency on the value voltage, correction operation for writing a voltage for canceling the threshold voltage to the reset storage capacitor, and the corrected storage capacitor A display device configured to perform a sampling operation for sampling the signal potential of the video signal,
The gate insulating film of the driving transistor and the dielectric film constituting the storage capacitor are formed independently of each other.
In the ninth aspect, what has been described in relation to the first and second aspects is valid.

第10の発明は、
一つまたは複数の表示装置を有する電子機器において、
少なくとも一つの上記表示装置が、
画素アレイ部とスキャナ部と駆動部とを含み、
上記画素アレイ部は、行状に配された走査線と列状に配された信号線と該走査線および該信号線が交差する部分に配された行列状の画素とを含み、
上記駆動部は、上記信号線に映像信号を供給し、
上記スキャナ部は、第1走査線および第2走査線に制御信号を供給して順次行ごとに上記画素を走査し、
上記画素は、発光素子と、薄膜トランジスタからなるサンプリング用トランジスタと、薄膜トランジスタからなる駆動用トランジスタと、保持容量と、上記駆動用トランジスタを電源に接続するスイッチングトランジスタとを含み、
上記サンプリング用トランジスタは、上記第1走査線から供給される制御信号に応じて導通して、上記信号線から供給された上記映像信号の信号電位を上記保持容量にサンプリングし、
上記保持容量は、上記サンプリングされた上記映像信号の信号電位に応じて上記駆動用トランジスタのゲートに入力電圧を印加し、
上記駆動用トランジスタは、上記入力電圧に応じた出力電流を上記発光素子に供給し、
上記発光素子は、発光期間中上記駆動用トランジスタから供給された出力電流により上記映像信号の信号電位に応じた輝度で発光し、
上記スイッチングトランジスタは、上記第2走査線から供給される制御信号に応じて導通し、上記発光期間中上記駆動用トランジスタを電源に接続し、非発光期間では非導通状態になって、上記駆動用トランジスタを電源から切り離し、
上記スキャナ部は、水平走査期間に上記第1走査線および上記第2走査線にそれぞれ制御信号を出力し、上記サンプリング用トランジスタおよび上記スイッチングトランジスタをオン/オフ制御して、上記出力電流のばらつきを補正する補正動作および上記映像信号の信号電位をサンプリングするサンプリング動作を実行し、
上記ドライバ部は、上記水平走査期間に上記映像信号を固定電位と信号電位との間で切り替え、これによって上記補正動作および上記サンプリング動作に必要な電位を上記画素に上記信号線を介して供給するように構成された表示装置であって、
上記駆動用トランジスタのゲート絶縁膜と上記保持容量を構成する誘電体膜とが互いに独立に形成されているものである
ことを特徴とするものである。
第10の発明においては、第3の発明に関連して説明したことが成立する。
The tenth invention is
In an electronic device having one or more display devices,
At least one of the display devices,
A pixel array unit, a scanner unit, and a drive unit;
The pixel array unit includes a scanning line arranged in a row, a signal line arranged in a column, and a matrix pixel arranged in a portion where the scanning line and the signal line intersect,
The driving unit supplies a video signal to the signal line,
The scanner unit supplies a control signal to the first scanning line and the second scanning line to sequentially scan the pixels for each row,
The pixel includes a light emitting element, a sampling transistor made of a thin film transistor, a drive transistor made of a thin film transistor, a storage capacitor, and a switching transistor for connecting the drive transistor to a power source,
The sampling transistor is turned on in response to a control signal supplied from the first scanning line, and samples the signal potential of the video signal supplied from the signal line in the holding capacitor,
The holding capacitor applies an input voltage to the gate of the driving transistor according to the signal potential of the sampled video signal,
The driving transistor supplies an output current corresponding to the input voltage to the light emitting element,
The light emitting element emits light with a luminance corresponding to the signal potential of the video signal by an output current supplied from the driving transistor during a light emission period,
The switching transistor is turned on in response to a control signal supplied from the second scan line, connects the driving transistor to a power source during the light emission period, and becomes non-conductive during a non-light emission period, Disconnect the transistor from the power supply,
The scanner unit outputs a control signal to the first scanning line and the second scanning line, respectively, during a horizontal scanning period, and controls on / off of the sampling transistor and the switching transistor, thereby varying the output current. Perform a correction operation to correct and a sampling operation to sample the signal potential of the video signal,
The driver unit switches the video signal between a fixed potential and a signal potential during the horizontal scanning period, and thereby supplies a potential necessary for the correction operation and the sampling operation to the pixel via the signal line. A display device configured as follows:
The gate insulating film of the driving transistor and the dielectric film constituting the storage capacitor are formed independently of each other.
In the tenth aspect, what has been described in relation to the third aspect is established.

第11の発明は、
一つまたは複数の表示装置を有する電子機器において、
少なくとも一つの上記表示装置が、
画素アレイ部と駆動部とを含み、
上記画素アレイ部は、行状に配された走査線と列状に配された信号線と該走査線および該信号線が交差する部分に配された行列状の画素と該画素の各行に対応して配された電源線とを含み、
上記駆動部は、上記走査線に順次制御信号を供給して上記画素を行単位で線順次走査する主スキャナと、上記線順次走査に合わせて上記電源線に第1電位と第2電位との間で切り換わる電源電圧を供給する電源スキャナと、上記線順次走査に合わせて上記信号線に映像信号となる信号電位と基準電位とを供給する信号セレクタとを含み、
上記画素は、発光素子と、薄膜トランジスタからなるサンプリング用トランジスタと、薄膜トランジスタからなる駆動用トランジスタと、保持容量とを含み、
上記サンプリング用トランジスタは、そのゲートが上記走査線に接続され、そのソースおよびドレインの一方が上記信号線に接続され、他方が上記駆動用トランジスタのゲートに接続され、
上記駆動用トランジスタは、そのソースおよびドレインの一方が上記発光素子に接続され、他方が上記電源線に接続され、
上記保持容量は、上記駆動用トランジスタのソースとゲートとの間に接続され、
上記サンプリング用トランジスタは、上記走査線から供給された制御信号に応じて導通し、上記信号線から供給された信号電位をサンプリングして上記保持容量に保持し、
上記駆動用トランジスタは、上記第1電位にある上記電源線から電流の供給を受け、上記保持された信号電位に応じて駆動電流を上記発光素子に流し、
上記信号セレクタは、上記サンプリング用トランジスタが導通した後第1のタイミングで上記信号線を基準電位から信号電位に切り換え、
上記主スキャナは、上記第1のタイミングの後第2のタイミングで上記走査線に対する制御信号の印加を解除して上記サンプリング用トランジスタを非導通状態とし、
上記第1のタイミングと上記第2のタイミングとの間の期間を適切に設定することで、上記保持容量に信号電位を保持する際、上記駆動用トランジスタのチャネル領域のキャリア移動度に対する補正を信号電位に加えるように構成された表示装置であって、
上記駆動用トランジスタのゲート絶縁膜と上記保持容量を構成する誘電体膜とが互いに独立に形成されているものである
ことを特徴とするものである。
第11の発明においては、第4および第5の発明に関連して説明したことが成立する。
The eleventh invention is
In an electronic device having one or more display devices,
At least one of the display devices,
Including a pixel array unit and a drive unit,
The pixel array section corresponds to a scanning line arranged in a row, a signal line arranged in a column, a matrix pixel arranged in a portion where the scanning line and the signal line intersect, and each row of the pixel. Power line arranged
The driving unit supplies a control signal to the scanning lines sequentially to scan the pixels line by line, and the power supply line is supplied with a first potential and a second potential in accordance with the line sequential scanning. A power supply scanner that supplies a power supply voltage that is switched between, and a signal selector that supplies a signal potential and a reference potential to be a video signal to the signal line in accordance with the line sequential scanning,
The pixel includes a light emitting element, a sampling transistor including a thin film transistor, a driving transistor including a thin film transistor, and a storage capacitor.
The sampling transistor has its gate connected to the scanning line, one of its source and drain connected to the signal line, and the other connected to the gate of the driving transistor,
The driving transistor has one of a source and a drain connected to the light emitting element, the other connected to the power supply line,
The storage capacitor is connected between a source and a gate of the driving transistor,
The sampling transistor is turned on in response to a control signal supplied from the scanning line, samples the signal potential supplied from the signal line, and holds it in the storage capacitor,
The driving transistor receives a supply of current from the power supply line at the first potential, and causes a driving current to flow to the light emitting element according to the held signal potential,
The signal selector switches the signal line from a reference potential to a signal potential at a first timing after the sampling transistor is turned on,
The main scanner cancels the application of the control signal to the scanning line at the second timing after the first timing to make the sampling transistor non-conductive,
By appropriately setting the period between the first timing and the second timing, when the signal potential is held in the storage capacitor, the correction for the carrier mobility in the channel region of the driving transistor is performed as a signal. A display device configured to apply an electric potential,
The gate insulating film of the driving transistor and the dielectric film constituting the storage capacitor are formed independently of each other.
In the eleventh aspect, what has been described in relation to the fourth and fifth aspects is established.

第12の発明は、
一つまたは複数の表示装置を有する電子機器において、
少なくとも一つの上記表示装置が、
画素アレイ部と駆動部とを含み、
上記画素アレイ部は、行状に配された走査線と列状に配された信号線と該走査線および該信号線が交差する部分に配された行列状の画素と該画素の各行に対応して配された電源線とを含み、
上記駆動部は、上記走査線に順次制御信号を供給して上記画素を行単位で線順次走査する主スキャナと、上記線順次走査に合わせて上記電源線に第1電位と第2電位との間で切り換わる電源電圧を供給する電源スキャナと、上記線順次走査に合わせて上記信号線に映像信号となる信号電位と基準電位とを供給する信号セレクタとを含み、
上記画素は、発光素子と、薄膜トランジスタからなるサンプリング用トランジスタと、薄膜トランジスタからなる駆動用トランジスタと、保持容量とを含み、
上記サンプリング用トランジスタは、そのゲートが上記走査線に接続され、そのソースおよびドレインの一方が上記信号線に接続され、他方が上記駆動用トランジスタのゲートに接続され、
上記駆動用トランジスタは、そのソースおよびドレインの一方が上記発光素子に接続され、他方が上記電源線に接続され、
上記保持容量は、上記駆動用トランジスタのソースとゲートとの間に接続され、
上記サンプリング用トランジスタは、上記走査線から供給された制御信号に応じて導通し、上記信号線から供給された信号電位をサンプリングして上記保持容量に保持し、
上記駆動用トランジスタは、上記第1電位にある上記電源線から電流の供給を受け、上記保持された信号電位に応じて駆動電流を上記発光素子に流し、
上記信号セレクタは、上記サンプリング用トランジスタが導通した後第1のタイミングで上記信号線を基準電位から信号電位に切り換え、
上記主スキャナは、上記第1のタイミングの後第2のタイミングで上記走査線に対する制御信号の印加を解除して上記サンプリング用トランジスタを非導通状態とし、
上記第1のタイミングと上記第2のタイミングとの間の期間を適切に設定することで、上記保持容量に信号電位を保持する際、上記駆動用トランジスタのチャネル領域のキャリア移動度に対する補正を信号電位に加えるように構成された表示装置であって、
上記駆動用トランジスタのゲート絶縁膜と上記保持容量を構成する誘電体膜とが互いに独立に形成されているものである
ことを特徴とするものである。
第12の発明においては、第6および第7の発明に関連して説明したことが成立する。
The twelfth invention
In an electronic device having one or more display devices,
At least one of the display devices,
Including a pixel array unit and a drive unit,
The pixel array section corresponds to a scanning line arranged in a row, a signal line arranged in a column, a matrix pixel arranged in a portion where the scanning line and the signal line intersect, and each row of the pixel. Power line arranged
The driving unit supplies a control signal to the scanning lines sequentially to scan the pixels line by line, and the power supply line is supplied with a first potential and a second potential in accordance with the line sequential scanning. A power supply scanner that supplies a power supply voltage that is switched between, and a signal selector that supplies a signal potential and a reference potential to be a video signal to the signal line in accordance with the line sequential scanning,
The pixel includes a light emitting element, a sampling transistor including a thin film transistor, a driving transistor including a thin film transistor, and a storage capacitor.
The sampling transistor has its gate connected to the scanning line, one of its source and drain connected to the signal line, and the other connected to the gate of the driving transistor,
The driving transistor has one of a source and a drain connected to the light emitting element, the other connected to the power supply line,
The storage capacitor is connected between a source and a gate of the driving transistor,
The sampling transistor is turned on in response to a control signal supplied from the scanning line, samples the signal potential supplied from the signal line, and holds it in the storage capacitor,
The driving transistor receives a supply of current from the power supply line at the first potential, and causes a driving current to flow to the light emitting element according to the held signal potential,
The signal selector switches the signal line from a reference potential to a signal potential at a first timing after the sampling transistor is turned on,
The main scanner cancels the application of the control signal to the scanning line at the second timing after the first timing to make the sampling transistor non-conductive,
By appropriately setting the period between the first timing and the second timing, when the signal potential is held in the storage capacitor, the correction for the carrier mobility in the channel region of the driving transistor is performed as a signal. A display device configured to apply an electric potential,
The gate insulating film of the driving transistor and the dielectric film constituting the storage capacitor are formed independently of each other.
In the twelfth aspect, what has been described in relation to the sixth and seventh aspects is established.

第9〜第12の発明において、電子機器には種々のものが含まれ、例えば、薄型テレビ、デジタルカメラ、ノート型パーソナルコンピューター、携帯電話、ビデオカメラなど、電子機器に入力され、あるいは、電子機器内で生成された映像信号を画像または映像として表示するあらゆる分野の電子機器が含まれる。例えば、フロントパネル、フィルターガラスなどから構成される映像表示画面を含む薄型テレビにおいては、その映像表示画面に表示装置を用いる。また、撮像レンズ、フラッシュ用の発光部、表示部、コントロールスイッチ、メニュースイッチ、シャッターなどを含むデジタルカメラにおいては、その表示部に表示装置を用いる。また、画像を表示する表示部を含むノート型パーソナルコンピューターにおいては、その表示部に表示装置を用いる。また、上側筐体、下側筐体、それらの連結部(ヒンジ部など)、ディスプレイ、サブディスプレイ、ピクチャーライト、カメラなどを含む携帯電話においては、そのディスプレイやサブディスプレイに表示装置を用いる。また、本体部、前方を向いた側面に設けられた被写体撮影用のレンズ、撮影時のスタート/ストップスイッチ、表示部などを含むビデオカメラにおいては、その表示部に表示装置を用いる。   In the ninth to twelfth inventions, various electronic devices are included. For example, the electronic devices are input to an electronic device such as a flat-screen TV, a digital camera, a notebook personal computer, a cellular phone, a video camera, or the electronic device. This includes electronic devices in all fields that display video signals generated in the form of images or videos. For example, in a thin television including a video display screen composed of a front panel, filter glass, and the like, a display device is used for the video display screen. Further, in a digital camera including an imaging lens, a flash light emitting unit, a display unit, a control switch, a menu switch, a shutter, and the like, a display device is used for the display unit. In a notebook personal computer including a display unit for displaying an image, a display device is used for the display unit. Further, in a mobile phone including an upper housing, a lower housing, a connecting portion (such as a hinge portion), a display, a sub display, a picture light, and a camera, a display device is used for the display and the sub display. Further, in a video camera including a main body, a lens for photographing a subject provided on a side facing the front, a start / stop switch at the time of photographing, a display unit, a display device is used for the display unit.

第1〜第12の発明において、駆動用トランジスタ、サンプリング用トランジスタおよびスイッチングトランジスタを構成する薄膜トランジスタとしては、シリコン膜やZnO膜などの各種の半導体薄膜を用いたものを用いることができる。また、この半導体薄膜の結晶性は問わず、単結晶、多結晶、微結晶、非晶質のいずれであってもよい。また、発光素子としては、有機EL素子のほか、発光ダイオードなどを用いてもよい。発光素子に用いる材料や構成は特に問わず、適宜選択される。
また、第1〜第12の発明において、表示装置にはモジュール形状のものも含まれ、例えば、画素アレイ部を透明な、ガラスなどの対向部に貼り付けられて形成された表示モジュールも含まれる。この表示モジュールには、外部から画素アレイ部への信号などを入出力するためのフレキシブルプリントサーキット(FPC)などを設けてもよい。
In the first to twelfth inventions, as the thin film transistors constituting the driving transistor, the sampling transistor, and the switching transistor, those using various semiconductor thin films such as a silicon film and a ZnO film can be used. Further, the crystallinity of the semiconductor thin film may be any of single crystal, polycrystalline, microcrystalline, and amorphous. Moreover, as a light emitting element, you may use a light emitting diode other than an organic EL element. A material and a structure used for the light-emitting element are not particularly limited and are appropriately selected.
In the first to twelfth inventions, the display device includes a module shape, for example, a display module formed by pasting the pixel array portion to a transparent facing portion such as glass. . This display module may be provided with a flexible printed circuit (FPC) for inputting / outputting a signal to / from the pixel array portion from the outside.

上述のように構成された第1〜第12の発明においては、表示装置の画素において、駆動用トランジスタのゲート絶縁膜と保持容量を構成する誘電体膜とが互いに独立に形成されていることにより、駆動用トランジスタのゲート絶縁膜と保持容量を構成する誘電体膜とをそれぞれ最適設計することができる。すなわち、駆動用トランジスタのゲート絶縁膜として、この駆動用トランジスタに最適な材料および厚さのものを用いることができるとともに、保持容量を構成する誘電体膜として、画素内の回路パターンのレイアウト面積に応じて、十分な保持容量を確保することができるよう最適な材料および厚さのものを用いることができる。   In the first to twelfth inventions configured as described above, in the pixel of the display device, the gate insulating film of the driving transistor and the dielectric film forming the storage capacitor are formed independently of each other. The gate insulating film of the driving transistor and the dielectric film constituting the storage capacitor can be optimally designed. In other words, the gate insulating film of the driving transistor can be made of a material and thickness optimal for the driving transistor, and the dielectric film constituting the storage capacitor can be used in the layout area of the circuit pattern in the pixel. Accordingly, an optimum material and thickness can be used so as to ensure a sufficient holding capacity.

この発明によれば、表示装置の画素に含まれる薄膜トランジスタからなる駆動用トランジスタのトランジスタ特性を変えることなく、十分な保持容量を確保することができるので、良好な映像を表示することができる。また、画素ピッチが小さくなっても、保持容量の面積を十分に小さくすることができるため、同層の配線材料により形成された配線や電極などとの間のショート率の上昇も抑えることができる。   According to the present invention, a sufficient storage capacity can be ensured without changing the transistor characteristics of the driving transistor formed of the thin film transistor included in the pixel of the display device, so that a good image can be displayed. In addition, since the area of the storage capacitor can be sufficiently reduced even when the pixel pitch is reduced, it is possible to suppress an increase in the short-circuit ratio between the wiring and the electrode formed with the same wiring material. .

また、第1〜第3の発明によれば、表示装置は各画素にしきい値電圧補正機能を有し、画素の各行に割り当てられた1水平走査期間(1H)内において、ゲート電位カップリングによるしきい値電圧補正準備動作と、実際のしきい値電圧補正動作と、信号電圧のサンプリング動作とを行っていることにより、各画素を構成する素子数を、トランジスタ3個と容量1個と発光素子1個まで削減することができる。このため、電源線やゲート配線(走査線)の本数を削減し、配線間のクロスオーバーを大幅に減少させることで、表示装置の歩留まりを改善することが可能である。同時に表示装置の高精細化も可能になる。さらに、水平走査期間内でサンプリング走査だけでなく、補正動作も実行するため、信号線から信号電位に加え制御用の固定電位も供給する。このようにこの表示装置は、データ信号線から画像データだけでなく画素制御用の固定電圧を画素アレイに供給することが可能になる。これによって、各画素に含まれる駆動用トランジスタの特性ばらつきを補正する手段を、少ない素子数で構成することができる。また、画素制御用の固定電圧が一般的なドライバICの最大定格電圧より高くなっても、出力回路部の高耐圧化を行うだけで、ドライバICの高耐圧化の必要はなく、回路構成の大型化や広ピッチ化などのドライバの物理的なサイズの大型化によるICのコスト増加を防ぎ、かつ高解像度の表示装置への対応を可能にすることができる。   According to the first to third inventions, the display device has a threshold voltage correction function for each pixel, and is based on gate potential coupling within one horizontal scanning period (1H) assigned to each row of pixels. By performing the threshold voltage correction preparatory operation, the actual threshold voltage correction operation, and the signal voltage sampling operation, the number of elements constituting each pixel is emitted by three transistors and one capacitor. The number of elements can be reduced to one. For this reason, it is possible to improve the yield of the display device by reducing the number of power supply lines and gate wirings (scanning lines) and greatly reducing the crossover between the wirings. At the same time, it is possible to increase the definition of the display device. Furthermore, not only sampling scanning but also correction operation is executed within the horizontal scanning period, so that a fixed potential for control is supplied from the signal line in addition to the signal potential. As described above, the display device can supply not only image data but also a fixed voltage for pixel control to the pixel array from the data signal line. As a result, the means for correcting the characteristic variation of the driving transistor included in each pixel can be configured with a small number of elements. Further, even if the fixed voltage for pixel control is higher than the maximum rated voltage of a general driver IC, it is only necessary to increase the breakdown voltage of the output circuit unit, and it is not necessary to increase the breakdown voltage of the driver IC. It is possible to prevent an increase in the cost of the IC due to an increase in the physical size of the driver, such as an increase in size and a wide pitch, and to cope with a high-resolution display device.

また、第4〜第7の発明によれば、表示装置は画素ごとにしきい値電圧補正機能、移動度補正機能、ブートストラップ機能などを備えているため、しきい値電圧補正機能により駆動用トランジスタのしきい値電圧変動を補正することができ、移動度補正機能により同じく駆動用トランジスタの移動度変動を補正することができ、発光時における保持容量のブートストラップ動作により、有機EL素子などの発光素子の特性変動に関わらず、常に一定の発光輝度を保つことができる。すなわち、有機EL素子などの発光素子の電流−電圧特性が経時変動しても、駆動用トランジスタのゲート−ソース間電圧がブートストラップした保持容量により一定に保たれるため、発光輝度を一定に維持することができる。また、表示装置の各画素に上述のしきい値電圧補正機能、移動度補正機能、ブートストラップ動作などを組み込むため、各画素に供給する電源電圧をスイッチングパルスとして使用することができ、電源電圧をスイッチングパルス化することで、しきい値電圧補正用のスイッチングトランジスタやそのゲートを制御する走査線が不要になる。その結果、画素の構成素子および配線を大幅に削減することができ、画素の面積を縮小することが可能となり、表示装置の画面の高精細化を図ることができる。また、移動度補正を映像信号電位のサンプリングと同時に行うことにより、移動度補正期間を映像信号とサンプリング用パルスとの位相差で調整することが可能である。さらには、移動度補正期間を映像信号のレベルに自動的に追従させることができる。また、画素の構成素子が少ないことにより、駆動用トランジスタのゲートに寄生する容量が少なくなるため、ブートストラップ動作を確実に行うことができ、有機EL素子などの発光素子の経時変動に対する補正能力を改善することができる。   According to the fourth to seventh inventions, the display device has a threshold voltage correction function, a mobility correction function, a bootstrap function, etc. for each pixel. Threshold voltage fluctuations can be corrected, the mobility correction function can also correct the mobility fluctuations of the driving transistor, and the bootstrap operation of the storage capacitor at the time of light emission can emit light from an organic EL element or the like. Regardless of variations in the characteristics of the element, it is possible to always maintain a constant light emission luminance. In other words, even if the current-voltage characteristics of light-emitting elements such as organic EL elements fluctuate over time, the gate-source voltage of the driving transistor is kept constant by the bootstrap storage capacitor, so that the light emission luminance is kept constant. can do. In addition, since the above-described threshold voltage correction function, mobility correction function, bootstrap operation, and the like are incorporated in each pixel of the display device, the power supply voltage supplied to each pixel can be used as a switching pulse. By using the switching pulse, the switching transistor for correcting the threshold voltage and the scanning line for controlling the gate thereof become unnecessary. As a result, the constituent elements and wirings of the pixel can be greatly reduced, the area of the pixel can be reduced, and the screen of the display device can be increased in definition. Further, by performing the mobility correction simultaneously with the sampling of the video signal potential, the mobility correction period can be adjusted by the phase difference between the video signal and the sampling pulse. Furthermore, the mobility correction period can automatically follow the level of the video signal. In addition, since the number of constituent elements of the pixel is small, the parasitic capacitance at the gate of the driving transistor is reduced, so that the bootstrap operation can be performed with certainty, and the ability to correct changes with time of light-emitting elements such as organic EL elements can be achieved. Can be improved.

また、表示装置の各画素が駆動用トランジスタの閾電圧補正機能と移動度補正機能および発光素子の経時変動補正機能(ブートストラップ動作)を備えているため、高品位の画質を得ることができる。特に、移動度補正については映像信号電位に追従して適切な補正期間を自動的に設定することができるため、画像の輝度や絵柄によらず移動度補正が可能である。従来このような補正機能を備えた画素は構成素子数が多いためレイアウト面積が大きくなり、表示装置の画面の高精細化には不向きであったが、この表示装置では、電源電圧をスイッチングすることにより画素の構成素子数および配線数を削減することができ、画素のレイアウト面積を小さくすることが可能である。
以上により、高品位かつ高精細なアクティブマトリクス型自発光型表示装置を提供することが可能になる。
第9〜第12の発明によれば、上述のような優れた表示装置を用いていることにより、表示性能に優れた各種の電子機器を実現することができる。
In addition, each pixel of the display device has a threshold voltage correction function and a mobility correction function of the driving transistor and a temporal variation correction function (bootstrap operation) of the light emitting element, so that high-quality image quality can be obtained. In particular, with regard to mobility correction, an appropriate correction period can be automatically set following the video signal potential, so that mobility correction can be performed regardless of the brightness or the pattern of the image. Conventionally, a pixel having such a correction function has a large layout area due to the large number of constituent elements, and is not suitable for high definition of the screen of the display device. In this display device, however, the power supply voltage is switched. Thus, the number of constituent elements and wirings of the pixel can be reduced, and the layout area of the pixel can be reduced.
As described above, a high-quality and high-definition active matrix self-luminous display device can be provided.
According to the ninth to twelfth inventions, various electronic devices having excellent display performance can be realized by using the excellent display device as described above.

以下、この発明の実施形態について図面を参照しながら説明する。
まず最初に、図1を参照して、回路の点で以下の実施形態によるアクティブマトリクス型表示装置の元になったアクティブマトリクス型表示装置の参考例の概略を説明する。
図1に示すように、このアクティブマトリクス型表示装置は、主要部となる画素アレイ部1と周辺回路部とにより構成されている。周辺回路部は水平セレクタ3、ライトスキャナ4、ドライブスキャナ5、第一補正用スキャナ71、第二補正用スキャナ72などを含んでいる。画素アレイ部1は行状に配された走査線WSと列状に配された信号線SLと両者の交差する部分にマトリクス状に配された画素2とにより構成されている。ただし、図1では、理解を容易にするため、1個の画素2のみを拡大表示してある。信号線SLは水平セレクタ3によって駆動される。水平セレクタ3は信号部を構成し、信号線SLに映像信号を供給する。走査線WSはライトスキャナ4によって走査される。なお、走査線WSと平行に別の走査線DS、AZ1およびAZ2も配線されている。走査線DSはドライブスキャナ5によって走査される。走査線AZ1は第一補正用スキャナ71によって走査される。走査線AZ2は第二補正用スキャナ72によって走査される。ライトスキャナ4、ドライブスキャナ5、第一補正用スキャナ71および第二補正用スキャナ72はスキャナ部を構成しており、1水平走査期間ごとに画素の行を順次走査する。各画素2は走査線WSによって選択されたとき信号線SLから映像信号をサンプリングする。さらに走査線DSによって選択されたとき、サンプリングされた映像信号に応じて画素2内に含まれている発光素子ELを駆動する。加えて、画素2は走査線AZ1,AZ2によって走査されたとき、予め決められた補正動作を行う。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
First, referring to FIG. 1, an outline of a reference example of an active matrix display device that is the basis of an active matrix display device according to the following embodiment in terms of the circuit will be described.
As shown in FIG. 1, the active matrix display device is composed of a pixel array section 1 and a peripheral circuit section as main parts. The peripheral circuit section includes a horizontal selector 3, a write scanner 4, a drive scanner 5, a first correction scanner 71, a second correction scanner 72, and the like. The pixel array section 1 is composed of scanning lines WS arranged in rows, signal lines SL arranged in columns, and pixels 2 arranged in a matrix at the intersection of both. However, in FIG. 1, only one pixel 2 is enlarged for easy understanding. The signal line SL is driven by the horizontal selector 3. The horizontal selector 3 forms a signal unit and supplies a video signal to the signal line SL. The scanning line WS is scanned by the write scanner 4. In addition, other scanning lines DS, AZ1 and AZ2 are also wired in parallel with the scanning line WS. The scanning line DS is scanned by the drive scanner 5. The scanning line AZ1 is scanned by the first correction scanner 71. The scanning line AZ2 is scanned by the second correction scanner 72. The write scanner 4, the drive scanner 5, the first correction scanner 71, and the second correction scanner 72 constitute a scanner unit, which sequentially scans a row of pixels every horizontal scanning period. Each pixel 2 samples a video signal from the signal line SL when selected by the scanning line WS. Further, when selected by the scanning line DS, the light emitting element EL included in the pixel 2 is driven in accordance with the sampled video signal. In addition, the pixel 2 performs a predetermined correction operation when scanned by the scanning lines AZ1 and AZ2.

画素2は、薄膜トランジスタからなる5個のトランジスタTr1〜Tr4およびTrdと1個の容量素子からなる保持容量(画素容量)Cs と1個の発光素子ELとにより構成されている。トランジスタTr1〜Tr3およびTrdは、例えばnチャネル型の多結晶シリコン薄膜トランジスタであるが、これに限定されるものではない。トランジスタTr4のみpチャネル型の多結晶シリコン薄膜トランジスタである。発光素子ELは、例えばアノードおよびカソードを備えたダイオード型の有機EL素子であるが、これに限定されるものではなく、一般的に電流駆動で発光する全ての発光素子を含む。 The pixel 2 includes five transistors Tr1 to Tr4 and Trd made of thin film transistors, a storage capacitor (pixel capacity) C s made of one capacitor, and one light emitting element EL. The transistors Tr1 to Tr3 and Trd are, for example, n-channel polycrystalline silicon thin film transistors, but are not limited thereto. Only the transistor Tr4 is a p-channel polycrystalline silicon thin film transistor. The light emitting element EL is, for example, a diode type organic EL element having an anode and a cathode, but is not limited to this, and generally includes all light emitting elements that emit light by current drive.

画素2の中心となる駆動用トランジスタTrdはそのゲートGが保持容量Cs の一端に接続され、そのソースSが同じく保持容量Cs の他端に接続されている。また、駆動用トランジスタTrdのゲートGは、スイッチングトランジスタTr2を介して別の基準電位Vss1 に接続されている。駆動用トランジスタTrdのドレインはスイッチングトランジスタTr4を介して電源Vccに接続されている。このスイッチングトランジスタTr2のゲートは走査線AZ1に接続されている。スイッチングトランジスタTr4のゲートは走査線DSに接続されている。発光素子ELのアノードは駆動用トランジスタTrdのソースSに接続され、カソードは接地されている。この接地電位はVcathで表される場合がある。また、駆動用トランジスタTrdのソースSと所定の基準電位Vss2 との間にスイッチングトランジスタTr3が介在している。このスイッチングトランジスタTr3のゲートは走査線AZ2に接続されている。一方、サンプリング用トランジスタTr1は信号線SLとドライブトランジスタTrdのゲートGとの間に接続されている。サンプリング用トランジスタTr1のゲートは走査線WSに接続されている。 The driving transistor Trd which is the center of the pixel 2 has a gate G is connected to one end of the storage capacitor C s, the source S is also connected to the other end of the storage capacitor C s. The gate G of the driving transistor Trd is connected to another reference potential V ss1 via the switching transistor Tr2. The drain of the driving transistor Trd is connected to the power source Vcc via the switching transistor Tr4. The gate of the switching transistor Tr2 is connected to the scanning line AZ1. The gate of the switching transistor Tr4 is connected to the scanning line DS. The anode of the light emitting element EL is connected to the source S of the driving transistor Trd, and the cathode is grounded. This ground potential may be expressed as V cath . Further, the switching transistor Tr3 is interposed between the source S of the driving transistor Trd and a predetermined reference potential V ss2 . The gate of the switching transistor Tr3 is connected to the scanning line AZ2. On the other hand, the sampling transistor Tr1 is connected between the signal line SL and the gate G of the drive transistor Trd. The gate of the sampling transistor Tr1 is connected to the scanning line WS.

上述のように構成された表示装置において、サンプリング用トランジスタTr1は、所定のサンプリング期間に走査線WSから供給される制御信号WSに応じて導通し、信号線SLから供給された映像信号Vsig を保持容量Cs にサンプリングする。保持容量Cs はサンプリングされた映像信号Vsig に応じて駆動用トランジスタのゲートGとソースSとの間に入力電圧Vgsを印加する。駆動用トランジスタTrdは、所定の発光期間中入力電圧Vgsに応じた出力電流Idsを発光素子ELに供給する。なお、この出力電流(ドレイン電流)Idsは駆動用トランジスタTrdのチャネル領域のキャリア移動度μおよびしきい値電圧Vthに対して依存性を有する。発光素子ELは、駆動用トランジスタTrdから供給された出力電流Idsにより映像信号Vsig に応じた輝度で発光する。 In the display device configured as described above, the sampling transistor Tr1 is turned on in response to the control signal WS supplied from the scanning line WS in a predetermined sampling period, and the video signal V sig supplied from the signal line SL is received. Sampling to the holding capacitor C s . The storage capacitor C s applies an input voltage V gs between the gate G and the source S of the driving transistor in accordance with the sampled video signal V sig . The driving transistor Trd supplies an output current I ds corresponding to the input voltage V gs to the light emitting element EL during a predetermined light emission period. This output current (drain current) I ds has dependence on the carrier mobility μ and the threshold voltage V th in the channel region of the driving transistor Trd. The light emitting element EL emits light with luminance according to the video signal V sig by the output current I ds supplied from the driving transistor Trd.

この参考例の特徴として、画素2はスイッチングトランジスタTr2〜Tr4で構成される補正手段を備えており、出力電流Idsのキャリア移動度μに対する依存性を打ち消すために、予め発光期間の先頭で保持容量Cs に保持された入力電圧Vgsを補正する。具体的には、この補正手段(Tr2〜Tr4)は、走査線WSおよびDSから供給される制御信号WS、DSに応じてサンプリング期間の一部で動作し、映像信号Vsig がサンプリングされている状態で駆動用トランジスタTrdから出力電流Idsを取り出し、これを保持容量Cs に負帰還して入力電圧Vgsを補正する。さらにこの補正手段(Tr2〜Tr4)は、出力電流Idsのしきい値電圧Vthに対する依存性を打ち消すために、予めサンプリング期間に先立って駆動用トランジスタTrdのしきい値電圧Vthを検出し、かつ検出されたしきい値電圧Vthを入力電圧Vgsに足し合わせるようにしている。 As a feature of this reference example, the pixel 2 is provided with a correction unit including switching transistors Tr2 to Tr4, and is held in advance at the beginning of the light emission period in order to cancel the dependence of the output current I ds on the carrier mobility μ. The input voltage V gs held in the capacitor C s is corrected. Specifically, the correction means (Tr2 to Tr4) operate during a part of the sampling period according to the control signals WS and DS supplied from the scanning lines WS and DS, and the video signal V sig is sampled. In this state, the output current I ds is taken out from the driving transistor Trd, and this is negatively fed back to the holding capacitor C s to correct the input voltage V gs . Further, this correction means (Tr2~Tr4), in order to cancel the dependence on the threshold voltage V th of the output current I ds, detects the threshold voltage V th of the driving transistor Trd prior to advance the sampling period In addition, the detected threshold voltage V th is added to the input voltage V gs .

この参考例の場合、駆動用トランジスタTrdはnチャネル型トランジスタで、ドレインが電源Vcc側に接続される一方、ソースSが発光素子EL側に接続されている。この場合、上述の補正手段は、サンプリング期間の後部分に重なる発光期間の先頭部分で駆動用トランジスタTrdから出力電流Idsを取り出して、保持容量Cs 側に負帰還する。その際、この補正手段は、発光期間の先頭部分で駆動用トランジスタTrdのソースS側から取り出した出力電流Idsが、発光素子ELの有する容量に流れ込むようにしている。具体的には、発光素子ELは上述のようにアノードおよびカソードを備えたダイオード型の発光素子からなり、アノード側が駆動用トランジスタTrdのソースSに接続される一方、カソード側が接地されている。この構成で、この補正手段(Tr2〜Tr4)は、予め発光素子ELのアノード/カソード間を逆バイアス状態にセットしておき、駆動用トランジスタTrdのソースS側から取り出した出力電流Idsが発光素子ELに流れ込むとき、このダイオード型の発光素子ELを容量性素子として機能させている。なお、この補正手段は、サンプリング期間内で駆動用トランジスタTrdから出力電流Idsを取り出す時間幅tを調整可能であり、これにより保持容量Cs に対する出力電流Idsの負帰還量を最適化している。 In the case of this reference example, the driving transistor Trd is an n-channel transistor, the drain is connected to the power supply Vcc side, and the source S is connected to the light emitting element EL side. In this case, the above-described correction means takes out the output current I ds from the driving transistor Trd at the head part of the light emission period that overlaps the latter part of the sampling period, and negatively feeds back to the holding capacitor C s side. At this time, the correcting means causes the output current I ds extracted from the source S side of the driving transistor Trd at the beginning of the light emission period to flow into the capacitance of the light emitting element EL. Specifically, the light-emitting element EL is a diode-type light-emitting element having an anode and a cathode as described above. The anode side is connected to the source S of the driving transistor Trd, and the cathode side is grounded. With this configuration, the correction means (Tr2 to Tr4) sets the anode / cathode of the light emitting element EL in a reverse bias state in advance, and the output current I ds extracted from the source S side of the driving transistor Trd emits light. When flowing into the element EL, this diode type light emitting element EL is made to function as a capacitive element. This correcting means can adjust the time width t for extracting the output current I ds from the driving transistor Trd within the sampling period, thereby optimizing the negative feedback amount of the output current I ds with respect to the holding capacitor C s . Yes.

図2は、図1に示す表示装置から一つの画素の部分を取り出した模式図である。理解を容易にするため、駆動用トランジスタTr1によってサンプリングされる映像信号Vsig や、駆動用トランジスタTrdの入力電圧Vgsおよび出力電流Ids、さらには発光素子ELが有する容量成分Coledなどを書き加えてある。以下、図2を参照して、参考例の画素2の動作を説明する。 FIG. 2 is a schematic diagram of one pixel portion extracted from the display device shown in FIG. In order to facilitate understanding, the video signal V sig sampled by the driving transistor Tr1, the input voltage V gs and output current I ds of the driving transistor Trd, and the capacitance component C oled of the light emitting element EL are written. In addition. Hereinafter, the operation of the pixel 2 of the reference example will be described with reference to FIG.

図3は、図2に示す画素の動作を示すタイミングチャートである。図3を参照して、図2に示した参考例の画素の動作をより具体的に説明する。図3においては、時間軸Tに沿って各走査線WS、AZ1、AZ2およびDSに印加される制御信号の波形が表されている。表記の簡略化のため、制御信号も対応する走査線の符号と同じ符号で表してある。トランジスタTr1、Tr2、Tr3はnチャネル型であるため、走査線WS、AZ1、AZ2がそれぞれハイレベルのときオンし、ローレベルのときオフする。一方、トランジスタTr4はpチャネル型であるため、走査線DSがハイレベルのときオフし、ローレベルのときオンする。なお、このタイミングチャートにおいては、各制御信号WS、AZ1、AZ2、DSの波形とともに、駆動用トランジスタTrdのゲートGの電位変化およびソースSの電位変化も表してある。   FIG. 3 is a timing chart showing the operation of the pixel shown in FIG. With reference to FIG. 3, the operation of the pixel of the reference example shown in FIG. 2 will be described more specifically. In FIG. 3, the waveform of the control signal applied to each scanning line WS, AZ1, AZ2, and DS along the time axis T is shown. In order to simplify the notation, the control signals are also represented by the same reference numerals as the corresponding scanning lines. Since the transistors Tr1, Tr2, and Tr3 are n-channel type, they are turned on when the scanning lines WS, AZ1, and AZ2 are each at a high level and turned off when the scanning lines are at a low level. On the other hand, since the transistor Tr4 is a p-channel type, it is turned off when the scanning line DS is at a high level and turned on when it is at a low level. In this timing chart, the change in the potential of the gate G of the drive transistor Trd and the change in the potential of the source S are also shown along with the waveforms of the control signals WS, AZ1, AZ2, and DS.

図3のタイミングチャートでは、タイミングT1〜T8までを1フィールド(1f)としてある。1フィールドの間に画素アレイ部1の各行が一回順次走査される。このタイミングチャートにおいては、1行分の画素に印加される各制御信号WS、AZ1、AZ2、DSの波形を表してある。   In the timing chart of FIG. 3, timings T1 to T8 are defined as one field (1f). Each row of the pixel array unit 1 is sequentially scanned once during one field. In this timing chart, the waveforms of the control signals WS, AZ1, AZ2, and DS applied to the pixels for one row are shown.

当該フィールドが始まる前のタイミングT0で全ての制御線号WS、AZ1、AZ2、DSがローレベルにある。従って、nチャネル型のトランジスタTr1、Tr2、Tr3はオフ状態にある一方、pチャネル型のトランジスタTr4のみオン状態である。このため、駆動用トランジスタTrdはオン状態のトランジスタTr4を介して電源Vccに接続されているので、所定の入力電圧Vgsに応じて出力電流Idsが発光素子ELに供給されている。この結果、タイミングT0で発光素子ELは発光している。このとき、駆動用トランジスタTrdに印加される入力電圧Vgsは、ゲート電位(G)とソース電位(S)との差で表される。 All control lines WS, AZ1, AZ2, and DS are at a low level at timing T0 before the field starts. Therefore, the n-channel transistors Tr1, Tr2, and Tr3 are in the off state, while only the p-channel transistor Tr4 is in the on state. For this reason, since the driving transistor Trd is connected to the power supply Vcc via the transistor Tr4 in the on state, the output current Ids is supplied to the light emitting element EL according to the predetermined input voltage Vgs . As a result, the light emitting element EL emits light at the timing T0. At this time, the input voltage V gs applied to the driving transistor Trd is represented by the difference between the gate potential (G) and the source potential (S).

当該フィールドが始まるタイミングT1で、制御信号DSがローレベルからハイレベルに切り換わる。これによりトランジスタTr4がオフし、駆動用トランジスタTrdは電源Vccから切り離されるので、発光が停止し非発光期間に入る。従って、タイミングT1に入ると、全てのトランジスタTr1〜Tr4がオフ状態になる。 At the timing T1 when the field starts, the control signal DS is switched from the low level to the high level. As a result, the transistor Tr4 is turned off, and the driving transistor Trd is disconnected from the power source Vcc, so that the light emission stops and the non-light emission period starts. Therefore, at the timing T1, all the transistors Tr1 to Tr4 are turned off.

続いてタイミングT2に進むと、制御信号AZ1およびAZ2がハイレベルになるので、スイッチングトランジスタTr2およびTr3がオンする。この結果、駆動用トランジスタTrdのゲートGが基準電位Vss1 に接続され、ソースSが基準電位Vss2 に接続される。ここで、Vss1 −Vss2 >Vthを満たしており、Vss1 −Vss2 =Vgs>Vthとすることで、その後タイミングT3で行われるVth補正の準備を行う。言い換えると、期間T2−T3は、駆動用トランジスタTrdのリセット期間に相当する。また、発光素子ELのしきい値電圧をVthELとすると、VthEL>Vss2 に設定されている。これにより、発光素子ELにはマイナスバイアスが印加され、いわゆる逆バイアス状態となる。この逆バイアス状態は、後で行うVth補正動作および移動度補正動作を正常に行うために必要である。 Subsequently, at timing T2, the control signals AZ1 and AZ2 become high level, so that the switching transistors Tr2 and Tr3 are turned on. As a result, the gate G of the driving transistor Trd is connected to the reference potential V ss1 , and the source S is connected to the reference potential V ss2 . Here, V ss1 −V ss2 > V th is satisfied, and by setting V ss1 −V ss2 = V gs > V th , preparation for V th correction performed thereafter at timing T3 is performed. In other words, the period T2-T3 corresponds to a reset period of the driving transistor Trd. Further, if the threshold voltage of the light emitting element EL is V thEL , V thEL > V ss2 is set. Thereby, a minus bias is applied to the light emitting element EL, and a so-called reverse bias state is obtained. This reverse bias state is necessary for normal V th correction operation and mobility correction operation to be performed later.

タイミングT3では制御信号AZ2をローレベルにし、かつ直後制御信号DSもローレベルにしている。これにより、トランジスタTr3がオフする一方、トランジスタTr4がオンする。この結果、ドレイン電流Idsが保持容量Cs に流れ込み、Vth補正動作を開始する。このとき、駆動用トランジスタTrdのゲートGの電位はVss1 に保持されており、駆動用トランジスタTrdがカットオフするまで電流Idsが流れる。カットオフすると駆動用トランジスタTrdのソース電位(S)はVss1 −Vthになる。ドレイン電流がカットオフした後のタイミングT4で制御信号DSを再びハイレベルに戻し、スイッチングトランジスタTr4をオフする。さらに制御信号AZ1もローレベルに戻し、スイッチングトランジスタTr2もオフする。この結果、保持容量Cs にVthが保持固定される。このようにタイミングT3−T4は駆動用トランジスタTrdのしきい値電圧Vthを検出する期間である。ここでは、この検出期間T3−T4をVth補正期間と呼んでいる。 At timing T3, the control signal AZ2 is set to the low level, and the control signal DS is also set to the low level. Thereby, the transistor Tr3 is turned off while the transistor Tr4 is turned on. As a result, the drain current I ds flows into the storage capacitor C s and the V th correction operation is started. At this time, the potential of the gate G of the driving transistor Trd is held at V ss1 , and the current I ds flows until the driving transistor Trd is cut off. When cut off, the source potential (S) of the driving transistor Trd becomes V ss1 −V th . At timing T4 after the drain current is cut off, the control signal DS is returned to the high level again, and the switching transistor Tr4 is turned off. Further, the control signal AZ1 is also returned to the low level, and the switching transistor Tr2 is also turned off. As a result, V th is held fixed to the holding capacitor C s. Thus, the timing T3-T4 is a period for detecting the threshold voltage Vth of the driving transistor Trd. Here, this detection period T3-T4 is called a Vth correction period.

このようにVth補正を行った後、タイミングT5で制御信号WSをハイレベルに切り換え、サンプリングトランジスタTr1をオンして映像信号Vsig を保持容量Cs に書き込む。発光素子ELの等価容量Coledに比べて保持容量Cs は十分に小さい。この結果、映像信号Vsig のほとんど大部分が保持容量Cs に書き込まれる。正確には、Vss1 に対するVsig の差分Vsig −Vss1 が保持容量Cs に書き込まれる。従って、駆動用トランジスタTrdのゲートGとソースSと間の電圧Vgsは、先に検出保持されたVthと今回サンプリングされたVsig −Vss1 とを加えたレベル(Vsig −Vss1 +Vth)となる。以下において、説明を分かりやすくするため、Vss1 =0Vとすると、ゲート/ソース間電圧Vgsは、図3のタイミングチャートに示すようにVsig +Vthとなる。この映像信号Vsig のサンプリングは、制御信号WSがローレベルに戻るタイミングT7まで行われる。すなわち、タイミングT5−T7がサンプリング期間に相当する。 After performing the Vth correction in this way, the control signal WS is switched to the high level at the timing T5, the sampling transistor Tr1 is turned on, and the video signal V sig is written in the holding capacitor C s . The holding capacity C s is sufficiently smaller than the equivalent capacity C oled of the light emitting element EL. As a result, most of the video signal V sig is written in the storage capacitor C s . More precisely, a difference V sig −V ss1 of V sig with respect to V ss1 is written in the storage capacitor C s . Therefore, the voltage V gs between the gate G and the source S of the driving transistor Trd is a level (V sig −V ss1 + V) obtained by adding V th previously detected and held and V sig −V ss1 sampled this time. th ). In the following, for ease of explanation, when V ss1 = 0V, the gate / source voltage V gs becomes V sig + V th as shown in the timing chart of FIG. The sampling of the video signal V sig is performed until timing T7 when the control signal WS returns to the low level. That is, timing T5-T7 corresponds to a sampling period.

サンプリング期間の終了するタイミングT7より前のタイミングT6で制御信号DSがローレベルとなりスイッチングトランジスタTr4がオンする。これにより、駆動用トランジスタTrdが電源Vccに接続されるので、画素2は非発光期間から発光期間に進む。このようにサンプリング用トランジスタTr1がまだオン状態でかつスイッチングトランジスタTr4がオン状態に入った期間T6−T7で、駆動用トランジスタTrdの移動度補正を行う。すなわち、この参考例では、サンプリング期間の後部分と発光期間の先頭部分とが重なる期間T6−T7で移動度補正を行っている。なお、この移動度補正を行う発光期間の先頭では、発光素子ELは実際には逆バイアス状態にあるので発光することはない。この移動度補正期間T6−T7では、駆動用トランジスタTrdのゲートGが映像信号Vsig のレベルに固定された状態で、駆動用トランジスタTrdにドレイン電流Idsが流れる。ここで、Vss1 −Vth<VthELと設定しておくことで、発光素子ELは逆バイアス状態におかれるため、ダイオード特性ではなく単純な容量特性を示すようになる。このため、駆動用トランジスタTrdに流れる電流Idsは保持容量Cs と発光素子ELの等価容量Coledとの両者を結合した容量C=Cs +Coledに書き込まれていく。これによりドライブトランジスタTrdのソース電位(S)は上昇していく。図3のタイミングチャートではこの上昇分をΔVで表してある。この上昇分ΔVは結局、保持容量Cs に保持されたゲート/ソース間電圧Vgsから差し引かれることになるので、負帰還をかけたことになる。このように駆動用トランジスタTrdの出力電流Idsを同じく駆動用トランジスタTrdの入力電圧Vgsに負帰還することにより、移動度μを補正することが可能である。なお、負帰還量ΔVは移動度補正期間T6−T7の時間幅tを調整することで最適化可能である。 At timing T6 before the end of the sampling period T7, the control signal DS becomes low level and the switching transistor Tr4 is turned on. As a result, the driving transistor Trd is connected to the power supply Vcc , so that the pixel 2 proceeds from the non-light emitting period to the light emitting period. As described above, the mobility of the driving transistor Trd is corrected in the period T6-T7 in which the sampling transistor Tr1 is still in the on state and the switching transistor Tr4 is in the on state. That is, in this reference example, the mobility correction is performed in the period T6-T7 in which the rear part of the sampling period and the head part of the light emission period overlap. Note that, at the beginning of the light emission period in which the mobility correction is performed, the light emitting element EL is actually in a reverse bias state, and thus does not emit light. In the mobility correction period T6-T7, the drain current Ids flows through the driving transistor Trd in a state where the gate G of the driving transistor Trd is fixed at the level of the video signal Vsig . Here, by setting V ss1 −V th <V thEL , the light emitting element EL is placed in a reverse bias state, and thus exhibits simple capacitance characteristics instead of diode characteristics. For this reason, the current I ds flowing through the driving transistor Trd is written into a capacitance C = C s + C oled obtained by combining both the holding capacitance C s and the equivalent capacitance C oled of the light emitting element EL. As a result, the source potential (S) of the drive transistor Trd increases. In the timing chart of FIG. 3, this increase is represented by ΔV. This increase ΔV is eventually subtracted from the gate / source voltage V gs held in the holding capacitor C s , so negative feedback is applied. In this way, the mobility μ can be corrected by negatively feeding back the output current I ds of the driving transistor Trd to the input voltage V gs of the driving transistor Trd. Note that the negative feedback amount ΔV can be optimized by adjusting the time width t of the mobility correction period T6-T7.

タイミングT7では制御信号WSがローレベルとなり、サンプリング用トランジスタTr1がオフする。この結果、駆動用トランジスタTrdのゲートGは信号線SLから切り離される。映像信号Vsig の印加が解除されるので、駆動用トランジスタTrdのゲート電位(G)は上昇可能となり、ソース電位(S)とともに上昇していく。その間、保持容量Cs に保持されたゲート/ソース間電圧Vgsは(Vsig −ΔV+Vth)の値を維持する。ソース電位(S)の上昇に伴い、発光素子ELの逆バイアス状態は解消されるので、出力電流Idsの流入により発光素子ELは実際に発光を開始する。このときのドレイン電流Ids対ゲート電圧Vgsの関係は、先の(1)式のVgsにVsig −ΔV+Vthを代入することで、以下の式(2)のように与えられる。
ds=kμ(Vgs−Vth2 =kμ(Vsig −ΔV)2 (2)
At timing T7, the control signal WS becomes low level, and the sampling transistor Tr1 is turned off. As a result, the gate G of the driving transistor Trd is disconnected from the signal line SL. Since the application of the video signal V sig is cancelled, the gate potential (G) of the driving transistor Trd can be increased and increases with the source potential (S). Meanwhile, the gate / source voltage V gs held in the holding capacitor C s maintains the value of (V sig −ΔV + V th ). As the source potential (S) rises, the reverse bias state of the light emitting element EL is canceled, so that the light emitting element EL actually starts to emit light by the inflow of the output current I ds . The relationship between the drain current I ds and the gate voltage V gs at this time is given by the following equation (2) by substituting V sig −ΔV + V th into V gs in the above equation (1).
I ds = kμ (V gs −V th ) 2 = kμ (V sig −ΔV) 2 (2)

(2)式において、k=(1/2)(W/L)Coxである。(2)式からVthの項がキャンセルされており、発光素子ELに供給される出力電流Idsは駆動用トランジスタTrdのしきい値電圧Vthに依存しないことが分かる。基本的にドレイン電流Idsは映像信号の信号電圧Vsig によって決まる。換言すると、発光素子ELは映像信号Vsig に応じた輝度で発光することになる。その際、Vsig は帰還量ΔVで補正されている。この補正量ΔVは丁度、(2)式の係数部に位置する移動度μの効果を打ち消すように働く。したがって、出力電流Idsは実質的に映像信号Vsig のみに依存することになる。 In the formula (2), k = (1/2) (W / L) C ox . From the equation (2), it can be seen that the term V th is canceled and the output current I ds supplied to the light emitting element EL does not depend on the threshold voltage V th of the driving transistor Trd. Basically, the drain current I ds is determined by the signal voltage V sig of the video signal. In other words, the light emitting element EL emits light with a luminance corresponding to the video signal V sig . At that time, V sig is corrected by the feedback amount ΔV. This correction amount ΔV just works to cancel the effect of the mobility μ located in the coefficient part of the equation (2). Therefore, the output current I ds substantially depends only on the video signal V sig .

最後にタイミングT8に至ると制御信号DSがハイレベルとなってスイッチングトランジスタTr4がオフし、発光が終了するとともに当該フィールドが終わる。この後次のフィールドに移って再びVth補正動作、移動度補正動作および発光動作が繰り返されることになる。 Finally, when the timing T8 is reached, the control signal DS becomes high level, the switching transistor Tr4 is turned off, the light emission ends, and the field ends. Thereafter, the process proceeds to the next field, and the V th correction operation, the mobility correction operation, and the light emission operation are repeated again.

しかしながら、この参考例の表示装置の画素では、5種類のトランジスタTr1〜Tr4およびTrd、3種類の電源ラインVss1 、Vss2 、Vccおよび4種類のゲートライン(走査線)WS、DS、AZ1、AZ2を形成する必要があり、電源ラインや信号線ラインとのクロスオーバーが増加してしまう。これは表示装置の歩留まりを低下させる原因になる。さらに、レイアウト的に高精細化が困難になる。高精細パネルにおいては、歩留まりを上げるために、素子数を削減する必要がある。 However, in the pixel of the display device of this reference example, five types of transistors Tr1 to Tr4 and Trd, three types of power supply lines V ss1 , V ss2 , V cc and four types of gate lines (scanning lines) WS, DS, AZ1 AZ2 needs to be formed, and the crossover with the power supply line and the signal line increases. This causes a decrease in the yield of the display device. Furthermore, it becomes difficult to achieve high definition in terms of layout. In a high-definition panel, it is necessary to reduce the number of elements in order to increase the yield.

図4は、この発明の第1の実施形態による、しきい値電圧(Vth)補正機能を備えたアクティブマトリクス型表示装置の全体構成を示す。図4に示すように、このアクティブマトリクス型表示装置は、主要部となる画素アレイ部1と周辺回路部とにより構成されている。周辺回路部は水平セレクタ3、ライトスキャナ4、ドライブスキャナ5などを含んでいる。画素アレイ部1は行状に配された走査線WSと列状に配された信号線SLと両者の交差する部分にマトリクス状に配された画素R、G、Bとにより構成されている。この表示装置ではカラー表示を可能とするため、RGBの三原色画素を用意しているが、これに限定されるものではない。各画素R、G、Bはそれぞれ画素2で構成されている。信号線SLは水平セレクタ3によって駆動される。水平セレクタ3は信号部を構成し、一般にドライバICが用いられ、信号線SLに映像信号を供給する。走査線WSはライトスキャナ4によって走査される。なお、第1の走査線WSと平行に第2の走査線DSも配線されている。走査線DSはドライブスキャナ5によって走査される。ライトスキャナ4とドライブスキャナ5とはスキャナ部を構成しており、1水平走査期間ごとに画素の行を順次走査する。各画素2は走査線WSによって選択されたとき信号線SLから映像信号をサンプリングする。さらに、走査線DSによって選択されたとき、サンプリングされた映像信号に応じて画素2内に含まれている発光素子を駆動する。加えて画素2は水平走査期間内で走査線WSおよびDSによって制御されたとき、予め決められた補正動作を行う。 FIG. 4 shows the overall configuration of an active matrix display device having a threshold voltage (V th ) correction function according to the first embodiment of the present invention. As shown in FIG. 4, this active matrix type display device is composed of a pixel array section 1 and a peripheral circuit section as main parts. The peripheral circuit unit includes a horizontal selector 3, a write scanner 4, a drive scanner 5, and the like. The pixel array section 1 is composed of scanning lines WS arranged in rows and signal lines SL arranged in columns, and pixels R, G, and B arranged in a matrix at portions where they intersect. In order to enable color display in this display device, RGB three primary color pixels are prepared, but the present invention is not limited to this. Each pixel R, G, B is composed of a pixel 2. The signal line SL is driven by the horizontal selector 3. The horizontal selector 3 forms a signal unit, and generally uses a driver IC, and supplies a video signal to the signal line SL. The scanning line WS is scanned by the write scanner 4. A second scanning line DS is also wired in parallel with the first scanning line WS. The scanning line DS is scanned by the drive scanner 5. The write scanner 4 and the drive scanner 5 constitute a scanner unit, which sequentially scans pixel rows every horizontal scanning period. Each pixel 2 samples a video signal from the signal line SL when selected by the scanning line WS. Further, when selected by the scanning line DS, the light emitting element included in the pixel 2 is driven in accordance with the sampled video signal. In addition, the pixel 2 performs a predetermined correction operation when controlled by the scanning lines WS and DS within the horizontal scanning period.

上述の画素アレイ部1は通常、ガラス基板(通常のガラス基板のほか、石英ガラス基板なども含む)などの絶縁基板上に形成されており、フラットパネルとなっている。各画素2に含まれるトランジスタは、例えば、アモルファスシリコン薄膜トランジスタまたは低温多結晶シリコン薄膜トランジスタで形成されている。アモルファスシリコン薄膜トランジスタの場合、スキャナ部はパネルとは別のTAB(tape automated bonding)などで構成され、フレキシブルケーブルにてフラットパネルに接続される。同様に信号部も外付けのドライバICで構成され、フラキシブルケーブルにてフラットパネルに接続される。低温多結晶シリコン薄膜トランジスタの場合、信号部およびスキャナ部も同じ低温多結晶シリコン薄膜トランジスタで形成できるので、フラットパネル上に画素アレイ部1と信号部とスキャナ部とを一体的に形成できる。   The above-described pixel array section 1 is usually formed on an insulating substrate such as a glass substrate (including a normal glass substrate and a quartz glass substrate), and is a flat panel. The transistor included in each pixel 2 is formed of, for example, an amorphous silicon thin film transistor or a low-temperature polycrystalline silicon thin film transistor. In the case of an amorphous silicon thin film transistor, the scanner unit is configured by TAB (tape automated bonding) or the like different from the panel, and is connected to the flat panel by a flexible cable. Similarly, the signal section is also composed of an external driver IC, and is connected to the flat panel with a flexible cable. In the case of a low-temperature polycrystalline silicon thin film transistor, the signal portion and the scanner portion can be formed of the same low-temperature polycrystalline silicon thin film transistor, so that the pixel array portion 1, the signal portion, and the scanner portion can be integrally formed on the flat panel.

図5は、図4に示すこの発明の第1の実施形態による表示装置に組み込まれる画素2の構成を示す回路図である。この画素2は、サンプリング用トランジスタTr1と、これに接続される保持容量Cs 、これに接続される駆動用トランジスタTrdと、これに接続される発光素子ELと、駆動用トランジスタTrdを電源Vccに接続するスイッチングトランジスタTr4とを含む。 FIG. 5 is a circuit diagram showing a configuration of the pixel 2 incorporated in the display device according to the first embodiment of the present invention shown in FIG. The pixel 2 includes a sampling transistor Tr1, a holding capacitor C s connected thereto, a driving transistor Trd connected thereto, a light emitting element EL connected thereto, and a driving transistor Trd as a power source V cc And a switching transistor Tr4 connected to the.

サンプリング用トランジスタTr1は、第1走査線WSから供給される制御信号WSに応じて導通し、信号線SLから供給された映像信号の信号電位Vsig を保持容量Cs にサンプリングする。保持容量Cs は、サンプリングされた映像信号の信号電位Vsig に応じて駆動用トランジスタTrdのゲートGに入力電圧Vgsを印加する。駆動用トランジスタTrdは、入力電圧Vgsに応じた出力電流Idsを発光素子ELに供給する。なお、この出力電流Idsは、駆動用トランジスタTrdのしきい値電圧Vthに対して依存性を有する。発光素子ELは、発光期間中駆動用トランジスタTrdから供給された出力電流Idsにより映像信号の信号電位Vsig に応じた輝度で発光する。スッチングトランジスタTr4は、第2走査線DSから供給される制御信号DSに応じて導通し、発光期間中駆動用トランジスタTrdを電源Vccに接続し、非発光期間では非導通状態になって駆動用トランジスタTrdを電源Vccから切り離す。 The sampling transistor Tr1 is turned on according to the control signal WS supplied from the first scanning line WS, and samples the signal potential V sig of the video signal supplied from the signal line SL into the holding capacitor C s . The holding capacitor C s applies the input voltage V gs to the gate G of the driving transistor Trd in accordance with the signal potential V sig of the sampled video signal. The driving transistor Trd supplies an output current I ds corresponding to the input voltage V gs to the light emitting element EL. The output current I ds has a dependency on the threshold voltage V th of the driving transistor Trd. The light emitting element EL emits light with luminance corresponding to the signal potential V sig of the video signal by the output current I ds supplied from the driving transistor Trd during the light emission period. The switching transistor Tr4 is turned on in response to the control signal DS supplied from the second scanning line DS, connects the driving transistor Trd to the power source Vcc during the light emission period, and is driven in a non-conductive state during the non-light emission period. The transistor Trd is disconnected from the power supply Vcc .

この表示装置の特徴事項として、ライトスキャナ4およびドライブスキャナ5で構成されるスキャナ部は、水平走査期間(1H)に第1走査線WSおよび第2走査線DSにそれぞれ制御信号WS、DSを出力し、サンプリング用トランジスタTr1およびスイッチングトランジスタTr4をオン/オフ制御して、出力電流Idsのしきい値電圧Vthに対する依存性を補正するために保持容量Cs をリセットする準備動作、リセットされた保持容量Cs にしきい値電圧Vthをキャンセルするための電圧を書き込む補正動作、および補正された保持容量Cs に映像信号Vsig の信号電位をサンプリングするサンプリング動作を実行する。一方、水平セレクタ3で構成された信号部は、水平走査期間(1H)に映像信号を第1の固定電位VssH と、第2の固定電位VssL と、信号電位Vsig との間で切り換え、これによって上述の準備動作、補正動作およびサンプリング動作に必要な電位を各画素2に信号線SLを介して供給する。 As a feature of this display device, the scanner unit composed of the write scanner 4 and the drive scanner 5 outputs control signals WS and DS to the first scanning line WS and the second scanning line DS, respectively, in the horizontal scanning period (1H). The preparatory operation for resetting the holding capacitor C s in order to correct the dependency of the output current I ds on the threshold voltage V th by controlling on / off of the sampling transistor Tr 1 and the switching transistor Tr 4 has been reset. correction operation in the storage capacitor C s writing voltage for canceling the threshold voltage V th, and executes a sampling operation for sampling the signal potential of the video signal V sig to the corrected hold capacitor C s. On the other hand, the signal section constituted by the horizontal selector 3 switches the video signal between the first fixed potential V ssH , the second fixed potential V ssL, and the signal potential V sig during the horizontal scanning period (1H). As a result, potentials necessary for the above-described preparation operation, correction operation, and sampling operation are supplied to each pixel 2 via the signal line SL.

具体的には、水平セレクタ3は、まず高レベルの第1固定電位VssH を供給し、続いて低レベルの第2固定電位VssL に切り換えて準備動作を可能とし、さらに低レベルの第2固定電位VssL を維持した状態で補正動作を実行し、その後信号電位Vsig に切り換えてサンプリング動作を実行する。上述のように水平セレクタ3はドライバICで構成され、信号電位Vsig を生成する信号生成回路と、この信号生成回路から出力された信号電位Vsig に第1固定電位VssH および第2固定電位VssL を挿入し、これによって第1固定電位VssH と第2固定電位VssL と信号電位Vsig とが切り換る映像信号を合成して各信号線SLに出力する出力回路とを含む。好ましくは、水平セレクタ3を構成するドライバICは、通常の定格を越えない信号電位Vsig と定格を越える第1固定電位VssH とを合成した映像信号を出力する。この場合、ドライバICに含まれる信号生成回路は定格を越えない信号電位Vsig を生成するために通常の耐圧を有する一方、出力回路は定格を越える第1固定電位VssH に対処するため高耐圧化されている。 Specifically, the horizontal selector 3 first supplies a high-level first fixed potential V ssH , and then switches to a low-level second fixed potential V ssL to enable a preparatory operation. The correction operation is performed in a state where the fixed potential V ssL is maintained, and then the sampling operation is performed by switching to the signal potential V sig . The horizontal selector 3 as described above is composed of a driver IC, a signal generating circuit for generating a signal potential V sig, first fixed potential V ssH and second fixed potential to the signal potential V sig output from the signal generating circuit And an output circuit that inserts V ssL and synthesizes a video signal in which the first fixed potential V ssH , the second fixed potential V ssL, and the signal potential V sig are switched, and outputs the synthesized video signal to each signal line SL. Preferably, the driver IC constituting the horizontal selector 3 outputs a video signal obtained by synthesizing the signal potential V sig not exceeding the normal rating and the first fixed potential V ssH exceeding the rating. In this case, the signal generation circuit included in the driver IC has a normal breakdown voltage to generate the signal potential V sig that does not exceed the rating, while the output circuit has a high breakdown voltage to cope with the first fixed potential V ssH that exceeds the rating. It has become.

駆動用トランジスタTrdは、その出力電流Idsがしきい値電圧Vthに加えてチャネル領域のキャリア移動度μに対しても依存性を有する。この場合、ライトスキャナ4とドライブスキャナ5とにより構成されるスキャナ部は、水平走査期間(1H)に第2走査線DSに制御信号を出力してさらにスイッチングトランジスタTr4を制御し、出力電流Idsのキャリア移動度μに対する依存性を打ち消すために、信号電位Vsig がサンプリングされている状態で駆動用トランジスタTrdから出力電流Idsを取り出し、これを保持容量Cs に負帰還して入力電圧Vgsを補正する動作を実行する。 In the driving transistor Trd, the output current I ds has dependency on the carrier mobility μ in the channel region in addition to the threshold voltage V th . In this case, the scanner unit constituted by the write scanner 4 and the drive scanner 5 outputs a control signal to the second scanning line DS in the horizontal scanning period (1H), further controls the switching transistor Tr4, and outputs an output current I ds. In order to cancel the dependence on the carrier mobility μ, the output current I ds is taken out from the driving transistor Trd while the signal potential V sig is sampled, and this is negatively fed back to the holding capacitor C s to input voltage V Execute the operation to correct gs .

図6は、図5に示す表示装置から画素2の部分を取り出した模式図である。理解を容易にするため、サンプリング用トランジスタTr1によってサンプリングされる映像信号Vsig や駆動用トランジスタTrdの入力電圧Vgsおよび出力電流Ids、さらには発光素子ELが有する容量成分Coledなどを書き加えてある。また、各トランジスタのゲートに接続される走査線WS、DSも書き込んである。この画素2は水平走査期間(1H)内にVth補正準備動作と、実際の補正動作と信号電位サンプリング動作とを行う。これにより、画素2は3個のトランジスタTr1、Tr4、Trdと1個の保持容量Cs と1個の発光素子ELとにより構成可能である。図1に示した参考例の表示装置におけるVth補正機能を組み込んだ画素回路に比べ、少なくともトランジスタを2個削減可能である。これにより、電源ラインやゲートラインを削減することができ、パネルの歩留まりの改善を図ることができる。また、画素2のレイアウトを簡素化することができ、高精細化も可能である。 FIG. 6 is a schematic view of the pixel 2 portion extracted from the display device shown in FIG. In order to facilitate understanding, the video signal V sig sampled by the sampling transistor Tr1, the input voltage V gs and output current I ds of the driving transistor Trd, and the capacitance component C oled of the light emitting element EL are added. It is. The scanning lines WS and DS connected to the gates of the transistors are also written. The pixel 2 performs a V th correction preparation operation, an actual correction operation, and a signal potential sampling operation within the horizontal scanning period (1H). Thus, the pixel 2 can be configured by the three transistors Tr1, Tr4, Trd and one of the storage capacitor C s and one light emitting element EL. Compared to the pixel circuit incorporating the Vth correction function in the display device of the reference example shown in FIG. 1, at least two transistors can be reduced. Thereby, power supply lines and gate lines can be reduced, and the yield of the panel can be improved. Further, the layout of the pixel 2 can be simplified, and high definition can be achieved.

図7は、図5および図6に示した画素のタイミングチャートである。図7を参照して、図5および図6に示した画素2の動作を具体的かつ詳細に説明する。図7は、時間軸Tに沿って各走査線WS、DSに印加される制御信号の波形を表してある。表記を簡略化するため、制御信号も対応する走査線の符号と同じ符号で示してある。併せて、信号線に印加される映像信号の波形も時間軸Tに沿って示してある。図7に示すように、この映像信号は各水平走査期間(1H)内で、高電位VssH 、低電位VssL 、信号電位Vsig と順に切換る。トランジスタTr1はnチャネル型であるので、走査線WSがハイレベルのときオンし、ローレベルのときオフする。一方、トランジスタTr4はpチャネル型であるので、走査線DSがハイレベルのときオフし、ローレベルのときオンする。なお、このタイミングチャートは、各制御信号WS、DSの波形や映像信号の波形とともに、駆動用トランジスタTrdのゲートGの電位変化およびソースSの電位変化も表してある。 FIG. 7 is a timing chart of the pixels shown in FIGS. 5 and 6. With reference to FIG. 7, the operation of the pixel 2 shown in FIG. 5 and FIG. 6 will be described specifically and in detail. FIG. 7 shows the waveforms of control signals applied to the scanning lines WS and DS along the time axis T. In order to simplify the notation, the control signals are also denoted by the same reference numerals as the corresponding scanning lines. In addition, the waveform of the video signal applied to the signal line is also shown along the time axis T. As shown in FIG. 7, this video signal is switched in sequence to a high potential V ssH , a low potential V ssL , and a signal potential V sig within each horizontal scanning period (1H). Since the transistor Tr1 is an n-channel type, it is turned on when the scanning line WS is at a high level and turned off when it is at a low level. On the other hand, since the transistor Tr4 is a p-channel type, it is turned off when the scanning line DS is at a high level and turned on when it is at a low level. This timing chart also shows the change in the potential of the gate G and the change in the potential of the source S of the drive transistor Trd, along with the waveforms of the control signals WS and DS and the waveform of the video signal.

図7のタイミングチャートではタイミングT1〜T8までを1フィールド(1f)としてある。1フィールドの間に画素アレイ部1の各行が一回順次走査される。タイミングチャートは、1行分の画素に印加される各制御信号WS、DSの波形を表してある。   In the timing chart of FIG. 7, timings T1 to T8 are defined as one field (1f). Each row of the pixel array unit 1 is sequentially scanned once during one field. The timing chart shows the waveforms of the control signals WS and DS applied to one row of pixels.

初めにタイミングT1で、スイッチングトランジスタTr4をオフして非発光とする。このとき、駆動用トランジスタTrdのソース電位はVccからの電源供給がないので、発光素子ELのカットオフ電圧VthELまで下げられる。 First, at timing T1, the switching transistor Tr4 is turned off to emit no light. At this time, the source potential of the driving transistor Trd is because there is no power supply from V cc, is lowered to the cut-off voltage V thEL of the light-emitting device EL.

次にタイミングT2で、サンプリングトランジスタTr1をオンする。ただし、この前に、信号線電圧をVssH まで上げておく方が、書き込み時間を短くすることができるので好ましい。サンプリング用トランジスタTr1をオンすることで駆動用トランジスタTrdのゲート電位はVssH が書き込まれる。このとき、保持容量Cs を介してソース電位にカップリングが入り、ソース電位は上昇する。ソースSの電位は一度上昇するが、発光素子ELを介して放電されるので、再度ソース電圧はVthELになる。このとき、ゲート電圧はVssH のままである。 Next, at timing T2, the sampling transistor Tr1 is turned on. However, it is preferable to increase the signal line voltage to V ssH before this time because the writing time can be shortened. By turning on the sampling transistor Tr1, V ssH is written as the gate potential of the driving transistor Trd. At this time, coupling enters the source potential via the storage capacitor C s and the source potential rises. Although the potential of the source S rises once, it is discharged through the light emitting element EL, so that the source voltage becomes V thEL again. At this time, the gate voltage remains V ssH .

次にタイミングTaで、サンプリング用トランジスタTr1をオンしたまま、信号電圧をVssL に変化させる。この電位変化が保持容量Cs を介してソース電位にカップリングされる。このときのカップリング量は、Cs /(Cs +Coled)×(VssH −VssL )にて求められる。このとき、ゲート電位はVssL 、ソース電位はVthEL−Cs /(Cs +Coled)×(VssH −VssL )で表される。ここでマイナスバイアスを入れたために、ソース電圧はVthELよりも小さくなり、発光素子ELはカットオフする。ここで、ソース電位は、この後のVth補正や移動度補正終了後も発光素子ELがカットオフし続ける電位に設定することが望ましい。また、このVgd>Vthとなるようにカップリングを入れることでVth補正の準備を行うことができる。以上により、トランジスタや電源ライン、ゲートラインを削減した回路においてもVth補正準備を行うことができる。すなわち、タイミングT2〜Taは補正準備期間に含まれる。 Next, at the timing Ta, the signal voltage is changed to V ssL while the sampling transistor Tr1 is turned on. This potential change is coupled to a source potential via a storage capacitor C s. The amount of coupling at this time is determined by C s / (C s + C oled ) × (V ssH −V ssL ). At this time, the gate potential is expressed as V ssL , and the source potential is expressed as V thEL −C s / (C s + C oled ) × (V ssH −V ssL ). Since a negative bias is applied here, the source voltage becomes lower than V thEL and the light emitting element EL is cut off. Here, the source potential is desirably set to a potential at which the light emitting element EL continues to be cut off after the subsequent Vth correction and mobility correction. Further, by preparing coupling so that V gd > V th , preparation for V th correction can be made. As described above, V th correction preparation can be performed even in a circuit in which transistors, power supply lines, and gate lines are reduced. That is, the timings T2 to Ta are included in the correction preparation period.

この後、タイミングT3でゲートGをVssL に保持した状態のままスイッチングトランジスタTr4をオンすると、駆動用トランジスタTrdに電流が流れて、参考例の表示装置と同様にVth補正が行われる。駆動用トランジスタTrdがカットオフするまで電流が流れ、カットオフすると駆動用トランジスタTrdのソース電位はVssL −Vthとなる。ここで、VssL −Vth<VthELとする必要がある。 Thereafter, when the switching transistor Tr4 is turned on with the gate G held at V ssL at the timing T3, a current flows through the driving transistor Trd, and Vth correction is performed as in the display device of the reference example. A current flows until the driving transistor Trd is cut off. When the driving transistor Trd is cut off, the source potential of the driving transistor Trd becomes V ssL −V th . Here, it is necessary to satisfy V ssL −V th <V thEL .

この後、タイミングT4で、スイッチングトランジスタTr4をオフしてVth補正は終了する。すなわち、タイミングT3〜T4はVth補正期間である。
このようにタイミングT3〜T4でVth補正を行った後、タイミングT5に至って信号線の電位がVssL からVsig に変化する。これにより、映像信号の信号電位Vsig が保持容量Cs に書き込まれる。発光素子ELの等価容量Coledに比べて保持容量Cs は十分に小さい。この結果、信号電位Vsig のほとんど大部分が保持容量Cs に書き込まれる。従って、駆動用トランジスタTrdのゲートGとソースSと間の電圧Vgsは、先に検出保持されたVthと今回サンプリングされたVsig を加えたレベル(Vsig +Vth)となる。すなわち、駆動用トランジスタTrdに対する入力電圧VgsはVsig +Vthとなる。この信号電圧Vsig のサンプリングは制御信号WSがローレベルに戻るタイミングT7まで行われる。すなわち、タイミングT5〜T7がサンプリング期間に相当する。
Thereafter, at timing T4, the switching transistor Tr4 is turned off, and the Vth correction ends. That is, the timings T3 to T4 are the Vth correction period.
After performing Vth correction at timings T3 to T4 in this way, the potential of the signal line changes from V ssL to V sig at timing T5. Thereby, the signal potential V sig of the video signal is written in the storage capacitor C s . The holding capacity C s is sufficiently smaller than the equivalent capacity C oled of the light emitting element EL. As a result, most of the signal potential V sig is written into the storage capacitor C s . Therefore, the voltage V gs between the gate G and the source S of the driving transistor Trd becomes a level (V sig + V th ) obtained by adding V th previously detected and held and V sig sampled this time. That is, the input voltage V gs for the driving transistor Trd is V sig + V th . The signal voltage V sig is sampled until timing T7 when the control signal WS returns to the low level. That is, timings T5 to T7 correspond to the sampling period.

この表示装置の画素2は、上述のしきい値電圧Vthの補正に加え、移動度μの補正も行っている。移動度μの補正はタイミングT6〜T7で行われる。この点については後に詳細に説明する。結論として、タイミングチャートに示すように、補正量ΔVが入力電圧Vgsから差し引かれる。 The pixel 2 of this display device also corrects the mobility μ in addition to the correction of the threshold voltage V th described above. The mobility μ is corrected at timings T6 to T7. This point will be described in detail later. In conclusion, as shown in the timing chart, the correction amount ΔV is subtracted from the input voltage V gs .

タイミングT7になると、制御信号WSがローレベルとなり、サンプリング用トランジスタTr1がオフする。この結果、駆動用トランジスタTrdのゲートGは信号線SLから切り離される。映像信号Vsig の印加が解除されるので、駆動用トランジスタTrdのゲート電位(G)は上昇可能となり、ソース電位(S)とともに上昇していく。その間、保持容量Cs に保持されたゲート/ソース間電圧Vgsは(Vsig −ΔV+Vth)の値を維持する。ソース電位(S)の上昇に伴い、発光素子ELの逆バイアス状態は解消されるので、出力電流Idsの流入により発光素子ELは実際に発光を開始する。このときのドレイン電流Ids対ゲート電圧Vgsの関係は、(2)式のように与えられる。この(2)式からVthの項がキャンセルされており、発光素子ELに供給される出力電流Idsは駆動用トランジスタTrdのしきい値電圧Vthに依存しないことが分かる。基本的にドレイン電流Idsは映像信号の信号電圧Vsig によって決まる。言い換えると、発光素子ELは映像信号Vsig に応じた輝度で発光することになる。その際、Vsig は帰還量ΔVで補正されている。この補正量ΔVは丁度、(2)式の係数部に位置する移動度μの効果を打ち消すように働く。従って、出力電流Idsは実質的に映像信号Vsig のみに依存することになる。 At timing T7, the control signal WS becomes low level, and the sampling transistor Tr1 is turned off. As a result, the gate G of the driving transistor Trd is disconnected from the signal line SL. Since the application of the video signal V sig is cancelled, the gate potential (G) of the driving transistor Trd can be increased and increases with the source potential (S). Meanwhile, the gate / source voltage V gs held in the holding capacitor C s maintains the value of (V sig −ΔV + V th ). As the source potential (S) rises, the reverse bias state of the light emitting element EL is canceled, so that the light emitting element EL actually starts to emit light by the inflow of the output current I ds . The relationship between the drain current I ds and the gate voltage V gs at this time is given by the equation (2). From this equation (2), it can be seen that the term V th is canceled and the output current I ds supplied to the light emitting element EL does not depend on the threshold voltage V th of the driving transistor Trd. Basically, the drain current I ds is determined by the signal voltage V sig of the video signal. In other words, the light emitting element EL emits light with a luminance corresponding to the video signal V sig . At that time, V sig is corrected by the feedback amount ΔV. This correction amount ΔV just works to cancel the effect of the mobility μ located in the coefficient part of the equation (2). Therefore, the output current I ds substantially depends only on the video signal V sig .

最後にタイミングT8に至ると制御信号DSがハイレベルとなってスイッチングトランジスタTr4がオフし、発光が終了するとともに当該フィールドが終わる。この後次のフィールドに移って再び補正準備動作、Vth補正動作、移動度補正動作および発光動作が繰り返されることになる。 Finally, when the timing T8 is reached, the control signal DS becomes high level, the switching transistor Tr4 is turned off, the light emission ends, and the field ends. Thereafter, the process proceeds to the next field, and the correction preparation operation, the V th correction operation, the mobility correction operation, and the light emission operation are repeated again.

図8は移動度補正期間T6−T7における画素2の状態を示す回路図である。図8に示すように、移動度補正期間T6−T7では、サンプリング用トランジスタTr1およびスイッチングトランジスタTr4がオンしている一方、残りのスイッチングトランジスタTr3がオフしている。この状態で駆動用トランジスタTr4のソース電位(S)はVssL −Vthである。このソース電位Sは発光素子ELのアノード電位でもある。上述のようにVssL −Vth<VthELと設定しておくことで、発光素子ELは逆バイアス状態におかれ、ダイオード特性ではなく単純な容量特性を示すことになる。従って、駆動用トランジスタTrdに流れる電流Idsは保持容量Cs と発光素子ELの等価容量Coledとの合成容量C=Cs +Coledに流れ込むことになる。言い換えると、ドレイン電流Idsの一部が保持容量Cs に負帰還され、移動度の補正が行われる。 FIG. 8 is a circuit diagram showing a state of the pixel 2 in the mobility correction period T6-T7. As shown in FIG. 8, in the mobility correction period T6-T7, the sampling transistor Tr1 and the switching transistor Tr4 are turned on, while the remaining switching transistors Tr3 are turned off. In this state, the source potential (S) of the driving transistor Tr4 is V ssL −V th . This source potential S is also the anode potential of the light emitting element EL. By setting V ssL −V th <V thEL as described above, the light emitting element EL is placed in a reverse bias state and exhibits simple capacitance characteristics instead of diode characteristics. Accordingly, the current I ds flowing through the driving transistor Trd flows into the combined capacitance C = C s + C oled of the holding capacitor C s and the equivalent capacitance C oled of the light emitting element EL. In other words, a part of the drain current I ds is negatively fed back to the storage capacitor C s and the mobility is corrected.

図9は上述の(2)式をグラフ化したものであり、縦軸にIdsを取り横軸にVsig を取ってある。このグラフの下方に(2)式も併せて示してある。図9のグラフは、画素1と画素2とを比較した状態で特性カーブを描いてある。画素1に含まれる駆動用トランジスタの移動度μは相対的に大きい。逆に、画素2に含まれる駆動用トランジスタの移動度μは相対的に小さい。このように駆動用トランジスタを多結晶シリコン薄膜トランジスタなどで構成した場合、画素間で移動度μがばらつくことは避けられない。例えば、画素1、2に同レベルの映像信号Vsig を書き込んだ場合、何ら移動度の補正を行わないと、移動度μの大きい画素1に流れる出力電流Ids1 ´は、移動度μの小さい画素2に流れる出力電流Ids2 ´に比べて大きな差が生じてしまう。このように移動度μのばらつきに起因して出力電流Idsの間に大きな差が生じるので、画面のユニフォーミティを損なうことになる。 FIG. 9 is a graph of the above equation (2), where I ds is on the vertical axis and V sig is on the horizontal axis. The formula (2) is also shown below the graph. In the graph of FIG. 9, a characteristic curve is drawn in a state where the pixel 1 and the pixel 2 are compared. The mobility μ of the driving transistor included in the pixel 1 is relatively large. On the contrary, the mobility μ of the driving transistor included in the pixel 2 is relatively small. Thus, when the driving transistor is formed of a polycrystalline silicon thin film transistor or the like, it is inevitable that the mobility μ varies between pixels. For example, when the video signal V sig of the same level is written in the pixels 1 and 2, the output current I ds1 ′ flowing in the pixel 1 having the high mobility μ is small in the mobility μ without any mobility correction. A large difference is generated as compared with the output current I ds2 ′ flowing through the pixel 2. As described above, a large difference is generated between the output currents I ds due to the variation in the mobility μ, so that the uniformity of the screen is impaired.

そこで、この表示装置では、出力電流Idsを入力電圧側に負帰還させることで移動度μのばらつきをキャンセルしている。(2)式から明らかなように、移動度μが大きいと出力電流Idsが大きくなる。従って、負帰還量ΔVは移動度μが大きいほど大きくなる。図9のグラフに示すように、移動度μの大きな画素1の負帰還量ΔV1は移動度μの小さな画素2の負帰還量ΔV2に比べて大きい。従って、移動度μが大きいほど負帰還が大きくかかることとなるため、移動度μのばらつきを抑制することが可能である。図9に示すように、移動度μの大きな画素1でΔV1の補正をかけると、出力電流はIds1 ´からIds1 まで大きく下降する。一方、移動度μの小さな画素2の補正量ΔV2は小さいので、出力電流Ids2 ´はIds2 までそれ程大きく下降しない。結果的に、Ids1 とIds2 はほぼ等しくなり、移動度μのばらつきがキャンセルされる。この移動度μのばらつきのキャンセルは黒レベルから白レベルまでVsig の全範囲で行われるので、画面のユニフォーミティは極めて高くなる。以上をまとめると、移動度μの異なる画素1と画素2とがあった場合、移動度μの大きい画素1の補正量ΔV1は移動度μの小さい画素2の補正量ΔV2に対して小さくなる。つまり、移動度μが大きいほどΔVが大きく、Idsの減少値は大きくなる。これにより移動度μの異なる画素の電流値は均一化され、移動度μのばらつきを補正することができる。 Therefore, in this display device, the variation in mobility μ is canceled by negatively feeding back the output current I ds to the input voltage side. As apparent from the equation (2), the output current I ds increases when the mobility μ is large. Therefore, the negative feedback amount ΔV increases as the mobility μ increases. As shown in the graph of FIG. 9, the negative feedback amount ΔV1 of the pixel 1 having a high mobility μ is larger than the negative feedback amount ΔV2 of the pixel 2 having a low mobility μ. Therefore, the larger the mobility μ is, the more negative feedback is applied, so that the variation in mobility μ can be suppressed. As shown in FIG. 9, when applying a correction of the mobility in large pixel 1 mu [Delta] V1, the output current is large drops from I ds1 'to I ds1. On the other hand, since the correction amount ΔV2 of the pixel 2 having the low mobility μ is small, the output current I ds2 ′ does not decrease so much to I ds2 . Consequently, I ds1 and I ds2 is approximately equal, the variation in the mobility μ is canceled. Since the cancellation of the variation in mobility μ is performed in the entire range of V sig from the black level to the white level, the uniformity of the screen becomes extremely high. In summary, when there are a pixel 1 and a pixel 2 having different mobility μ, the correction amount ΔV1 of the pixel 1 having a high mobility μ is smaller than the correction amount ΔV2 of the pixel 2 having a low mobility μ. That is, as the mobility μ increases, ΔV increases and the decrease value of I ds increases. As a result, the current values of the pixels having different mobility μ are made uniform, and variations in mobility μ can be corrected.

以下、参考のため、図10を参照して、上述の移動度補正の数値解析を行う。図10に示すように、トランジスタTr1およびTr4がオンした状態で、駆動用トランジスタTrdのソース電位を変数Vに取って解析を行う。駆動用トランジスタTrdのソース電位(S)をVとすると、駆動用トランジスタTrdを流れるドレイン電流Idsは次の(3)式に示すとおりである。

Figure 2008286905
Hereinafter, for reference, numerical analysis of the mobility correction described above is performed with reference to FIG. As shown in FIG. 10, the analysis is performed by taking the source potential of the driving transistor Trd as a variable V while the transistors Tr1 and Tr4 are turned on. Assuming that the source potential (S) of the driving transistor Trd is V, the drain current I ds flowing through the driving transistor Trd is as shown in the following equation (3).
Figure 2008286905

また、ドレイン電流Idsと容量C(=Cs +Coled)の関係により、以下の(4)式に示すようにIds=dQ/dt=CdV/dtが成り立つ。

Figure 2008286905
In addition, I ds = dQ / dt = CdV / dt is established as shown in the following equation (4) based on the relationship between the drain current I ds and the capacitance C (= C s + C oled ).
Figure 2008286905

(4)式に(3)式を代入して両辺を積分する。ここで、ソース電圧Vの初期状態は−Vthであり、移動度ばらつき補正時間(T6−T7)をtとする。この微分方程式を解くと、移動度補正時間tに対する画素電流が次の(5)式のように与えられる。

Figure 2008286905
Integrate both sides by substituting equation (3) into equation (4). Here, the initial state of the source voltage V is -V th, the mobility variation correction time (T6-T7) and t. When this differential equation is solved, the pixel current with respect to the mobility correction time t is given by the following equation (5).
Figure 2008286905

図11は、(5)式をグラフ化した図であり、縦軸に出力電流Idsを取り、横軸に映像信号Vsig を取ってある。図11においては、パラメータとして移動度補正期間t=0μs、2.5μsおよび5μsの場合を設定している。さらに、移動度μもパラメータとして比較的大きい場合1.2μと比較的小さい場合0.8μとをパラメータにとってある。t=0μsとして実質的に移動度補正をかけない場合に比べ、t=2.5μsでは移動度ばらつきに対する補正が十分にかかっていることがわかる。移動度補正なしではIdsに40%のばらつきがあったものが、移動度補正をかけると10%以下に抑えられる。ただし、t=5μsとして補正期間を長くすると逆に移動度μの違いによる出力電流Idsのばらつきが大きくなってしまう。このように、適切な移動度補正をかけるために、tは最適な値に設定する必要がある。図11に示すグラフの場合、最適値はt=2.5μsの近辺である。 FIG. 11 is a graph of the expression (5), in which the vertical axis represents the output current I ds and the horizontal axis represents the video signal V sig . In FIG. 11, mobility correction periods t = 0 μs, 2.5 μs, and 5 μs are set as parameters. Further, when the mobility μ is a relatively large parameter, the parameter is 1.2 μ and the relatively small value is 0.8 μ. It can be seen that the mobility variation is sufficiently corrected at t = 2.5 μs as compared to the case where the mobility correction is not substantially applied at t = 0 μs. Without mobility correction, Ids with 40% variation can be suppressed to 10% or less when mobility correction is applied. However, if t = 5 μs and the correction period is lengthened, the output current I ds varies greatly due to the difference in mobility μ. Thus, in order to perform appropriate mobility correction, it is necessary to set t to an optimal value. In the case of the graph shown in FIG. 11, the optimum value is in the vicinity of t = 2.5 μs.

上述のような回路構成を有するこの表示装置において、画素2に含まれる素子のうち特に、薄膜トランジスタからなる駆動用トランジスタTrdおよび保持容量Cs の部分の構造を図12に示す。図12に示すように、ガラス基板51上に、一層目の配線材料により、駆動用トランジスタTrdのゲート配線52および保持容量Cs の一方の電極53が設けられている。ゲート配線52および電極53の端部を覆うようにゲート絶縁膜54が設けられている。駆動用トランジスタ部の上の部分におけるゲート絶縁膜54上には所定形状の多結晶シリコン膜55が設けられている。図示は省略するが、多結晶シリコン膜55中には、ゲート配線52に対して自己整合的にソース領域およびドレイン領域が形成されている。ゲート配線52からなるゲート電極とこれらのソース領域およびドレイン領域とにより、駆動用トランジスタTrdとしてのボトムゲート型多結晶シリコン薄膜トランジスタが構成されている。多結晶シリコン膜55およびゲート絶縁膜54を覆うように層間絶縁膜56が設けられている。電極53の上の部分における層間絶縁膜56にはコンタクトホール57が設けられている。さらに、層間絶縁膜56の上およびコンタクトホール57の部分の電極53の上に誘電体膜58が設けられている。保持容量部の上の部分における誘電体膜58上に二層目の配線材料により電極59が設けられている。この電極59と電極53との間に誘電体膜58を挟んだ構造により保持容量Cs が構成されている。層間絶縁膜56および誘電体膜58には、多結晶シリコン膜55中に形成されたソース領域およびドレイン領域の上の部分にコンタクトホール60、61が設けられている。そして、これらのコンタクトホール60、61を通じて、二層目の配線材料により、配線62、63が形成されている。
図示および説明は省略するが、実際には、例えば、上述の配線62、63や電極59の上に層間絶縁膜が設けられ、その上にアノード電極、ホール注入層、ホール輸送層、発光層、電子輸送層、カソード電極などが順次積層されて有機EL素子からなる発光素子3Dが形成され、さらにその上にパッシベーション膜が形成され、その上に接着剤を介して封止基板が形成されるが、これらは従来公知のものを用いることができる。
In the display device having the circuit configuration as described above, in particular among the elements included in the pixel 2, the structure of a portion of the driving transistor Trd and the storage capacitor C s consisting TFT shown in FIG. 12. As shown in FIG. 12, the gate wiring 52 of the driving transistor Trd and one electrode 53 of the storage capacitor C s are provided on the glass substrate 51 by the first-layer wiring material. A gate insulating film 54 is provided so as to cover the end portions of the gate wiring 52 and the electrode 53. A polycrystalline silicon film 55 having a predetermined shape is provided on the gate insulating film 54 in the portion above the driving transistor portion. Although not shown, a source region and a drain region are formed in the polycrystalline silicon film 55 in a self-aligned manner with respect to the gate wiring 52. The gate electrode formed of the gate wiring 52 and these source region and drain region constitute a bottom gate type polycrystalline silicon thin film transistor as the driving transistor Trd. An interlayer insulating film 56 is provided so as to cover the polycrystalline silicon film 55 and the gate insulating film 54. A contact hole 57 is provided in the interlayer insulating film 56 in the portion above the electrode 53. Further, a dielectric film 58 is provided on the interlayer insulating film 56 and on the electrode 53 in the contact hole 57 portion. An electrode 59 is provided on the dielectric film 58 in the upper portion of the storage capacitor portion by using a second-layer wiring material. The storage capacitor C s is configured by a structure in which the dielectric film 58 is sandwiched between the electrode 59 and the electrode 53. In the interlayer insulating film 56 and the dielectric film 58, contact holes 60 and 61 are provided in portions above the source region and the drain region formed in the polycrystalline silicon film 55. Then, wirings 62 and 63 are formed of the second-layer wiring material through these contact holes 60 and 61.
Although illustration and description are omitted, actually, for example, an interlayer insulating film is provided on the wirings 62 and 63 and the electrode 59 described above, and an anode electrode, a hole injection layer, a hole transport layer, a light emitting layer, A light emitting element 3D composed of an organic EL element is formed by sequentially stacking an electron transport layer, a cathode electrode, and the like, and further a passivation film is formed thereon, and a sealing substrate is formed thereon via an adhesive. These can be conventionally known ones.

上述のように、この表示装置においては、画素2の駆動用トランジスタTrdのゲート絶縁膜54と保持容量Cs を構成する誘電体膜58とが互いに独立に形成されている。このため、ゲート絶縁膜54の材料および厚さは駆動用トランジスタTrdに要求されるトランジスタ特性に応じて最適化することができるとともに、保持容量Cs を構成する誘電体膜58の材料および厚さも、ゲート絶縁膜54とは独立に、保持容量Cs の形成に使用することができる面積に応じて十分な保持容量を確保することができるように最適化することができる。すなわち、画素2のピッチが小さくなって保持容量Cs の形成に使用することができる面積を十分に確保することができない場合には、誘電体膜58の材料としてゲート絶縁膜54の材料より誘電率が高いものを用いたり、誘電体膜58の厚さをゲート絶縁膜54より小さくしたりすることにより、十分な保持容量を確保することができる。具体的には、例えば、ゲート絶縁膜54として酸化シリコン膜/窒化シリコン膜の2層膜を用いる一方、誘電体膜58として酸化シリコン膜より誘電率が大きい窒化シリコン膜、チタン酸ストロンチウム(STO)膜、チタン酸ジルコン酸鉛(PZT)膜、五酸化タンタル(Ta2 5 )膜などを用いることにより、小さな面積でも十分に大きな保持容量Cs を確保することができる。 As described above, in this display device, the gate insulating film 54 of the driving transistor Trd of the pixel 2 and the dielectric film 58 constituting the storage capacitor C s are formed independently of each other. Therefore, the material and thickness of the gate insulating film 54 can be optimized according to the transistor characteristics required for the driving transistor Trd, and the material and thickness of the dielectric film 58 constituting the storage capacitor C s can also be optimized. Independent of the gate insulating film 54, the storage capacity C s can be optimized so that a sufficient storage capacity can be ensured according to the area that can be used. That is, when the pitch of the pixels 2 is reduced and an area that can be used for forming the storage capacitor C s cannot be secured sufficiently, the dielectric film 58 is made more dielectric than the gate insulating film 54. A sufficient storage capacity can be ensured by using a material having a high rate or by making the thickness of the dielectric film 58 smaller than that of the gate insulating film 54. Specifically, for example, a silicon oxide film / silicon nitride film, which is a two-layer film, is used as the gate insulating film 54, while a silicon nitride film having a dielectric constant larger than that of the silicon oxide film, strontium titanate (STO), as the dielectric film 58. By using a film, a lead zirconate titanate (PZT) film, a tantalum pentoxide (Ta 2 O 5 ) film, etc., a sufficiently large storage capacity C s can be secured even in a small area.

以上のように、この表示装置によれば、画面の高精細化に伴い画素2のピッチが小さくなっても、画素2に含まれる薄膜トランジスタからなる駆動用トランジスタTrdのトランジスタ特性を変えることなく、十分な大きさの保持容量Cs を確保することができ、高品質の映像を表示することができる。また、この表示装置においては、ゲート電圧を高電圧から低電圧に変化させることによるVth補正準備や、Vth補正動作を1水平走査期間内に行い、その後同一水平走査期間内にて映像信号を書き込むようにしている。この動作により、従来必要であった3種類の電源を信号線に共有化することで電源ラインやスイッチングトランジスタ、そのゲートラインなどを削減することができ、3トランジスタ1容量の画素回路を構成することができる。以上により、パネルの歩留まりの向上を図ることができる。また、画素に含まれる素子などの削減により画素の面積を小さくすることできるので、高精細化も可能となる。なお、この表示装置では、サンプリング用トランジスタTr1をオンした状態でスイッチングトランジスタTr4をオンして移動度補正をかけているが、サンプリング用トランジスタTr1とスイッチングトランジスタTr4とをノンオーバーラップにして移動度補正を行わない単純なVth補正動作においても、同様に配線やトランジスタの削減は可能である。また、この表示装置では、駆動用トランジスタTrd以外のスイッチングトランジスタにはnチャネル型トランジスタを用いたが、各トランジスタの特性はnチャネル型でもpチャネル型でも構わない。 As described above, according to this display device, even when the pitch of the pixels 2 is reduced as the screen becomes higher definition, the transistor characteristics of the driving transistor Trd formed of the thin film transistors included in the pixels 2 are sufficiently changed. A large storage capacity C s can be secured, and a high-quality video can be displayed. In this display device, the V th correction preparation by changing the gate voltage from the high voltage to the low voltage and the V th correction operation are performed within one horizontal scanning period, and then the video signal is transmitted within the same horizontal scanning period. To write. With this operation, the power lines, switching transistors, gate lines, and the like can be reduced by sharing the three types of power sources, which have been required in the past, with the signal lines, and a pixel circuit having three transistors and one capacity can be configured. Can do. As described above, the yield of the panel can be improved. Further, since the area of the pixel can be reduced by reducing elements included in the pixel, high definition can be achieved. In this display device, the mobility correction is performed by turning on the switching transistor Tr4 while the sampling transistor Tr1 is turned on. However, the mobility correction is performed by making the sampling transistor Tr1 and the switching transistor Tr4 non-overlapping. Even in a simple V th correction operation without performing the above , the number of wirings and transistors can be similarly reduced. In this display device, n-channel transistors are used as switching transistors other than the driving transistor Trd. However, the characteristics of each transistor may be n-channel or p-channel.

次に、この発明の第2の実施形態によるアクティブマトリクス型表示装置について説明する。
この第2の実施形態においては、特に表示装置の信号部(水平セレクタ)を構成するデータドライバに特徴を有する。すなわち、この第2の実施形態においては、表示装置の列方向に配置され、画像データの表示に用いられるデータドライバにおいて、画像データを表す信号電位と画素制御用の固定電位とを切り換えて出力することを可能にし、かつこの画素制御用の固定電位が、一般的なデータドライバの最大定格電圧よりも高い電圧振幅を要求する場合、出力端子部分近くにある画像データ用信号電位と画素制御用固定電位を切り換えるスイッチ機能部分だけを高耐圧化することで、ドライバの製造プロセスにおいて、高耐圧化プロセスへの変更、回路サイズの変更、端子の広ピッチ化などを必要とせずに必要な機能を実現することを可能とする。
Next explained is an active matrix display device according to the second embodiment of the invention.
The second embodiment is particularly characterized by a data driver that constitutes a signal unit (horizontal selector) of the display device. That is, in the second embodiment, a signal driver arranged in the column direction of the display device and used for displaying image data switches between a signal potential representing image data and a fixed potential for pixel control and outputs the result. When the fixed potential for pixel control requires a voltage amplitude higher than the maximum rated voltage of a general data driver, the signal potential for image data near the output terminal and the fixed potential for pixel control By increasing the breakdown voltage of only the switch function part that switches the potential, the necessary functions can be realized in the driver manufacturing process without changing to a higher breakdown voltage process, changing the circuit size, or increasing the pin pitch. It is possible to do.

図13AおよびBにデータ信号線に画像データを表す信号電位と画素制御用の固定電位を混在させた表示装置の画素(図13A)および駆動波形(図13B)の例を示す。図13Aに示す画素2は、3個のトランジスタと1個の保持容量Cs と、1個の発光素子ELとにより構成されており、図5に示す第1の実施形態による表示装置の画素2を一般化したものである。映像信号Vsig はデータ信号線SLから供給される。この信号Vsig の電圧値によって、駆動用トランジスタTrdを駆動し、所望の明るさで発光素子ELを発光させる。この表示装置においては、この際に駆動用トランジスタTrdの特性ばらつきが直接画質に影響するため、保持容量Cs を利用して、補正期間中にこのばらつきを補正する動作を行う。この補正動作を行う際に、走査パルスWAと走査パルスDSとの駆動波形を利用してデータ信号線SLから制御用の固定電位Vstを画素2に送り込む。通常の表示装置においては画像データ系の信号線と駆動制御系の信号線とは互いに分離されており、制御系の信号を入力する際には別な配線を配置し、別な走査パルスを用いる。しかしながら、それによって画素2内の素子数が増加すると、トランジスタ欠陥による歩留まり悪化や、一つの画素2に必要とする面積が増えることから、物理的な解像度の低下などの悪影響が考えられるため、画素2の素子数を極力少なくし、駆動用トランジスタTrdの特性ばらつきを補正するためにはデータ信号線SLから、画像データに対応した信号電位Vpcと画素2の制御用の固定電位Vstをサンプリング時および補正時に分けて送信する必要がある。 13A and 13B show an example of a pixel (FIG. 13A) and a drive waveform (FIG. 13B) of a display device in which a signal potential representing image data and a fixed potential for pixel control are mixed on a data signal line. The pixel 2 shown in FIG. 13A includes three transistors, one storage capacitor C s , and one light emitting element EL. The pixel 2 of the display device according to the first embodiment shown in FIG. Is generalized. The video signal V sig is supplied from the data signal line SL. The driving transistor Trd is driven by the voltage value of the signal V sig to cause the light emitting element EL to emit light with a desired brightness. In this display device, since the characteristic variation of the driving transistor Trd directly affects the image quality at this time, the storage capacitor C s is used to correct this variation during the correction period. When performing this correction operation, a fixed potential V st for control is sent to the pixel 2 from the data signal line SL using the drive waveforms of the scan pulse WA and the scan pulse DS. In a normal display device, a signal line for an image data system and a signal line for a drive control system are separated from each other. When inputting a control system signal, another wiring is arranged and another scanning pulse is used. . However, if the number of elements in the pixel 2 increases, the yield deteriorates due to transistor defects, and the area required for one pixel 2 increases. Therefore, adverse effects such as a decrease in physical resolution can be considered. In order to reduce the number of elements of 2 as much as possible and correct the characteristic variation of the driving transistor Trd, the signal potential V pc corresponding to the image data and the fixed potential V st for controlling the pixel 2 are sampled from the data signal line SL. It is necessary to transmit separately at the time of correction and correction.

このとき、画素2の制御用の固定電圧Vstは必ずしも画像データの信号電圧Vpcと同一の範囲内にあるとは限らない。図13Bに示す波形タイミングチャートの例のように、制御信号電圧Vstは画像信号電圧Vpcよりも高くなる場合が考えられ、かつVstはデータドライバICの定格電圧よりも高くなる場合もある。また、通常、ドライバ出力は非表示期間には電圧不定(ハイインピーダンス)になるが、この画素2の場合、VstとVpcとはサンプリング期間と補正期間とに分離され、その間の電圧はグランドレベルGNDに固定することが必要となる場合がある。 At this time, the fixed voltage V st for controlling the pixel 2 is not necessarily in the same range as the signal voltage V pc of the image data. As in the example of the waveform timing chart shown in FIG. 13B, the control signal voltage V st may be higher than the image signal voltage V pc , and V st may be higher than the rated voltage of the data driver IC. . Normally, the driver output is indefinite (high impedance) during the non-display period, but in the case of this pixel 2, V st and V pc are separated into a sampling period and a correction period, and the voltage between them is ground. It may be necessary to fix to the level GND.

このような駆動波形の条件を満たすデータドライバIC3のブロック構成を図14に示す。四角の実線で囲んだ部分が高耐圧の出力回路部32であり、この中の回路だけを配線膜厚を厚くするなどすることにより高耐圧化すれば、画像信号生成回路部31は通常通りの耐圧およびプロセスで作製可能である。出力回路部32は電圧切り換え用のスイッチSW1、SW2を含んでいる。ただし、スイッチSW1の制御信号およびスイッチSW2の制御信号は、スイッチのON/OFFを制御するロジック信号であるため、高耐圧化の必要はない。   FIG. 14 shows a block configuration of the data driver IC 3 that satisfies such a drive waveform condition. A portion surrounded by a square solid line is a high-breakdown-voltage output circuit section 32. If only a circuit in this is increased in the breakdown voltage by increasing the wiring film thickness, the image signal generation circuit section 31 has a normal configuration. It can be manufactured by withstand voltage and process. The output circuit section 32 includes voltage switching switches SW1 and SW2. However, since the control signal for the switch SW1 and the control signal for the switch SW2 are logic signals for controlling ON / OFF of the switch, there is no need to increase the breakdown voltage.

画像信号生成回路部31の出力端子31Bは、画像表示系電源電圧Vpcを最大電圧とする出力電圧Vpc1 〜Vpcn を出力する。この出力電圧は、スイッチSW1に送られ、画素回路制御用の固定電圧と切り換えられる。画素回路制御用の固定電圧は、制御系電源電圧Vstの振幅を持つロジックパルスである。また、スイッチSW1の出力は、スイッチSW2に送られる。このスイッチSW2では、Vpc1 〜Vpcn とVstとの切り換え時に出力端をGNDレベルに固定するため、信号かGNDかの選択を行う。その結果、最終出力端32Bには最終出力信号Vsig として、制御系電源電圧を最大値とするVstまたは画像表示系電源電圧を最大値とするVpc1 〜Vpcn あるいはGNDレベルの電圧が出力される。
この表示装置において、画素2に含まれる素子のうち薄膜トランジスタからなる駆動用トランジスタTrdおよび保持容量Cs の部分の構造は図12に示すと同様である。
The output terminal 31B of the image signal generation circuit unit 31 outputs output voltages V pc1 to V pcn having the image display system power supply voltage V pc as a maximum voltage. This output voltage is sent to the switch SW1 and switched to a fixed voltage for pixel circuit control. The fixed voltage for controlling the pixel circuit is a logic pulse having an amplitude of the control system power supply voltage Vst . The output of the switch SW1 is sent to the switch SW2. In the switch SW2, to secure the output terminal to the GND level at the time of switching between V pc1 ~V pcn and V st, performs signal or GND Kano selection. As a result, as the final output signal V sig is the final output end 32B, control system power supply voltage maximum value V pc1 ~V pcn or GND level voltage with a maximum value of V st or image display system power supply voltage to the output Is done.
In this display device, the structure of the drive transistor Trd made of a thin film transistor and the storage capacitor C s among the elements included in the pixel 2 is the same as that shown in FIG.

次に、この発明の第3の実施形態によるアクティブマトリクス型表示装置について説明する。
まず最初に、このアクティブマトリクス型表示装置の理解を容易にし、かつ背景を明らかにするため、図15を参照して、このアクティブマトリクス型表示装置の元になったアクティブマトリクス型表示装置の概略を説明する。
図15は、この表示装置の一つの画素を示す模式的な回路図である。図15に示すように、この画素においては、行状に配された走査線1Eと列状に配された信号線1Fとの交差部に、サンプリング用トランジスタ1Aが配置されている。このサンプリング用トランジスタ1Aはnチャネル型であり、そのゲートが走査線1Eに接続され、ドレインが信号線1Fに接続されている。このサンプリング用トランジスタ1Aのソースには保持容量1Cの一方の電極と、駆動用トランジスタ1Bのゲートとが接続されている。駆動用トランジスタ1Bはnチャネル型で、そのドレインには電源供給線1Gが接続され、そのソースには発光素子1Dのアノードが接続されている。保持容量1Cの他方の電極および発光素子1Dのカソードは、接地配線1Hに接続されている。
Next explained is an active matrix display device according to the third embodiment of the invention.
First, in order to facilitate understanding of the active matrix display device and clarify the background, an outline of the active matrix display device from which the active matrix display device is based will be described with reference to FIG. explain.
FIG. 15 is a schematic circuit diagram showing one pixel of this display device. As shown in FIG. 15, in this pixel, sampling transistors 1A are arranged at intersections between scanning lines 1E arranged in rows and signal lines 1F arranged in columns. The sampling transistor 1A is an n-channel type, and has a gate connected to the scanning line 1E and a drain connected to the signal line 1F. One electrode of the storage capacitor 1C and the gate of the driving transistor 1B are connected to the source of the sampling transistor 1A. The driving transistor 1B is an n-channel type, and its drain is connected to the power supply line 1G, and its source is connected to the anode of the light emitting element 1D. The other electrode of the storage capacitor 1C and the cathode of the light emitting element 1D are connected to the ground wiring 1H.

図16は、図15に示す画素の動作を示すタイミングチャートである。このタイミングチャートは、信号線1Fから供給される映像信号の電位(映像信号線電位)をサンプリングし、有機EL素子などからなる発光素子1Dを発光状態にする動作を表している。走査線1Eの電位(走査線電位)がハイレベルに遷移することで、サンプリング用トランジスタ1Aはオン状態となり、映像信号線電位を保持容量1Cに充電する。これにより、駆動用トランジスタ1Bのゲート電位(Vg )は上昇を開始し、ドレイン電流を流し始める。そのため、発光素子1Dのアノード電位が上昇し、発光を開始する。この後、走査線電位がローレベルに遷移すると保持容量1Cに映像信号線電位が保持され、駆動用トランジスタ1Bのゲート電位が一定となり、発光輝度が次のフレームまで一定に維持される。 FIG. 16 is a timing chart showing the operation of the pixel shown in FIG. This timing chart represents an operation of sampling the potential of the video signal supplied from the signal line 1F (video signal line potential) and setting the light emitting element 1D made of an organic EL element or the like to a light emitting state. When the potential of the scanning line 1E (scanning line potential) transitions to a high level, the sampling transistor 1A is turned on and charges the holding capacitor 1C with the video signal line potential. As a result, the gate potential (V g ) of the driving transistor 1B starts to rise and starts to flow a drain current. For this reason, the anode potential of the light emitting element 1D rises and light emission starts. Thereafter, when the scanning line potential transitions to a low level, the video signal line potential is held in the holding capacitor 1C, the gate potential of the driving transistor 1B becomes constant, and the light emission luminance is kept constant until the next frame.

しかしながら、駆動用トランジスタ1Bの製造プロセスのばらつきにより、各画素ごとにしきい値電圧や移動度などの特性変動がある。この特性変動により、駆動用トランジスタ1Bに同一のゲート電位を与えても、画素毎にドレイン電流(駆動電流)が変動し、発光輝度のばらつきになって現れる。また、有機EL素子などからなる発光素子1Dの特性の経時変動により、発光素子1Dのアノード電位が変動する。このアノード電位の変動は駆動用トランジスタ1Bのゲート−ソース間電圧の変動となって現れ、ドレイン電流(駆動電流)の変動を引き起こす。このような種々の原因による駆動電流の変動は画素ごとの発光輝度のばらつきとなって現れ、画質の劣化が起きる。   However, due to variations in the manufacturing process of the driving transistor 1B, characteristics such as threshold voltage and mobility vary for each pixel. Due to this characteristic variation, even if the same gate potential is applied to the driving transistor 1B, the drain current (driving current) varies from pixel to pixel, resulting in variations in light emission luminance. Further, the anode potential of the light emitting element 1D varies due to the temporal variation of the characteristics of the light emitting element 1D made of an organic EL element or the like. This variation in the anode potential appears as a variation in the gate-source voltage of the driving transistor 1B, causing a variation in the drain current (driving current). Such fluctuations in the drive current due to various causes appear as variations in light emission luminance from pixel to pixel, resulting in degradation of image quality.

図17はこの第3の実施形態による表示装置の全体構成を示すブロック図である。図17に示すように、この表示装置100は、画素アレイ部102とこれを駆動する駆動部とを含む。画素アレイ部102は、行状に配された走査線WSL101〜10mと、列状に配された信号線DTL101〜10nと、両者が交差する部分に配された行列状の画素(PXLC)101と、各画素101の各行に対応して配された電源線DSL101〜10mとを備えている。駆動部は、各走査線WSL101〜10mに順次制御信号を供給して画素101を行単位で線順次走査する主スキャナ(ライトスキャナWSCN)104と、この線順次走査に合わせて各電源線DSL101〜10mに第1電位と第2電位との間で切り換わる電源電圧を供給する電源スキャナ(DSCN)105と、この線順次走査に合わせて列状の信号線DTL101〜10nに映像信号となる信号電位と基準電位とを供給する信号セレクタ(水平セレクタHSEL)103とを備えている。   FIG. 17 is a block diagram showing the overall configuration of the display device according to the third embodiment. As shown in FIG. 17, the display device 100 includes a pixel array unit 102 and a drive unit that drives the pixel array unit 102. The pixel array unit 102 includes scanning lines WSL101 to 10m arranged in rows, signal lines DTL101 to 10n arranged in columns, matrix-like pixels (PXLC) 101 arranged in portions where both intersect, Power supply lines DSL101 to 10m arranged corresponding to each row of each pixel 101 are provided. The driving unit sequentially supplies control signals to the scanning lines WSL101 to 10m to scan the pixels 101 line-sequentially in units of rows, and the power supply lines DSL101 to DSL101 to the line-sequential scanning. A power supply scanner (DSCN) 105 that supplies a power supply voltage that switches between the first potential and the second potential at 10 m, and a signal potential that becomes a video signal on the column-like signal lines DTL101 to 10n in accordance with the line sequential scanning. And a signal selector (horizontal selector HSEL) 103 for supplying the reference potential.

図18は、図17に示す表示装置100に含まれる画素101の具体的な構成および結線関係を示す回路図である。図18に示すように、この画素101は、有機EL素子などの発光素子3Dと、サンプリング用トランジスタ3Aと、駆動用トランジスタ3Bと、保持容量3Cとを含む。サンプリング用トランジスタ3Aは、そのゲートが対応する走査線WSL101に接続され、そのソースおよびドレインの一方が対応する信号線DTL101に接続され、他方が駆動用トランジスタ3Bのゲートgに接続される。駆動用トランジスタ3Bは、そのソースsおよびドレインdの一方が発光素子3Dに接続され、他方が対応する電源線DSL101に接続されている。また、駆動用トランジスタ3Bのドレインdが電源線DSL101に接続される一方、ソースsが発光素子3Dのアノードに接続されている。発光素子3Dのカソードは接地配線3Hに接続されている。なお、この接地配線3Hは全ての画素101に対して共通に配線されている。保持容量3Cは、駆動用トランジスタ3Bのソースsとゲートgとの間に接続されている。
この表示装置において、画素101に含まれる素子のうち薄膜トランジスタからなる駆動用トランジスタ3Bおよび保持容量3Cの部分の構造は図12に示すと同様である。
FIG. 18 is a circuit diagram showing a specific configuration and connection relationship of the pixel 101 included in the display device 100 shown in FIG. As shown in FIG. 18, the pixel 101 includes a light emitting element 3D such as an organic EL element, a sampling transistor 3A, a driving transistor 3B, and a storage capacitor 3C. Sampling transistor 3A has its gate connected to corresponding scanning line WSL101, one of its source and drain connected to corresponding signal line DTL101, and the other connected to gate g of driving transistor 3B. One of the source s and drain d of the driving transistor 3B is connected to the light emitting element 3D, and the other is connected to the corresponding power supply line DSL101. The drain d of the driving transistor 3B is connected to the power supply line DSL101, while the source s is connected to the anode of the light emitting element 3D. The cathode of the light emitting element 3D is connected to the ground wiring 3H. The ground wiring 3H is wired in common to all the pixels 101. The storage capacitor 3C is connected between the source s and the gate g of the driving transistor 3B.
In this display device, the structures of the driving transistor 3B and the storage capacitor 3C made of thin film transistors among the elements included in the pixel 101 are the same as those shown in FIG.

上述のように構成された表示装置において、サンプリング用トランジスタ3Aは、走査線WSL101から供給された制御信号に応じて導通し、信号線DTL101から供給された信号電位をサンプリングして保持容量3Cに保持する。駆動用トランジスタ3Bは、第1電位にある電源線DSL101から電流の供給を受け、保持容量3Cに保持された信号電位に応じて駆動電流を発光素子3Dに流す。電源スキャナ(DSCN)105は、サンプリング用トランジスタ3Aが導通した後で信号セレクタ(HSEL)103が信号線DTL101に基準電位を供給している間に、電源線DSL101を第1電位と第2電位との間で切り換え、これによって駆動用トランジスタ3Bのしきい値電圧Vthに相当する電圧を保持容量3Cに保持しておく。このしきい値電圧補正機能により、この表示装置100は画素毎にばらつく駆動用トランジスタ3Bのしきい値電圧の影響をキャンセルすることができる。 In the display device configured as described above, the sampling transistor 3A is turned on in accordance with the control signal supplied from the scanning line WSL101, samples the signal potential supplied from the signal line DTL101, and holds it in the holding capacitor 3C. To do. The driving transistor 3B receives supply of current from the power supply line DSL101 at the first potential, and flows drive current to the light emitting element 3D according to the signal potential held in the holding capacitor 3C. The power supply scanner (DSCN) 105 sets the power supply line DSL101 to the first potential and the second potential while the signal selector (HSEL) 103 supplies the reference potential to the signal line DTL101 after the sampling transistor 3A is turned on. Thus, a voltage corresponding to the threshold voltage V th of the driving transistor 3B is held in the holding capacitor 3C. With this threshold voltage correction function, the display device 100 can cancel the influence of the threshold voltage of the driving transistor 3B, which varies from pixel to pixel.

図18に示す画素101は上述のしきい値電圧補正機能に加え、移動度補正機能を備えている。すなわち、信号セレクタ(HSEL)103は、サンプリング用トランジスタ3Aが導通した後第1のタイミングで信号線DTL101を基準電位から信号電位に切り換える一方、主スキャナ(WSCN)104は、第1のタイミングの後第2のタイミングで走査線WSL101に対する制御信号の印加を解除してサンプリング用トランジスタ3Aを非道通状態とし、第1のタイミングと第2のタイミングとの間の期間を適切に設定することで、保持容量3Cに信号電位を保持する際、駆動用トランジスタ3Bの移動度μに対する補正を信号電位に加えている。この場合、駆動部は、信号セレクタ103が供給する映像信号と主スキャナ104が供給する制御信号との相対的な位相差を調整して、第1のタイミングと第2のタイミングとの間の期間(移動度補正期間)を最適化することができる。また、信号セレクタ103は、基準電位から信号電位に切り換わる映像信号の立ち上がりに傾斜をつけて、第1のタイミングと第2のタイミングとの間の移動度補正期間を信号電位に自動的に追従させることもできる。   A pixel 101 shown in FIG. 18 has a mobility correction function in addition to the threshold voltage correction function described above. That is, the signal selector (HSEL) 103 switches the signal line DTL101 from the reference potential to the signal potential at the first timing after the sampling transistor 3A is turned on, while the main scanner (WSCN) 104 is switched after the first timing. Holding by applying the control signal to the scanning line WSL101 at the second timing to place the sampling transistor 3A in the non-passing state and appropriately setting the period between the first timing and the second timing. When the signal potential is held in the capacitor 3C, correction for the mobility μ of the driving transistor 3B is added to the signal potential. In this case, the drive unit adjusts the relative phase difference between the video signal supplied from the signal selector 103 and the control signal supplied from the main scanner 104, and a period between the first timing and the second timing. (Mobility correction period) can be optimized. The signal selector 103 also automatically follows the signal potential during the mobility correction period between the first timing and the second timing by inclining the rising edge of the video signal that switches from the reference potential to the signal potential. It can also be made.

図18に示す画素101はさらにブートストラップ機能も備えている。すなわち、主スキャナ(WSCN)104は、保持容量3Cに信号電位が保持された段階で走査線WSL101に対する制御信号の印加を解除し、サンプリング用トランジスタ3Aを非導通状態にして駆動用トランジスタ3Bのゲートgを信号線DTL101から電気的に切り離し、これによって駆動用トランジスタ3Bのソース電位(Vs )の変動にゲート電位(Vg )が連動し、ゲートgとソースsとの間の電圧Vgsを一定に維持することができる。 The pixel 101 shown in FIG. 18 further has a bootstrap function. That is, the main scanner (WSCN) 104 cancels the application of the control signal to the scanning line WSL101 at the stage where the signal potential is held in the holding capacitor 3C, makes the sampling transistor 3A non-conductive, and the gate of the driving transistor 3B. g is electrically disconnected from the signal line DTL101, whereby the gate potential (V g ) is interlocked with the fluctuation of the source potential (V s ) of the driving transistor 3B, and the voltage V gs between the gate g and the source s is changed. Can be kept constant.

図19は図18に示す画素101の動作を示すタイミングチャートである。図19においては、時間軸を共通にして、走査線(WSL101)の電位変化、電源線(DSL101)の電位変化および信号線(DTL101)の電位変化を表してある。また、これらの電位変化に加えて、駆動用トランジスタ3Bのゲート電位(Vg )およびソース電位(Vs )の変化も表してある。 FIG. 19 is a timing chart showing the operation of the pixel 101 shown in FIG. In FIG. 19, the change in the potential of the scanning line (WSL 101), the change in the potential of the power supply line (DSL 101), and the change in the potential of the signal line (DTL 101) are shown with a common time axis. In addition to these potential changes, changes in the gate potential (V g ) and source potential (V s ) of the driving transistor 3B are also shown.

このタイミングチャートは、画素101の動作の遷移に合わせて期間を(B)〜(G)のように便宜的に区切ってある。発光期間(B)では発光素子3Dが発光状態にある。この後、線順次走査の新しいフィールドに入ってまず最初の期間(C)で、駆動用トランジスタ3Bのゲート電位Vg が初期化される。次の期間(D)に進み、駆動用トランジスタのソース電位Vs も初期化される。このように駆動用トランジスタ3Bのゲート電位Vg およびソース電位Vs を初期化することで、しきい値電圧補正動作の準備が完了する。続いて、しきい値電圧補正期間(E)で実際にしきい値電圧補正動作が行われ、駆動用トランジスタ3Bのゲートgとソースsとの間にしきい値電圧Vthに相当する電圧が保持される。実際には、Vthに相当する電圧が、駆動用トランジスタ3Bのゲートgとソースsとの間に接続された保持容量3Cに書き込まれることになる。この後、サンプリング期間/移動度補正期間(F)に進み、映像信号の信号電位VinがVthに足し合わされる形で保持容量3Cに書き込まれるとともに、移動度補正用の電圧ΔVが保持容量3Cに保持された電圧から差し引かれる。この後、発光期間(G)に進み、信号電圧Vinに応じた輝度で発光素子3Dが発光する。その際、信号電圧Vinはしきい値電圧Vthに相当する電圧と移動度補正用の電圧ΔVとによって調整されているため、発光素子3Dの発光輝度は駆動用トランジスタ3Bのしきい値電圧Vthや移動度μのばらつきの影響を受けることがない。なお、発光期間(G)の最初でブートストラップ動作が行われ、駆動用トランジスタ3Bのゲート−ソース間電圧Vgs=Vin+Vth−ΔVを一定に維持したまま、駆動用トランジスタ3Bのゲート電位Vg およびソース電位Vs が上昇する。 In this timing chart, the period is divided for convenience as shown in (B) to (G) in accordance with the transition of the operation of the pixel 101. In the light emission period (B), the light emitting element 3D is in a light emitting state. Thereafter, in the first period (C) after entering a new field of line sequential scanning, the gate potential V g of the driving transistor 3B is initialized. In the next period (D), the source potential V s of the driving transistor is also initialized. Thus, by preparing the gate potential V g and the source potential V s of the driving transistor 3B, the preparation for the threshold voltage correction operation is completed. Subsequently, a threshold voltage correction operation is actually performed in the threshold voltage correction period (E), and a voltage corresponding to the threshold voltage Vth is held between the gate g and the source s of the driving transistor 3B. The Actually, a voltage corresponding to V th is written in the holding capacitor 3C connected between the gate g and the source s of the driving transistor 3B. Then, the procedure proceeds to the sampling period / mobility correction period (F), with the signal potential V in the video signal is written into the holding capacitor 3C in the form to be added together to V th, the voltage ΔV for mobility correction holding capacitor Subtracted from the voltage held at 3C. Then, the process proceeds to the light emitting period (G), the light-emitting device 3D with a luminance corresponding to the signal voltage V in to light emission. In this case, since the signal voltage V in is adjusted by a voltage ΔV for mobility correction voltage corresponding to the threshold voltage V th, the emission luminance of the light-emitting device 3D is the threshold voltage of the drive transistor 3B It is not affected by variations in V th and mobility μ. Note that a bootstrap operation is performed at the beginning of the light emission period (G), and the gate potential of the driving transistor 3B is maintained while maintaining the gate-source voltage V gs = V in + V th −ΔV of the driving transistor 3B constant. V g and source potential V s rise.

引き続き図20〜図25を参照して、図18に示した画素101の動作を詳細に説明する。なお、図20〜図25は、図19に示したタイミングチャートの各期間(B)〜(G)にそれぞれ対応している。理解を容易にするため、図20〜図25においては、発光素子3Dの容量成分を容量素子3Iとして図示してある。まず図20に示すように、発光期間(B)では、電源供給線DSL101が高電位Vcc_H(第1電位)にあり、駆動用トランジスタ3Bが駆動電流Idsを発光素子3Dに供給している。
図20に示すように、駆動電流Idsは高電位Vcc_Hにある電源供給線DSL101から駆動用トランジスタ3Bを介して発光素子3Dを通り、共通接地配線3Hに流れ込んでいる。
Next, the operation of the pixel 101 shown in FIG. 18 will be described in detail with reference to FIGS. 20 to 25 correspond to the periods (B) to (G) of the timing chart shown in FIG. 19, respectively. In order to facilitate understanding, in FIGS. 20 to 25, the capacitive component of the light emitting element 3D is shown as the capacitive element 3I. First, as shown in FIG. 20, the light emitting period (B), the power supply line DSL101 is at a high potential V cc _H (first potential), the drive transistor 3B supplies a drive current I ds to the light emitting element 3D Yes.
As shown in FIG. 20, the drive current I ds flows from the power supply line DSL101 at the high potential V cc —H through the light emitting element 3D through the drive transistor 3B and flows into the common ground wiring 3H.

続いて期間(C)に入ると図21に示すように、走査線WSL101が高電位側に遷移することでサンプリング用トランジスタ3Aがオン状態となり、駆動用トランジスタ3Bのゲート電位Vg は映像信号線DTL101の基準電位V0 に初期化(リセット)される。 Once in the period (C) Subsequently, as shown in FIG. 21, the sampling transistor 3A by scanning line WSL101 is shifted to the high potential side is turned on, the gate potential V g of the drive transistor 3B video signal lines Initialized (reset) to the reference potential V 0 of the DTL 101.

次に期間(D)に進むと、図22に示すように、電源供給線DSL101の電位が高電位Vcc_H(第1電位)から映像信号線DTL101の基準電位V0 より十分低い電位Vcc_L(第2電位)に遷移する。これにより、駆動用トランジスタ3Bのソース電位Vs が映像信号線DTL101の基準電位V0 より十分低い電位Vcc_Lに初期化(リセット)される。具体的には、駆動用トランジスタ3Bのゲート−ソース間電圧Vgs(ゲート電位Vg とソース電位Vs との差)が駆動用トランジスタ3Bのしきい値電圧Vthより大きくなるように、電源供給線DSL101の低電位Vcc_L(第2電位)を設定する。 Now proceeds to the period (D), as shown in FIG. 22, the potential of the power supply line DSL101 is high potential V cc _H (first potential) sufficiently lower than the reference potential V 0 video signal line DTL101 from the potential V cc Transition to _L (second potential). As a result, the source potential V s of the driving transistor 3B is initialized (reset) to a potential V cc _L that is sufficiently lower than the reference potential V 0 of the video signal line DTL101. Specifically, the power source is set so that the gate-source voltage V gs (the difference between the gate potential V g and the source potential V s ) of the driving transistor 3B is larger than the threshold voltage V th of the driving transistor 3B. The low potential V cc _L (second potential) of the supply line DSL101 is set.

次にしきい値電圧補正期間(E)に進むと、図23に示すように、電源供給線DSL101の電位が低電位Vcc_Lから高電位Vcc_Hに遷移し、駆動用トランジスタ3Bのソース電位Vs が上昇を開始する。やがて駆動用トランジスタ3Bのゲート−ソース間電圧Vgsがしきい値電圧Vthとなったところで電流がカットオフする。このようにして駆動用トランジスタ3Bのしきい値電圧Vthに相当する電圧が保持容量3Cに書き込まれる。これがしきい値電圧補正動作である。このとき電流がもっぱら保持容量3C側に流れ、発光素子3D側には流れないようにするため、発光素子3Dがカットオフとなるように共通接地配線3Hの電位を設定しておく。 Now proceeds to the threshold voltage correction period (E), as shown in FIG. 23, the potential of the power supply line DSL101 changes from the low potential V cc _L to the high potential V cc _H, the source potential of the driving transistor 3B V s begins to rise. Eventually, the current is cut off when the gate-source voltage V gs of the driving transistor 3B reaches the threshold voltage V th . In this way, a voltage corresponding to the threshold voltage V th of the driving transistor 3B is written to the storage capacitor 3C. This is the threshold voltage correction operation. At this time, the potential of the common ground wiring 3H is set so that the light emitting element 3D is cut off in order to prevent the current from flowing exclusively to the storage capacitor 3C and not to the light emitting element 3D.

次にサンプリング期間/移動度補正期間(F)に進むと、図24に示すように、第1のタイミングで映像信号線DTL101の電位が基準電位V0 から信号電位Vinに遷移し、駆動用トランジスタ3Bのゲート電位Vg はVinとなる。このとき発光素子3Dは始めカットオフ状態(ハイインピーダンス状態)にあるため駆動用トランジスタ3Bのドレイン電流Idsは発光素子の寄生容量3Iに流れ込む。これにより、発光素子の寄生容量3Iは充電を開始する。この結果、駆動用トランジスタ3Bのソース電位Vs は上昇を開始し、第2のタイミングで駆動用トランジスタ3Bのゲート−ソース間電圧VgsはVin+Vth−ΔVとなる。このようにして信号電位Vinのサンプリングと補正量ΔVの調整とが行われる。Vinが高いほどIdsは大きくなり、ΔVの絶対値も大きくなる。従って、発光輝度レベルに応じた移動度補正を行うことができる。また、Vinを一定とした場合、駆動用トランジスタ3Bの移動度μが大きいほどΔVの絶対値も大きくなる。言い換えると、移動度μが大きいほど負帰還量ΔVが大きくなるので、画素ごとの移動度μのばらつきを取り除くことが可能である。 Now proceeds to the sampling period / mobility correction period (F), as shown in FIG. 24, a transition from a reference potential V 0 which is the potential of the video signal line DTL101 to the signal potential V in at the first timing, drive The gate potential V g of the transistor 3B is V in . At this time, since the light emitting element 3D is initially in a cutoff state (high impedance state), the drain current I ds of the driving transistor 3B flows into the parasitic capacitance 3I of the light emitting element. Thereby, the parasitic capacitance 3I of the light emitting element starts to be charged. As a result, the source potential V s of the driving transistor 3B starts to rise, and the gate-source voltage V gs of the driving transistor 3B becomes V in + V th −ΔV at the second timing. In this manner, the adjustment of sampling the correction amount ΔV of the signal potential V in is performed. As V in is higher, I ds increases and the absolute value of ΔV also increases. Therefore, mobility correction according to the light emission luminance level can be performed. Further, when the V in is constant, the greater the absolute value of the mobility as μ is large ΔV of the drive transistor 3B. In other words, since the negative feedback amount ΔV increases as the mobility μ increases, it is possible to eliminate variations in the mobility μ for each pixel.

最後に発光期間(G)になると、図25に示すように、走査線WSL101が低電位側に遷移し、サンプリング用トランジスタ3Aはオフ状態となる。これにより、駆動用トランジスタ3Bのゲートgは信号線DTL101から切り離される。同時にドレイン電流Idsが発光素子3Dに流れ始める。これにより発光素子3Dのアノード電位は駆動電流Idsに応じて上昇する。発光素子3Dのアノード電位の上昇は、駆動用トランジスタ3Bのソース電位Vs の上昇にほかならない。駆動用トランジスタ3Bのソース電位Vs が上昇すると、保持容量3Cのブートストラップ動作により、駆動用トランジスタ3Bのゲート電位Vg も連動して上昇する。ゲート電位Vg の上昇量はソース電位Vs の上昇量に等しくなる。このため、発光期間中駆動用トランジスタ3Bのゲート−ソース間電圧VgsはVin+Vth−ΔVで一定に保持される。 Finally, in the light emission period (G), as shown in FIG. 25, the scanning line WSL101 transitions to the low potential side, and the sampling transistor 3A is turned off. As a result, the gate g of the driving transistor 3B is disconnected from the signal line DTL101. At the same time, the drain current I ds starts to flow through the light emitting element 3D. As a result, the anode potential of the light emitting element 3D rises according to the drive current Ids . Rise in the anode potential of the light-emitting device 3D is nothing but an increase in the source potential V s of the drive transistor 3B. When the source potential V s of the driving transistor 3B rises, the gate potential V g of the driving transistor 3B also rises in conjunction with the bootstrap operation of the storage capacitor 3C. Increase the amount of the gate potential V g is equal to the rise amount of the source potential V s. Therefore, the gate-source voltage V gs of the driving transistor 3B is kept constant at V in + V th −ΔV during the light emission period.

図26は駆動用トランジスタの電流電圧特性を示すグラフである。特に、駆動用トランジスタが飽和領域で動作しているときのドレイン−ソース間電流Idsは(1)式で表される。(1)式から明らかなように、しきい値電圧Vthが変動すると、Vgsが一定であってもドレイン−ソース間電流Idsが変動する。ここで、この表示装置の画素は、上述のように、発光時のゲート−ソース間電圧VgsがVin+Vth−ΔVで表されるため、これを(1)式に代入すると、ドレイン−ソース間電流Idsは、Ids=(1/2)μ(W/L)Cox(Vin−ΔV)2 で表されることになり、しきい値電圧Vthに依存しない。結果として、しきい値電圧Vthが製造プロセスにより変動しても、ドレイン−ソース間電流Idsは変動せず、有機EL素子などの発光素子3Dの発光輝度も変動しない。 FIG. 26 is a graph showing the current-voltage characteristics of the driving transistor. In particular, the drain-source current I ds when the driving transistor is operating in the saturation region is expressed by equation (1). As apparent from the equation (1), when the threshold voltage V th varies, the drain-source current I ds varies even if V gs is constant. Here, in the pixel of this display device, as described above, since the gate-source voltage V gs at the time of light emission is expressed by V in + V th −ΔV, if this is substituted into the equation (1), the drain− The inter-source current I ds is expressed by I ds = (1/2) μ (W / L) Cox (V in −ΔV) 2 and does not depend on the threshold voltage V th . As a result, even if the threshold voltage V th varies depending on the manufacturing process, the drain-source current I ds does not vary, and the light emission luminance of the light emitting element 3D such as an organic EL element does not vary.

一方、何ら対策を施さないと、図26に示すようにしきい値電圧がVthのときVgsに対応する駆動電流がIdsとなるのに対し、しきい値電圧Vth´のとき同じゲート電圧Vgsに対応する駆動電流Ids´はIdsと異なってしまう。 On the other hand, if no measures are taken, the drive current corresponding to V gs becomes I ds when the threshold voltage is V th as shown in FIG. 26, whereas the same gate is obtained when the threshold voltage is V th ′. The drive current I ds ′ corresponding to the voltage V gs is different from I ds .

図27は同じく駆動用トランジスタの電流電圧特性を示すグラフであり、移動度がμとμ´とで異なる2個の駆動用トランジスタについてそれぞれ特性カーブを図示してある。図27から明らかなように、移動度がμとμ´で異なると、一定のVgsであってもドレイン−ソース間電流がIdsとIds´のようになり、変動してしまう。 FIG. 27 is a graph showing the current-voltage characteristics of the driving transistors, and the characteristic curves are shown for two driving transistors having different mobility in μ and μ ′. As apparent from FIG. 27, when the mobility is different between μ and μ ′, the drain-source current becomes I ds and I ds ′ and fluctuates even if V gs is constant.

図28は、映像信号電位のサンプリング時および移動度補正時における画素の動作を説明するもので、理解を容易にするため発光素子3Dの寄生容量3Iも表してある。映像信号電位のサンプリング時、サンプリング用トランジスタ3Aはオン状態であるため駆動用トランジスタ3Bのゲート電位Vg は映像信号電位Vinとなり、駆動用トランジスタ3Bのゲート−ソース間電圧VgsはVin+Vthになる。このとき駆動用トランジスタ3Bはオン状態となり、さらに発光素子3Dはカットオフ状態であるため、ドレイン−ソース間電流Idsが発光素子容量3Iに流れ込む。ドレイン−ソース間電流Idsが発光素子容量3Iに流れ込むと、発光素子容量3Iは充電を開始し、発光素子3Dのアノード(したがって駆動用トランジスタ3Bのソース電位Vs )が上昇を開始する。駆動用トランジスタ3Bのソース電位Vs がΔVだけ上昇すると、駆動用トランジスタ3Bのゲート−ソース間電圧VgsはΔVだけ減少する。これが負帰還による移動度補正動作であり、ゲート−ソース間電圧Vgsの減少量ΔVは、ΔV=Ids・Cel/tで決定され、ΔVが移動度補正のためのパラメータとなる。ここでCelは発光素子容量3Iの容量値を示し、tは移動度補正期間(第1のタイミングと第2のタイミングとの間の期間)を示す。 FIG. 28 illustrates the operation of the pixel at the time of sampling the video signal potential and correcting the mobility, and also shows the parasitic capacitance 3I of the light emitting element 3D for easy understanding. The sampling of the video signal potential, the gate potential V g of the drive transistor 3B for sampling transistor 3A is turned on the video signal potential V in, and the gate of the drive transistor 3B - source voltage V gs is V in + V Become th . The drive transistor 3B at this time is turned on, further since the light-emitting device 3D is cut off, the drain - source current I ds flows to the light-emitting device capacitance 3I. When the drain-source current I ds flows into the light emitting element capacitor 3I, the light emitting element capacitor 3I starts to be charged, and the anode of the light emitting element 3D (therefore, the source potential V s of the driving transistor 3B) starts to rise. When the source potential V s of the driving transistor 3B increases by ΔV, the gate-source voltage V gs of the driving transistor 3B decreases by ΔV. This is a mobility correction operation by negative feedback, and the reduction amount ΔV of the gate-source voltage V gs is determined by ΔV = I ds · C el / t, and ΔV is a parameter for mobility correction. Here C el indicates the capacitance value of the light-emitting device capacitance 3I, t represents the mobility correction period (the period between the first timing and the second timing).

図29は、移動度補正期間tを決定する画素回路の動作タイミングを説明する模式図である。この図29に示す例では、映像線信号電位の立ち上がりに傾斜をつけることで、移動度補正期間tを映像線信号電位に自動的に追従させて、その最適化を図っている。図29に示すように、移動度補正期間tは走査線WS101と映像信号線DTL101との位相差で決定され、さらに映像信号線DTL101の電位によっても決定される。移動度補正パラメータΔVはΔV=Ids・Cel/tである。この式から明らかなように、駆動用トランジスタ3Bのドレイン−ソース間電流Idsが大きいほど、移動度補正パラメータΔVは大きくなる。逆に駆動用トランジスタ3Bのドレイン‐ソース間電流Idsが小さいとき、移動度補正パラメータΔVは小さくなる。このように、移動度補正パラメータΔVはドレイン−ソース間電流Idsに応じて決まる。その際、移動度補正期間tは必ずしも一定である必要はなく、逆にIdsに応じて調整することが好ましい場合がある。例えばIdsが大きい場合、移動度補正期間tは短めにし、逆にIdsが小さくなると、移動度補正期間tは長めに設定するのが好ましい。そこで、図29に示す例では、少なくとも映像信号線電位の立ち上がりに傾斜をつけることで、映像信号線DTL101の電位が高いとき(Idsが大きいとき)補正期間tが短くなり、映像信号線DTL101の電位が低いとき(Idsが小さいとき)補正期間tは長くなるように、自動的に調整している。 FIG. 29 is a schematic diagram illustrating the operation timing of the pixel circuit that determines the mobility correction period t. In the example shown in FIG. 29, the rising of the video line signal potential is inclined to automatically follow the mobility correction period t to the video line signal potential, thereby optimizing it. As shown in FIG. 29, the mobility correction period t is determined by the phase difference between the scanning line WS101 and the video signal line DTL101, and is further determined by the potential of the video signal line DTL101. The mobility correction parameter ΔV is ΔV = I ds · C el / t. As is apparent from this equation, the mobility correction parameter ΔV increases as the drain-source current I ds of the driving transistor 3B increases. Conversely, when the drain-source current Ids of the driving transistor 3B is small, the mobility correction parameter ΔV is small. Thus, the mobility correction parameter ΔV is determined according to the drain-source current I ds . At that time, the mobility correction period t is not necessarily constant, and conversely, it may be preferable to adjust the mobility correction period t according to I ds . For example, when I ds is large, it is preferable to set the mobility correction period t shorter, and conversely, when I ds becomes smaller, the mobility correction period t is set longer. In the example shown in FIG. 29, at least by putting edge of the video signal line potential, when the potential of the video signal line DTL101 is higher (when I ds is large) correction period t is shortened, the video signal line DTL101 When the potential is low (when I ds is small), the correction period t is automatically adjusted to be long.

図30は、移動度補正時における駆動用トランジスタ3Bの動作点を説明するグラフである。製造プロセスにおける移動度μ,μ´のばらつきに対して、上述の移動度補正をかけることによって最適の補正パラメータΔVおよびΔV´が決定され、駆動用トランジスタ3Bのドレイン−ソース間電流IdsおよびIds´が決定される。仮に移動度補正をかけないと、ゲート−ソース間電圧Vgsに対して、移動度がμとμ´とで異なると、これに応じてドレイン−ソース間電流もIds0 とIds0 ´とで違ってしまう。これに対処するため移動度μおよびμ´に対してそれぞれ適切な補正ΔVおよびΔV´をかけることで、ドレイン−ソース間電流がIdsおよびIds´となり、同レベルとなる。図30から明らかなように、移動度μが高いとき補正量ΔVが大きくなる一方、移動度μ´が小さいとき補正量ΔV´も小さくなるように、負帰還をかけている。 FIG. 30 is a graph for explaining the operating point of the driving transistor 3B at the time of mobility correction. Optimal correction parameters ΔV and ΔV ′ are determined by applying the above-described mobility correction to the variations in mobility μ and μ ′ in the manufacturing process, and the drain-source currents I ds and I d of the driving transistor 3B are determined. ds ' is determined. If mobility correction is not applied, if the mobility is different between μ and μ ′ with respect to the gate-source voltage V gs , the drain-source current is also corresponding to I ds0 and I ds0 ′. It will be different. In order to cope with this, by applying appropriate corrections ΔV and ΔV ′ to the mobility μ and μ ′, respectively, the drain-source current becomes I ds and I ds ′, which are the same level. As is clear from FIG. 30, negative feedback is applied so that the correction amount ΔV increases when the mobility μ is high, while the correction amount ΔV ′ decreases when the mobility μ ′ is small.

図31は、有機EL素子により構成される発光素子3Dの電流−電圧特性を示すグラフである。発光素子3Dに電流Ielが流れるとき、アノード−カソード間電圧Velは一意的に決定される。図25に示したように、発光期間中走査線WSL101が低電位側に遷移し、サンプリング用トランジスタ3Aがオフ状態になると、発光素子3Dのアノードは駆動用トランジスタ3Bのドレイン−ソース間電流Idsで決定されるアノード−カソード間電圧Vel分だけ上昇する。 FIG. 31 is a graph showing current-voltage characteristics of the light-emitting element 3 </ b> D composed of organic EL elements. When the current I el flows through the light emitting element 3D, the anode-cathode voltage V el is uniquely determined. As shown in FIG. 25, when the scanning line WSL101 transits to the low potential side during the light emission period and the sampling transistor 3A is turned off, the anode of the light emitting element 3D is the drain-source current I ds of the driving transistor 3B. It rises by the anode-cathode voltage V el determined by

図32は、発光素子3Dのアノード電位上昇時における駆動用トランジスタ3Bのゲート電位Vg およびソース電位Vs の電位変動を示すグラフである。発光素子3Dのアノード上昇電圧がVelのとき、駆動用トランジスタ3BのソースもVelだけ上昇し、保持容量3Cのブートストラップ動作により駆動用トランジスタ3BのゲートもVel分上昇する。このため、ブートストラップ前に保持された駆動用トランジスタ3Bのゲート−ソース間電圧Vgs=Vin+Vth−ΔVは、ブートストラップ後もそのまま保持される。また、発光素子3Dの経時劣化によりそのアノード電位が変動しても、駆動用トランジスタ3Bのゲート−ソース間電圧は常にVin+Vth−ΔVで一定に保持される。 FIG. 32 is a graph showing potential fluctuations of the gate potential V g and the source potential V s of the driving transistor 3B when the anode potential of the light emitting element 3D is increased. When the anode voltage rise of the light-emitting device 3D is V el, the source of the drive transistor 3B also increases by V el, the gate of the drive transistor 3B by the bootstrap operation of the holding capacitor 3C also increases V el min. For this reason, the gate-source voltage V gs = V in + V th −ΔV of the driving transistor 3B held before the bootstrap is held as it is after the bootstrap. Even if the anode potential fluctuates due to deterioration over time of the light emitting element 3D, the gate-source voltage of the driving transistor 3B is always kept constant at V in + V th −ΔV.

図33は、図18で説明した画素構成に、寄生容量7Aおよび7Bを付加した回路図である。この寄生容量7Aおよび7Bは駆動用トランジスタ3のゲートgに寄生している。上述のブートストラップ動作能力は保持容量の容量値をCs 、寄生容量7Aおよび7Bの容量値をそれぞれCw 、Cp とした場合に、Cs /(Cs +Cw +Cp )で表され、これが1に近いほどブートストラップ動作能力が高い。つまり、発光素子3Dの経時劣化に対する補正能力が高いことを示している。この表示装置では駆動用トランジスタ3Bのゲートgに接続する素子数を最小限にとどめており、Cp をほとんど無視することができる。従って、ブートストラップ動作能力はCs /(Cs +Cw )で表され、限りなく1に近いことになり、発光素子3Dの経時劣化に対する補正能力が高いことを示している。 FIG. 33 is a circuit diagram in which parasitic capacitances 7A and 7B are added to the pixel configuration described in FIG. The parasitic capacitances 7A and 7B are parasitic on the gate g of the driving transistor 3. The capacitance value of the bootstrap operation capacity of the above-mentioned hold capacitor C s, the capacitance value of the parasitic capacitance 7A and 7B the C w respectively, when the C p, is represented by C s / (C s + C w + C p) The closer this is to 1, the higher the bootstrap operation capability. In other words, the light-emitting element 3D has a high correction capability with respect to deterioration over time. In this display device, the number of elements connected to the gate g of the driving transistor 3B is kept to a minimum, and C p can be almost ignored. Therefore, the bootstrap operation capability is represented by C s / (C s + C w ), which is as close to 1 as possible, indicating that the correction capability for the temporal deterioration of the light emitting element 3D is high.

次に、この発明の第4の実施形態によるアクティブマトリクス型表示装置について説明する。
図34はこの表示装置の模式的な回路図である。図32においては、理解を容易にするため、図18に示した第3の実施形態による表示装置と対応する部分には対応する符号を付す。異なる点は、図18に示す表示装置ではnチャネル型のトランジスタを用いて画素を構成しているのに対し、この図34に示す表示装置ではpチャネル型のトランジスタを用いて画素を構成していることである。図34の画素も、図18に示す画素と全く同様にしきい値電圧補正動作、移動度補正動作およびブートストラップ動作を行うことができる。
この表示装置において、画素に含まれる素子のうち薄膜トランジスタからなる駆動用トランジスタ3Bおよび保持容量3Cの部分の構造は図12に示すと同様である。
Next explained is an active matrix display device according to the fourth embodiment of the invention.
FIG. 34 is a schematic circuit diagram of this display device. In FIG. 32, parts corresponding to those of the display device according to the third embodiment shown in FIG. The difference is that the display device shown in FIG. 18 uses n-channel transistors to form pixels, whereas the display device shown in FIG. 34 uses p-channel transistors to form pixels. It is that you are. The pixel in FIG. 34 can perform the threshold voltage correction operation, the mobility correction operation, and the bootstrap operation in exactly the same manner as the pixel shown in FIG.
In this display device, the structure of the driving transistor 3B and the storage capacitor 3C made of thin film transistors among the elements included in the pixel is the same as that shown in FIG.

以上、この発明の実施形態について具体的に説明したが、この発明は、上述の実施形態に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。
例えば、上述の第1〜第4の実施形態において挙げた数値、配置、材料、構造、形状などはあくまでも例に過ぎず、必要に応じて、これらと異なる数値、配置、材料、構造、形状などを用いてもよい。
As mentioned above, although embodiment of this invention was described concretely, this invention is not limited to the above-mentioned embodiment, The various deformation | transformation based on the technical idea of this invention is possible.
For example, the numerical values, arrangements, materials, structures, shapes, and the like given in the first to fourth embodiments are merely examples, and if necessary, different numerical values, arrangements, materials, structures, shapes, etc. May be used.

参考例による表示装置を示すブロック図である。It is a block diagram which shows the display apparatus by a reference example. 図1に示す表示装置から取り出した画素回路を示す模式図である。It is a schematic diagram which shows the pixel circuit taken out from the display apparatus shown in FIG. 図1および図2に示した表示装置の動作説明に供するタイミングチャートである。3 is a timing chart for explaining the operation of the display device shown in FIGS. 1 and 2. この発明の第1の実施形態による表示装置の全体構成を示すブロック図である。1 is a block diagram showing an overall configuration of a display device according to a first embodiment of the present invention. この発明の第1の実施形態による表示装置に含まれる画素の構成を示すブロック図である。It is a block diagram which shows the structure of the pixel contained in the display apparatus by 1st Embodiment of this invention. 図5に示す表示装置から切り出した画素回路を示す模式図である。FIG. 6 is a schematic diagram illustrating a pixel circuit cut out from the display device illustrated in FIG. 5. 図4および図5に示す表示装置の動作説明に供するタイミングチャートである。6 is a timing chart for explaining the operation of the display device shown in FIGS. 4 and 5. 図4および図5に示す表示装置の動作説明に供するタイミングチャートである。6 is a timing chart for explaining the operation of the display device shown in FIGS. 4 and 5. 図4および図5に示す表示装置の動作説明に供するタイミングチャートである。6 is a timing chart for explaining the operation of the display device shown in FIGS. 4 and 5. 図4および図5に示す表示装置の動作説明に供するタイミングチャートである。6 is a timing chart for explaining the operation of the display device shown in FIGS. 4 and 5. 図4および図5に示す表示装置の動作説明に供するグラフである。6 is a graph for explaining the operation of the display device shown in FIGS. 4 and 5. この発明の第1の実施形態による表示装置の画素における要部の構造を示す断面図である。It is sectional drawing which shows the structure of the principal part in the pixel of the display apparatus by 1st Embodiment of this invention. この発明の第2の実施形態による表示装置におけるデータドライバの説明に供する模式図である。It is a schematic diagram with which it uses for description of the data driver in the display apparatus by 2nd Embodiment of this invention. この発明の第2の実施形態による表示装置におけるデータドライバの構成例を示す回路図である。It is a circuit diagram which shows the structural example of the data driver in the display apparatus by the 2nd Embodiment of this invention. この発明の第3の実施形態による表示装置の説明の前提とした表示装置の画素構成を示す回路図である。It is a circuit diagram which shows the pixel structure of the display apparatus on the premise of description of the display apparatus by 3rd Embodiment of this invention. 図15に示す画素の動作説明に供するタイミングチャートである。16 is a timing chart for explaining the operation of the pixel shown in FIG. 15. この発明の第3の実施形態による表示装置の全体構成を示すブロック図である。It is a block diagram which shows the whole structure of the display apparatus by 3rd Embodiment of this invention. この発明の第3の実施形態による表示装置の実施形態を示す回路図である。It is a circuit diagram which shows embodiment of the display apparatus by 3rd Embodiment of this invention. 図18に示す表示装置の動作説明に供するタイミングチャートである。FIG. 19 is a timing chart for explaining the operation of the display device shown in FIG. 18. FIG. 図18に示す表示装置の動作説明に供する回路図である。It is a circuit diagram with which it uses for operation | movement description of the display apparatus shown in FIG. 図18に示す表示装置の動作説明に供する回路図である。It is a circuit diagram with which it uses for operation | movement description of the display apparatus shown in FIG. 図18に示す表示装置の動作説明に供する回路図である。It is a circuit diagram with which it uses for operation | movement description of the display apparatus shown in FIG. 図18に示す表示装置の動作説明に供する回路図である。It is a circuit diagram with which it uses for operation | movement description of the display apparatus shown in FIG. 図18に示す表示装置の動作説明に供する回路図である。It is a circuit diagram with which it uses for operation | movement description of the display apparatus shown in FIG. 図18に示す表示装置の動作説明に供する回路図である。It is a circuit diagram with which it uses for operation | movement description of the display apparatus shown in FIG. 駆動用トランジスタの電流−電圧特性を示すグラフである。It is a graph which shows the current-voltage characteristic of the transistor for a drive. 駆動用トランジスタの電流−電圧特性を示すグラフである。It is a graph which shows the current-voltage characteristic of the transistor for a drive. この発明の第3の実施形態による表示装置の動作説明に供する回路図である。It is a circuit diagram with which it uses for operation | movement description of the display apparatus by 3rd Embodiment of this invention. この発明の第3の実施形態による表示装置の動作説明に供する波形図である。It is a wave form diagram with which it uses for operation | movement description of the display apparatus by 3rd Embodiment of this invention. この発明の第3の実施形態による表示装置の電流−電圧特性グラフである。It is a current-voltage characteristic graph of the display apparatus by 3rd Embodiment of this invention. 発光素子の電流−電圧特性を示すグラフである。It is a graph which shows the current-voltage characteristic of a light emitting element. 駆動用トランジスタのブートストラップ動作を示す波形図である。It is a wave form diagram which shows the bootstrap operation | movement of the transistor for a drive. この発明の第3の実施形態による表示装置の動作説明に供する回路図である。It is a circuit diagram with which it uses for operation | movement description of the display apparatus by 3rd Embodiment of this invention. この発明の第4の実施形態による表示装置を示す回路図である。It is a circuit diagram which shows the display apparatus by 4th Embodiment of this invention. 本発明者らが検討した表示装置の画素の要部の構造を示す断面図である。It is sectional drawing which shows the structure of the principal part of the pixel of the display apparatus which the present inventors examined.

符号の説明Explanation of symbols

1…画素アレイ部、2…画素、3…水平セレクタ、4…ライトスキャナ、5…ドライブスキャナ、Tr1…サンプリング用トランジスタ、Tr4…スイッチングトランジスタ、Trd…駆動用トランジスタ、Cs …保持容量、EL…発光素子、51…ガラス基板、52…ゲート配線、53…電極、54…ゲート絶縁膜、55…多結晶シリコン膜、58…誘電体膜、100…表示装置、101…画素、102…画素アレイ部、103…水平セレクタ、104…ライトスキャナ、105…電源スキャナ、3A…サンプリング用トランジスタ、3B…駆動用トランジスタ、3C…保持容量、3D…発光素子 1 ... pixel array unit, 2 ... pixels, 3 ... horizontal selector, 4 ... write scanner, 5 ... drive scanner, Tr1 ... sampling transistor, Tr4 ... switching transistor, Trd ... driving transistor, C s ... holding capacitor, EL ... Light emitting element, 51 ... Glass substrate, 52 ... Gate wiring, 53 ... Electrode, 54 ... Gate insulating film, 55 ... Polycrystalline silicon film, 58 ... Dielectric film, 100 ... Display device, 101 ... Pixel, 102 ... Pixel array section , 103 ... Horizontal selector, 104 ... Write scanner, 105 ... Power supply scanner, 3A ... Sampling transistor, 3B ... Driving transistor, 3C ... Holding capacitor, 3D ... Light emitting element

Claims (20)

画素アレイ部とスキャナ部と信号部とを含み、
上記画素アレイ部は、行状に配された走査線と列状に配された信号線と該走査線および該信号線が交差する部分に配された行列状の画素とを含み、
上記信号部は、上記信号線に映像信号を供給し、
上記スキャナ部は、第1走査線および第2走査線に制御信号を供給して順次行ごとに上記画素を走査し、
上記画素は、発光素子と、薄膜トランジスタからなるサンプリング用トランジスタと、薄膜トランジスタからなる駆動用トランジスタと、保持容量と、上記駆動用トランジスタを電源に接続するスイッチングトランジスタとを含み、
上記サンプリング用トランジスタは、上記第1走査線から供給される制御信号に応じて導通し、上記信号線から供給された映像信号の信号電位を上記保持容量にサンプリングし、
上記保持容量は、上記サンプリングされた上記映像信号の信号電位に応じて上記駆動用トランジスタのゲートに入力電圧を印加し、
上記駆動用トランジスタは、上記入力電圧に応じた出力電流を上記発光素子に供給し、上記出力電流は上記駆動用トランジスタのしきい値電圧に対して依存性を有し、
上記発光素子は、発光期間中上記駆動用トランジスタから供給された出力電流により上記映像信号の信号電位に応じた輝度で発光し、
上記スイッチングトランジスタは、上記第2走査線から供給される制御信号に応じて導通し、上記発光期間中上記駆動用トランジスタを電源に接続し、非発光期間では非導通状態になって上記駆動用トランジスタを電源から切り離し、
上記スキャナ部は、水平走査期間に上記第1走査線および上記第2走査線にそれぞれ制御信号を出力し、上記サンプリング用トランジスタおよび上記スイッチングトランジスタをオン/オフ制御し、上記出力電流の上記しきい値電圧に対する依存性を補正するために上記保持容量をリセットする準備動作、リセットされた上記保持容量に上記しきい値電圧をキャンセルするための電圧を書き込む補正動作、および、補正された上記保持容量に上記映像信号の信号電位をサンプリングするサンプリング動作を実行するように構成されている表示装置であって、
上記駆動用トランジスタのゲート絶縁膜と上記保持容量を構成する誘電体膜とが互いに独立に形成されている
ことを特徴とする表示装置。
A pixel array unit, a scanner unit, and a signal unit;
The pixel array unit includes a scanning line arranged in a row, a signal line arranged in a column, and a matrix pixel arranged in a portion where the scanning line and the signal line intersect,
The signal unit supplies a video signal to the signal line,
The scanner unit supplies a control signal to the first scanning line and the second scanning line to sequentially scan the pixels for each row,
The pixel includes a light emitting element, a sampling transistor made of a thin film transistor, a drive transistor made of a thin film transistor, a storage capacitor, and a switching transistor for connecting the drive transistor to a power source,
The sampling transistor is turned on in response to a control signal supplied from the first scanning line, samples the signal potential of the video signal supplied from the signal line in the holding capacitor,
The holding capacitor applies an input voltage to the gate of the driving transistor according to the signal potential of the sampled video signal,
The driving transistor supplies an output current corresponding to the input voltage to the light emitting element, and the output current has a dependency on a threshold voltage of the driving transistor,
The light emitting element emits light with a luminance corresponding to the signal potential of the video signal by an output current supplied from the driving transistor during a light emission period,
The switching transistor is turned on in response to a control signal supplied from the second scanning line, connects the driving transistor to a power source during the light emission period, and becomes non-conductive during the non-light emission period. Disconnect from the power supply,
The scanner unit outputs a control signal to the first scanning line and the second scanning line in a horizontal scanning period, controls on / off of the sampling transistor and the switching transistor, and controls the threshold of the output current. Preparation operation for resetting the storage capacitor to correct the dependency on the value voltage, correction operation for writing a voltage for canceling the threshold voltage to the reset storage capacitor, and the corrected storage capacitor A display device configured to perform a sampling operation for sampling the signal potential of the video signal,
The display device, wherein the gate insulating film of the driving transistor and the dielectric film constituting the storage capacitor are formed independently of each other.
上記信号部は、上記水平走査期間に上記映像信号を第1固定電位と第2固定電位と信号電位との間で切り換え、これによって上記準備動作、上記補正動作および上記サンプリング動作に必要な電位を各画素に上記信号線を介して供給するように構成されていることを特徴とする請求項1記載の表示装置。   The signal unit switches the video signal between the first fixed potential, the second fixed potential, and the signal potential during the horizontal scanning period, thereby changing the potential necessary for the preparation operation, the correction operation, and the sampling operation. The display device according to claim 1, wherein the display device is configured to be supplied to each pixel through the signal line. 上記信号部は、まず高レベルの上記第1固定電位を供給し、続いて低レベルの上記第2固定電位に切り換えて上記準備動作を可能とし、さらに低レベルの上記第2固定電位を維持した状態で上記補正動作を実行させ、その後上記信号電位に切り換えて上記サンプリング動作を実行させるように構成されていることを特徴とする請求項2記載の表示装置。   The signal unit first supplies the first fixed potential at a high level, then switches to the second fixed potential at a low level to enable the preparatory operation, and further maintains the second fixed potential at a low level. 3. The display device according to claim 2, wherein the correction operation is executed in a state, and then the sampling operation is executed by switching to the signal potential. 上記信号部は、上記信号電位を生成する信号生成回路と、該信号生成回路から出力された上記信号電位に上記第1固定電位および上記第2固定電位を挿入し、これによって上記第1固定電位と上記第2固定電位と上記信号電位とが切り換わる映像信号を合成して上記信号線に出力する出力回路とを含むことを特徴とする請求項2記載の表示装置。   The signal unit inserts the first fixed potential and the second fixed potential into the signal potential output from the signal generation circuit that generates the signal potential and the signal generation circuit, and thereby the first fixed potential. 3. A display device according to claim 2, further comprising: an output circuit that synthesizes a video signal in which the second fixed potential and the signal potential are switched and outputs the synthesized video signal to the signal line. 上記駆動用トランジスタは、その出力電流が、しきい値電圧に加えてチャネル領域のキャリア移動度に対しても依存性を有し、
上記スキャナ部は、上記水平走査期間に上記第2走査線に制御信号を出力してさらに上記スイッチングトランジスタを制御し、上記出力電流のキャリア移動度に対する依存性を打ち消すために、上記信号電位がサンプリングされている状態で上記駆動用トランジスタから出力電流を取り出し、この出力電流を上記保持容量に負帰還して上記入力電圧を補正する動作を実行するように構成されていることを特徴とする請求項1記載の表示装置。
The driving transistor has an output current dependent on the carrier mobility of the channel region in addition to the threshold voltage,
The scanner unit outputs a control signal to the second scanning line in the horizontal scanning period to further control the switching transistor, and the signal potential is sampled in order to cancel the dependence of the output current on the carrier mobility. 2. An operation for taking out an output current from the driving transistor in a state in which the output current is applied and negatively feeding back the output current to the holding capacitor to correct the input voltage. The display device according to 1.
画素アレイ部とスキャナ部と信号部とを含み、
上記画素アレイ部は、行状に配された走査線と列状に配された信号線と該走査線および該信号線が交差する部分に配された行列状の画素とを含み、
上記信号部は、上記信号線に映像信号を供給し、
上記スキャナ部は、第1走査線および第2走査線に制御信号を供給して順次行ごとに上記画素を走査し、
上記画素は、発光素子と、薄膜トランジスタからなるサンプリング用トランジスタと、薄膜トランジスタからなる駆動用トランジスタと、保持容量と、上記駆動用トランジスタを電源に接続するスイッチングトランジスタとを含み、
上記駆動用トランジスタのゲート絶縁膜と上記保持容量を構成する誘電体膜とが互いに独立に形成されている表示装置の駆動方法であって、
上記サンプリング用トランジスタが、上記第1走査線から供給される制御信号に応じて導通し、上記信号線から供給された映像信号の信号電位を上記保持容量にサンプリングし、
上記保持容量が、上記サンプリングされた上記映像信号の信号電位に応じて上記駆動用トランジスタのゲートに入力電圧を印加し、
上記駆動用トランジスタが、上記入力電圧に応じた出力電流を上記発光素子に供給し、上記出力電流は上記駆動用トランジスタのしきい値電圧に対して依存性を有し、
上記発光素子が、発光期間中上記駆動用トランジスタから供給された出力電流により上記映像信号の信号電位に応じた輝度で発光し、
上記スイッチングトランジスタが、上記第2走査線から供給される制御信号に応じて導通し、上記発光期間中上記駆動用トランジスタを電源に接続し、非発光期間では非導通状態になって上記駆動用トランジスタを電源から切り離し、
上記スキャナ部が、水平走査期間に上記第1走査線および上記第2走査線にそれぞれ制御信号を出力し、上記サンプリング用トランジスタおよび上記スイッチングトランジスタをオン/オフ制御し、上記出力電流の上記しきい値電圧に対する依存性を補正するために上記保持容量をリセットする準備動作、リセットされた上記保持容量に上記しきい値電圧をキャンセルするための電圧を書き込む補正動作、および、補正された上記保持容量に上記映像信号の信号電位をサンプリングするサンプリング動作を実行する
ことを特徴とする表示装置の駆動方法。
A pixel array unit, a scanner unit, and a signal unit;
The pixel array unit includes a scanning line arranged in a row, a signal line arranged in a column, and a matrix pixel arranged in a portion where the scanning line and the signal line intersect,
The signal unit supplies a video signal to the signal line,
The scanner unit supplies a control signal to the first scanning line and the second scanning line to sequentially scan the pixels for each row,
The pixel includes a light emitting element, a sampling transistor made of a thin film transistor, a drive transistor made of a thin film transistor, a storage capacitor, and a switching transistor for connecting the drive transistor to a power source,
A driving method of a display device in which a gate insulating film of the driving transistor and a dielectric film constituting the storage capacitor are formed independently of each other,
The sampling transistor is turned on in response to a control signal supplied from the first scanning line, and samples the signal potential of the video signal supplied from the signal line in the storage capacitor;
The holding capacitor applies an input voltage to the gate of the driving transistor according to the signal potential of the sampled video signal,
The driving transistor supplies an output current corresponding to the input voltage to the light emitting element, and the output current has a dependency on a threshold voltage of the driving transistor,
The light emitting element emits light with a luminance corresponding to the signal potential of the video signal by an output current supplied from the driving transistor during a light emission period,
The switching transistor is turned on in response to a control signal supplied from the second scanning line, connects the driving transistor to a power source during the light emission period, and becomes non-conductive during the non-light emission period. Disconnect from the power supply,
The scanner unit outputs a control signal to the first scanning line and the second scanning line in a horizontal scanning period, controls on / off of the sampling transistor and the switching transistor, and controls the threshold of the output current. Preparation operation for resetting the storage capacitor to correct the dependency on the value voltage, correction operation for writing a voltage for canceling the threshold voltage to the reset storage capacitor, and the corrected storage capacitor And a sampling operation for sampling a signal potential of the video signal.
画素アレイ部とスキャナ部と駆動部とを含み、
上記画素アレイ部は、行状に配された走査線と列状に配された信号線と該走査線および該信号線が交差する部分に配された行列状の画素とを含み、
上記駆動部は、上記信号線に映像信号を供給し、
上記スキャナ部は、第1走査線および第2走査線に制御信号を供給して順次行ごとに上記画素を走査し、
上記画素は、発光素子と、薄膜トランジスタからなるサンプリング用トランジスタと、薄膜トランジスタからなる駆動用トランジスタと、保持容量と、上記駆動用トランジスタを電源に接続するスイッチングトランジスタとを含み、
上記サンプリング用トランジスタは、上記第1走査線から供給される制御信号に応じて導通して、上記信号線から供給された上記映像信号の信号電位を上記保持容量にサンプリングし、
上記保持容量は、上記サンプリングされた上記映像信号の信号電位に応じて上記駆動用トランジスタのゲートに入力電圧を印加し、
上記駆動用トランジスタは、上記入力電圧に応じた出力電流を上記発光素子に供給し、
上記発光素子は、発光期間中上記駆動用トランジスタから供給された出力電流により上記映像信号の信号電位に応じた輝度で発光し、
上記スイッチングトランジスタは、上記第2走査線から供給される制御信号に応じて導通し、上記発光期間中上記駆動用トランジスタを電源に接続し、非発光期間では非導通状態になって、上記駆動用トランジスタを電源から切り離し、
上記スキャナ部は、水平走査期間に上記第1走査線および上記第2走査線にそれぞれ制御信号を出力し、上記サンプリング用トランジスタおよび上記スイッチングトランジスタをオン/オフ制御して、上記出力電流のばらつきを補正する補正動作および上記映像信号の信号電位をサンプリングするサンプリング動作を実行し、
上記ドライバ部は、上記水平走査期間に上記映像信号を固定電位と信号電位との間で切り替え、これによって上記補正動作および上記サンプリング動作に必要な電位を上記画素に上記信号線を介して供給するように構成された表示装置であって、
上記駆動用トランジスタのゲート絶縁膜と上記保持容量を構成する誘電体膜とが互いに独立に形成されている
ことを特徴とする表示装置。
A pixel array unit, a scanner unit, and a drive unit;
The pixel array unit includes a scanning line arranged in a row, a signal line arranged in a column, and a matrix pixel arranged in a portion where the scanning line and the signal line intersect,
The driving unit supplies a video signal to the signal line,
The scanner unit supplies a control signal to the first scanning line and the second scanning line to sequentially scan the pixels for each row,
The pixel includes a light emitting element, a sampling transistor made of a thin film transistor, a drive transistor made of a thin film transistor, a storage capacitor, and a switching transistor for connecting the drive transistor to a power source,
The sampling transistor is turned on in response to a control signal supplied from the first scanning line, and samples the signal potential of the video signal supplied from the signal line in the holding capacitor,
The holding capacitor applies an input voltage to the gate of the driving transistor according to the signal potential of the sampled video signal,
The driving transistor supplies an output current corresponding to the input voltage to the light emitting element,
The light emitting element emits light with a luminance corresponding to the signal potential of the video signal by an output current supplied from the driving transistor during a light emission period,
The switching transistor is turned on in response to a control signal supplied from the second scan line, connects the driving transistor to a power source during the light emission period, and becomes non-conductive during a non-light emission period, Disconnect the transistor from the power supply,
The scanner unit outputs a control signal to the first scanning line and the second scanning line, respectively, during a horizontal scanning period, and controls on / off of the sampling transistor and the switching transistor, thereby varying the output current. Perform a correction operation to correct and a sampling operation to sample the signal potential of the video signal,
The driver unit switches the video signal between a fixed potential and a signal potential during the horizontal scanning period, and thereby supplies a potential necessary for the correction operation and the sampling operation to the pixel via the signal line. A display device configured as follows:
The display device, wherein the gate insulating film of the driving transistor and the dielectric film constituting the storage capacitor are formed independently of each other.
画素アレイ部と駆動部とを含み、
上記画素アレイ部は、行状に配された走査線と列状に配された信号線と該走査線および該信号線が交差する部分に配された行列状の画素と該画素の各行に対応して配された電源線とを含み、
上記駆動部は、上記走査線に順次制御信号を供給して上記画素を行単位で線順次走査する主スキャナと、該線順次走査に合わせて上記電源線に第1電位と第2電位との間で切り替わる電源電圧を供給する電源スキャナと、上記線順次走査に合わせて上記信号線に映像信号となる信号電位と基準電位とを供給する信号セレクタとを含み、
上記画素は、発光素子と、薄膜トランジスタからなるサンプリング用トランジスタと、薄膜トランジスタからなる駆動用トランジスタと、保持容量とを含み、
上記サンプリング用トランジスタは、そのゲートが上記走査線に接続され、そのソースおよびドレインの一方が上記信号線に接続され、他方が上記駆動用トランジスタのゲートに接続され、
上記駆動用トランジスタは、そのソースおよびドレインの一方が上記発光素子に接続され、他方が上記電源線に接続され、
上記保持容量は、上記駆動用トランジスタのソースとゲートとの間に接続され、
上記サンプリング用トランジスタは、上記走査線から供給された制御信号に応じて導通し、上記信号線から供給された信号電位をサンプリングして上記保持容量に保持し、
上記駆動用トランジスタは、上記第1電位にある上記電源線から電流の供給を受け、上記保持された上記信号電位に応じて駆動電流を上記発光素子に流し、
上記電源スキャナは、上記サンプリング用トランジスタが導通した後で上記信号セレクタが上記信号線に基準電位を供給している間に、上記電源線を上記第1電位と上記第2電位との間で切り換え、これによって上記駆動用トランジスタのしきい値電圧に相当する電圧を上記保持容量に保持しておくように構成された表示装置であって、
上記駆動用トランジスタのゲート絶縁膜と上記保持容量を構成する誘電体膜とが互いに独立に形成されている
ことを特徴とする表示装置。
Including a pixel array unit and a drive unit,
The pixel array section corresponds to a scanning line arranged in a row, a signal line arranged in a column, a matrix pixel arranged in a portion where the scanning line and the signal line intersect, and each row of the pixel. Power line arranged
The driving unit supplies a control signal to the scanning lines sequentially to scan the pixels line-by-line in units of rows, and applies a first potential and a second potential to the power supply line in accordance with the line sequential scanning. A power supply scanner that supplies a power supply voltage that is switched between, and a signal selector that supplies a signal potential and a reference potential to be a video signal to the signal line in accordance with the line sequential scanning,
The pixel includes a light emitting element, a sampling transistor including a thin film transistor, a driving transistor including a thin film transistor, and a storage capacitor.
The sampling transistor has its gate connected to the scanning line, one of its source and drain connected to the signal line, and the other connected to the gate of the driving transistor,
The driving transistor has one of a source and a drain connected to the light emitting element, the other connected to the power supply line,
The storage capacitor is connected between a source and a gate of the driving transistor,
The sampling transistor is turned on in response to a control signal supplied from the scanning line, samples the signal potential supplied from the signal line, and holds it in the storage capacitor,
The driving transistor receives a supply of current from the power supply line at the first potential, and causes a driving current to flow to the light emitting element according to the held signal potential.
The power supply scanner switches the power supply line between the first potential and the second potential while the signal selector supplies a reference potential to the signal line after the sampling transistor is turned on. The display device is configured to hold a voltage corresponding to the threshold voltage of the driving transistor in the holding capacitor.
The display device, wherein the gate insulating film of the driving transistor and the dielectric film constituting the storage capacitor are formed independently of each other.
上記信号セレクタは、上記サンプリング用トランジスタが導通した後第1のタイミングで上記信号線を基準電位から信号電位に切り換え、
上記主スキャナは、上記第1のタイミングの後第2のタイミングで上記走査線に対する制御信号の印加を解除して上記サンプリング用トランジスタを非導通状態とし、
上記第1のタイミングと上記第2のタイミングとの間の期間を適切に設定することで、上記保持容量に信号電位を保持する際、上記駆動用トランジスタのチャネル領域のキャリア移動度に対する補正を上記信号電位に加えるように構成されていることを特徴とする請求項8記載の表示装置。
The signal selector switches the signal line from a reference potential to a signal potential at a first timing after the sampling transistor is turned on,
The main scanner cancels the application of the control signal to the scanning line at the second timing after the first timing to make the sampling transistor non-conductive,
By appropriately setting a period between the first timing and the second timing, when the signal potential is held in the storage capacitor, the correction for the carrier mobility in the channel region of the driving transistor is performed. The display device according to claim 8, wherein the display device is configured to be applied to a signal potential.
上記駆動部は、上記信号セレクタが供給する映像信号と上記主スキャナが供給する制御信号との相対的な位相差を調整して、上記第1のタイミングと上記第2のタイミングとの間の期間を最適化するように構成されていることを特徴とする請求項9記載の表示装置。   The drive unit adjusts a relative phase difference between the video signal supplied from the signal selector and the control signal supplied from the main scanner, and a period between the first timing and the second timing. The display device according to claim 9, wherein the display device is optimized. 上記信号セレクタは、基準電位から信号電位に切り換わる映像信号の立ち上がりに傾斜をつけて、上記第1のタイミングと上記第2のタイミングとの間の期間を上記信号電位に追従させるように構成されていることを特徴とする請求項9記載の表示装置。   The signal selector is configured to incline the rising edge of the video signal switching from the reference potential to the signal potential so that the period between the first timing and the second timing follows the signal potential. The display device according to claim 9. 上記主スキャナは、上記保持容量に信号電位が保持された段階で上記走査線に対する制御信号の印加を解除し、上記サンプリング用トランジスタを非導通状態にして上記駆動用トランジスタのゲートを上記信号線から電気的に切り離し、これによって上記駆動用トランジスタのソース電位の変動にゲート電位が連動してゲートとソースとの間の電圧を一定に維持するように構成されていることを特徴とする請求項9記載の表示装置。   The main scanner cancels the application of the control signal to the scanning line at the stage where the signal potential is held in the holding capacitor, makes the sampling transistor non-conductive, and connects the gate of the driving transistor from the signal line. 10. The device according to claim 9, wherein the voltage is electrically disconnected, and the voltage between the gate and the source is maintained constant in association with the fluctuation of the source potential of the driving transistor. The display device described. 画素アレイ部と駆動部とを含み、
上記画素アレイ部は、行状に配された走査線と列状に配された信号線と該走査線および該信号線が交差する部分に配された行列状の画素と該画素の各行に対応して配された電源線とを含み、
上記駆動部は、上記走査線に順次制御信号を供給して上記画素を行単位で線順次走査する主スキャナと、該線順次走査に合わせて上記電源線に第1電位と第2電位との間で切り換わる電源電圧を供給する電源スキャナと、上記線順次走査に合わせて上記信号線に映像信号となる信号電位と基準電位とを供給する信号セレクタとを含み、
上記画素は、発光素子と、薄膜トランジスタからなるサンプリング用トランジスタと、薄膜トランジスタからなる駆動用トランジスタと、保持容量とを含み、
上記サンプリング用トランジスタは、そのゲートが上記走査線に接続され、そのソースおよびドレインの一方が上記信号線に接続され、他方が上記駆動用トランジスタのゲートに接続され、
上記駆動用トランジスタは、そのソースおよびドレインの一方が上記発光素子に接続され、他方が上記電源線に接続され、
上記保持容量は、上記駆動用トランジスタのソースとゲートとの間に接続し、
上記駆動用トランジスタのゲート絶縁膜と上記保持容量を構成する誘電体膜とが互いに独立に形成されている表示装置の駆動方法であって、
上記サンプリング用トランジスタが、上記走査線から供給された制御信号に応じて導通し、上記信号線から供給された信号電位をサンプリングして上記保持容量に保持し、
上記駆動用トランジスタが、上記第1電位にある上記電源線から電流の供給を受け、上記保持された信号電位に応じて駆動電流を上記発光素子に流し、
上記電源スキャナは、上記サンプリング用トランジスタが導通した後で上記信号セレクタが上記信号線に基準電位を供給している間に、上記電源線を上記第1電位と上記第2電位との間で切り換え、これによって上記駆動用トランジスタのしきい値電圧に相当する電圧を上記保持容量に保持しておく
ことを特徴とする表示装置の駆動方法。
Including a pixel array unit and a drive unit,
The pixel array section corresponds to a scanning line arranged in a row, a signal line arranged in a column, a matrix pixel arranged in a portion where the scanning line and the signal line intersect, and each row of the pixel. Power line arranged
The driving unit supplies a control signal to the scanning lines sequentially to scan the pixels line by line, and the power supply line is supplied with a first potential and a second potential in accordance with the line sequential scanning. A power supply scanner that supplies a power supply voltage that is switched between, and a signal selector that supplies a signal potential and a reference potential to be a video signal to the signal line in accordance with the line sequential scanning,
The pixel includes a light emitting element, a sampling transistor including a thin film transistor, a driving transistor including a thin film transistor, and a storage capacitor.
The sampling transistor has its gate connected to the scanning line, one of its source and drain connected to the signal line, and the other connected to the gate of the driving transistor,
The driving transistor has one of a source and a drain connected to the light emitting element, the other connected to the power supply line,
The storage capacitor is connected between the source and gate of the driving transistor,
A driving method of a display device in which a gate insulating film of the driving transistor and a dielectric film constituting the storage capacitor are formed independently of each other,
The sampling transistor is turned on in response to a control signal supplied from the scanning line, samples the signal potential supplied from the signal line, and holds it in the storage capacitor;
The driving transistor receives a current supplied from the power supply line at the first potential, and causes a driving current to flow to the light emitting element in accordance with the held signal potential;
The power supply scanner switches the power supply line between the first potential and the second potential while the signal selector supplies a reference potential to the signal line after the sampling transistor is turned on. Thus, a voltage corresponding to the threshold voltage of the driving transistor is held in the holding capacitor.
画素アレイ部と駆動部とを含み、
上記画素アレイ部は、行状に配された走査線と列状に配された信号線と該走査線および該信号線が交差する部分に配された行列状の画素と該画素の各行に対応して配された電源線とを含み、
上記駆動部は、上記走査線に順次制御信号を供給して上記画素を行単位で線順次走査する主スキャナと、上記線順次走査に合わせて上記電源線に第1電位と第2電位との間で切り換わる電源電圧を供給する電源スキャナと、上記線順次走査に合わせて上記信号線に映像信号となる信号電位と基準電位とを供給する信号セレクタとを含み、
上記画素は、発光素子と、薄膜トランジスタからなるサンプリング用トランジスタと、薄膜トランジスタからなる駆動用トランジスタと、保持容量とを含み、
上記サンプリング用トランジスタは、そのゲートが上記走査線に接続され、そのソースおよびドレインの一方が上記信号線に接続され、他方が上記駆動用トランジスタのゲートに接続され、
上記駆動用トランジスタは、そのソースおよびドレインの一方が上記発光素子に接続され、他方が上記電源線に接続され、
上記保持容量は、上記駆動用トランジスタのソースとゲートとの間に接続され、
上記サンプリング用トランジスタは、上記走査線から供給された制御信号に応じて導通し、上記信号線から供給された信号電位をサンプリングして上記保持容量に保持し、
上記駆動用トランジスタは、上記第1電位にある上記電源線から電流の供給を受け、上記保持された信号電位に応じて駆動電流を上記発光素子に流し、
上記信号セレクタは、上記サンプリング用トランジスタが導通した後第1のタイミングで上記信号線を基準電位から信号電位に切り換え、
上記主スキャナは、上記第1のタイミングの後第2のタイミングで上記走査線に対する制御信号の印加を解除して上記サンプリング用トランジスタを非導通状態とし、
上記第1のタイミングと上記第2のタイミングとの間の期間を適切に設定することで、上記保持容量に信号電位を保持する際、上記駆動用トランジスタのチャネル領域のキャリア移動度に対する補正を信号電位に加えるように構成された表示装置であって、
上記駆動用トランジスタのゲート絶縁膜と上記保持容量を構成する誘電体膜とが互いに独立に形成されている
ことを特徴とする表示装置。
Including a pixel array unit and a drive unit,
The pixel array section corresponds to a scanning line arranged in a row, a signal line arranged in a column, a matrix pixel arranged in a portion where the scanning line and the signal line intersect, and each row of the pixel. Power line arranged
The driving unit supplies a control signal to the scanning lines sequentially to scan the pixels line by line, and the power supply line is supplied with a first potential and a second potential in accordance with the line sequential scanning. A power supply scanner that supplies a power supply voltage that is switched between, and a signal selector that supplies a signal potential and a reference potential to be a video signal to the signal line in accordance with the line sequential scanning,
The pixel includes a light emitting element, a sampling transistor including a thin film transistor, a driving transistor including a thin film transistor, and a storage capacitor.
The sampling transistor has its gate connected to the scanning line, one of its source and drain connected to the signal line, and the other connected to the gate of the driving transistor,
The driving transistor has one of a source and a drain connected to the light emitting element, the other connected to the power supply line,
The storage capacitor is connected between a source and a gate of the driving transistor,
The sampling transistor is turned on in response to a control signal supplied from the scanning line, samples the signal potential supplied from the signal line, and holds it in the storage capacitor,
The driving transistor receives a supply of current from the power supply line at the first potential, and causes a driving current to flow to the light emitting element according to the held signal potential,
The signal selector switches the signal line from a reference potential to a signal potential at a first timing after the sampling transistor is turned on,
The main scanner cancels the application of the control signal to the scanning line at the second timing after the first timing to make the sampling transistor non-conductive,
By appropriately setting the period between the first timing and the second timing, when the signal potential is held in the storage capacitor, the correction for the carrier mobility in the channel region of the driving transistor is performed as a signal. A display device configured to apply an electric potential,
The display device, wherein the gate insulating film of the driving transistor and the dielectric film constituting the storage capacitor are formed independently of each other.
画素アレイ部と駆動部とを含み、
上記画素アレイ部は、行状に配された走査線と列状に配された信号線と該走査線および該信号線が交差する部分に配された行列状の画素と該画素の各行に対応して配された電源線とを含み、
上記駆動部は、上記走査線に順次制御信号を供給して上記画素を行単位で線順次走査する主スキャナと、該線順次走査に合わせて上記電源線に第1電位と第2電位との間で切り換わる電源電圧を供給する電源スキャナと、上記線順次走査に合わせて上記信号線に映像信号となる信号電位と基準電位とを供給する信号セレクタとを含み、
上記画素は、発光素子と、薄膜トランジスタからなるサンプリング用トランジスタと、薄膜トランジスタからなる駆動用トランジスタと、保持容量とを含み、
上記サンプリング用トランジスタは、そのゲートが上記走査線に接続され、そのソースおよびドレインの一方が上記信号線に接続され、他方が上記駆動用トランジスタのゲートに接続され、
上記駆動用トランジスタは、そのソースおよびドレインの一方が上記発光素子に接続され、他方が上記電源線に接続され、
上記保持容量は、該駆動用トランジスタのソースとゲートの間に接続し、
上記駆動用トランジスタのゲート絶縁膜と上記保持容量を構成する誘電体膜とが互いに独立に形成されている表示装置の駆動方法であって、
上記サンプリング用トランジスタが、上記走査線から供給された制御信号に応じて導通し、上記信号線から供給された信号電位をサンプリングして上記保持容量に保持し、
上記駆動用トランジスタが、上記第1電位にある上記電源線から電流の供給を受け、上記保持された信号電位に応じて駆動電流を上記発光素子に流し、
上記信号セレクタは、上記サンプリング用トランジスタが導通した後第1のタイミングで上記信号線を基準電位から信号電位に切り換え、
上記主スキャナは、上記第1のタイミングの後第2のタイミングで上記走査線に対する制御信号の印加を解除して上記サンプリング用トランジスタを非導通状態とし、
上記第1のタイミングと上記第2のタイミングとの間の期間を適切に設定することで、上記保持容量に信号電位を保持する際、上記駆動用トランジスタのチャネル領域のキャリア移動度に対する補正を信号電位に加える
ことを特徴とする表示装置の駆動方法。
Including a pixel array unit and a drive unit,
The pixel array section corresponds to a scanning line arranged in a row, a signal line arranged in a column, a matrix pixel arranged in a portion where the scanning line and the signal line intersect, and each row of the pixel. Power line arranged
The driving unit supplies a control signal to the scanning lines sequentially to scan the pixels line by line, and the power supply line is supplied with a first potential and a second potential in accordance with the line sequential scanning. A power supply scanner that supplies a power supply voltage that is switched between, and a signal selector that supplies a signal potential and a reference potential to be a video signal to the signal line in accordance with the line sequential scanning,
The pixel includes a light emitting element, a sampling transistor including a thin film transistor, a driving transistor including a thin film transistor, and a storage capacitor.
The sampling transistor has its gate connected to the scanning line, one of its source and drain connected to the signal line, and the other connected to the gate of the driving transistor,
The driving transistor has one of a source and a drain connected to the light emitting element, the other connected to the power supply line,
The storage capacitor is connected between the source and gate of the driving transistor,
A driving method of a display device in which a gate insulating film of the driving transistor and a dielectric film constituting the storage capacitor are formed independently of each other,
The sampling transistor is turned on in response to a control signal supplied from the scanning line, samples the signal potential supplied from the signal line, and holds it in the storage capacitor;
The driving transistor receives a current supplied from the power supply line at the first potential, and causes a driving current to flow to the light emitting element in accordance with the held signal potential;
The signal selector switches the signal line from a reference potential to a signal potential at a first timing after the sampling transistor is turned on,
The main scanner cancels the application of the control signal to the scanning line at the second timing after the first timing to make the sampling transistor non-conductive,
By appropriately setting a period between the first timing and the second timing, when the signal potential is held in the storage capacitor, correction for the carrier mobility in the channel region of the driving transistor is performed as a signal. A method for driving a display device, characterized by applying to a potential.
画素が、発光素子と、薄膜トランジスタからなるサンプリング用トランジスタと、薄膜トランジスタからなる駆動用薄膜トランジスタと、保持容量とを含むアクティブマトリクス型の表示装置であって、
上記駆動用トランジスタのゲート絶縁膜と上記保持容量を構成する誘電体膜とが互いに独立に形成されている
ことを特徴とする表示装置。
An active matrix display device in which a pixel includes a light emitting element, a sampling transistor including a thin film transistor, a driving thin film transistor including a thin film transistor, and a storage capacitor,
The display device, wherein the gate insulating film of the driving transistor and the dielectric film constituting the storage capacitor are formed independently of each other.
一つまたは複数の表示装置を有する電子機器において、
少なくとも一つの上記表示装置が、
画素アレイ部とスキャナ部と信号部とを含み、
上記画素アレイ部は、行状に配された走査線と列状に配された信号線と該走査線および該信号線が交差する部分に配された行列状の画素とを含み、
上記信号部は、上記信号線に映像信号を供給し、
上記スキャナ部は、第1走査線および第2走査線に制御信号を供給して順次行ごとに上記画素を走査し、
上記画素は、発光素子と、薄膜トランジスタからなるサンプリング用トランジスタと、薄膜トランジスタからなる駆動用トランジスタと、保持容量と、上記駆動用トランジスタを電源に接続するスイッチングトランジスタとを含み、
上記サンプリング用トランジスタは、上記第1走査線から供給される制御信号に応じて導通し、上記信号線から供給された映像信号の信号電位を上記保持容量にサンプリングし、
上記保持容量は、上記サンプリングされた上記映像信号の信号電位に応じて上記駆動用トランジスタのゲートに入力電圧を印加し、
上記駆動用トランジスタは、上記入力電圧に応じた出力電流を上記発光素子に供給し、上記出力電流は上記駆動用トランジスタのしきい値電圧に対して依存性を有し、
上記発光素子は、発光期間中上記駆動用トランジスタから供給された出力電流により上記映像信号の信号電位に応じた輝度で発光し、
上記スイッチングトランジスタは、上記第2走査線から供給される制御信号に応じて導通し、上記発光期間中上記駆動用トランジスタを電源に接続し、非発光期間では非導通状態になって上記駆動用トランジスタを電源から切り離し、
上記スキャナ部は、水平走査期間に上記第1走査線および上記第2走査線にそれぞれ制御信号を出力し、上記サンプリング用トランジスタおよび上記スイッチングトランジスタをオン/オフ制御し、上記出力電流の上記しきい値電圧に対する依存性を補正するために上記保持容量をリセットする準備動作、リセットされた上記保持容量に上記しきい値電圧をキャンセルするための電圧を書き込む補正動作、および、補正された上記保持容量に上記映像信号の信号電位をサンプリングするサンプリング動作を実行するように構成されている表示装置であって、
上記駆動用トランジスタのゲート絶縁膜と上記保持容量を構成する誘電体膜とが互いに独立に形成されているものである
ことを特徴とする電子機器。
In an electronic device having one or more display devices,
At least one of the display devices,
A pixel array unit, a scanner unit, and a signal unit;
The pixel array unit includes a scanning line arranged in a row, a signal line arranged in a column, and a matrix pixel arranged in a portion where the scanning line and the signal line intersect,
The signal unit supplies a video signal to the signal line,
The scanner unit supplies a control signal to the first scanning line and the second scanning line to sequentially scan the pixels for each row,
The pixel includes a light emitting element, a sampling transistor made of a thin film transistor, a drive transistor made of a thin film transistor, a storage capacitor, and a switching transistor for connecting the drive transistor to a power source,
The sampling transistor is turned on in response to a control signal supplied from the first scanning line, samples the signal potential of the video signal supplied from the signal line in the holding capacitor,
The holding capacitor applies an input voltage to the gate of the driving transistor according to the signal potential of the sampled video signal,
The driving transistor supplies an output current corresponding to the input voltage to the light emitting element, and the output current has a dependency on a threshold voltage of the driving transistor,
The light emitting element emits light with a luminance corresponding to the signal potential of the video signal by an output current supplied from the driving transistor during a light emission period,
The switching transistor is turned on in response to a control signal supplied from the second scanning line, connects the driving transistor to a power source during the light emission period, and becomes non-conductive during the non-light emission period. Disconnect from the power supply,
The scanner unit outputs a control signal to the first scanning line and the second scanning line in a horizontal scanning period, controls on / off of the sampling transistor and the switching transistor, and controls the threshold of the output current. Preparation operation for resetting the storage capacitor to correct the dependency on the value voltage, correction operation for writing a voltage for canceling the threshold voltage to the reset storage capacitor, and the corrected storage capacitor A display device configured to perform a sampling operation for sampling the signal potential of the video signal,
An electronic apparatus, wherein a gate insulating film of the driving transistor and a dielectric film constituting the storage capacitor are formed independently of each other.
一つまたは複数の表示装置を有する電子機器において、
少なくとも一つの上記表示装置が、
画素アレイ部とスキャナ部と駆動部とを含み、
上記画素アレイ部は、行状に配された走査線と列状に配された信号線と該走査線および該信号線が交差する部分に配された行列状の画素とを含み、
上記駆動部は、上記信号線に映像信号を供給し、
上記スキャナ部は、第1走査線および第2走査線に制御信号を供給して順次行ごとに上記画素を走査し、
上記画素は、発光素子と、薄膜トランジスタからなるサンプリング用トランジスタと、薄膜トランジスタからなる駆動用トランジスタと、保持容量と、上記駆動用トランジスタを電源に接続するスイッチングトランジスタとを含み、
上記サンプリング用トランジスタは、上記第1走査線から供給される制御信号に応じて導通して、上記信号線から供給された上記映像信号の信号電位を上記保持容量にサンプリングし、
上記保持容量は、上記サンプリングされた上記映像信号の信号電位に応じて上記駆動用トランジスタのゲートに入力電圧を印加し、
上記駆動用トランジスタは、上記入力電圧に応じた出力電流を上記発光素子に供給し、
上記発光素子は、発光期間中上記駆動用トランジスタから供給された出力電流により上記映像信号の信号電位に応じた輝度で発光し、
上記スイッチングトランジスタは、上記第2走査線から供給される制御信号に応じて導通し、上記発光期間中上記駆動用トランジスタを電源に接続し、非発光期間では非導通状態になって、上記駆動用トランジスタを電源から切り離し、
上記スキャナ部は、水平走査期間に上記第1走査線および上記第2走査線にそれぞれ制御信号を出力し、上記サンプリング用トランジスタおよび上記スイッチングトランジスタをオン/オフ制御して、上記出力電流のばらつきを補正する補正動作および上記映像信号の信号電位をサンプリングするサンプリング動作を実行し、
上記ドライバ部は、上記水平走査期間に上記映像信号を固定電位と信号電位との間で切り替え、これによって上記補正動作および上記サンプリング動作に必要な電位を上記画素に上記信号線を介して供給するように構成された表示装置であって、
上記駆動用トランジスタのゲート絶縁膜と上記保持容量を構成する誘電体膜とが互いに独立に形成されているものである
ことを特徴とする電子機器。
In an electronic device having one or more display devices,
At least one of the display devices,
A pixel array unit, a scanner unit, and a drive unit;
The pixel array unit includes a scanning line arranged in a row, a signal line arranged in a column, and a matrix pixel arranged in a portion where the scanning line and the signal line intersect,
The driving unit supplies a video signal to the signal line,
The scanner unit supplies a control signal to the first scanning line and the second scanning line to sequentially scan the pixels for each row,
The pixel includes a light emitting element, a sampling transistor made of a thin film transistor, a drive transistor made of a thin film transistor, a storage capacitor, and a switching transistor for connecting the drive transistor to a power source,
The sampling transistor is turned on in response to a control signal supplied from the first scanning line, and samples the signal potential of the video signal supplied from the signal line in the holding capacitor,
The holding capacitor applies an input voltage to the gate of the driving transistor according to the signal potential of the sampled video signal,
The driving transistor supplies an output current corresponding to the input voltage to the light emitting element,
The light emitting element emits light with a luminance corresponding to the signal potential of the video signal by an output current supplied from the driving transistor during a light emission period,
The switching transistor is turned on in response to a control signal supplied from the second scan line, connects the driving transistor to a power source during the light emission period, and becomes non-conductive during a non-light emission period, Disconnect the transistor from the power supply,
The scanner unit outputs a control signal to the first scanning line and the second scanning line, respectively, during a horizontal scanning period, and controls on / off of the sampling transistor and the switching transistor, thereby varying the output current. Perform a correction operation to correct and a sampling operation to sample the signal potential of the video signal,
The driver unit switches the video signal between a fixed potential and a signal potential during the horizontal scanning period, and thereby supplies a potential necessary for the correction operation and the sampling operation to the pixel via the signal line. A display device configured as follows:
An electronic apparatus, wherein a gate insulating film of the driving transistor and a dielectric film constituting the storage capacitor are formed independently of each other.
一つまたは複数の表示装置を有する電子機器において、
少なくとも一つの上記表示装置が、
画素アレイ部と駆動部とを含み、
上記画素アレイ部は、行状に配された走査線と列状に配された信号線と該走査線および該信号線が交差する部分に配された行列状の画素と該画素の各行に対応して配された電源線とを含み、
上記駆動部は、上記走査線に順次制御信号を供給して上記画素を行単位で線順次走査する主スキャナと、上記線順次走査に合わせて上記電源線に第1電位と第2電位との間で切り換わる電源電圧を供給する電源スキャナと、上記線順次走査に合わせて上記信号線に映像信号となる信号電位と基準電位とを供給する信号セレクタとを含み、
上記画素は、発光素子と、薄膜トランジスタからなるサンプリング用トランジスタと、薄膜トランジスタからなる駆動用トランジスタと、保持容量とを含み、
上記サンプリング用トランジスタは、そのゲートが上記走査線に接続され、そのソースおよびドレインの一方が上記信号線に接続され、他方が上記駆動用トランジスタのゲートに接続され、
上記駆動用トランジスタは、そのソースおよびドレインの一方が上記発光素子に接続され、他方が上記電源線に接続され、
上記保持容量は、上記駆動用トランジスタのソースとゲートとの間に接続され、
上記サンプリング用トランジスタは、上記走査線から供給された制御信号に応じて導通し、上記信号線から供給された信号電位をサンプリングして上記保持容量に保持し、
上記駆動用トランジスタは、上記第1電位にある上記電源線から電流の供給を受け、上記保持された信号電位に応じて駆動電流を上記発光素子に流し、
上記信号セレクタは、上記サンプリング用トランジスタが導通した後第1のタイミングで上記信号線を基準電位から信号電位に切り換え、
上記主スキャナは、上記第1のタイミングの後第2のタイミングで上記走査線に対する制御信号の印加を解除して上記サンプリング用トランジスタを非導通状態とし、
上記第1のタイミングと上記第2のタイミングとの間の期間を適切に設定することで、上記保持容量に信号電位を保持する際、上記駆動用トランジスタのチャネル領域のキャリア移動度に対する補正を信号電位に加えるように構成された表示装置であって、
上記駆動用トランジスタのゲート絶縁膜と上記保持容量を構成する誘電体膜とが互いに独立に形成されているものである
ことを特徴とする電子機器。
In an electronic device having one or more display devices,
At least one of the display devices,
Including a pixel array unit and a drive unit,
The pixel array section corresponds to a scanning line arranged in a row, a signal line arranged in a column, a matrix pixel arranged in a portion where the scanning line and the signal line intersect, and each row of the pixel. Power line arranged
The driving unit supplies a control signal to the scanning lines sequentially to scan the pixels line by line, and the power supply line is supplied with a first potential and a second potential in accordance with the line sequential scanning. A power supply scanner that supplies a power supply voltage that is switched between, and a signal selector that supplies a signal potential and a reference potential to be a video signal to the signal line in accordance with the line sequential scanning,
The pixel includes a light emitting element, a sampling transistor including a thin film transistor, a driving transistor including a thin film transistor, and a storage capacitor.
The sampling transistor has its gate connected to the scanning line, one of its source and drain connected to the signal line, and the other connected to the gate of the driving transistor,
The driving transistor has one of a source and a drain connected to the light emitting element, the other connected to the power supply line,
The storage capacitor is connected between a source and a gate of the driving transistor,
The sampling transistor is turned on in response to a control signal supplied from the scanning line, samples the signal potential supplied from the signal line, and holds it in the storage capacitor,
The driving transistor receives a supply of current from the power supply line at the first potential, and causes a driving current to flow to the light emitting element according to the held signal potential,
The signal selector switches the signal line from a reference potential to a signal potential at a first timing after the sampling transistor is turned on,
The main scanner cancels the application of the control signal to the scanning line at the second timing after the first timing to make the sampling transistor non-conductive,
By appropriately setting the period between the first timing and the second timing, when the signal potential is held in the storage capacitor, the correction for the carrier mobility in the channel region of the driving transistor is performed as a signal. A display device configured to apply an electric potential,
An electronic apparatus, wherein a gate insulating film of the driving transistor and a dielectric film constituting the storage capacitor are formed independently of each other.
一つまたは複数の表示装置を有する電子機器において、
少なくとも一つの上記表示装置が、
画素アレイ部と駆動部とを含み、
上記画素アレイ部は、行状に配された走査線と列状に配された信号線と該走査線および該信号線が交差する部分に配された行列状の画素と該画素の各行に対応して配された電源線とを含み、
上記駆動部は、上記走査線に順次制御信号を供給して上記画素を行単位で線順次走査する主スキャナと、上記線順次走査に合わせて上記電源線に第1電位と第2電位との間で切り換わる電源電圧を供給する電源スキャナと、上記線順次走査に合わせて上記信号線に映像信号となる信号電位と基準電位とを供給する信号セレクタとを含み、
上記画素は、発光素子と、薄膜トランジスタからなるサンプリング用トランジスタと、薄膜トランジスタからなる駆動用トランジスタと、保持容量とを含み、
上記サンプリング用トランジスタは、そのゲートが上記走査線に接続され、そのソースおよびドレインの一方が上記信号線に接続され、他方が上記駆動用トランジスタのゲートに接続され、
上記駆動用トランジスタは、そのソースおよびドレインの一方が上記発光素子に接続され、他方が上記電源線に接続され、
上記保持容量は、上記駆動用トランジスタのソースとゲートとの間に接続され、
上記サンプリング用トランジスタは、上記走査線から供給された制御信号に応じて導通し、上記信号線から供給された信号電位をサンプリングして上記保持容量に保持し、
上記駆動用トランジスタは、上記第1電位にある上記電源線から電流の供給を受け、上記保持された信号電位に応じて駆動電流を上記発光素子に流し、
上記信号セレクタは、上記サンプリング用トランジスタが導通した後第1のタイミングで上記信号線を基準電位から信号電位に切り換え、
上記主スキャナは、上記第1のタイミングの後第2のタイミングで上記走査線に対する制御信号の印加を解除して上記サンプリング用トランジスタを非導通状態とし、
上記第1のタイミングと上記第2のタイミングとの間の期間を適切に設定することで、上記保持容量に信号電位を保持する際、上記駆動用トランジスタのチャネル領域のキャリア移動度に対する補正を信号電位に加えるように構成された表示装置であって、
上記駆動用トランジスタのゲート絶縁膜と上記保持容量を構成する誘電体膜とが互いに独立に形成されているものである
ことを特徴とする電子機器。
In an electronic device having one or more display devices,
At least one of the display devices,
Including a pixel array unit and a drive unit,
The pixel array section corresponds to a scanning line arranged in a row, a signal line arranged in a column, a matrix pixel arranged in a portion where the scanning line and the signal line intersect, and each row of the pixel. Power line arranged
The driving unit supplies a control signal to the scanning lines sequentially to scan the pixels line by line, and the power supply line is supplied with a first potential and a second potential in accordance with the line sequential scanning. A power supply scanner that supplies a power supply voltage that is switched between, and a signal selector that supplies a signal potential and a reference potential to be a video signal to the signal line in accordance with the line sequential scanning,
The pixel includes a light emitting element, a sampling transistor including a thin film transistor, a driving transistor including a thin film transistor, and a storage capacitor.
The sampling transistor has its gate connected to the scanning line, one of its source and drain connected to the signal line, and the other connected to the gate of the driving transistor,
The driving transistor has one of a source and a drain connected to the light emitting element, the other connected to the power supply line,
The storage capacitor is connected between a source and a gate of the driving transistor,
The sampling transistor is turned on in response to a control signal supplied from the scanning line, samples the signal potential supplied from the signal line, and holds it in the storage capacitor,
The driving transistor receives a supply of current from the power supply line at the first potential, and causes a driving current to flow to the light emitting element according to the held signal potential,
The signal selector switches the signal line from a reference potential to a signal potential at a first timing after the sampling transistor is turned on,
The main scanner cancels the application of the control signal to the scanning line at the second timing after the first timing to make the sampling transistor non-conductive,
By appropriately setting the period between the first timing and the second timing, when the signal potential is held in the storage capacitor, the correction for the carrier mobility in the channel region of the driving transistor is performed as a signal. A display device configured to apply an electric potential,
An electronic apparatus, wherein a gate insulating film of the driving transistor and a dielectric film constituting the storage capacitor are formed independently of each other.
JP2007130113A 2007-05-16 2007-05-16 Display device, driving method thereof, and electronic apparatus Pending JP2008286905A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007130113A JP2008286905A (en) 2007-05-16 2007-05-16 Display device, driving method thereof, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007130113A JP2008286905A (en) 2007-05-16 2007-05-16 Display device, driving method thereof, and electronic apparatus

Publications (1)

Publication Number Publication Date
JP2008286905A true JP2008286905A (en) 2008-11-27

Family

ID=40146711

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007130113A Pending JP2008286905A (en) 2007-05-16 2007-05-16 Display device, driving method thereof, and electronic apparatus

Country Status (1)

Country Link
JP (1) JP2008286905A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101117727B1 (en) * 2009-12-16 2012-03-07 삼성모바일디스플레이주식회사 Organic light emitting display and manufacturing method thereof
WO2012128073A1 (en) * 2011-03-18 2012-09-27 シャープ株式会社 Display device and method for driving same
WO2013187173A1 (en) * 2012-06-15 2013-12-19 ソニー株式会社 Display device, semiconductor device, and method for manufacturing display device
JP2017116927A (en) * 2011-10-18 2017-06-29 株式会社半導体エネルギー研究所 Light-emitting device
WO2020152556A1 (en) * 2019-01-25 2020-07-30 株式会社半導体エネルギー研究所 Function panel, display device, i/o device, information processing device, and method for driving information processing device
WO2020229910A1 (en) * 2019-05-10 2020-11-19 株式会社半導体エネルギー研究所 Information processing device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000276076A (en) * 1999-01-21 2000-10-06 Semiconductor Energy Lab Co Ltd Semiconductor device and its manufacture
JP2001013520A (en) * 1999-06-28 2001-01-19 Alps Electric Co Ltd Active matrix type liquid crystal display device
JP2003271095A (en) * 2002-03-14 2003-09-25 Nec Corp Driving circuit for current control element and image display device
JP2005099773A (en) * 2003-08-29 2005-04-14 Seiko Epson Corp Driving method of electronic circuit, electronic circuit, electronic device, electrooptical device, electronic equipment and driving method of electronic device
JP2005148704A (en) * 2003-11-13 2005-06-09 Hannstar Display Corp Pixel structure for display and method for driving the same
JP2007102046A (en) * 2005-10-07 2007-04-19 Sony Corp Pixel circuit and display device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000276076A (en) * 1999-01-21 2000-10-06 Semiconductor Energy Lab Co Ltd Semiconductor device and its manufacture
JP2001013520A (en) * 1999-06-28 2001-01-19 Alps Electric Co Ltd Active matrix type liquid crystal display device
JP2003271095A (en) * 2002-03-14 2003-09-25 Nec Corp Driving circuit for current control element and image display device
JP2005099773A (en) * 2003-08-29 2005-04-14 Seiko Epson Corp Driving method of electronic circuit, electronic circuit, electronic device, electrooptical device, electronic equipment and driving method of electronic device
JP2005148704A (en) * 2003-11-13 2005-06-09 Hannstar Display Corp Pixel structure for display and method for driving the same
JP2007102046A (en) * 2005-10-07 2007-04-19 Sony Corp Pixel circuit and display device

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8710503B2 (en) 2009-12-16 2014-04-29 Samsung Display Co., Ltd. Organic light-emitting display and method of manufacturing the same
KR101117727B1 (en) * 2009-12-16 2012-03-07 삼성모바일디스플레이주식회사 Organic light emitting display and manufacturing method thereof
WO2012128073A1 (en) * 2011-03-18 2012-09-27 シャープ株式会社 Display device and method for driving same
JP2017116927A (en) * 2011-10-18 2017-06-29 株式会社半導体エネルギー研究所 Light-emitting device
US11587957B2 (en) 2011-10-18 2023-02-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10615189B2 (en) 2011-10-18 2020-04-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10056413B2 (en) 2011-10-18 2018-08-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JPWO2013187173A1 (en) * 2012-06-15 2016-02-04 ソニー株式会社 Display device, semiconductor device, and manufacturing method of display device
US10566356B2 (en) 2012-06-15 2020-02-18 Sony Corporation Display device, semiconductor device, and method of manufacturing display device
US9935135B2 (en) 2012-06-15 2018-04-03 Sony Corporation Display device, semiconductor device, and method of manufacturing display device
CN104350532B (en) * 2012-06-15 2018-04-06 索尼公司 Display device, semiconductor device and the method for manufacturing display device
US9508758B2 (en) 2012-06-15 2016-11-29 Sony Corporation Display device, semiconductor device, and method of manufacturing display device
CN108459443A (en) * 2012-06-15 2018-08-28 索尼公司 Display device
US10217777B2 (en) 2012-06-15 2019-02-26 Sony Corporation Display device, semiconductor device, and method of manufacturing display device
US9722010B2 (en) 2012-06-15 2017-08-01 Sony Corporation Display device having stacked storage capacitors below light emitting element
CN104350532A (en) * 2012-06-15 2015-02-11 索尼公司 Display device, semiconductor device, and method for manufacturing display device
WO2013187173A1 (en) * 2012-06-15 2013-12-19 ソニー株式会社 Display device, semiconductor device, and method for manufacturing display device
CN108459443B (en) * 2012-06-15 2021-10-12 索尼公司 Display device
US10903251B2 (en) 2012-06-15 2021-01-26 Sony Corporation Display device, semiconductor device, and method of manufacturing display device
WO2020152556A1 (en) * 2019-01-25 2020-07-30 株式会社半導体エネルギー研究所 Function panel, display device, i/o device, information processing device, and method for driving information processing device
US11610529B2 (en) 2019-01-25 2023-03-21 Semiconductor Energy Laboratory Co., Ltd. Functional panel, display device, input/output device, data processing device, method for driving data processing device
WO2020229910A1 (en) * 2019-05-10 2020-11-19 株式会社半導体エネルギー研究所 Information processing device
US11886250B2 (en) 2019-05-10 2024-01-30 Semiconductor Energy Laboratory Co., Ltd. Data processing device

Similar Documents

Publication Publication Date Title
US9761174B2 (en) Display apparatus, method of driving a display, and electronic device
JP4923527B2 (en) Display device and driving method thereof
JP5245195B2 (en) Pixel circuit
JP4245057B2 (en) Display device, driving method thereof, and electronic apparatus
JP4636006B2 (en) Pixel circuit, driving method of pixel circuit, display device, driving method of display device, and electronic device
US8547371B2 (en) Display apparatus, driving method of display apparatus and electronic equipment
JP4983018B2 (en) Display device and driving method thereof
US20070115225A1 (en) Display apparatus and driving method thereof
KR101498571B1 (en) Display, method for driving display, electronic apparatus
US20080238830A1 (en) Display device, driving method thereof, and electronic apparatus
JP2007156460A5 (en)
JP2009122353A (en) Display apparatus, driving method for same, and electronic apparatus
US20090179888A1 (en) Display device and electronic equipment
JP2009080365A (en) Display device, its driving method, and electronic equipment
JP2008286905A (en) Display device, driving method thereof, and electronic apparatus
JP2009163275A (en) Pixel circuit, driving method for pixel circuit, display device, and driving method for display device
JP2009122335A (en) Display device, driving method of display device, and electronic apparatus
JP2010261998A (en) Display device and driving control method
JP2010250050A (en) Display apparatus and driving control method
JP2008287140A (en) Display device and electronic equipment
JP2009169430A (en) Pixel circuit, method of driving the same, display device, and method of driving the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100507

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120529