KR102277568B1 - Organic light emitting display - Google Patents
Organic light emitting display Download PDFInfo
- Publication number
- KR102277568B1 KR102277568B1 KR1020130141297A KR20130141297A KR102277568B1 KR 102277568 B1 KR102277568 B1 KR 102277568B1 KR 1020130141297 A KR1020130141297 A KR 1020130141297A KR 20130141297 A KR20130141297 A KR 20130141297A KR 102277568 B1 KR102277568 B1 KR 102277568B1
- Authority
- KR
- South Korea
- Prior art keywords
- pixel
- driving transistors
- integrated electrode
- sensing
- node
- Prior art date
Links
- 230000008439 repair process Effects 0.000 claims description 56
- 238000000034 method Methods 0.000 claims description 47
- 239000003990 capacitor Substances 0.000 claims description 26
- 238000003860 storage Methods 0.000 claims description 17
- 238000005452 bending Methods 0.000 claims description 4
- 235000019557 luminance Nutrition 0.000 description 68
- 238000010586 diagram Methods 0.000 description 45
- 238000005520 cutting process Methods 0.000 description 25
- 230000007423 decrease Effects 0.000 description 25
- 230000008569 process Effects 0.000 description 19
- 239000000463 material Substances 0.000 description 15
- 230000002950 deficient Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 230000009467 reduction Effects 0.000 description 6
- 238000003698 laser cutting Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3275—Details of drivers for data electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of El Displays (AREA)
Abstract
본 발명은 유기발광다이오드와 둘 이상의 구동 트랜지스터를 포함하는 다수의 화소를 포함하되, 상기 다수의 화소 각각에는, 상기 둘 이상의 구동 트랜지스터 각각의 드레인이 되는 둘 이상의 브랜치(Branch)와 상기 둘 이상의 브랜치와 연결된 하나의 스템(Stem)을 갖는 제1 통합 전극과, 상기 둘 이상의 구동 트랜지스터 각각의 소스가 되는 둘 이상의 브랜치(Branch)와 상기 둘 이상의 브랜치와 연결된 하나의 스템(Stem)을 갖는 제2 통합 전극이 이격되어 형성된 것을 특징으로 하는 유기전계발광 표시장치에 관한 것이다. The present invention includes a plurality of pixels including an organic light emitting diode and two or more driving transistors, wherein each of the plurality of pixels includes two or more branches serving as drains of the two or more driving transistors, and the two or more branches; A first integrated electrode having one connected stem, two or more branches serving as sources of each of the two or more driving transistors, and a second integrated electrode having one stem connected to the two or more branches It relates to an organic light emitting display device, characterized in that formed spaced apart.
Description
본 발명은 유기전계발광 표시장치에 관한 것이다. The present invention relates to an organic light emitting display device.
최근, 표시장치로서 각광받고 있는 유기전계발광 표시장치는 스스로 발광하는 유기발광다이오드(OLED: Organic Light Emitting Diode)를 이용함으로써 응답속도가 빠르고, 발광효율, 휘도 및 시야각 등이 큰 장점이 있다. Recently, an organic light emitting display device, which has been spotlighted as a display device, has advantages such as fast response speed, luminous efficiency, luminance, and viewing angle by using an organic light emitting diode (OLED) that emits light by itself.
이러한 유기전계발광 표시장치는 유기발광다이오드가 포함된 화소를 매트릭스 형태로 배열하고 스캔신호에 의해 선택된 화소들의 밝기를 데이터의 계조에 따라 제어한다. In such an organic light emitting display device, pixels including organic light emitting diodes are arranged in a matrix form, and the brightness of pixels selected by a scan signal is controlled according to a gray level of data.
이러한 유기전계발광 표시장치의 각 화소는 유기발광다이오드와, 유기발광다이오드에 전류를 흐르게 하여 화면의 휘도를 제어하기 위한 구동 트랜지스터(Driving Transistor) 등을 포함한다. Each pixel of the organic light emitting display device includes an organic light emitting diode and a driving transistor for controlling the luminance of a screen by flowing a current through the organic light emitting diode.
이러한 각 화소 내 구동 트랜지스터는 많은 공정을 거쳐 만들어지며, 이때, 미세한 공정 기인성 이물(들)이 구동 트랜지스터에서 발생할 수 있으며, 이와 같이, 구동 트랜지스터에 이물이 발생하면, 특히, 구동 트랜지스터의 소스(Source)-드레인(Drain) 간에 이물이 발생하면, 소스-드레인 간에 회로적으로 쇼트(Short) 현상이 일어나게 되고, 이에 따라 게이트 전압에 관계없이 소스-드레인 간의 전압 차이에 의해 구동 트랜지스터(DT)에 매우 큰 전류가 흐르게 된다. The driving transistor in each pixel is made through many processes, and at this time, minute process-induced foreign material(s) may be generated in the driving transistor. As such, when a foreign material is generated in the driving transistor, in particular, the source (Source) of the driving transistor ) - When a foreign material is generated between the drain, a short circuit occurs between the source and the drain, and accordingly, the driving transistor DT is very affected by the voltage difference between the source and the drain regardless of the gate voltage. A large current flows.
이러한 현상에 의해, 이물이 발생한 구동 트랜지스터를 포함하는 화소는 다른 화소에 비해 매우 밝은 휘점이 되어 불량 화소가 된다. Due to this phenomenon, the pixel including the driving transistor in which the foreign material is generated becomes a very bright bright spot compared to other pixels, and becomes a bad pixel.
종래에는 이러한 휘점이 된 불량 화소를 육안으로 잘 인식이 되지 않도록 암점화 시켜서, 해당 불량 화소를 리페어(Repair) 시켰다. 즉, 종래의 화소 리페어 방식은, 휘점이 된 불량화소를 암점화 된 비정상 화소로 만들어주는 방식이다. In the prior art, the bad pixels that became such bright spots were darkened so as not to be easily recognized by the naked eye, and the bad pixels were repaired. That is, the conventional pixel repair method is a method of making a bad pixel that has become a bright spot into an abnormal pixel that has become a dark spot.
이러한 종래의 불량 화소에 대한 리페어 방식은, 암점화 되어 리페어 된 화소의 사이즈가 클수록, 또는 암점화 되어 리페어 된 화소가 많을수록, 암점화 되어 리페어 된 화소가 눈에 잘 띄게 되어 화면 품질을 심각하게 저하할 수 있으며, 심각한 경우에는, 표시패널 자체를 폐기시켜야 하는 문제점이 있어왔다. In this conventional repair method for defective pixels, the larger the size of the repaired pixel by darkening, or the more repaired pixels by darkening, the more prominently the repaired pixel by darkening, and the screen quality is seriously deteriorated. In a serious case, there has been a problem in that the display panel itself must be discarded.
이러한 배경에서, 본 발명의 목적은, 효율적인 리페어 처리가 가능한 구동 트랜지스터 구조를 갖는 유기전계발광 표시장치를 제공하는 데 있다. Against this background, it is an object of the present invention to provide an organic light emitting display device having a driving transistor structure capable of efficient repair processing.
본 발명의 다른 목적은, 리페어 된 화소의 사이즈 또는 개수가 증가하더라도, 화면 품질이 저하되지 않고, 표시패널을 폐기시키지 않아도 되는 새로운 개념의 화소 리페어를 제공하는 데 있다. Another object of the present invention is to provide a new concept of pixel repair that does not deteriorate screen quality and does not require discarding of a display panel even when the size or number of repaired pixels is increased.
본 발명의 또 다른 목적은, 불량 화소가 정상 화소처럼 동작할 수 있도록, 리페어가 가능한 화소 구조 및 구동 트랜지스터 구조를 갖는 유기전계발광 표시장치를 제공하는 데 있다. Another object of the present invention is to provide an organic light emitting display device having a repairable pixel structure and a driving transistor structure so that a bad pixel can operate like a normal pixel.
본 발명의 또 다른 목적은, 불량 화소를 정상 화소로 리페어 한 이후 발생할 수 있는 휘도 감소를 보상해주는 유기전계발광 표시장치를 제공하는 데 있다. Another object of the present invention is to provide an organic light emitting display device that compensates for a decrease in luminance that may occur after repairing a defective pixel to a normal pixel.
전술한 목적을 달성하기 위하여, 일 측면에서, 본 발명은, 유기발광다이오드와 둘 이상의 구동 트랜지스터를 포함하는 다수의 화소를 포함하되, 상기 다수의 화소 각각에는, 상기 둘 이상의 구동 트랜지스터 각각의 드레인이 되는 둘 이상의 브랜치(Branch)와 하나의 스템(Stem)이 연결되어 이루어진 제1 통합 전극과, 상기 둘 이상의 구동 트랜지스터 각각의 소스가 되는 둘 이상의 브랜치(Branch)와 하나의 스템(Stem)이 연결되어 이루어진제2 통합 전극이 이격되어 형성된 것을 특징으로 하는 유기전계발광 표시장치를 제공한다. In order to achieve the above object, in one aspect, the present invention includes a plurality of pixels including an organic light emitting diode and two or more driving transistors, wherein each of the plurality of pixels has a drain of each of the two or more driving transistors. A first integrated electrode formed by connecting two or more branches and one stem to be connected, and two or more branches serving as sources of each of the two or more driving transistors are connected to each other, There is provided an organic light emitting display device, characterized in that the formed second integrated electrodes are spaced apart.
다른 측면에서, 본 발명은, 데이터 라인들과 게이트 라인들의 교차에 따라 다수의 화소가 정의된 표시패널; 및 상기 데이터 라인들로 데이터 신호를 공급하는 데이터 구동부를 포함하되, 상기 다수의 화소 각각에는 유기발광다이오드와 n(n≥2)개의 구동 트랜지스터가 포함되되, 상기 다수의 화소 중 적어도 하나의 화소에서는, 상기 n개의 구동 트랜지스터 중 m(1≤m<n)개의 구동 트랜지스터만 상기 유기발광다이오드로 전류를 공급하는 것을 특징으로 하는 유기전계발광 표시장치를 제공한다.In another aspect, the present invention provides a display panel comprising: a display panel in which a plurality of pixels are defined according to intersections of data lines and gate lines; and a data driver supplying a data signal to the data lines, wherein each of the plurality of pixels includes an organic light emitting diode and n (n≥2) driving transistors, wherein at least one of the plurality of pixels includes: , among the n driving transistors, only m (1≤m<n) driving transistors supply current to the organic light emitting diode.
이상에서 설명한 바와 같이 본 발명에 의하면, 효율적인 리페어 처리가 가능한 구동 트랜지스터 구조를 갖는 유기전계발광 표시장치를 제공하는 효과가 있다. As described above, according to the present invention, there is an effect of providing an organic light emitting display device having a driving transistor structure capable of efficient repair processing.
또한, 본 발명에 의하면, 리페어 된 화소의 사이즈 또는 개수가 증가하더라도, 화면 품질이 저하되지 않고, 표시패널을 폐기시키지 않아도 되는 새로운 개념의 화소 리페어를 제공하는 효과가 있다. Further, according to the present invention, even if the size or number of repaired pixels is increased, the screen quality is not deteriorated and there is an effect of providing a new concept of pixel repair in which the display panel is not discarded.
또한, 본 발명에 의하면, 불량 화소가 정상 화소처럼 동작할 수 있도록, 리페어가 가능한 화소 구조 및 구동 트랜지스터 구조를 갖는 유기전계발광 표시장치를 제공하는 효과가 있다. In addition, according to the present invention, there is an effect of providing an organic light emitting display device having a repairable pixel structure and a driving transistor structure so that a bad pixel can operate like a normal pixel.
또한, 본 발명에 의하면, 불량 화소를 정상 화소로 리페어 한 이후 발생할 수 있는 휘도 감소를 보상해주는 유기전계발광 표시장치를 제공하는 효과가 있다. In addition, according to the present invention, there is an effect of providing an organic light emitting display device that compensates for a decrease in luminance that may occur after repairing a defective pixel to a normal pixel.
도 1은 일 실시예에 따른 유기전계발광 표시장치를 개략적으로 나타낸 도면이다.
도 2는 일 실시예에 따른 유기전계발광 표시패널에서 불량 화소가 정상 화소로 리페어(Repair) 되는 것을 나타낸 도면이다.
도 3은 일 실시예에 따른 유기전계발광 표시패널에서 리페어 가능한 화소 구조를 개략적으로 나타낸 도면이다.
도 4 내지 도 6은 일 실시예에 따른 유기전계발광 표시패널에서 리페어 가능한 화소 내 구동 트랜지스터 구조의 예시도들이다.
도 7은 일 실시예에 따른 유기전계발광 표시패널의 화소에 대한 등가회로도이다.
도 8 내지 도 10은 일 실시예에 따른 유기전계발광 표시패널에서 리페어 가능한 화소 구조와 리페어 방법을 설명하기 위한 도면이다.
도 11은 일 실시예에 따른 유기전계발광 표시패널에서 리페어 된 화소의 등가회로도이다.
도 12는 일 실시예에 따른 유기전계발광 표시패널에서 리페어 된 화소의 휘도 감소를 보상하는 것을 나타낸 도면이다.
도 13은 일 실시예에 따른 유기전계발광 표시패널에서 리페어 된 화소의 휘도 감소를 보상하기 위한 화소 구조와, 센싱부 및 보상부를 나타낸 도면이다.
도 14는 일 실시예에 따른 유기전계발광 표시패널에서 리페어 된 화소의 휘도 감소를 보상하기 위한 센싱 모드의 타이밍도이다.
도 15 내지 도 18은 일 실시예에 따른 유기전계발광 표시패널에서 리페어 된 화소의 휘도 감소를 보상하기 위한 센싱 모드의 각 단계별 동작 회로도이다.
도 19는 일 실시예에 따른 유기전계발광 표시패널에서 리페어 된 화소의 휘도 감소 보상 처리 유무에 따른 휘도를 나타낸 도면이다.
도 20은 일 실시예에 따른 유기전계발광 표시장치의 구동 방법에 대한 흐름도이다.
도 21은 일 실시예에 따른 유기전계발광 표시장치의 각 화소 내 구동 트랜지스터 구조의 예시도이다.
도 22a 내지 도 22d는 도 21의 트랜지스터 구조에서 리페어 관련 구조적 특징을 설명하기 위한 도면이다.
도 23는 일 실시예에 따른 유기전계발광 표시장치의 각 화소 내 구동 트랜지스터 구조의 다른 예시도이다.
도 24a 내지 도 24d는 도 23의 트랜지스터 구조에서 리페어 관련 구조적 특징을 설명하기 위한 도면이다.1 is a diagram schematically illustrating an organic light emitting display device according to an exemplary embodiment.
2 is a diagram illustrating repair of a bad pixel to a normal pixel in an organic light emitting display panel according to an exemplary embodiment.
3 is a diagram schematically illustrating a repairable pixel structure in an organic light emitting display panel according to an exemplary embodiment.
4 to 6 are exemplary views of a structure of a driving transistor in a repairable pixel in an organic light emitting display panel according to an exemplary embodiment.
7 is an equivalent circuit diagram of a pixel of an organic light emitting display panel according to an exemplary embodiment.
8 to 10 are diagrams for explaining a repairable pixel structure and a repair method in an organic light emitting display panel according to an exemplary embodiment.
11 is an equivalent circuit diagram of a repaired pixel in an organic light emitting display panel according to an exemplary embodiment.
12 is a diagram illustrating compensating for a decrease in luminance of a repaired pixel in an organic light emitting display panel according to an exemplary embodiment.
13 is a diagram illustrating a pixel structure, a sensing unit, and a compensating unit for compensating for a decrease in luminance of a repaired pixel in an organic light emitting display panel according to an exemplary embodiment.
14 is a timing diagram of a sensing mode for compensating for a decrease in luminance of a repaired pixel in an organic light emitting display panel according to an exemplary embodiment.
15 to 18 are circuit diagrams illustrating operation of each step of a sensing mode for compensating for a decrease in luminance of a repaired pixel in an organic light emitting display panel according to an exemplary embodiment.
19 is a diagram illustrating luminance according to whether or not a luminance reduction compensation process of a repaired pixel is performed in an organic light emitting display panel according to an exemplary embodiment.
20 is a flowchart illustrating a method of driving an organic light emitting display device according to an exemplary embodiment.
21 is an exemplary diagram of a structure of a driving transistor in each pixel of an organic light emitting display device according to an exemplary embodiment.
22A to 22D are diagrams for explaining structural features related to repair in the transistor structure of FIG. 21 .
23 is another exemplary diagram of a structure of a driving transistor in each pixel of an organic light emitting display device according to an exemplary embodiment.
24A to 24D are diagrams for explaining structural features related to repair in the transistor structure of FIG. 23 .
이하, 본 발명의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, some embodiments of the present invention will be described in detail with reference to exemplary drawings. In adding reference numerals to components of each drawing, the same components may have the same reference numerals as much as possible even though they are indicated in different drawings. In addition, in describing the present invention, if it is determined that a detailed description of a related known configuration or function may obscure the gist of the present invention, the detailed description may be omitted.
또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.In addition, in describing the components of the present invention, terms such as first, second, A, B, (a), (b), etc. may be used. These terms are only for distinguishing the elements from other elements, and the essence, order, order, or number of the elements are not limited by the terms. When it is described that a component is “connected”, “coupled” or “connected” to another component, the component may be directly connected or connected to the other component, but other components may be interposed between each component. It will be understood that each component may be “interposed” or “connected”, “coupled” or “connected” through another component.
도 1은 일 실시예에 따른 유기전계발광 표시장치(100)를 개략적으로 나타낸 도면이다. 1 is a diagram schematically illustrating an organic light
도 1을 참조하면, 일 실시예에 따른 유기전계발광 표시장치(100)는, 데이터 라인들(DL1~DLm)과 게이트 라인들(GL1~GLn)의 교차에 따라 다수의 화소(P: Pixel)가 정의된 표시패널(110)과, 타이밍 컨트롤러(140)의 제어신호에 따라 데이터 라인들(DL1~DLm)로 데이터 신호를 공급하는 데이터 구동부(120)와, 타이밍 컨트롤러(140)의 제어신호에 따라 게이트 라인들(GL1~GLn)로 스캔 신호를 공급하는 게이트 구동부(130)와, 데이터 구동부(120) 및 게이트 구동부(130)의 구동을 제어하는 타이밍 컨트롤러(140) 등을 포함한다. Referring to FIG. 1 , in an organic light
여기서, 게이트 구동부(130)는, 일 예로, TAB(Tape Automated Bonding) 방식으로 표시패널(110)의 일 측에 부착될 수도 있고, GIP(Gate Drive IC in Panel) 방식으로 표시패널(110)의 일 측에 직접 형성될 수도 있다. Here, the
표시패널(110)에서 데이터 라인들(DL1~DLm)과 게이트 라인들(GL1~GLn)의 교차에 따라 정의되는 다수의 화소(P) 각각은 유기발광다이오드(OLED: Organic Light-Emitting Diode)와, 유기발광다이오드(OLED)에 전류를 흐르게 하여 화면의 휘도를 제어하기 위한 구동 트랜지스터(DT: Driving Transistor)를 포함한다. Each of the plurality of pixels P defined according to the intersection of the data lines DL1 to DLm and the gate lines GL1 to GLn in the
이러한 각 화소(P) 내 구동 트랜지스터(DT)는 많은 공정을 거쳐 만들어지며, 이때, 미세한 공정 기인성 이물(들)이 구동 트랜지스터(DT)에서 발생할 수 있으며, 이와 같이, 구동 트랜지스터(DT)에 이물이 발생하면, 특히, 구동 트랜지스터(DT)의 소스(Source)-드레인(Drain) 간에 이물이 발생하면, 소스-드레인 간에 쇼트(Short) 현상이 일어나게 되고, 이에 따라 게이트 전압에 관계없이 소스-드레인 간의 전압 차이에 의해 구동 트랜지스터(DT)에 매우 큰 전류가 흐르게 된다. The driving transistor DT in each pixel P is made through many processes, and at this time, minute process-induced foreign material(s) may be generated in the driving transistor DT, and as such, the foreign material in the driving transistor DT When this occurs, in particular, when a foreign material is generated between the source and the drain of the driving transistor DT, a short occurs between the source and the drain, and thus the source-drain regardless of the gate voltage. A very large current flows in the driving transistor DT due to the voltage difference between them.
이러한 현상에 의해, 이물이 발생한 구동 트랜지스터(DT)를 포함하는 화소는 다른 화소에 비해 매우 밝은 휘점이 되어 불량 화소가 된다. 종래에는 이러한 휘점이 된 불량 화소를 육안으로 잘 인식이 되지 않도록 암점화 시켜서, 해당 불량 화소를 리페어(Repair) 시켰다. 즉, 종래의 화소 리페어 방식은, 휘점이 된 불량화소를 암점화 시켜 비정상 화소로 만들어주는 방식이다. Due to this phenomenon, the pixel including the driving transistor DT in which the foreign material is generated becomes a bright spot that is very bright compared to other pixels, and becomes a bad pixel. In the prior art, the bad pixels that became such bright spots were darkened so as not to be easily recognized by the naked eye, and the bad pixels were repaired. That is, the conventional pixel repair method is a method of darkening defective pixels that have become bright points to make them into abnormal pixels.
이러한 불량 화소의 리페어 방식은, 암점화 되어 리페어 된 화소의 사이즈가 클수록, 또는 암점화 되어 리페어 된 화소가 많을수록, 눈에 잘 띄게 되어 심할 경우, 표시패널 자체가 폐기되어야 한다. In the repair method of such a bad pixel, the larger the size of the repaired pixel is darkened, the more the repaired pixel is darkened, the more conspicuous it is. In severe cases, the display panel itself must be discarded.
따라서, 일 실시예는, 휘점이 된 불량 화소를 암점화시키는 종래의 리페어 방식이 아니라, 휘점이 된 불량 화소가 정상 화소(정해진 색상을 발광하는 화소)로 동작시키는 리페어 방식을 제공한다. 즉, 일 실시예에 따른 화소 리페어 방식은, 휘점이 된 불량 화소를 정해진 색상을 발광하는 정상 화소로 만들어주는 방식이다. Accordingly, an embodiment provides a repair method in which a bad pixel that becomes a bright point operates as a normal pixel (a pixel that emits a predetermined color), rather than the conventional repair method of darkening the bad pixel that has become a bright spot. That is, the pixel repair method according to an exemplary embodiment is a method of making a bad pixel that is a bright point into a normal pixel that emits a predetermined color.
본 명세서에서 기재된 일 실시예에 따른 화소 리페어는, 제품 출하 이전에 패널 제작 공정 시에 이루어질 수도 있고, 제품 출하 이후에 고객으로부터 A/S 서비스 요청에 따라 이루어질 수도 있다.The pixel repair according to the exemplary embodiment described herein may be performed during a panel manufacturing process before product shipment, or may be performed according to an after-sales service request from a customer after product shipment.
이러한 일 실시예에 따른 화소 리페어 방식이 적용될 수 있도록, 표시패널(110) 내 다수의 화소 각각은, 유기발광다이오드(OLED)와, n(n≥2)개의 구동 트랜지스터(DTs)를 포함한다. In order to apply the pixel repair method according to the exemplary embodiment, each of the plurality of pixels in the
또한, 표시패널(110) 내 다수의 화소 각각에서, n(n≥2)개의 구동 트랜지스터(DT)는 서로 병렬로 연결되고 모두 동작하여 유기발광다이오드(OLED)로 전류를 공급할 수 있다. Also, in each of the plurality of pixels in the
한편, 표시패널(110) 내 다수의 화소 중 적어도 하나의 화소는, 화소 불량이 발생하여 화소 리페어 처리가 이루어져, n개의 구동 트랜지스터 중 m(1≤m<n)개의 구동 트랜지스터만 유기발광다이오드(OLED)로 전류를 공급할 수 있다. 전술한 바와 같이, n개의 구동 트랜지스터(즉, 둘 이상의 구동 트랜지스터) 중 m(1≤m<n)개의 구동 트랜지스터만 유기발광다이오드(OLED)로 전류를 공급하는 경우, n개의 구동 트랜지스터 중 m개의 트랜지스터는, 유기발광다이오드(OLED)와 회로적으로 연결되고, 서로 병렬로 연결되어 유기발광다이오드(OLED)로 전류를 공급할 수 있다.Meanwhile, in at least one of the plurality of pixels in the
하지만, n개의 구동 트랜지스터 중 m개의 트랜지스터를 제외한 나머지 구동 트랜지스터는, 화소 리페어 처리를 통해 유기발광다이오드(OLED)와 회로적으로 단선된다. 즉, n개의 구동 트랜지스터 중 m개의 트랜지스터를 제외한 나머지 구동 트랜지스터는, 유기발광다이오드(OLED)로 공급할 전류를 도통시키지 않도록 커팅된다.However, the remaining driving transistors excluding m transistors among the n driving transistors are circuitly disconnected from the organic light emitting diode (OLED) through a pixel repair process. That is, the remaining driving transistors except for the m transistors among the n driving transistors are cut so as not to conduct a current to be supplied to the organic light emitting diode (OLED).
전술한 일 실시예에 따른 화소 리페어 방식은 도 2에서 개념적으로 나타낸다. The pixel repair method according to the above-described exemplary embodiment is conceptually illustrated in FIG. 2 .
도 2는 일 실시예에 따른 유기전계발광 표시장치(100)의 표시패널(110)에서 불량 화소가 정상 화소로 리페어(Repair) 되는 것을 나타낸 도면이다. FIG. 2 is a diagram illustrating repair of a bad pixel to a normal pixel in the
도 2를 참조하면, 유기전계발광 표시장치(100)의 표시패널(110)에는, 일 예로, 적색-녹색-청색-백색(RGBW) 구조로 다수의 화소(P)가 정의되어 있다. 물론, 적색-녹색-청색(RGB) 구조로 다수의 화소(P)가 정의되어 있을 수도 있다. Referring to FIG. 2 , in the
도 2를 참조하면, 일 예로, 녹색(G) 화소가 휘점이 되어 불량 화소가 되면, 일 실시예에 따른 리페어를 하게 되면, 휘점이 된 불량 화소를 녹색(G) 화소로 정상 동작하도록 해준다. Referring to FIG. 2 , for example, when a green (G) pixel becomes a bright point and becomes a bad pixel, when the repair according to an exemplary embodiment is performed, the bad pixel that becomes a bright point normally operates as a green (G) pixel.
이러한 일 실시예에 따른 화소 리페어 방식을 적용할 수 있도록, 일 실시예에 따른 유기전계발광 표시장치(100)의 표시패널(110)에서의 각 화소(P)는, 일 실시예에 따른 리페어가 가능한 화소 구조를 갖는다. In order to apply the pixel repair method according to the exemplary embodiment, each pixel P in the
이러한 리페어 가능한 화소 구조를 도 3을 참조하여 간략하게 설명한다. Such a repairable pixel structure will be briefly described with reference to FIG. 3 .
도 3은 일 실시예에 따른 유기전계발광 표시장치(100)의 표시패널(110)에서 리페어 가능한 화소 구조를 개략적으로 나타낸 도면이다. 3 is a diagram schematically illustrating a repairable pixel structure in the
도 3을 참조하면, 표시패널(110)에서 데이터 라인들(DL1~DLm)과 게이트 라인들(GL1~GLn)의 교차에 따라 정의되는 다수의 화소(P) 각각은, 유기발광다이오드(OLED)와, 구동 전압(EVDD)을 공급받고 유기발광다이오드(OLED)와 동시에(함께) 연결되어 유기발광다이오드(OLED)를 구동시키기 위한 둘 이상의 구동 트랜지스터(DT1, DT2)와, 게이트 라인(GL)을 통해 공급된 스캔 신호에 의해 제어되며 데이터 라인(DL)과 둘 이상의 구동 트랜지스터(DT1, DT2)의 제어단 사이에 연결되는 스위칭 트랜지스터(SWT: Switching Transistor)와, 둘 이상의 구동 트랜지스터(DT1, DT2)의 제어단과 출력단(또는 공급단) 사이에 연결되는 스토리지 캐패시터(Cstg: Storage Capacitor) 등을 포함한다. Referring to FIG. 3 , in the
도 3에서는, 각 화소(P)에는, 유기발광다이오드(OLED)를 구동시키기 위하여 유기발광다이오드(OLED)와 연결되되 서로 병렬로 연결되는 구동 트랜지스터(DT)가 2개인 것으로 도시되었으나, 이는 설명의 편의를 위한 것일 뿐, 각 화소(P)에서 유기발광다이오드(OLED)와 동시에 연결되어 유기발광다이오드(OLED)를 구동시키기 위한 구동 트랜지스터(DT)는 2개뿐만 아니라, 서로 병렬로 연결되기만 하면 3개 이상일 수도 있다. 단, 아래에서는, 설명의 편의를 위해, 각 화소(P)는, 유기발광다이오드(OLED)와 함께 연결되어 유기발광다이오드(OLED)를 구동시키기 위하여, 병렬로 연결되는 2개의 구동 트랜지스터(DT1, DT2)를 포함하는 것으로 설명한다. In FIG. 3 , each pixel P has two driving transistors DT connected to the organic light emitting diode OLED and connected in parallel to each other in order to drive the organic light emitting diode OLED. For convenience, in each pixel P, the driving transistors DT are simultaneously connected to the organic light emitting diodes (OLED) to drive the organic light emitting diodes (OLEDs). As long as they are connected in parallel, there are three driving transistors DT. It could be more than a dog. However, in the following, for convenience of description, each pixel P is connected together with the organic light emitting diode OLED to drive the organic light emitting diode OLED. In order to drive the organic light emitting diode OLED, two driving transistors DT1 , DT1 , DT2) is included.
둘 이상의 구동 트랜지스터(DT1, DT2)는 n 타입 또는 p 타입 트랜지스터일 수 있는데, 타입에 따라, 둘 이상의 구동 트랜지스터(DT1, DT2) 각각의 제어단은 게이트이고, 둘 이상의 구동 트랜지스터(DT1, DT2) 각각의 공급단은 드레인 또는 소스이며, 둘 이상의 구동 트랜지스터(DT1, DT2) 각각의 출력단은 소스 또는 드레인일 수 있다.The two or more driving transistors DT1 and DT2 may be n-type or p-type transistors, and depending on the type, a control terminal of each of the two or more driving transistors DT1 and DT2 is a gate, and the two or more driving transistors DT1 and DT2 Each supply terminal may be a drain or a source, and an output terminal of each of the two or more driving transistors DT1 and DT2 may be a source or a drain.
전술한 바와 같이, 각 화소에 포함된 둘 이상의 구동 트랜지스터(DT1, DT2)는 유기발광다이오드(OLED)와 병렬로 연결된다. As described above, the two or more driving transistors DT1 and DT2 included in each pixel are connected in parallel to the organic light emitting diode (OLED).
이러한 각 화소 내 둘 이상의 구동 트랜지스터(DT1, DT2)에 대한 구조를 도 4 내지 도 6에 예시적으로 나타낸다. Structures of two or more driving transistors DT1 and DT2 in each of these pixels are exemplarily shown in FIGS. 4 to 6 .
도 4 내지 도 6은 일 실시예에 따른 유기전계발광 표시장치(100)의 표시패널(110)에서 리페어 가능한 화소 내 구동 트랜지스터 구조의 예시도들이다. 단, 표시패널(110)에 정의된 모든 화소(P) 각각에는 2개의 구동 트랜지스터(DT1, DT2)가 포함된 것으로 가정한다. 4 to 6 are exemplary views of a structure of a driving transistor in a repairable pixel in the
도 4를 참조하면, 표시패널(110)에 정의된 모든 화소(P) 각각에 포함된 2개의 구동 트랜지스터(DT1, DT2)는 서로 병렬로 연결된다. Referring to FIG. 4 , two driving transistors DT1 and DT2 included in each of the pixels P defined in the
2개의 구동 트랜지스터 중 DT1의 제어단이 게이트 G1이고, 공급단이 드레인 D1이며, 출력단이 소스 S1이라고 하고, 2개의 구동 트랜지스터 중 DT2의 제어단이 게이트 G2이고, 공급단이 드레인 D2이며, 출력단이 소스 S2라고 하면, DT1의 드레인 D1과 DT2의 드레인 D2는 하나로 연결되고, DT1의 소스 S1과 DT2의 소스 S2는 하나로 연결된다. Among the two driving transistors, it is assumed that the control terminal of DT1 is the gate G1, the supply terminal is the drain D1, the output terminal is the source S1, the control terminal of DT2 among the two driving transistors is the gate G2, the supply terminal is the drain D2, and the output terminal is the output terminal. Referring to this source S2, the drain D1 of DT1 and the drain D2 of DT2 are connected to one, and the source S1 of DT1 and the source S2 of DT2 are connected to one.
따라서, DT1의 드레인 D1과 DT2의 드레인 D2이 연결된 부분으로 전류(Iin)가 공급되어, 공급된 전류(Iin) 중 일부(Idt1)는 DT1의 드레인 D1에서 소스 S1으로 흐르고 나머지 일부는(Idt2) DT2의 드레인 D2에서 소스 S2로 흐르다가, DT1의 소스 S1과 DT2의 소스 S2가 연결된 부분에서 합쳐져 유기발광다이오드(OLED)로 출력된다. Accordingly, the current Iin is supplied to the portion where the drain D1 of DT1 and the drain D2 of DT2 are connected, and a portion (Idt1) of the supplied current (Iin) flows from the drain D1 of DT1 to the source S1 and the remaining portion (Idt2) It flows from the drain D2 of DT2 to the source S2, and the source S1 of DT1 and the source S2 of DT2 are combined at the connection part and output to the organic light emitting diode (OLED).
DT1의 드레인 D1과 DT2의 드레인 D2이 연결된 부분으로 공급된 전류(Iin)의 전류량과, DT1의 소스 S1과 DT2의 소스 S2가 연결된 부분에서 합쳐져 유기발광다이오드(OLED)로 출력되는 전류(Iout)의 전류량은, 동일하다. 즉, 『Iin = Idt1+Idt2 = Iout』와 같은 전류 관계식이 된다. The amount of current (Iin) supplied to the part where the drain D1 of DT1 and the drain D2 of DT2 are connected, and the current (Iout) output to the organic light emitting diode (OLED) by adding up at the part where the source S1 of DT1 and the source S2 of DT2 are connected The amount of current is the same. That is, it becomes a current relational expression such as "Iin = Idt1 + Idt2 = Iout".
한편, 도 4에 도시된 바와 같이, 2개의 구동 트랜지스터 중 DT1의 제어단인 게이트 G1과 DT2의 제어단인 게이트 G2는 별도의 게이트로 되어 있을 수 있다. Meanwhile, as shown in FIG. 4 , of the two driving transistors, a gate G1 that is a control terminal of DT1 and a gate G2 that is a control terminal of DT2 may be separate gates.
이러한 2개의 구동 트랜지스터(DT1, DT2) 각각의 제어단인 게이트(G1, G2)는, 형성 방식에 따라, 도 5와 같이 형성될 수 있다. The gates G1 and G2, which are control terminals of the two driving transistors DT1 and DT2, respectively, may be formed as shown in FIG. 5 according to a formation method.
도 5의 (a)와 같이(도 4와 동일), 2개의 구동 트랜지스터(DT1, DT2) 각각의 제어단인 게이트(G1, G2)가 별도로 형성될 수 있다. 물론, 다른 위치에서, 2개의 구동 트랜지스터(DT1, DT2) 각각의 제어단인 게이트(G1, G2)는 회로적으로 연결된다. As shown in (a) of FIG. 5 (same as FIG. 4), the gates G1 and G2, which are control terminals of the two driving transistors DT1 and DT2, respectively, may be separately formed. Of course, in other positions, the gates G1 and G2, which are control terminals of the two driving transistors DT1 and DT2, are circuitly connected.
또한, 도 5의 (b) 및 (c)와 같이, 2개의 구동 트랜지스터(DT1, DT2) 각각의 제어단인 게이트(G1, G2)가 공통으로 형성될 수 있다. Also, as shown in (b) and (c) of FIG. 5 , gates G1 and G2 that are control terminals of the two driving transistors DT1 and DT2 may be formed in common.
한편, 2개의 구동 트랜지스터(DT1, DT2) 각각의 액티브 층(Active Layer)은 도 5의 (a)에서의 게이트처럼 별도로 형성될 수도 있고, 도 5의 (b) 및 (c)에서의 게이트처럼 공통으로 형성될 수도 있다. On the other hand, the active layer of each of the two driving transistors DT1 and DT2 may be separately formed like the gate in FIG. 5 (a), like the gate in FIGS. 5 (b) and (c). It may be formed in common.
도 6은 일시예에 따른 유기전계발광 표시장치(100)의 표시패널(110)에서 리페어 가능한 화소 내 구동 트랜지스터 구조의 다른 예시도로서, 2개의 구동 트랜지스터(DT1, DT2) 각각의 소스(S1, S2)와 드레인(D1, D2)이 동일한 형상으로 되어 있는 도 4 및 도 5와는 다르게, 2개의 구동 트랜지스터(DT1, DT2) 각각의 소스(S1, S2)와 드레인(D1, D2)이 다른 형상으로 되어 있을 수도 있다. 6 is another exemplary diagram of a structure of a driving transistor in a pixel capable of being repaired in the
도 6과 같은 구동 트랜지스터 구조를 드레인 구조(또는 소스 구조)의 형상을 본떠서, U 타입 또는 핑거(Finger) 타입이라고 한다. The structure of the driving transistor shown in FIG. 6 is called a U-type or a finger-type by imitating the shape of the drain structure (or the source structure).
도 6에 도시된 바와 같은 구동 트랜지스터 구조에서, 2개의 구동 트랜지스터(DT1, DT2)는 병렬로 연결된다. In the driving transistor structure as shown in FIG. 6 , the two driving transistors DT1 and DT2 are connected in parallel.
2개의 구동 트랜지스터 중 DT1의 제어단이 게이트 G1이고, 공급단이 드레인 D1이며, 출력단이 소스 S1이라고 하고, 2개의 구동 트랜지스터 중 DT2의 제어단이 게이트 G2이고, 공급단이 드레인 D2이며, 출력단이 소스 S2라고 하면, DT1의 드레인 D1과 DT2의 드레인 D2는 하나로 연결되고, DT1의 소스 S1과 DT2의 소스 S2는 하나로 연결된다. Among the two driving transistors, it is assumed that the control terminal of DT1 is the gate G1, the supply terminal is the drain D1, the output terminal is the source S1, the control terminal of DT2 among the two driving transistors is the gate G2, the supply terminal is the drain D2, and the output terminal is the output terminal. Referring to this source S2, the drain D1 of DT1 and the drain D2 of DT2 are connected to one, and the source S1 of DT1 and the source S2 of DT2 are connected to one.
따라서, DT1의 드레인 D1과 DT2의 드레인 D2이 연결된 부분으로 전류(Iin)가 공급되어, 2개의 구동 트랜지스터 DT1과 DT2로 공급된 전류(Iin) 중 일부(Idt1_in)는 DT1의 드레인 D1에서 소스 S1으로 흐르고, 나머지 일부는(Idt2_in) DT2의 드레인 D2에서 소스 S2로 흐르다가, DT1의 소스 S1과 DT2의 소스 S2가 연결된 부분에서 합쳐져 유기발광다이오드(OLED)로 출력된다. Accordingly, the current Iin is supplied to the portion where the drain D1 of DT1 and the drain D2 of DT2 are connected, and some of the current Iin supplied to the two driving transistors DT1 and DT2 (Idt1_in) is transferred from the drain D1 of DT1 to the source S1 and the remaining portion (Idt2_in) flows from the drain D2 of DT2 to the source S2, and is combined at a portion where the source S1 of DT1 and the source S2 of DT2 are connected and output as an organic light emitting diode (OLED).
2개의 구동 트랜지스터 DT1과 DT2로 공급된 전류(Iin) 중 DT1으로 흐른 전류(Idt1_in)는 Idt1a와 Idt1b로 분기되었다가 Idt1_out으로 합쳐진다. 2개의 구동 트랜지스터 DT1과 DT2로 공급된 전류(Iin) 중 DT2로 흐른 전류(Idt2_in)는 Idt2a와 Idt2b로 분기되었다가 Idt2_out으로 합쳐진다. 이렇게 합쳐진 Idt1_out과 Idt2_out은 DT1의 소스 S1과 DT2의 소스 S2가 연결된 부분에서 Iout로 다시 합쳐져 유기발광다이오드(OLED)로 출력된다. Of the currents Iin supplied to the two driving transistors DT1 and DT2, the current Idt1_in flowing to DT1 is branched into Idt1a and Idt1b, and then merged into Idt1_out. Of the currents Iin supplied to the two driving transistors DT1 and DT2, the current Idt2_in flowing to DT2 is branched into Idt2a and Idt2b, and then merged into Idt2_out. The combined Idt1_out and Idt2_out are combined back into Iout at a portion where the source S1 of DT1 and the source S2 of DT2 are connected, and output to the organic light emitting diode (OLED).
DT1의 드레인 D1과 DT2의 드레인 D2이 연결된 부분으로 공급된 전류(Iin)의 전류량과, DT1의 소스 S1과 DT2의 소스 S2가 연결된 부분에서 합쳐져 유기발광다이오드(OLED)로 출력되는 전류(Iout)의 전류량은, 동일하다. 또한, DT1 내에서 분기된 전류 Idt1a와 Idt1b를 합하면, DT1에 입력된 전류 Idt1_in과 DT1에서 출력된 전류 Idt1_out와 동일하다. DT2 내에서 분기된 전류 Idt2a와 Idt2b를 합하면, DT2에 입력된 전류 Idt2_in과 DT2에서 출력된 전류 Idt2_out와 동일하다. 즉, 『Iin = Idt1_in+Idt2_in = (Idt1a+Idt1b)+(Idt2a+Idt2b) = Idt1_out+Idta2_out = Iout』와 같은 전류 관계식이 된다. The amount of current (Iin) supplied to the part where the drain D1 of DT1 and the drain D2 of DT2 are connected, and the current (Iout) output to the organic light emitting diode (OLED) by adding up at the part where the source S1 of DT1 and the source S2 of DT2 are connected The amount of current is the same. In addition, if the currents Idt1a and Idt1b branched in DT1 are summed, the current Idt1_in input to DT1 and the current Idt1_out output from DT1 are equal to each other. If the currents Idt2a and Idt2b branched in DT2 are summed, the current Idt2_in input to DT2 and the current Idt2_out output from DT2 are equal to each other. That is, a current relational expression such as "Iin = Idt1_in+Idt2_in = (Idt1a+Idt1b)+(Idt2a+Idt2b) = Idt1_out+Idta2_out = Iout" becomes a current relational expression.
도 4 내지 도 6은, 리페어가 가능하도록, 둘 이상의 구동 트랜지스터가 병렬로 연결되는 구동 트랜지스터 구조의 예시일 뿐, 이러한 구동 트랜지스터 구조에 제한되지 않고, 둘 이상의 구동 트랜지스터 전체로 입력되는 전류가 각 구동 트랜지스터로 분기 되어 흐르고, 분기 되어 흐른 전류가 합쳐져 유기발광다이오드(OLED)로 흐를 수만 있다면 그 어떠한 구동 트랜지스터 구조로도 설계가 가능하다. 4 to 6 are only examples of a structure of a driving transistor in which two or more driving transistors are connected in parallel so that repair is possible, and the structure of the driving transistor is not limited thereto. Any driving transistor structure can be designed as long as the branched current flows through the transistor, and the branched current flows to the organic light emitting diode (OLED).
이상에서 전술한 각 화소 구조에 대한 등가회로도는 도 7과 같이 도시될 수 있다. An equivalent circuit diagram for each of the above-described pixel structures may be illustrated as shown in FIG. 7 .
도 7을 참조하면, 제1 구동 트랜지스터 DT1과 제2 구동 트랜지스터 DT2는 병렬로 연결되어, 제1 구동 트랜지스터 DT1과 제2 구동 트랜지스터 DT2 각각의 드레인은 연결되어 구동 전압(EVDD)을 공통으로 인가받고, 제1 구동 트랜지스터 DT1과 제2 구동 트랜지스터 DT2 각각의 소스는 연결되어 유기발광다이오드(OLED)의 제1전극(예: 애노드)에 공통으로 연결된다. 제1 구동 트랜지스터 DT1과 제2 구동 트랜지스터 DT2 각각의 드레인 각각의 게이트는 연결되어 스위칭 트랜지스터(SWT)의 소스에 연결된다. Referring to FIG. 7 , the first driving transistor DT1 and the second driving transistor DT2 are connected in parallel, and the drains of each of the first driving transistor DT1 and the second driving transistor DT2 are connected to receive the driving voltage EVDD in common. , sources of the first driving transistor DT1 and the second driving transistor DT2 are connected in common to a first electrode (eg, an anode) of the organic light emitting diode (OLED). A gate of each drain of each of the first driving transistor DT1 and the second driving transistor DT2 is connected to the source of the switching transistor SWT.
도 7을 참조하면, 제1 구동 트랜지스터 DT1과 제2 구동 트랜지스터 DT2 각각의 게이트와 소스 사이에는 스토리지 캐패시터(Cstg)가 연결된다. Referring to FIG. 7 , a storage capacitor Cstg is connected between a gate and a source of each of the first driving transistor DT1 and the second driving transistor DT2 .
도 7을 참조하면, 스위칭 트랜지스터(SWT)의 게이트는 게이트 라인(GL)에 연결되어 스캔 신호(SCAN)를 입력받고, 스위칭 트랜지스터(SWT)의 드레인은 데이터 구동부(120) 내 DAC(Digital Analog Converter)로부터 아날로그 형태의 데이터 전압을 인가받는다. Referring to FIG. 7 , a gate of the switching transistor SWT is connected to the gate line GL to receive a scan signal SCAN, and a drain of the switching transistor SWT is a digital analog converter (DAC) in the
한편, 구동 동작 시, 구동 트랜지스터(DT1, DT2)의 소스를 초기화하기 위하여, 구동 트랜지스터(DT1, DT2)의 소스에 기준전압(Vref)을 공급하는 센싱 트랜지스터(SENT) 등이 연결될 수 있다. Meanwhile, in order to initialize the sources of the driving transistors DT1 and DT2 during the driving operation, a sensing transistor SENT supplying the reference voltage Vref to the sources of the driving transistors DT1 and DT2 may be connected.
도 7을 참조하면, 데이터 라인(DL)에는 데이터 라인 캐패시터(Cdl)가 형성된다. Referring to FIG. 7 , a data line capacitor Cdl is formed on the data line DL.
표시패널(110)에 정의된 다수의 화소가 이상에서 설명한 구동 트랜지스터 구조 및 화소 구조를 갖고, 다수의 화소 각각이 정상 화소로 동작할 때에는, 각 화소 내 둘 이상의 구동 트랜지스터(DT1, DT2)가 모두 동작하여 유기발광다이오드(OLED)를 구동시킨다. When the plurality of pixels defined in the
만약, 다수의 화소 중 불량 화소가 된 특정 화소에서는, 둘 이상의 구동 트랜지스터(DT1, DT2) 중 일부만이 동작하여 유기발광다이오드(OLED)를 구동시킬 수 있다. If a specific pixel becomes a bad pixel among a plurality of pixels, only some of the two or more driving transistors DT1 and DT2 may operate to drive the organic light emitting diode OLED.
다시 말해, 표시패널(110)에 정의된 다수의 화소(P) 모두가 불량 화소가 되기 전 정상 화소일 때에는, 모든 화소(P) 각각에 포함된 둘 이상의 구동 트랜지스터(DT1, DT2)가 모두 동작하여 유기발광다이오드(OLED)를 구동시킨다. In other words, when all of the plurality of pixels P defined in the
만약, 표시패널(110)에 정의된 다수의 화소 중에서 특정 화소가 불량 화소가 되면, 특정 화소 이외에 나머지 화소들 각각에 포함된 둘 이상의 구동 트랜지스터(DT1, DT2)는 모두 동작하여 해당 유기발광다이오드(OLED)를 구동시키지만, 특정 화소에 포함된 둘 이상의 구동 트랜지스터(DT1, DT2)는 모두 동작하는 것이 아니라 둘 이상의 구동 트랜지스터(DT1, DT2) 중 일부는 동작하지 않고 나머지 일부만이 동작하여 유기발광다이오드(OLED)를 구동시킨다. If a specific pixel among the plurality of pixels defined in the
불량 화소가 된 특정 화소에서, 둘 이상의 구동 트랜지스터(DT1, DT2) 중 일부는 동작하지 않고 나머지 일부만이 동작하여 유기발광다이오드(OLED)를 구동시킴으로써, 불량 화소가 된 특정 화소는, 리페어 된 것이고, 이에 따라, 정해진 색상을 발광하는 정상 화소처럼 동작하게 된다. In a specific pixel that has become a bad pixel, some of the two or more driving transistors DT1 and DT2 do not operate and only the other part operates to drive the organic light emitting diode (OLED), so that the specific pixel that has become a bad pixel is repaired, Accordingly, it operates like a normal pixel emitting a predetermined color.
여기서, 특정 화소는, 둘 이상의 구동 트랜지스터(DT1, DT2) 중 적어도 하나의 구동 트랜지스터에서 이물이 생겨 휘점이 된 불량 화소이었다가, 이물이 생긴 적어도 하나의 구동 트랜지스터를 제외한 나머지 구동 트랜지스터만이 동작하여 해당 유기발광다이오드(OLED)가 구동됨으로써 정상 화소로 리페어(Repair) 된 화소이다. Here, the specific pixel was a bad pixel that became a bright spot due to a foreign matter in at least one driving transistor among the two or more driving transistors DT1 and DT2. It is a pixel repaired to a normal pixel by driving the corresponding organic light emitting diode (OLED).
불량 화소가 된 특정 화소가 정상 화소처럼 동작하도록 하는 리페어를 위해, 일 실시예는, 특정 화소에 포함된 둘 이상의 구동 트랜지스터(DT1, DT2) 중 이물이 생긴 적어도 하나의 구동 트랜지스터가 회로적으로 제거되고, 이물이 생긴 적어도 하나의 구동 트랜지스터를 제외한 나머지 구동 트랜지스터만이 동작하도록 하는 구동 트랜지스터 구조를 갖는다. In order to repair a specific pixel that has become a bad pixel to operate as a normal pixel, according to an exemplary embodiment, at least one driving transistor having a foreign substance among two or more driving transistors DT1 and DT2 included in the specific pixel is circuitly removed. and has a driving transistor structure such that only the remaining driving transistors except for the at least one driving transistor in which the foreign material is generated operate.
일 실시예에 따른 방식으로 리페어가 가능한 화소 내 구동 트랜지스터 구조에 대하여 살펴본다. A structure of a driving transistor in a pixel capable of being repaired according to an exemplary embodiment will be described.
표시패널(110)에 정의된 다수의 화소 중 특정 화소에 포함된 둘 이상의 구동 트랜지스터 중 이물이 생긴 적어도 하나의 구동 트랜지스터가 회로에서 커팅(Cutting) 됨으로써, 이물이 생긴 적어도 하나의 구동 트랜지스터를 제외한 나머지 구동 트랜지스터만이 동작한다. 이에 따라, 휘점이 되어 불량 화소가 된 특정 화소가 정상 화소처럼 동작하여 리페어가 된다. Among the plurality of pixels defined in the
도 8은 제2 구동 트랜지스터 DT2에서 공정상의 이물이 발생한 경우, 제2 구동 트랜지스터 DT2가 회로적으로 커팅되어, 제1 구동 트랜지스터 DT1만 동작하여 유기발광다이오드(OLED)를 구동시키는 것을 나타낸 리페어(Repair)의 예시도이다. 8 is a repair diagram illustrating that, when a process foreign material is generated in the second driving transistor DT2, the second driving transistor DT2 is cut in a circuit and only the first driving transistor DT1 is operated to drive the organic light emitting diode (OLED). ) is an example diagram.
전술한 바와 같이, 하나의 화소 내 둘 이상의 구동 트랜지스터 중 이물이 발생한 적어도 하나의 구동 트랜지스터를 회로적으로 커팅시키기 위해서는, 이물이 발생한 적어도 하나의 구동 트랜지스터가 회로적으로 커팅이 가능하도록, 하나의 화소 내 둘 이상의 구동 트랜지스터 각각에는 화소 리페어 시 커팅 가능한 커팅부가 형성되어 있을 수 있다. As described above, in order to circuitly cut at least one driving transistor in which a foreign material is generated among the two or more driving transistors in one pixel, at least one driving transistor in which the foreign material is generated can be cut in a circuit, one pixel In each of the two or more driving transistors, a cutting part that can be cut during pixel repair may be formed.
화소 리페어 가능하도록 커팅부가 형성된 2개의 구동 트랜지스터(DT1, DT2)를 도 9에 도시한다. FIG. 9 shows two driving transistors DT1 and DT2 in which cut portions are formed to enable pixel repair.
도 9의 (a)는 도 4의 구동 트랜지스터 구조에서 커팅부(C1d, C1s, C2d, C2s)가 형성된 것을 나타낸 도면이고, 도 9의 (b)는 도 6의 구동 트랜지스터 구조에서 커팅부(C1d, C1s, C2d, C2s)가 형성된 것을 나타낸 도면이다. FIG. 9A is a view illustrating that the cutting portions C1d, C1s, C2d, and C2s are formed in the driving transistor structure of FIG. 4 , and FIG. 9B is the cutting portion C1d in the driving transistor structure of FIG. 6 . , C1s, C2d, C2s) is a diagram showing the formation.
도 9의 (a) 및 (b)를 참조하면, 다수의 화소에서 둘 이상의 구동 트랜지스터(DT1, DT2) 각각의 공급단(드레인 또는 소스), 출력단(소스 또는 드레인) 및 제어단(게이트) 중 적어도 하나 이상에 리페어 시 커팅될 수 있는 커팅부(C1d, C1s, C2d, C2s)가 형성되어 있다. Referring to FIGS. 9A and 9B , in a plurality of pixels, one of a supply terminal (drain or source), an output terminal (source or drain), and a control terminal (gate) of two or more driving transistors DT1 and DT2, respectively. At least one or more cutting portions C1d, C1s, C2d, and C2s that can be cut during repair are formed.
도 9의 (a) 및 (b)를 참조하면, 커팅부는, 둘 이상의 구동 트랜지스터(DT1, DT2) 각각의 공급단이 합쳐진 지점과 각각의 공급단 사이에 위치하거나, 둘 이상의 구동 트랜지스터(DT1, DT2) 각각의 출력단이 합쳐진 지점과 각각의 출력단 사이에 위치한다고도 할 수 있다. Referring to FIGS. 9A and 9B , the cutting part is located between a point where the respective supply ends of the two or more driving transistors DT1 and DT2 are joined and each supply end, or the two or more driving transistors DT1, DT1, DT2) It can be said that it is located between the point where each output terminal is combined and each output terminal.
도 9의 (a) 및 (b)를 참조하면, 다수의 화소에서 둘 이상의 구동 트랜지스터(DT1, DT2) 중에서 이물이 발생한 구동 트랜지스터만이 회로 손상 없이 커팅 가능하도록, 둘 이상의 구동 트랜지스터(DT1, DT2)는 정해진 거리 이상 이격되어 형성되어야 한다. Referring to FIGS. 9A and 9B , the two or more driving transistors DT1 and DT2 can be cut without circuit damage only in the driving transistor in which a foreign material is generated among the two or more driving transistors DT1 and DT2 in the plurality of pixels. ) should be formed to be spaced apart more than a specified distance.
즉, 다수의 화소에서 둘 이상의 구동 트랜지스터(DT1, DT2) 각각에 형성된 커팅부(C1d, C1s, C2d, C2s)는 정해진 거리 이상 이격되어 형성된다. That is, in the plurality of pixels, the cutting portions C1d, C1s, C2d, and C2s formed in each of the two or more driving transistors DT1 and DT2 are formed to be spaced apart from each other by a predetermined distance or more.
한편, 다수의 화소 각각에 포함된 둘 이상의 구동 트랜지스터는 서로 동일한 트랜지스터 구조적 특성 및 이와 관련된 회로적 특성이 있다. 여기서, 트랜지스터 구조적 특성 정보는, 둘 이상의 구동 트랜지스터 각각의 제어단(Gate), 공급단(Drain/Source) 및 출력단(Source/Drain)의 크기, 채널 길이 및 채널 폭 등을 포함한다. Meanwhile, two or more driving transistors included in each of the plurality of pixels have the same transistor structural characteristics and related circuit characteristics. Here, the transistor structural characteristic information includes sizes, channel lengths, and channel widths of a control terminal (Gate), a supply terminal (Drain/Source), and an output terminal (Source/Drain) of each of two or more driving transistors.
한편, 둘 이상의 구동 트랜지스터(DT1, DT2) 각각의 게이트는, 하나의 공통 게이트 전극(도 5의 (b), 도 5의 (c))이거나, 하나의 게이트 전극에서 돌출된 각기 다른 부분 게이트 전극(도 4, 도 5의 (a), 도 6)일 수 있다. Meanwhile, a gate of each of the two or more driving transistors DT1 and DT2 is one common gate electrode ( FIGS. 5B and 5C ) or different partial gate electrodes protruding from one gate electrode. (Fig. 4, Fig. 5 (a), Fig. 6) may be.
도 9의 예시도와 같이, 2개의 구동 트랜지스터(DT1, DT2) 중 하나의 구동 트랜지스터에서 이물이 발생한 경우 화소의 리페어가 가능하도록 커팅부(C1d, C1s, C2d, C2s)가 형성된 구동 트랜지스터 구조 및 화소 구조를 갖는 다수의 화소 중에서 특정 화소의 둘 이상의 구동 트랜지스터(DT1, DT2) 중 제2 구동 트랜지스터(DT2)에서 이물이 발생한 경우, 휘점이 되어 불량 화소인 특정 화소가 정상 화소처럼 동작하도록, 제2 구동 트랜지스터(DT2)를 커팅하기 위해 형성된 커팅부(C2d, C2S)를 커팅한 것을 도 10에 도시한다. As illustrated in FIG. 9 , the driving transistor structure and the pixel in which cutting portions C1d, C1s, C2d, and C2s are formed to repair the pixel when a foreign material is generated in one of the two driving transistors DT1 and DT2 When a foreign material is generated in the second driving transistor DT2 among the two or more driving transistors DT1 and DT2 of a specific pixel among a plurality of pixels having a structure, the second driving transistor DT2 becomes a bright spot so that the specific pixel, which is a defective pixel, operates as a normal pixel. FIG. 10 shows cuttings C2d and C2S formed to cut the driving transistor DT2.
도 10의 (a) 및 (b)에 도시된 바와 같이, 제2 구동 트랜지스터(DT2)를 커팅하기 위해 형성된 커팅부(C2d, C2S)를 모두 커팅하여 제1 구동 트랜지스터(DT1)만 동작하도록 리페어 할 수도 있고, 제2 구동 트랜지스터(DT2)를 커팅하기 위해 형성된 커팅부(C2d, C2S) 중 하나(C2d 또는 C2S)만을 커팅하여 제1 구동 트랜지스터(DT1)만 동작하도록 리페어 할 수도 있다. As shown in FIGS. 10A and 10B , all of the cutting portions C2d and C2S formed to cut the second driving transistor DT2 are cut to repair only the first driving transistor DT1 to operate. Alternatively, only one (C2d or C2S) of the cutting portions C2d and C2S formed to cut the second driving transistor DT2 may be cut to repair only the first driving transistor DT1 to operate.
이와 같이, 공정상의 이물이 발생한 제2 구동 트랜지스터(DT2)가 커팅됨으로써, 제1 구동 트랜지스터(DT1)만이 동작하여 해당 화소가 휘점이 되는 불량 화소에서 정해진 색상을 발광하는 정상 화소로 리페어 된 경우, 해당 화소의 등가회로도는 도 11과 같이 나타낼 수 있다. As described above, when the second driving transistor DT2 in which the foreign matter in the process is generated is cut, only the first driving transistor DT1 operates and the pixel is repaired from a bad pixel that is a bright point to a normal pixel that emits a predetermined color, An equivalent circuit diagram of the corresponding pixel may be shown as in FIG. 11 .
도 11은 일 실시예에 따른 유기전계발광 표시장치(100)의 표시패널(110)에서 리페어 된 화소의 등가회로도로서, 리페어 되기 전 화소의 등가회로도를 나타낸 도 7에서 이물이 발생한 제2 구동 트랜지스터(DT2)만 커팅된 회로도이다. 11 is an equivalent circuit diagram of a repaired pixel in the
한편, 전술한 하나의 화소에서 유기발광다이오드(OLED)를 구동시키기 위한 구동 트랜지스터를 둘 이상 사용하는 구조 하에서, 불량 화소 내 둘 이상의 구동 트랜지스터 중 일부를 커팅하고 나머지 일부만을 동작시켜 해당 불량 화소를 정상 화소로 리페어 하는 경우, 리페어 된 화소 내 동작하는 구동 트랜지스터의 폭(Width)은 리페어 이전에 비해 줄어들기 때문에, 리페어 후에 동작하는 구동 트랜지스터에서 전류 감소가 발생하고, 이에 따라, 리페어 된 화소에서 휘도가 감소하게 된다. Meanwhile, under the aforementioned structure in which two or more driving transistors for driving an organic light emitting diode (OLED) are used in one pixel, some of the two or more driving transistors in the bad pixel are cut and only the remaining part is operated to normalize the bad pixel. In the case of repairing to a pixel, since the width of the driving transistor operating in the repaired pixel is reduced compared to before the repair, a decrease in current occurs in the driving transistor operating after the repair, and accordingly, the luminance in the repaired pixel is decreased. will decrease
예를 들어, 하나의 화소에 2개의 구동 트랜지스터(DT1, DT2)가 포함된 경우, 2개의 구동 트랜지스터 중 하나가 커팅되어 나머지 하나만 동작하는 정상 화소로 동작하는 화소에서의 구동 트랜지스터 폭은, 2개의 구동 트랜지스터가 모두 동작하는 화소에서의 구동 트랜지스터 폭에 비해 1/2이 되기 때문에, 구동 트랜지스터에 전류 감소가 발생하여 리페어 한 화소에서 휘도가 감소하게 된다. For example, when two driving transistors DT1 and DT2 are included in one pixel, the width of the driving transistor in a pixel operating as a normal pixel in which one of the two driving transistors is cut and only the other driving transistor operates is two Since the driving transistor is half the width of the driving transistor in the pixel in which all the driving transistors operate, a current decrease occurs in the driving transistor, and thus the luminance in the repaired pixel is decreased.
이러한 현상을 도 12에서 예시적으로 나타낸다. This phenomenon is exemplarily shown in FIG. 12 .
도 12는 일 실시예에 따른 유기전계발광 표시장치(100)의 표시패널(110)에서 리페어 된 화소의 휘도 감소를 보상하는 것을 나타낸 도면이다. 12 is a diagram illustrating compensating for a decrease in luminance of a repaired pixel in the
도 12를 참조하면, RGBW 화소 구조에서, 녹색(G) 화소가 불량 화소가 되어 이를 일 실시예에 따른 리페어 방식(일부의 구동 트랜지스터 커팅 방식)에 따라 정상 화소로 리페어 하게 되면, 리페어 된 녹색(G) 화소는 정해진 색상인 녹색(G)을 순수하게 내는 것이 아니라, 휘도가 감소한 녹색(g)을 내게 된다. 12 , in the RGBW pixel structure, when a green (G) pixel becomes a bad pixel and is repaired into a normal pixel according to the repair method (some driving transistor cutting method) according to an embodiment, the repaired green ( G) The pixel does not purely emit green (G), which is a predetermined color, but emits green (g) with reduced luminance.
이에, 일 실시예에 따른 유기전계발광 표시장치(100)는, 휘도가 감소한 녹색(g)을 순수한 녹색(G)으로 보상해줄 수 있다. Accordingly, the organic light emitting
이를 위해, 일 실시예에 따른 유기전계발광 표시장치(100)는, 도 13에 도시된 바와 같이, 각 화소의 휘도를 센싱하는 센싱부(1310)와, 센싱부(1310)에서 센싱된 각 화소의 휘도 차이를 보상하는 보상부(1320)를 더 포함할 수 있으며, 이들 구성(131O, 1320)을 이용하여, 리페어 된 화소의 휘도 감소를 보상해 줄 수 있다. To this end, as shown in FIG. 13 , the organic light emitting
전술한 보상부(1320)는, 센싱된 각 휘소의 휘도를 토대로, 각 화소별 휘도 차이를 산출하여, 어떠한 화소에서 얼마만큼의 휘도가 보상되어야 하는지를 휘도 보상값으로서 결정할 수 있다. The above-described
이후, 보상부(1320)는, 결정된 휘도 보상값을 데이터 구동부(120)로 출력하여 데이터 구동부(120)로 하여금 해당 화소로 데이터 전압을 공급할 때, 휘도 보상값에 따라 변환된 데이터 전압이 공급되도록 할 수 있다. 또는, 보상부(1320)는, 결정된 휘도 보상값에 따라 데이터 구동부(120)로 공급할 데이터를 변환하여 변환 데이터를 데이터 구동부(120)로 공급해줄 수도 있다. Thereafter, the
이러한 보상부(1320)에 의해, 데이터 구동부(120)는, 리페어 처리가 된 적어도 하나의 화소에 대하여 휘도 감소를 보상하는 변경 데이터 전압을 해당 데이터 라인으로 공급한다. By the
이러한 보상부(1320)는, 타이밍 컨트롤러(140)의 내부에 포함될 수 있고, 경우에 따라서는, 타이밍 구동부(120)의 내부에 포함되거나, 타이밍 구동부(120) 및 타이밍 컨트롤러(140)의 외부에 포함될 수도 있다. The
또한, 센싱부(1310)에서 센싱된 각 화소의 휘도는 메모리(미도시)에 저장되고 업데이트 될 수 있다. Also, the luminance of each pixel sensed by the
한편, 일 실시예에 따른 유기전계발광 표시장치(100)의 표시패널(110)에서 각 화소는, 리페어가 된 경우, 리페어에 따른 휘도 감소를 보상하기 위한 화소 구조를 갖는다. Meanwhile, in the
도 13은, 일 실시예에 따른 유기전계발광 표시장치(100)의 표시패널(110)에서 리페어에 따른 휘도 감소를 보상하기 위한 화소 구조와, 이를 이용하는 센싱부(1310) 및 보상부(1320)를 나타낸 도면이다. 13 shows a pixel structure for compensating for a decrease in luminance due to repair in the
도 13을 참조하면, 다수의 화소 각각은, 휘도 센싱이 가능하도록, 센싱 신호(SENSE)에 의해 제어되며 구동 트랜지스터의 출력단과 연결되어 기준전압을 공급할 수 있는 센싱 트랜지스터(SENT)를 더 포함한다. Referring to FIG. 13 , each of the plurality of pixels further includes a sensing transistor SENT that is controlled by a sensing signal SENSE and connected to an output terminal of a driving transistor to supply a reference voltage to enable luminance sensing.
여기서, 센싱 트랜지스터(SENT)에 공급되는 센싱 신호(SENSE)는 해당 화소에서의 스위칭 트랜지스터(SWT)에 스캔 신호(SCAN)를 공급하는 게이트 라인과는 다른 게이트 라인을 통해 공급될 수도 있고 동일한 게이트 라인을 통해 공급될 수도 있다. Here, the sensing signal SENSE supplied to the sensing transistor SENT may be supplied through a gate line different from the gate line supplying the scan signal SCAN to the switching transistor SWT in the corresponding pixel, or the same gate line may be supplied through
도 13을 참조하면, 일 실시예에 따른 유기전계발광 표시장치(100)는, 다수의 화소 각각에 포함된 센싱 트랜지스터(SENT)의 출력단의 전압(Vsam)을 센싱하는 센싱부(1310)와, 다수의 화소 각각에서 센싱된 전압 또는 전류에 따라, 불량 화소에서 정상 화소로 리페어 된 특정 화소의 휘도와 리페어 되지 않은 다른 화소의 휘도 간의 휘도 차이에 대한 보상 처리를 수행하는 보상부(1320) 등을 포함한다. Referring to FIG. 13 , the organic light emitting
이상에서 간략하게 설명한 리페어 된 화소의 휘도 감소 보상 방식을, 도 14의 타이밍도와 도 15 내지 도 18의 각 단계별 동작 회로도를 참조하여 더욱 상세하게 설명한다. The luminance decrease compensation method of the repaired pixel briefly described above will be described in more detail with reference to the timing diagram of FIG. 14 and the operation circuit diagram of each step of FIGS. 15 to 18 .
도 14는 일 실시예에 따른 유기전계발광 표시장치(100)의 표시패널(110)에서 리페어 된 화소의 휘도 감소를 보상하기 위한 센싱 모드의 타이밍도이다. 14 is a timing diagram of a sensing mode for compensating for a decrease in luminance of a pixel repaired in the
도 14를 참조하면, 일 실시예에 따른 유기전계발광 표시장치(100)의 표시패널(110)에서 리페어 된 화소의 휘도 감소를 보상하기 위한 센싱 모드는, 초기화 단계(Initial Step), 프로그램 단계(Program Step), 준비 단계(Standby Step) 및 센싱 단계(Sensing Step)로 이루어진다. Referring to FIG. 14 , a sensing mode for compensating for a decrease in luminance of a pixel repaired in the
도 14를 참조하면, 리페어 된 화소의 휘도 감소를 보상하기 위한 센싱 모드가, 초기화 단계(Initial Step), 프로그램 단계(Program Step), 준비 단계(Standby Step) 및 센싱 단계(Sensing Step)의 순서대로 진행되도록, 타이밍 컨트롤러(140)는, 스위칭 트랜지스터(SWT), 센싱 트랜지스터(SENT), 샘플링 전압(Vsam)이 ADC(Analog Digital Converter)에 읽혀지는 것을 제어하기 위해 ADC 및 센싱 노드(Ns) 간의 연결을 온-오프 하는 샘플링 스위치(SAM), 프리차지(Vpre) 공급단(기존전압 공급단) 및 센싱 노드(Ns) 간의 연결을 온-오프 하는 스위치(SPRE) 각각의 스위칭 동작을 제어한다. Referring to FIG. 14 , a sensing mode for compensating for a decrease in luminance of a repaired pixel is performed in the order of an initialization step, a program step, a standby step, and a sensing step. To proceed, the
스위칭 트랜지스터(SWT)로의 스캔 신호(SCAN)의 신호 레벨을 제어함으로써, 스위칭 트랜지스터(SWT)의 스위칭 동작이 제어될 수 있다. 그리고, 센싱 트랜지스터(SENT)로의 센싱 신호(SENSE)의 신호 레벨을 제어함으로써, 센싱 트랜지스터(SENT)의 스위칭 동작이 제어될 수 있다. 이에 따라, 제1 구동 트랜지스터(DT1)의 게이트와 소스 간의 전압차이(Vgs)가 제어되어 제1 구동 트랜지스터(DT1)의 스위칭 동작이 제어될 수 있다. By controlling the signal level of the scan signal SCAN to the switching transistor SWT, the switching operation of the switching transistor SWT may be controlled. In addition, by controlling the signal level of the sensing signal SENSE to the sensing transistor SENT, the switching operation of the sensing transistor SENT may be controlled. Accordingly, the voltage difference Vgs between the gate and the source of the first driving transistor DT1 may be controlled, so that the switching operation of the first driving transistor DT1 may be controlled.
아래에서는, 도 15 내지 도 18을 참조하여, 리페어 된 화소의 휘도 감소를 보상하기 위한 센싱 모드의 각 단계별 동작을 설명한다. Hereinafter, each step operation of the sensing mode for compensating for the decrease in luminance of the repaired pixel will be described with reference to FIGS. 15 to 18 .
도 15 내지 도 18은 일 실시예에 따른 유기전계발광 표시장치(100)의 표시패널(110)에서 리페어 된 화소의 휘도 감소를 보상하기 위한 센싱 모드의 각 단계별 동작 회로도이다. 15 to 18 are circuit diagrams for each step of a sensing mode for compensating for a decrease in luminance of a pixel repaired in the
도 15는 초기화 단계(Initial Step)의 동작 회로도이고, 도 16은 프로그램 단계(Program Step)의 동작 회로도이며, 도 17은 준비 단계(Standby Step)의 동작 회로도이고, 도 18은 센싱 단계(Sensing Step)의 동작 회로도이다. 15 is an operation circuit diagram of an Initial Step, FIG. 16 is an operation circuit diagram of a Program Step, FIG. 17 is an operation circuit diagram of a Standby Step, and FIG. 18 is a Sensing Step ) is the circuit diagram of the operation.
초기화 단계(Initial Step)의 동작 회로도인 도 15를 참조하면, 리페어 된 화소의 휘도 감소를 보상하기 센싱 동작의 초기화 단계(Initial Step)는, 각 노드의 전압을 초기화시키는 단계로서, 로우(Low) 레벨의 스캔 신호(SCAN)가 공급되어 스위칭 트랜지스터(SWT)가 OFF 되고, 로우 레벨의 센싱 신호(SENSE)가 공급되어 센싱 트랜지스터(SENT)가 OFF 된다. Referring to FIG. 15 which is an operation circuit diagram of the initial step, the initial step of the sensing operation to compensate for the decrease in luminance of the repaired pixel is a step of initializing the voltage of each node. A level scan signal SCAN is supplied to turn off the switching transistor SWT, and a low level sensing signal SENSE is supplied to turn off the sensing transistor SENT.
이러한 초기화 단계(Initial Step)에서, ADC 및 센싱 노드(Ns) 간의 연결을 온-오프 하는 샘플링 스위치(SAM)가 OFF 되어 있다. In this initialization step (Initial Step), the sampling switch (SAM) that turns on-off the connection between the ADC and the sensing node (Ns) is turned off.
이러한 초기화 단계(Initial Step)에서, Vdata는 인가되지 않는다. In this initialization step (Initial Step), Vdata is not applied.
또한, 초기화 단계(Initial Step)에서, Vpre 공급단 및 센싱 노드(Ns) 간의 연결을 온-오프 하는 스위치(SPRE)는 OFF 되어 있다가 ON 된다. In addition, in the initialization step (Initial Step), the switch (SPRE) for turning on-off the connection between the Vpre supply terminal and the sensing node (Ns) is turned off and then turned on.
프로그램 단계(Program Step)의 동작 회로도인 도 16을 참조하면, 프로그램 단계(Program Step)는 제1 구동 트랜지스터(DT1)의 게이트와 소스 사이에 연결된 스토리지 캐패시터(Cstg)를 충전(Charging) 하는 단계이다. Referring to FIG. 16 , which is an operation circuit diagram of the program step, the program step is a step of charging the storage capacitor Cstg connected between the gate and the source of the first driving transistor DT1. .
스토리지 캐패시터(Cstg)의 충전으로 위해, 프로그램 단계(Program Step)에서는, 데이터 전압(Vdata)의 인가 시, 로우 레벨의 스캔 신호(SCAN)가 하이(High) 레벨로 바뀌어 스위칭 트랜지스터(SWT)를 턴 온 시켜, 제1 구동 트랜지스터(DT1)의 게이트에 정전압 Vdata가 인가된다. In order to charge the storage capacitor Cstg, in the program step, when the data voltage Vdata is applied, the scan signal SCAN of a low level is changed to a high level and the switching transistor SWT is turned on. When turned on, the constant voltage Vdata is applied to the gate of the first driving transistor DT1.
이때, SPRE 스위치가 온 되어 있는 상태에서, 센싱 신호(SENSE)의 신호 레벨이 하이 레벨로 바뀌어 센싱 트랜지스터(SENT)가 턴 온 되기 때문에, 제1 구동 트랜지스터(DT1)의 소스에 정전압 Vpre(Vref(Reference Voltage)라고도 함)가 인가된다. At this time, since the signal level of the sensing signal SENSE is changed to a high level while the SPRE switch is on and the sensing transistor SENT is turned on, a constant voltage Vpre (Vref(Vref() reference voltage) is applied.
따라서, 제1 구동 트랜지스터(DT1)의 게이트와 소스 사이에 연결된 스토리지 캐패시터(Cstg) 양단에 정전압 Vdata와 Vpre가 인가되어 Vdata-Vpre 만큼의 전위차(△V)에 해당하는 전하량이 스토리지 캐패시터(Cstg)에 충전된다. Accordingly, the constant voltages Vdata and Vpre are applied across the storage capacitor Cstg connected between the gate and the source of the first driving transistor DT1, and the amount of charge corresponding to the potential difference ΔV as much as Vdata-Vpre is the storage capacitor Cstg. is charged in
스토리지 캐패시터(Cstg)가 충전되는 동안, 제1 구동 트랜지스터(DT1)의 소스에 인가된 정전압 Vpre와 기저전압(EVSS) 간의 전위차(|Vpre-EVSS|)가 유기발광다이오드(OLED)의 문턱 전압보다 높지 않도록, 정전압 Vpre 또는 기저전압(EVSS)이 조절되어 있어, 유기발광다이오드(OLED)로는 전류가 흐르지 않는다. While the storage capacitor Cstg is being charged, the potential difference |Vpre-EVSS| between the constant voltage Vpre applied to the source of the first driving transistor DT1 and the base voltage EVSS is higher than the threshold voltage of the organic light emitting diode OLED. The constant voltage Vpre or the base voltage EVSS is adjusted so as not to be high, so that no current flows through the organic light emitting diode (OLED).
스토리지 캐패시터(Cstg)가 충전된 이후, 하이 레벨의 스캔 신호(SCAN)가 로우 레벨로 바뀌어 스위칭 트랜지스터(SWT)가 턴 오프되고, 하이 레벨의 센싱 신호(SENSE)가 로우 레벨로 바뀌어 센싱 트랜지스터(SENT)가 턴 오프된다. 이후, 프로그램 단계(Program Step)의 끝에서, SPRE 스위치가 오프 되어, 정전압 Vpre가 제1 구동 트랜지스터(DT1)의 소스에 인가되지 않는다. After the storage capacitor Cstg is charged, the high-level scan signal SCAN changes to a low level to turn off the switching transistor SWT, and the high-level sensing signal SENSE changes to a low level to turn the sensing transistor SENT ) is turned off. Thereafter, at the end of the program step, the SPRE switch is turned off, so that the constant voltage Vpre is not applied to the source of the first driving transistor DT1 .
준비 단계(Standby Step)의 동작 회로도인 도 17을 참조하면, 준비 단계(Standby Step)는 휘도 센싱을 위한 센싱 노드(Ns)의 전압이 변화하는 단계이다. Referring to FIG. 17 , which is an operation circuit diagram of the standby step, the standby step is a step in which the voltage of the sensing node Ns for luminance sensing is changed.
준비 단계(Standby Step)의 시작 시점에서, 제1 구동 트랜지스터(DT1)의 게이트와 소스 양단에 일정한 전위차(Vdata-Vpre)가 형성되어 있어 제1 구동 트랜지스터(DT1)가 턴 온 되어 있고, 스위칭 트랜지스터(SWT), 센싱 트랜지스터(SENT), SPRE 스위치, SAM 스위치가 모두 오프 되어 있다. 또한, 준비 단계(Standby Step)의 시작 시점에서, 유기발광다이오드(OLED)로는 전류가 흐르지 않는 상태이다. At the start of the standby step, a constant potential difference Vdata-Vpre is formed between the gate and the source of the first driving transistor DT1 so that the first driving transistor DT1 is turned on, and the switching transistor (SWT), sensing transistor (SENT), SPRE switch, and SAM switch are all off. Also, at the start of the standby step, no current flows through the organic light emitting diode (OLED).
준비 단계(Standby Step)가 시작된 이후, 센싱 신호(SENSE)가 하이 레벨로 바뀌어 센싱 트랜지스터(SENT)가 준비 단계(Standby Step) 구간 동안 턴 온 된다. After the standby step is started, the sensing signal SENSE changes to a high level and the sensing transistor SENT is turned on during the standby step period.
이에 따라, 구동전압(EVDD) 공급단에서 턴 온 되어 있는 제1 구동 트랜지스터(DT1)와 센싱 트랜지스터(SENT)를 거쳐 일 측이 접지되어 있는 센싱 캐패시터(Csense)로 전류가 흐르게 되어, 센싱 캐패시터(Csense)가 충전되면서, 센싱 노드(Ns)의 전압(Vsam)이 계속하여 부스팅(Boosting) 된다. Accordingly, a current flows from the supply terminal of the driving voltage EVDD through the first driving transistor DT1 turned on and the sensing transistor SENT to the sensing capacitor Csense whose one side is grounded, and the sensing capacitor ( While Csense) is being charged, the voltage Vsam of the sensing node Ns is continuously boosted.
이와 같이, 센싱 노드(Ns)의 전압(Vsam)이 부스팅 될 때, 제1 구동 트랜지스터(DT1)의 소스 전압도 함께 부스팅 된다. 이에 따라, 제1 구동 트랜지스터(DT1)의 소스 전압이 유기발광다이오드(OLED)를 구동시킬 정도로 높아지게 되고, 유기발광다이오드(OLED)로 전류가 흐르기 시작한다. As such, when the voltage Vsam of the sensing node Ns is boosted, the source voltage of the first driving transistor DT1 is also boosted. Accordingly, the source voltage of the first driving transistor DT1 becomes high enough to drive the organic light emitting diode OLED, and current starts to flow through the organic light emitting diode OLED.
센싱 노드(Ns)의 전압(Vsam)을 센싱하기 위해, 센싱 신호(SENSE)의 신호 레벨을 로우 레벨로 바꾸어, 센싱 트랜지스터(SENT)를 턴 오프 시킴으로써, 준비 단계(Standby Step)가 종료되고, 센싱 단계(Sensing Step)가 시작된다. In order to sense the voltage Vsam of the sensing node Ns, by changing the signal level of the sensing signal SENSE to a low level and turning off the sensing transistor SENT, the standby step is terminated, and the sensing The Sensing Step begins.
센싱 단계(Sensing Step)의 동작 흐름도인 도 18을 참조하면, 센싱 트랜지스터(SENT)가 턴 오프 되어 있는 상태에서, SAM 스위치를 온 시켜 센싱부(1310)의 ADC가 센싱 노드(Ns)의 전압(Vsam)을 읽어들여서 센싱 모드가 완료된다. Referring to FIG. 18 , which is an operation flowchart of the sensing step, in a state in which the sensing transistor SENT is turned off, the SAM switch is turned on so that the ADC of the
이후, 보상부(1320)는, 각 화소에서 센싱된 전압(Vsam)을 토대로, 각 화소의 휘도를 산출하고, 각 화소의 산출된 휘도 간의 차이를 보상하기 위하여, 즉, 리페어 된 화소의 휘도와 리페어 되지 않은 화소 간의 휘도 차이를 보상해주기 위하여, 리페어 된 화소로 공급할 데이터 전압에 휘도 차이에 대응되는 전압 값만큼을 더한 데이터 전압(보상 데이터 전압)로 리페어 된 화소로 공급해줌으로써, 휘도 감소 보상 처리를 해줄 수 있다. Thereafter, the
전술한 바와 같이, 리페어 된 화소에 대한 센싱 처리 및 휘도 감소 보상 처리에 따라, 리페어 된 화소의 휘도가 어떻게 보상되었는지를 도 19의 그래프로 나타낸다. As described above, the graph of FIG. 19 shows how the luminance of the repaired pixel is compensated according to the sensing process and the luminance reduction compensation process for the repaired pixel.
도 19는 일 실시예에 따른 유기전계발광 표시장치(100)의 표시패널(110)에서 리페어 된 화소의 휘도 감소 보상 처리 유무에 따른 휘도를 나타낸 도면이다. 19 is a diagram illustrating the luminance of a pixel repaired in the
도 19의 (a)는 리페어 된 화소의 휘도 감소 보상 처리를 하지 않은 경우, 데이터 전압을 공급하는 각 소스 IC(S-IC)에서 공급되는 데이터 전압에 따른 휘도와 기준(Reference) 휘도를 나타낸 그래프이고, 도 19의 (b)는 리페어 된 화소의 휘도 감소 보상 처리를 한 경우, 데이터 전압을 공급하는 각 소스 IC(S-IC)에서 공급되는 데이터 전압에 따른 휘도와 기준(Reference) 휘도를 나타낸 그래프이다. 19A is a graph showing the luminance and reference luminance according to the data voltage supplied from each source IC (S-IC) supplying the data voltage when the luminance reduction compensation process of the repaired pixel is not performed. and, (b) of FIG. 19 shows the luminance and reference luminance according to the data voltage supplied from each source IC (S-IC) supplying the data voltage when the luminance reduction compensation process of the repaired pixel is performed. It is a graph.
도 19의 (a)를 참조하면, 리페어 된 화소의 휘도 감소 보상 처리를 하지 않으면, 기준 휘도에 비해, 휘도가 감소하는 것을 알 수 있다. Referring to FIG. 19A , it can be seen that the luminance is reduced compared to the reference luminance when the luminance decrease compensation process of the repaired pixel is not performed.
이에 비해, 도 19의 (b)를 참조하면, 리페어 된 화소의 휘도 감소 보상 처리를 하게 되면, 리페어에 따라 감소되었던 휘도가 기준 휘도와 동일한 수준으로 높아졌음을 알 수 있다. 이에 따라, 리페어 된 화소와 리페어 되지 않은 화소 간의 휘도 차이도 줄어들게 된다. On the other hand, referring to FIG. 19B , it can be seen that when the luminance reduction compensation process of the repaired pixel is performed, the luminance that was reduced due to the repair is increased to the same level as the reference luminance. Accordingly, the difference in luminance between the repaired pixel and the non-repaired pixel is also reduced.
아래에서는, 이상에서 설명한 유기전계발광 표시장치(100)의 구동 방법을 도 20의 흐름도를 참조하여 다시 한번 정리하여 설명한다. Hereinafter, the driving method of the organic light emitting
도 20은 일 실시예에 따른 유기전계발광 표시장치(100)의 구동 방법에 대한 흐름도이다. 단, 유기전계발광 표시장치(100)의 구동 방법을 불량 화소가 있는 경우에 대하여 설명한다. 20 is a flowchart illustrating a method of driving the organic light emitting
도 20은 일 실시예에 따른 유기전계발광 표시장치(100)의 구동 방법은, 유기발광다이오드(OLED)와 병렬로 연결된 둘 이상의 구동 트랜지스터(예: DT1, DT2)가 모두 동작하여 유기발광다이오드(OLED)를 구동시키는 정상 구동 단계(S2010)와, 해당 화소가 불량 화소가 된 경우, 둘 이상의 구동 트랜지스터(예: DT1, DT2) 중 일부(예: DT1)만이 동작하여 유기발광다이오드를 구동시키는 리페어 단계(S2020) 등을 포함한다. 20 is a method of driving the organic light emitting
한편, 도 20을 참조하면, 해당 화소가 둘 이상의 구동 트랜지스터(예: DT1, DT2) 모두 중에서 일부(예: DT1)만이 동작함에 따라 휘도가 감소하는 현상을 보상해주기 위하여, 일 실시예에 따른 유기전계발광 표시장치(100)의 구동 방법은, 리페어 단계(S2020) 이후, 둘 이상의 구동 트랜지스터(예: DT1, DT2) 중 동작 가능한 구동 트랜지스터(예: DT1)의 출력단(예: 소스)과 연결된 센싱 트랜지스터(SWT)의 동작을 제어하여 유기발광다이오드(OLED)에 공급되는 전압 또는 전류를 센싱하는 센싱 단계(S2030)와, 센싱 단계(S2030)에서의 센싱 결과에 근거하여, 둘 이상의 구동 트랜지스터(예: DT1, DT2)가 모두 동작하다가 일부(예: DT1)만이 동작하여 발생한 휘도 감소를 보상해주는 보상 처리를 수행하는 보상 단계(S2040) 등을 더 포함할 수 있다. Meanwhile, referring to FIG. 20 , in order to compensate for a phenomenon in which the luminance decreases as only a portion (eg, DT1) of the corresponding pixel operates among all of the two or more driving transistors (eg, DT1 and DT2), an organic light source according to an embodiment In the driving method of the
아래에서는, 도 4 및 도 5에 도시된 구동 트랜지스터 구조와, 도 6에 도시된 다른 구동 트랜지스터 구조를 도 21 내지 도 22와, 도 23 내지 도 24를 참조하여 더욱 상세하게 설명한다. 전술한 바와 같이 표시패널(110)에 정의된 다수의 화소 각각은, 유기발광다이오드 이외에, 둘 이상의 구동 트랜지스터(DT1, DT2, ...)를 포함하지만, 단, 도 21 내지 도 24에서는, 설명의 편의를 위해, 2개의 구동 트랜지스터(DT1, DT2)만을 도시한다. Hereinafter, the structure of the driving transistor shown in FIGS. 4 and 5 and the structure of the other driving transistor shown in FIG. 6 will be described in more detail with reference to FIGS. 21 to 22 and FIGS. 23 to 24 . As described above, each of the plurality of pixels defined in the
도 21은 일 실시예에 따른 유기전계발광 표시장치(100)의 각 화소 내 구동 트랜지스터 구조의 예시도이다. 21 is an exemplary diagram of a structure of a driving transistor in each pixel of the organic light emitting
도 21의 (a) 및 (b)를 참조하면, 다수의 화소 각각에는, 둘 이상의 구동 트랜지스터(DT1, DT2, 2100)각각의 드레인(또는 소스)으로 작용하는 부분이 있는 제1 통합 전극(2110)과, 둘 이상의 구동 트랜지스터(DT1, DT2)각각의 소스(또는 드레인)로 작용하는 부분이 있는 제2 통합 전극(2120)이 이격되어 형성된다. Referring to FIGS. 21A and 21B , in each of the plurality of pixels, the first
도 21의 (a) 및 (b)를 참조하면, 제1 통합 전극(2110)은, 둘 이상의 구동 트랜지스터(DT1, DT2) 각각의 드레인(D1, D2)이 되는 둘 이상의 브랜치(Branch, 2112a, 211b)와 이러한 둘 이상의 브랜치(2112a, 2112b)와 연결된 하나의 스템(Stem, 2111)으로 이루어진다. Referring to FIGS. 21A and 21B , the first
도 21의 (a) 및 (b)를 참조하면, 제2 통합 전극(2120)은, 둘 이상의 구동 트랜지스터(DT1, DT2) 각각의 소스(S1, S2)가 되는 둘 이상의 브랜치(2122a, 2122b)와 이러한 둘 이상의 브랜치(2122a, 2122b)와 연결된 하나의 스템(2121)으로 이루어진다.Referring to FIGS. 21A and 21B , the second
다수의 화소 각각에는, 도 21의 (a)에 도시된 바와 같이, 둘 이상의 구동 트랜지스터(DT1, DT2) 각각에 대하여 개별 게이트 전극(2130a, 2130b)이 이격되어 형성되거나, 도 21의 (b)에 도시된 바와 같이, 둘 이상의 구동 트랜지스터(DT1, DT2)에 대하여 하나의 통합 게이트 전극(2130)이 형성될 수 있다. In each of the plurality of pixels,
도 21의 (a) 및 (b)를 참조하면, 제1 통합 전극(2110)에서 드레인(D1, D2)이 되는 브랜치(2112a, 2112b)와 제2 통합 전극(2120)에서 소스(S1, S2)가 되는 브랜치(2122a, 2122b) 사이마다 둘 이상의 구동 트랜지스터(DT1, DT2) 각각의 채널이 형성된다. Referring to FIGS. 21A and 21B ,
도 21의 (a) 및 (b)를 참조하면, 제1 통합 전극(2110)은 ┴자 모양이고, 제2 통합 전극(2120)은 ┬자 모양이다. 그리고, 제1 통합 전극(2110)과 제2 통합 전극(2120)은 둘 이상의 구동 트랜지스터(DT1, DT2) 각각의 채널이 형성될 수 있도록 대항하여 이격되어 형성된다. Referring to FIGS. 21A and 21B , the first
한편, 1개의 구동 트랜지스터가 갖는 전류구동능력을 둘 이상의 구동 트랜지스터(DT1, DT2)가 동일하게 나누어 가지기 위해서, 즉, 제1 통합 전극(2110)의 스템(2111)을 통해 흐르는 전류가 둘 이상의 브랜치(2112a, 2112b) 각각으로 동일하게 분기되고, 제2 통합 전극(2120)의 둘 이상의 브랜치(2122a, 2122b) 각각을 통해 흐르는 전류가 스템(2120)에 합쳐져 출력되도록 하기 위해서, 다음과 같은 구조적인 특징이 있을 수 있다. On the other hand, in order for the two or more driving transistors DT1 and DT2 to equally share the current driving capability of one driving transistor, that is, the current flowing through the
도 21의 (a) 및 (b)를 참조하면, 제1 통합 전극(2110)에서의 둘 이상의 브랜치(2112a, 2112b)의 크기는 서로 동일할 수 있다. 예를 들어, 제1 통합 전극(2110)에서의 둘 이상의 브랜치(2112a, 2112b)의 폭(Wd1, Wd2)이 동일하고, 둘 이상의 브랜치(2112a, 2112b)의 길이(Ld1, Ld2)가 동일할 수 있다(Wd1=Wd2, Ld1=Ld2). Referring to FIGS. 21A and 21B , the sizes of two or
또한, 제2 통합 전극(2120)에서의 둘 이상의 브랜치(2122a, 2122b)의 크기는 서로 동일할 수 있다. 예를 들어, 제2 통합 전극(2120)에서의 둘 이상의 브랜치(2122a, 2122b)의 폭(Ws1, Ws2)이 동일하고, 둘 이상의 브랜치(2122a, 2122b)의 길이(Ls1, Ls2)가 동일할 수 있다(Ws1=Ws2, Ld1=Ld2). Also, the sizes of the two or
한편, 도 21의 (a) 및 (b)를 참조하면, 제1 통합 전극(2110)과 제2 통합 전극(2120)은 모양이 대칭이고 이에 따라 크기가 동일할 수 있다. Meanwhile, referring to FIGS. 21A and 21B , the first
이 경우, 제1 통합 전극(2110)에서의 둘 이상의 브랜치(2112a, 2112b)의 폭(Wd1, Wd2)과 제2 통합 전극(2120)에서의 둘 이상의 브랜치(2122a, 2122b)의 폭(Ws1, Ws2)이 모두 동일하고, 제1 통합 전극(2110)에서의 둘 이상의 브랜치(2112a, 2112b)의 길이(Ld1, Ld2)와 제2 통합 전극(2120)에서의 둘 이상의 브랜치(2122a, 2122b)의 길이(Ls1, Ls2)가 모두 동일하다(Wd1=Wd2=Ws1=Ws2, Ld1=Ld2=Ls1=Ls2). In this case, the widths Wd1 and Wd2 of the two or
제1 통합 전극(2110)에서의 둘 이상의 브랜치(2112a, 2112b)의 폭(Wd1, Wd2)과 제2 통합 전극(2120)에서의 둘 이상의 브랜치(2122a, 2122b)의 폭(Ws1, Ws2)은, 브랜치 개수와 스템의 폭(Wd, Ws)에 따라 결정될 수 있다. 여기서, 브랜치 개수는, 구동 트랜지스터의 개수와 동일하다. 도 21에서 브랜치 개수는 2이다. The widths Wd1 and Wd2 of the two or
한편, 전술한 화소 리페어 처리와 관련하여, 다수의 화소 중 리페어 처리가 된 적어도 하나의 화소에서, 제1 통합 전극(2110)에서의 둘 이상의 브랜치(2112a, 2112b) 중 적어도 하나가 커팅되어 있거나, 제2 통합 전극(2120)에서의 둘 이상의 브랜치(2122a, 2122b) 중 적어도 하나가 커팅되어 있거나, 제1 통합 전극(2110)에서의 둘 이상의 브랜치(2112a, 2112b) 중 적어도 하나와 제2 통합 전극(2120)에서의 둘 이상의 브랜치(2122a, 2122b) 중 적어도 하나가 대응되어 모두 커팅되어 있을 수 있다. Meanwhile, in relation to the aforementioned pixel repair process, at least one of the two or
이러한 화소 리페어 처리는, 불량 화소가 정상 화소로 동작되도록 하는 처리로서, 둘 이상의 구동 트랜지스터 중에서 불량 화소의 원인이 된 구동 트랜지스터가 회로적으로 단선되어 정상적으로 동작하지 않도록 하는 처리이다. The pixel repair process is a process for causing a bad pixel to operate as a normal pixel, and is a process for preventing a driving transistor that causes a bad pixel among two or more driving transistors from operating normally due to circuit breakage.
이러한 화소 리페어 처리가 된 화소에서는, 전술한 바와 같이, 둘 이상의 구동 트랜지스터 중에서 불량 화소의 원인이 된 구동 트랜지스터가 회로적으로 단선되도록, 일 예로, 레이저 커팅(Laser Cutting) 공정 등을 통해, 문제가 되는 구동 트랜지스터의 드레인 또는 소스가 되는 브랜치가 제1 통합 전극(2110)과 제2 통합 전극(2120) 중 하나 이상에서 커팅되어 있다.In the pixel that has been subjected to such a pixel repair process, as described above, the problem is solved through, for example, a laser cutting process so that the driving transistor causing the bad pixel among the two or more driving transistors is circuitly disconnected. A branch serving as a drain or source of the driving transistor is cut from at least one of the first
이러한 화소 리페어 처리(예: 브랜치의 레이저 커팅)가 보다 정확하고 용이하게 이루어질 수 있도록, 각 화소 내 트랜지스터 구조는 독특한 구조적인 특징을 가질 수 있다. 이에 대하여, 도 22a~도 22d를 참조하여 더욱 상세하게 설명한다. In order to make this pixel repair process (eg, laser cutting of a branch) more accurate and easier, the transistor structure in each pixel may have a unique structural feature. This will be described in more detail with reference to FIGS. 22A to 22D.
도 22a 내지 도 22d는 보다 정확하고 용이한 화소 리페어 처리를 위한 트랜지스터 구조를 설명하기 위한 도면이다. 단, 도 22a 내지 도 22d에서는, 설명의 편의를 위해, 개별 게이트 전극(2130a, 2130b)과 통합 게이트 전극(2130)은 표시하지 않고, 제1 통합 전극(2110) 및 제2 통합 전극(2120)만을 표시한다. 22A to 22D are diagrams for explaining a transistor structure for more accurate and easy pixel repair processing. However, in FIGS. 22A to 22D , for convenience of explanation, the
도 22a는 제1 통합 전극(2110) 및 제2 통합 전극(2120) 각각의 둘 이상의 브랜치(2112a, 2112b, 2122a, 2122b)에 다른 영역보다 작은 폭(두께의 의미를 가질 수도 있음)을 갖는 영역(CA: Cuttable Area)이 존재하지 않는 경우이다.22A shows a region having a smaller width (which may have a meaning of thickness) than other regions in two or
도 22b 내지 도 22d는, 도 22a와 다르게, 제1 통합 전극(2110) 및 제2 통합 전극(2120) 중 적어도 하나의 둘 이상의 브랜치 각각에, 다른 영역보다 작은 폭을 갖는 영역(CA)이 존재하는 경우이다. In FIGS. 22B to 22D , different from FIG. 22A , a region CA having a smaller width than the other regions is present in each of two or more branches of at least one of the first
여기서, 하나의 브랜치의 전체 영역에서 다른 영역보다 작은 폭을 갖는 영역(CA)은, 브랜치의 커팅이 가능한 부분들(도 9의 (a)에서 C1d, C2d, C1s, C2s가 각각 표시된 부분) 중 하나로서, 다른 부분에 비해 커팅을 보다 용이하고 정확하게 할 수 있는 부분이다. 즉, CA 영역은 커팅하기 쉬운 부분이다.Here, the area CA having a smaller width than the other areas in the entire area of one branch is one of the portions where the branch can be cut (C1d, C2d, C1s, and C2s are marked respectively in (a) of FIG. 9). As one, it is a part that can be cut more easily and accurately than other parts. That is, the CA area is a part that is easy to cut.
도 22b를 참조하면, 제1 통합 전극(2110) 및 제2 통합 전극(2120) 중 제1 통합 전극(2110)에서만, 둘 이상의 브랜치(2112a, 2112b) 각각이 다른 영역보다 작은 폭을 갖는 영역(CA)이 있을 수 있다.Referring to FIG. 22B , only in the first
여기서, 제1 통합 전극(2110)의 둘 이상의 브랜치(2112a, 2112b) 각각에서 다른 영역보다 작은 폭을 갖는 영역(CA)은, 제1 통합 전극(2110)에서 해당 브랜치(2112a 또는 2112b)의 커팅이 가능한 부분들 중 하나로서 다른 부분에 비해 커팅을 보다 용이하게 정확하게 할 수 있는 부분이다. Here, in each of the two or
도 22b의 경우, 2개의 구동 트랜지스터(DT1, DT2) 중 동작하지 않게 할 구동 트랜지스터를 단선시키기 위하여 해당 구동 트랜지스터의 드레인(또는 소스)이 되는 브랜치(2112a 또는 2112b)만을 커팅하는데 적합한 구조이다. 22B has a structure suitable for cutting only the
예를 들어, 2개의 구동 트랜지스터(DT1, DT2) 중 구동 트랜지스터 DT1을 회로적으로 단선시키고자 하는 경우, 단선시킬 구동 트랜지스터 DT1의 드레인(또는 소스)이 되는 브랜치(2112a)를 4개의 커팅 라인(Cutting Line, CL1, CL2, CL3, CL4) 중 CL1을 따라 커팅하면 된다. For example, when the driving transistor DT1 among the two driving transistors DT1 and DT2 is to be disconnected in a circuit, the
도 22c를 참조하면, 제1 통합 전극(2110) 및 제2 통합 전극(2120) 중 제2 통합 전극(2120)에서만, 둘 이상의 브랜치(2122a, 2122b) 각각이 다른 영역보다 작은 폭을 갖는 영역(CA)이 있을 수 있다.Referring to FIG. 22C , only in the second
여기서, 제2 통합 전극(2120)의 둘 이상의 브랜치(2122a, 2122b) 각각에서 다른 영역보다 작은 폭을 갖는 영역(CA)은, 제2 통합 전극(2120)에서 해당 브랜치(2122a 또는 2122b)의 커팅이 가능한 부분들 중 하나로서 다른 부분에 비해 커팅을 보다 용이하게 정확하게 할 수 있는 부분이다.Here, in each of the two or
도 22c의 경우, 2개의 구동 트랜지스터(DT1, DT2) 중 동작하지 않게 할 구동 트랜지스터를 단선시키기 위하여 해당 구동 트랜지스터의 소스(또는 드레인)가 되는 브랜치(2122a 또는 2122b)만을 커팅하는데 적합한 구조이다.In the case of FIG. 22C , a structure suitable for cutting only the
예를 들어, 2개의 구동 트랜지스터(DT1, DT2) 중 구동 트랜지스터 DT2를 회로적으로 단선시키고자 하는 경우, 단선시킬 구동 트랜지스터 DT2의 소스(또는 드레인)가 되는 브랜치(2122b)를 4개의 커팅 라인(CL1, CL2, CL3, CL4) 중 CL4를 따라 커팅하면 된다.For example, when the driving transistor DT2 among the two driving transistors DT1 and DT2 is to be circuitly disconnected, the
도 22d를 참조하면, 제1 통합 전극(2110)에서 둘 이상의 브랜치(2112a, 2112b) 각각이 다른 영역보다 작은 폭을 갖는 영역(CA)이 있고, 제2 통합 전극(2120)에서도 둘 이상의 브랜치(2122a, 2122b) 각각이 다른 영역보다 작은 폭을 갖는 영역(CA)이 있을 수 있다.Referring to FIG. 22D , in the first
여기서, 제1 통합 전극(2110)의 둘 이상의 브랜치(2112a, 2112b) 각각에서 다른 영역보다 작은 폭을 갖는 영역은 제1 통합 전극(2110)에서 해당 브랜치(2112a 또는 2112b)의 커팅이 가능한 부분들 중 하나로서 다른 부분에 비해 커팅을 보다 용이하게 정확하게 할 수 있는 부분이다. 또한, 제2 통합 전극(2120)의 둘 이상의 브랜치(2122a, 2122b) 각각에서 다른 영역보다 작은 폭을 갖는 영역(CA)은 제2 통합 전극(2120)에서 해당 브랜치(2122a 또는 2122b)의 커팅이 가능한 부분들 중 하나로서 다른 부분에 비해 커팅을 보다 용이하게 정확하게 할 수 있는 부분이다.Here, in each of the two or
도 22d의 경우, 2개의 구동 트랜지스터(DT1, DT2) 중 동작하지 않게 할 구동 트랜지스터를 단선시키기 위하여 해당 구동 트랜지스터의 드레인(또는 소스)이 되는 브랜치(2112a 또는 2112b)와 소스(또는 드레인)가 되는 브랜치(2122a 또는 2122b)를 모두 커팅하는데 적합한 구조이다.In the case of FIG. 22D , a
예를 들어, 2개의 구동 트랜지스터(DT1, DT2) 중 구동 트랜지스터 DT1를 회로적으로 단선시키고자 하는 경우, 단선시킬 구동 트랜지스터 DT1의 드레인(또는 소스)이 되는 브랜치(2112a)를 4개의 커팅 라인(CL1, CL2, CL3, CL4) 중 CL1을 따라 커팅하고, 단선시킬 구동 트랜지스터 DT1의 소스(또는 드레인)가 되는 브랜치(2122a)를 4개의 커팅 라인(CL1, CL2, CL3, CL4) 중 CL3을 따라 커팅하면 된다.For example, when the driving transistor DT1 among the two driving transistors DT1 and DT2 is to be circuitly disconnected, the
도 23는 일 실시예에 따른 유기전계발광 표시장치(100)의 각 화소 내 구동 트랜지스터 구조의 다른 예시도이다. 23 is another exemplary diagram of a structure of a driving transistor in each pixel of the organic light emitting
도 23의 (a) 및 (b)를 참조하면, 다수의 화소 각각에는, 둘 이상의 구동 트랜지스터(DT1, DT2)각각의 드레인으로 작용하는 부분이 있는 제1 통합 전극(2310)과, 둘 이상의 구동 트랜지스터(DT1, DT2)각각의 소스로 작용하는 부분이 있는 제2 통합 전극(2320)이 이격되어 형성된다. Referring to FIGS. 23A and 23B , each of the plurality of pixels includes a first
도 23의 (a) 및 (b)를 참조하면, 제1 통합 전극(2310)은, 둘 이상의 구동 트랜지스터(DT1, DT2, 2300) 각각의 드레인(D1, D2)이 되는 둘 이상의 브랜치(2312a, 2312b)와 이러한 둘 이상의 브랜치(2312a, 2312b)와 연결된 하나의 스템(2311)을 갖는다. Referring to FIGS. 23A and 23B , the first
도 23의 (a) 및 (b)를 참조하면, 제2 통합 전극(2320)은, 둘 이상의 구동 트랜지스터(DT1, DT2) 각각의 소스(S1, S2)가 되는 둘 이상의 브랜치(2322a, 2322b)와 상기 둘 이상의 브랜치와 연결된 하나의 스템(2321)을 갖는다.Referring to FIGS. 23A and 23B , the second
다수의 화소 각각에는, 도 23의 (a)에 도시된 바와 같이, 둘 이상의 구동 트랜지스터(DT1, DT2) 각각에 대하여 개별 게이트 전극(2330a, 2330b)이 이격되어 형성되거나, 도 23의 (b)에 도시된 바와 같이, 둘 이상의 구동 트랜지스터(DT1, DT2)에 대하여 하나의 통합 게이트 전극(2330)이 형성될 수 있다. In each of the plurality of pixels,
도 23의 (a) 및 (b)를 참조하면, 제1 통합 전극(2310)에서 드레인(D1, D2)이 되는 브랜치(2312a, 2312b)와 제2 통합 전극(2320)에서 소스(S1, S2)가 되는 브랜치(2322a, 2322b) 사이마다 둘 이상의 구동 트랜지스터(DT1, DT2) 각각의 채널이 형성된다. Referring to FIGS. 23A and 23B ,
도 23의 (a) 및 (b)를 참조하면, 제1 통합 전극(2310)에서의 각 브랜치(2312a, 2312b)는 U자 모양이고, 제2 통합 전극(2320)은 ┬ 자 모양일 수 있다. Referring to FIGS. 23A and 23B , each of the
제1 통합 전극(2310)에서의 각 브랜치(2312a, 2312b)가 U자 모양으로 구부러져 만들어진 공간 사이로 제2 통합 전극(2320)에서의 각 브랜치(2322a, 2322b)가 개입되어 형성된다. 즉, 제1 통합 전극(2310)에서 DT1의 드레인(D1)이 되는 브랜치(2312a)가 U자 모양으로 구부러져 만들어진 공간 사이로 제2 통합 전극(2320)에서 DT1의 소스(S1)이 되는 브랜치(2322a)가 개입된다. The
마찬가지로, 제1 통합 전극(2310)에서 DT2의 드레인(D2)이 되는 브랜치(2312b)가 U자 모양으로 구부러져 만들어진 공간 사이로 제2 통합 전극(2320)에서 DT2의 소스(S2)이 되는 브랜치(2322b)가 개입된다. Similarly, the
한편, 1개의 구동 트랜지스터가 갖는 전류구동능력을 둘 이상의 구동 트랜지스터(DT1, DT2)가 동일하게 나누어 가지기 위해서, 즉, 제1 통합 전극(2310)의 스템(2311)을 통해 흐르는 전류가 둘 이상의 브랜치(2312a, 2312b) 각각으로 동일하게 분기되고, 제2 통합 전극(2320)의 둘 이상의 브랜치(2322a, 2322b) 각각을 통해 흐르는 전류가 스템(2320)에 합쳐져 출력되도록 하기 위해서, 다음과 같은 구조적인 특징이 있을 수 있다. On the other hand, in order for the two or more driving transistors DT1 and DT2 to equally share the current driving capability of one driving transistor, that is, the current flowing through the
한편, 도 23의 (a) 및 (b)를 참조하면, 제1 통합 전극(2310)에서의 둘 이상의 브랜치(2312a, 2312b)의 크기는 서로 동일할 수 있다. 예를 들어, 제1 통합 전극(2310)에서의 둘 이상의 브랜치(2312a, 2312b)의 폭(Wd1, Wd2)이 동일하고, 둘 이상의 브랜치(2312a, 2312b)의 길이(Ld1, Ld2)가 동일할 수 있다(Wd1=Wd2, Ld1=Ld2). Meanwhile, referring to FIGS. 23A and 23B , the sizes of the two or
또한, 제2 통합 전극(2320)에서의 둘 이상의 브랜치(2322a, 2322b)의 크기는 서로 동일할 수 있다. 예를 들어, 제2 통합 전극(2320)에서의 둘 이상의 브랜치(2322a, 2322b)의 폭(Ws1, Ws2)이 동일하고, 둘 이상의 브랜치(2322a, 2322b)의 길이(Ls1, Ls2)가 동일할 수 있다(Ws1=Ws2, Ld1=Ld2).Also, the sizes of the two or
한편, 도 21에 도시된 트랜지스터 구조와는 다르게, 도 23에 도시된 트랜지스터 구조에서는, 제1 통합 전극(2310)과 제2 통합 전극(2320)은 모양이 비대칭이고 크기가 서로 다르다. Meanwhile, unlike the transistor structure illustrated in FIG. 21 , in the transistor structure illustrated in FIG. 23 , the first
한편, 도 23의 (a) 및 (b)를 참조하면, 제1 통합 전극(2310)에서의 둘 이상의 브랜치(2312a, 2312b)의 폭(Wd1, Wd2)과 제2 통합 전극(2320)에서의 둘 이상의 브랜치(2322a, 2322b)의 폭(Ws1, Ws2)은, 브랜치 개수와 스템의 폭(Wd, Ws)에 따라 결정될 수 있다. 여기서, 브랜치 개수는, 구동 트랜지스터의 개수와 동일하다. 도 23에서 브랜치 개수는 2이다. Meanwhile, referring to FIGS. 23A and 23B , the widths Wd1 and Wd2 of the two or
한편, 전술한 화소 리페어 처리와 관련하여, 다수의 화소 중 리페어 처리가 된 적어도 하나의 화소에서, 제1 통합 전극(2310)에서의 둘 이상의 브랜치(2312a, 2312b) 중 적어도 하나가 커팅되어 있거나, 제2 통합 전극(2320)에서의 둘 이상의 브랜치(2322a, 2322b) 중 적어도 하나가 커팅되어 있거나, 제1 통합 전극(2310)에서의 둘 이상의 브랜치(2312a, 2312b) 중 적어도 하나와 제2 통합 전극(2320)에서의 둘 이상의 브랜치(2322a, 2322b) 중 적어도 하나가 대응되어 모두 커팅되어 있을 수 있다. Meanwhile, in relation to the aforementioned pixel repair process, at least one of the two or
이러한 화소 리페어 처리는, 불량 화소가 정상 화소로 동작되도록 하는 처리로서, 둘 이상의 구동 트랜지스터 중에서 불량 화소의 원인이 된 구동 트랜지스터가 회로적으로 단선되어 정상적으로 동작하지 않도록 하는 처리이다. The pixel repair process is a process for causing a bad pixel to operate as a normal pixel, and is a process for preventing a driving transistor that causes a bad pixel among two or more driving transistors from operating normally due to circuit breakage.
이러한 화소 리페어 처리가 된 화소에서는, 전술한 바와 같이, 둘 이상의 구동 트랜지스터 중에서 불량 화소의 원인이 된 구동 트랜지스터가 회로적으로 단선되도록, 일 예로, 레이저 커팅(Laser Cutting) 공정 등을 통해, 문제가 되는 구동 트랜지스터의 드레인 또는 소스가 되는 브랜치가 제1 통합 전극(2310)과 제2 통합 전극(2320) 중 하나 이상에서 커팅되어 있다.In the pixel that has been subjected to such a pixel repair process, as described above, the problem is solved through, for example, a laser cutting process so that the driving transistor causing the bad pixel among the two or more driving transistors is circuitly disconnected. A branch serving as a drain or source of the driving transistor is cut from at least one of the first
이러한 화소 리페어 처리(예: 브랜치의 레이저 커팅)가 보다 정확하고 용이하게 이루어질 수 있도록, 각 화소 내 트랜지스터 구조는 독특한 구조적인 특징을 가질 수 있다. 이에 대하여, 도 24a 내지 도 24d를 참조하여 더욱 상세하게 설명한다. In order to make this pixel repair process (eg, laser cutting of a branch) more accurate and easier, the transistor structure in each pixel may have a unique structural feature. This will be described in more detail with reference to FIGS. 24A to 24D.
도 24a 내지 도 24d는 보다 정확하고 용이한 화소 리페어 처리를 위한 트랜지스터 구조를 설명하기 위한 도면이다. 단, 도 24a 내지 도 24d에서는, 설명의 편의를 위해, 개별 게이트 전극(2330a, 2330b)과 통합 게이트 전극(2330)은 표시하지 않고, 제1 통합 전극(2310) 및 제2 통합 전극(2320)만을 표시한다.24A to 24D are diagrams for explaining a transistor structure for more accurate and easy pixel repair processing. However, in FIGS. 24A to 24D , for convenience of explanation, the
도 24a는 제1 통합 전극(2310) 및 제2 통합 전극(2320) 각각의 둘 이상의 브랜치(2312a, 2312b, 2322a, 2322b)에 다른 영역보다 작은 폭(두께의 의미를 가질 수도 있음)을 갖는 영역(CA)이 존재하지 않는 경우이다.24A shows a region having a smaller width (which may have a meaning of thickness) in two or
도 24b 내지 도 24d는, 도 24a와 다르게, 제1 통합 전극(2310) 및 제2 통합 전극(2320) 중 적어도 하나의 둘 이상의 브랜치 각각에, 다른 영역보다 작은 폭을 갖는 영역(CA)이 존재하는 경우이다. In FIGS. 24B to 24D , in each of two or more branches of at least one of the first
여기서, 하나의 브랜치의 전체 영역에서 다른 영역보다 작은 폭을 갖는 영역(CA)은, 브랜치의 커팅이 가능한 부분들(도 9의 (b)에서 C1d, C2d, C1s, C2s가 각각 표시된 부분) 중 하나로서, 다른 부분에 비해 커팅을 보다 용이하고 정확하게 할 수 있는 부분이다. 즉, CA 영역은 커팅하기 쉬운 부분이다.Here, in the entire area of one branch, the area CA having a smaller width than the other area is one of the portions where the branch can be cut (the portions marked with C1d, C2d, C1s, and C2s in FIG. 9B , respectively). As one, it is a part that can be cut more easily and accurately than other parts. That is, the CA area is a part that is easy to cut.
도 24b를 참조하면, 제1 통합 전극(2310) 및 제2 통합 전극(2320) 중 제1 통합 전극(2310)에서만, 둘 이상의 브랜치(2312a, 2312b) 각각이 다른 영역보다 작은 폭을 갖는 영역(CA)이 있을 수 있다.Referring to FIG. 24B , only in the first
여기서, 제1 통합 전극(2310)의 둘 이상의 브랜치(2312a, 2312b) 각각에서 다른 영역보다 작은 폭을 갖는 영역(CA)은, 제1 통합 전극(2310)에서 해당 브랜치(2312a 또는 2312b)의 커팅이 가능한 부분들 중 하나로서 다른 부분에 비해 커팅을 보다 용이하게 정확하게 할 수 있는 부분이다. Here, in each of the two or
도 24b의 경우, 2개의 구동 트랜지스터(DT1, DT2) 중 동작하지 않게 할 구동 트랜지스터를 단선시키기 위하여 해당 구동 트랜지스터의 드레인(또는 소스)이 되는 브랜치(2312a 또는 2312b)만을 커팅하는데 적합한 구조이다. In the case of FIG. 24B , a structure suitable for cutting only the
예를 들어, 2개의 구동 트랜지스터(DT1, DT2) 중 구동 트랜지스터 DT1을 회로적으로 단선시키고자 하는 경우, 단선시킬 구동 트랜지스터 DT1의 드레인(또는 소스)이 되는 브랜치(2312a)를 4개의 커팅 라인(Cutting Line, CL1, CL2, CL3, CL4) 중 CL1을 따라 커팅하면 된다. For example, when the driving transistor DT1 of the two driving transistors DT1 and DT2 is to be circuitly disconnected, the
도 24c를 참조하면, 제1 통합 전극(2310) 및 제2 통합 전극(2320) 중 제2 통합 전극(2320)에서만, 둘 이상의 브랜치(2322a, 2322b) 각각이 다른 영역보다 작은 폭을 갖는 영역(CA)이 있을 수 있다.Referring to FIG. 24C , only in the second
여기서, 제2 통합 전극(2320)의 둘 이상의 브랜치(2322a, 2322b) 각각에서 다른 영역보다 작은 폭을 갖는 영역(CA)은, 제2 통합 전극(2320)에서 해당 브랜치(2322a 또는 2322b)의 커팅이 가능한 부분들 중 하나로서 다른 부분에 비해 커팅을 보다 용이하게 정확하게 할 수 있는 부분이다.Here, in each of the two or
도 24c의 경우, 2개의 구동 트랜지스터(DT1, DT2) 중 동작하지 않게 할 구동 트랜지스터를 단선시키기 위하여 해당 구동 트랜지스터의 소스(또는 드레인)가 되는 브랜치(2322a 또는 2322b)만을 커팅하는데 적합한 구조이다.In the case of FIG. 24C , the structure is suitable for cutting only the
예를 들어, 2개의 구동 트랜지스터(DT1, DT2) 중 구동 트랜지스터 DT2를 회로적으로 단선시키고자 하는 경우, 단선시킬 구동 트랜지스터 DT2의 소스(또는 드레인)가 되는 브랜치(2322b)를 4개의 커팅 라인(CL1, CL2, CL3, CL4) 중 CL4를 따라 커팅하면 된다.For example, when the driving transistor DT2 among the two driving transistors DT1 and DT2 is to be circuitly disconnected, the
도 24d를 참조하면, 제1 통합 전극(2310)에서 둘 이상의 브랜치(2312a, 2312b) 각각이 다른 영역보다 작은 폭을 갖는 영역(CA)이 있고, 제2 통합 전극(2320)에서도 둘 이상의 브랜치(2322a, 2322b) 각각이 다른 영역보다 작은 폭을 갖는 영역(CA)이 있을 수 있다.Referring to FIG. 24D , in the first
여기서, 제1 통합 전극(2310)의 둘 이상의 브랜치(2312a, 2312b) 각각에서 다른 영역보다 작은 폭을 갖는 영역은 제1 통합 전극(2310)에서 해당 브랜치(2312a 또는 2312b)의 커팅이 가능한 부분들 중 하나로서 다른 부분에 비해 커팅을 보다 용이하게 정확하게 할 수 있는 부분이다. 또한, 제2 통합 전극(2320)의 둘 이상의 브랜치(2322a, 2322b) 각각에서 다른 영역보다 작은 폭을 갖는 영역(CA)은 제2 통합 전극(2320)에서 해당 브랜치(2322a 또는 2322b)의 커팅이 가능한 부분들 중 하나로서 다른 부분에 비해 커팅을 보다 용이하게 정확하게 할 수 있는 부분이다.Here, in each of the two or
도 24d의 경우, 2개의 구동 트랜지스터(DT1, DT2) 중 동작하지 않게 할 구동 트랜지스터를 단선시키기 위하여 해당 구동 트랜지스터의 드레인(또는 소스)이 되는 브랜치(2312a 또는 2312b)와 소스(또는 드레인)가 되는 브랜치(2322a 또는 2322b)를 모두 커팅하는데 적합한 구조이다.In the case of FIG. 24D , a
예를 들어, 2개의 구동 트랜지스터(DT1, DT2) 중 구동 트랜지스터 DT1를 회로적으로 단선시키고자 하는 경우, 단선시킬 구동 트랜지스터 DT1의 드레인(또는 소스)이 되는 브랜치(2312a)를 4개의 커팅 라인(CL1, CL2, CL3, CL4) 중 CL1을 따라 커팅하고, 단선시킬 구동 트랜지스터 DT1의 소스(또는 드레인)가 되는 브랜치(2322a)를 4개의 커팅 라인(CL1, CL2, CL3, CL4) 중 CL3을 따라 커팅하면 된다.For example, when the driving transistor DT1 of the two driving transistors DT1 and DT2 is to be circuitly disconnected, the
이상에서 설명한 바와 같이 본 발명에 의하면, 효율적인 리페어 처리가 가능한 새로운 개념의 구동 트랜지스터 구조를 갖는 유기전계발광 표시장치를 제공하는 효과가 있다. As described above, according to the present invention, there is an effect of providing an organic light emitting display device having a driving transistor structure of a new concept capable of efficient repair processing.
또한, 본 발명에 의하면, 리페어 된 화소의 사이즈 또는 개수가 증가하더라도, 화면 품질이 저하되지 않고, 표시패널을 폐기시키지 않아도 되는 새로운 개념의 화소 리페어가 가능해질 수 있다. Also, according to the present invention, even if the size or number of repaired pixels is increased, the screen quality is not deteriorated and a new concept of pixel repair can be achieved without the need to discard the display panel.
또한, 본 발명에 의하면, 불량 화소가 정상 화소처럼 동작할 수 있도록, 리페어가 가능한 화소 구조 및 구동 트랜지스터 구조를 갖는 유기전계발광 표시장치(100)와, 그 표시패널(110) 및 구동방법을 제공하는 효과가 있다. In addition, according to the present invention, there is provided an organic light emitting
또한, 본 발명에 의하면, 불량 화소를 정상 화소로 리페어 한 이후 발생할 수 있는 휘도 감소를 보상해주는 유기전계발광 표시장치(100)와, 그 표시패널(110) 및 구동방법을 제공하는 효과가 있다. Also, according to the present invention, there is an effect of providing an organic light emitting
이상에서의 설명 및 첨부된 도면은 본 발명의 기술 사상을 예시적으로 나타낸 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 구성의 결합, 분리, 치환 및 변경 등의 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.The above description and the accompanying drawings are merely illustrative of the technical spirit of the present invention, and those of ordinary skill in the art to which the present invention pertains can combine configurations within a range that does not depart from the essential characteristics of the present invention. , various modifications and variations such as separation, substitution and alteration will be possible. Therefore, the embodiments disclosed in the present invention are not intended to limit the technical spirit of the present invention, but to explain, and the scope of the technical spirit of the present invention is not limited by these embodiments. The protection scope of the present invention should be construed by the following claims, and all technical ideas within the scope equivalent thereto should be construed as being included in the scope of the present invention.
100: 유기전계발광 표시장치
110: 표시패널
120: 데이터 구동부
130: 게이트 구동부
140: 타이밍 컨트롤러100: organic light emitting display device
110: display panel
120: data driving unit
130: gate driver
140: timing controller
Claims (17)
상기 둘 이상의 구동 트랜지스터 각각은 게이트, 제1 노드 및 제2 노드를 포함하고, 상기 둘 이상의 구동 트랜지스터 각각의 제1 노드는 상기 둘 이상의 구동 트랜지스터 각각의 드레인 또는 소스이고, 상기 둘 이상의 구동 트랜지스터 각각의 제2 노드는 상기 둘 이상의 구동 트랜지스터 각각의 소스 또는 드레인이고,
상기 스위칭 트랜지스터는 게이트에 인가된 스캔신호에 의해 턴-온 되어 데이터 라인과 상기 둘 이상의 구동 트랜지스터 중 적어도 하나의 게이트 사이를 연결해주고,
상기 센싱 트랜지스터는 게이트에 인가된 센싱신호에 의해 턴-온 되어 센싱 노드와 상기 둘 이상의 구동 트랜지스터 중 적어도 하나의 제2 노드 사이를 연결해주고, 상기 센싱 트랜지스터의 게이트에 연결된 게이트 라인은 상기 스위칭 트랜지스터의 게이트에 연결된 게이트 라인과 동일하거나 다르고,
상기 다수의 화소의 전체 또는 일부의 각각에서,
상기 둘 이상의 구동 트랜지스터 각각의 드레인 또는 소스가 되는 둘 이상의 브랜치(Branch)와 하나의 스템(Stem)이 연결되어 이루어진 제1 통합 전극과,
상기 둘 이상의 구동 트랜지스터 각각의 소스 또는 드레인이 되는 둘 이상의 브랜치와 하나의 스템이 연결되어 이루어진 제2 통합 전극이 형성되고, 상기 제2 통합 전극의 스템은 상기 센싱 트랜지스터를 통해 상기 센싱 노드와 전기적으로 연결되고,
상기 제1 통합 전극과 상기 제2 통합 전극은 이격되어 형성되고,
상기 센싱 노드에는 센싱 캐패시터가 전기적으로 연결되고, 상기 센싱 트랜지스터가 턴-온 된 경우, 상기 둘 이상의 구동 트랜지스터의 제2 노드와 상기 센싱 캐패시터는 연결되고,
상기 다수의 화소 중 적어도 하나의 제1 화소는, 상기 제1 통합 전극에서의 둘 이상의 브랜치 중 적어도 하나가 커팅되어 있거나, 상기 제2 통합 전극에서의 둘 이상의 브랜치 중 적어도 하나가 커팅되어 있거나, 상기 제1 통합 전극에서의 둘 이상의 브랜치 중 적어도 하나와 상기 제2 통합 전극에서의 둘 이상의 브랜치 중 적어도 하나가 대응되어 모두 커팅되어 있는 리페어 처리가 된 화소이고,
상기 제1 화소에 대한 센싱 모드는 제1 타이밍 기간과 상기 제1 타이밍 기간 이후에 진행되는 제2 타이밍 기간을 포함하고,
상기 제1 타이밍 기간 동안, 상기 제1 화소에 포함된 상기 스토리지 캐패시터의 양단에 데이터 전압 및 기준전압이 각각 인가되고, 상기 스토리지 캐패시터의 양단의 전위차는 데이터 전압에서 기준전압을 뺀 전압이고,
상기 제2 타이밍 기간 동안, 상기 제1 화소에 포함된 상기 둘 이상의 구동 트랜지스터 중 일부의 제2 노드의 전압이 부스팅 되고, 상기 제1 화소에 포함된 상기 센싱 트랜지스터를 통해 상기 둘 이상의 구동 트랜지스터 중 일부의 제2 노드와 연결된 상기 센싱 캐패시터가 충전되어, 상기 센싱 노드의 전압이 부스팅 되고, 상기 제1 화소에 포함된 상기 스위칭 트랜지스터는 턴-오프 되고, 상기 스토리지 캐패시터의 양단의 전위차는 상기 제1 타이밍 기간 동안의 전위차와 동일하고,
상기 제2 타이밍 기간 이후, 상기 센싱 노드의 부스팅된 전압에 따라 변경된 변경 데이터 전압을 상기 제1 화소로 공급하는 데이터 구동부를 더 포함하는 유기전계발광 표시장치.A plurality of pixels including an organic light emitting diode, two or more driving transistors, a switching transistor, a storage capacitor, and a sensing transistor, wherein in each of the plurality of pixels,
Each of the two or more driving transistors includes a gate, a first node and a second node, a first node of each of the two or more driving transistors is a drain or a source of each of the two or more driving transistors, The second node is the source or drain of each of the two or more driving transistors,
The switching transistor is turned on by the scan signal applied to the gate to connect the data line and the gate of at least one of the two or more driving transistors,
The sensing transistor is turned on by a sensing signal applied to the gate to connect a sensing node and at least one second node of the two or more driving transistors, and a gate line connected to the gate of the sensing transistor is the switching transistor. same or different from the gate line connected to the gate,
In each of all or part of the plurality of pixels,
a first integrated electrode formed by connecting two or more branches serving as a drain or source of each of the two or more driving transistors and one stem;
A second integrated electrode is formed by connecting two or more branches serving as sources or drains of each of the two or more driving transistors and one stem, and the stem of the second integrated electrode is electrically connected to the sensing node through the sensing transistor. connected,
The first integrated electrode and the second integrated electrode are formed to be spaced apart,
A sensing capacitor is electrically connected to the sensing node, and when the sensing transistor is turned on, the second node of the at least two driving transistors and the sensing capacitor are connected;
At least one first pixel of the plurality of pixels may include at least one of two or more branches of the first integrated electrode being cut, at least one of two or more branches of the second integrated electrode being cut, or the at least one of the two or more branches in the first integrated electrode and at least one of the two or more branches in the second integrated electrode are all cut by a repair process;
The sensing mode for the first pixel includes a first timing period and a second timing period proceeding after the first timing period,
During the first timing period, a data voltage and a reference voltage are respectively applied to both ends of the storage capacitor included in the first pixel, and a potential difference between both ends of the storage capacitor is a voltage obtained by subtracting the reference voltage from the data voltage;
During the second timing period, a voltage of a second node of some of the two or more driving transistors included in the first pixel is boosted, and some of the two or more driving transistors are boosted through the sensing transistor included in the first pixel. The sensing capacitor connected to the second node of is charged, the voltage of the sensing node is boosted, the switching transistor included in the first pixel is turned off, and the potential difference between both ends of the storage capacitor is the first timing equal to the potential difference over the period,
and a data driver configured to supply a changed data voltage changed according to the boosted voltage of the sensing node to the first pixel after the second timing period.
상기 다수의 화소 각각에는,
상기 둘 이상의 구동 트랜지스터 각각에 대하여 개별 게이트 전극이 이격되어 형성되거나, 상기 둘 이상의 구동 트랜지스터에 대하여 하나의 통합 게이트 전극이 형성된 것을 특징으로 하는 유기전계발광 표시장치. According to claim 1,
In each of the plurality of pixels,
An organic light emitting display device, wherein an individual gate electrode is formed to be spaced apart from each other for each of the two or more driving transistors, or a single integrated gate electrode is formed for the two or more driving transistors.
상기 제1 통합 전극에서 드레인 또는 소스가 되는 브랜치와 상기 제2 통합 전극에서 소스 또는 드레인이 되는 브랜치 사이마다 상기 둘 이상의 구동 트랜지스터 각각의 채널이 형성되는 것을 특징으로 하는 유기전계발광 표시장치.According to claim 1,
and a channel of each of the at least two driving transistors is formed between a branch serving as a drain or source in the first integrated electrode and a branch serving as a source or drain in the second integrated electrode.
상기 제1 통합 전극은 ┴자 모양이고, 상기 제2 통합 전극은 ┬자 모양이며,
상기 제1 통합 전극과 상기 제2 통합 전극은 대항하여 형성된 것을 특징으로 하는 유기전계발광 표시장치. According to claim 1,
The first integrated electrode has a ┴ shape, and the second integrated electrode has a ┬ shape,
and the first integrated electrode and the second integrated electrode are formed to face each other.
상기 제1 통합 전극에서의 각 브랜치는 U자 모양이고, 상기 제2 통합 전극은 ┬ 자 모양이며,
상기 제1 통합 전극에서의 각 브랜치가 U자 모양으로 구부러져 만들어진 공간 사이로 상기 제2 통합 전극에서의 각 브랜치가 개입되어 형성된 것을 특징으로 하는 유기전계발광 표시장치.According to claim 1,
Each branch in the first integrated electrode is U-shaped, and the second integrated electrode is ┬-shaped,
The organic light emitting display device of claim 1, wherein each branch of the second integrated electrode is interposed between spaces formed by bending each branch of the first integrated electrode into a U-shape.
상기 제1 통합 전극 또는 상기 제2 통합 전극에서의 둘 이상의 브랜치의 크기는 서로 동일한 것을 특징으로 하는 유기전계발광 표시장치. According to claim 1,
The organic light emitting display device, characterized in that the size of the two or more branches in the first integrated electrode or the second integrated electrode is the same.
상기 제1 통합 전극 및 상기 제2 통합 전극 중 적어도 하나에서의 둘 이상의 브랜치 각각은 다른 영역보다 작은 폭을 갖는 영역이 있는 것을 특징으로 하는 유기전계발광 표시장치.According to claim 1,
Each of the two or more branches of at least one of the first integrated electrode and the second integrated electrode has a region having a width smaller than that of the other region.
상기 작은 폭을 갖는 영역은,
상기 제1 통합 전극 또는 상기 제2 통합 전극에서 해당 브랜치의 커팅이 가능한 부분인 것을 특징으로 하는 유기전계발광 표시장치. 9. The method of claim 8,
The region having a small width,
The organic light emitting display device according to claim 1, wherein the first integrated electrode or the second integrated electrode is a part in which a corresponding branch can be cut.
상기 제1 통합 전극에서의 둘 이상의 브랜치의 크기와 상기 제2 통합 전극에서의 둘 이상의 브랜치의 크기는 동일한 것을 특징으로 하는 유기전계발광 표시장치. According to claim 1,
The size of the two or more branches in the first integrated electrode and the size of the two or more branches in the second integrated electrode are the same.
상기 제1 통합 전극과 상기 제2 통합 전극은 대칭이고 크기가 동일한 것을 특징으로 하는 유기전계발광 표시장치. According to claim 1,
and the first integrated electrode and the second integrated electrode are symmetrical and have the same size.
상기 제1 통합 전극과 상기 제2 통합 전극은 비대칭이고 크기가 다른 것을 특징으로 하는 유기전계발광 표시장치. According to claim 1,
and the first integrated electrode and the second integrated electrode are asymmetric and have different sizes.
상기 제1 통합 전극 및 상기 제2 통합 전극 각각에서의 둘 이상의 브랜치의 폭은, 브랜치 개수와 스템의 폭에 따라 결정된 것을 특징으로 하는 유기전계발광 표시장치. According to claim 1,
The width of the two or more branches in each of the first integrated electrode and the second integrated electrode is determined according to the number of branches and the width of the stem.
상기 데이터 라인들로 데이터 신호를 공급하는 데이터 구동부를 포함하고,
상기 다수의 화소 각각에는 유기발광다이오드, n(n≥2)개의 구동 트랜지스터, 스위칭 트랜지스터, 스토리지 캐패시터 및 센싱 트랜지스터가 포함되되,
상기 다수의 화소 중 적어도 하나의 제1 화소는,
상기 n개의 구동 트랜지스터 중 m(1≤m<n)개의 구동 트랜지스터만 상기 유기발광다이오드로 전류를 공급하고, 상기 n개의 구동 트랜지스터 중 상기 m개의 구동 트랜지스터를 제외한 나머지 구동 트랜지스터가 상기 유기발광다이오드로 공급할 전류를 도통시키지 않도록 리페어 처리가 된 화소이고,
상기 n개의 구동 트랜지스터 각각은 게이트, 제1 노드 및 제2 노드를 포함하고, 상기 n개의 구동 트랜지스터 각각의 제1 노드는 상기 n개의 구동 트랜지스터 각각의 드레인 또는 소스이고, 상기 n개의 구동 트랜지스터 각각의 제2 노드는 상기 둘 이상의 구동 트랜지스터 각각의 소스 또는 드레인이고,
상기 스위칭 트랜지스터는 게이트에 인가된 스캔신호에 의해 턴-온 되어 데이터 라인과 상기 n개의 구동 트랜지스터 중 상기 m개의 구동 트랜지스터의 게이트 사이를 연결해주고,
상기 센싱 트랜지스터는 게이트에 인가된 센싱신호에 의해 턴-온 되어 센싱 노드와 상기 n개의 구동 트랜지스터 중 상기 m개의 구동 트랜지스터의 제2 노드 사이를 연결해주고, 상기 센싱 트랜지스터의 게이트에 연결된 게이트 라인은 상기 스위칭 트랜지스터의 게이트에 연결된 게이트 라인과 동일하거나 다르고,
상기 센싱 노드에는 센싱 캐패시터가 전기적으로 연결되고, 상기 센싱 트랜지스터가 턴-온 된 경우, 상기 m개의 구동 트랜지스터의 제2 노드와 상기 센싱 캐패시터는 연결되고,
상기 제1 화소에 대한 센싱 모드는 제1 타이밍 기간과 상기 제1 타이밍 기간 이후에 진행되는 제2 타이밍 기간을 포함하고,
상기 제1 타이밍 기간 동안, 상기 제1 화소에 포함된 상기 스토리지 캐패시터의 양단에 데이터 전압 및 기준전압이 각각 인가되고, 상기 스토리지 캐패시터의 양단의 전위차는 데이터 전압에서 기준전압을 뺀 전압이고,
상기 제2 타이밍 기간 동안, 상기 제1 화소에 포함된 상기 m개의 구동 트랜지스터의 제2 노드의 전압이 부스팅 되고, 상기 제1 화소에 포함된 상기 센싱 트랜지스터를 통해 상기 m개의 구동 트랜지스터의 제2 노드와 연결된 상기 센싱 캐패시터가 충전되어, 상기 센싱 노드의 전압이 부스팅 되고, 상기 제1 화소에 포함된 상기 스위칭 트랜지스터는 턴-오프 되고, 상기 스토리지 캐패시터의 양단의 전위차는 상기 제1 타이밍 기간 동안의 전위차와 동일하고,
상기 제2 타이밍 기간 이후, 상기 센싱 노드의 부스팅된 전압에 따라 변경된 변경 데이터 전압을 상기 제1 화소로 공급하는 데이터 구동부를 더 포함하는 유기전계발광 표시장치. a display panel in which a plurality of pixels are defined according to intersections of data lines and gate lines; and
a data driver supplying a data signal to the data lines;
Each of the plurality of pixels includes an organic light emitting diode, n (n≥2) driving transistors, a switching transistor, a storage capacitor and a sensing transistor,
At least one first pixel among the plurality of pixels,
Only m (1≤m<n) driving transistors among the n driving transistors supply current to the organic light emitting diode, and the remaining driving transistors except for the m driving transistors among the n driving transistors are used as the organic light emitting diode. It is a pixel that has been repaired so that the current to be supplied does not conduct.
Each of the n driving transistors includes a gate, a first node, and a second node, a first node of each of the n driving transistors is a drain or a source of each of the n driving transistors, The second node is the source or drain of each of the two or more driving transistors,
The switching transistor is turned on by the scan signal applied to the gate to connect the data line and the gates of the m driving transistors among the n driving transistors,
The sensing transistor is turned on by a sensing signal applied to a gate to connect a sensing node and a second node of the m driving transistors among the n driving transistors, and the gate line connected to the gate of the sensing transistor is the same or different from the gate line connected to the gate of the switching transistor,
A sensing capacitor is electrically connected to the sensing node, and when the sensing transistor is turned on, the second node of the m driving transistors and the sensing capacitor are connected;
The sensing mode for the first pixel includes a first timing period and a second timing period proceeding after the first timing period,
During the first timing period, a data voltage and a reference voltage are respectively applied to both ends of the storage capacitor included in the first pixel, and a potential difference between both ends of the storage capacitor is a voltage obtained by subtracting the reference voltage from the data voltage;
During the second timing period, the voltage of the second node of the m driving transistors included in the first pixel is boosted, and the second node of the m driving transistors includes the sensing transistor included in the first pixel. The sensing capacitor connected to is charged, the voltage of the sensing node is boosted, the switching transistor included in the first pixel is turned off, and the potential difference between both ends of the storage capacitor is the potential difference during the first timing period same as,
and a data driver configured to supply a changed data voltage changed according to the boosted voltage of the sensing node to the first pixel after the second timing period.
상기 데이터 구동부는,
상기 제2 타이밍 기간 이후, 상기 센싱 노드의 부스팅된 전압에 따라 변경된 상기 변경 데이터 전압을 해당 데이터 라인을 통해 상기 제1 화소로 공급하고, 상기 변경 데이터 전압은 상기 센싱 노드의 부스팅된 전압에 근거하여, 상기 제1 화소의 휘도와 상기 리페어 처리가 되지 않은 정상 화소의 휘도 간의 휘도 차이를 보상해주기 위한 데이터 전압인 것을 특징으로 하는 유기전계발광 표시장치. 15. The method of claim 14,
The data driver,
After the second timing period, the changed data voltage changed according to the boosted voltage of the sensing node is supplied to the first pixel through a corresponding data line, and the changed data voltage is based on the boosted voltage of the sensing node. , a data voltage for compensating for a luminance difference between the luminance of the first pixel and the luminance of a normal pixel that has not been repaired.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020130141297A KR102277568B1 (en) | 2013-11-20 | 2013-11-20 | Organic light emitting display |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020130141297A KR102277568B1 (en) | 2013-11-20 | 2013-11-20 | Organic light emitting display |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20150057661A KR20150057661A (en) | 2015-05-28 |
KR102277568B1 true KR102277568B1 (en) | 2021-07-14 |
Family
ID=53392478
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020130141297A KR102277568B1 (en) | 2013-11-20 | 2013-11-20 | Organic light emitting display |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102277568B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB201609878D0 (en) | 2016-06-06 | 2016-07-20 | Microsoft Technology Licensing Llc | Redundancy in a display comprising autonomous pixels |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001209070A (en) * | 2000-01-27 | 2001-08-03 | Casio Comput Co Ltd | Liquid crystal display device |
JP2004134504A (en) * | 2002-10-09 | 2004-04-30 | Sanyo Electric Co Ltd | Liquid crystal display device |
JP2005352398A (en) * | 2004-06-14 | 2005-12-22 | Tohoku Pioneer Corp | Active matrix type light emitting display panel |
JP2008153456A (en) * | 2006-12-18 | 2008-07-03 | Fuji Electric Device Technology Co Ltd | Inductor and its manufacturing method |
JP2009163275A (en) | 2009-04-24 | 2009-07-23 | Sony Corp | Pixel circuit, driving method for pixel circuit, display device, and driving method for display device |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030086168A (en) * | 2002-05-03 | 2003-11-07 | 엘지.필립스 엘시디 주식회사 | The organic electro-luminescence device and method for fabricating of the same |
KR100711001B1 (en) * | 2003-12-29 | 2007-04-24 | 엘지.필립스 엘시디 주식회사 | Organic Electro luminescence Device |
KR101048365B1 (en) * | 2004-09-09 | 2011-07-11 | 삼성전자주식회사 | Transistors and Display Devices Having the Same |
KR100719696B1 (en) * | 2005-10-21 | 2007-05-17 | 삼성에스디아이 주식회사 | Organic Light Emitting Display and Method for Fabricating the Same |
KR101498094B1 (en) * | 2008-09-29 | 2015-03-05 | 삼성디스플레이 주식회사 | Display device and driving method thereof |
KR101073226B1 (en) * | 2010-03-17 | 2011-10-12 | 삼성모바일디스플레이주식회사 | Organic Light Emitting Display Device |
KR101747719B1 (en) * | 2010-10-29 | 2017-06-27 | 엘지디스플레이 주식회사 | Organic light emitting diode display device and method for driving the same |
KR101350592B1 (en) * | 2011-12-12 | 2014-01-16 | 엘지디스플레이 주식회사 | Organic light-emitting display device |
KR101362002B1 (en) * | 2011-12-12 | 2014-02-11 | 엘지디스플레이 주식회사 | Organic light-emitting display device |
KR101493226B1 (en) * | 2011-12-26 | 2015-02-17 | 엘지디스플레이 주식회사 | Method and apparatus for measuring characteristic parameter of pixel driving circuit of organic light emitting diode display device |
-
2013
- 2013-11-20 KR KR1020130141297A patent/KR102277568B1/en active IP Right Grant
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001209070A (en) * | 2000-01-27 | 2001-08-03 | Casio Comput Co Ltd | Liquid crystal display device |
JP2004134504A (en) * | 2002-10-09 | 2004-04-30 | Sanyo Electric Co Ltd | Liquid crystal display device |
JP2005352398A (en) * | 2004-06-14 | 2005-12-22 | Tohoku Pioneer Corp | Active matrix type light emitting display panel |
JP2008153456A (en) * | 2006-12-18 | 2008-07-03 | Fuji Electric Device Technology Co Ltd | Inductor and its manufacturing method |
JP2009163275A (en) | 2009-04-24 | 2009-07-23 | Sony Corp | Pixel circuit, driving method for pixel circuit, display device, and driving method for display device |
Also Published As
Publication number | Publication date |
---|---|
KR20150057661A (en) | 2015-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102423891B1 (en) | Display device and repairing method thereof | |
CN110021265B (en) | Pixel circuit and driving method thereof, display device and driving method | |
JP6343424B2 (en) | Organic light emitting display | |
US9159285B2 (en) | Display device having repair structure | |
EP3208793B1 (en) | Pixel circuit and driving method therefor, and organic light-emitting display | |
US9779658B2 (en) | Pixel circuit, display panel and display device comprising the pixel circuit | |
JP5611312B2 (en) | Organic light emitting diode display device and driving method thereof | |
TWI570689B (en) | Color display device | |
KR101794648B1 (en) | Organic light emitting diode display device | |
US20140192038A1 (en) | Oled pixel driving circuit | |
CN105590955A (en) | Pixel circuit and driving method thereof, and active matrix organic light emitting display | |
JP2011191449A (en) | Image display device | |
KR20150071366A (en) | Organic light emitting display device with compensation function | |
CN108831384B (en) | The driving circuit of organic LED display device | |
KR101153349B1 (en) | Organic Elecroluminescence Device and driving method of the same | |
US8779666B2 (en) | Compensation circuit for keeping luminance intensity of diode | |
KR20130057595A (en) | Organic light emitting diode display device and method of driving the same | |
US20110310137A1 (en) | Image Display Device | |
JP2013210407A (en) | Pixel circuit and display device | |
US9666124B2 (en) | Pixel and organic light emitting display device using the same | |
KR20130051149A (en) | Organic light emitting diode display device and method of driving the same | |
KR102277568B1 (en) | Organic light emitting display | |
KR101877449B1 (en) | Organic light elitting diode device and method of driving the same | |
KR20090073688A (en) | Luminescence dispaly and driving method thereof | |
KR102199215B1 (en) | Display apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E90F | Notification of reason for final refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |