JP2009152546A - 光処理方法及び光処理装置 - Google Patents
光処理方法及び光処理装置 Download PDFInfo
- Publication number
- JP2009152546A JP2009152546A JP2008267594A JP2008267594A JP2009152546A JP 2009152546 A JP2009152546 A JP 2009152546A JP 2008267594 A JP2008267594 A JP 2008267594A JP 2008267594 A JP2008267594 A JP 2008267594A JP 2009152546 A JP2009152546 A JP 2009152546A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor film
- film
- gate electrode
- insulating film
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
【課題】 不純物が導入された半導体膜を均一に加熱し、不純物の活性化と不純物が導入された領域の再結晶化を均一に行なうことの可能な光処理方法及び光処理装置を提供すること。
【解決手段】 光透過性基板上に形成された半導体膜、この半導体膜上に形成されたゲート絶縁膜、及びこのゲート絶縁膜上に形成されたゲート電極を具備し、前記ゲート電極をマスクとして不純物が導入された前記半導体膜を光処理する方法において、前記光透過性基板の裏面から前記光透過性基板を通して前記半導体膜にエキシマレーザのパルスを180ns以上、継続照射し、前記半導体膜を熱処理することを特徴とする。
【選択図】 図4
【解決手段】 光透過性基板上に形成された半導体膜、この半導体膜上に形成されたゲート絶縁膜、及びこのゲート絶縁膜上に形成されたゲート電極を具備し、前記ゲート電極をマスクとして不純物が導入された前記半導体膜を光処理する方法において、前記光透過性基板の裏面から前記光透過性基板を通して前記半導体膜にエキシマレーザのパルスを180ns以上、継続照射し、前記半導体膜を熱処理することを特徴とする。
【選択図】 図4
Description
本発明は、光処理方法及び光処理装置に係り、特に、液晶表示装置のような表示装置に用いる薄膜半導体装置の製造のための光処理方法及び光処理装置に関する。
トランジスタの製造においては、ドナー,アクセプタ等の不純物原子をシリコン中に添加し、p型、n型領域を形成する不純物ドーピングと呼ばれる工程がある。この不純物ドーピングは、熱拡散やイオン注入により行なわれる。
特に、イオン注入は、濃度分布及びドープ量が、加速電圧及びイオンビーム電流の電気的測定により容易にモニターし、制御することができるため、多用されている。また、イオン注入は、低濃度の浅いドーピングにも適するので、ソース・ドレイン領域の形成以外に、チャネル領域のドーピングによるスレッシュフォールド電圧(Vth)の制御等にも用いられる。
しかし、一方で、イオン注入は、原理上、打ち込まれたイオンがシリコン原子と衝突し、エネルギーをシリコン原子と交換するため、衝突時に格子原子を変位させ、シリコンに結晶欠陥を引き起こす。
イオン注入されたシリコンは、この欠陥の存在と、注入されたイオンのほとんどが、結晶格子中で置換位置になく、キャリアになっていないことにより、非常に高い電気抵抗を示す。
そこで、結晶欠陥とキャリアの回復のため、イオン注入後に、800〜1000℃程度のアニール処理が行われる。このアニール処理は、通常、活性化処理と呼ばれる。活性化処理が不十分な場合、抵抗が下がらないこと以外に、欠陥が接合部等に残留すると、逆方向リーク電流や雑音の増加を引き起こしてしまう。
トランジスタには、LSI等の結晶質シリコン基板に作製されるものと、石英基板やガラス基板上にシリコン薄膜を堆積し、このシリコン薄膜に作製されるものがあり、後者は薄膜トランジスタ(TFT)と呼ばれている。
液晶ディスプレイ等の大型基板に用いられる薄膜トランジスタは、通常、安価なガラス基板上に作製される。しかし、ガラス基板は、シリコン基板や石英基板と比較して、耐熱性が低く、結晶質シリコンにトランジスタを作製する際の活性化処理に用いる800〜1000℃程度のアニール処理を行うことができないため、通常の炉内処理等によるアニール処理温度は、600℃以下の程度に制約されている。
しかし、現在、TFTにおいても、LSIと同様に、微細化、高速動作の要求が高まってきており、より高温での活性化処理により高い活性化率を得ることが望まれている。そこで、ガラス基板の損傷を伴うことなく、より高い活性化率を達成する手法が求められている。
その手法として、非定常加熱による瞬間アニール技術が注目されている。これについては、半導体プロセス関連の書籍、例えば、非特許文献1に記載されている。
この瞬間アニール技術は、高出力のレーザ光、電子ビーム、フラッシュ光等を半導体薄膜表面に照射し、瞬間的に表面層をアニールする技術であり、イオン注入で損傷を受けた半導体膜の結晶性を回復し、更に、注入された不純物を電気的に活性化する方法として開発された。
特に、レーザ光は、大気中での処理が可能であり、エネルギー制御による加熱量の制御や波長選択による加熱層の厚さ制御が容易であるため、研究開発が盛んに行われている。レーザ光は、照射時間により大別すると、連続波発振(CW)方式とQスイッチ等によるパルス方式とがある。
瞬間アニール技術の特徴としては、短時間の加熱であること(CW方式:〜ms、パルス方式:ns〜μs)、熱処理領域を制御する局部的加熱であること、表面層のみの加熱であること、半導体膜融点近くの高温加熱が可能であること、〜109℃/sの急速冷却が可能であること、〜m/sで液体から固体に変化する速い結晶成長速度が可能であること、等が挙げられる。
このような特徴により、例えば表面層のみの加熱が可能であるためガラス基板のような耐熱性の低い基板を用いることができるとともに、短時間の加熱であるため、熱拡散が起こらず、イオン注入で制御した不純物濃度分布を維持したままでの活性化が可能となる。
また、パルス方式のレーザとしては、シリコンに対する吸収効率が高い紫外領域で高出力が得られるエキシマレーザが多用されている。通常のエキシマレーザのパルス幅は、〜30ns程度であるが、近年、パルス幅の延長が検討され、ロングパルスと呼ばれる200ns程度のパルス幅を持つエキシマレーザが実用化されている。ロングパルスのエキシマレーザは、例えば、アモルファスシリコンの結晶化の手段として使用することが知られている(例えば、特許文献1参照)。
しかし、レーザ等の照射による光加熱の場合、加熱対象物の上部にその波長域で光学的に不透明な材料が存在すると、その領域近傍において熱勾配が生じ、例えばS/D領域の一部が加熱不足になる場合がある。例えば、トップゲート型のTFTにおいて、ゲート電極を形成した後にチャネル領域の活性化を行う場合である。ゲート電極には通常、金属材料が用いられるため、一般的なレーザの波長領域では、ゲート電極において反射と吸収が存在し、その下のシリコン層に十分な熱が伝わらない。そのため、レーザの照射時間にもよるが、ゲート電極近傍のシリコン層において、十分な加熱を行うことができないという問題が生ずる。
この問題を解決するための従来技術として、例えば、特許文献2に記載されている技術がある。この文献には、2つの方法が記載されており、一つは、図17に示すように、レーザ照射を基板裏面から行い、ゲート電極下のチャネル領域の加熱を行う方法である。この方法によると、ゲート電極の下の領域に対しても他の部分と同様の光照射を行うことができる。もう一つの方法は、図18に示すように、レーザ光を基板面に対して、斜めに照射する方法である。この方法によると、照射されたレーザ光の一部は基板裏面或いは鏡面に加工された基板ステージ表面で反射され、その反射光がゲート電極の下のチャネル領域にも照射され、再度加熱に利用される。
LSIプロセス工学(右高正俊編著)オーム社 特表2002−541679公報
特開2005−79312公報
LSIプロセス工学(右高正俊編著)オーム社
しかし、レーザ照射を基板裏面から行なったとしても、その効果は不十分であり、ゲート電極近傍のシリコン層の領域は加熱不足になることが、非定常熱伝導解析の結果から明らかとなった。
また、非定常熱伝導解析の結果、パルス幅を伸ばすことにより加熱不足が改善されることもわかったが、光源波長での材料に依存する反射率の相違、シリコン層上のゲート絶縁膜の多重反射による反射率の変化等により、入射エネルギーに面内分布が生じ、シリコン層を均一に加熱することができないという問題がある。
一方、基板に対して、斜め照射を行う場合、基板とレーザ光軸とを角度を設けて配置するため、装置構成及び調整が複雑になるという問題がある。また、基板裏面,ステージ表面での反射を用いる場合、界面状態,基板−ステージ間ギャップ等の変動により、均一な反射を行うことは困難であり、反射光自体も平均的な拡散反射光のようになり、可干渉性の高い高価なレーザ光源を用いるメリットが小さい。
本発明は、以上のような事情の下になされ、不純物が導入された半導体膜を均一に加熱し、不純物の活性化と不純物が導入された領域の再結晶化を均一に行なうことの可能な光処理方法を提供することを目的とする。
上記課題を解決するため、本発明の第1の態様は、光透過性基板上に形成された半導体膜、この半導体膜上に形成されたゲート絶縁膜、及びこのゲート絶縁膜上に形成されたゲート電極を具備し、前記ゲート電極をマスクとして不純物が導入された前記半導体膜を光処理する方法において、前記半導体膜にエキシマレーザのパルスを180ns以上、継続照射し、前記半導体膜を熱処理することを特徴とする光処理方法。
本発明の第2の態様は、光透過性基板上に形成された半導体膜、この半導体膜上に形成されたゲート絶縁膜、及びこのゲート絶縁膜上に形成されたゲート電極を具備し、前記ゲート電極をマスクとして不純物が導入された前記半導体膜を光処理する方法において、前記光透過性基板の裏面から前記光透過性基板を通して前記半導体膜にエキシマレーザのパルスを180ns以上、継続照射し、前記半導体膜を熱処理することを特徴とする光処理方法を提供する。
前記エキシマレーザとして、波長300nm以上のものを用いることができる。
本発明の第3の態様は、光透過性基板上に形成された半導体膜、この半導体膜上に形成されたゲート絶縁膜、このゲート絶縁膜上に形成されたゲート電極、及び前記半導体膜及びゲート電極を覆うように形成された絶縁膜を具備し、前記ゲート電極をマスクとして不純物が導入された前記半導体膜を光処理する方法において、下記不等式を満たす膜厚dを有する前記絶縁膜を通して前記半導体膜にエキシマレーザのパルスを180ns以上、継続照射し、前記半導体膜を熱処理することを特徴とする光処理方法を提供する。
cos(4nπd/λ)≦cos(4nπ(d+dGI/λ))
(式中、λは光源の波長、nは光源波長での絶縁膜の屈折率、dGIはゲート絶縁膜の膜厚)
本発明の第4の態様は、光透過性基板上に形成された半導体膜、この半導体膜上に形成されたゲート絶縁膜、及びこのゲート絶縁膜上に形成されたゲート電極を具備し、前記ゲート電極をマスクとして不純物が導入された前記半導体膜を光処理する方法において、前記ゲート電極の表面は凹凸状であり、前記半導体膜にエキシマレーザのパルスを180ns以上、継続照射し、前記半導体膜を熱処理することを特徴とする光処理方法を提供する。
(式中、λは光源の波長、nは光源波長での絶縁膜の屈折率、dGIはゲート絶縁膜の膜厚)
本発明の第4の態様は、光透過性基板上に形成された半導体膜、この半導体膜上に形成されたゲート絶縁膜、及びこのゲート絶縁膜上に形成されたゲート電極を具備し、前記ゲート電極をマスクとして不純物が導入された前記半導体膜を光処理する方法において、前記ゲート電極の表面は凹凸状であり、前記半導体膜にエキシマレーザのパルスを180ns以上、継続照射し、前記半導体膜を熱処理することを特徴とする光処理方法を提供する。
本発明の第5の態様は、光透過性基板上に形成された半導体膜、この半導体膜上に形成されたゲート絶縁膜、及びこのゲート絶縁膜上に形成されたゲート電極を具備し、前記ゲート電極をマスクとして不純物が導入された前記半導体膜を光処理する装置において、180ns以上パルスを継続照射するエキシマレーザを発する光源、及び前記光源から前記エキシマレーザを前記光透過性基板の裏面から前記光透過性基板を通して前記半導体膜に照射し、前記半導体膜を熱処理する手段を具備することを特徴とする光処理装置を提供する。
以上の本発明の第1〜第5の態様において、パルス幅が1μs以下のエキシマレーザを用いることができる。
本発明によると、不純物が導入された半導体膜を均一に加熱し、不純物の活性化と不純物が導入された領域の再結晶化を均一に行なうことを可能とする光処理方法及び光処理装置が提供される。
以下、本発明の実施形態について、図面を参照して説明する。
本発明は、結晶質半導体膜、例えばポリシリコン膜の所定の領域に導入された不純物、例えばソース・ドレイン形成予定領域に導入された不純物を活性化するため及び損傷した結晶性を回復するための熱処理として、180ns以上のパルス幅のエキシマレーザを照射することを特徴の1つとしている。
本発明者は、そのようなロングパルスのエキシマレーザの照射による効果、及び、ショートパルスの場合に生じる問題点を、非定常熱伝導解析により求め、解析結果の確認のため、レーザのパルス幅の時間領域では、TFTと熱的に等価であるSOI−MOSFETトランジスタの試作を行った。
非定常熱伝導解析においては、波長308nmのXeClエキシマレーザのシリコンの吸収係数は大きいので、シリコンの表面では、すべての光が熱に変換されることを仮定した。パルス形は矩形とした。また、実際の照射時には、必ずしも1つの波形よりなるパルスを照射する必要は無い。そこで、波形を変化させた場合の到達温度の比較を非定常熱伝導解析により、行った。
トランジスタの製造に用いた6インチのSOI基板については、BOX層を厚さを1μmとし、シリコン層の厚さを100nmとした。シリコン層上に30nmの厚さのSiO2からなるゲート絶縁膜をPE−CVDにより形成し、更に、ゲート絶縁膜上に200nmの厚さのMoW層をスパッタリングにより形成し、このMoW層をパターニングしてゲート電極を形成した。
その後、ソース・ドレインへのドーピングのため、ゲート電極をマスクとしてセルフアラインで、BF2 +を、50keVの加速電圧、2×1015cm−2のドーズ量でイオン注入した。
次に、層間絶縁膜を形成する前に、レーザーによる不純物の活性化を行った。これは、層間絶縁膜のように波長と同程度或いは波長以上の膜厚を成膜する場合、面内の膜厚分布の絶対値が大きくなり、多重反射による面内の反射率変化が増大するからである。レーザーとしてはXeClエキシマレーザを用い、パルス幅を30ns及び240nsとした。レーザーのワンショットの照射領域は2mm四方であった。パルス幅30nsの場合、レーザーのワンショットは、150mJ/cm2まで照射した。
四端子法により、線幅5μm、線長164μmのパターンのシート抵抗を測定した。また、TFTのドレイン電流−ゲート電圧特性、ドレイン電流−ドレイン電圧特性を測定した。
図1は、それぞれのパルス幅でのレーザーアニール直後のTFT(ゲート長L=1μm)の温度分布の計算結果を示す。図1において、曲線Aは,パルス幅240nsのレーザーアニールを施した場合、曲線Bは、パルス幅30nsのレーザーアニールを施した場合の温度分布をそれぞれ示す。図1に示す結果から、パルス幅30nsのレーザーアニールを施した場合、ゲートの端部におけるソース・ドレインの温度が500℃も低下していることがわかる。これは、ゲートの単位面積当たりの熱容量が、Si膜の単位面積当たりの熱容量より大きいこと、及び、ゲート表面とゲート絶縁膜が成膜されたSi膜表面との反射率の違いによるためと考えられる。パルス幅240nsのレーザーアニールを施した場合の計算結果から、パルス幅を延長することにより、温度分布が均一となっていることがわかる。
また、図2は、60nsの時間領域において、1つの矩形波の場合と、同一強度の2つの波形の組合せの場合の、到達温度の比較を計算した結果である。波形が異なっても、ほぼ同様の加熱が可能になることがわかる。この結果より、ロングパルスについては、パルス幅で限定するのではなく、複数のパルスでもその時間、継続照射されたものも、ロングパルスとして定義する。
レーザーアニールを施されたSi膜のシート抵抗は、パルス幅の短長にかかわらず、 P+ドープのSi及びBF2 +ドープのSiのいずれにおいても、200Ω/□のオーダーであった。BF2 +ドープのSiのシート抵抗は、500℃で2時間の加熱炉によるアニールを施した場合のSi膜のシート抵抗700Ω/□に比較し、大幅に減少した。
図3は、レーザーアニールを施した場合と加熱炉によるアニールを施した場合の、ゲート長1μmのTFTのドレイン電流−ゲート電圧特性を示し、図4は、ゲート長1μmのn−chTFTのドレイン電流−ドレイン電圧特性を示す。いずれのグラフも、実線はレーザーアニール、破線は加熱炉によるアニールを示す。
図3及び図4から、レーザーアニールを施した場合のゲート長1μmのTFTのオン電流は、600℃で2時間、加熱炉によるアニールを施した場合に比較し、10%減少した。また、移動度は20%減少し、耐圧は50%増加した。
これらの結果は、アニールが不十分な領域が、高抵抗領域のように挙動することを示している。
以上、説明したように、本発明者は、非定常熱伝導解析により、ロングパルスのレーザーアニールは、加熱炉によるアニール及びショートパルスのアニールよりも、熱処理の均一性及びTFTの特性において、優れた効果を示すことを見出した。本発明者は、更に検討を重ねた結果、ロングパルスのレーザーアニールに、以下のような要件を組み合わせることで、特に良好な効果が得られることを見出した。
即ち、本発明者は、エキシマレーザのパルス幅をパラメータとして、エキシマレーザを基板の裏面から照射した場合の半導体膜の表面温度の面内均一性を評価した。その結果、裏面照射において、エキシマレーザのパルスを180ns以上、継続照射することで、面内均一性の高い加熱を行うことができることを見出した。
また、基板の表面からの照射において、照射面に反射率差を低減するように設定された膜厚の絶縁膜を成膜した状態で、エキシマレーザのパルスを180ns以上、継続照射することにより、面内均一性の高い加熱を行うことができることを見出した。
更に、基板の表面からの照射において、ゲート表面に微細凹凸を形成することにより反射率差の低減が可能であり、その状態でエキシマレーザのパルスを180ns以上、継続照射することにより、面内均一性の高い加熱を行うことができることを見出した。
即ち、本発明は、結晶質半導体膜、例えばポリシリコン膜の所定の領域に導入された不純物、例えばソース・ドレイン形成予定領域に導入された不純物を活性化するため及び損傷した結晶性を回復するための熱処理として、エキシマレーザのパルスを180ns以上継続照射すること、更に、基板裏面からの照射、反射率差を低減する膜厚の絶縁膜を介しての照射、及び凹凸面を有するゲート電極を設けた構造への照射の4つの態様のいずれかを採用することを特徴とする。
このようなロングパルスのエキシマレーザの照射を用いる本発明の4つの態様によれば、ゲート電極近傍での温度勾配を低減し、ソース/ドレイン領域に均一な加熱を行うことが可能である。第1の態様による手法では、従来工程への導入が容易である。第2の態様における裏面照射による手法では、表面照射の場合に生ずる、光源に対するゲートの反射率とゲート絶縁膜を介した半導体膜の反射率とが異なることによる加熱ムラを防ぐこともできる。また、表面照射による手法でも、第3の態様における反射率差を低減する膜厚の絶縁膜を形成するか、第4の態様におけるゲート電極表面に微細な凹凸を形成して、反射率差を低減することで、半導体膜の均一な加熱を行うことができる。
なお、裏面照射の場合には、厚い基板を通しての照射であるため、エキシマレーザの波長は300nm以上であることが望ましい。
また、エキシマレーザのパルス幅は、広すぎると半導体膜の温度が上昇し過ぎてしまうため、1μs以下であることが望ましい。
以下、以上の本発明の4つの態様に対応する3つの実施形態について説明する。
(第1の実施形態)
図5は、本発明の第1の実施形態に係る光処理方法を用いて製造された薄膜半導体素子を示す断面図である。図5において、ガラス基板1上に、アンダーコート膜(SiO2/SiN)2を介して、100nmの膜厚のポリシリコンアイランド3が形成されている。このポリシリコンアイランド3上に、30nmの膜厚のSiO2からなるゲート絶縁膜4が形成され、更にその上に、膜厚200nmのMoWからなるゲート電極5が形成されている。そして、このような構造を覆って、層間絶縁膜6が形成されている。
図5は、本発明の第1の実施形態に係る光処理方法を用いて製造された薄膜半導体素子を示す断面図である。図5において、ガラス基板1上に、アンダーコート膜(SiO2/SiN)2を介して、100nmの膜厚のポリシリコンアイランド3が形成されている。このポリシリコンアイランド3上に、30nmの膜厚のSiO2からなるゲート絶縁膜4が形成され、更にその上に、膜厚200nmのMoWからなるゲート電極5が形成されている。そして、このような構造を覆って、層間絶縁膜6が形成されている。
本実施形態では、ゲート電極5をマスクとして不純物が導入された後、ガラス基板1の裏面からポリシリコンアイランド3にロングパルスのエキシマレーザ7が照射されて、不純物の活性化、及び不純物の導入により生じた結晶性の損傷の回復、再結晶化が行われ、ソース領域8a及びドレイン領域8bが形成されている。
次に、図5に示す構造の薄膜トランジスタの製造プロセスの一例について、図6及び図7を参照して説明する。
まず、被処理基板31を用意する。この実施形態では、被処理基板31としてガラス基板32上にアンダーコート膜(SiO2/SiN)33が形成された基板を用いている。このガラス基板31上(アンダーコート膜33上)の略全面に層厚が例えば50nmとなるように、プラズマCVD等によりアモルファスシリコン層34を形成する。その後、温度500℃の雰囲気中でアニール処理を施し、このアモルファスシリコン層34中の水素を離脱させる(図6(a))。
次いで、例えばELA(Excimer Laser Anneal)法により、このアモルファスシリコン層34を結晶化して、ポリシリコン層35とする(図6(b))。
次に、PEP(Photo Engraving Process、いわゆるフォトリソグラフィー)によりポリシリコン層35上に所定の形状のレジストマスクを形成し、このレジストマスクをマスクとして、RIE(Reactive Ion Etching)法等のドライエッチングによりポリシリコン層35を島形状に加工し、PMOS、NMOS領域を形成する(図6(c))。そして、閾値制御のため、PMOS領域にはP、NMOS領域にはBのチャネルドーピングを行う。
その後、PE−CVD(Plasma Enhanced Chemical Vapor Deposition)法を用いて、島形状に加工されたポリシリコンアイランド(島状多結晶半導体薄膜)35及びアンダーコート膜33を覆うように、SiO2からなるゲート絶縁膜36を形成する(図6(d))。
次に、例えば、スパッタ法によりゲート電極材料、例えばMoW層37を成膜する(図7(a))。次いで、RIE等のドライエッチングによりMoW層37をパターニングし、ゲート電極38を形成する。即ち、MoW層37上にPEPにより所定の形状のレジストマスクを形成した後、このレジストマスクをマスクとしてRIE法により、MoW層37の不要部分を除去し、ゲート電極38を形成する(図7(b))。
その後、レジストによるマスキングを利用し、ゲート電極層38をマスクとして、ポリシリコンアイランド35に不純物領域、例えばソース領域及びドレイン領域形成のために、PMOS領域にはB,NMOS領域にはPを注入する(図7(c))。
そして、イオン注入で損傷を受けた半導体膜の結晶性を回復し、更に、注入された不純物を電気的に活性化するため、被処理基板31の表面または、裏面より、パルス幅180ns以上のロングパルスのレーザ照射を行う(図7(c)、図7(d))。レーザ照射による不純物の活性化は、その後の工程である層間絶縁膜形成後でも可能であるが、クラック等が生じることがあるため、膜構成,膜材料,膜応力等を考慮して適宜選択することになる。
イオン注入後の構造に対し、被処理基板31の裏面よりロングパルスのレーザ照射を行うと、ポリシリコンアイランド35全体に対し、均一な加熱を行うことが出来る。即ち、ゲート電極側からのレーザ照射のように、ゲート電極38とポリシリコンアイランド35の反射率の相違による加熱ムラが生ずることがないため、ポリシリコンアイランド35全体に対し、均一な加熱を行うことが出来る。
レーザ照射によるポリシリコンアイランド35中の不純物の活性化の後、全面にSiO2からなる層間絶縁膜40を形成する(図7(e))。
その後は、通常の薄膜トランジスタの製造工程に従って、ソース領域の一部及びドレイン領域の一部を露出させるように、コンタクトホールを形成し、次いで、コンタクトホールを埋めるように金属の配線層を形成しパターニングすることにより、ソース電極及びドレイン電極を形成して、TFTが完成する。
図8は、TFTパターンを模した非定常熱解析モデルのメッシュ配置と面内の温度分布を示したものである。
熱流束は、表面から(ゲート電極側から)の照射の場合、Mo膜、Siアイランドの面のみに流入するとし、裏面照射の場合、Siアイランドの面のみに流入するとした。また、表面照射の場合、Mo膜とゲート絶縁膜/Siアイランドとの反射率の違いを考慮し、熱流束値をそれぞれの膜で変更した。
レーザパルス幅は、30ns、180ns、240nsとし、最高温度が1400℃付近になるように、各パルス幅での熱流束値を調整した。タイムステップは、5nsとした。
各パルス幅での照射直後の温度分布(裏面照射、表面照射)を図9、10に示す。
図10のグラフからわかるように、裏面照射を行っても、パルス幅が30nsでは、ゲート下部との間の温度差が400℃程度生じてしまう。一方、表面照射においては、パルス幅を30nsから180nsに変更することで、前述の温度差は低減するが、Mo膜とゲート絶縁膜/Siアイランドとの反射率の差により、やはり300℃程度の温度差が生じてしまう。
しかし、パルス幅180nsのロングパルスレーザにより裏面照射を行うことで、前述の温度差は、200℃程度まで低減された。シリコン表面のイオン注入によるアモルファス領域と結晶領域との融点差は、200℃程度と言われているので、この場合、イオン注入を行い、アモルファス化した領域全体を溶融させることができるので、イオン注入を行ったソース/ドレイン領域の均一な再結晶化が可能となる。また、図9のグラフからわかるように、表面照射においても、パルス幅を240nsに変更することで、前述の温度差を200℃程度まで低減することができる。この場合も、イオン注入を行い、アモルファス化した領域全体を溶融させることができるので、イオン注入を行ったソース/ドレイン領域の均一な再結晶化が可能となる。
(第2の実施形態)
図11は、本発明の第2の実施形態に係る光処理方法の対象となる薄膜半導体素子を示す断面図である。図11において、ガラス基板1上に、アンダーコート膜(SiO2/SiN)2を介して、100nmの膜厚のポリシリコンアイランド3が形成されている。このポリシリコンアイランド3上に、30nmの膜厚のSiO2からなるゲート絶縁膜4が形成され、更にその上に、膜厚200nmのMoWからなるゲート電極5が形成されている。そして、このような構造を覆って、絶縁膜16が形成されている。
図11は、本発明の第2の実施形態に係る光処理方法の対象となる薄膜半導体素子を示す断面図である。図11において、ガラス基板1上に、アンダーコート膜(SiO2/SiN)2を介して、100nmの膜厚のポリシリコンアイランド3が形成されている。このポリシリコンアイランド3上に、30nmの膜厚のSiO2からなるゲート絶縁膜4が形成され、更にその上に、膜厚200nmのMoWからなるゲート電極5が形成されている。そして、このような構造を覆って、絶縁膜16が形成されている。
本実施形態では、ゲート電極5をマスクとして不純物が導入された後、ゲートの反射率とゲート絶縁膜を介した半導体膜の反射率との差を低減するように設定された膜厚dの絶縁膜16を形成し、この絶縁膜16を介して、ポリシリコンアイランド3にロングパルスのエキシマレーザ7が照射されて、不純物の活性化、及び不純物の導入により生じた結晶性の損傷の回復、再結晶化が行われ、ソース領域8a及びドレイン領域8bが形成されている。
次に、図11に示す構造の薄膜トランジスタの製造プロセスの一例について、図12を参照して説明する。
図6(a)から図7(c)に示す工程までは、第1の実施形態における薄膜トランジスタの製造プロセスと同様であり、その説明は省略する。
その後、全面に絶縁膜50を形成する(図12(a))。絶縁膜50は、膜厚dが下記の不等式を満たすように形成されている。
cos(4nπd/λ)≦cos(4nπ(d+dGI/λ))
(式中、λは光源の波長、nは光源波長での絶縁膜の屈折率、dGIはゲート絶縁膜の膜厚)
そして、イオン注入で損傷を受けた半導体膜の結晶性を回復し、更に、注入された不純物を電気的に活性化するため、被処理基板31の上面よりロングパルスのレーザ照射を行う(図12(b))。
(式中、λは光源の波長、nは光源波長での絶縁膜の屈折率、dGIはゲート絶縁膜の膜厚)
そして、イオン注入で損傷を受けた半導体膜の結晶性を回復し、更に、注入された不純物を電気的に活性化するため、被処理基板31の上面よりロングパルスのレーザ照射を行う(図12(b))。
図12(a)に示すプロセスにより、膜厚dの絶縁膜50を成膜したときの、Mo膜、Si膜の表面における反射率を計算した例を、図13に示す。この時のゲート絶縁膜の厚さdGIを30nmとしたが、この値に限定されるものではない。前述の式を満たす膜厚で、Mo膜上とSi膜上での反射率をほぼ等しくすることができる。
反射率を等しくし、パルス幅200nsのレーザがMo膜とSi膜とに入射した場合の非定常熱伝導解析結果を図14のグラフに示す。図14のグラフから、反射率を等しくし、パルス幅200nsのレーザがMo膜とSi膜とに入射した場合には、パルス幅200nsのレーザが基板の裏面からMo膜とSi膜とに入射した場合と同様に、均一な温度分布を示すことがわかる。
即ち、Si膜とゲート下部との温度差が、230℃まで低減されているので、実施の形態1と同様に膜全体がシリコンの融点以下の状態で、イオン注入を行いアモルファス化した領域全体を溶融させることができ、イオン注入を行ったS/D領域の均一な再結晶化が可能となる。
以下、第1の実施形態における方法と同様の工程で、TFTが完成する。
以上説明した本発明の第2の実施形態においては、図12(a)に示す工程で、上記不等式を満たすような膜厚dの絶縁膜50が形成されている。そのため、ゲート電極38とSiO2/Si膜との間の反射率の差が低減し、図12(b)における構造の表面の反射率がほぼ均一となり、イオン注入を行ったS/D領域の均一な再結晶化が可能となる。
(第3の実施形態)
図15は、本発明の第3の実施形態に係る光処理方法の対象となる薄膜半導体素子を示す断面図である。図15において、ガラス基板1上に、アンダーコート膜(SiO2/SiN)2を介して、100nmの膜厚のポリシリコンアイランド3が形成されている。このポリシリコンアイランド3上に、30nmの膜厚のSiO2からなるゲート絶縁膜4が形成され、更にその上に、膜厚200nmのMoWからなるゲート電極15が形成されている。この場合、ゲート電極15の表面は、凹凸状となっている。
図15は、本発明の第3の実施形態に係る光処理方法の対象となる薄膜半導体素子を示す断面図である。図15において、ガラス基板1上に、アンダーコート膜(SiO2/SiN)2を介して、100nmの膜厚のポリシリコンアイランド3が形成されている。このポリシリコンアイランド3上に、30nmの膜厚のSiO2からなるゲート絶縁膜4が形成され、更にその上に、膜厚200nmのMoWからなるゲート電極15が形成されている。この場合、ゲート電極15の表面は、凹凸状となっている。
本実施形態では、表面が凹凸状のゲート電極15をマスクとして不純物が導入された後、ポリシリコンアイランド3にロングパルスのエキシマレーザ7が照射されて、不純物の活性化、及び不純物の導入により生じた結晶性の損傷の回復、再結晶化が行われ、ソース領域8a及びドレイン領域8bが形成されている。
次に、図15に示す構造の薄膜トランジスタの製造プロセスの一例について、図16を参照して説明する。
図6(a)から図7(a)に示す工程までは、第1の実施形態における薄膜トランジスタの製造プロセスと同様であり、その説明は省略する。
図7(a)に示す工程においてMoW層37を成膜した後、図16(a)に示すように、MoW層37の表面を凹凸化する。凹凸化は、例えば、次の方法により行なうことができる。
(1)凹凸に対応するパターンを有するフォトマスクを用いてレジストパターンを形成し、このレジストパターンをマスクとして用いてMoW層37の表面をエッチング処理する方法。
(2)複数のレーザを用いた干渉露光による周期構造形成法によりマスクレスでレジストパターンを形成し、このレジストパターンをマスクとして用いてMoW層37の表面をエッチング処理する方法。
以上のようにして、MoW層37の表面を凹凸化した後、RIE等のドライエッチングによりMoW層37をパターニングし、ゲート電極38を形成する。即ち、MoW層37上にPEPにより所定の形状のレジストマスクを形成した後、このレジストマスクをマスクとしてRIE法により、MoW層37の不要部分を除去し、ゲート電極38を形成する(図16(b))。
以下、図7(d)に示すレーザアニール工程が裏面からのレーザの照射ではなく、基板表面側からのレーザの照射であることを除いて、第1の実施形態における方法と同様の工程で、TFTが完成する。
以上説明した本発明の第3の実施形態においては、図16(a)に示す工程でのMoW層37表面の凹凸化により、MoW層37の反射率が低下する。そのため、ゲート電極38とSiO2/Si膜との間の反射率の差が低減し、図16(b)における構造の表面の反射率がほぼ均一となる。
反射率を等しくし、パルス幅200nsのレーザがMo膜とSi膜とに入射した場合の非定常熱伝導解析結果を図14のグラフに示す。図14のグラフから、反射率を等しくし、パルス幅200nsのレーザがMo膜とSi膜とに入射した場合には、パルス幅200nsのレーザが基板の裏面からMo膜とSi膜とに入射した場合と同様に、均一な温度分布を示すことがわかる。
即ち、Si膜とゲート下部との温度差が、230℃まで低減されているので、実施の形態1と同様に膜全体がシリコンの融点以下の状態で、イオン注入を行いアモルファス化した領域全体を溶融させることができ、イオン注入を行ったS/D領域の均一な再結晶化が可能となる。
本発明は、低温ポリシリコンを用いたTFT素子作製のための活性化処理装置に用いることができる。また、レーザ結晶化装置には、容易に本発明の機能を付加することができる。
(第4の実施形態)
図19は、本発明の第4の実施形態において、活性化処理に用いたレーザ装置の概略図である。この実施形態では、レーザ発信器から発振されたパルスレーザ光を、分割し、互いに光路長の異なる光路を進んだ後に合成したパルスレーザ光により、不純物の活性化を行った。
図19は、本発明の第4の実施形態において、活性化処理に用いたレーザ装置の概略図である。この実施形態では、レーザ発信器から発振されたパルスレーザ光を、分割し、互いに光路長の異なる光路を進んだ後に合成したパルスレーザ光により、不純物の活性化を行った。
図19に示す結晶化装置は、レーザ光源、7枚の部分透過ミラーR1〜R7、全反射ミラー、照明光学系、位相変調素子、投影光学系、及び基板ステージを備えている。基板ステージ上には、非単結晶半導体膜を有する被処理基板が載置されている。レーザ光源からのパルスレーザ光が、部分透過ミラー及び全反射ミラー、照明光学系、位相変調素子、及び投影光学系を通って、被処理基板に照射されるようになっている。レーザ発振器により発振されるパルスレーザ光としては、波長308nm、半値全幅約25nsのXeClエキシマレーザを使用した。
レーザ発振器から発振したレーザ光は、7枚の部分透過ミラーと1枚の全反射ミラーと、これらの光学素子の互いの距離と光路を好適に設定するための全反射凹面鏡からなる光学装置に導入される。部分透過ミラーの反射率Rnは、光路上の位置がレーザに近い順に、R1=0.40、R2=0.07、R3=0.085、R4=0.095、R5=0.125、R6=0.17、R7=0.25とした。反射率R7の部分透過ミラーの後段には全反射ミラーを設置した。隣のミラーとの光路長は、4500mmとした。
なお、本実施形態では、全反射の凹面鏡の間に部分透過ミラーを設けたが、凹面鏡の代わりに平板のミラーを使用してもよいし、図19に示すように、これらのミラーを用いずに部分透過ミラーを直線的に配置してもよい。
以上のような図19に示す結晶化装置において、7枚の部分透過ミラーによるパルスレーザ光の透過・反射は、次のようにして行われる。即ち、1番目の部分透過ミラーR1を透過した光は2番目の部分透過ミラーR2へ入射され、1番目の部分透過ミラーR1で反射した光は照明光学系へ導入され、2番目の部分透過ミラーR2を透過した光は3番目の部分透過ミラーR3へ入射され、2番目の部分透過ミラーR2で反射した光は1番目の部分透過ミラーR1を経て照明光学系へ導入され、以下、n番目の部分透過ミラーを透過した。光はn+1番目の部分透過ミラーヘ入射され、n番目の部分透過ミラーで反射した光はn−1、n−2…、1番目の部分透過ミラーR1を経て照明光学系へ導入される。
なお、7番目の部分透過ミラーR7を透過した光は全反射ミラーで反射されて7、6、…、1番目の部分透過ミラーを経て照明光学系へ導入される。
このような透過・反射の繰り返しにより、パルス幅は拡張され、被処理基板への照射時間は延長される。その結果シリコン膜の温度が最高に達した時刻において、パルス幅を拡張しない場合よりも多くの熱をシリコン膜に供給できる。これにより、加熱対象となる微細パターンの単位面積当たりの熱容量差による加熱ムラを改善することができる。具体的には、ゲート近傍の半導体膜の加熱不足の改善を図ることができる。また、ミラーの組み合わせによりパルス幅を制御することができ、光源として固定パルス幅のパルスレーザしかない場合でも、パワーだけでなく、加熱時間を含めた最適条件での活性化を行うことが可能となる。
1,32…ガラス基板、2,33…アンダーコート膜(SiO2/SiN)、3,35…ポリシリコンアイランド、4,36…ゲート絶縁膜、5,38…ゲート電極、6,39…ダミーパターン、7…レーザ光、40,50…層間絶縁膜、31…処理基板、34…アモルファスシリコン層、37…MoW層。
Claims (9)
- 光透過性基板上に形成された半導体膜、この半導体膜上に形成されたゲート絶縁膜、及びこのゲート絶縁膜上に形成されたゲート電極を具備し、前記ゲート電極をマスクとして不純物が導入された前記半導体膜を光処理する方法において、前記半導体膜にエキシマレーザのパルスを180ns以上、継続照射し、前記半導体膜を熱処理することを特徴とする光処理方法。
- 光透過性基板上に形成された半導体膜、この半導体膜上に形成されたゲート絶縁膜、及びこのゲート絶縁膜上に形成されたゲート電極を具備し、前記ゲート電極をマスクとして不純物が導入された前記半導体膜を光処理する方法において、前記光透過性基板の裏面から前記光透過性基板を通して前記半導体膜にエキシマレーザのパルスを180ns以上、継続照射し、前記半導体膜を熱処理することを特徴とする光処理方法。
- 前記エキシマレーザは、波長300nm以上であることを特徴とする請求項1又は2に記載の光処理方法。
- 光透過性基板上に形成された半導体膜、この半導体膜上に形成されたゲート絶縁膜、このゲート絶縁膜上に形成されたゲート電極、及び前記半導体膜及びゲート電極を覆うように形成された絶縁膜を具備し、前記ゲート電極をマスクとして不純物が導入された前記半導体膜を光処理する方法において、下記不等式を満たす膜厚dを有する前記絶縁膜を通して前記半導体膜に180ns以上のパルス幅のエキシマレーザを照射し、前記半導体膜を熱処理することを特徴とする光処理方法。
cos(4nπd/λ)≦cos(4nπ(d+dGI/λ))
(式中、λは光源の波長、nは光源波長での絶縁膜の屈折率、dGIはゲート絶縁膜の膜厚) - 光透過性基板上に形成された半導体膜、この半導体膜上に形成されたゲート絶縁膜、及びこのゲート絶縁膜上に形成されたゲート電極を具備し、前記ゲート電極をマスクとして不純物が導入された前記半導体膜を光処理する方法において、前記ゲート電極の表面は凹凸状であり、前記半導体膜に180ns以上のパルス幅のエキシマレーザを照射し、前記半導体膜を熱処理することを特徴とする光処理方法。
- 前記エキシマレーザのパルス幅は1μs以下であることを特徴とする請求項1〜5のいずれかに記載の光処理方法。
- 光透過性基板上に形成された半導体膜、この半導体膜上に形成されたゲート絶縁膜、及びこのゲート絶縁膜上に形成されたゲート電極を具備し、前記ゲート電極をマスクとして不純物が導入された前記半導体膜を光処理する装置において、180ns以上のパルス幅のエキシマレーザを発する光源、及び前記光源から前記エキシマレーザを前記光透過性基板の裏面から前記光透過性基板を通して前記半導体膜に照射し、前記半導体膜を熱処理する手段を具備することを特徴とする光処理装置。
- 前記エキシマレーザは、波長300nm以上であることを特徴とする請求項7に記載の光処理装置。
- 前記エキシマレーザのパルス幅は1μs以下であることを特徴とする請求項7又は8に記載の光処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008267594A JP2009152546A (ja) | 2007-11-28 | 2008-10-16 | 光処理方法及び光処理装置 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007307791 | 2007-11-28 | ||
JP2008267594A JP2009152546A (ja) | 2007-11-28 | 2008-10-16 | 光処理方法及び光処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009152546A true JP2009152546A (ja) | 2009-07-09 |
Family
ID=40921303
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008267594A Withdrawn JP2009152546A (ja) | 2007-11-28 | 2008-10-16 | 光処理方法及び光処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009152546A (ja) |
-
2008
- 2008-10-16 JP JP2008267594A patent/JP2009152546A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4295922B2 (ja) | 小型集積回路の作製における用途に適したガス浸漬レーザアニーリング方法 | |
JP3586558B2 (ja) | 薄膜の改質方法及びその実施に使用する装置 | |
JP4190798B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
JP2000068520A (ja) | 半導体薄膜、その製造方法、および製造装置、ならびに半導体素子、およびその製造方法 | |
JP2616741B2 (ja) | 多結晶シリコン−ゲルマニウム薄膜トランジスタの製造方法 | |
KR20020032551A (ko) | 박막 반도체 장치의 제조 방법 | |
JP2002261015A (ja) | 半導体薄膜、その製造方法、および製造装置、ならびに半導体素子、およびその製造方法 | |
US7906834B2 (en) | Display device having thin film semiconductor device and manufacturing method of thin film semiconductor device | |
KR100615502B1 (ko) | 반도체 장치 제조 방법 | |
JPS60202931A (ja) | 半導体装置の製造方法 | |
JPH0677131A (ja) | 半導体素子の製造方法 | |
JPS6235571A (ja) | 半導体装置の製造方法 | |
KR100270315B1 (ko) | 선택적 레이저 어닐링을 이용한 비정질 실리콘막의 재결정화 방법 | |
JPH09260676A (ja) | 薄膜トランジスタの製造方法 | |
JP2534980B2 (ja) | 結晶性半導体薄膜の製造方法 | |
JP2004039660A (ja) | 多結晶半導体膜の製造方法、薄膜トランジスタの製造方法、表示装置、およびパルスレーザアニール装置 | |
JP2009152546A (ja) | 光処理方法及び光処理装置 | |
JP2002246329A (ja) | 半導体基板の極浅pn接合の形成方法 | |
JP3082332B2 (ja) | 液晶パネル及びその製造方法 | |
JP4239744B2 (ja) | 薄膜トランジスタの製造方法 | |
JPH08139331A (ja) | 薄膜トランジスタの製造方法 | |
JP2725669B2 (ja) | 半導体装置の製法 | |
JP2546538B2 (ja) | 薄膜トランジスタの製法 | |
JPH0697196A (ja) | 半導体装置およびその製造方法 | |
JP2008311425A (ja) | 光吸収性キャップ膜の形成方法、半導体膜の結晶化方法、及び薄膜トランジスタの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20100802 |
|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20120110 |