JP2009147648A - A/d変換器及び情報記録再生装置 - Google Patents
A/d変換器及び情報記録再生装置 Download PDFInfo
- Publication number
- JP2009147648A JP2009147648A JP2007322461A JP2007322461A JP2009147648A JP 2009147648 A JP2009147648 A JP 2009147648A JP 2007322461 A JP2007322461 A JP 2007322461A JP 2007322461 A JP2007322461 A JP 2007322461A JP 2009147648 A JP2009147648 A JP 2009147648A
- Authority
- JP
- Japan
- Prior art keywords
- output
- comparators
- input
- circuit
- outputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
- H03M1/0809—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of bubble errors, i.e. irregularities in thermometer codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/02—Conversion to or from weighted codes, i.e. the weight given to a digit depending on the position of the digit within the block or code word
- H03M7/06—Conversion to or from weighted codes, i.e. the weight given to a digit depending on the position of the digit within the block or code word the radix thereof being a positive integer different from two
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
- G11B7/002—Recording, reproducing or erasing systems characterised by the shape or form of the carrier
- G11B7/0037—Recording, reproducing or erasing systems characterised by the shape or form of the carrier with discs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
- H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
- H03M1/362—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
【解決手段】複数の異なる電圧を基準電圧として発生させ、複数の基準電圧のそれぞれとアナログ入力値との大小関係を比較する複数の比較器CMP0〜CMP6と、基準電圧の大きさに応じて並べられた複数の比較器CMP0〜CMP6の出力において、出力が切り換わる論理境界点を検出する論理境界検出部200と、連続する前記基準電圧に対応した複数の比較器の出力が入力され、各比較器からの入力を受ける端子毎に論理しきい値が調整され、多数決判定により出力を決定する多数決回路AVG0〜AVG6と、を備える。
【選択図】図10
Description
先ず、本発明の実施形態を説明する前に、前提となる技術について説明する。図1は、高速で動作するA/D 換器として、3ビットのバイナリコードを出力するフラッシュ型 A/D変換器の構成を示す模式図である。図1に示すように、フラッシュ型 A/D変換器は、コンパレータ部100、論理境界検出部200、エンコーダ部300を備えて構成されている。コンパレータ部100は、アナログ入力信号Ain と基準電圧Vr0〜Vr6を比較して入力信号の大きさに対応した温度計コードを出力するコンパレータCMP0〜CMP6を有して構成される。論理境界検出部200は、各コンパレータCMP0〜CMP6の出力の“0”と“1”の論理境界点を検出する。エンコーダ部300は、論理境界検出部200からの出力信号に基づいてバイナリコード
B[2:0] を出力する。
“1”となる温度計コードが出力される。
以下、本発明の実施形態において、バブルエラーおよびメタステーブル状態によるエラーが同時に発生した場合に、エラーを抑制する手法について説明する。まず、図6に示した「11xxx00」という出力になったとしても、xxxの値が000, 100, 110, 111のいずれかであれば、多数決回路の出力は「1100000」、「1110000」、「1111000」、「1111100」となり、論理境界部が一箇所しかないため、複数のワード線をアクティブにするようなことはない。しかし、この場合、xxx=000, 100, 110, 111以外の組み合わせ、すなわちxxx=001, 010, 011, 101となった場合は、やはり複数のワード線をアクティブにしてしまい、出力コードと真値との間に誤差を生じさせてしまう。つまり、「11xxx00」という出力の場合、50%という非常に高い確率でコードの誤差が生じてしまう。本実施形態は、こういった事態を回避するためのものである。
多数決回路は、図5で説明したように、論理ゲートを組み合わせた構造をしている。例えば、反転回路INVにおいて“1”が出易いということは、反転回路の論理しきい値が高いということと等価である。図8は、CMOSインバータからなる反転回路において、論理しきい値を高くする原理を示す模式図である。ここで、図8(A)は論理しきい値Vthを通常のVDD/2にした場合を示しており、図8(B)は論理しきい値VthをVDD/2よりも高くした場合を示している。
=1:2 とすれば、論理しきい値は高くなり、2:1 とすれば論理しきい値は低くなる。従って、NMOSトランジスタのW/Lを大きくすることで、しきい値がVDD/2の場合に比べて“0”が出易くなる構成にできる。
そして、Ctrl=1の場合は、セレクタのA端子の入力がセレクタから出力されるため、AVG2のA端子の入力がNAND0に入力され、AVG2のC端子の入力がNOR0に入力される。従って、“x”はセレクタSEL1を通って伝播し、セレクタSEL1のINV10,NAND10,NAND11,NAND12を含めると、“x”が伝播する経路はNAND10→NAND12→NAND0→INV1→NOR2→INV2となる。
200 論理境界検出部
AVG0〜AVG6 多数決回路
SEL0,SEL1 セレクタ
Claims (7)
- 複数の基準電圧のそれぞれとアナログ入力値との大小関係を比較する複数の比較器と、
前記基準電圧の大きさに応じて並べられた前記複数の比較器の出力において、出力が切り換わる論理境界点を検出する論理境界検出部と、
連続する前記基準電圧に対応した複数の比較器の出力が入力され、各比較器からの入力を受ける端子毎に論理しきい値が調整され、多数決判定により出力を決定する多数決回路と、
を備えることを特徴とする、A/D変換器。 - 前記多数決回路は複数のMOSトランジスタから構成され、MOSトランジスタのチャネル長Lに対するチャネル幅Wの比を可変することで、前記論理しきい値が調整されたことを特徴とする、請求項1に記載のA/D変換器。
- 前記多数決回路には3つの比較器の出力が入力され、
前記3つの比較器のうち、基準電圧が中間の比較器から入力を受ける端子の論理しきい値が基準しきい値とされ、残りの2つの比較器のうちの一方から入力を受ける端子の論理しきい値が前記基準しきい値よりも低く設定され、残りの2つの比較器のうちの他方から入力を受ける端子の論理しきい値が前記基準しきい値よりも高く設定されたことを特徴とする、請求項1に記載のA/D変換器。 - 前記多数決回路は、前記基準電圧の大きさに応じて並べられた前記複数の比較器の出力の最上位または最下位の出力に応じて、前記残りの2つの比較器の出力が入力される端子を相互に入れ換えるセレクタを含むことを特徴とする、請求項2に記載のA/D変換器。
- 前記セレクタは複数のMOSトランジスタから構成され、MOSトランジスタのチャネル長Lに対するチャネル幅Wの比を可変することで、前記論理しきい値が調整されたことを特徴とする、請求項4に記載のA/D変換器。
- 光記録媒体のトラックに光を照射し、受光部で前記光記録媒体からの反射光を受光する光ピックアップと、
前記受光部から検出された信号から再生信号を取得する再生回路と、
前記再生回路に含まれるA/D変換器と、を備え、
前記A/D変換器は、
複数の基準電圧のそれぞれとアナログ入力値との大小関係を比較する複数の比較器と、
前記基準電圧の大きさに応じて並べられた前記複数の比較器の出力において、出力が切り換わる論理境界点を検出する論理境界検出部と、
連続する前記基準電圧に対応した複数の比較器の出力が入力され、各比較器からの入力を受ける端子毎に論理しきい値が調整され、多数決判定により出力を決定する多数決回路と、
を備えることを特徴とする、情報記録再生装置。 - 光記録媒体のトラックに光を照射し、受光部で前記光記録媒体からの反射光を受光する光ピックアップと、
前記受光部から検出された信号からウォブル信号を取得するウォブル信号抽出回路と、
前記ウォブル信号抽出回路に含まれるA/D変換器と、を備え、
前記A/D変換器は、
複数の基準電圧のそれぞれとアナログ入力値との大小関係を比較する複数の比較器と、
前記基準電圧の大きさに応じて並べられた前記複数の比較器の出力において、出力が切り換わる論理境界点を検出する論理境界検出部と、
連続する前記基準電圧に対応した複数の比較器の出力が入力され、各比較器からの入力を受ける端子毎に論理しきい値が調整され、多数決判定により出力を決定する多数決回路と、
を備えることを特徴とする、情報記録再生装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007322461A JP4407747B2 (ja) | 2007-12-13 | 2007-12-13 | A/d変換器及び情報記録再生装置 |
US12/331,119 US7889110B2 (en) | 2007-12-13 | 2008-12-09 | Analog/digital converter and information recording and reproducing apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007322461A JP4407747B2 (ja) | 2007-12-13 | 2007-12-13 | A/d変換器及び情報記録再生装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009147648A true JP2009147648A (ja) | 2009-07-02 |
JP4407747B2 JP4407747B2 (ja) | 2010-02-03 |
Family
ID=40752485
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007322461A Expired - Fee Related JP4407747B2 (ja) | 2007-12-13 | 2007-12-13 | A/d変換器及び情報記録再生装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7889110B2 (ja) |
JP (1) | JP4407747B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017055232A (ja) * | 2015-09-09 | 2017-03-16 | ラピスセミコンダクタ株式会社 | 半導体装置 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5146340B2 (ja) * | 2009-01-30 | 2013-02-20 | 富士通セミコンダクター株式会社 | A/d変換器 |
WO2012066675A1 (ja) * | 2010-11-19 | 2012-05-24 | トヨタ自動車株式会社 | 車両の充電装置 |
GB2486455A (en) * | 2010-12-15 | 2012-06-20 | St Microelectronics Res & Dev | Error correction in thermometer codes |
WO2014151929A1 (en) | 2013-03-15 | 2014-09-25 | Proteus Digital Health, Inc. | Personal authentication apparatus system and method |
US8923104B1 (en) * | 2013-11-26 | 2014-12-30 | Oracle International Corporation | Fast ADC for optical tape wobble signal |
US9336812B1 (en) | 2015-01-09 | 2016-05-10 | Oracle International Corporation | Adaptive control of tracking servo system of optical heads in optical storage devices |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59171315A (ja) * | 1983-03-18 | 1984-09-27 | Nec Corp | アナログ−デジタル変換器 |
US4897657A (en) * | 1988-06-13 | 1990-01-30 | Integrated Device Technology, Inc. | Analog-to-digital converter having error detection and correction |
US5029305A (en) * | 1988-12-21 | 1991-07-02 | Texas Instruments Incorporated | Method and apparatus for error correction in thermometer code arrays |
JPH0888174A (ja) | 1994-05-31 | 1996-04-02 | Sanyo Electric Co Ltd | 半導体装置,半導体装置の製造方法,薄膜トランジスタ,薄膜トランジスタの製造方法,表示装置 |
US5959564A (en) * | 1997-12-17 | 1999-09-28 | Lucent Technologies Inc. | Broken thermometer code and comparator error correction by pseudo majority gate decoding in analog-to-digital converters |
US6034631A (en) * | 1998-02-04 | 2000-03-07 | Lucent Technologies Inc. | Comparator error correction in flash analog-to-digital converter |
US6222476B1 (en) * | 1999-08-30 | 2001-04-24 | Lsi Logic Corporation | Architecture to reduce errors due to metastability in analog to digital converters |
US6388602B1 (en) * | 2000-08-23 | 2002-05-14 | International Business Machines Corporation | Bubble and meta-stability error immune gray-code encoder for high-speed A/D converters |
US6459394B1 (en) * | 2001-05-22 | 2002-10-01 | Cirrus Logic, Inc. | Multi-bank flash ADC array with uninterrupted operation during offset calibration and auto-zero |
KR100691347B1 (ko) * | 2005-07-08 | 2007-03-12 | 삼성전자주식회사 | 버블 에러 제거 장치와 이를 구비하는 아날로그 디지털변환기 및 버블 에러 제거 방법 |
-
2007
- 2007-12-13 JP JP2007322461A patent/JP4407747B2/ja not_active Expired - Fee Related
-
2008
- 2008-12-09 US US12/331,119 patent/US7889110B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017055232A (ja) * | 2015-09-09 | 2017-03-16 | ラピスセミコンダクタ株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4407747B2 (ja) | 2010-02-03 |
US20090153387A1 (en) | 2009-06-18 |
US7889110B2 (en) | 2011-02-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4407747B2 (ja) | A/d変換器及び情報記録再生装置 | |
JP4821425B2 (ja) | エンコード回路およびアナログ−ディジタル変換器 | |
US6201652B1 (en) | Method and apparatus for reading and writing gray code servo data to magnetic medium using synchronous detection | |
US20120230173A1 (en) | Optical disk reproducing apparatus | |
US6504499B1 (en) | Analog-to-digital converter having positively biased differential reference inputs | |
US20070205933A1 (en) | DC-Controlled Encoding For Optical Storage System | |
JP2007189474A (ja) | 半導体装置 | |
US6697204B2 (en) | Method and apparatus for operating a continuous time filter of a read/write channel for a hard disk drive | |
US7821888B2 (en) | Optical disk reproducing apparatus with a disk identifying function | |
EP2093761A2 (en) | Optical disc apparatus | |
JP4596424B2 (ja) | A/d変換回路 | |
US8102744B2 (en) | Recording medium playback device and recording medium playback method | |
JP2008219116A (ja) | ゲイン補正回路、位相同期回路及びフィルタ回路 | |
KR100264087B1 (ko) | 데이터복조장치와 데이터판독장치 및 데이터복조방법 | |
JP2001319422A (ja) | データスライス回路 | |
JP2006209892A (ja) | Pll回路およびディスク再生装置 | |
JP2008282468A (ja) | 信号再生装置 | |
JP4424271B2 (ja) | 光ディスク再生装置 | |
US20070189418A1 (en) | Demodulator and optical disk device having the same | |
EP1563500B1 (en) | An efficient analog front end for a read/write channel of a hard disk drive running from a highly regulated power supply | |
JP2007242106A (ja) | Rf信号整形回路 | |
JP2007200442A (ja) | 復号装置、復号方法、および記憶システム | |
JP2004079039A (ja) | 復号方法及び復号装置 | |
US20080181078A1 (en) | Optical disc apparatus and adip decoder | |
JP2007104077A (ja) | A/d変換器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091013 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091020 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091102 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121120 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121120 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131120 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |