JP2009146987A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2009146987A JP2009146987A JP2007320782A JP2007320782A JP2009146987A JP 2009146987 A JP2009146987 A JP 2009146987A JP 2007320782 A JP2007320782 A JP 2007320782A JP 2007320782 A JP2007320782 A JP 2007320782A JP 2009146987 A JP2009146987 A JP 2009146987A
- Authority
- JP
- Japan
- Prior art keywords
- light
- transmitting
- input
- light transmitting
- waveguide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
Landscapes
- Optical Communication System (AREA)
Abstract
【課題】トランスポーザ等の中継部材が介在した場合でも、信号伝送の高速化が図られ、回路設計の自由度が高い半導体装置を提供する。
【解決手段】半導体装置は、送受光素子3aを有するCPUチップ4と、送受光素子3bを有するメモリチップ5と、送受光素子3a,3bの間で光を伝送するための導波路2を有し、CPUチップ4およびメモリチップ5と接合されたトランスポーザ1とを備える。
【選択図】図1
【解決手段】半導体装置は、送受光素子3aを有するCPUチップ4と、送受光素子3bを有するメモリチップ5と、送受光素子3a,3bの間で光を伝送するための導波路2を有し、CPUチップ4およびメモリチップ5と接合されたトランスポーザ1とを備える。
【選択図】図1
Description
本発明は、複数の半導体チップ間で信号中継を行う半導体装置に関する。
近年のLSI(大規模集積回路)は、トランジスタ等の電子デバイスの性能向上とともに、動作速度が大幅に向上している。しかしながら、LSIの電気配線は、パターン微細化に伴って、配線抵抗や配線間容量の増大が深刻となり、性能向上に限界が見え始めている。特に、1つのチップに複数のプロセッサを搭載したマルチコアLSIでは、コア間のデータ伝送やクロック伝送を行うためのグローバル配線および周辺回路が極めて複雑になる。
こうした電気配線に伴う性能限界を打破するために、LSI上のグローバル配線を光配線に置換する研究が進められている。光配線技術では、微小サイズの受光素子、光導波路、光変調素子などの光学部品をチップ内に搭載することにより、光クロック配線や光バス配線を実現し、これによってLSIの動作速度の向上、伝送損失の低減、配線間クロストークの低減などを図っている。
図5は、従来の半導体装置の一例を示す構成図である。従来、複数の半導体チップ、例えば、CPU(中央処理ユニット)チップや汎用メモリチップなどの間で信号中継を行う場合、チップサイズやパッドレイアウトの不整合に起因して、バンプ接続などの直接接続が不可能なことがある。
その場合、図5に示すように、CPUチップ4とメモリチップ5の間に、電気配線7を設けた片面基板からなるトランスポーザ1を介在させ、CPUチップ4とトランスポーザ1の電気配線7との間を金属ワイヤ6aで接続し、電気配線7とメモリチップ5との間を金属ワイヤ6bで接続する。これによりCPUチップ4とメモリチップ5の間で信号の送受が可能になる。
図5に示した従来の半導体装置では、トランスポーザの介在により、高速化や配線数の増加で構造が複雑になったり、波形品質が低下する恐れがある。
一方、トランスポーザの介在により、使用するメモリチップを別のメモリチップに変更するのは比較的容易になるという利点がある。しかし、種々のタイプのメモリチップに適合可能なように汎用性を持たせるために、トランスポーザに余分な電気配線を設けた場合、電気配線間の電磁結合によるノイズやクロストークが波形品質に影響する恐れがある。
本発明の目的は、トランスポーザ等の中継部材が介在した場合でも、信号伝送の高速化が図られ、回路設計の自由度が高い半導体装置を提供することである。
本発明の一実施例によれば、第1半導体チップに第1送受光素子を設け、第2半導体チップに第2送受光素子を設け、中継部材には、第1送受光素子と第2送受光素子の間で光を伝送するための導波路を設けて、中継部材と各チップとを接合させる。
本発明の他の実施例によれば、第1半導体チップに第1入出力パッドを設け、第2半導体チップに第2入出力パッドを設け、中継部材には、第1入出力パッドと接続される第1送受光素子、第2入出力パッドと接続される第2送受光素子、および第1送受光素子と第2送受光素子の間で光を伝送するための導波路を設ける。
この実施例によれば、光伝送が可能な中継部材を用いることによって、信号伝送の高速化が図られ、電磁結合によるノイズやクロストークを削減できる。また、導波路を使用することにより、信号伝送の経路変更が比較容易になり、回路設計の自由度が高くなる。
実施の形態1.
図1は、本発明の第1実施形態に係る半導体装置を示す構成図である。CPU(中央処理ユニット)チップ4は、単一または複数のプロセッサを含む集積回路が半導体基板に形成されたものである。メモリチップ5は、多数のメモリセルを含むメモリ回路が半導体基板に形成されたものであり、例えば、DRAMやSRAMなどである。
図1は、本発明の第1実施形態に係る半導体装置を示す構成図である。CPU(中央処理ユニット)チップ4は、単一または複数のプロセッサを含む集積回路が半導体基板に形成されたものである。メモリチップ5は、多数のメモリセルを含むメモリ回路が半導体基板に形成されたものであり、例えば、DRAMやSRAMなどである。
CPUチップ4には、集積回路の入力信号及び/又は出力信号を送受するための送受光素子3aが設けられる。メモリチップ5には、メモリ回路の入力信号及び/又は出力信号を送受するための送受光素子3bが設けられる。
送受光素子3a,3bは、電気信号を光信号に変換する発光機能および光信号を電気信号に変換する受光機能を兼ね備えたものであり、例えば、発光ダイオード、レーザダイオードなどの発光素子、およびフォトダイオードなどの受光素子を1つのユニット内に配置したものでもよく、単一のダイオードが発光したり受光するものでもよい。
トランスポーザ1は、光伝送が可能な中継部材として機能し、送受光素子3a,3bの間で光を伝送するための導波路2を有する。トランスポーザ1とCPUチップ4およびメモリチップ5とをそれぞれ接合すると、導波路2の光入出力部が送受光素子3a,3bとそれぞれ対向するようになり、送受光素子3a,3bと導波路2との間で光伝送が可能になる。
動作に関して、CPUチップ4の送受光素子3aが光信号を出力すると、光信号は導波路2によって伝送され、メモリチップ5の送受光素子3bに入力されて電気信号に変換される。逆に、メモリチップ5の送受光素子3bが光信号を出力すると、光信号は導波路2によって伝送され、CPUチップ4の送受光素子3aに入力されて電気信号に変換される。こうしてCPUチップ4とメモリチップ5との間で双方向通信が可能になる。
このように光伝送が可能なトランスポーザを用いることによって、信号伝送の高速化が図られ、従来のような電磁結合ノイズやクロストークを削減できる。
実施の形態2.
図2は、本発明の第2実施形態に係る半導体装置を示す平面図である。ここで、CPUチップ4、メモリチップ5,5aおよびトランスポーザ1は、図1と同様な構成を有する。なお、理解容易のため、トランスポーザ1および導波路2a,2bを二点鎖線で描いている。
図2は、本発明の第2実施形態に係る半導体装置を示す平面図である。ここで、CPUチップ4、メモリチップ5,5aおよびトランスポーザ1は、図1と同様な構成を有する。なお、理解容易のため、トランスポーザ1および導波路2a,2bを二点鎖線で描いている。
CPUチップ4には、集積回路の入力信号及び/又は出力信号を送受するための送受光素子3a,3cが設けられる。メモリチップ5には、メモリ回路の入力信号及び/又は出力信号を送受するための送受光素子3b,3dが設けられる。送受光素子3a〜3dは、電気信号を光信号に変換する発光機能および光信号を電気信号に変換する受光機能を兼ね備えたものである。
トランスポーザ1は、光伝送が可能な中継部材として機能し、送受光素子3a,3bの間で光を伝送するための導波路2aと、送受光素子3c,3dの間で光を伝送するための導波路2bとを有する。
本実施形態では、導波路2aは略L字状に鋭角で屈曲しており、導波路2aの両端および屈曲部に計3つの光入出力部を備える。導波路2bは、その両端に計2つの光入出力部を備える。
図2(a)に示すように、トランスポーザ1とCPUチップ4およびメモリチップ5とをそれぞれ接合すると、導波路2aの光入出力部が送受光素子3a,3bとそれぞれ対向するようになり、送受光素子3a,3bと導波路2aとの間で光伝送が可能になる。また、導波路2bの光入出力部は送受光素子3c,3dとそれぞれ対向するようになり、送受光素子3c,3dと導波路2bとの間で光伝送が可能になる。なお、図2(a)において、導波路2aの残りの光入出力部は未使用である。
一方、図2(b)では、メモリチップ5の代わりに、小型サイズのメモリチップ5aを搭載している。メモリチップ5aは、メモリチップ5と同様に、メモリ回路の入力信号及び/又は出力信号を送受するための送受光素子3d,3fが設けられているが、送受光素子3fの位置が、図2(a)の送受光素子3bの位置と相違している。
導波路2aは、上述のように、両端および屈曲部に計3つの光入出力部を備え、一方の先端には送受光素子3bの位置と対応する光入出力部を有し、他方の先端には送受光素子3fの位置と対応する光入出力部を有する。そのため、導波路2aは、2種類のメモリチップ5,5aに対応可能になる。
図2(b)に示すように、トランスポーザ1とCPUチップ4およびメモリチップ5aとをそれぞれ接合すると、導波路2aの光入出力部が送受光素子3a,3fとそれぞれ対向するようになり、送受光素子3a,3fと導波路2aとの間で光伝送が可能になる。また、導波路2bの光入出力部は送受光素子3c,3dとそれぞれ対向するようになり、送受光素子3c,3dと導波路2bとの間で光伝送が可能になる。なお、図2(b)において、導波路2aの残りの光入出力部は未使用である。
このように導波路が3つ以上の光入出力部を有することによって、サイズの異なるメモリチップを選択的に搭載できるようになるため、半導体装置の回路設計の自由度が高くなる。
実施の形態3.
図3は、本発明の第3実施形態に係る半導体装置を示す平面図である。ここで、CPUチップ4、メモリチップ5,5bおよびトランスポーザ1は、図1と同様な構成を有する。なお、理解容易のため、トランスポーザ1および導波路2a,2bを二点鎖線で描いている。
図3は、本発明の第3実施形態に係る半導体装置を示す平面図である。ここで、CPUチップ4、メモリチップ5,5bおよびトランスポーザ1は、図1と同様な構成を有する。なお、理解容易のため、トランスポーザ1および導波路2a,2bを二点鎖線で描いている。
CPUチップ4には、集積回路の入力信号及び/又は出力信号を送受するための送受光素子3a,3cが設けられる。メモリチップ5には、メモリ回路の入力信号及び/又は出力信号を送受するための送受光素子3b,3dが設けられる。メモリチップ5bには、メモリ回路の入力信号及び/又は出力信号を送受するための送受光素子3g,3hが設けられる。送受光素子3a〜3d,3g,3hは、電気信号を光信号に変換する発光機能および光信号を電気信号に変換する受光機能を兼ね備えたものである。
トランスポーザ1は、光伝送が可能な中継部材として機能し、送受光素子3a,3b,3gの間で光を伝送するための導波路2aと、送受光素子3c,3d,3hの間で光を伝送するための導波路2bとを有する。
本実施形態では、導波路2aは略L字状に鈍角で屈曲しており、導波路2aの両端および屈曲部には、送受光素子3a,3b,3gの位置と対応するように計3つの光入出力部を備える。導波路2bは、直線形状であり、その両端および中間には、送受光素子3c,3d,3hの位置と対応するように計3つの光入出力部を備える。
トランスポーザ1とCPUチップ4およびメモリチップ5,5bとをそれぞれ接合すると、導波路2aの光入出力部が送受光素子3a,3b,3gとそれぞれ対向するようになり、送受光素子3a,3b,3gと導波路2aとの間で光伝送が可能になる。また、導波路2bの光入出力部は送受光素子3c,3d,3hとそれぞれ対向するようになり、送受光素子3c,3d,3hと導波路2bとの間で光伝送が可能になる。
ここでは、トランスポーザ1をCPUチップ4および2つのメモリチップ5,5bと接合させた例を説明したが、1つ又はそれ以上のCPUチップおよび2つ又はそれ以上のメモリチップとを接合させることも可能である。
このように3つ以上の光入出力部を有する導波路を備えた中継部材を3つ以上の半導体チップと接合することにより、半導体装置の回路設計の自由度が高くなる。
実施の形態4.
図4は、本発明の第4実施形態に係る半導体装置を示す構成図である。CPUチップ4は、単一または複数のプロセッサを含む集積回路が半導体基板に形成されたものである。メモリチップ5は、多数のメモリセルを含むメモリ回路が半導体基板に形成されたものであり、例えば、DRAMやSRAMなどである。
図4は、本発明の第4実施形態に係る半導体装置を示す構成図である。CPUチップ4は、単一または複数のプロセッサを含む集積回路が半導体基板に形成されたものである。メモリチップ5は、多数のメモリセルを含むメモリ回路が半導体基板に形成されたものであり、例えば、DRAMやSRAMなどである。
CPUチップ4には、集積回路の入力信号及び/又は出力信号を送受するための入出力パッド10a,10bが設けられる。メモリチップ5には、メモリ回路の入力信号及び/又は出力信号を送受するための入出力パッド10c,10dが設けられる。
トランスポーザ1は、光伝送が可能な中継部材として機能し、入出力パッド10a,10bと電気接続可能な送受光素子11aと、入出力パッド10c,10dと電気接続可能な送受光素子11bと、送受光素子11a,11bの間で光を伝送するための導波路2を有する。
送受光素子11a,11bは、電気信号を光信号に変換する発光機能および光信号を電気信号に変換する受光機能を兼ね備えたものであり、例えば、発光ダイオード、レーザダイオードなどの発光素子、およびフォトダイオードなどの受光素子を1つのユニット内に配置したものでもよく、単一のダイオードが発光したり受光するものでもよい。
トランスポーザ1とCPUチップ4およびメモリチップ5とをそれぞれ接合すると、入出力パッド10a,10bと送受光素子11aとが電気接続され、入出力パッド10c,10dと送受光素子11bとが電気接続される。その結果、送受光素子11aはCPUチップ4によって駆動可能になり、送受光素子11bはメモリチップ5によって駆動可能になる。
動作に関して、CPUチップ4が電気信号を入出力パッド10a,10bへ出力すると、送受光素子11aが光信号に変換する。光信号は、導波路2によって伝送され、送受光素子11bに入力されて電気信号に変換され、入出力パッド10c,10dを経由してメモリチップ5に供給される。逆に、メモリチップ5が電気信号を入出力パッド10c,10dへ出力すると、送受光素子11bが光信号に変換する。光信号は、導波路2によって伝送され、送受光素子11aに入力されて電気信号に変換され、入出力パッド10a,10bを経由してCPUチップ4に供給される。こうしてCPUチップ4とメモリチップ5との間で双方向通信が可能になる。
このようにトランスポーザに送受光素子を搭載することによって、CPUチップおよびメモリチップに入出力パッドを配置するだけでよく、チップ面積を削減できる。
本発明は、高性能なLSIを高い生産効率で製造できる点で、産業上極めて有用である。
1 トランスポーザ、 2,2a,2b 導波路、
3a〜3d,3f,3g,3h,11a,11b 送受光素子、 4 CPUチップ、
5,5a,5b メモリチップ、 10a〜10d 入出力パッド。
3a〜3d,3f,3g,3h,11a,11b 送受光素子、 4 CPUチップ、
5,5a,5b メモリチップ、 10a〜10d 入出力パッド。
Claims (4)
- 第1送受光素子を有する第1半導体チップと、
第2送受光素子を有する第2半導体チップと、
第1送受光素子と第2送受光素子の間で光を伝送するための導波路を有し、第1半導体チップおよび第2半導体チップと接合された中継部材とを備えることを特徴とする半導体装置。 - 前記導波路は、3つ以上の光入出力部を有することを特徴とする請求項1記載の半導体装置。
- 前記中継部材は、3つ以上の半導体チップと接合され、
前記導波路は、各半導体チップに設けられた送受光素子の間で光を伝送することを特徴とする請求項2記載の半導体装置。 - 第1入出力パッドを有する第1半導体チップと、
第2入出力パッドを有する第2半導体チップと、
第1半導体チップおよび第2半導体チップと接合された中継部材であって、第1入出力パッドと接続される第1送受光素子、第2入出力パッドと接続される第2送受光素子、および第1送受光素子と第2送受光素子の間で光を伝送するための導波路を有する中継部材とを備えることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007320782A JP2009146987A (ja) | 2007-12-12 | 2007-12-12 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007320782A JP2009146987A (ja) | 2007-12-12 | 2007-12-12 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009146987A true JP2009146987A (ja) | 2009-07-02 |
Family
ID=40917294
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007320782A Pending JP2009146987A (ja) | 2007-12-12 | 2007-12-12 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009146987A (ja) |
-
2007
- 2007-12-12 JP JP2007320782A patent/JP2009146987A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100615606B1 (ko) | 메모리 모듈 및 이 모듈의 신호 라인 배치 방법 | |
US8347017B2 (en) | Integrated circuits for accessing USB device via USB 3.0 receptacle | |
US20140049292A1 (en) | Integrated circuit package having medium-independent signaling interface coupled to connector assembly | |
JP2005228981A (ja) | 電子回路 | |
WO2011055511A1 (ja) | 半導体装置及びその製造方法 | |
KR20140024593A (ko) | 시스템 패키지 | |
JP2008294423A (ja) | 半導体装置 | |
US20230333335A1 (en) | Optical module package structure | |
US20070195505A1 (en) | Memory module device | |
JPWO2011016157A1 (ja) | 半導体装置および電子装置 | |
JP2009164263A (ja) | 配線モジュール及び半導体集積回路装置 | |
US10313157B2 (en) | Apparatus and method for multiplexing multi-lane multi-mode data transport | |
JP2009146987A (ja) | 半導体装置 | |
JP2008147438A (ja) | 半導体装置 | |
JP2011091295A (ja) | 光データリンク | |
KR20100040198A (ko) | 전자소자 패키지 | |
KR20080094147A (ko) | 반도체 장치, 반도체 패키지, 및 메모리 적층 방법 | |
US20080116585A1 (en) | Multi-chip structure | |
JP2008021778A (ja) | 積層型半導体パッケージおよび光信号伝送装置 | |
JP4876655B2 (ja) | 実装構造体および電子機器 | |
US20230299051A1 (en) | Semiconductor package having ordered wire arrangement between differential pair connection pads | |
JP2012043999A (ja) | 電子装置、実装基板、及び実装基板型半導体装置 | |
JP2008021779A (ja) | 積層型半導体パッケージおよび光信号伝送装置 | |
KR100980404B1 (ko) | Pcb 장치 | |
JP2009038111A (ja) | 半導体パッケージ、プリント配線板構造および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100513 |